JP2001144090A

JP2001144090A - 半導体装置の製造方法

Info

Publication number: JP2001144090A
Application number: JP32093499A
Authority: JP
Inventors: Koji Kishimoto; 光司岸本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-11-11
Filing date: 1999-11-11
Publication date: 2001-05-25
Also published as: US6333248B1; KR100392888B1; KR20010051500A

Abstract

(57)【要約】【目的】ダマシン銅配線１０７ａ等において、銅表面
上の酸化銅(Cu_ＸO)１０８ａ等を、プラズマＣＨ_４処理
１０９により、除去することを特徴とする。さらに、大
気に曝すことなくプラズマ窒化シリコン膜１１０でキャ
ップすることで、酸化を防止する。【課題】酸化銅が存在すると窒化シリコン膜が剥がれ
易い。特に、大面積の銅配線上のプラズマ窒化シリコン
膜が剥がれ易い。密着性が悪いために銅原子が界面で動
き易く、エレクトロマイグレーションが劣化する。【解決手段】表面上に吸着した炭素は、酸化銅から選
択的に酸素を除去し、揮発性のＣＯ分子となって、銅配
線表面から容易に除去できる。さらに、水素にとっても
還元剤として働くために、水素による還元効果も増加す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、金属配線上の酸化物の還元方法およ
び銅配線上の酸化銅の還元方法に関する。

【０００２】

【従来の技術】半導体装置の微細化・高集積化に伴い、
金属配線のエレクトロ・マイグレーション耐性の強化の
ためにアルミ配線から銅配線が用いられはじめている。
銅は蒸気圧の高いハロゲン系の化合物が存在しないため
に、ドライエッチングによる銅配線形成が困難であった
が、近年、化学的機械研磨（Chemical Mechanical Poli
shing、略してＣＭＰ）法により銅を研磨し、ダマシン
構造を採用することで、銅配線が実現されている。しか
し、銅は、比較的低温で酸化しやすいという欠点と酸化
シリコン膜等の絶縁膜中を拡散しやすいという欠点があ
る。

【０００３】そこで、これらの欠点を克服する方法とし
て、第１の従来技術として、米国特許第5,744,376号明
細書に開示されているように銅配線を２種類のバリア層
により囲い込む方法がある。第１のバリア層として、銅
配線と下地の第１の絶縁膜の間にタンタル膜や窒化タン
タル膜を敷き、ＣＭＰ法により余剰な銅及びバリア層を
除去した後に、第２のバリア層として、銅配線と第１の
絶縁膜の上面に窒化シリコン膜等の絶縁膜を形成する方
法である。その後、窒化シリコン膜上に酸化シリコン膜
等の第２の絶縁膜を形成する。ここで、窒化シリコン膜
は銅配線の耐酸化キャップ膜として使われている。この
従来技術の場合、下層の第１のバリア層が導電膜で有る
のに対して、上層の第２のバリア層は絶縁膜であること
が特徴である。本方法により、第１のバリア層により下
地の絶縁膜中への銅の拡散を防止している。第２のバリ
ア層により、ヴィア形成時の銅の酸化を防止している。
すなわち、第２のバリア層までドライエッチング法によ
りヴィアを形成し、酸素アッシング法によりレジストを
除去する。その後、第２の絶縁膜をマスクにして銅配線
表面までエッチングする。第２のバリア層の存在によ
り、酸素アッシング中に銅配線が直接、酸素プラズマに
接しないために銅は酸化されない。

【０００４】第２の従来技術として、米国特許第5,447,
887号明細書に開示されているように銅配線と上部窒化
シリコン膜との密着性を改善するために、銅シリサイド
の中間層を形成する方法がある。プラズマＣＶＤ法によ
り形成した窒化シリコン膜は、銅との密着性が悪く、窒
化シリコン膜上に絶縁膜を形成する段階で、銅配線表面
から窒化シリコン膜が剥がれてしまう。この対策とし
て、窒化シリコン膜を形成する前に、１０Åから１００
Å程度の銅シリサイド層（Ｃｕ_３Ｓｉ）を形成すること
で、密着性を改善している。

【０００５】

【発明が解決しようとする課題】第１の問題点は、第１
の従来例において、銅配線とプラズマ窒化シリコン膜の
間に、酸化銅（ＣｕｘＯ）が存在するために、剥がれが
発生し易くなる。特に、大面積の銅配線上のプラズマ窒
化シリコン膜が剥がれ易い。さらに、密着性が悪いため
に銅原子が界面で動き易く、エレクトロマイグレーショ
ンが劣化する。その理由は、ＣＭＰの段階及びその後の
ゴミ取り用の洗浄、大気放置により、表面に酸化銅（Ｃ
ｕｘＯ）が形成されるためである。さらに、放置時間が
長いと厚い酸化銅が形成される。また、プラズマ窒化シ
リコン膜は成長前の酸化銅の除去はできないからであ
る。この問題点は、第２の従来例においても同様に存在
する。その理由は、銅表面上に酸化銅が存在すると、そ
の後のシリサイド処理において、銅シリサイドが十部形
成されないためである。また、形成されたとしても、酸
化銅の形で存在した酸素はその後の熱処理が加えられる
に従って、銅シリサイドは分解し、酸化シリコンと銅に
変化する。その結果、初期の銅シリサイド層に比べて、
薄くなるために密着性が劣化する。

【０００６】第２の問題点は、十分低いヴィアホール抵
抗が得られない。その理由は、第１の問題点同様に銅配
線上面に酸化銅が存在することと、ヴィア形成時にヴィ
アの底部、すなわち、銅配線の表面上に酸化銅が形成さ
れるためである。第１の従来例において、酸化シリコン
膜等の第２の絶縁膜をマスクにして窒化シリコン膜をド
ライエッチングするために、エッチング種から酸素が遊
離し、銅を酸化するためである。さらに、大気放置によ
り、ヴィア・ホール底部に酸化銅が形成される。この酸
化銅が界面に存在することでヴィアホール抵抗が上昇す
る。

【０００７】第３の問題点は、上記酸化銅を除去する方
法として、アルゴンスパッタエッチング法等の物理的ス
パッタ法が考えられるが、この方法では、デバイスの信
頼性に多大な影響を与える。その理由は、物理的スパッ
タ法では銅原子もスパッタされるために窒化シリコン膜
形成前では、周辺の絶縁膜に銅原子が飛散し、また、ヴ
ィア・ホール底部の酸化銅を除去する場合は、ヴィアの
側壁に飛散する。その結果、銅は酸化シリコン膜からな
る絶縁膜中を拡散し、デバイスの信頼性に悪影響を及ぼ
す。さらに、ヴィアやコンタクトが高アスペクト化する
ことにより、通常のスパッタエッチ法ではホールの底の
酸化銅を除去することは難しい。

【０００８】本発明の目的は、露出した銅配線表面から
酸化銅を還元除去することである。さらに、積層銅配線
構造において、下層銅配線との界面に存在する酸化銅を
炭素と水素ベースのガス組成により、還元除去すること
である。もって、半導体装置の特性・性能向上，高集積
化および信頼性向上をはかることにある。

【０００９】

【課題を解決するための手段】本発明は、半導体装置に
関し、その製造方法を次のとおりにすることにより、前
記問題点を解決し、かつ、前記発明の目的を達成するこ
とができる。１．シリコン基板上の絶縁膜１０２上に形成されたバリ
ア層上に、銅層による配線層を形成した後、炭素又は水
素のうち少なくとも一方を含むプラズマに曝し、当該配
線層上の酸化銅等を還元し、金属銅へ変換し、銅層によ
る配線層を形成する（請求項１）。２．前記プラズマは、ヘリウムガスで希釈したメタンガ
スにより発生させたＣＨ４／Ｈｅプラズマである（請求
項２）。３．前記プラズマは、メタンガスのみにより発生させた
ＣＨ４プラズマである（請求項３）。４．前記シリコン基板は、３００℃〜６５０℃の範囲の
温度である（請求項４４）。５．前記プラズマの発生方法が誘導結合型プラズマで
あり、前記シリコン基板に基板バイアス用高周波を印加
する（請求項５）。

【００１０】さらに、本発明は、前記問題点を解決し、
かつ、前記発明の目的を達成することができる半導体装
置の製造方法の特徴とするところは、次のとおりであ
る。６．本発明の第１の半導体装置の製造方法は、シリコン
基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜
表面に溝を形成する工程と、第１の絶縁膜上、及び溝内
壁に第１のバリア層を形成する工程と、第１のバリア層
上で溝を埋め込み、かつ、溝の深さ以上に銅層を形成す
る工程と、第１の絶縁膜の表面高さまで、溝内部以外の
銅層及び第１のバリア層を除去することで、上面を備え
たダマシン配線を形成する工程と、ダマシン配線の上面
を炭素又は水素のうち少なくとも一方を含むプラズマに
曝す工程と、第１の絶縁膜上、及びダマシン配線表面上
に第２のバリア層を形成する工程と、第２のバリア層上
に第２の絶縁膜を形成することを特徴とする（請求項
６）。

【００１１】７．本発明の第２の半導体装置の製造方法
は、シリコン基板上に第１の絶縁膜を形成する工程と、
第１の絶縁膜表面に底面及び側面に第１のバリア層を備
えた銅からなる第１のダマシン配線を形成する工程と、
第１の絶縁膜上、及びダマシン配線表面上に第２のバリ
ア層を形成する工程と、第２のバリア層上に第２の絶縁
膜を形成する工程と、ダマシン配線に通じるヴィアホー
ルを形成する工程と、ヴィアホール内を炭素又は水素の
うち少なくとも一方を含むプラズマに曝す工程と、ヴィ
アホール内に導電層を形成することを特徴とする（請求
項７）。

【００１２】本発明の第３の半導体装置の製造方法は、
前記第１及び第２の方法において、炭素又は水素のうち
少なくとも一方を含むプラズマにおいて、ヘリウムを含
むことを特徴とする（請求項８）。

【００１３】本発明の第４の半導体装置の製造方法は、
前記第１から第３の方法において、プラズマの発生方法
が誘導結合型プラズマであり、シリコン基板に基板バイ
アス用高周波を印加することを特徴とする（請求項
９）。

【００１４】

【作用】図３は、本発明の半導体装置の製造方法に用い
た誘導結合型プラズマ装置の摸式図である。アルミナ
（Ａｌ_２Ｏ_３）製のベルジャー３０４の周りに、誘導コ
イル３０３が設置されている。誘導コイル３０３には高
周波電源３０８から高周波電力が印可され、プラズマを
発生させる。高周波電源３０８は約２．０ＭＨｚの周波
数で作動し、自動マッチングボックス３０１で、プラズ
マと電源との間でマッチングをとる。ペデスタル３０７
には１３．５６ＭＨｚの高周波電源３０９が印可され
る。被処理基板３０６をペデスタル３０７に吸着してい
る。ペデスタルの内部（図示せず）には加熱及び冷却機
構が内蔵され、被処理基板３０６の処理温度を制御して
いる。被処理基板３０６の直径は約２０ｃｍ（８イン
チ）である。

【００１５】本装置を用いて、銅膜上の酸化銅の除去性
を検討した。まず、高周波電源３０８に約３００Ｗのソ
ースパワーを印加し、高周波電源３０９に約１０Ｗのバ
イアスパワーを印加する。ガス導入口３１２より、ヘリ
ウム（Ｈｅ）で希釈したメタン（ＣＨ_４）ガスをチャン
バー３０５内に導入することで、ＣＨ_４／Ｈｅプラズマ
を発生させる。圧力約１０．６７Ｐａ（約８０ｍＴｏｒ
ｒ）下で、３％ＣＨ_４／Ｈｅプラズマにより、約９０秒
間の処理で、銅膜上の約４０ｎｍ厚の酸化銅（Ｃｕx
Ｏ）は還元し、銅の表面から無くなった。

【００１６】ここで、酸化銅（ＣｕxＯ）の形成方法
は、（１）電界メッキ法により銅を形成し、（２）ＣＭ
Ｐ法により表面上の銅を一部除去し、（３）窒化シリコ
ン膜のプラズマエッチングケミストリーに晒し、さら
に、（４）大気放置することで形成した。酸素の有無は
ＳＩＭＳ法により深さ方向の濃度分布を測定することで
評価した。なお、大気放置による酸化を防止するため
に、プラズマ処理後に大気開放することなく、別のチャ
ンバーにおいてスパッタ法により銅のキャップ層を約３
０ｎｍ形成した後に測定した。

【００１７】ここで、誘導結合型プラズマ（ＩＣＰ）ソ
ースは、高効率でかつ低いイオンエネルギーの炭素及び
水素プラズマを生成する。これにより、酸化銅と炭素及
び水素プラズマとの急速な化学反応を通して、酸化銅を
金属性の銅へと還元する。水素(Ｈ)も還元剤として働く
が、炭素(Ｃ)はさらに強力な還元剤となり、エネルギー
的に反応が進みやすいからである。すなわち、Ｃｕ_ＸＯ＋Ｃ＝Ｃｕ＋ＣＯ（気相）Ｃｕ_ＸＯ＋２Ｈ＝Ｃｕ＋Ｈ_２Ｏ（気相）の両反応が進むことで、酸化銅を金属性の銅へと還元す
る。

【００１８】次に、汚染のレベルを調べるためにベルジ
ャー３０４の内面に清浄なシリコン片を設置すること
で、各プラズマ処理時の汚染を評価した。その結果、約
３００Ｗのソースパワーと約１０Ｗのバイアスパワー
で、約１０．６７Ｐａ（８０ｍＴｏｒｒ）の圧力下で、
１５分間プラズマ処理を行っても、汚染のレベルは約２
Ｅ＋１１（ａｔｏｍｓ／ｃｍ^２）とバックグラウンドレ
ベルである。しかし、圧力を下げていくと、約３．４Ｐ
ａ（約２５ｍＴｏｒｒ）で約１Ｅ＋１５（ａｔｏｍｓ／
ｃｍ^２）と約４桁増加した。高圧にすることで、汚染の
レベルを抑えることができる。

【００１９】さらに、このプラズマ処理がアルゴン（Ａ
ｒ）プラズマスパッタ法に比べて、物理的スパッタが少
ないかを示す。高周波電源３０８に約３００Ｗのソース
パワーを印加し、高周波電源３０９に約３００Ｗのバイ
アスパワーを印加する。ここで、バイアスパワーが低い
とアルゴンスパッタでは酸化銅はスパッタ除去できな
い。よって、約３００Ｗの高いバイアスパワーを印加し
た。圧力約３．４Ｐａ（約２５ｍＴｏｒｒ）下で、３％
ＣＨ_４／Ｈｅ及び１００％Ａｒを用いて、各種膜のスパ
ッタレートを測定した。その結果、３％ＣＨ_４／Ｈｅプ
ラズマを用いた場合、銅と酸化シリコン膜の両方の物理
的スパッタ量は、アルゴンプラズマを用いた時より数桁
下がる。すなわち、１分間のプロセスにおいて、アルゴ
ンプラズマスパッタは約５０ｎｍの銅と酸化シリコン膜
を除去するのに対して、一方、３％ＣＨ_４／Ｈｅプラズ
マでは両方の物質に対して約０．５ｎｍ以下と小さい。
よって、約２桁以上小さい結果となった。これは、水素
とヘリウム、炭素の質量がアルゴンの質量に比べて小さ
いために物理的スパッタが少ないからである。以上よ
り、約１０Ｗの低いバイアスパワーと約１０．６７Ｐａ
（約８０ｍＴｏｒｒ）の高い圧力が酸化銅の効果的な急
速還元反応を促進し、かつ、低い物理スパッタを実現す
る。

【００２０】

【実施例】本発明の実施例について、以下図面を参照し
て説明する。（第１の実施例）第１図及び第２図は、本発明の半導体
装置の製造方法における第１の実施例を説明するための
ものであり、半導体装置の製造工程順の断面図である。
図示していないが、シリコン基板１０１上には半導体素
子や下層配線構造等の集積回路が幾つもの工程を経て、
作り込まれている。まず、図１（ａ）に示すように、シ
リコン基板１０１表面に、例えば、酸化シリコン膜やフ
ッ素添加アモルファスカーボン膜、その他の低誘電率材
料からなる第１の絶縁膜１０２をＣＶＤ（Chemical Vap
or Deposition）法、またはスピンコート法により、約
０．６μｍから約３μｍの厚さで形成する。その後、フ
ォトリソグラフィー技術及びドライプラズマエッチング
技術を用いて、第１の絶縁膜１０２表面に溝１０３ａか
ら１０３ｄを形成する。溝１０３ａ等の深さは約０．３
μｍから約１．５μｍの間が良く、溝１０３ａ等の底部
と第１の絶縁膜１０２の底部の間の距離は約０．３μｍ
から約１．５μｍの間である。

【００２１】次に、図１（ｂ）に第１の絶縁膜１０２表
面上及び溝１０３ａの内壁上に窒化チタン膜や窒化タン
タル膜、タンタル膜などの何れか又は積層からなる第１
のバリア層１０５を約１０ｎｍから約５０ｎｍの厚さで
形成する。

【００２２】次に、バリア膜１０５上全面に銅膜１０６
を形成する。ここでは、溝１０３ａ内部にボイドが無い
ように埋め込むことが重要である。通常、バリア膜１０
５を形成後にＰＶＤ（Physical Vapor Deposition）法
またはＣＶＤ法により、下地となる薄い銅膜を形成し、
次に、電界メッキ法により、厚い銅膜１０６を形成す
る。その後、銅膜１０６を固めるために、熱処理工程が
加えられることがある。特に、埋め込み性を向上するた
めに、水素等の還元雰囲気中で、熱処理工程が加えられ
ることがある。

【００２３】次に、図１（ｃ）に示すように、第１の絶
縁膜１０２の最上面より上に存在する余剰な銅膜及びバ
リア層をＣＭＰ（Chemical-Mechanical Polishing）法
により除去し、ダマシン配線１０７ａから１０７ｄを形
成する。ＣＭＰ後の洗浄により、表面のゴミを除去す
る。大気放置により、ダマシン配線１０７ａ等の表面に
は酸化銅１０８ａから１０８ｄが約３ｎｍから約１０ｎ
ｍ厚で形成される。

【００２４】次に、図２（ｄ）に示すように、図３の高
密度プラズマ装置を用いて、ＣＨ_４、Ｈｅにより発生し
たプラズマ１０９を、銅配線表面に照射し、酸化銅１０
８ａ等を還元し、金属性の銅へと変換する。ここで、プ
ラズマ処理条件として、３％ＣＨ_４／Ｈｅ、圧力約１
０．６７Ｐａ（約８０ｍＴｏｒｒ）下、高周波電源３０
８に約３００Ｗのソースパワーを印加し、高周波電源３
０９に約１０Ｗのバイアスパワーを印加することで、Ｃ
Ｈ_４／Ｈｅプラズマを発生させた。処理時間は約６０秒
間である。このプラズマ照射後に図２（ｅ）に示すよう
に清浄な銅表面を持ったダマシン配線１０７ａから１０
７ｄを形成することができる。

【００２５】次に、酸化銅１０８ａ等を除去後、真空状
態のまま、違うチャンバーにおいて、プラズマＣＶＤ法
により、ダマシン配線１０７ａ等上と第１の絶縁膜１０
２上にシリコン窒化膜や炭化シリコン膜等からなる第２
のバリア層１１０を約２０ｎｍから約２００ｎｍの厚さ
で形成する。ここで、銅が酸化せず、かつ、銅が拡散し
なければ、どのような絶縁膜でも良い。

【００２６】さらに、この第２のバリア層１１０の上
に、例えば、シリコン酸化膜やフッ素添加アモルファス
カーボン膜、その他低誘電率材料からなる第２の絶縁膜
１１１をＣＶＤ法、またはスピンコート法により、約
０．６μｍから３μｍの厚さで形成する。プラズマ処理
の段階で、シリコン基板１０１を３００℃から６５０℃
程度の高温に保持すると、除去効果はさらに増加する。
しかし、ここでの最高温度は第１の絶縁膜１０２の耐熱
温度以下にする必要がある。ここで、Ｈｅで希釈した
が、炭素と水素が存在すれば良く、ＣＨ_４のみで処理し
ても良い。さらに、炭素と水素を発生するガスならば、
どのようなガスでも良い。

【００２７】（第２の実施例）第４図は本発明の半導体
装置の製造方法における第２の実施例を説明するための
ものであり、半導体装置の製造工程順の断面図である。
図４（ａ）以前の工程は図２（ｆ）と同じである。図４
（ａ）に示すように、ダマシン配線１０７ｂと１０７ｄ
に通じるヴィアホール１１２ａと１１２ｂを形成した場
合、ダマシン配線上部に酸化銅１１３ａと１１３ｂが形
成される。

【００２８】第２のバリア層１１０がシリコン窒化膜で
あり、第２の絶縁膜１１１がシリコン酸化膜の場合、以
下の方法でヴィアホール１１２ａと１１２ｂを形成す
る。ヴィアホールの形成方法としては、最初、フォトリ
ソグラフィー技術とドライプラズマエッチング技術を用
いて、第２の絶縁膜１１１にヴィアホールを形成する。

【００２９】その後、酸素プラズマアッシング技術によ
り、フォトレジスト（図示せず）を除去する。この段階
では、ダマシン配線１０７ｂと１０７ｄの表面は第２の
バリア膜１１０により、保護されているので、銅は酸化
されない。

【００３０】次に、この第２の絶縁膜１１１をマスクに
して、ドライプラズマエッチング技術により、第２のバ
リア膜１１０にヴィアホール１１２ａ等を形成すると図
の構造となる。この段階で、第２の絶縁膜１１１中に酸
素が含有されていれば、第２の絶縁膜のドライプラズマ
エッチング時に銅の表面は酸化されてしまう。さらに、
大気中に取り出したり、放置すると、ダマシン配線の表
面には酸化銅１１３ａと１１３ｂが形成されてしまう。

【００３１】次に、図４（ｂ）に示すように、図３の高
密度プラズマ装置を用いて、ＣＨ_４、Ｈｅにより発生し
たプラズマ１１４を、銅配線表面に照射し、酸化銅１１
３ａ等を還元し、金属性の銅へと変換する。

【００３２】次に、酸化銅１１３ａ等を除去後、真空状
態のまま、違うチャンバーにおいて、窒化チタン膜や窒
化タンタル膜、タンタル膜などの何れか又は積層からな
るバリア層（図示せず）を堆積し、その後、タングステ
ン又は銅等の金属によりプラグを形成して、続いて、上
層配線を形成する。下層銅配線表面と上層バリア層間の
界面の酸化銅の還元反応により、ヴィア抵抗は通常のア
ルゴンプラズマスパッタ法を用いた場合に比べて、直径
約０．３μｍ、アスペクト比約２．０で約５０％低減す
る。

【００３３】

【発明の効果】第１の効果は、銅配線上の酸化銅を除去
し、かつプラズマ窒化シリコン膜でキャップすること
で、剥がれ・放置酸化による配線劣化を防止する。特
に、大面積のＣｕ配線での剥がれを防止することができ
る。その理由は、水素(Ｈ)も還元剤として働くが、炭素
(Ｃ)はさらに強力な還元剤となるからである。２原子分
子間の結合エネルギーはＣ−Ｏ（約１０７４．６ＫＪ/
モル）（２５６．７Ｋｃａｌ/モル)、Ｓｉ−Ｏ（約８０
３．７ＫＪ/モル）（１９２Ｋｃａｌ／モル)、ＣｕーＯ
（約４７７ＫＪ/モル）（１１４Ｋｃａｌ/モル)、Ｈ−
Ｏ（約４２７ＫＪ/モル）（１０２．４Ｋｃａｌ/モル)
の順で小さくなる。結合エネルギーの大きい結合がエッ
チング中の固体表面で安定に存在し、小さい結合は不安
定である。よって、表面上に吸着した炭素は、酸化銅か
ら選択的に酸素を除去し、揮発性のＣＯ分子となって、
Ｃｕ配線表面から容易に除去できる。さらに、水素にと
っても還元剤として働くために、水素による還元効果も
増加する。

【００３４】第２の効果は、ヴィア・ホール底部の酸化
銅を除去することで、低抵抗のヴィア・ホール抵抗を得
ることができる。特に、高アスペクト比のヴィア・ホー
ルにおいても十分低いヴィア・ホール抵抗を得ることが
できる。その理由は、プラズマ中の水素と炭素は酸化銅
の表面に拡散し、すばやく酸化銅と反応し、金属性銅に
還元するからである。さらに、物理的スパッタがほとん
ど無いので、ヴィアの側壁の絶縁膜に銅が飛散すること
は無く、銅による絶縁膜中の拡散を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を表す半導体装置の製造
方法を工程順に表した半導体装置の断面図（前半）。

【図２】本発明の第１の実施例を表す半導体装置の製造
方法を工程順に表した半導体装置の断面図（後半）。

【図３】本発明の半導体装置の製造方法に用いられる誘
導結合型プラズマ装置の摸式図。

【図４】本発明の第２の実施例を表す半導体装置の製造
方法を工程順に表した半導体装置の断面図。

【符号の説明】

１０１シリコン基板１０２第１の絶縁膜１０３ａ〜１０３ｄ溝１０４ａ〜１０４ｃ溝１０５第１のバリア層１０６銅膜１０７ａ〜１０７ｄダマシン配線１０８ａ〜１０８ｄ酸化銅１０９プラズマ１１０第２のバリア層１１１第２の絶縁膜１１２ａ〜１１２ｂヴィアホール１１３ａ〜１１３ｂ酸化銅１１４プラズマ３０１自動マッチングボックス３０２自動マッチングボックス３０３誘導コイル３０４ベルジャー３０５チャンバー３０６被処理基板３０７ペデスタル３０８高周波電源３０９高周波電源３１１接地点３１２ガス導入口３１３真空排気口

フロントページの続きＦターム(参考） 4M104 BB17 BB30 BB32 DD15 DD16 DD17 DD23 DD86 EE14 FF16 FF22 HH09 HH15 5F033 HH11 HH21 HH32 HH33 JJ11 JJ21 JJ32 JJ33 KK11 KK21 KK32 KK33 MM01 MM12 MM13 NN06 NN07 PP06 PP14 PP27 QQ00 QQ09 QQ11 QQ12 QQ37 QQ48 QQ92 QQ98 RR01 RR04 RR21 RR26 SS11 SS21 TT02 TT04 XX09 XX14 XX28

Claims

【特許請求の範囲】

【請求項１】シリコン基板上の絶縁膜１０２上に形成
されたバリア層上に、銅層による配線層を形成した後、
炭素又は水素のうち少なくとも一方を含むプラズマに曝
し、当該配線層上の酸化銅等を還元し、金属銅へ変換
し、銅層による配線層を形成する、ことを特徴とする半
導体装置の製造方法
【請求項２】前記プラズマは、ヘリウムガスで希釈し
たメタンガスにより発生させたＣＨ４／Ｈｅプラズマで
ある、こと特徴とする請求項１記載の半導体装置の製造
方法。
【請求項３】前記プラズマは、メタンガスのみにより
発生させたＣＨ４プラズマである、こと特徴とする請求
項１記載の半導体装置の製造方法。
【請求項４】前記シリコン基板は、３００℃〜６５０
℃の範囲の温度である、こと特徴とする請求項１記載の
半導体装置の製造方法。
【請求項５】前記プラズマの発生方法が誘導結合型プ
ラズマであり、前記シリコン基板に基板バイアス用高周
波を印加する請求項１乃至３のいずれかに記載の半導体
装置の製造方法。
【請求項６】シリコン基板上に第１の絶縁膜を形成す
る工程と、該第１の絶縁膜表面に溝を形成する工程と、該第１の絶縁膜上、及び該溝内壁に第１のバリア層を形
成する工程と、該第１のバリア層上で溝を埋め込み、かつ、溝の深さ以
上に銅層を形成する工程と、該第１の絶縁膜の表面高さまで、該溝内部以外の該銅層
及び該第１のバリア層を除去することで、上面を備えた
ダマシン配線を形成する工程と、該ダマシン配線の上面を炭素又は水素のうち少なくとも
一方を含むプラズマに曝す工程と、該第１の絶縁膜上、及び該ダマシン配線表面上に第２の
バリア層を形成する工程と、該第２のバリア層上に第２の絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項７】シリコン基板上に第１の絶縁膜を形成す
る工程と、該第１の絶縁膜表面に底面及び側面に第１のバリア層を
備えた銅からなる第１のダマシン配線を形成する工程
と、該第１の絶縁膜上、及び該ダマシン配線表面上に第２の
バリア層を形成する工程と、該第２のバリア層上に第２の絶縁膜を形成する工程と、該ダマシン配線に通じるヴィアホールを形成する工程
と、該ヴィアホール内を炭素又は水素のうち少なくとも一方
を含むプラズマに曝す工程と、該ヴィアホール内に導電層を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
【請求項８】前記炭素又は水素のうち少なくとも一方
を含むプラズマにおいて、ヘリウムを含むことを特徴と
する請求項６または７のいずれかに記載の半導体装置の
製造方法。
【請求項９】前記プラズマの発生方法が誘導結合型プ
ラズマであり、前記シリコン基板に基板バイアス用高周
波を印加する請求項６乃至８のいずれかに記載の半導体
装置の製造方法。