DE10341186A1

DE10341186A1 - Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips

Info

Publication number: DE10341186A1
Application number: DE10341186A
Authority: DE
Inventors: Martin Michalk; Manfred Dr. Michalk; Sabine Dr. Nieland
Original assignee: Individual
Current assignee: Assa Abloy AB
Priority date: 2003-09-06
Filing date: 2003-09-06
Publication date: 2005-03-31
Also published as: US20070163992A1; WO2005027200A8; WO2005027200A3; WO2005027200A2; EP1661157A2; AU2004273128A1; CA2539463A1; US7727861B2

Abstract

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, die es ermöglichen, die Produktivität des Chipbondens und der mit dem Chipbonden verbundenen vor- und nachgelagerten Arbeitsschritte zu erhöhen. DOLLAR A Erfindungsgemäß gelingt die Lösung der Aufgabe dadurch, dass als metallisches Substrat Abschnitte eines dünnen Flächenstücks verwendet werden, wobei die Kontaktierseite und die Rückseite des Substrats mit einem Ätzresist beschichtet werden, auf dem Kontaktierbereich im Ätzresist ein Gitterraster mit Strukturlinien angebracht wird, deren Abstand kleiner/gleich dem Abstand der Kontakthügel minus der halben Strukturlinienbreite beträgt und die Chips kollektiv aufgenommen und gebondet werden. DOLLAR A Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat, auf dem sich mindestens auf einer Seite ein Resist befindet und auf dessen Vorderseite Halbleiterchips mittels Flip-Chip-Bond-Verfahren kontaktiert werden, sowie einen Trägerstreifen.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat, auf dem sich mindestens auf einer Seite ein Resist befindet und auf dessen Vorderseite Halbleiterchips mittels Flip-Chip-Bond-Verfahren kontaktiert werden, sowie einen Trägerstreifen.
Im Stand der Technik werden zum Kontaktieren von Halbleiterchips auf einem Substrat üblicherweise das Chip-Bond-Verfahren oder das so genannte Flip-Chip-Bond-Verfahren angewendet.
Beim Kontaktieren von Halbleiterchips nach dem Chip-Bond-Verfahren (Die Bonding), insbesondere beim flächigen Verbinden der Chiprückseite (die der aktiven Fläche gegenüberliegende Fläche) mit einem Chipträger sind die im Folgenden beschriebenen Verfahren üblich. Der Chipträger wird im vorgegebenen Bereich eines Bondgerätes platziert, und ein Halbleiterchip wird in einer exakt vorgegebenen Lage im Bondgerät positioniert. Danach erfolgt der Auftrag von Kleber in vorgegebener Menge auf den Chipträger. Der Halbleiterchip wird aus der vorgegebenen Lage im Bondgerät entnommen; dabei kann je nach verwendeter Zuführung der Halbleiterchips der Chip von einem Gelpack, aus einem Blistergurt, aus einem Waffelpack oder aus dem trenngeschliffenen und geringfügig aufgespreizten Waferverband bzw. aus einer sich anschließenden Zentrierstation entnommen werden. Danach erfolgt das Absetzen und ein leichtes Andrücken des Halbleiterchips auf dem bzw. in das Kleberbett des Chipträgers. Bei einer Abwandlung des Verfahrens und der zugehörigen apparatetechnischen Anordnung wird der Kleber nicht auf dem Chipträger aufgetragen, sondern die Chiprückseite des auf der aktiven Seite mit einem speziellen Ansaugwerkzeug festgehaltenen Chips wird mittels eines Dipping-Vorganges (kurzes Tauchen in einen Klebervorrat) mit Kleber beschichtet und danach auf den Chipträger abgesetzt. Unabhängig davon, welches Kleberauftragungsverfahren gewählt wurde, erfolgt anschließend stets ein Härten des Klebers mit einem vorgegebenen Temperatur-Zeit-Prozess in einer nachfolgenden Station.
Beim Flip-Chip-Bonden mittels Kleber wird nach dem Entnehmen der Chips aus der vorgegebenen Lage im Bonder die aktive Chipflächenseite, die bei der Entnahme nach oben (zum Entnahmewerkzeug) zeigt, um 180° nach unten gedreht. Vor, während oder nach diesem so genannten Flip-Vorgang erfolgt meist eine nochmalige Positionsbestimmung und Lageausrichtung des Chips. Auf die exakt positionierte Schaltung wird der vorgesehene Kleber als Klebepaste oder Klebefilm aufgetragen bzw. der geflipte Chip wird mit seiner aktiven Seite in einen bereitgestellten Kleber gedipt. Anschließend erfolgt das Absetzen des Chips mit der aktiven Seite auf den Schaltungsträger, so dass die Kontakthügel (Bumps) des Chips auf den vorgesehenen Kontaktflächen der chipaufnehmenden Schaltung liegen. Im Gegensatz zum Chipbonden muss während des gesamten anschließenden Kleberhärteprozesses ständig ein vorgegebener Druck auf den Chip ausgeübt werden, damit die Kontakthügel des Chips ständig im Presskontakt, z.T. über elastische, elektrisch leitende Füllstoffe des Klebers, mit den Kontaktflächen der Schaltung bleiben und der Presskontakt durch den gehärteten Kleber in einen elektrischen Dauerkontakt umgewandelt (eingefroren) wird. Auch Lötverfahren sind üblich.

Bekannt ist nach JP 03-94 430 A ein Verfahren, Halbleiterchips auf eine unstrukturierte Trägerplatte zu kontaktieren, mit Mikrodraht zu bonden, mit Kunststoff einzukapseln, anschließend einen Resistfilm auf die Rückseite der Trägerplatte zu bringen und durch Freiätzen die endgültigen, elektrisch voneinander isolierten Trägerstrukturen des Moduls zu erzeugen.

In JP 04-53 237 A wird das Verfahren dahingehend erweitert, dass beidseitig auf der Trägerplatte bereits ein strukturierter Metallresistfilm vor dem Kontaktieren vorhanden ist und nach dem Verkapseln des Chips und der Mikrodrähte nur das Freiätzen erfolgen muss.

Ein nahezu gleiches Verfahren ist in DE 100 08 203 A1 beschrieben.

Nachteilig bei diesen Verfahren ist, dass ein Verkapseln des Chips erforderlich ist und individuelle Chipfehllagen infolge simultanen bzw. kollektiven Chipbondens nicht berücksichtigt werden können und zu Kontaktierausschuss führen. Ebenfalls ist die Vernetzung des Kapselungsmaterials auf dem relativ glatten Trägermaterial nicht ausreichend bei thermomechanischen Belastungen des fertigen Moduls.

In DE 198 42 683 A1 ist ein Verfahren angegeben, nach dem mit Ausnahme der künftigen vom Kunststoff bedeckten Fläche die gesamte Anschlussrahmenstruktur hergestellt und auf der mittigen, unstrukturierten Rahmenfläche die Chipkontaktierung, die Mikrodrahtkontaktierung und die Kunststoffverkapselung erfolgt. Danach werden die fehlenden Ausnehmungen in den unstrukturierten Rahmenteil eingebracht, so dass die beabsichtigten, voneinander isolierten Teile des Anschlussrahmens entstehen.

Das Verfahren entspricht in etwa den bereits genannten Verfahren mit dem weiteren Nachteil, dass beim vorgeschlagenen Strukturtrennen mittels Laserstrahl sich der Modulbereich unzulässig stark erhitzt und der Halbleiterchip geschädigt werden kann.

Nach DE 195 32 755 C1 ist ein Verfahren bekannt, bei welchem auf einem Trägerrahmen durch Tiefenätzung Höcker erzeugt werden, die der direkten Chipkontaktierung beim Chip-and-Wire-Verfahren dienen. Der Raum unter dem Chip und entlang der Chipperipherie wird mit Gießharz gefüllt, welches über Schrumpfprozesse (im Falle der Flip-Chip-Kontaktierung) den Chip bzw. die Chippads gegen die Höcker zieht und kontaktiert.

Nachteilig ist die aufwändige Trägerrahmenherstellung, die Notwendigkeit des temporären Fixierens des Rahmens auf Klebefolie und die aufwändigen Justierabläufe beim Kontaktieren des Chips auf die Höcker.

Das in US 2001/00 40 286 A1 beschriebene Verfahren geht ebenfalls von einem Trägerrahmen aus, der auf der Bondseite Bondhöcker aufweist, wobei nach dem Chipbonden und Drahtbonden das Modul mit Harz verkapselt wird. Anschließend erfolgt die Separation des während des Kontaktierens und Verkapselns einteiligen Trägerrahmens in separate Strukturen durch Abschleifen der Rückseite des Trägerrahmens. Dieses Verfahren ist fehleranfällig und aufwändig und für Module geringer Dicke nicht geeignet.

Das in US 63 39 261 B1 angegebene Verfahren ist geeignet zur Herstellung von flachen Modulanordnungen nach dem Verfahren des Chip-and-Wire-Bondens, wobei die äußeren Drahtkontakte an spezielle, durchführungsähnliche Kontaktelemente kontaktiert sind. Das Verfahren ist nicht geeignet zur Herstellung sehr flacher Flip-Chip-Module.

In US 2002/00 27 298 A1 ist eine weitere Variante zur Herstellung von Modulen beschrieben, nach der in einem einteiligen Trägerrahmen von der Bondseite Strukturen in die halbe Materialdicke eingeätzt werden, danach die Kontaktierung und die Verkapselung des Halbleiterchips erfolgt und anschließend von der Rückseite des Trägerrahmens her dieser soweit abgedünnt wird, bis alle Strukturen separiert sind.

Dieses Verfahren erfordert eine äußerst exakte Chippositionierung auf dem Trägerrahmen und ist deshalb für eine lagefehlerbehaftete und/oder kollektive Chipkontaktierung nach dem Flip Chip-Verfahren nicht geeignet.

Ein ähnliches Verfahren ist in DE 197 58 095 C1 beschrieben, nach welchem eine Metallfolie auf einem gelochten Kunststoffband befestigt ist. Von der Lochseite her ist der Chip an das unstrukturierte Kupferband geklebt, dessen Strukturierung erst nach dem Kontaktieren von der Rückseite des Metallbands durch Lasertrimmung oder mechanisches Abtragen erfolgt. Sehr nachteilig ist die starke thermomechanische Belastung des Halbleiterchips beim Strukturierungsprozess.

Verfahrensschritte zum einfachen Entnehmen von separierten, sehr dünnen Chips aus dem Waferverband sind in DE 199 62 763 C2 und DE 199 21 230 A1 beschrieben, wobei die Chips bzw. alle Chips des Wafers sich auf einem starren Waferträger aufgeklebt befinden. Die Chipabholung und das Chipablösen aus dem Kleberbett wird vereinfacht durch einen bei Wärmeeintrag signifikant die Klebekraft verringernden Kleber; der jeweilige Chip wird durch das geheizte Chipabholwerkzeug erhitzt. Es besteht jedoch der Mangel, dass die Restklebekraft und das zwischen Chip und Kleber befindliche Vakuum insgesamt Kräfte auf den Chip ausüben, die größer sein können als die durch das Vakuum des Chipabholewerkzeugs auf den Chip wirkende Kraft. Die Abnahme der Chips aus dem Waferverband kann dadurch beeinträchtigt oder verhindert werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, die es ermöglichen, die Produktivität des Chipbondens und der mit dem Chipbonden verbundenen vor- und nachgelagerten Arbeitsschritte zu erhöhen.

Erfindungsgemäß wird die Aufgabe mit einem Verfahren, welches die in Anspruch 1 angegebenen Merkmale und mit einem Trägerstreifen, welcher die in Anspruch 12 angegebenen Merkmale enthält, gelöst.

Eine für das Verfahren geeignete Chipbestückervorrichtung ist in Anspruch 17 angegeben.

Vorteilhafte Ausgestaltungen sind in den jeweiligen Unteransprüchen angegeben.

Die erfindungsgemäße Lösung verwendet ein dünnes, metallisches Substrat, vorzugsweise eine aus kupferhaltigem Material bestehende Metallfolie der Dicke < 100 μm, das beidseitig mit einem Metallresist beschichtet ist, welcher optimale Kontaktiereigenschaften bei dem nachfolgenden Flip-Chip-Kontaktieren als auch beim Kontaktieren der äußeren Anschlüsse des künftigen Moduls aufweist. Als Metallresist kommen beispielsweise Zinn, Gold, Silber und aus diesen Metallen bestehende Legierungen in Frage. Die Resistschichten auf der künftigen Kontaktierseite der Metallfolie und der künftigen Rückseite der Metallfolie können aus unterschiedlichen Metallen bestehen. Ihre Dicke beträgt vorzugsweise 1 ... 2 μm.

Die resistbeschichtete Metallfolie ist vorzugsweise als Band ausgeführt, auf welchem parallel und in Bandrichtung die Strukturen der künftigen Anschlüsse bzw. Kontaktierzonen des Moduls zu erzeugen sind. In einem ersten Schritt wird vorzugsweise die Resistschichten auf der Kontaktierseite strukturiert, wobei unter Strukturierung die Entfernung des Resists im Bereich der künftigen Ätzzonen bzw. Ätzlinien zu verstehen ist. Im Bereich der Chipkontaktierzone werden auf der Kontaktierseite in einem Gitterraster Linien einer Breite von vorzugsweise (10...50) μm und einem Linienabstand eingebracht, der kleiner gleich des kleinsten lichten Abstandes zwischen zwei Flip-Chip-Bps des Halbleiterchips minus mindestens der halben Linienbreite ist. Sind Chips mit nur zwei Chipkontakten bzw. Bumps zu kontaktieren, kann das Gitterraster als Parallellinienraster ausgeführt werden. Die Größe der Chipkontaktierzone ist gleich oder größer als die Chipfläche zuzüglich aller zu erwartenden Fehllagen des Chips, sofern die Chipkontaktierung ohne optoelektronische und/oder mechanische Lagekorrekturen durchgeführt wird. Vorteilhafterweise wird im ersten Schritt weiterhin der Ätzresist entlang der beabsichtigten äußeren Begrenzungen der Modulanschlüsse entfernt. Vorzugsweise erfolgt dies ausschließlich auf der Rückseite des Substrates. Substratrückseitig können in einer Verfahrensvariante weiterhin senkrecht zur Bandkante verlaufende Strukturlinien in das Ätzresist eingebracht werden, die in der Nähe der auf der Substratvorderseite befindlichen Kontaktierzonen in Endpunkten enden. Die Lage der Endpunkte auf der Substratrückseite und die Lage des Gitterrasters auf der Substratvorderseite befinden sich zueinander in einer vorgegebenen, von der beabsichtigten Struktur bestimmten Lage und in einer Lagetoleranz, die etwa der halben Ätzlinienbreite entspricht.

Durch ein wahlweise anschließendes Anätzen wird vorzugsweise auf der Kontaktierseite das Metallband angeätzt, wobei die Ätztiefe bei ausschließlich einseitigem Ätzen vorzugsweise die halbe und maximal 70% der Metalldicke beträgt.

In einem zweiten Schritt wird der Halbleiterchip mittels Flip-Chip-Verfahren auf die Metallfolie im Bereich der Kontaktierzone gebondet. Die Kontaktierung kann mittels Löten, Schweißen oder Kleben erfolgen.

Parallel dazu oder in einem oder mehreren folgenden Teilschritten erfolgt das Aufbringen und Härten von Underfiller zwischen aktiver Chipseite und gitterstrukturierter Chipkontaktierzone.

In einem dritten Schritt werden auf der Rückseite der Metallfolie die Strukturlinien unterhalb des Gitterrasters eingebracht, die die beabsichtigte Trennung der noch einteiligen Metallfolie in elektrisch isolierte Anschlussbereiche ermöglichen.

Dazu werden in einem Teilschritt die exakten Istlagen der Chips, vor oder vorzugsweise nach dem Kontaktieren und gleichzeitig die Istlagen der Strukturlinienendpunkte auf der Rückseite der Metallfolie in der Nähe der Kontaktierzone optoelektronisch erfasst. Anhand dieser Lagedaten wird errechnet, wie die weiteren, fehlenden Strukturlinien auf der Rückseite der Metallfolie unterhalb der Kontaktierzone verlaufen sollen, wobei der Verlauf deckungsgleich zu einem passenden Linienabschnitt des Gitterrasters auf der Kontaktierseite erfolgen muss. Anschließend werden diese Strukturlinien in den Ätzresist eingebracht. In einer Verfahrensabwandlung werden die exakten Istlagen der Chips und die Istlagen der Gitterraster erfasst. Anhand dieser Lagedaten wird der Verlauf der fehlenden Strukturlinien auf der Rückseite der Metallfolie errechnet.

In einem vierten Schritt erfolgt ein Ätzen der Metallfolie, wobei die noch einteiligen Metallfolien in die beabsichtigten, elektrisch isolierten Teilstrukturen getrennt werden.

Das vorgeschlagene Verfahren zeichnet sich durch eine Reihe von Vorteilen aus.

Die beidseitig mit für die Chipkontaktierung und die Modulkontaktierung geeigneten Metallresists versehene Metallfolie kann in einem ersten Verfahrensschritt für die Kontaktierung vorbereitet werden, in dem in die Resists ein- oder beidseitig Strukturlinien eingebracht werden und die Metallfolie optional einseitig angeätzt wird. Die Metallfolie bleibt einteilig und kann einfach transportiert und aufgewickelt werden. Das Gitterraster im Kontaktierungsbereich erlaubt es, den Chip ohne Beachtung der exakten Flächenlage beim Absetzen und späteren Kontaktieren, z.B. Reflow-Lötvorgang oder anderen Kontaktierverfahren im gesamten Kontaktierbereich zu deponieren. Durch das spezielle Gitterraster ist jede Chipkontaktstelle, gleich welche Lage das Chip einnimmt, von den anderen Kontaktstellen durch eine oder mehrere Strukturlinien, oder, im Falle der Verwendung angeätzter Folien durch einen oder mehrere Strukturgräben getrennt. Eine exakte Chippositionierung und eine exakte Chiplagesicherung ist nicht erforderlich. Im Falle der Einbringung der Strukturgräben unterstützen diese Strukturgräben das Ausfließen überschüssigen, eventuell vor dem Kontaktieren aufgebrachten Underfillers oder das kapillarische Einfließen des Underfillers nach dem Kontaktieren und verbessern insbesondere durch Vergrößerung der Gesamtklebefläche die Klebefestigkeit des Halbleiterchips auf der gittergerasterten Metallfolie. Das Ausbringen bzw. Einfließen des Underfillers kann auch nach dem Kontaktieren und Einbringen der noch fehlenden Strukturlinien auf der Unterseite der Metallfolie vorgenommen werden, muss aber vor dem Schlussätzen erfolgen.

Das Einbringen der fehlenden Strukturlinien auf der Substratrückseite unterhalb des Kontaktierbereiches kann nach dem Bonden in einem weiteren Schritt erfolgen, wobei nur darauf zu achten ist, dass die Strukturlinien kongruent zu einem Gitterrasterteilstück auf der Substratvorderseite verlaufen, damit beim nachfolgenden Ätzen die von der Rückseite vordringende Ätzfront den jeweiligen bereits geätzten kontaktierseitigen Strukturgraben trifft, der die Chipkontakte trennen soll. Vorteilhafterweise kann das Einbringen der Strukturlinien und das Ätzen auf spezialisierten Geräten erfolgen.

Vorteilhaft werden die chiplagespezifischen Strukturlinien mittels Laserschreibstrahl erzeugt. Das Einbringen der Gitterrasterlinien auf der Substratvorderseite und der Modultrennlinien und der von diesen Strukturlinien abzweigenden, in Endpunkten auslaufenden Strukturlinienstücke auf der Substratrückseite erfolgt zweckmäßig durch Laserbestrahlung durch beidseitig des Substrates aufgebrachte, exakt zueinander positionierte Masken. Das Ätzen erfolgt vorzugsweise als Nassätzverfahren. Das Underfilling wird zweckmäßig nach dem optoelektronischen Erfassen der exakten Chiplageposition durchgeführt. Zusätzlich können bestimmte Bereiche der Metallfolie auf der Kontaktierseite nach dem Kontaktieren und parallel zum oder nach dem Underfilling durch Ausbringen von härtbarem Polymerlack oder Duroplast so beschichtet werden, dass auch nach dem Schlussätzen die Lage der separierten Metallfolienabschnitte untereinander gesichert ist und/oder der Chip durch eine Schutzschicht abgedeckt ist. Insgesamt wird durch das vorgeschlagene Verfahren die Möglichkeit geschaffen, kollektiv Chips zu bonden, nämlich zu platzieren und parallel oder in einem Folgeschritt zu kontaktieren ohne die Gefahr der Fehlpositionierung, und in getrennten Schritten mit vollautomatischen und einfachen Ätzprozessen die Metallstrukturierung zu realisieren. Es können sehr dünne, optimal kontaktierbare Module sehr kostengünstig hergestellt werden. Der Metallbandtransport ist bis zum endgültigen Separieren der einteiligen Metallfolie problemlos durchführbar. Es können sehr kostengünstige, zweiseitig beschichtete Metallfolien eingesetzt werden. Durch das Gitterraster und das Vorätzen ergibt sich eine im Kontaktierbereich sehr weich an das dünne Halbleiterchip anschmiegende Metallfolie. Selbst Halbleiterchips einer Dicke von ≤ 100 μm können mechanisch stressfrei mit der Metallfolie verbunden werden. Die Wärmeableitung von der aktiven Chipseite ist optimal.

Zum Chipkontaktieren sind Reflowlötverfahren und Thermokompressionsverfahren nutzbar.

Es ist vorteilhaft, als Ätzresist ein durch Laserstrahl der Wellenlänge ≤ 10 μm relativ einfach zu entfernendes Material zu wählen. Weiterhin ist es vorteilhaft, als Ätzresist ein Material zu verwenden, welches die Kontaktierung der Halbleiterchips und weiterer elektronischer Bauteile erleichtert bzw. die Kontaktgabe verbessert. Solche Ätzresists können Zinn, Zinnlot, Gold und andere edle Kontaktmetalle sein. Weiterhin ist es vorteilhaft, einen metallischen Ätzresist zu verwenden, welcher aus mindestens zwei metallischen Schichten geringer Dicke besteht, wobei die dem Ätzmedium zugewandte Schicht beständig gegenüber dem Ätzmedium ist. Die Metallschichten verbinden sich bei Wärmeeinwirkung, z.B. bei Bestrahlung mit Laserlicht, so durch Legieren, Diffundieren und/oder Schmelzen, dass sich in den durch Laserstrahlung erhitzten Zonen Legierungen, Diffusionszonen bzw. umgeschmolzene Zonen ergeben, die durch das beabsichtigte Ätzmedium geätzt werden können.

Ebenso ist es vorteilhaft, einen metallischen Ätzresist zu verwenden, der mit dem Metall des metallischen Trägers (dem Kernband) unter Wärmeeinwirkung, z.B. Bestrahlung mit Laser, durch Legieren, Diffundieren oder Verschmelzen eine Verbindung bildet, die durch das Ätzmedium geätzt werden kann.

Weiterhin ist es vorteilhaft, auf der Rückseite des Substrates als Ätzresist einen in der Leiterplattenindustrie üblichen polymeren Ätzlack oder Festresist zu verwenden und ihn durch fotochemische und/oder thermische Prozesse (z.B. Belichtung , Entwicklung und Lackätzung) zu strukturieren.

Auch ist es vorteilhaft, auf der Kontaktierseite des Substrates einen polymeren Ätzresist durch Siebdruck oder andere Verfahren strukturiert zu erzeugen oder aufzubringen. Ein besonderer Vorteil ist es, wenn der Ätzresist im nachfolgenden Kontaktierschritt als thermoplastischer oder aushärtbarer Kleber für Chips und/oder weitere elektronische Bauteile zu verwenden ist. Der Kleber kann vorteilhaft zur temporären Fixierung der nach dem Ätzen an sich separierten Bereiche der ätztechnisch strukturierten, metallischen Substratfolie dienen.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert:
In den zugehörigen Zeichnungen zeigen
1 einen Ausschnitt der Kontaktierseite einer bandförmigen Metallfolie mit Strukturlinien und Strukturgräben in Draufsicht,
2 einen Ausschnitt einer Chipbestückeraufnahme mit Chipbestückern im Querschnitt,
3 einen Ausschnitt der Kontaktierseite eines chipbestückten Nutzens in der Draufsicht,
4 einen Ausschnitt der Rückseite eines chipkontaktierten Nutzens nach dem Einbringen der chiplageindividuellen Strukturlinien,
5 einen Querschnitt durch einen Teil der in 3 dargestellten Anordnung,
5a einen Ausschnitt aus 5,
6 freigeätzte, bandförmig gereihte Module in der Draufsicht,
7 ein an einem Isolierrahmen angeordnetes Modul nach dem Freiätzen in Draufsicht,
8 einen Ausschnitt eines Waferträgers und eines Chips in der Draufsicht, und
9 einen Ausschnitt eines Waferträgers und eines Chipbestückers beim Chipaufnehmen im Querschnitt.
In 1a ist ein Ausschnitt einer bandförmigen Metallfolie in Draufsicht und in 1b im Schnitt dargestellt. Die Metallfolie besteht aus einer 18 μm dicken Kupferfolie, dem Kernband 26, das beidseitig mit je einem 2 μm dickem Resist 27.1 und 27.2 aus Zinn beschichtet ist. Resistmaterial und Resistschichtdicke sind je nach Kontaktierart des Chips 3 auf die inneren Modulanschlüsse 28 und/oder der weiteren Schaltung mit den äußeren Modulanschlüssen 29 wählbar. Beispielsweise kann auf der Kontaktierseite 30 des Metallbands, welches als Substrat 16 des Moduls 32 dient, eine 1 μm dicke Silberschicht aufgetragen sein, während sich auf der Rückseite 31 ein Resist 27.2 aus Fotolack befindet. Die Resistschicht 27.1 auf der Kontaktierseite 30, auf die künftig in einem Chiprastervielfachen 10 Chips 3 kontaktiert werden, ist im Bereich der Chipkontaktierzone 7 mit einem parallelen, linienförmigen Gitterraster 34 versehen. Die Größe des Gitterrasters 34 ist gleich der Chipgröße zuzüglich aller infolge des Chipabnehmens vom Chipspeicher 12 und der Chiphandlingsprozesse auftretenden Toleranzen. Im Beispiel beträgt die Größe des Chips 3 (0,5 × 0,5)mm² und die Größe der Chipkontaktierzone 7 beträgt (1,4 × 1,4)mm². Die Strukturlinien 35 des Gitterrasters 34 wurden durch einen YAG-Laser mittels Schreibstrahl erzeugt. Die Breite der in die Resistschicht 27 eingebrachten Strukturlinien 35 beträgt 30 μm und der Mittenabstand 200 μm. Der Abstand der auf der aktiven Chipseite 4 befindlichen 10 μm hohen, aus Gold bestehenden Kontakthügel 6 beträgt 250 μm. Die Kontakthügel 6 weisen einen Durchmesser von 90 μm auf.
Die Rückseite 31 des Substrates 16 weist ebenfalls 30 μm breite Strukturlinien 35 auf. Die Strukturlinien 35 markieren die Kontur des künftigen, streifenförmigen Moduls 32 sowie die Trennstellen 36 der Module 32 untereinander. In Richtung Kontaktierzone 7 verlaufen kurze Strukturlinien 35, die in Endpunkten 37 enden.
Nach dem beidseitigen Einbringen der Strukturlinien 35 wurde von der Kontaktierseite 30 her das Kupfer des Kernbandes 26 nasschemisch geätzt, so dass sich auf der Kontaktierseite 30 ca. 5...8 μm tiefe Strukturgräben 13 ergaben. Auf das bandförmige Substrat 16 werden im nachfolgenden Schritt die Halbleiterchips 3 kontaktiert.
2 erläutert eine Anordnung, die ein individuelles sowie ein kollektives Chipkontaktieren ermöglicht. In der Chipbestückeraufnahme 20 sind hintereinander liegend in zwei Reihen je vier Chipbestücker 21 angeordnet. Die Chipbestücker 21 sind in Abständen angeordnet, die einem Vielfachen des Rasterabstandes entspricht, in dem die Chips 3 auf dem Wafer 1 angeordnet sind. Jeder Chipbestücker 21 ist in seiner vertikalen Lage steuerbar und kann mit einem Vakuum zum Ansaugen der Chips 3 beaufschlagt werden. In der dargestellten Ausführung befinden sich drei Chipbestücker 21 in der unteren Lage, das ist die Arbeitsposition 18, und ein Chipbestücker 21 in der oberen Lage, der Warteposition 23. In Arbeitsposition 18 kann jeder Chipbestücker 21 durch Einschalten des Vakuums ein Chip 3 aus einem Chipspeicher 12 aufnehmen und durch Ausschalten des Vakuums auf die Chipkontaktierzone 7 des Substrates 16 absetzen. Die Chipbestücker 21 gleiten gesteuert und angetrieben durch hier nicht dargestellte Mechanismen vertikal in den in der Chipbestückeraufnahme 20 angeordneten Chipbestückerführungen 17. Während der Aufnahme oder des Bondens der Chips 3 drückt die senkrecht zur Achse des Chipbestückers 21 angeordnete Chipaufnahmefläche 22 auf das Chip 3 mit einer Kraft, die der Chipbestückerantriebsmechanismus auf den Chipbestücker 21 überträgt. Die Kraftübertragung erfolgt im beschriebenen Beispiel über eine Feder.
Bestandteil des Chipbestückers 21 ist ein an die hier nicht dargestellte Vakuumsteuerung angeschlossener Vakuumkanal 11, der mittig zur Chipaufnahmefläche 22 verläuft. Die Abmessungen der Chipaufnahmeflächen 22 sind kleiner oder gleich den Abmessungen der Fläche des aufzunehmenden Chips 3.
Jede Chipaufnahmefläche 22 der in Arbeitsposition 18 befindlichen Chipbestücker 21 hat ein Chip 3 angesaugt. Die Chiprückseite 5 liegt an der Chipaufnahmefläche 22, die aktive Chipseite 4 trägt je zwei Kontakthügel (Bump) 6 und zeigt nach unten. Die Grundfläche des Chips 3 beträgt (0,5 × 0,5 ) mm² und seine Dicke 0,15 mm.
Die Chipbestückeraufnahme 20 ist Teil eines Chipbonders, der die Chipbestückeraufnahme 20 sowohl in Chipaufnahme- als auch in Bondposition in mehreren Koordinaten steuern kann. Der Chipbonder verfügt über ein Bildaufnahmesystem zur Erfassung der Lage der Chipkontaktierzonen 7 und kann die Chipbestücker 21 in Arbeitsposition 18 oder Warteposition 23 und die Vakuumfunktion steuern sowie Lage und Ort der noch vom Wafer 1 abzuholenden Chips 3 verwalten.
3 zeigt einen Ausschnitt aus einem bandförmigen Substrat 16, das mit Strukturlinien 35 und mit von der Kontaktierseite 30 her eingebrachten Strukturgräben 13 versehen ist, nach dem Chipkontaktieren. Aufgrund individueller Fehllagen der Chips 3, die sich infolge der Lagetoleranzen beim Chipabholen, beim Chiphandling, beim Chipaufsetzen und beim Chipkontaktieren ergeben, nimmt jedes Chip 3 auf dem parallellinienförmigen Gitterraster 34 eine individuelle Lage ein. Größe und Abstand der Strukturgräben 13 sind dabei so bemessen, dass die Kontakthügel 6 mindestens durch einen Strukturgraben 13 getrennt sind. Jeder Kontakthügel 6 liegt mit dem größten Teil seiner Fläche auf dem aus einer Zinnschicht bestehenden Resist 27.1 auf. Die Chipkontaktierung erfolgte mittels Reflowlötverfahren, wobei der Underfiller 9, der vor dem Kontaktieren auf der gesamten Kontaktierzone 7 als dünne Schicht deponiert wurde, beim Lötprozess vorübergehend Flussmitteleigenschaften aufweist und bei weiterer Temperaturbehandlung aushärtet.
Im nachfolgenden Schritt werden in den auf der Rückseite 31 des Substrates 16 befindlichen Resist 27.2 die fehlenden Strukturlinien 35.2 eingebracht, die chipindividuell zwischen den Kontakthügeln 6 der unterschiedlich positionierten Chips 3 auf der Kontaktierseite 30 verlaufen. Beim Einbringen der Strukturlinien 35.2, das ebenfalls durch einen YAG-Laser erfolgt, ist darauf zu achten, dass die chiplageindividuelle Strukturlinie 35.2 lagegleich zu einem Strukturgraben 13 des Gitterrasters 34 verläuft, damit im folgenden Ätzschritt, der als Nassätzen mit einem alkalischen Ätzer erfolgt, die Kupferkernschicht 26 von der Rückseite 31 des Substrates 16 her so durchgeätzt wird, dass sich auf der Kontaktierseite 30 an der Durchbruchstelle 14 des von der Rückseite 31 des Substrates 16 vordringen Ätzstrukturgrabens 13 kein Ätzresist 27 befindet, sondern ein Strukturgrabenstück 13 des Gitterrasters 34. Somit wird verhindert, dass der metallische Ätzresist 27 die durch das Ätzen zu isolierenden Modulanschlüsse 28 kurzschließt.
Die Situation nach dem Erzeugen der chipindividuellen Strukturlinie 35 auf der Rückseite 31 des Substrates 16 ist in 4 dargestellt. Die chipindividuellen Strukturlinien 35.2 verbinden die Endpunkte 37 der Strukturlinien 35 jeder Substratrückseite 31. Dazu wurde mit optoelektronischen Mitteln die Lage des jeweiligen Chips 3 auf der Kontaktierseite 30 und die Lage der Endpunkte 37 der Strukturlinien 35 auf der Rückseite 31 erfasst und daraus der Verlauf der chipindividuellen Strukturlinie 35.2 ermittelt, die immer deckungsgleich zu einer Strukturlinie 35 oder einem Strukturgraben 13 des Gitterrasters 34 verläuft. Es ist ebenfalls möglich, definierte Markierungspunkte auf der Kontaktierseite 30 anzuordnen und daraus und aus der Chiplage die Lage der chipindividuellen Strukturlinie 35.2 auf der Rückseite 31 des Substrates 16 zu errechnen. Die definierten Markierungspunkte auf der Kontaktierseite 30 können Teil des Gitterrasters 34 sein.
Aus 5 ist ersichtlich, wie nach dem Erzeugen der chipindividuellen Strukturlinie 35.2 entlang der Chipkontur auf der gesamten Kontaktierzone 7 weiterer Schutzlack 33 aufgebracht ist. Nach dem Aushärten des Schutzlacks 33 versteift dieser das metallische Substrat 16 um das Chip 3 herum und verbindet die an sich getrennten inneren Modulanschlüsse 28 elektrisch isoliert. 5a zeigt einen Ausschnitt aus 5 nach dem Naßätzen. Die Durchbruchstelle 24 verbindet die Strukturgräben 13 des Gitterrasters 34 und der chipindividuellen Strukturlinie 35.2.
Als Ergebnis des anschließenden Nassätzens ergeben sich die in 6 dargestellten Module 32, deren innere und äußere Anschlüsse 28 und 29 gegenüberliegend als ein Streifen angeordnet sind sowie die Module 32, die wiederum an ihren äußeren Anschlüssen 29 untereinander zu einem endlosen Band verbunden sind. Durch die perforationsartigen Trennstellen 36 sind die künftigen Modultrennungen vorgegeben.
In 7 ist ein Modul 32 mit vier Modulanschlüssen 28 und 29 dargestellt. In einem ersten Schritt wurde elektrisch isolierendes Basismaterial 19 mit einem die künftige Modulgröße etwas überragenden Durchbruch 14 versehen, auf das Basismaterial 19 eine einteilige Metallfolie 16 aus Kupfer mit einer Dicke 30 μm geklebt, deren Kontaktierseite 30 und Rückseite 31 je eine 1 μm dicke Silberschicht als Resist 27 aufweisen. Die weiteren Schritte der Substratbehandlung und des Kontaktierens verliefen wie bereits dargestellt, lediglich mit der Ausnahme, dass auf der Kontaktierseite 30 ein Kreuzgitterraster 34 aufgebracht wurde. Nach dem abschließenden Ätzen ergibt sich ein Modul 32, welches über den Durchbruch 14 des Isolierbasismaterials 19 gespannt ist. Chip 3 und Kontaktierzone 7 sind mit einem ca. 100 μm dicken, steifen Schutzlack 33 überzogen.
8 zeigt die Draufsicht auf einen Ausschnitt eines Chipspeichers 12, der in diesem Beispiel durch den Waferträger 2 und die auf ihm noch in der Ordnung des Waferverbands befestigten Chips 3 gebildet wird. Der Waferträger 2 besteht aus einem extrem ebenen, starren Flächenstück, welches die Größe des Waferverbandes allseitig mindestens um 10 mm überragt und Rahmenteile zum Transport und Einspannen im Chipbonder aufweist. Die Chips 3 liegen, getrennt durch Trenngräben, die den Wafer 1 in einzelne Chips 3 separieren, mit der aktiven Seite 4 zum Waferträger 2 in der exakten Anordnung des ehemals einteiligen Wafers 1 auf dem mit Haftmittel 8 beschichteten Flächenstück. Das Haftmittel 8 ist punktweise im Raster von (0,3 × 0,3)mm² und einer Punktgröße von 60 ... 80 μm Durchmesser und der Dicke von ca. 35 μm aufgebracht. Jedes Chip 3 des separierten Waferverbandes ist mit etwa sechs bis neun Punkten des Haftmittels 8 am Flächenstück des Waferträgers 2 befestigt. Die Haftmittelpunkte 8 weisen bei Raumtemperatur eine flache zylindrische Gestalt auf. Die Haftfestigkeit des Haftmittels 8 ist auf dem Waferträger 2 wesentlich höher als auf dem Chip 3. Bei Erwärmung des Haftmittels 8 auf ca. 80° C verändert das Haftmittel 8 seine Kontur in eine nach der Chipseite hin gerichtete Konvexkontur 15, wie in 9 dargestellt. Die Haftflächen der Haftmittelpunkte 8 zum Chip 3 werden dadurch erheblich reduziert, so dass die Abnahme der Chips 3 von dem Waferträger 2 durch die auf größer/gleich 80° C erhitzten Chipaufnahmeflächen 22 des Chipbestückers 21 leicht erfolgen kann. Mit der Ausbildung der Konvexkontur 15 ist eine Streckung des Haftmittelpunktes 8 in vertikaler Richtung bzw. in Richtung Chip 3 verbunden, so dass der Chip 3 etwas angehoben wird, im Beispiel um 5 μm. Über hier nicht dargestellte Mittel ist die Lage und Zuordnung der Gut-Chips 3 auf dem Waferträger 2 der Datenverarbeitungsanlage des Chipbonders bekannt. Durch die auf mindestens 100°C aufgeheizten Chipaufnahmeflächen 22 der in der Chipbestückeraufnahme 20 befindlichen acht Chipbestücker 21, die auf die Chiprückseiten 5 zum Zwecke des Abholens der Chips 3 von dem Waferträger 2 bzw. Chipspeicher 12 aufgesetzt wurden, sind die Chips 3 aufgeheizt und die Haftung zum Flächenstück mit dem Haftmittel 8 ist durch die Bildung der Konvexkontur 15 sehr stark reduziert. Die Chipaufheizung, mit der die Konvexkontur 15 erzeugt wird, kann auch auf andere Weise, z.B. mit einem energieintensiven Lichtstrahl, der unmittelbar vor dem eigentlichen Abholen der Chips 3 durch die Chipbestücker 21, aufgebracht wird, erfolgen. Durch gleichzeitiges Ansaugen der Chips 3 an die Chipaufnahmeflächen 22 werden die Chips 3 von den Chipbestückern 21 übernommen und durch Abheben der gesamten Chipbestückeraufnahme 20 von dem Waferträger 2 abgehoben. In dem separierten Waferverband des Waferträgers 2 bleiben acht Leerpositionen 25 zurück. Die Chipbestücker 21 sind in einem Vielfachen des Chiprasters angeordnet. Die konkrete Anordnung der Chipbestücker 21 in der Chipbestückeraufnahme 20 entspricht bzw. ist kongruent der Anordnung der Chipkontaktierzonen 7 auf dem Substrat 16. Im dargestellten Beispiel weist das Chiprastervielfache 10 in x-Richtung den Faktor 4, und in y-Richtung, die dem Zeilenabstand entspricht, den Faktor 5 auf. Nach dem Absetzen oder Bonden der Chips 3 kann die um ein Chipraster versetzte Chipbestückeraufnahme 20 erneut acht Chips 3 aufnehmen. Sollen Defektchips nicht entnommen werden bzw. werden Randbereiche des Waferverbandes oder Waferträgers 2 mit dem Chipbestücker 21 angefahren, die es nicht gestatten, in alle Chipbestücker 21 Chips 3 zu übernehmen, verbleiben diejenigen Chipbestücker 21 in Warteposition 23, die keinen Chip 3 aufnehmen sollen oder können, während die anderen Chipbestücker 21 Chips 3 aufnehmen. Anschließend fährt die Chipbestückeraufnahme 20 eine neue Position über dem Chipspeicher 12 bzw. Waferträger 2 an, die leeren Chipbestücker 21 werden in Arbeitsposition 18 gebracht, während die gefüllten Chipbestücker 21 in Warteposition 23 gesteuert werden. Durch zwei- oder mehrmaliges Chipaufnehmen jeweils anderer Chipbestücker 21 werden alle Chipbestücker 21 der Chipbestückeraufnahme 20 gefüllt.
Die Steuerung der Chipbestückeraufnahme 20 und der Chipbestücker 21 sowie die Verwaltung des Chipspeichers 12 erfolgt über den Chipbonder.

1: Wafer
2: Waferträger
3: Chip
4: aktive Chipseite
5: Chiprückseite
6: Kontakthügel
7: Chipkontaktierzone
8: Haftmittel
9: Underfiller
10: Chiprastervielfaches
11: Vakuumkanal
12: Chipspeicher
13: Strukturgraben
14: Durchbruch
15: Konvexkontur
16: Substrat
17: Bestückerführung
18: Arbeitsposition
19: Basismaterial
20: Chipbestückeraufnahme
21: Chipbestücker
22: Chipaufnahmefläche
23: Warteposition
24: Durchätzung
25: Leerposition
26: Kernband
27: Resist
27.1: Resist auf Kontaktierseite
27.2: Resist auf Rückseite
28: innerer Modulanschluss
29: äußerer Modulanschluss
30: Kontaktierseite des Substrates
31: Rückseite des Substrates
32: Modul
33: Schutzlack
34: Gitterraster
35: Strukturlinie
35.1: Strukturlinie auf Kontaktierseite
35.2: chipindividuelle Strukturlinie
36: Trennstelle
37: Endpunkt

Claims

Verfahren zum Kontaktieren von Halbleiterchips (3) auf einem metallischen Substrat (16), wobei sich mindestens auf einer Substratseite ein Ätzresist (27) befindet und auf der Kontaktierseite (30) Halbleiterchips (3) mittels Flip-Chip-Bond-Verfahren kontaktiert werden, dadurch gekennzeichnet, dass – als metallisches Substrat (16) Abschnitte eines dünnen Flächenstücks verwendet werden, – die Kontaktierseite (30) und die Rückseite (31) des Substrats (16) mit einem Ätzresist (27.1, 27.2) beschichtet werden, – auf der Kontaktierseite (30) des Substrates (16) ein Kontaktierbereich (7) erzeugt wird, dessen Größe gleich der Größe des Chips (3) plus zu erwartender Fehlpositionierungen des Chips (3) ist, – auf dem Kontaktierbereich (7) im Ätzresist (27.1) ein Gitterraster (34) mit Strukturlinien (35) angebracht wird, deren Abstand kleiner/gleich dem Abstand der Kontakthügel (6) minus der halben Strukturlinienbreite beträgt, – danach das Bonden der Chips (3) erfolgt, – die Lage des jeweiligen Chips (3) und der Lage der Strukturlinien (35) des chipzugehörigen Gitterrasters (31) exakt erfasst wird, – anschließend im Ätzresist (27.2) der Substratrückseite (31) entsprechend der erfassten Chiplage im Kontaktierbereich (7) chipindividuelle Strukturlinien (35.2) eingebracht werden, die im Kontaktierbereich (7) deckungsgleich zu einem zwischen den Kontakthügeln (6) liegenden Strukturlinienabschnitt des Gitterrasters (34) auf der Kontaktierseite (30) des Substrates (16) sind und – elektrisch isolierende Durchbrüche (14) durch Ätzen erzeugt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Ätzvorgang mit dem Underfilling im Kontaktierbereich (7) ein Vergießen oder Belacken erfolgt.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Resist (27) ein metallischer Ätzresist verwendet wird, der durch Laser und/oder fotochemisch Prozesse strukturiert wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Ätzresist ein polymerer Ätzlack oder Festresist verwendet wird, der durch fotochemische und/oder thermische Prozesse strukturiert wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gitterrasterstrukturlinien (35) vor dem Bonden zu Strukturgräben (13) einer Tiefe von (30...70) % der Substratdicke geätzt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Substratrückseite (31) entlang der Modulränder zur künftigen vollständigen Separierung des Moduls (32) aus der metallischen Fläche Strukturlinien(35) angebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Substratrückseite (31) ausgehend von modulkonturierenden Strukturlinien (35) in Richtung Kontaktierbereich (7) Strukturlinien (35) verlaufen, die in Endpunkten (37) außerhalb der Kontaktbereiche (7) enden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat (16) Strukturlinienendpunkte (37) in vorgegebener exakter Lagebeziehung zum Gitterraster (34) angeordnet sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bestimmung der Lage des Chips (3) und die Lage des Gitterrasters (34) mittels optoelektronischer Erfassung und Auswertung der Lage des Chips (3) und der Lage des Gitterrasters (34) oder der Lage der Endpunkte (37) auf der Substratrückseite (31) erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass parallel oder unmittelbar nach dem Flip-Chip-Bonden ein Underfilling des Chips (3) mittels Kleber erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Ätzresist ein löt- und/oder schweißfähiges Metall, wie Zinn, Silber und dergleichen, verwendet wird.
Trägerstreifen für Chipmodule (32), bei dem sich auf einem metallischen Substrat (16) ein Ätzresist (27) befindet und auf der Vorderseite (30) des Substrats (16) Kontaktierbereiche (7) angeordnet sind, auf denen Halbleiterchips (3) kontaktierbar sind, dadurch gekennzeichnet, dass das metallische Substrat (16) als dünnes Flächenstück ausgebildet ist, bei dem sich auf der Kontaktierseite (30) und der Rückseite (31) ein Resist (27.1, 27.2) befindet, wobei der auf der Vorderseite (30) aufgebrachte Resist (27.1) an den Kontaktierbereichen (7) Gitterstrukturen aufweist, welche mit einem Raster versehen sind, dessen Abstände kleiner oder gleich des Abstandes der Kontakte (6) von auf dem Band zu kontaktierenden Halbleiterchips (3) sind, und der Resist (27.2) an der Rückseite Strukturlinien (35) aufweist, die parallel zur Bandkante und dazu senkrecht zu Endpunkten (37) verlaufen.
Trägerstreifen nach Anspruch 12, dadurch gekennzeichnet, dass die auf der Vorderseite (30) des Substrats (16) angebrachten Gitterstrukturen linienförmige Strukturgräben (13) sind, die eine Tiefe von 30 bis 70 % der Substratdicke aufweisen.
Trägerstreifen nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Größe der Gitterstruktur gleich oder größer als die Chipfläche zuzüglich der zu erwartenden Fehllagen des zu montierenden Halbleiterchips (3) ist.
Trägerstreifen nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die Linien des Gitterrasters eine Breite von 20 bis 40 μm aufweisen.
Trägerstreifen nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass das metallische Substrat auf einem Kunststoffträger angeordnet ist.
Vorrichtung zum Kontaktieren von Halbleiterchips auf einem Trägerstreifen, insbesondere auf einem Trägerstreifen nach einem der Ansprüche 12 bis 16 , dadurch gekennzeichnet, dass – in einer Chipbestückeraufnahme (20), mehrere Chipbestücker (21) angeordnet sind, wobei die Chipbestücker (21) Chipaufnahmeflächen (22) aufweisen, an denen Chips (3) temporär befestigt werden können, – jeder Chipbestücker (21) einzeln senkrecht zur Chipaufnahmefläche (22) federnd und beweglich in der Bestückerführung (23) der Chipbestückeraufnahme (20) geführt ist, – die Chipbestücker (21) in der Chipbestückeraufnahme (20) so angeordnet sind, dass ihre Lage zueinander zur Lage des Zentrums der Chipkontaktierzonen (7) der im Nutzen (26) angeordneten Substrate (16) kongruent oder nahezu kongruent ist.
Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass in den Chipbestückern (21) Vakuumkanäle (11) angeordnet sind, die senkrecht an der Chipaufnahmefläche (22) austreten.
Vorrichtung nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die Chipaufnahmefläche (22) der Chipbestücker (21) heizbar sind.
Vorrichtung nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass – die Halbleiterchips (3) in der Anordnung des Waferverbandes (1) auf Waferträgern (2) befestigt sind, – die Waferträger (2) im zentralen Bereich ein extrem ebenes, starres Flächenstück bilden, – die Halbleiterchips (3) mit mindestens drei Haftmittelpunkten (8) auf dem Flächenstück befestigt sind, - die Haftmittelpunkte (8) flachzylindrisch ausgebildet sind, – bei Erwärmung über 60°C eine Konturänderung mit zur Chipseite gerichteter Konvexkontur (15) verbunden mit einer Anhebung des Chips (3) und extremer Verringerung der Haftfestigkeit zu den Haftmittelpunkten (8) erfolgt.
Vorrichtung nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass der Durchmesser der Haftmittelpunkte (8) ≤ 200 μm und die Dicke der Haftmittelpunkte (8) ≤ 100 μm beträgt.
Vorrichtung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die Haftmittelpunkte (8) durch auf die Halbleiterchip (3) aufgesetzte geheizte Chipaufnahmeflächen (22) erwärmt werden.
Vorrichtung nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die abzuholenden Chips (3) durch Strahlung erwärmt werden.
Vorrichtung nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass die Chips (3) mit ihrer aktiver Seite (4) zum Waferträger (2) bzw. zum Chipspeicher (12) angeordnet sind.
Vorrichtung nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass die Chips (3) kollektiv aufgenommen und kollektiv gebondet werden.