DE10008203A1 - Verfahren zum Herstellen elektronicher Halbleiterbauelemente - Google Patents

Abstract

Bekannte Herstellverfahren weisen den Nachteil auf, dass die damit hergestellten elektronischen Halbleiterbauelemente vergleichsweise große Abmessungen aufweisen, dass eine strukturierte Leiterplatte gebraucht wird und Kontaktierungen von der Unterseite der Leiterplatte auf ihre Oberseite geführt werden müssen. DOLLAR A Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage, das durch folgende Verfahrensschritte gekennzeichnet ist: DOLLAR A È Bereitstellen eines leitfähigen Substrats, DOLLAR A È Befestigen eines Halbleiterkörpers auf einer ersten Oberflächenseite des Substrats, DOLLAR A È Herstellen elektrischer Verbindungen vom Halbleiterkörper zur ersten Oberflächenseite des Substrats, DOLLAR A È Herstellen eines Gehäusekörpers durch Einkapseln des Halbleiterkörpers und der elektrischen Verbindungen mit einem isolierenden Material und DOLLAR A È Herstellen von elektrisch voneinander isolierten Anschlussflächen durch Teilen des Substrats von einer zweiten, der ersten Oberflächenseite gegenüberliegenden Seite. DOLLAR A Die Erfindung eignet sich zur Herstellung lichtaussendender Bauelemente kleinster Bauform, die als Lichtquellen in Anzeigetafeln, als Hintergrundbeleuchtung für Flüssigkristallanzeigen und in Lichtschaltern verwendet werden, und weiterhin für aktive und passive elektronische Bauelemente wie Dioden, Transistoren und integrierte Schaltkreise.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage nach dem Oberbegriff des Patentanspruchs 1.

Ein solches Herstellverfahren nach dem Stand der Technik ist beispielsweise aus der deutschen Offenlegungsschrift DE 195 44 980 A1 bekannt. Bei die­ sem Herstellverfahren werden lichtemittierende Bauelemente dadurch hergestellt, indem auf der Unterseite eines isolierenden Substrats elektri­ sche Anschlüsse ausgebildet, auf die Oberseite geführt und dort mittels ei­ nes leitenden Verbindungsmittels wie Lot mit der n-seitigen und p-seitigen Elektrode eines LED-Chips verbunden werden. LED-Chip und das leitende Verbindungsmittel auf dem isolierenden Substrat werden durch ein licht­ durchlässiges Harz abgedichtet.

Dieses Herstellverfahren weist jedoch den Nachteil auf, dass die damit her­ gestellten lichtemittierenden Bauelemente vergleichsweise große Abmes­ sungen aufweisen, dass eine strukturierte Leiterplatte gebraucht wird und Kontaktierungen von der Unterseite der Leiterplatte aufwendig auf ihre Oberseite geführt werden müssen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbe­ griff des Anspruchs 1 so zu gestalten, dass elektronische Halbleiterbauele­ mente mit sehr kleinen Abmessungen kostengünstig und auf einfache Art und Weise massenweise hergestellt werden können.

Gelöst wird diese Aufgabe durch ein Verfahren mit den im Anspruch 1 an­ gegebenen Merkmalen.

Nach dem Verfahren des Anspruchs 1 hergestellte elektronische Halbleiter­ bauelemente weisen die Vorteile auf, dass sie einfach und kostengünstig herzustellen sind und die Kontaktflächen des Bauelements nicht mit dem Material der Verkapselung verunreinigt sind. Weiterhin ist für eine gute Ab­ leitung der im Halbleiterkörper entstehenden Wärme gesorgt.

Die Erfindung eignet sich zur Herstellung lichtaussendender Bauelemente kleinster Bauform, die als Lichtquellen in Anzeigetafeln, als Hintergrundbe­ leuchtung für Flüssigkristallanzeigen und in Lichtschaltern verwendet wer­ den, und weiterhin für aktive und passive elektronische Bauelemente wie Dioden, Transistoren und integrierte Schaltkreise.

Vorteilhafte Ausgestaltungen des Verfahrens nach Anspruch 1 sind in den Unteransprüchen angegeben.

Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfe­ nahme der Zeichnung erläutert. Es zeigen

Fig. 1a-d: perspektivische Darstellungen zur Erläuterung verschiedener Ar­ beitsschritte einer ersten Version des erfindungsgemäßen Her­ stellungsverfahrens, am Beispiel lichtaussendender Halbleiter­ bauelemente, die auf einem Substrat aufgebaut werden,

Fig. 2: eine perspektivische Ansicht mehrerer nach dem erfindungsge­ mäßen Verfahren hergestellter, lichtaussendender Halbleiter­ bauelemente nach dem Mouldprozess,

Fig. 3: eine perspektivische Ansicht mehrerer gemouldeter und noch miteinander verbundener lichtaussendender Halbleiterbauele­ mente,

Fig. 4: eine perspektivische Ansicht der Unterseite eines vereinzelten, nach dem erfindungsgemäßen Verfahren hergestellten lichtaus­ sendenden Halbleiterbauelements mit verzinnten elektrischen Anschlüssen,

Fig. 5a: eine perspektivische Ansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements mit Außenmaßen,

Fig. 5b: eine Seitenansicht eines nach dem erfindungsgemäßen Verfah­ ren hergestellten Halbleiterbauelements mit Innenmaßen

Fig. 5c-e: perspektivische Ansichten mehrerer nach dem erfindungsgemä­ ßen Verfahren hergestellter Halbleiterbauelemente mit in den Gehäusekörper integrierten optischen Ankopplungen und Aus­ kopplungen und

Fig. 6: perspektivische Darstellungen zur Erläuterung verschiedener Ar­ beitsschritte einer zweiten Version des erfindungsgemäßen Her­ stellungsverfahrens, am Beispiel lichtaussendender Halbleiter­ bauelemente, die auf einem länglichen Trägerband aufgebaut werden.

Die Fig. 1a bis 1d zeigen perspektivische Darstellungen zur Erläuterung ver­ schiedener Arbeitsschritte einer ersten Version des erfindungsgemäßen Herstellungsverfahrens, am Beispiel lichtaussendender Halbleiterbauele­ mente 10 (Micro-SMD-Leuchtdioden), die auf einem leitfähigen Substrat 1 aufgebaut werden.

Fig. 1a zeigt ein leitfähiges Substrat 1 mit einer Oberseite als erster Oberflä­ chenseite 1.1, einer Unterseite als zweiter Oberflächenseite 1.2 und einer abgeschnittenen Ecke 1.3 als sogenannte Missgriffssicherung zum Schutz vor falscher Orientierung des Substrats 1. Als leitfähiges Substrat 1 dient beispielsweise eine rechteckige metallene Trägerplatte aus einer Kupferle­ gierung oder einem vergleichbaren Material. Auf der Oberseite 1.1 des Sub­ strats 1 sollen beispielsweise lichtaussendende Halbleiterkörper regelmäßig, beispielsweise matrixmäßig in Reihen und Spalten, angeordnet werden. Auf der Unterseite 1.2 werden zu einem späteren Zeitpunkt elektrische An­ schlussflächen (Anschlüsse, Elektroden) 5 der herzustellenden Halbleiter­ bauelemente strukturiert. Die Größe des Substrats 1 entspricht in etwa Scheckkartengröße, richtet sich aber nach Anzahl der Halbleiterbauelemen­ te 10, die darauf aufgebaut werden sollen, und nach den Abmessungen der verwendeten Fertigungseinrichtungen; die Dicke des Substrats 1 beträgt etwa 125 µm. Zum Transport und zur Fixierung in den Fertigungseinrichtun­ gen dienen Transportöffnungen 8.

In einem ersten Schritt werden beispielsweise lichtaussendende Halbleiter­ körper 2 auf der ersten Oberflächenseite 1.1 des Substrats 1 befestigt. So­ mit dient das Substrat 1 unter anderem als Träger für die lichtaussenden­ den Halbleiterkörper oder Halbleiterchips 2, wie in Fig. 1b dargestellt. Jedes lichtaussendende Halbleiterchip 2 wird zum Befestigen auf dem Substrat 1 zweckmäßigerweise maschinell auf die Oberflächenseite 1.1 des Substrats 1 aufgesetzt. Gleichzeitig wird eine erste elektrische Verbindung vom Halblei­ terkörper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, in­ dem der nach unten gerichtete Rückseitenkontakt des Halbleiterchips 2 mittels eines leitfähigen Klebstoffes 3.2 (Fig. 5b) wie Silberleitklebstoff an einem ersten Anschlusspunkt elektrisch leitend mit der Oberseite 1.1 ver­ bunden wird. Einen entsprechend angepassten Rückseitenkontakt voraus­ gesetzt, kann das Halbleiterchip 2 auch auf die Oberseite 1.1 aufgelötet, durch thermisches Chipbonden oder auf andere Art und Weise mit ihr kon­ taktiert werden.

Daraufhin wird eine zweite elektrische Verbindung von jedem Halbleiter­ körper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, indem der zweite Kontakt jedes lichtaussendenden Halbleiterchips 2, der nach oben gerichtete Vorderseitenkontakt, mittels eines Bonddrahtes 3.1 aus Gold oder Aluminium in geringem Abstand zum ersten Anschlusspunkt an einem zweiten Anschlusspunkt ebenfalls mit der Oberseite 1.1 des Substrats 1 kontaktiert wird.

Nach der Kontaktierung wird in einem weiteren Arbeitsschritt jeder der auf der Oberseite 1.1 des Substrats 1 befestigten Halbleiterkörper 2 mit einem Gehäusekörper 4 versehen. Dazu wird jeder auf der Oberfläche 1.1 befestig­ te Halbleiterchip 2 einschließlich seiner Kontaktierungen 3.1 und 3.2 auf bekannte Art und Weise mittels eines Mouldprozesses, durch Gießen, Spritz­ gießen oder eine sonstige gebräuchliche Herstellungsweise mit isolieren­ dem Material eingekapselt, wie aus Fig. 1c hervor geht. Bei dem isolieren­ den Material, der in Verbindung mit dem Mouldprozess auch als Mouldmasse bezeichnet wird, handelt es sich beispielsweise um einen thermoplastischen Kunststoff.

Eine erste Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, dass beim Moulden einzelne Kavitäten eines Mouldwerkzeugs zum Einsatz kommen, so dass die Gehäusekörper 4 aller lichtaussendenden Halbleiter­ bauelemente 10 gleichzeitig hergestellt werden. Durch in das Moldwerk­ zeug eingearbeitete Kanäle zur Durchleitung der Mouldmasse, auch als Mouldgates bezeichnet, entstehen während des Mouldvorgangs Verbin­ dungsstege 6 zwischen den in einer Reihe oder Spalte angeordneten Gehäu­ sekörpern 4 der Halbleiterbauelemente 10.

Normalerweise werden derartige Verbindungsstege 6 sogleich nach dem Entformen, d. h. nach dem Herausnehmen der hergestellten Teile aus dem Mouldwerkzeug, durch Brechen, Schneiden oder auf sonstige Art und Weise entfernt. Im vorliegenden Fall ist es vorteilhaft, die Verbindungsstege 6 nicht sofort, sondern erst zu einem späteren Zeitpunkt zu entfernen, so dass eine bestimmte Anzahl von Halbleiterbauelementen 10 über ihre Ge­ häusekörper 4 vorerst mit einander verbunden bleiben.

Das erleichtert einmal wesentlich die Handhabung während des Herstellpro­ zesses; es ermöglicht zudem, dass die mit einander verbundenen Halblei­ terbauelemente 10 gleichzeitig nachfolgenden Prozessschritte zugeführt werden können; weiterhin sorgt es für die gleiche Orientierung der Halblei­ terbauelemente 10, so dass beispielsweise beim Überprüfen der elektri­ schen Funktionsfähigkeit die Polarität sich nicht ändert.

Eine zweite Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, die gesamte Oberseite 1.1 mit dem als Vergussmasse dienenden thermopla­ stischen Kunststoff zu vergießen, so dass die Halbleiterbauelemente 10 wie bei der ersten Möglichkeit in einem Verbund zusammen geschlossen und damit beim Herstellprozess leichter handhabbar sind, als wenn die Halblei­ terbauelemente 10 sogleich vereinzelt werden. Die herzustellenden Halblei­ terbauelemente 10 werden später beispielsweise durch Sägen getrennt und somit vereinzelt. Auch bei dieser Möglichkeit ist es zweckmäßig, die Halblei­ terbauelemente 10 auf ihre elektrische Funktionsfähigkeit zu überprüfen, solange sie noch im Verbund angeordnet sind.

Die Fig. 1d zeigt die bereits mit Strukturen, also Anschlussflächen 5.1 und 5.2 versehene Unterseite 1.2 des Substrats 1. Das Herstellen der Strukturen erfolgt durch Materialabtrennung mittels Laser, durch Ätzen oder durch Sägen. Vor der Materialabtrennung durch Ätzen muss zuerst die Unterseite 1.2 auf bekannte Art und Weise mit einem lichtempfindlichen Lack be­ schichtet, danach der Lack mittels Fotolithografie maskiert (d. h. an den ge­ wünschten Stellen belichtet) und das Substrat 1 darauf hin in ein Säurebad eingetaucht werden, so dass bei einer bestimmten Temperatur nach einer bestimmten Zeit das nicht mehr gebrauchte Material auf chemische Weise entfernt ist.

zur Orientierung für die herzustellenden Strukturen dienen die seitlichen Begrenzung des Substrats 1 oder die Transportöffnungen 8 in Verbindung mit einer abgeschnittenen Ecke 1.3.

Es gibt auch verschiedene Möglichkeiten bei der zeitlichen Reihenfolge beim Herstellen der Strukturen auf der Unterseite 1.2. Eine erste Möglich­ keit besteht darin, das Substrat 1 in einem Teilbereich unterhalb der Gehäu­ sekörper 4 und gleichzeitig entlang der späteren Umrisse der elektrischen Anschlussflächen 5, 5.1 und 5.2 vollständig durchzutrennen, beispielsweise durch Ätzen. Damit sind dann in einem Schritt die Anschlussflächen 5, 5.1 und 5.2 elektrisch voneinander getrennt und somit isoliert und das Halblei­ terbauelement 10 aus dem Substrat herausgelöst. Die in einer Reihe ange­ ordneten Halbleiterbauelemente 10 sind dann nur noch mittels der Verbin­ dungsstege 6 miteinander verbunden und werden derart (wie dies in Fig. 3 dargestellt ist) nachfolgenden Fertigungsschritten zugeführt.

Eine weitere Möglichkeit besteht darin, lediglich den Teilbereich unterhalb der Gehäusekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durch­ zutrennen, beispielsweise durch Ätzen. In diesem Fall werden zu einem spä­ teren Zeitpunkt die dadurch entstandenen elektrischen Anschlussflächen (Anschlüsse) 5.1 und 5.2 verzinnt und die fertig aufgebauten Halbleiterbau­ elemente 10 in einem Trennvorgang (Schneiden, Sägen, Stanzen o. ä.) ver­ einzelt. Das Verzinnen der Anschlussflächen 5.1 und 5.2 kann auch nach dem Vereinzeln erfolgen, beispielsweise durch galvanisches Trommelverzin­ nen.

Eine dritte Möglichkeit besteht darin, den Teilbereich unterhalb der Gehäu­ sekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durchzuätzen und das Substrat 1 entlang der späteren Umrisse der Gehäusekörper 4 lediglich anzuätzen. Dadurch wird entlang der späteren Umrisse der Gehäusekörper 4 eine Sollbruchstelle geschaffen, um die fertig aufgebauten Halbleiterbau­ elemente 10 zu einem späteren Zeitpunkt nach dem Verzinnen beispiels­ weise durch Brechen entlang dieser Sollbruchstellen zu vereinzeln.

Grundsätzlich kann bei allen beschriebenen Möglichkeiten das An- bzw. Durchätzen des Substrats 1 auch nach dem Verzinnen erfolgen.

In Fig. 2 sind mehrere, nach dem erfindungsgemäßen Verfahren hergestell­ te lichtaussendende Halbleiterbauelemente 10 dargestellt. In diesem Fall wurden zum Herstellen der Gehäusekörper 4 einzelne Kavitäten verwendet. Die Vergussmasse wurde durch Zuleitungen eines (nicht dargestellten) Mouldwerkzeugs gepresst, so dass nach dem Entformen dickere Verbin­ dungsstege 9 zu aus mehreren zusammen hängenden Halbleiterbauelemen­ ten 10 und Verbindungsstegen 6 bestehenden gefertigten Einheiten und die bereits beschriebenen Verbindungsstege 6 zwischen den Gehäusekör­ pern 4 vorhanden sind.

Für die Handhabbarkeit der hergestellten Halbleiterbauelemente 10 bei nachfolgenden Fertigungsschritten ist es vorteilhaft, wenn zunächst an bei­ den Enden einer aus mehreren zusammen hängenden Halbleiterbauele­ menten 10 und Verbindungsstegen 6 bestehenden gefertigten Einheit je­ weils ein Angussstück 7.1 und 7.2 verbleibt. Zur Vermeidung von Missgriffen ist es hilfreich, wenn beispielsweise alle auf einer Seite angeordneten An­ gussstücke 7.2 eine kleine Vertiefung 7.3 oder eine sonstige formliche Be­ sonderheit als Missgriffssicherung aufweisen.

Mit Hilfe der zunächst nicht entfernten Angussstücke 7.1 und 7.2 kann bei­ spielsweise eine gefertigte Einheit nach dem Moulden aus dem Werkzeug entnommen werden, ohne dass die Halbleiterbauelemente 10 berührt und dadurch möglicherweise beschädigt werden. Weiterhin kann die gefertigte Einheit beim Heraustrennen aus dem Substrat 1 an diesen Angussstücken 7.1 und 7.2 gegriffen und danach zum Verzinnen der elektrischen Anschlüs­ se 5 (Fig. 3) in ein Galvanikbad eingetaucht werden.

Fig. 3 zeigt drei noch mittels Verbindungsstegen 6 verbundene, nach dem erfindungsgemäßen Verfahren hergestellte lichtaussendende Halbleiter­ bauelemente 10 vor dem Galvanikprozess zum Verzinnen der elektrischen Anschlüsse 5. Jedes Halbleiterbauelement 10 weist neben dem (nicht sicht­ baren) Halbleiterkörper 2 einen transparenten Gehäusekörper 4 und aus Anode 5.1 und Kathode 5.2 bestehende elektrische Anschlüsse 5 auf. Beim Galvanikprozess werden die durch Verbindungsstege 6 verbundenen Halb­ leiterbauelemente 10 verzinnt, d. h. mit den elektrischen Anschlüssen nach unten soweit in ein Bad aus flüssigem Zinn abgesenkt, bis die aus einer Kup­ ferlegierung bestehenden Anschlüsse 5 vollständig ins Zinnbad eingetaucht sind.

Nach dem Herausziehen der noch mit einander verbundenen Halbleiterbau­ elemente 10 aus dem Zinnbad sind die Anschlüsse 5 mit einer Schicht aus Zinn überzogen, um sie vor Oxidation zu schützen. Nach dem Verzinnen der elektrischen Anschlüsse 5 werden die Verbindungsstege 6 entfernt, bei­ spielsweise durch Sägen, Schneiden, Stanzen oder Brechen, und somit die Halbleiterbauelemente 10 vereinzelt.

Das Verzinnen der elektrischen Anschlüsse 5 mittels eines Galvanikprozesses kann vor oder nach dem Strukturieren der Unterseite 1.2, vor oder nach dem Vereinzeln der Halbleiterbauelemente 10 oder auch dann erfolgen, nachdem mehrere mittels Verbindungsstegen 6 miteinander verbundene Halbleiterbauelemente 10 aus dem Substrat 1 herausgetrennt worden sind.

Fig. 4 zeigt die Unterseite eines vereinzelten, nach dem erfindungsgemä­ ßen Verfahren hergestellten lichtaussendenden Halbleiterbauelements 10 mit elektrischen Anschlüssen 5.1 (Anode) und 5.2 (Kathode), bei dem noch Reste 6.1 eines zuvor abgetrennten Verbindungsstegs 6 zu sehen sind. Die Unterseite des fertig gestellten Halbleiterbauelements 10 ist identisch mit der Unterseite 1.2 des jetzt nicht mehr vorhandenen Substrats 1. Da das (hier nicht sichtbare) Halbleiterchip 2 direkt mit dem vergleichsweise groß­ flächigen elektrischen Anschluss 5.2 verbunden ist, kann die im Halbleiter­ chip 2 entstehende Wärme problemlos abgeführt werden.

Fig. 5a zeigt eine perspektivische Ansicht eines nach dem erfindungsgemä­ ßen Verfahren hergestellten Halbleiterbauelements 10 in Form einer Micro- SMD-Leuchtdiode mit seinen elektrischen Anschlüssen 5.1 und 5.2, dem Halbleiterchip 2, dem Bonddraht 3.1 und dem transparenten Gehäusekör­ per 4. Die Außenmaße des Halbleiterbauelements 10 betragen ca. 0,8 mm in der Breite, ca. 1,7 mm in der Länge und ca. 0,6 mm in der Höhe.

In Fig. 5b sind zudem noch weitere Maße eines Halbleiterbauelements 10 dargestellt. Demnach beträgt die Breite jedes elektrischen Anschlusses 5.1 Und 5.2 jeweils 0,7 mm, der Abstand dazwischen 0,3 mm. Das Halbleiterchip 2, bei dem es sich in diesem Fall um ein lichtaussendendes LED-Chip handelt, weist eine quaderförmige, fast würfelförmige Gestalt mit den Maßen von ungefähr 0,3 mm × 0,3 mm × 0,25 mm auf.

Verkleinerte Abmessungen werden erreicht, wenn der Bonddraht 3.1 nicht bogenförmig, sondern ungefähr rechteckig abgewinkelt vom Halbleiterchip 2 zur Anode 5.1 verläuft. Dadurch wird die Höhe des Halbleiterbauelements 10 um ca. 50 µm vermindert. Die Länge des Halbleiterbauelements 10 von 1,7 mm kann um wenigstens 0,5 mm verkürzt werden, wenn die Anode 5.1 verkürzt und der Abstand zur Kathode 5.2 verringert wird. Die verkürzte Anode 5.1 ist damit auch optisch leicht von der Kathode 5.2 zu unterschei­ den.

Die Fig. 5c-e zeigen perspektivische Ansichten mehrerer nach dem erfin­ dungsgemäßen Verfahren hergestellter Halbleiterbauelemente 10 mit in den Gehäusekörper 4 integrierten optischen Auskopplungen und Ankopp­ lungen. So zeigt Fig. 5c ein Halbleiterbauelement 10 mit einer in den Ge­ häusekörper 4 integrierten sphärische oder asphärische Linse 18. Eine gün­ stiger herzustellende zylindrische Linse 19, die in den Gehäusekörper 4 ei­ nes Halbleiterbauelements 10 integriert ist, ist in Fig. 5d dargestellt. Und aus der Fig. 5e geht eine Aufnahme 20 mit einer Öffnung 21 hervor. Die Öffnung 21 dient beispielsweise dazu, einen (nicht dargestellten) Lichtwel­ lenleiter anzukoppeln, indem der Lichtwellenleiter in diese Öffnung 21 ein­ gesteckt wird. Weitere Linsenformen und optische Ankopplungen, wie sie von Leuchtdioden her bekannt sind, sind ebenfalls problemlos herstellbar.

Fig. 6 zeigt perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer zweiten Version des erfindungsgemäßen Herstellungs­ verfahrens, wiederum am Beispiel lichtaussendender Halbleiterbauelemente 10, die auch auf einem Substrat, diesmal jedoch in Form eines länglichen metallenen Trägerband 11 in Reihen aufgebaut werden.

Wie bei der ersten Version des erfindungsgemäßen Herstellungsverfahrens wird in den meisten Fällen zu einem bestimmten Zeitpunkt an allen auf dem Substrat 11 aufzubauenden Halbleiterbauelementen 10 nur ein bestimmter Arbeitsschritt (z. B. Bestücken, Bonden, Moulden) ausgeführt. Mit besonders aufgebauten Fertigungsmaschinen ist es aber auch möglich, verschiedene Arbeitsschritte parallel auszuführen, beispielsweise Aufkleben eines Halblei­ terchips 2 und anschließend sofort Drahtbonden.

Beispielsweise wird gemäß der Fig. 6 zu einem bestimmten Zeitpunkt an einer ersten Arbeitsstation 12 ein Halbleiterchip 2 mittels eines leitfähigen Klebstoffs, mittels eines Lotes oder durch thermisches Chipbonden, jeweils bei entsprechend ausgestalteten Rückseitenkontakten der Halbleiterchips 2, auf der Oberseite des Trägerbands 11 kontaktiert. Danach wird an einer zweiten Arbeitsstation 13 der Vorderseitenkontakt des Halbleiterchips 2 mittels eines Bonddrahtes 3.1 mit der Oberfläche des Trägerbandes 11 ver­ bunden, darauf hin an einer dritten Arbeitsstation 14 der Halbleiterchip 2 samt dem Bonddraht 3.1 mit einem Gehäusekörper 4 aus transparentem, thermoplastischem Kunststoff eingekapselt, wobei Verbindungsstege 6 ent­ stehen, später an einer vierten Arbeitsstation 15 die Unterseite des Träger­ bandes 11 strukturiert und zuletzt an einer fünften Arbeitsstation 16 die elektrischen Anschlüsse 5 der Halbleiterbauelemente 10 verzinnt.

An weiteren Arbeitsstationen werden beispielsweise die fast fertiggestell­ ten Halbleiterbauelemente 10 mittels Prüfspitzen 17 auf ihre Funktion hin getestet und die Verbindungsstege 6 entfernt. Beliebige weitere Arbeits­ schritte können folgen, wie z. B. Reinigung und Verpackung.

Das am Beispiel vom lichtaussendenden Halbleiterbauelementen (Micro-SMD- Leuchtdiode) in zwei Versionen beschriebene Verfahren eignet sich auch für die Herstellung anderer oberflächenmontierter elektronischer Halbleiter­ bauelemente mit sehr kleinen Abmessungen, wie mehrfarbige Leucht­ dioden, Dioden, Transistoren und integrierte Schaltkreise. Hierfür ist in vie­ len Fällen die Verwendung lichtundurchlässiger Vergussmasse sinnvoll. Be­ nötigt ein Halbleiterbauelement mehr als zwei elektrische Anschlüsse, wie dies bei mehrfarbigen Leuchtdioden, Transistoren und vor allem bei inte­ grierten Schaltkreisen der Fall ist, muss die Strukturierung des Substrats (Trägerplatte oder Trägerband) entsprechend angepasst werden, was je­ doch für einen einschlägigen Fachmann kein Problem darstellt. Die anfangs genannten Vorteile des erfindungsgemäßen Herstellverfahrens bleiben auch bei derartigen Modifikationen voll erhalten.

Claims (27)

1. Verfahren zum Herstellen elektronischer Halbleiterbauelemente (10) zur Oberflächenmontage, gekennzeichnet durch folgende Verfahrens­ schritte:

• a) Bereitstellen eines leitfähigen Substrats (1; 11),
• b) Befestigen eines Halbleiterkörpers (2) auf einer ersten Oberflächenseite (1.1) des Substrats (1; 11),
• c) Herstellen elektrischer Verbindungen (3.1, 3.2) vom Halbleiterkörper (2) zur ersten Oberflächenseite (1.1) des Substrats (1; 11),
• d) Herstellen eines Gehäusekörpers (4) durch Einkapseln des Halbleiterkör­ pers (2) und der elektrischen Verbindungen (3.1, 3.2) mit einem isolieren­ den Material und
• e) Herstellen von elektrisch voneinander isolierten Anschlussflächen (5, 5.1, 5.2) durch Teilen des Substrats (1; 11) von einer zweiten, der ersten Ober­ flächenseite gegenüberliegenden Seite (1.2).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen einem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) mittels eines leitfähigen Klebstoffes hergestellt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) mittels eines Lotes herge­ stellt wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) durch thermisches Chip­ bonden hergestellt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine zweite elektrische Verbindung (3.1) zwischen einem zweiten Kon­ takt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) mittels eines Bonddrahtes hergestellt wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Herstellen des Gehäusekörpers (4) durch einen Mouldprozess er­ folgt.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass es sich bei dem isolierenden Material um einen thermoplastischen Kunststoff handelt.

8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, dass auf dem Substrat (1; 11) mehrere Halbleiterkörper (2) befe­ stigt werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Halbleiter­ körper (2) regelmäßig auf dem Substrat (1; 11) angeordnet werden.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen angeordnet werden.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen und Spalten angeordnet werden.

12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass jeder der auf dem Substrat (1; 11) befestigten Halbleiterkörper (2) je­ weils mit einem Gehäusekörper (2) versehen wird.

13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Gehäusekörper (4) aller Halbleiterkörper (2) gleichzeitig hergestellt werden.

14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeich­ net, dass die Gehäusekörper (4) aller in einer Reihe oder Spalte angeordneten Halbleiterbauelemente (10) nach dem Herstellen des Gehäusekörpers (4) mittels Verbindungsstege (6) miteinander verbunden bleiben.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass an beiden Enden der miteinander durch Verbindungsstege (6) verbundenen Halblei­ terbauelement (10) jeweils ein Angussstück (7.1, 7.2) verbleibt.

16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) gleichzeitig sowohl in einem Teilbereich unterhalb des Gehäusekörpers (4) als auch entlang des Umrisses des Gehäusekörpers t4) durchtrennt wird.

17. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) in einem Teilbereich unterhalb des Gehäusekörpers (4) durchtrennt wird und entlang des Umrisses des Gehäusekörpers (4) Sollbruchstellen hergestellt werden.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Substrat (1; 11) zum Vereinzeln der Halbleiterbauelemente (10) entlang der Sollbruch­ stellen gebrochen wird.

19. Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeich­ net, dass das Substrats (1; 11) mittels Fotolithografie maskiert wird.

20. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) mit einem Laser erfolgt.

21. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) durch Schneiden, Scheren, Stanzen oder Sägen vorgenommen wird.

22. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) eine metallene Trägerplatte verwendet wird.

23. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) ein längliches metallenes Trägerband verwendet wird.

24. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, dass das Substrat (1; 11) aus einer Kupferlegierung besteht.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die An­ schlussflächen (5, 5.1, 5.2) verzinnt werden.

26. Verwendung des Verfahren nach einem der vorangehenden Ansprüche zum Herstellen von lichtaussendenden Halbleiterbauelementen (10).

27. Verwendung des Verfahren nach einem der Ansprüche 1 bis 25 zum Her­ stellen von aktiven und passiven Halbleiterbauelementen wie Dioden, Tran­ sistoren und integrierten Schaltkreisen.