[go: up one dir, main page]

DE102013018803A1 - Entkopplungskondensatoren für Zwischenelemente - Google Patents

Entkopplungskondensatoren für Zwischenelemente Download PDF

Info

Publication number
DE102013018803A1
DE102013018803A1 DE102013018803.2A DE102013018803A DE102013018803A1 DE 102013018803 A1 DE102013018803 A1 DE 102013018803A1 DE 102013018803 A DE102013018803 A DE 102013018803A DE 102013018803 A1 DE102013018803 A1 DE 102013018803A1
Authority
DE
Germany
Prior art keywords
oxide layer
substrate
intermediate element
layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013018803.2A
Other languages
English (en)
Inventor
Abraham F. Yee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102013018803A1 publication Critical patent/DE102013018803A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H10D1/048Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors having PN junctions, e.g. hybrid capacitors with MOS control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/217Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only conductor-insulator-semiconductor capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

Ausführungsformen der Erfindung betreffen generell Zwischenelemente zum Einbringen von integrierten Schaltungen in ein Gehäuse. Die Zwischenelemente enthalten kapazitive Einrichtungen zur Verringerung des Signalrauschens und von Leckströmen zwischen benachbarten integrierten Schaltungen, die mit dem Zwischenelementen verbunden sind. Die kapazitiven Einrichtungen werden aus dotierten Halbleiterschichten hergestellt. In einer Ausführungsform umfasst ein Zwischenelement ein Substrat mit dotierten Gebieten mit entgegengesetzter Leitfähigkeit. Eine erste und eine zweite Oxidschicht sind über den dotierten Gebieten angeordnet. Eine erste Zwischenverbindung, die in der zweiten Oxidschicht angeordnet ist, ist elektrisch mit einem dotierten Gebiet einer ersten Leitfähigkeit verbunden, und eine zweite Zwischenverbindung, die in der zweiten Oxidschicht angeordnet ist, ist elektrisch mit einem dotierten Gebiet einer zweiten Leitfähigkeit verbunden. Es sind auch weitere kapazitive Einrichtungen unter Anwendung dotierter Halbleiterschichten offenbart.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Ausführungsformen der Erfindung betreffen generell das Einbringen elektronischer Bauelemente in ein Gehäuse und insbesondere Entkopplungskondensatoren für Zwischenelemente.
  • Beschreibung des Stands der Technik
  • Ein Zwischenelement ist ein Substrat, auf welchem eine oder mehrere integrierte Schaltungen angeordnet werden. Wenn mehrere integrierte Schaltungen auf einem Zwischenelement angeordnet werden, kann das Zwischenelement eine elektrische Verbindung zwischen ihnen herstellen. Um die Weglänge des elektrischen Stroms zwischen den integrierten Schaltungen zu verkürzen, wodurch die Effizienz verbessert wird, ist es wünschenswert, die integrierten Schaltungen in unmittelbarer Nähe zueinander auf dem Zwischenelement anzuordnen. Jedoch beeinflussen das Signalrauschen und der Leckstrom aufgrund der Änderung eines Transistorszustands in einer integrierten Schaltung das Leistungsverhalten benachbarter integrierter Schaltungen negativ.
  • Frühere Versuche zur Verringerung des Signalrauschens und des spannungsgetriebenen Stromes zwischen integrierten Schaltungen beinhalten die Herstellung eines Entkopplungskondensators auf einem Zwischenelement mit ein. Die Entkopplungskondensatoren enthalten eine erste Metallschicht, eine auf der ersten Metallschicht angeordnete elektrisch isolierende Schicht und eine zweite Metallschicht, die auf der isolierenden Schicht angeordnet ist. Die Metall-Isolator-Metall-Entkopplungskondensatoren sind jedoch aufgrund der Materialkosten der Metallschichten relativ teuer. Ferner bieten die Metall-Isolator-Metall-Entkopplungskondensatoren keine ausreichende Entkopplung der integrierten Schaltungen, da die Metall-Isolator-Metall-Entkopplungskondensatoren eine relativ geringe Kapazität besitzen.
  • Es gibt daher einen Bedarf für eine kapazitive Einrichtung für Zwischenelemente mit einer höheren Kapazität und geringeren Herstellungskosten.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • In einer Ausführungsform der Erfindung ist ein Zwischenelement für integrierte Schaltungen offenbart. Das Zwischenelement umfasst ein Substrat mit einer ersten Leitfähigkeitsart, ein dotiertes Gebiet der ersten Leitfähigkeitsart auf einer oberen Fläche des Substrats und ein dotiertes Gebiet einer zweiten Leitfähigkeitsart auf der oberen Oberfläche des Substrats. Eine erste Oxidschicht ist über der oberen Oberfläche des Substrats angeordnet. Die erste Oxidschicht weist durch sie hindurchgehende Öffnungen auf, so dass ein Teil des dotierten Gebiets der ersten Leitfähigkeitsart und ein Teil des dotierten Gebiets der zweiten Leitfähigkeitsart freigelegt sind. Eine zweite Oxidschicht ist über der ersten Oxidschicht angeordnet, und mehrere Zwischenverbindungen sind in Durchführungen, die in der zweiten Oxidschicht angeordnet sind, ausgebildet.
  • In einer weiteren Ausführungsform umfasst ein Zwischenelement für integrierte Schaltungen ein Substrat einer ersten Leitfähigkeitsart, und ein dotiertes Gebiet einer zweiten Leitfähigkeitsart auf einer oberen Oberfläche des Substrats. Eine erste Oxidschicht ist auf der oberen Oberfläche des Substrats angeordnet. Die erste Oxidschicht weist durch sie hindurchgehende Öffnungen auf, um Teile des Substrats freizulegen. Eine Polysiliziumschicht mit einem Dotierstoff der zweiten Leitfähigkeitsart ist auf der ersten Oxidschicht angeordnet. Eine zweite Oxidschicht ist über der Polysiliziumschicht und der ersten Oxidschicht angeordnet, und mehrere Zwischenverbindungen sind in Durchführungen, die in der zweiten Oxidschicht ausgebildet sind, gebildet.
  • Vorteile der vorliegenden Erfindung schließen effiziente und kostengünstige kapazitive Einrichtungen für Zwischenelemente mit ein. Die kapazitiven Einrichtungen werden unter Verwendung dotierter Halbleiterschichten hergestellt und erfordern daher keine relativ teuren Metallschichten. Ferner ist die Kapazität der kapazitiven Einrichtungen der vorliegenden Erfindung ungefähr 5 bis ungefähr 50 mal größer als die Kapazität von Entkopplungskondensatoren, in denen ein Metall-Isolator-Metall-Aufbau verwendet ist. Die kapazitiven Einrichtungen der vorliegenden Erfindung sind effektiver bei der Unterdrückung von Signalrauschen und Leckströmen zwischen benachbarten integrierten Schaltungen, wodurch deren Leistungsverhalten verbessert wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Art und Weise, in der die oben genannten Merkmale der vorliegenden Erfindung detailliert verstanden werden können, anzugeben, wird eine speziellere Beschreibung der Erfindung, die zuvor kurz zusammengefasst ist, mit Bezug zu Ausführungsformen angegeben, wovon einige in den angefügten Zeichnungen dargestellt sind. Es ist jedoch zu beachten, dass die angefügten Zeichnungen nur typische Ausführungsformen dieser Erfindung darstellen und daher nicht als einschränkend für ihren Schutzbereich zu betrachten sind, da die Erfindung andere gleichermaßen wirksame Ausführungsformen zulässt.
  • 1A1I zeigen die Herstellung einer kapazitiven Einrichtung für Zwischenelemente gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt integrierte Schaltungen, die auf einem Zwischenelement angeordnet sind und eine kapazitive Einrichtung gemäß einer Ausführungsform der Erfindung aufweisen.
  • 3A3G zeigen die Herstellung einer kapazitiven Einrichtung für Zwischenelemente gemäß einer weiteren Ausführungsform der Erfindung.
  • Zur Erleichterung des Verständnisses sind identische Bezugszeichen verwendet, wenn dies möglich ist, um gleiche Elemente, die in den Figuren in gleicher Weise auftreten können, zu bezeichnen. Es ist zu berücksichtigen, dass Elemente, die in einer Ausführungsform offenbart sind, auch vorteilhaft in anderen Ausführungsformen verwendbar sind, ohne dass dies speziell beschrieben ist.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der Erfindung betreffen generell Zwischenelemente zum Einbringen von integrierten Schaltungen in ein Gehäuse. Die Zwischenelemente enthalten kapazitive Einrichtungen bzw. kapazitive Bauelemente zur Reduzierung des Signalrauschens und des Leckstromes zwischen benachbarten integrierten Schaltungen, die mit dem Zwischenelement gekoppelt sind. Die kapazitiven Einrichtungen sind aus dotierten Halbleiterschichten hergestellt.
  • 1A1I zeigen die Herstellung einer kapazitiven Einrichtung für ein Zwischenelement gemäß einer Ausführungsform der Erfindung. Das Zwischenelement umfasst ein Halbleitersubstrat, etwa ein p-Siliziumsubstrat 102, das in 1A gezeigt ist. Die Herstellung der kapazitiven Einrichtung beginnt mit einem thermischen Aufwachsen einer Siliziumdioxidschicht 104 auf der oberen Oberfläche des p-Siliziumsubstrats 102 in einer sauerstoffenthaltenden Umgebung. Die Siliziumdioxidschicht 104 wird mit einer Dicke von ungefähr 10 Ångstrom bis ungefähr 200 Ångstrom, beispielsweise ungefähr 90 Ångstrom mittels thermischer Oxidation aufgewachsen.
  • Wie in 1B gezeigt ist, wird nachfolgend eine Siliziumnitridschicht 106 auf der Siliziumdioxidschicht 104 durch chemische Dampfabscheidung abgeschieden. Die Siliziumnitridschicht wird mit einer Dicke von ungefähr 600 Ångstrom bis ungefähr 1000 Ångstrom, beispielsweise ungefähr 800 Ångstrom abgeschieden. Die Siliziumnitridschicht 106 kann Justiermarken darauf aufweisen, um eine korrekte Bearbeitung gewünschter Bereiche des p-Substrats 102 während nachfolgender Operationen zu erleichtern. Die Justiermarken dienen als Referenzmarken zur Orientierung des Substrats und zum Aufbringen von Schichten darauf.
  • Nachdem die Siliziumnitridschicht 106 auf der Siliziumdioxidschicht 104 hergestellt ist, wird ein p+ Gebiet 108 hergestellt, indem ein p-Dotiermittel in das p-Siliziumsubstrat 102 implantiert wird, woraus sich ein p-Siliziumsubstrat 102C ergibt. Das p+ Gebiet 108 wird hergestellt, indem ein p-Dotiermittel, etwa Bor, in das p-Siliziumsubstrat 102 mit einer Konzentration von ungefähr 1 × 1015 Atomen/cm3 implantiert wird, wie in 1C gezeigt ist. Das p-Dotiermittel wird mit ausreichender Energie und Konzentration implantiert, um in die Siliziumnitridschicht 106 und die Siliziumdioxidschicht 104 einzudringen. Die Anwesenheit der Siliziumdioxidschicht 104 während der Implantation verbessert die Qualität von Oxiden, die nachfolgend auf dem p-Siliziumsubstrat 102 aufgewachsen werden, während die Anwesenheit der Siliziumnitridschicht 106 die Justiergenauigkeit von Schichten verbessert, die darauf ausgebildet werden. Beispielsweise kann die Anwesenheit der Siliziumnitridschicht 106 die Justiergenauigkeit einer Maske 110 verbessern, die auf der Siliziumnitridschicht 106 hergestellt wird, wie in 1D gezeigt ist.
  • Die Maske 110 wird auf der oberen Oberfläche der Siliziumnitridschicht 106 angeordnet. Die Maske 110 umfasst eine oder mehrere Öffnungen 110, die durch sie hindurch ausgebildet sind. Die Öffnungen 110 ermöglichen die Herstellung von n+ Kontaktgebieten 112, indem selektiv zugelassen wird, dass ein n-Dotiermittel, etwa Phosphor oder Arsen, in das p-Siliziumsubstrat 102C implantiert wird, woraus sich ein p-Siliziumsubstrat 102D ergibt. Das n+ Kontaktgebiet 112 wird mit einer Konzentration von ungefähr 1 × 1016 Atomen/cm3 dotiert. Das p-Siliziumsubstrat 102D wird dann ausgeheizt, um das n-Dotiermittel des n+ Kontaktgebiets 112 und das p-Dotiermittel des p+ Gebiets 108 zu aktivieren.
  • Nach dem Implantationsprozess werden die Maskenschicht 110, die Siliziumnitridschicht 106 und die Siliziumdioxidschicht 102 durch Nassätzung oder Trockenätzung entfernt, so dass die obere Oberfläche des p-Siliziumsubstrats 102D freigelegt ist, wie in 1E gezeigt ist. Die freigelegte obere Oberfläche des p-Siliziumsubstrat 102D enthält p+ Gebiete 108 und ein n+ Kontaktgebiet 112. Nach der Entfernung der Maskenschicht 110, der Siliziumnitridschicht 106 und der Siliziumdioxidschicht 102 wird eine Siliziumdioxidschicht 116 auf der Oberfläche des p-Siliziumsubstrats 102D aufgewachsen. Die Siliziumdioxidschicht 116 ist ähnlich zu der Siliziumdioxidschicht 104; jedoch enthält die Siliziumdioxidschicht 116 typischerweise weniger Defekte, da die Siliziumdioxidschicht 116 anders als die Siliziumdioxidschicht 104 keinem Implantationsprozess unterliegt. Die höhere Qualität der Siliziumdioxidschicht 116 im Vergleich zu der Siliziumdioxidschicht 104 erhöht die Qualität der fertigen kapazitiven Einrichtung, da die Durchschlagsspannung der kapazitiven Einrichtung erhöht wird.
  • Nach dem Aufwachsen der Siliziumdioxidschicht 116, wie in 1F gezeigt ist, wird die Siliziumdioxidschicht 116 strukturiert, so dass eine Siliziumdioxidschicht 116E mit durch sie hindurchgehenden Öffnungen 118 gebildet wird, wie in 1G gezeigt ist. Die Öffnungen 118 werden unter Verwendung einer Maske (nicht gezeigt) und eines Ätzmittels ähnlich wie bei der Herstellung der Öffnungen 114 gebildet. Eine erste Öffnung 118 ist so angeordnet, dass das n+ Kontaktgebiet 112 durch die Siliziumdioxidschicht 116E freigelegt ist, und eine zweite Öffnung 118 ist so positioniert, dass ein Teil des p+ Gebiets 108 freigelegt ist. Die Öffnungen 118 ermöglichen eine elektrische Verbindung mit dem n+ Kontaktgebiet 112 und dem p+ Gebiet 108.
  • Nach der Herstellung der Öffnungen 118 durch die Siliziumdioxidschicht 116 hindurch, wird eine Siliziumdioxidschicht 120 auf der Siliziumdioxidschicht 116E und in den Öffnungen 118 abgeschieden. Die Siliziumdioxidschicht 120 wird beispielsweise durch chemische Dampfabscheidung unter Verwendung von Tetramethylorthosilikat (TEOS) als Vorstufenmaterial abgeschieden. Die Siliziumdioxidschicht 120 wird mit einer Dicke von ungefähr 4000 Ångstrom bis ungefähr 6000 Ångstrom, beispielsweise mit ungefähr 5000 Ångstrom, abgeschieden. Die Siliziumdioxidschicht 120 trennt elektrisch Zwischenverbindungen voneinander, die nachfolgend darin ausgebildet werden.
  • 1H zeigt ein Zwischenelement 124 mit einer kapazitiven Einrichtung 126, die darin ausgebildet ist. Das Zwischenelement 124 enthält Zwischenverbindungen 122A122C, die in der Siliziumdioxidschicht 120H ausgebildet sind. Die Zwischenverbindungen 122A122C werden hergestellt durch Strukturierung und Ätzung der Siliziumdioxidschicht 120, um Durchführungen in der Siliziumdioxidschicht 120 zu erzeugen, woraus sich die Siliziumdioxidschicht 120H ergibt. Es wird dann ein leitendes Material in den Durchführungen abgeschieden, die in der Siliziumdioxidschicht 120H ausgebildet sind. Das leitende Material umfasst vorzugsweise Kupfer, es können jedoch auch andere leitende Materialien, etwa Wolfram, in Betracht gezogen werden. Die Zwischenverbindungen 122A122C werden beispielsweise durch chemische Dampfabscheidung eines leitenden Materials in den Durchführungen und anschließend durch chemisch mechanisches Polieren des leitenden Materials zur Einebnung ihrer oberen Oberfläche hergestellt.
  • Die Zwischenverbindung 122A ist elektrisch mit dem n+ Kontaktgebiet 112 über einen Kontakt 128 verbunden. Die Zwischenverbindung 122A ist entsprechend angepasst, um über sie Leistung zuzuführen. Die Zwischenverbindung 122B ist elektrisch mit dem p+ Gebiet 108 über einen Kontakt 128 verbunden. Die Zwischenverbindung 122B ist so gestaltet, dass sie als eine elektrische Masse fungiert. Die Zwischenverbindung 122C ist in der Siliziumdioxidschicht 120H als eine horizontale Zwischenverbindung (beispielsweise eine „Metall 1”-Schicht) ausgebildet. Obwohl lediglich drei Zwischenverbindungen 122 und zwei Kontakte 128 in dem Zwischenelement 124 gezeigt sind, ist zu beachten, dass die Anzahl an Zwischenverbindungen, die Anzahl an Kontakten und die Anzahl an n+ Kontaktgebieten 112 veränderbar ist, um viele integrierte Schaltungen nach Bedarf auf dem Zwischenelement 124 zu halten. Beispielsweise ist zu berücksichtigen, dass eine Einrichtung zwei Masseebenen und mehrere Leistungsebenen mit unterschiedlichen Spannungen, etwa 1 V, 2,5 V und/oder 3,3 V aufweisen kann.
  • 1A1I zeigen eine Ausführungsform der Herstellung einer kapazitiven Einrichtung für ein Zwischenelement, wobei jedoch andere Ausführungsformen ebenfalls mit berücksichtigt sind. In einer weiteren Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 104 unter Anwendung einer chemischen Dampfabscheidung oder einer Atomlagenabscheidung aufgebracht werden kann. In einer noch weiteren Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 104 durch Einwirken auf das p-Siliziumsubstrat mittels eines oxidierenden Plasmas hergestellt werden kann. In einer weiteren Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 104 und die Siliziumnitridschicht 106 nicht vorhanden sind. In einer noch weiteren Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 104 unter Verwendung eines plasmaunterstützten chemischen Dampfabscheideprozesses oder einer thermischen chemischen Dampfabscheidung hergestellt werden kann. In einer weiteren Ausführungsform ist berücksichtigt, dass die Zwischenverbindungen 122 unter Anwendung einer physikalischen Dampfabscheidung hergestellt werden können. In einer weiteren Ausführungsform ist berücksichtigt, dass das n+ Kontaktgebiet hergestellt werden kann, indem das p-Siliziumsubstrat 102C der Einwirkung von POCl3 unterworfen wird. In einer weiteren Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 116 und die Siliziumdioxidschicht 120 in einem einzelnen Prozess oder als eine einzelne Schicht abgeschieden werden können.
  • 2 zeigt integrierte Schaltungen 230, die auf einem Zwischenelement 224 angeordnet sind, das eine kapazitive Einrichtung 226 gemäß einer Ausführungsform der Erfindung aufweist. Das Zwischenelement 224 und die kapazitive Einrichtung 226 sind ähnlich zu dem Zwischenelement 124 und der in 1I gezeigten kapazitiven Einrichtung; jedoch umfasst das Zwischenelement 224 zusätzliche Zwischenverbindungen 222. Das Zwischenelement 224 hält mehrere integrierte Schaltungen 230 (zwei davon sind gezeigt) auf ihrer oberen Oberfläche. Wie gezeigt, umfasst das Zwischenelement 242 zwei integrierte Schaltungen 230 auf ihrer oberen Oberfläche; jedoch ist berücksichtigt, dass das Zwischenelement 224 mehr als zwei integrierte Schaltungen 230 aufnehmen kann. Die integrierten Schaltungen 230 können ein Anwendungsprozessor, eine Speicherkomponente, eine HF-Komponente oder eine andere integrierte Schaltung sein. Das Zwischenelement 224 kann ferner vertikal angeordnete Durchführungen (beispielsweise Silizumdurchgangslöcher) durchgehend aufweisen, um eine elektrische Verbindung zu einem Gehäusesubstrat oder einer gedruckten Leiterplatte zu ermöglichen.
  • Die kapazitive Einrichtung 226 ist ähnlich zu der in 1I gezeigten kapazitiven Einrichtung 126, jedoch enthält die kapazitive Einrichtung 226 zusätzlich n+ Kontaktgebiete 112, um der größeren Anzahl an Zwischenverbindungen 222 Rechnung zu tragen und um ein Signalrauschen zwischen den integrierten Schaltungen 230 zu reduzieren. Die kapazitive Einrichtung 226 wird hergestellt unter Verwendung dotierter Halbleiterschichten anstelle eines Metall-Isolator-Metall-Stapels und ist somit relativ kostengünstig herzustellen im Vergleich zu kapazitiven Einrichtungen, die Metallschichten enthalten. Ferner beträgt die Kapazität der kapazitiven Einrichtung 226 ungefähr 100 Nanofarad pro Quadratzentimeter (nF/cm2) im Vergleich zu der Kapazität eines Metall-Isolator-Metall-Kondensators, der eine Kapazität von ungefähr 2nF/cm2 besitzt. Daher bietet die kapazitive Einrichtung 226 eine größere Reduzierung des Signalrauschens im Vergleich zu Metall-Isolator-Metall-Entkopplungskondensatoren und ist kostengünstiger herzustellen.
  • 3A3G zeigen die Herstellung einer kapazitiven Einrichtung für ein Zwischenelement gemäß einer weiteren Ausführungsform der Erfindung. Wie in 3A gezeigt ist, enthält das Zwischenelement ein p-Siliziumsubstrat 302. Das p-Siliziumsubstrat 302 enthält ein dotiertes n+ Gebiet 308 und eine Siliziumdioxidschicht 316, die über dem dotierten n+ Gebiet 308 angeordnet ist. Die Siliziumdioxidschicht 316 wird auf dem p-Substrat 302 in einer sauerstoffenthaltenden Umgebung aufgewachsen und anschließend wird ein n-Dotiermittel in das p-Siliziumsubstrat 302 implantiert mit einer Dotierstoffkonzentration von ungefähr 1 × 1015 Atomen/cm3. Generell hat das Dotiermittel ausreichend Energie, um die Siliziumdioxidschicht 316 zu durchdringen. Die Siliziumdioxidschicht 316 wird mit einer Dicke von ungefähr 40 Ångstrom bis ungefähr 90 Ångstrom aufgewachsen. Das p-Siliziumsubstrat 302 wird nachfolgend ausgeheizt, um das n-Dotiermittel zu aktivieren.
  • Nach der Aktivierung des n-Dotiermittels wird eine Polysiliziumschicht 334 über der Siliziumdioxidschicht 316 abgeschieden, wie in 3B gezeigt ist. Die Polysiliziumschicht 334 wird mit einer Dicke von ungefähr 1500 Ångstrom bis ungefähr 2500 Ångstrom, etwa mit 2000 Ångstrom abgeschieden mittels beispielsweise der thermischen Zersetzung von Silan auf der oberen Oberfläche der Siliziumdioxidschicht 316. Nach der Herstellung der Polysiliziumschicht 334 wird ein n-Dotiermittel in die Polysiliziumschicht 334 implantiert, um eine Polysiliziumschicht 334C zu erzeugen, wie in 3C gezeigt ist. Nachdem die Polysiliziumschicht 334 dotiert ist, woraus sich die Polysiliziumschicht 334C ergibt, wird die Polysiliziumschicht 334C anschließend unter Verwendung einer Maske (nicht gezeigt) und eines Ätzmittels strukturiert, um eine Polysiliziumschicht 334D herzustellen, wie in 3D gezeigt ist. Es wird dann eine Siliziumdioxidschicht 320 über der Polysiliziumschicht 334D und auf der Siliziumdioxidschicht 316 abgeschieden, wie in 3G gezeigt ist. Die Siliziumdioxidschicht 320 wird durch chemische Dampfabscheidung unter Verwendung von Tetramethylorthosilikat (TEOS) als ein Vorstufenmaterial abgeschieden. Die Siliziumdioxidschicht 320 wird mit einer Dicke von ungefähr 4000 Ångstrom bis ungefähr 6000 Ångstrom, beispielsweise mit ungefähr 5000 Ångstrom, abgeschieden. Die Siliziumdioxidschicht 320 trennt Zwischenverbindungen, die nachfolgend darin hergestellt werden, elektrisch voneinander.
  • Die Siliziumdioxidschicht 320 wird dann geätzt, um das Siliziumdioxid 320F mit Durchführungen 336A336C darin zu bilden, wie in 3F gezeigt ist. Die Durchführung 336A wird hergestellt, um eine Zwischenverbindung darin aufzunehmen und um die Polysiliziumschicht 334D freizulegen. Eine zweite Durchführung 336B wird hergestellt, um eine Zwischenverbindung darin aufzunehmen und um einen Teil des n+ Gebiets 308 freizulegen. Eine dritte Durchführung 336C wird in der Siliziumdioxidschicht 320F hergestellt, um darin eine Zwischenverbindung zu bilden und eine Metall 1-Zwischenverbindung zu erzeugen. Nach der Herstellung der Durchführungen 336A336C wird ein Metallkontakt, etwa ein Wolframkontakt 328A in der Durchführung 322A in Kontakt mit der Polysiliziumschicht 334D angeordnet, wie in 3G gezeigt ist. Zusätzlich wird ein Wolframkontakt 328B in der Durchführung 336B in Kontakt mit dem n+ Gebiet 308 hergestellt. Die Zwischenverbindungen 322A322C, etwa Kupferzwischenverbindungen, werden dann in jeweils den Durchführungen 336A336C angeordnet. Die Zwischenverbindung 322A ist in der Durchführung 336A angeordnet und ist mit dem Wolframkontakt 328A elektrisch verbunden. Die Zwischenverbindung 322A ermöglicht eine Leistungszufuhr zu integrierten Schaltungen, die mit dem Zwischenelement verbunden sind. Die Zwischenverbindung 322B ist in der Durchführung 336B angeordnet und ist elektrisch mit dem Wolframkontakt 328B verbunden. Die Zwischenverbindung 322B ermöglicht eine elektrische Verbindung integrierter Schaltungen, die mit dem Zwischenelement verbunden sind.
  • 3G zeigt ein Zwischenelement 324 mit einer kapazitiven Einrichtung 326. Die kapazitive Einrichtung 324 ist ähnlich in Funktion zu der kapazitiven Einrichtung 226 und kann stattdessen verwendet werden. Die kapazitive Einrichtung 326 wird hergestellt unter Anwendung dotierter Halbleiterschichten anstatt eines Metall-Isolator-Metall-Stapels und ist somit relativ kostengünstig im Vergleich zu kapazitiven Einrichtungen herzustellen, die Metallschichten enthalten. Ferner beträgt die Kapazität der kapazitiven Einrichtung 226 ungefähr 10 nF/cm2 im Vergleich zu der Kapazität eines Metall-Isolator-Metall-Kondensators, der eine Kapazität von ungefähr 2nF/cm2 aufweist. Daher bietet die kapazitive Einrichtung 226 eine größere Verringerung des Signalrauschens im Vergleich zu Metall-Isolator-Metall-Entkopplungskondensatoren.
  • 3A3G zeigen die Herstellung einer kapazitiven Einrichtung gemäß einer Ausführungsform der Erfindung; jedoch werden auch zusätzliche Ausführungsformen berücksichtigt. In einer Ausführungsform ist berücksichtigt, dass die Siliziumdioxidschicht 304 unter Verwendung eines oxidierenden Plasmas hergestellt wird. In einer weiteren Ausführungsform ist berücksichtigt, dass das n+ Gebiet hergestellt werden kann, indem das p-Siliziumsubstrat über eine Opferoxidschicht der Einwirkung ausgesetzt wird. Die Opferoxidschicht kann dann durch Ätzung entfernt werden, und die Siliziumdioxidschicht 316 kann dann auf der oberen Oberfläche des p-Siliziumsubstrats aufgewachsen werden. In einer noch weiteren Ausführungsform ist berücksichtigt, dass die kapazitive Einrichtung 326 auf der kapazitiven Einrichtung 126 hergestellt werden kann, um eine kapazitive Einrichtung mit einer größeren Kapazität herzustellen als die einzelnen Kapazitäten der kapazitiven Einrichtung 126 und der kapazitiven Einrichtung 326.
  • Obwohl Ausführungsformen der Erfindung mit Bezug zu speziellen Dotierstoffleitfähigkeitsarten (beispielsweise p oder n) beschrieben sind, ist zu beachten, dass die kapazitiven Einrichtungen der vorliegenden Erfindung unter Verwendung von Dotierstoffen mit entgegengesetzter Leitfähigkeitsart anstelle der beschriebenen Arten hergestellt werden können. Die Beschreibungen hierin sollen nur anschaulich und nicht einschränkend sein.
  • Ausführungsformen der vorliegenden Erfindung umfassen kapazitive Einrichtungen, die auf Zwischenelementen hergestellt werden können, um das Signalrauschen und Leckströme zwischen integrierten Schaltungen, die auf dem Zwischenelement angeordnet sind, zu reduzieren. Die kapazitiven Einrichtungen werden unter Verwendung dotierter Halbleiterschichten auf der oberen Oberfläche eines Zwischenelements hergestellt. In einer Ausführungsform hat ein p-Siliziumsubstrat, das als ein Zwischenelement dient, eine obere Oberfläche, die mit einem p-Dotierstoff dotiert ist. Die obere Oberfläche des p-Siliziumsubstrats wird dann maskiert und der Einwirkung eines n-Dotiermittels unterzogen, um ein n+ Kontaktgebiet auf der oberen Oberfläche des p-Siliziumsubstrats zu bilden. Es werden dann eine oder mehrere Oxidschichten, etwa Siliziumdioxid, auf der oberen Oberfläche des p-Siliziumsubstrats hergestellt. Es werden daraufhin Durchführungen in der einen oder den mehreren Oxidschichten durch Strukturierung und Ätzung hergestellt, um n+ und p+ Kontaktgebiete freizulegen. Die Durchführungen werden dann realisiert, um eine elektrische Verbindung zu den Kontaktgebieten herzustellen.
  • In einer weiteren Ausführungsform wird eine kapazitive Einrichtung auf einem Zwischenelement hergestellt, indem die obere Oberfläche eines p-Siliziumsubstrats der Einwirkung eines n-Dotiermittel ausgesetzt wird. Es wird dann eine Oxidschicht auf der oberen Oberfläche des p-Siliziumsubstrats aufgewachsen, und anschließend wird eine Polysiliziumschicht auf der Oxidschicht abgeschieden. Die Polysiliziumschicht wird mit einem n-Dotiermittel dotiert und strukturiert. Es wird dann eine zweite Oxidschicht über der Polysiliziumschicht und freigelegten Bereichen der ersten Oxidschicht abgeschieden. Die erste und die zweite Oxidschicht werden dann strukturiert, um Durchführungen zu bilden und um Kontaktgebiete auf der Polysiliziumschicht und dem p-Substrat freizulegen. Die Durchführungen und die Kontaktgebiete werden realisiert, um elektrische Verbindungen zwischen integrierten Schaltungen, die nachfolgend auf dem Zwischenelement angeordnet werden, und einem Gehäusesubstrat, auf welchem das Zwischenelement während der Einbringung in ein Gehäuse zu positionieren ist, herzustellen.
  • Vorteile der vorliegenden Erfindung schließen effiziente und kostengünstige kapazitive Einrichtungen mit ein. Die kapazitiven Einrichtungen werden unter Verwendung dotierter Halbleiterschichten hergestellt und erfordern somit keine relativ teuren Metallschichten. Ferner ist die Kapazität der kapazitiven Einrichtungen der vorliegenden Erfindung ungefähr 5 bis ungefähr 50 Mal so groß wie die Kapazität von Entkopplungskondensatoren, in denen Metallschichten verwendet sind. Daher können die kapazitiven Einrichtungen der vorliegenden Erfindung effizienter ein Signalrauschen und Leckströme zwischen benachbarten integrierten Schaltungen verringern, wodurch das Bauteilverhalten verbessert wird.
  • Obwohl sich das Vorhergehende an Ausführungsformen der vorliegenden Erfindung richtet, können andere und weitere Ausführungsformen der Erfindung erdacht werden, ohne von dem grundlegenden Schutzbereich abzuweichen, und deren Schutzbereich ist durch die folgenden Patentansprüche festgelegt.

Claims (10)

  1. Ein Zwischenelement für integrierte Schaltungen mit: einem Substrat mit einer ersten Leitfähigkeitsart; einem dotierten Gebiet der ersten Leitfähigkeitsart auf einer oberen Oberfläche des Substrats; einem dotierten Gebiet einer zweiten Leitfähigkeitsart auf der oberen Oberfläche des Substrats; einer ersten Oxidschicht, die über der oberen Oberfläche des Substrats angeordnet ist, wobei die erste Oxidschicht durch sie hindurchgehende Öffnungen aufweist, um einen Teil des dotierten Gebiets der ersten Leitfähigkeitsart und einen Teil des dotierten Gebiets der zweiten Leitfähigkeitsart freizulegen; einer zweiten Oxidschicht, die über der ersten Oxidschicht angeordnet ist; und mehreren Zwischenverbindungen, die in Durchführungen ausgebildet sind, die in der zweiten Oxidschicht angeordnet sind.
  2. Das Zwischenelement nach Anspruch 1, wobei das Substrat ein p-Siliziumsubstrat ist, die erste Leitfähigkeitsart vom Typ p ist, und die zweite Leitfähigkeitsart vom Typ n ist.
  3. Das Zwischenelement nach Anspruch 1, wobei die erste Oxidschicht und die zweite Oxidschicht Siliziumdioxid aufweisen.
  4. Das Zwischenelement nach Anspruch 1, wobei die erste Oxidschicht eine Dicke von ungefähr 10 Ångstrom bis ungefähr 200 Ångstrom aufweist.
  5. Das Zwischenelement nach Anspruch 1, wobei das dotierte Gebiet der ersten Leitfähigkeitsart eine Dotierstoffkonzentration von ungefähr 1 × 1015 Atomen/cm3 besitzt.
  6. Ein Zwischenelement für integrierte Schaltungen mit: einem Substrat mit einer ersten Leitfähigkeitsart; einem dotierten Gebiet einer zweiten Leitfähigkeitsart auf einer oberen Oberfläche des Substrats; einer ersten Oxidschicht, die auf der oberen Oberfläche des Substrats angeordnet ist, wobei die erste Oxidschicht durch sie hindurch verlaufende Öffnungen aufweist, um Teile des Substrats freizulegen; einer Polysiliziumschicht, die auf der ersten Oxidschicht angeordnet ist, wobei die Polysiliziumschicht ein Dotiermittel der zweiten Leitfähigkeitsart enthält; einer zweiten Oxidschicht, die über der Polysiliziumschicht und der ersten Oxidschicht angeordnet ist; und mehreren Zwischenverbindungen, die in Durchführungen ausgebildet sind, die in der zweiten Oxidschicht angeordnet sind.
  7. Das Zwischenelement nach Anspruch 6, wobei die erste Oxidschicht eine Dicke von ungefähr 40 Ångstrom bis ungefähr 90 Ångstrom aufweist.
  8. Das Zwischenelement nach Anspruch 6, wobei die zweite Oxidschicht eine Dicke von ungefähr 4000 Ångstrom bis ungefähr 6000 Ångstrom aufweist.
  9. Das Zwischenelement nach Anspruch 6, das ferner einen Wolframkontakt aufweist, der eine erste Zwischenverbindung und die Polysiliziumschicht elektrisch miteinander verbindet.
  10. Das Zwischenelement nach Anspruch 6, wobei die Polysiliziumschicht eine Dicke von ungefähr 2000 Ångstrom aufweist.
DE102013018803.2A 2012-11-12 2013-11-11 Entkopplungskondensatoren für Zwischenelemente Ceased DE102013018803A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/674,533 US9379202B2 (en) 2012-11-12 2012-11-12 Decoupling capacitors for interposers
US13/674,533 2012-11-12

Publications (1)

Publication Number Publication Date
DE102013018803A1 true DE102013018803A1 (de) 2014-05-15

Family

ID=50555922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013018803.2A Ceased DE102013018803A1 (de) 2012-11-12 2013-11-11 Entkopplungskondensatoren für Zwischenelemente

Country Status (4)

Country Link
US (1) US9379202B2 (de)
CN (1) CN103811462A (de)
DE (1) DE102013018803A1 (de)
TW (1) TWI581395B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153149A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631492A (en) * 1994-01-21 1997-05-20 Motorola Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US6320237B1 (en) * 1999-11-08 2001-11-20 International Business Machines Corporation Decoupling capacitor structure
US6507063B2 (en) * 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US6937457B2 (en) * 2003-10-27 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling capacitor
US7307425B2 (en) * 2003-11-18 2007-12-11 Halliburton Energy Services, Inc. Receiver electronics proximate antenna
US7135401B2 (en) * 2004-05-06 2006-11-14 Micron Technology, Inc. Methods of forming electrical connections for semiconductor constructions
EP1670064A1 (de) * 2004-12-13 2006-06-14 Infineon Technologies AG Monolithisch integrierter Kondensator und dessen Herstellungsmethode
US7183596B2 (en) * 2005-06-22 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Composite gate structure in an integrated circuit
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US20070080461A1 (en) * 2005-10-11 2007-04-12 Taiwan Semiconductor Manufacturing Comapny, Ltd. Ultra low-k dielectric in damascene structures
KR100761860B1 (ko) 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US8866260B2 (en) * 2009-02-27 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. MIM decoupling capacitors under a contact pad
US8558345B2 (en) * 2009-11-09 2013-10-15 International Business Machines Corporation Integrated decoupling capacitor employing conductive through-substrate vias

Also Published As

Publication number Publication date
TW201432872A (zh) 2014-08-16
TWI581395B (zh) 2017-05-01
US9379202B2 (en) 2016-06-28
CN103811462A (zh) 2014-05-21
US20140131834A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE69025805T2 (de) Herstellen von Halbleitervorrichtungen
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE102018215650A1 (de) Gestapelte soi-halbleiterbauelemente mit rückseitenvorspannungsmechanismus
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10260616B3 (de) Verfahren zur Simultanen Bildung von Bauelementenkontakten und Rückseitenkontakten auf Wafern mit einer vergrabenen Isolatorschicht
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
DE102013100025B4 (de) Halbleiterbauelement mit darin integriertem Kondensator und Verfahren zu seiner Herstellung
EP1611615A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE102013018803A1 (de) Entkopplungskondensatoren für Zwischenelemente
DE102014019452A1 (de) Selbstjustierter Kontakt und Verfahren zu seiner Herstellung
DE69033515T2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE69025747T2 (de) Selbstjustierte Kontakt-Technologie
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

Representative=s name: VERSCHT, THOMAS K., DIPL.-PHYS.(UNIV.), DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0029940000

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final