[go: up one dir, main page]

DE10219107A1 - SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben - Google Patents

SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben

Info

Publication number
DE10219107A1
DE10219107A1 DE10219107A DE10219107A DE10219107A1 DE 10219107 A1 DE10219107 A1 DE 10219107A1 DE 10219107 A DE10219107 A DE 10219107A DE 10219107 A DE10219107 A DE 10219107A DE 10219107 A1 DE10219107 A1 DE 10219107A1
Authority
DE
Germany
Prior art keywords
layer
substrate
dielectric
semiconductor layer
lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10219107A
Other languages
English (en)
Other versions
DE10219107B4 (de
Inventor
Gert Burbach
Massud Aminpur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10219107A priority Critical patent/DE10219107B4/de
Priority to US10/284,114 priority patent/US20030203546A1/en
Publication of DE10219107A1 publication Critical patent/DE10219107A1/de
Application granted granted Critical
Publication of DE10219107B4 publication Critical patent/DE10219107B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10P90/1906—
    • H10W10/061—
    • H10W10/181—
    • H10W20/021—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterelementen, die auf SOI(Silizium-auf-Isolator)-Scheiben hergestellt sind. Gemäß dem Verfahren der vorliegenden Erfindung wird ein stark dotiertes Gebiet auf der Siliziumrückseitenschicht während des Herstellungsvorgangs gebildet, und ein Rückseitenkontakt zu dem stark dotierten Gebiet wird am Ende des Herstellungsvorgangs hergestellt. Der Rückseitenkontakt zeigt nahezu ohmsche Eigenschaften, wobei die Nachteile vermieden werden, die aus Schottky-Rückseitenkontakten entstehen, wie sie entsprechend dem gewöhnlichen bekannten Verfahren gebildet werden. Ferner betrifft die vorliegende Erfindung einen Transistor mit einem Rückseitenkontakt mit einem ohmschen Substrat-Kontaktübergang.

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Silizium-auf-Isolator-(SOI)Transistorelemente mit einem Rückseitenkontakt und ein Verfahren zur Herstellung elektrischer Kontakte für integrierte Schaltungen, die auf SOI-Scheiben gefertigt sind.
    • Beschreibung des Stands der Technik
  • In der letzten Zeit hat die Verwendung von Silizium-auf-Isolator-(SOI)Scheiben zur Herstellung integrierter Schaltungen deutlich zugenommen. Insbesondere hat sich bei SOI- Scheiben herausgestellt, dass diese die Möglichkeit zur Verbesserung der Leistungsfähigkeit von CMOS-Schaltungen besitzen und sind damit zu weit verbreiteten Substraten in der Herstellung von CMOS-Elementen geworden.
  • Typischerweise umfasst eine SOI-Scheibe eine untere und eine obere Schicht aus Silizium, wobei eine dielektrische Schicht dazwischen eingeschlossen ist. Die obere Schicht wird manchmal als die aktive Schicht, die untere Schicht manchmal als Volumensubstrat und die dielektrische Schicht wird manchmal als eine vergrabene Oxidschicht ("BOX") bezeichnet.
  • Im Stand der Technik sind mehrere Möglichkeiten zur Herstellung von SOI-Scheiben bekannt. Abhängig von dem verwendeten Lösungsansatz werden unterschiedliche Materialien zur Herstellung der eingeschlossenen dielektrischen Schicht ausgewählt. Wenn beispielsweise Silizium-auf-Saphir-(SOS)Scheiben hergestellt werden, wird eine Schicht aus reinem Aluminiumoxid zwischen den beiden Siliziumschichten eingeschlossen. Alternativ kann die Trennung durch implantierten Sauerstoff (SIMOX) und/oder die Möglichkeit des Scheibenbondens (WB) zur Herstellung von SOI-Scheiben verwendet werden, wobei Siliziumdioxid als das dielektrische Material verwendet wird.
  • Wenn Elemente auf SOI-Scheiben gebildet werden, werden kleine Inseln aus Silizium auf der dielektrischen Schicht (typischerweise durch Trockenätzverfahren) hergestellt. Einzelne Elemente werden dann in den Inseln gebildet, und diese Elemente werden dann in der herkömmlichen Weise miteinander verbunden.
  • Die SOI-Technologie bietet einige Vorteile. Zunächst besitzen Schaltungen, die auf SOI- Scheiben hergestellt sind, eine reduzierte parasitäre Kapazität im Vergleich zu Volumensubstraten, die eine zusätzliche epitaxial gewachsene Siliziumschicht aufweisen können. Eine geringere Kapazität führt zu einer geringeren Leistungsaufnahme oder einer höheren Geschwindigkeit. Zweitens, SOI-Bauteile besitzen eine verbesserte Immunität gegenüber strahlungsinduzierter Einzelereignisse (SEU) und sind damit für Raumfahrtanwendungen nützlich. Drittens, SOI-Elemente sind vollständig ohne Latch- up-Verhalten. Schließlich kann der Herstellungsvorgang auf SOI-Scheiben vereinfacht werden, indem die Anzahl der Masken bis zu 30% reduziert wird.
  • Die Herstellung von Halbleiterbauelementen auf SOI-Scheiben besitzt jedoch den Nachteil, dass die untere Siliziumschicht durch die dazwischen liegende dielektrische Schicht isoliert ist und nicht in einfacher Weise mit der Vorderseite der Scheibe verbunden werden kann. Es muss jedoch zumindest ein elektrischer Kontakt zu der unteren Siliziumschicht bereit gestellt werden, da eine potenzialfreie Siliziumschicht unter der eingeschlossenen dielektrischen Schicht einen nicht vorhersagbaren Einfluss auf die auf der Scheibe hergestellten Bauelemente ausüben kann.
  • Es wurden diverse Verfahren im Stand der Technik vorgeschlagen, um die Rückseite von SOI-Scheiben zu kontaktieren. Beispielsweise können gemäß einer bekannten Technik Kontakte zu der Rückseite von SOI-Scheiben während des Einbringens in ein Gehäuse am Ende des Herstellungsvorgangs gebildet werden. Diese Lösung wird jedoch für gewöhnlich im Hinblick auf die damit beteiligten hohen Kosten nicht bevorzugt.
  • Gegenwärtig ist die am verbreitetsten Methode zur Herstellung von Rückseitenkontakten für SOI-Scheiben die sogenannte duale Kontaktlösung. Im Folgenden wird mit Bezug zu den Fig. 1a bis 1g die Art und Weise beschrieben, wie Rückseitenkontakte für CMOS-Transistoren auf SOI-Scheiben gemäß der dualen Kontaktlösung hergestellt werden.
  • In den Fig. 1a bis 1g bezeichnet Bezugszeichen 1 einen beliebigen Abschnitt auf einem SOI-Substrat, auf dem ein CMOS-Transistor 100 herzustellen ist. Das SOI- Substrat 1 umfasst eine obere Schicht aus Silizium (aktive Schicht) 1a, eine Schicht aus isolierendem Material 1b (manchmal als vergrabene Oxidschicht ("BOX") bezeichnet) und eine untere Schicht aus Silizium 1c (Volumensubstrat). Insbesondere zeigt Fig. 1a die Lage zu dem Zeitpunkt während des Herstellungsvorgangs, wenn die wesentlichen Teile des CMOS-Transistors hergestellt sind, und Kontakte zu der unteren Siliziumschicht 1c und zu dem CMOS-Transistor noch auszubilden sind. In Fig. 1a bezeichnet daher das Bezugszeichen 2 die Isolationsstrukturen, die im Folgenden als Flachgrabenisolationen (STI) bezeichnet werden, die zuvor in der oberen Schicht 1a ausgebildet worden sind. Diese Isolationsstrukturen 2 unterteilen die obere Schicht 1a des Substrats in zwei Bereiche, in denen der PMOS-Transistor und der NMOS-Transistor zu bilden sind. In dem speziellen in Fig. 1a dargestellten Falle ist der PMOS-Bereich auf der linken Seite der Figur und der NMOS-Bereich auf der rechten Seite der Figur dargestellt. Ferner bezeichnen in den Fig. 1a bis 1g die Bezugszeichen 3p und 3n die Polysiliziumgateelektroden der PMOS- und NMOS-Transistoren. Bezugszeichen 4p und 4n bezeichnen die Oxidseitenwandabstandselemente, die an den Seitenwänden der Polysiliziumgateelektroden ausgebildet sind. Die Bezugszeichen 6p und 6n bezeichnen die Gateisolierschichten jeweils auf dem PMOS-Gebiet und dem NMOS-Gebiet. In den Fig. 1a bis 1g kennzeichnen die Bezugszeichen 5p und 5n die Source- und Draingebiete der PMOS- und NMOS-Transistoren. Schließlich bezeichnen die Bezugszeichen 8p und 8n Metallsilicidschichten, die auf der Oberseite der Polysiliziumgateelektroden 3p und 3n und auf den Source- und Draingebieten 5p und 5n gebildet sind.
  • Nachdem die wesentlichen Teile des in Fig. 1a dargestellten CMOS-Transistors hergestellt sind, geht der Herstellungsvorgang mit der Bildung eines dielektrischen Stapels auf der Scheibe 1 weiter, um die Scheibe 1 einzuebnen. Wie aus den Fig. 1b bis 1g ersichtlich ist, umfasst der Einebnungsstapel eine erste dielektrische Schicht 9 und eine zweite dielektrische Schicht 10, die nach der Abscheidung mittels CMP (chemisch- mechanisches Polieren) eingeebnet wird. Die unten liegende dielektrische Schicht 9 weist für gewöhnlich Siliziumoxynitrid (SiON) auf, und besitzt zwei Funktionen. Zunächst dient sie als eine BARC (vergrabene antireflektierende Beschichtung)-Schicht für die kritische Kontaktlochlithographie. Zweitens, dient sie als eine Ätzstoppschicht, die es ermöglicht, dass die Löcher für die Kontakte zu den Polysiliziumgateelektroden 3p, 3n und den Source/Draingebieten 5p, 5n des Transistors während eines gemeinsamen Ätzschrittes geätzt werden können.
  • Nach Einebnung der dielektrischen Schicht 10 wird ein erster Maskierungs- und Ätzschritt angewendet, um ein Kontaktloch von der oberen Oberfläche der eingeebneten Scheibe 1 zu der unteren Siliziumschicht 1c zu öffnen. Wie aus Fig. 1c ersichtlich ist, wird insbesondere eine erste Lackschicht 11 auf der Scheibe abgeschieden und so strukturiert, dass der Bereich der Scheibe 1 freigelegt ist, der für den Rückseitenkontakt vorgesehen ist. Anschließend wird, wie in Fig. 1d gezeigt ist, der freigelegte Bereich der Scheibe weggeätzt, um ein Kontaktloch 12 von der oberen Oberfläche der Scheibe zu der unteren Siliziumschicht 1c zu bilden. Während dieses Ätzschrittes werden die obere dielektrische Schicht 10, die unten liegende dielektrische Schicht 9 sowie die Isolationsstruktur 2 und die obere Siliziumschicht 1a anisotrop geätzt.
  • Wenn das Kontaktloch 12 gebildet ist, wird ein zweiter Maskierungs- und Ätzschritt angewendet, um die Kontaktlöcher zu den Metallsiliciden 8p und 8n auf den Polysiliziumgateelektroden 3p und 3n und den Source- und Draingebieten 5p und 5n der PMOS- und NMOS-Transistoren zu öffnen. In einem ähnlichen Vorgehen, wie es für das Öffnen des Rückseitenkontaktloches 12 angewendet wird, wird eine zweite Lackschicht 11' auf der Scheibe 1 abgeschieden und so strukturiert, um jene Bereiche der Scheibe 1 freizulegen, die für die Kontakte zu den Transistoren (Fig. 1e) vorgesehen sind. Anschließend wird ein weiterer Ätzschritt ausgeführt, wie dies in Fig. 1f gezeigt ist, um Kontaktlöcher 12' von der oberen Oberfläche der Scheibe zu den Metallsiliciden 8p und 8n zu öffnen. Während des Ätzschrittes muss ein Stapel aus zwei unterschiedlichen dielektrischen Materialien anisotrop geätzt werden, d. h. die dielektrische Schicht 10 und die darunter liegende Schicht 9 aus SiON. Wie aus Fig. 1f zu erkennen ist, ist die dielektrische Schicht 10 über den Source- und Draingebieten 5p und 5n dicker als über den Polysiliziumgateelektroden 3p und 3n. Folglich muss die dielektrische Schicht 10 bis zu unterschiedlichen Tiefen hin geätzt werden. Dabei dient die dielektrische BARC-Schicht 9 als ein Ätzstopp, der es ermöglicht, Kontaktlöcher zu den Polysiliziumgatelektroden und zu den Source- und Draingebieten in einem gemeinsamen Ätzschritt zu öffnen.
  • Nachdem alle Kontaktlöcher 12 und 12' geöffnet sind, werden alle Kontaktlöcher mit Wolfram 12" in einem gemeinsamen Füllschritt aufgefüllt, wie in Fig. 1g gezeigt ist. Schließlich wird das überschüssige Wolfram von der Scheibenoberfläche mittels eines CMP-Schrittes, der in den Figuren nicht dargestellt ist, entfernt.
  • Die zuvor beschriebene duale Kontaktlösung des Standes der Technik weist den Nachteil auf, dass Schottky-Kontakte zwischen dem Wolfram 12" und der unteren Siliziumschicht 1c ausgebildet werden. Dies bedeutet, dass die Kontakte kein ohmsches Verhalten zeigen, sondern einen nicht vernachlässigbaren Widerstand für den Stromfluss in beiden Richtungen durch den Kontakt zeigen. Wenn Rückseiten-Schottky-Kontakte oder keine ohmschen Kontakte gebildet werden, kann die Leistungsfähigkeit der auf dem Substrat hergestellten Schaltung und insbesondere die Leistungsfähigkeit von Hochgeschwindigkeitsschaltungen negativ beeinflusst werden.
  • Angesichts der zuvor erläuterten Problematik wäre es daher wünschenswert, ein Verfahren zur Herstellung von Rückseitenkontakten auf SOI-Scheiben bereit zu stellen, das eines oder mehrere der zuvor bezeichneten Probleme lösen oder verringern kann.
    • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an ein Verfahren, das die Herstellung von Rückseitenkontakten auf SOI-Scheiben erlaubt, die näherungsweise ein ohmsches Verhalten zeigen, und richtet sich an ein Transistorelement mit einem Rückseitenkontakt einschließlich eines stark dotierten Siliziumgebiets.
  • Insbesondere gründet sich die vorliegende Erfindung auf die Erkenntnis, dass nahezu ohmsche Metall-Halbleiterkontakte geschaffen werden können, indem ein stark dotiertes Gebiet in der Oberfläche der unteren Siliziumschicht gebildet und kontaktiert wird. In der Tat kann der Ladungstransport über einen Metall-Halbleiterkontakt indirekt durch die Dotierkonzentration des in der unteren Siliziumschicht ausgebildeten dotierten Gebiets beeinflusst werden. Das heißt, wenn die Dotierkonzentration gering ist, können lediglich Ladungsträger, deren Energie größer als die Barrierenhöhe ist, die Barriere überwinden. Wenn im Gegensatz dazu die Dotierkonzentration diese Werte übersteigt, wird der Ladungsträgertransport durch das quantenmechanische Tunnelverhalten dominiert.
  • Ausgehend von dieser Lehre erlaubt das erfindungsgemäße Verfahren, nahezu ohmsche Rückseitenkontakte auf SOI-Scheiben zu verwirklichen, indem stark dotierte Gebiete in der Siliziumrückseitenschicht gebildet werden.
  • Gemäß einer Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Herstellung zumindest eines elektrischen Kontaktes auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht aufweist, wobei eine dielektrische Schicht dazwischen eingeschlossen ist. Das Verfahren umfasst ferner das Maskieren des Substrats mit einer ersten Schutzschicht, die zumindest eine Öffnung aufweist, und Implantieren eines Dotiermaterials in die untere Halbleiterschicht, durch die zumindest eine Öffnung der Schutzschicht, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht entsprechend zu der zumindest einen Öffnung der Schutzschicht zu bilden. Ferner umfasst das Verfahren das Ausbilden zumindest einer leitenden Durchführung, die sich durch das Substrat von den dotierten Gebieten in der unteren Halbleiterschicht zu der oberen Oberfläche des Substrats erstreckt.
  • Gemäß einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Bildung zumindest eines Halbleiterelements auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht mit einer dazwischen liegenden dielektrischen Schicht aufweist. Das Verfahren umfasst das Dotieren der unteren Halbleiterschicht mit einem Dotiermaterial, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht zu bilden, Fertigstellen des zumindest einen Halbleiterelements, Abscheiden zumindest einer zweiten Schicht aus dielektrischem Material auf der oberen Halbleiterschicht und Einebnen des abgeschiedenen dielektrischen Materials. Das Verfahren umfasst ferner das Ausbilden zumindest einer leitenden Durchführung, die sich durch das eingeebnete dielektrische Material, die obere Halbleiterschicht und die eingeschlossene dielektrische Schicht zu dem zumindest einen dotierten Gebiet in der unteren Halbleiterschicht erstreckt.
  • In einer noch weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung zumindest eines Feldeffekttransistors auf einem Substrat bereit gestellt, wobei das Substrat eine obere und eine untere Halbleiterschicht mit einer dazwischen liegenden dielektrischen Schicht aufweist. Das Verfahren umfasst das Ausbilden zumindest eines dotierten Gebiets auf der oberen Oberfläche der unteren Halbleiterschicht, Fertigstellen des zumindest einen Feldeffekttransistors und Abscheiden zumindest einer dielektrischen Einebnungsschicht auf dem Substrat. Ferner umfasst das Verfahren das Ausbilden zumindest einer Kontaktdurchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet, und das Ausbilden zumindest einer leitenden Durchführung der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor.
  • Gemäß einer weiteren erfindungsgemäßen Ausführungsform wird ein Verfahren zur Herstellung zumindest eines Feldeffekttransistors auf einem Substrat bereit gestellt, wobei das Substrat eine obere und eine untere Halbleiterschicht mit einer dazwischen liegenden dielektrischen Schicht aufweist. Das Verfahren umfasst das Ausbilden mehrerer Strukturelemente auf der oberen Halbleiterschicht, wobei die Strukturelemente zumindest einen Graben auf der oberen Halbleiterschicht definieren, Ausbilden zumindest eines dotierten Gebiets in einem Bereich der unteren Halbleiterschicht unter dem zumindest einem Graben auf der oberen Halbleiterschicht und Vervollständigen des zumindest einen Feldeffekttransistors. Das Verfahren umfasst ferner das Abscheiden zumindest einer dielektrischen Schicht auf dem Substrat, das Einebnen der dielektrischen Schicht und das Ausbilden zumindest einer leitenden Durchführung, die sich von einer oberen Oberfläche der eingeebneten dielektrischen Schicht zu dem zumindest einen dotierten Gebiet erstreckt, und zumindest einer leitenden Durchführung, die sich von der oberen Oberfläche der eingeebneten dielektrischen Schicht zu dem zumindest einen Feldeffekttransistor erstreckt.
  • In einer weiteren anschaulichen Ausführungsform betrifft die vorliegende Erfindung einen Feldeffekttransistor, der auf einem Substrat mit zumindest einer oberen und einer unteren Halbleiterschicht und einer dazwischen liegenden dielektrischen Schicht gebildet ist. Der Transistor umfasst ferner zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht und zumindest einen elektrischen Kontakt, der das zumindest eine dotierte Gebiet mit verringertem Widerstand kontaktiert.
    • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Merkmale sowie Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, wobei identische oder entsprechende Teile durch die gleichen Bezugszeichen gekennzeichnet sind. Insbesondere zeigen in den Zeichnungen:
  • Fig. 1a-1g eine typische Prozesssequenz nach dem Stand der Technik zur Herstellung von Kontakten auf SOI-Scheiben;
  • Fig. 2a-2g eine erste Prozesssequenz zur Herstellung stark dotierter Gebiete in SOI- Scheiben gemäß dem erfindungsgemäßen Verfahren;
  • Fig. 3a-3g ein Beispiel der Art und Weise, wie die in den Fig. 2a-2g dargestellte Prozesssequenz vervollständigt werden kann, um Kontakte auf SOI-Scheiben gemäß dem erfindungsgemäßen Verfahren herzustellen.
    • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, um die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen sollen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung aufzeigen, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung ist besonders vorteilhaft bei Verwendung zur Herstellung der Kontakte von CMOS-Transistoren, die auf SOI-Scheiben hergestellt sind. Insbesondere ist die vorliegende Erfindung äußerst vorteilhaft, wenn diese für die Herstellung von Rückseitenkontakten von auf SOI-Scheiben hergestellten CMOS-Transistoren eingesetzt wird. Aus diesem Grunde werden im Folgenden Beispiele angeführt, in denen entsprechende Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung von Rückseitenkontakten auf SOI-Scheiben, auf denen CMOS-Transistoren hergestellt werden, eingesetzt werden. Es ist jedoch zu beachten, dass die vorliegende Erfindung nicht auf den speziellen Fall von CMOS-Transistoren, die auf SOI-Scheiben gefertigt sind, eingeschränkt ist, sondern dass diese in jeder Situation einsetzbar ist, in der die Verwirklichung von Rückseitenkontakten erforderlich ist. Eine integrierte Schaltung kann einen oder mehrere Kontakte zur der Rückseite der Scheibe, auf der sie hergestellt ist, erfordern. Die vorliegende Erfindung ist ebenso auf diese integrierten Schaltungen anwendbar, unabhängig von deren Funktionen. Obwohl die vorliegende Erfindung beispielsweise mit Bezug zu einem CMOS-Transistor beschrieben ist, kann die vorliegende Erfindung auch zur Herstellung von Rückseitenkontakten für NMOS-Transistoren, PMOS-Transistoren und ähnliche Feldeffekttransistoren verwendet werden.
  • In den Fig. 2a bis 2g und 3a bis 3g sind die bereits mit Bezug zu den Fig. 1a bis 1g beschriebenen Elemente mit den gleichen Bezugszeichen belegt. In den Fig. 2a bis 2g und 3a bis 3b bezeichnet Referenzzeichen 1 einen beliebigen Abschnitt auf einer SOI-Scheibe, beispielsweise einer Silizium-auf-Saphir-(SOS)Scheibe, auf der ein CMOS-Transistor 100 herzustellen ist. In den Figuren ist insbesondere die SOI-Scheibe so dargestellt, dass diese eine obere und eine untere Siliziumschicht 1a und 1c sowie eine dazwischen liegende dielektrische Schicht 1b aufweist. Bezugszeichen 2 betrifft Isolationsstrukturen (beispielsweise STI-Strukturen), die gemäß dem Fachmann vertrauter Verfahren hergestellt sind. Die Isolationsstrukturen 2 unterteilen die obere Siliziumschicht 1a des SOI-Substrats 1 in zwei Bereiche, d. h. einen PMOS-Bereich und einen NMOS-Bereich, auf dem der PMOS-Transistor und der NMOS-Transistor zu bilden sind. In dem speziellen in den Fig. 2a bis 2g und 3a bis 3b dargestellten Falle ist der PMOS-Bereich auf der linken Seite der Zeichnung und der NMOS-Bereich auf der rechten Seite dargestellt. Ferner weisen die Isolationsstrukturen 2 für gewöhnlich ein isolierendes Material wie etwa Siliziumoxid oder dergleichen auf. In den Fig. 2a bis 2g und 3a bis 3g bezeichnen die Bezugszeichen 3p und 3n die Polysiliziumgatelektroden, die nachfolgend auch als Polysiliziumgateleitungen bezeichnet werden, die jeweils auf dem PMOS-Bereich und dem NMOS-Bereich gebildet sind. Bezugszeichen 6p und 6n bezeichnen die Gateisolierschichten, die auf dem PMOS-Bereich und dem NMOS- Bereich gebildet sind. Ferner bezeichnen die Bezugszeichen 5p und 5n die Source- und Draingebiete, während die Bezugszeichen 4p und 4n Seitenwandabstandselemente kennzeichnen, die auf dem PMOS- und dem NMOS-Gebiet ausgebildet sind. Bezugszeichen 8p und 8n betreffen Metallsilicidschichten, die auf den Gateelektroden und den Source- und Draingebieten gebildet sind. Ferner bezeichnet das Bezugszeichen 13 eine Nitridschicht, die auf der SOI-Scheibe 1 zur Herstellung der STI-Strukturen 2 abgeschieden ist. Bezugszeichen 15 kennzeichnet ein stark dotiertes Gebiet, das an der oberen Oberfläche der unteren Siliziumschicht 1c gebildet ist. Die Bezugszeichen 9 und 10 bezeichnen dielektrische Einebnungsschichten. Bezugszeichen 12, 12' und 12" bezeichnen Kontaktlöcher und Metallkontakte, die zur Kontaktierung des Transistors und des stark dotierten Gebiets 15 in der unteren Siliziumschicht 1c der SOI-Scheibe 1 vorgesehen sind. Das Bezugszeichen 13 bezeichnet eine Schicht aus Siliziumnitrid, die auf der Scheibe 1 während der Herstellung der STI-Strukturen abgeschieden ist. Schließlich kennzeichnen die Bezugszeichen 11, 11' und 13' Lackschichten, die auf der Scheibe während des nachfolgend beschriebenen Herstellungsvorgangs abgeschieden werden.
  • Die vorliegende Erfindung gründet sich auf die Erkenntnis, dass Metall-Siliziumkontakte, die ein nahezu ohmsches Verhalten zeigen, gebildet werden können, indem die Oberfläche der unteren Siliziumschicht 1c beispielsweise durch Implantieren von Borionen dotiert werden kann, wenn die untere Schicht 1c aus einem vordotierten p-Typ Substrat gebildet wird. Wenn die untere Schicht 1c aus einem vordotierten n-Typ Substrat hergestellt ist, kann die untere Schicht 1c mit Phosphorionen dotiert werden.
  • Wie im anschließenden detaillierter erläutert wird, umfassen die anschaulichen Ausführungsformen der vorliegenden Erfindung die Herstellung von Rückseitenkontakten auf SOI-Scheiben, das Bilden eines stark dotierten Gebiets in der Oberfläche der unteren Siliziumschicht 1c des SOI-Substrats während der Herstellung der Bauelemente auf der Scheibe. Wenn die Bauelemente fertig gestellt sind, und die Scheibe eingeebnet ist, wird ein Kontakt von der oberen Oberfläche der Scheibe zu dem stark dotierten Gebiet hergestellt. Da das stark dotierte Gebiet kontaktiert wird, zeigt der Kontakt kein Schottky-Verhalten sondern zeigt stattdessen nahezu ohmsche Eigenschaften. Daher ist die Rückseite der Scheibe in geeigneter Weise kontaktiert und die Leistungsfähigkeit der Bauelemente auf der Scheibe werden nicht negativ beeinflusst.
  • Das stark dotierte Gebiet an der Oberfläche 1c' der unteren Siliziumschicht 1c der SOI- Scheibe wird während der Herstellung der Bauelemente auf der Scheibe gebildet. Insbesondere wird im Falle von CMOS-Transistoren, die auf den SOI-Scheiben hergestellt werden, das stark dotierte Gebiet während der Herstellung der Flachgrabenisolationsstrukturen gebildet.
  • In Fig. 2a ist die Sachlage für eine SOI-Scheibe 1 zu dem Zeitpunkt während des Herstellungsvorgangs gezeigt, wenn die Flachgrabenisolationsstrukturen zu bilden sind.
  • In Fig. 2a bezeichnen die Bezugszeichen 13 und 13' eine Nitridschicht und eine Lackschicht, die auf der SOI-Scheibe 1 abgeschieden worden sind. Beispielsweise kann die Nitridschicht 13 mittels eines LPCVD (chemische Dampfabscheidung mit geringem Druck)-Prozess abgeschieden werden. Alternativ kann ein dünnes Zwischenoxid (in den Figuren nicht gezeigt) zunächst aufgewachsen werden, und die LPCVD-Nitridschicht 13 kann anschließend darauf abgeschieden werden. Die dielektrische Schicht 13 und möglicherweise die Zwischenoxidschicht werden lediglich für Maskierungszwecke gebildet. Ob zwei übereinander liegende Schichten oder lediglich eine Siliziumnitridschicht (wie in Fig. 2a dargestellt ist) gebildet werden, ist für die vorliegende Erfindung nicht entscheidend und wird daher nicht detaillierter erläutert.
  • Wie aus Fig. 2a ersichtlich ist, ist die Lackschicht 13' während eines Belichtungs- und Entwicklungsschrittes strukturiert worden, um jene Bereiche der Nitridschicht 13 freizulegen, die in vertikaler Richtung jenen Bereichen in der oberen Siliziumschicht 1a entsprechen, die für die STI-Isolationsstrukturen vorgesehen sind.
  • Anschließend werden, wie in Fig. 2b gezeigt ist, die freigelegten Bereiche der Nitridschicht 13 weggeätzt; beispielsweise kann ein an sich bekannter anisotroper Ätzschritt zum Ätzen der freigelegten Bereiche der Nitridschicht 13 ausgeführt werden. Wenn die freigelegten Bereiche der Nitridschicht 13 geätzt worden sind, werden die entsprechenden freigelegten Bereiche der oberen Siliziumschicht 1a geätzt, um Gräben 13" in der oberen Siliziumschicht 1a der SOI-Scheibe 1 zu bilden (siehe Fig. 2c). Dies kann durch Ausführen eines zweiten anisotropen Ätzschrittes erreicht werden. Abhängig von den Gegebenheiten können die freigelegten Bereiche der oberen Siliziumschicht 1a vollständig entfernt werden (wie in Fig. 2c gezeigt ist), um entsprechende Bereiche der darunter liegenden dielektrischen Schicht 1b freizulegen. Alternativ können die Gräben 13" bis zu einer Tiefe geätzt werden, die kleiner als die Dicke der oberen Siliziumschicht 1a ist.
  • Nachdem die Gräben 13" geöffnet worden sind, wird eine weitere Lackschicht 14 auf der Scheibe 1 abgeschieden und strukturiert, wie in Fig. 2g gezeigt ist. Insbesondere wird, wie aus Fig. 2d hervorgeht, die Lackschicht 14 so strukturiert, um jenen Bereich der dielektrischen Schicht 1b freizulegen, der vertikal der Lage in der unteren Siliziumschicht 1c entspricht, an der das stark dotierte Gebiet 15 (siehe Fig. 2f) gebildet wird. Die Größe der Öffnung 14' in der Lackschicht 14 über dem Bereich, in dem das dotierte Gebiet 15 gebildet wird, kann unterschiedlich sein. In einem anschaulichen Beispiel kann die Öffnung 14' einen im Wesentlichen kreisförmigen Querschnitt aufweisen.
  • Während eines nächsten Schrittes, wie in Fig. 2e gezeigt ist, werden Dotierstoffe durch die strukturierte Lackschicht 14 und die vergrabene dielektrische Schicht 1b implantiert, um die Dotierung des Gebiets 15 der unteren Siliziumschicht 1c, das dem freigelegten Bereich der vergrabenen Oxidschicht 1b entspricht, zu erhöhen. Typische Implantationsparameter sind ungefähr 60 bis 100 keV bei einer Dosis von ungefähr 5 × 1014 bis 5 × 1015 Atome/cm2 für Borionen, und ungefähr 160 bis 200 keV bei einer Dosis von ungefähr 5 × 1014 bis 5 × 1015 Atome/cm2 für Phosphor. Wenn der Ionenimplantationsschritt abgeschlossen ist, wird der Lack 14 entfernt und die Scheibe 1 wird einem thermischen Prozess unterzogen, so dass das Dotiermaterial in die untere Siliziumschicht 1c diffundieren kann, um ein stark dotiertes Gebiet 15 an der Oberfläche der unteren Siliziumschicht 1c zu bilden (siehe Fig. 2f).
  • Im weiteren Verlauf des Herstellungsvorgangs werden elektrische Kontakte auf dem Substrat 1 gebildet. Insbesondere wird ein Kontaktloch von der oberen Oberfläche des Substrats, das zuvor eingeebnet worden ist, zu dem stark dotierten Gebiet 15 geöffnet. Dazu kann, wie aus dem Folgenden deutlicher hervorgehen wird, die gleiche Maske verwendet werden, wie sie zur Strukturierung der Lackschicht 14 verwendet wird, um dieses Kontaktloch zu dem stark dotierten Gebiet 15 zu öffnen.
  • Nachdem das stark dotierte Gebiet 15 in der zuvor beschriebenen Weise gebildet ist, werden Herstellungsprozesse in der üblichen Art durchgeführt, bis der CMOS-Transistor fertiggestellt ist. Insbesondere werden im nächsten Schritt die Flachgrabenisolationsstrukturen 2 gebildet. Dazu werden, wie in Fig. 2g gezeigt ist, die Gräben 13" (siehe Fig. 2c) mit einem dielektrischen Material, beispielsweise Siliziumoxid, gefüllt, und das überschüssige Siliziumoxid und die Nitridschicht 13 werden mittels eines Poliervorgangs entfernt. Abhängig von den Gegebenheiten kann ein dünnes thermisches Oxid (in den Figuren nicht gezeigt) auf den Grabenwänden vor dem Füllen der Gräben 13" mit Siliziumoxid aufgewachsen werden.
  • Anschließend wird der Herstellungsvorgang fortgesetzt bis der CMOS-Transistor fertiggestellt ist, und die Kontakte zu dem Transistor und zu der Rückseite der Scheibe sind nun zu bilden. Die Herstellungsschritte zur Fertigstellung des CMOS-Transistors gehören nicht zur vorliegenden Erfindung und sind daher nicht detailliert zu beschreiben; stattdessen wird nun die Herstellung der Kontakte beschrieben.
  • Fig. 3a zeigt den Herstellungsvorgang in einem Stadium, wenn die Kontakte auszubilden sind (ähnlich zu Fig. 1a). Diverse bekannte Möglichkeiten können zur Ausbildung der Kontakte auf der Scheibe 1 angewendet werden. Beispielsweise kann der duale Kontaktlochansatz, der zuvor mit Bezug zu den Fig. 1a bis 1g beschrieben ist, verwendet werden. Angesichts der Tatsache, dass das stark dotierte Gebiet 15 in der unteren Siliziumschicht 1c unter Anwendung der dualen Kontakttechnik ausgebildet worden ist, führt dies jedoch nicht zu einem Schottky-Rückseitenkontakt, sondern zu einem nahezu ohmschen Kontakt, wie dies aus dem Folgenden deutlich wird.
  • Wie zuvor mit Bezug zu den Fig. 2a bis 2g erläutert ist, beginnt die duale Kontakttechnik zur Herstellung von Kontakten auf SOI-Scheiben mit der Einebnung der Scheibe. Dazu wird, wie in Fig. 3b gezeigt ist, ein dielektrischer Stapel auf der Scheibe 1 gebildet. Der dielektrische Stapel umfasst eine erste dielektrische Schicht 9 und eine zweite dielektrische Schicht 10, die nach der Abscheidung mittels CMP (chemisch- mechanisches Polieren) eingeebnet wird.
  • Nach der Einebnung der dielektrischen Schicht 10 wird ein erster Maskierungs- und Ätzschritt ausgeführt, um eine Kontaktöffnung von der oberen Oberfläche der eingeebneten Scheibe zu dem stark dotierten Gebiet 15 herzustellen. Insbesondere wird, wie in Fig. 3c gezeigt ist, eine erste Lackschicht 11 abgeschieden und strukturiert. Anschließend wird die freigelegte dielektrische Schicht 10, die darunter liegende dielektrische Schicht 9 sowie die Isolationsstrukturen 2 und die dielektrische Schicht 16 geätzt, um ein Kontaktloch 12 von der oberen Oberfläche der Scheibe 1 zu dem stark dotierten Gebiet 15 zu bilden.
  • Wenn das Kontaktloch 12 gebildet ist, werden Kontaktlöcher 12' während eines weiteren Maskierungs- und Ätzschrittes, wie in Fig. 3e und 3f gezeigt ist, von der oberen Oberfläche der Scheibe zu den PMOS- und NMOS-Transistoren geöffnet. Schließlich werden alle Kontaktlöcher mit Wolfram 12" in einem gemeinsamen Füllschritt, wie in Fig. 1g dargestellt ist, gefüllt, und das überschüssige Wolfram 12" wird von der Scheibe während eines CMP-Schrittes, der in den Figuren nicht gezeigt ist, entfernt.
  • Für weitere Details hinsichtlich der Öffnung der Kontaktlöcher 12 und 12' sowie des Füllens der Kontaktlöcher sei auf die Erläuterung verwiesen, die mit Bezug zu den Fig. 1a bis 1g angeführt ist.
  • Folglich zeigen die Rückseitenkontakte nahezu ohmsche Eigenschaften aufgrund des stark dotierten Gebiets 15, das in der unteren Siliziumschicht 1c vorgesehen ist. Somit erlaubt die vorliegende Erfindung die Realisierung von Rückseitenkontakten, die nicht die Nachteile zeigen, die die nach herkömmlichen Verfahren gebildeten Kontakte aufweisen. Insbesondere wird die Leistungsfähigkeit der auf SOI-Scheiben hergestellten Bauelemente nicht nachteilig durch die Kontakte beeinflusst, die gemäß dem erfindungemäßen Verfahren hergestellt sind.
  • Ferner können die Ausführungsformen, die sich auf Verfahren zur Herstellung von Rückseitenkontakten auf SOI-Scheiben beziehen, in einfacher Weise in bereits bestehende Herstellungsprozessabläufe ohne zusätzliche Kosten und/oder Komplexität eingeführt werden; insbesondere kann die gleiche Maske zur Implantierung des stark dotierten Gebiets in der unteren Siliziumschicht auch zur Öffnung des Rückseitenkontaktloches verwendet werden.
  • Zu beachten ist natürlich, dass ein großer Bereich an Änderungen und Modifikationen an den zuvor beschriebenen Ausführungsformen vorgenommen werden kann; es ist somit selbstverständlich, dass die Ansprüche einschließlich aller Äquivalente den Schutzbereich der Erfindung definieren sollen. Anzumerken ist, dass die hierin beschriebenen Formen der vorliegenden Erfindung die gegenwärtig bevorzugten Ausführungsformen repräsentieren.

Claims (82)

1. Verfahren zur Herstellung zumindest eines elektrischen Kontaktes auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht und eine dazwischen liegende dielektrische Schicht aufweist, wobei das Verfahren umfasst:
Maskieren des Substrats mit einer ersten Schutzschicht, die zumindest eine Öffnung aufweist;
Implantieren eines Dotiermaterials in die untere Halbleiterschicht, durch die zumindest eine Öffnung der Schutzschicht, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht entsprechend zu der zumindest einen Öffnung der Schutzschicht zu bilden;
Bilden zumindest einer leitenden Durchführung, die sich von dem zumindest einem dotierten Gebiet in der unteren Halbleiterschicht zu der oberen Oberfläche des Substrats erstreckt.
2. Verfahren nach Anspruch 1, wobei das Maskieren des Substrats umfasst:
Abscheiden einer ersten Schicht aus schützendem Lack auf der oberen Halbleiterschicht, Belichten der ersten Schicht aus Lack unter Anwendung einer ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
3. Verfahren nach Anspruch 2, das ferner umfasst:
Entfernen der ersten Lackschicht nach Implantieren des Dotiermaterials und Ausführen eines thermischen Prozesses mit dem Substrat, um das Dotiermaterial in die untere Halbleiterschicht zu diffundieren, um damit das zumindest eine dotierte Gebiet in ausgeprägterer Weise zu bilden.
4. Verfahren nach Anspruch 3, wobei das Bilden zumindest einer leitenden Durchführung umfasst:
Maskieren des Substrats mit einer zweiten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen dotierten Gebiet und Ätzen des zumindest einen freigelegten Bereichs des Substrats entsprechend zu der zumindest einen Öffnung, um zumindest eine Durchführung durch die obere Halbleiterstruktur und die dazwischen liegende dielektrische Schicht zu dem zumindest einen dotierten Gebiet zu bilden.
5. Verfahren nach Anspruch 4, das ferner das Füllen der zumindest einen Durchführung mit einem leitenden Material aufweist.
6. Verfahren nach Anspruch 5, wobei das Maskieren des Substrats mit der zweiten Schutzschicht umfasst:
Abscheiden einer zweiten Schicht aus schützendem Lack auf der oberen Halbleiterschicht, Belichten der zweiten Schicht aus schützendem Lack unter Verwendung der ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
7. Verfahren nach Anspruch 6, wobei das Ätzen des zumindest einen freigelegten Bereichs des Substrats das Trockenätzen der oberen Halbleiterschicht und der dazwischen liegenden dielektrischen Schicht umfasst.
8. Verfahren nach Anspruch 7, wobei die zumindest eine Durchführung mit Wolfram gefüllt wird.
9. Verfahren nach Anspruch 8, wobei Bor oder Phosphor als Dotierstoff verwendet wird.
10. Verfahren nach Anspruch 9, wobei die obere und die untere Halbleiterschicht Silizium aufweisen.
11. Verfahren nach Anspruch 10, wobei die dielektrische Schicht Siliziumoxid aufweist.
12. Verfahren nach Anspruch 11, das ferner das Entfernen des überschüssigen leitenden Materials mittels eines chemisch-mechanischen Poliervorgangs umfasst.
13. Verfahren zur Herstellung zumindest eines Halbleitelements auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht und eine erste dazwischen liegende dielektrische Schicht aufweist, wobei das Verfahren umfasst:
Dotieren der unteren Halbleiterschicht mit einem Dotiermaterial, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht zu bilden;
Fertigstellen des zumindest einen Halbleiterelements;
Abscheiden zumindest einer zweiten Schicht aus dielektrischem Material über der oberen Halbleiterschicht;
Einebnen der zweiten Schicht aus dielektrischem Material; und
Bilden zumindest einer leitenden Durchführung, die sich durch das eingeebnete dielektrische Material, die obere Halbleiterschicht und die dazwischen liegende dielektrische Schicht zu dem zumindest einen dotierten Gebiet in der unteren Halbleiterschicht erstreckt.
14. Verfahren nach Anspruch 13, wobei das Dotieren der unteren Halbleiterschicht umfasst:
Maskieren des Substrats mit einer ersten Schutzschicht mit zumindest einer Öffnung und Implantieren eines Dotiermaterials in die untere Halbleiterschicht durch die zumindest eine Öffnung der Schutzschicht, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht entsprechend zu der zumindest einen Öffnung der Schutzschicht zu bilden.
15. Verfahren nach Anspruch 14, wobei das Maskieren des Substrats umfasst:
Abscheiden einer ersten Schicht aus schützendem Lack auf der oberen Oberfläche der oberen Halbleiterschicht, Belichten der ersten Lackschicht unter Verwendung einer ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
16. Verfahren nach Anspruch 15, das ferner umfasst:
Entfernen der ersten Lackschicht nach Implantieren des Dotiermaterials und Ausführen eines thermischen Prozesses mit dem Substrat, um das Dotiermaterial in die untere Halbleiterschicht zur weiteren Ausbildung des zumindest einen dotierten Gebiets zu diffundieren.
17. Verfahren nach Anspruch 16, wobei das Bilden zumindest einer leitenden Durchführung umfasst:
Maskieren des Substrats mit einer zweiten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen dotierten Gebiet und Ätzen des zumindest einen freigelegten Bereichs des Substrats entsprechend zu der zumindest einen Öffnung, um zumindest eine Durchführung durch die obere Halbleiterstruktur und die dazwischen liegende dielektrische Schicht zu dem zumindest einen dotierten Gebiet zu bilden.
18. Verfahren nach Anspruch 17, das ferner das Füllen der zumindest einen Durchführung mit einem leitenden Material umfasst.
19. Verfahren nach Anspruch 18, wobei das Maskieren des Substrats mit der zweiten Schutzschicht umfasst:
Abscheiden einer zweiten Schicht aus schützendem Lack auf der oberen Halbleiterschicht, Belichten der zweiten Schicht aus schützendem Lack unter Verwendung der ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
20. Verfahren nach Anspruch 19, wobei das Ätzen des zumindest einen freigelegten Bereichs auf dem Substrat das Trockenätzen der dielektrischen einebnenden Schicht, der oberen Halbleiterschicht und der dazwischen liegenden dielektrischen Schicht umfasst.
21. Verfahren nach Anspruch 20, wobei die zumindest eine Durchführung mit Wolfram gefüllt wird.
22. Verfahren nach Anspruch 21, wobei Bor oder Phosphor als Dotierstoff verwendet wird.
23. Verfahren nach Anspruch 22, wobei die obere und die untere Halbleiterschicht Silizium aufweist.
24. Verfahren nach Anspruch 23, wobei die dazwischen liegende dielektrische Schicht Siliziumoxid aufweist.
25. Verfahren nach Anspruch 22, wobei die dielektrische einebnende Schicht eine untere Schicht aus SiON und eine obere Schicht aus Siliziumoxid aufweist.
26. Verfahren nach Anspruch 25, das ferner das Entfernen des überschüssigen leitenden Materials mittels eines chemisch-mechanischen Poliervorgangs umfasst.
27. Verfahren zur Herstellung zumindest eines Feldeffekttransistors auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht und eine dazwischen liegende dielektrische Schicht aufweist, wobei das Verfahren umfasst:
Bilden zumindest eines dotierten Gebiets an der oberen Oberfläche der unteren Halbleiterschicht;
Fertigstellen des zumindest einen Feldeffekttransistors und Abscheiden zumindest einer dielektrischen Einebnungsschicht auf dem Substrat;
Bilden zumindest einer kontaktierenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet, und zumindest einer leitenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor.
28. Verfahren nach Anspruch 27, wobei Bilden des zumindest einen dotierten Gebiets umfasst:
Maskieren des Substrats mit einer ersten Schutzschicht mit zumindest einer Öffnung und Implantieren eines Dotiermaterials in die untere Halbleiterschicht durch die zumindest eine Öffnung der Schutzschicht, um zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht entsprechend zu der zumindest einen Öffnung der Schutzschicht zu bilden.
29. Verfahren nach Anspruch 28, wobei Maskieren des Substrats umfasst:
Abscheiden einer ersten Schicht aus schützendem Lack auf der oberen Oberfläche des Substrats, Belichten der ersten Lackschicht unter Verwendung einer ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
30. Verfahren nach Anspruch 29, das ferner umfasst:
Entfernen der ersten Lackschicht nach Implantieren des Dotiermaterials und Ausführen eines thermischen Prozesses mit dem Substrat, um das Dotiermaterial in die untere Halbleiterschicht zur weiteren Ausbildung des zumindest einen dotierten Gebiets zu diffundieren.
31. Verfahren nach Anspruch 30, wobei das Bilden der zumindest einen leitenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet umfasst:
Maskieren des Substrats mit einer zweiten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen dotierten Gebiet und Ätzen des zumindest einen freigelegten Bereichs des Substrats entsprechend zu der zumindest einen Öffnung, um zumindest eine Durchführung durch die zumindest eine dielektrische Einebnungsschicht, die obere Halbleiterschicht und die dazwischen liegende dielektrische Schicht zu dem zumindest einen dotierten Gebiet zu bilden.
32. Verfahren nach Anspruch 31, wobei Maskieren des Substrats mit der zweiten Schutzschicht umfasst:
Abscheiden einer zweiten Schicht aus schützendem Lack auf der zumindest einen dielektrischen Einebnungsschicht, Belichten der zweiten Schicht aus schützendem Lack unter Verwendung der ersten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
33. Verfahren nach Anspruch 32, wobei das Ätzen des zumindest einen freigelegten Bereichs des Substrats umfasst:
Trockenätzen der zumindest einen dielektrischen Einebnungsschicht, der oberen Halbleiterschicht und der dazwischen liegenden dielektrischen Schicht.
34. Verfahren nach Anspruch 29, wobei das Bilden der zumindest einen leitenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor umfasst:
Maskieren des Substrats mit einer dritten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen Feldeffekttransistor und Ätzen des zumindest einen freigelegten Bereichs des Substrats entsprechend zu der zumindest einen Öffnung, um zumindest eine Durchführung durch die zumindest eine dielektrische Einebnungsschicht von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor zu bilden.
35. Verfahren nach Anspruch 34, wobei Maskieren des Substrats mit einer dritten Schutzschicht umfasst:
Abscheiden einer dritten Schicht aus schützendem Lack, Belichten des Lacks unter Verwendung einer zweiten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung entsprechend zu dem zumindest einen Feldeffekttransistor zu bilden.
36. Verfahren nach Anspruch 35, das ferner umfasst:
Füllen der zumindest einen Durchführung von der oberen Oberfläche der dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet und der zumindest einen Durchführung von der oberen Oberfläche der dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor mit einem leitenden Material.
37. Verfahren nach Anspruch 36, wobei das leitende Material Wolfram aufweist.
38. Verfahren nach Anspruch 37, das ferner das Entfernen des überschüssigen leitenden Materials mittels eines chemisch-mechanischen Poliervorgangs umfasst.
39. Verfahren nach Anspruch 28, wobei das Dotiermaterial Bor oder Phosphor umfasst.
40. Verfahren nach Anspruch 39, das ferner das Abscheiden einer ersten und einer zweiten dielektrischen Einebnungsschicht und das Polieren der zweiten Einebnungsschicht umfasst.
41. Verfahren nach Anspruch 40, wobei das Ätzen der Durchführungen von der oberen Oberfläche der Einebnungsschicht zu dem zumindest einen dotierten Gebiet und zu dem zumindest einem Feldeffekttransistor ein Trockenätzen umfasst.
42. Verfahren nach Anspruch 41, wobei die obere Halbleiterschicht Silizium aufweist.
43. Verfahren nach Anspruch 42, wobei die dazwischen liegende dielektrische Schicht Siliziumoxid aufweist.
44. Verfahren nach Anspruch 43, wobei die untere Halbleiterschicht Silizium aufweist.
45. Verfahren zur Herstellung zumindest eines Feldeffekttransistors auf einem Substrat, wobei das Substrat eine obere und eine untere Halbleiterschicht und eine dazwischen liegende dielektrische Schicht aufweist, wobei das Verfahren umfasst:
Bilden mehrerer Strukturelemente auf der oberen Halbleiterschicht, wobei die Strukturelemente zumindest einen Graben auf der oberen Halbleiterschicht definieren;
Bilden zumindest eines dotierten Gebiets in einem Bereich der unteren Halbleiterschicht unterhalb des zumindest einen Grabens auf der oberen Halbleiterschicht;
Fertigstellen des zumindest einen Feldeffekttransistors;
Abscheiden zumindest einer dielektrischen Schicht auf dem Substrat;
Einebnen der dielektrischen Schicht;
Bilden zumindest einer kontaktierenden Durchführung, die sich von einer oberen Oberfläche der eingeebneten dielektrischen Schicht zu dem zumindest einen dotierten Gebiet erstreckt, und zumindest einer leitenden Durchführung, die sich von der oberen Oberfläche der eingeebneten dielektrischen Schicht zu dem zumindest einen Feldeffekttransistor erstreckt.
46. Verfahren nach Anspruch 45, wobei das Ausbilden des zumindest einen Grabens auf der oberen Halbleiterschicht umfasst:
Maskieren des Substrats mit einer ersten Schutzschicht mit zumindest einer Öffnung und Ätzen des zumindest einen freigelegten Bereichs der oberen Halbleiterschicht entsprechend zu der zumindest einen Öffnung der ersten Schutzschicht.
47. Verfahren nach Anspruch 46, wobei das Maskieren des Substrats mit einer ersten Schutzschicht mit zumindest einer Öffnung umfasst:
Abscheiden einer Siliziumnitridschicht auf der oberen Halbleiterschicht, Maskieren der Siliziumnitridschicht mit einer zweiten Schutzschicht mit zumindest einer Öffnung und Ätzen des zumindest einen freigelegten Bereichs der Siliziumnitridschicht entsprechend zu der zumindest einen Öffnung.
48. Verfahren nach Anspruch 47, wobei das Maskieren der Siliziumnitridschicht mit einer zweiten Schutzschicht umfasst:
Abscheiden einer ersten Schicht aus schützendem Lack, Belichten des Lacks unter Verwendung einer ersten Belichtungsmaske und Entwickeln des Lacks.
49. Verfahren nach Anspruch 48, wobei das Bilden des zumindest einen dotierten Gebiets umfasst:
Maskieren des Substrats mit einer dritten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen Graben auf der oberen Halbleiterschicht und Implantieren eines Dotiermaterials in die untere Halbleiterschicht durch die zumindest eine Öffnung der dritten Schutzschicht.
50. Verfahren nach Anspruch 49, wobei das Maskieren des Substrats mit einer dritten Schutzschicht umfasst:
Abscheiden einer zweiten Schicht aus schützendem Lack auf dem Substrat, Belichten der zweiten Schicht aus schützendem Lack unter Verwendung einer zweiten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung entsprechend zu dem zumindest einen Graben auf der oberen Halbleiterschicht zu bilden.
51. Verfahren nach Anspruch 50, das ferner umfasst:
Entfernen der zweiten Schicht aus Lack nach Implantieren des Dotiermaterials und Ausführen eines thermischen Prozesses mit dem Substrat, um das Dotiermaterial zur weiteren Ausbildung des zumindest einen dotierten Gebiets in die untere Halbleiterschicht zu diffundieren.
52. Verfahren nach Anspruch 51, das ferner das Füllen des zumindest einen Grabens auf der oberen Halbleiterschicht mit einem dielektrischen Material umfasst.
53. Verfahren nach Anspruch 52, wobei der zumindest eine Graben gefüllt wird durch Abscheiden von Siliziumoxid entsprechend einem chemischen Dampfabscheidevorgang, und wobei das überschüssige Siliziumoxid und das Siliziumnitrid auf der oberen Halbleiterschicht entfernt werden.
54. Verfahren nach Anspruch 53, wobei das Bilden der zumindest einen leitenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet umfasst:
Maskieren des Substrats mit einer vierten Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen dotierten Gebiet und Ätzen des zumindest einen freigelegten Bereichs des Substrats, um zumindest eine Durchführung durch die zumindest eine dielektrische Einebnungsschicht, das abgeschiedene Siliziumoxid und die dazwischen dielektrische Schicht zu bilden.
55. Verfahren nach Anspruch 54, wobei das Maskieren des Substrats mit der vierten Schutzschicht umfasst:
Abscheiden einer dritten Schicht aus schützendem Lack auf der zumindest einen dielektrischen Einebnungsschicht, Belichten der dritten Schicht aus Lack unter Verwendung der zweiten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung zu bilden.
56. Verfahren nach Anspruch 55, wobei das Ätzen des zumindest einen freigelegten Bereichs auf dem Substrat das Trockenätzen der zumindest einen dielektrischen Einebnungsschicht und des darunter liegenden abgeschiedenen Siliziumoxids und der dazwischen liegenden dielektrischen Schicht umfasst.
57. Verfahren nach Anspruch 56, wobei das Bilden der zumindest einen leitenden Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor umfasst:
Maskieren des Substrats mit einer fünften Schutzschicht mit zumindest einer Öffnung entsprechend zu dem zumindest einen Feldeffekttransistor und Ätzen des zumindest einen freigelegten Bereichs des Substrats entsprechend der zumindest einen Öffnung, um eine Durchführung durch die zumindest eine dielektrische Einebnungsschicht zu bilden.
58. Verfahren nach Anspruch 57, wobei das Maskieren des Substrats mit einer fünften Schutzschicht umfasst:
Abscheiden einer vierten Schicht aus schützendem Lack, Belichten des Lacks durch Verwendung einer dritten Belichtungsmaske und Entwickeln des Lacks, um die zumindest eine Öffnung entsprechend zu dem zumindest einen Feldeffekttransistor zu bilden.
59. Verfahren nach Anspruch 58, das ferner umfasst:
Füllen der zumindest einen Durchführung von der oberen Oberfläche der dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet mit reduziertem Widerstand und der zumindest einen Durchführung von der oberen Oberfläche der dielektrischen Einebnungsschicht zu dem zumindest einen Feldeffekttransistor mit einem leitenden Material.
60. Verfahren nach Anspruch 59, wobei die Durchführungen während eines gemeinsamen Füllschritts gefüllt werden.
61. Verfahren nach Anspruch 60, wobei das leitende Material Wolfram aufweist.
62. Verfahren nach Anspruch 61, das ferner das Entfernen des überschüssigen leitenden Materials mittels eines chemisch-mechanischen Poliervorgangs umfasst.
63. Verfahren nach Anspruch 62, wobei das Dotiermaterial Bor oder Phosphor aufweist.
64. Verfahren nach Anspruch 63, das ferner das Abscheiden zweier dielektrischer Einebnungsschichten und Polieren der oberen Einebnungsschicht umfasst.
65. Verfahren nach Anspruch 64, wobei das Ätzen der Durchführungen von der oberen Oberfläche der Einebnungsschicht zu dem zumindest einen dotierten Gebiet und dem zumindest Feldeffekttransistor ein Trockenätzen aufweist.
66. Verfahren nach Anspruch 65, wobei die obere Halbleiterschicht Silizium aufweist.
67. Verfahren nach Anspruch 66, wobei die dazwischen liegende dielektrische Schicht Siliziumoxid aufweist.
68. Verfahren nach Anspruch 67, wobei die untere Halbleiterschicht Silizium aufweist.
69. Verfahren nach Anspruch 68, wobei der zumindest eine Feldeffekttransistor ein CMOS-Transistor ist.
70. Verfahren nach Anspruch 69, wobei das Bilden des zumindest einen Grabens das Ätzen der oberen Halbleiterschicht zur Freilegung zumindest eines Bereichs der dazwischen liegenden dielektrischen Schicht umfasst.
71. Feldeffekttransistor, der auf einem Substrat gebildet ist, wobei das Substrat zumindest eine obere und eine untere Halbleiterschicht und eine dazwischen liegende dielektrische Schicht aufweist, wobei der Transistor umfasst:
zumindest ein dotiertes Gebiet in der unteren Halbleiterschicht; und
zumindest einen elektrischen Kontakt, der das zumindest eine Gebiet mit reduziertem Widerstand kontaktiert.
72. Feldeffekttransistor nach Anspruch 71, der ferner zumindest eine dielektrische Einebnungsschicht aufweist, und wobei der zumindest eine Kontakt eine leitende Durchführung von der oberen Oberfläche der zumindest einen dielektrischen Einebnungsschicht zu dem zumindest einen dotierten Gebiet aufweist.
73. Feldeffekttransistor nach Anspruch 72, wobei die zumindest eine leitende Durchführung ein Kontaktloch aufweist, das zumindest mit einem leitenden Material gefüllt ist.
74. Feldeffekttransistor nach Anspruch 73, wobei das zumindest eine leitende Material Wolfram aufweist.
75. Feldeffekttransistor nach Anspruch 74, wobei das zumindest eine Gebiet mit verringertem Widerstand zumindest eine Dotierstoff mit einer Konzentration von 1019-1021 Atome/cm3 aufweist.
76. Feldeffekttransistor nach Anspruch 75, wobei der zumindest eine Dotierstoff Bor oder Phosphor aufweist.
77. Feldeffekttransistor nach Anspruch 76, wobei die dielektrische Einebnungsschicht eine darunter liegende Schicht aus SiON und eine darüber liegende Schicht aus Siliziumoxid aufweist.
78. Feldeffekttransistor nach Anspruch 77, wobei die dazwischen liegende dielektrische Schicht Siliziumoxid aufweist.
79. Feldeffekttransistor nach Anspruch 78, wobei die obere und die untere Halbleiterschicht Silizium aufweisen.
80. Feldeffekttransistor nach Anspruch 79, wobei der Feldeffekttransistor ein CMOS- Transistor ist.
81. Feldeffekttransistor nach Anspruch 80, der ferner Flachgrabenisolationsstrukturen umfasst, die in der oberen Siliziumschicht gebildet sind.
82. Feldeffekttransistor nach Anspruch 81, wobei die zumindest eine leitende Durchführung durch die darüber liegende und die darunter liegende dielektrische Einebnungsschicht, die Flachgrabenisolationsstruktur und die dazwischen liegende dielektrische Schicht gebildet ist.
DE10219107A 2002-04-29 2002-04-29 SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat Expired - Fee Related DE10219107B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10219107A DE10219107B4 (de) 2002-04-29 2002-04-29 SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
US10/284,114 US20030203546A1 (en) 2002-04-29 2002-10-30 SOI transistor element having an improved backside contact and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10219107A DE10219107B4 (de) 2002-04-29 2002-04-29 SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat

Publications (2)

Publication Number Publication Date
DE10219107A1 true DE10219107A1 (de) 2003-11-13
DE10219107B4 DE10219107B4 (de) 2011-03-31

Family

ID=29224873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10219107A Expired - Fee Related DE10219107B4 (de) 2002-04-29 2002-04-29 SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat

Country Status (2)

Country Link
US (1) US20030203546A1 (de)
DE (1) DE10219107B4 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116623A (ja) * 2003-10-03 2005-04-28 Nec Electronics Corp 半導体装置およびその製造方法
EP1585171A1 (de) * 2004-04-07 2005-10-12 Andrea Pizzarulli SOI Schaltung mit reduzierter Uebersprech-interferenz und ihr Herstellungsverfahren
JP4664631B2 (ja) * 2004-08-05 2011-04-06 株式会社東芝 半導体装置及びその製造方法
KR100592740B1 (ko) * 2004-12-03 2006-06-26 한국전자통신연구원 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
US7923362B2 (en) * 2005-06-08 2011-04-12 Telefunken Semiconductors Gmbh & Co. Kg Method for manufacturing a metal-semiconductor contact in semiconductor components
US7262109B2 (en) * 2005-08-03 2007-08-28 Texas Instruments Incorporated Integrated circuit having a transistor level top side wafer contact and a method of manufacture therefor
US7528065B2 (en) * 2006-01-17 2009-05-05 International Business Machines Corporation Structure and method for MOSFET gate electrode landing pad
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
US7402866B2 (en) * 2006-06-27 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US20080305613A1 (en) * 2007-06-07 2008-12-11 Advanced Micro Devices, Inc. Method for fabricating an soi defined semiconductor device
US7867893B2 (en) * 2007-06-28 2011-01-11 International Business Machines Corporation Method of forming an SOI substrate contact
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
JP5096055B2 (ja) * 2007-07-02 2012-12-12 ローム株式会社 Ｃｍｏｓ型半導体集積回路の製造方法
US20090121287A1 (en) * 2007-11-14 2009-05-14 Kerry Bernstein Dual wired integrated circuit chips
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8017471B2 (en) 2008-08-06 2011-09-13 International Business Machines Corporation Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US7843005B2 (en) * 2009-02-11 2010-11-30 International Business Machines Corporation SOI radio frequency switch with reduced signal distortion
US8133774B2 (en) * 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
US20100276810A1 (en) * 2009-05-04 2010-11-04 Vanguard International Semiconductor Corporation Semiconductor device and fabrication method thereof
US7960282B2 (en) * 2009-05-21 2011-06-14 Globalfoundries Singapore Pte. Ltd. Method of manufacture an integrated circuit system with through silicon via
US8680617B2 (en) * 2009-10-06 2014-03-25 International Business Machines Corporation Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
CN101771088A (zh) * 2010-01-21 2010-07-07 复旦大学 Pn结和肖特基结混合式二极管及其制备方法
FR2970811B1 (fr) * 2011-01-24 2013-01-25 Commissariat Energie Atomique Dispositif a effet de champ muni d'une contre-électrode amincie et procédé de réalisation
EP2500933A1 (de) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Mehrschichtige Strukturen und Verfahren zur Herstellung von Halbleitervorrichtungen
FR2973565B1 (fr) * 2011-04-04 2014-04-04 Commissariat Energie Atomique Transistor a effet de champ avec prise de contre-electrode decalee
US8916443B2 (en) * 2012-06-27 2014-12-23 International Business Machines Corporation Semiconductor device with epitaxial source/drain facetting provided at the gate edge
US9887123B2 (en) 2014-10-24 2018-02-06 Newport Fab, Llc Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method
CN108206194B (zh) * 2016-12-20 2020-08-25 中芯国际集成电路制造(上海)有限公司 图像传感器及其制造方法
US10699963B2 (en) * 2017-08-31 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with isolation feature
CN111883541A (zh) * 2020-06-30 2020-11-03 复旦大学 一种用于三维封装的soi有源转接板及其制备方法
CN114256234A (zh) * 2020-11-20 2022-03-29 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN113903660B (zh) * 2021-09-30 2022-08-19 武汉新芯集成电路制造有限公司 半导体器件的制造方法
CN113903661A (zh) * 2021-09-30 2022-01-07 武汉新芯集成电路制造有限公司 半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749165A2 (de) * 1995-06-16 1996-12-18 Mitsubishi Denki Kabushiki Kaisha Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
US5751041A (en) * 1995-10-23 1998-05-12 Denso Corporataion Semiconductor integrated circuit device
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4441724A1 (de) * 1994-11-23 1996-05-30 Siemens Ag SOI-Substrat
JP2000243967A (ja) * 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
US6320225B1 (en) * 1999-07-13 2001-11-20 International Business Machines Corporation SOI CMOS body contact through gate, self-aligned to source- drain diffusions
US6352895B1 (en) * 2000-03-15 2002-03-05 International Business Machines Corporation Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749165A2 (de) * 1995-06-16 1996-12-18 Mitsubishi Denki Kabushiki Kaisha Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
US5751041A (en) * 1995-10-23 1998-05-12 Denso Corporataion Semiconductor integrated circuit device
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer

Also Published As

Publication number Publication date
US20030203546A1 (en) 2003-10-30
DE10219107B4 (de) 2011-03-31

Similar Documents

Publication Publication Date Title
DE10219107B4 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE10201314A1 (de) Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen
DE102005010944B4 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE19654280A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE10224160A1 (de) Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102009021480B4 (de) Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
DE102014118948B4 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung
DE102018125151A1 (de) Halbleiterstruktur einschliesslich isolierungen und verfahren zum herstellen derselben
DE10314505B4 (de) Verbesserte Diodenstruktur für Soi-Schaltungen
DE10319497B4 (de) Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem ohmschen Substratkontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R020 Patent grant now final
R020 Patent grant now final

Effective date: 20110817

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121101