[go: up one dir, main page]

DE102018009132A1 - Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung - Google Patents

Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung Download PDF

Info

Publication number
DE102018009132A1
DE102018009132A1 DE102018009132.6A DE102018009132A DE102018009132A1 DE 102018009132 A1 DE102018009132 A1 DE 102018009132A1 DE 102018009132 A DE102018009132 A DE 102018009132A DE 102018009132 A1 DE102018009132 A1 DE 102018009132A1
Authority
DE
Germany
Prior art keywords
epitaxial
diode
substrate
diffusion region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018009132.6A
Other languages
English (en)
Inventor
James Allan Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Inc
Original Assignee
Littelfuse Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Inc filed Critical Littelfuse Inc
Publication of DE102018009132A1 publication Critical patent/DE102018009132A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/021Manufacture or treatment of breakdown diodes
    • H10D8/022Manufacture or treatment of breakdown diodes of Zener diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/021Manufacture or treatment of breakdown diodes
    • H10D8/024Manufacture or treatment of breakdown diodes of Avalanche diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/20Breakdown diodes, e.g. avalanche diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/422PN diodes having the PN junctions in mesas
    • H10P14/6349
    • H10W20/056
    • H10W70/481
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/045Manufacture or treatment of PN junction diodes
    • H10W90/726

Landscapes

  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Details Of Television Scanning (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Ein transientes Spannungsunterdrückungs-(TVS)-Bauelement kann eine in einem Substrat gebildete Substratbasis enthalten, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst. Das TVS-Bauelement kann weiter eine eine erste Dicke umfassende und auf einer ersten Seite des Substrats auf der Substratbasis angeordnete Epitaxieschicht enthalten. Die Epitaxieschicht kann weiter einen ersten Epitaxieabschnitt, wobei der erste Epitaxieabschnitt eine erste Dicke umfasst, undvon einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet wird, und einen zweiten Epitaxieabschnitt enthalten, wobei der zweite Epitaxieabschnitt einen oberen Bereich, welcher obere Bereich von dem zweiten Leitfähigkeitstyp gebildet wird, umfasst und eine zweite, zu der ersten Dicke geringere Dicke aufweist. Ein vergrabener Diffusionsbereich kann in einem unteren Abschnitt der Epitaxischicht in dem zweiten Epitaxiebereich angeordnet sein, wobei der vergrabene Diffusionsbereich von einem Halbleiter des ersten Leitfähigkeitstyps gebildet wird, wobei der erste Abschnitt elektrisch von dem oberen Bereich des zweiten Abschnitts isoliert ist.

Description

  • Hintergrund
  • Gebiet
  • Ausführungsformen beziehen sich auf das Gebiet von Schaltkreis-Schutzbauelementen einschließlich Sicherungs-Bauelementen.
  • Diskussion verwandten Fachgebiets
  • Halbleiterbauelemente wie transiente Spannungsunterdrückung-(TVS)-Bauelemente können als einseitig gerichtete Bauelemente oder als zweiseitig gerichtete Bauelemente hergestellt werden. In dem Fall von zweiseitig gerichteten Bauelementen, kann ein erstes Bauelement auf einer ersten Seite einer Halbleiter-Platte bzw. eines Halbleiter-Plättchens (Chip) hergestellt werden, während ein zweites Bauelement auf einer zweiten Seite der Halbleiterplatte hergestellt werden kann. Zweiseitig gerichtete Bauelemente können symmetrische Bauelemente, wo das erste Bauelement und das zweite Bauelement die gleichen sind, ebenso wie asymmetrische Bauelemente enthalten, wo das erste Bauelement und das zweite Bauelement sich in ihren Eigenschaften unterscheiden.
  • Während derartige zweiseitig gerichtete Bauelemente einige Flexibilität beim unabhängigen Auslegen elektrischer Eigenschaften der unterschiedlichen Bauelemente auf unterschiedlichen Seiten einer Halbleiterplatte bereitstellen, kann die Einkapselung derartiger Bauelemente relativ komplex sein.
  • Mit Bezug auf diese und andere Überlegungen wird die vorliegende Offenbarung bereitgestellt.
  • Zusammenfassung
  • Beispielhafte Ausführungsformen sind auf verbesserte TVS-Bauelemente und Techniken zur Bildung von TVS-Bauelementen gerichtet.
  • In einer Ausführungsform kann ein transientes Spannungsunterdrückungs-(TVS)-Bauelement enthalten: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitungstyps umfasst, und eine eine erste Dicke umfassende und auf der Substratbasis auf einer ersten Seite des Substrats angeordnete Epitaxieschicht. Die Epitaxieschicht kann einen ersten Epitaxieabschnitt, wobei der erste Epitaxieabschnitt eine erste Dicke umfasst und von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet wird, und einen zweiten Epitaxieabschnitt enthalten, wobei der zweite Epitaxieabschnitt einen oberen Bereich, welcher obere Bereich von einem zweiten Leitfähigkeitstyp gebildet wird, umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist. Ein vergrabener Diffusionsbereich kann in einem unteren Abschnitt der Epitaxieschicht in dem zweiten Epitaxiebereich angeordnet sein, wobei der vergrabene Diffusionsbereich von einem Halbleiter eines ersten Leitfähigkeitstyps gebildet wird, wobei der erste Abschnitt elektrisch von dem oberen Bereich des zweiten Abschnitts isoliert ist.
  • Bei einer weiteren Ausführungsform kann eine transiente Spannungsunterdrückungs-(TVS)-Bauelementeinheit ein TVS-Bauelement enthalten, wo das TVS-Bauelement eine in einem Substrat gebildete Substratbasis umfasst. Die Substratbasis kann einen Halbleiter eines ersten Leitfähigkeitstyps, eine eine erste Dicke umfassende und auf der Substratbasis auf einer ersten Seite des Substrats angeordnete Epitaxieschicht enthalten. Die Epitaxieschicht kann weiter einen ersten Epitaxieabschnitt, wobei der erste Epitaxieabschnitt die erste Dicke umfasst und von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet wird, einen zweiten Epitaxieabschnitt, wobei der zweite Epitaxieabschnitt einen oberen Bereich, welcher obere Bereich von einem zweiten Leitfähigkeitstyp gebildet wird, umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist, enthalten, wobei ein vergrabener Diffusionsbereich in einem unteren Bereich der Epitaxieschicht in dem zweiten Epitaxieabschnitt angeordnet ist, wobei der vergrabene Diffusionsbereich von einem Halbleiter des ersten Leitfähigkeitstyps gebildet wird. Die TVS-Bauelementeinheit kann weiter einen Leitungsrahmen enthalten, wobei der Leitungsrahmen mit dem TVS-Bauelement auf der ersten Seite des Substrats verbunden ist.
  • Bei einer weiteren Ausführungsform kann ein Verfahren ein Bereitstellen eines Substrats mit einer Basisschicht eines ersten Leitfähigkeitstyps und ein Bilden einer Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht enthalten, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet ist und eine erste Dicke aufweist. Das Verfahren kann weiter ein Bilden eines ersten Epitaxieabschnitts und eines zweiten Epitaxieabschnitts innerhalb der Epitaxieschicht enthalten, wobei der erste Epitaxieabschnitt elektrisch von dem zweiten Epitaxieabschnitt isoliert ist. Das Verfahren kann ein Bilden eines vergrabenen Diffusionsbereichs in dem zweiten Epitaxieabschnitt enthalten, wobei sich der vergrabene Diffusionsbereich wenigstens zu einer Zwischenschicht zwischen der Epitaxieschicht und der Substratbasis erstreckt, wobei der vergrabene Diffusionsbereich den ersten Leitfähigkeitstyp umfasst, wobei der vergrabene Diffusionsbereich einen oberen Bereich des zweiten Epitaxieabschnitts definiert, wobei der obere Bereich den zweiten Leitfähigkeitstyp umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist.
  • Figurenliste
    • 1 veranschaulicht ein TVS-Bauelement gemäß Ausführungsformen der Offenbarung,
    • 2 veranschaulicht eine TVS-Bauelementeinheit gemäß anderen Ausführungsformen der Offenbarung und
    • 3 stellt einen beispielhaften Verfahrensablauf gemäß Ausführungsformen der Offenbarung dar.
  • Beschreibung von Ausführungsformen
  • Die vorliegenden Ausführungsformen werden nun hiernach ausführlicher mit Bezug auf die begleitenden Zeichnungen, in denen beispielhafte Ausführungsformen gezeigt sind, beschrieben werden. Die Ausführungsformen sind nicht als auf die hierin dargelegten Ausführungsformen beschränkt aufzufassen. Diese Ausführungsformen sind vielmehr vorgesehen, damit diese Offenbarung gründlich und vollständig wird und ihr Umfang den Fachleuten voll vermittelt werden wird. In den Zeichnungen bezeichnen gleiche Bezugszeichen durchgehend gleiche Elemente.
  • In der folgenden Beschreibung und/oder den Patentansprüchen können die Ausdrücke „auf“, „darüberliegend“, „angeordnet auf“ und „über“ in der nachfolgenden Beschreibung und den Patentansprüchen benutzt werden. „Auf“, „darüberliegend“, „angeordnet auf“ und „über“ können benutzt werden, um anzuzeigen, dass sich zwei oder mehrere Elemente in direktem körperlichen Kontakt miteinander befinden. Ebenso können die Ausdrücke „auf“, „darüberliegend“, „angeordnet auf“ und „über“ bedeuten, dass zwei oder mehrere Elemente nicht in direktem Kontakt miteinander sind. Zum Beispiel kann „über“ bedeuten, dass ein Element über einem anderen Element ist, während sie einander nicht berühren und ein anderes Element oder Elemente zwischen den zwei Elementen aufweisen können.
  • In verschiedenen Ausführungsformen sind neue Bauelement-Strukturen und Techniken zur Bildung eines zweiseitig gerichteten TVS-Bauelements vorgesehen.
  • 1 veranschaulicht ein TVS-Bauelement 100 gemäß Ausführungsformen der Offenbarung. Das TVS-Bauelement 100 kann eine in dem Substrat 101 gebildete Substratbasis 102 enthalten. Die Substratbasis 102 kann von einem Halbleiter eines ersten Leitfähigkeitstyps wie einem p-Typ-Halbleiter gebildet werden. Das TVS-Bauelement 100 kann weiter eine auf der Substratbasis 102 auf einer ersten Seite des Substrats 100 (Oberseite in 1) wie gezeigt angeordnete Epitaxieschicht 104 enthalten. Die Epitaxieschicht 104 kann von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet werden. Zum Beispiel kann die Epitaxieschicht n-Typ-Silizium sein, wenn die Substratbasis 102 p-Typ-Silizium ist. Zum Beispiel kann die Epitaxieschicht p-Typ-Silizium sein, wenn die Substratbasis 102 n-Typ-Silizium ist. Derart kann ein p-n-Übergang an der Grenzfläche 124 zwischen der Substratbasis und der Epitaxieschicht 104 gebildet sein. Die Epitaxieschicht 104 kann weiter einen ersten Epitaxieabschnitt 106 und einen zweiten Epitaxieabschnitt 108 umfassen. Wie gezeigt sind der erste Epitaxieabschnitt 106 und der zweite Epitaxieabschnitt 108 auf einer ersten Seite des Substrats 101 angeordnet. Der erste Epitaxieabschnitt 106 ist elektrisch von dem zweiten Epitaxieabschnitt 108 kraft einer Isolationsstruktur 110 isoliert. Wie gezeigt erstreckt sich die Isolationsstruktur 110 von der Oberfläche der ersten Seite des Substrats 101 in die Substratbasis 102. Die Isolationsstruktur 110 kann auf bekannte Weise wie unter Benutzung eines Grabenisolators gebildet sein.
  • Als solcher bildet der erste Epitaxieabschnitt 106 eine erste Diode 118 in Verbindung mit der Substratbasis 102. Als solcher bildet der zweite Epitaxieabschnitt 108 in Verbindung mit der Substratbasis 102 eine zweite Diode 120. Gemäß verschiedenen Ausführungsformen der Offenbarung unterscheidet sich die erste Diode 118 von der zweiten Diode 120 in einer Durchbruchspannung oder einer Kombination von Durchbruchspannung und Leistungskapazität. Zum Beispiel wie nachfolgend eingehend erläutert kann die Durchbruchspannung des zweiten Epitaxieabschnitts 108 im Vergleich zu der Durchbruchspannung des ersten Epitaxieabschnitts 106 vermöge eines oberen Bereichs 132 des zweiten Epitaxieabschnitts 108 der Epitaxieschicht 104 mit einer relativ geringeren Dicke im Vergleich zu dem ersten Epitaxieabschnitt 106 geringer sein. Zum Beispiel kann die erste Schichtdicke des ersten Epitaxieabschnitts 106 zwischen 20 µm und 80 µm in einigen Ausführungsformen sein, während die Dicke des oberen Bereichs 132 für eine gegebene erste Schichtdicke des ersten Epitaxieabschnitts 106 geringer als die gegebene erste Schichtdicke sein kann.
  • Wie weiter in 1 gezeigt sind die innerhalb des Substrats 101 gebildeten erste und zweite Diode 118, 120 elektrisch in Reihe in einer Anode-zu-Anode-Konfiguration angeordnet. Die jeweiligen Kathoden der ersten Diode 118 und der zweiten Diode 120 können elektrisch durch einen auf der ersten Seite des Substrats 101 gebildeten Kontakt 114 beziehungsweise einen Kontakt 116 kontaktiert sein. Als solches kann das TVS-Bauelement 100 ein asymmetrisch einseitiges, zweiseitig gerichtetes Bauelement bilden, wo beiden Dioden auf der gleichen Seite des Substrats 101 gebildet werden.
  • Der Grad an Spannungs-Asymmetrie zwischen der ersten Diode 118 und der zweiten Diode 120 kann durch ein Einstellen der relativen Dicke der ersten Schichtdicke des ersten Epitaxieabschnitts 106 im Vergleich zu der zweiten Schichtdicke des zweiten Epitaxieabschnitts 108 festgelegt sein. Zum Beispiel wird die Epitaxieschicht 104 in verschiedenen Ausführungsformen anfänglich als eine Deckschicht auf der Substratbasis 102 gebildet, damit das Dotierstoffniveau eines Dotierstoffs einer ersten Leitfähigkeit das gleiche in der Epitaxieschicht 104 in unterschiedlichen Bereichen innerhalb der X-Y Ebene wie in dem ersten Epitaxieabschnitt 106 und dem zweiten Epitaxieabschnitt 108 ist. Während der erste Epitaxieabschnitt 106 nach der anfänglichen Bildung der Epitaxieschicht 104 mit einer einheitlichen Dicke unverändert bleiben kann, kann der zweite Epitaxieabschnitt 108 der Epitaxieschicht 104 selektiv auf eine Weise behandelt werden, um die Dicke des Abschnitts der Epitaxieschicht 104, die den Dotierstoff des ersten Leitfähigkeitstyps des zweiten Epitaxieabschnitts 108 aufweist, zu reduzieren. Insbesondere kann ein vergrabener Diffusionsbereich 112 in dem Bereich zwischen der Substratbasis 102 und der Epitaxieschicht 104 gebildet werden.
  • In verschiedenen Ausführungsformen kann der vergrabene Diffusionsbereich 112 in unterschiedlichen Prozessen gebildet werden. In einem Beispiel kann der vergrabene Diffusionsbereich 112 durch Ionenimplantation mit einer geeigneten Ionenenergie und Ionendosis gebildet werden. Das Vorhandensein des vergrabenen Diffusionsbereiches 112 reduziert die Dicke des Abschnitts des zweiten Epitaxieabschnitts 108 eines ersten Leitfähigkeitstyps im Vergleich zu der Dicke des ersten Epitaxieabschnitts 106 mit dem ersten Leitfähigkeitstyp wirksam. In dem Fall, wo die Epitaxieschicht 104 n-dotiert ist, wird die Dicke der Epitaxieschicht 104 mit einer n-Typ-Leitfähigkeit durch ein Platzieren eines p-Typ-Dotierstoffbereichs (vergrabener Diffusionsbereich 112) in den unteren Abschnitt der Epitaxieschicht 104 in dem zweiten Epitaxiebereich 108 reduziert werden. Zum Beispiel wird der Ort des p-n-Übergangs von der Grenzfläche 124 der Substratbasis 102 und der Epitaxieschicht 104 (siehe ersten Epitaxieabschnitt 106) auf die Grenzfläche zwischen der Epitaxieschicht 104 und dem vergrabenen Diffusionsbereich 112, gezeigt als Grenzfläche 126, verschoben. Anders gesagt enthält der zweite Epitaxieabschnitt 108 wie in 1 gezeigt einen oberen Bereich 132, der von dem zweiten Leitfähigkeitstyp gebildet wird, und einen unteren, von einem ersten Leitfähigkeitstyp vermöge der Bildung des vergrabenen Diffusionsbereichs 112 gebildeten Bereich 134.
  • Insbesondere kann der vergrabene Diffusionsbereich 112 einen p-Dotierstoff mit einer p-Dotierstoffkonzentration umfassen, wobei die Epitaxieschicht 104 einen n-Dotierstoff mit einer n-Dotierstoffkonzentration umfasst, wobei die p-Dotierstoffkonzentration größer als die n-Dotierstoffkonzentration ist. Anders gesagt kann der vergrabene Diffusionsbereich 112 ein gegendotierter Bereich innerhalb der Epitaxieschicht 104 sein, wo vermöge der die ursprüngliche n-Dotierstoffkonzentration der Epitaxieschicht 104 übersteigenden Dotierstoffkonzentration der gegendotierte Bereich eine p-Typ-Leitfähigkeit aufweist.
  • Natürlich kann der vergrabene Diffusionsbereich 112 bis zur Überlappung mit der Substratbasis 102 die p-Konzentration der Substratbasis 102 lokal erhöhen. In verschiedenen Ausführungsformen kann der vergrabene Diffusionsbereich 112 noch stärker dotiert sein als die Substratbasis 102. Mit anderen Worten kann der vergrabene Diffusionsbereich 112 ein erstes Dotierstoff-Konzentrationsniveau umfassen, wobei die Substratbasis 102 ein zweites Dotierstoff-Konzentrationsniveau umfasst, das kleiner als das erste Dotierstoff-Konzentrationsniveau ist.
  • In einigen Beispielen gemäß unterschiedlichen Ausführungsformen der Offenbarung kann die erste Diode 118 eine Durchbruchspannung aufweisen, die wesentlich größer als die Durchbruchspannung der zweiten Diode 120 ist. Zum Beispiel kann die erste Diode eine Durchbruchspannung von 300 V oder größer aufweisen und die zweite Diode 120 kann eine Durchbruchspannung von 100 V oder weniger aufweisen. Die absoluten Durchbruchspannungen der ersten Diode 118 und der zweiten Diode 120 wie auch der Grad der Durchbruchspannungs-Asymmetrie (die Durchbruchsspannung-Differenz zwischen der ersten Diode 118 und der zweiten Diode 120) kann durch Einstellen der Dicke der Epitaxieschicht 104, der Dotierstoffkonzentration der Epitaxieschicht 104, der Dotierstoffkonzentration in dem vergrabenen Diffusionsbereich 112 und anderer Faktoren eingestellt werden. Wenn die erste Diode 118 mit einer ersten Schichtdicke von 60 µm und einer Durchbruchspannung von 600 V gebildet ist, kann die zweite Diode 120 zum Beispiel durch Festlegen der Dicke des oberen Bereichs 132 durch Bildung des vergrabenen Diffusionsbereichs 112 in dem zweiten Epitaxieabschnitt 108 auf 30 µm gebildet werden, um eine Durchbruchspannung von weniger als 600 V hervorzubringen.
  • Bei zusätzlichen Ausführungsformen kann die Leistungskapazität der ersten Diode 118 und der zweiten Diode 120 festgelegt werden, unterschiedlich voneinander zu sein. Die Leistungskapazität kann durch Einstellen der Flächen des ersten Epitaxieabschnitts 106 und der zweiten Epitaxieschicht 108 innerhalb der Ebene des Substrats 101 (X-Y-Ebene des gezeigten kartesischen Koordinatensystems) eingestellt werden. Die Flächen können durch Bildung von Masken unterschiedlicher Größen eingestellt werden, um den ersten Epitaxieabschnitt 106 und den zweiten Epitaxieabschnitt 108 gemäß in dem Fachgebiet bekannter Techniken zu definieren. Zum Beispiel kann die erste Diode 118 eine Leistungskapazität von 700 W oder größer aufweisen und die zweite Diode kann eine Leistungskapazität von 500 W oder weniger aufweisen. Die Ausführungsformen sind in diesem Zusammenhang nicht beschränkt.
  • Ein Vorteil des Aufbaus der 1 für eine asymmetrische Vorrichtung ist, dass ein Leitungsrahmen an nur einer Seite des Substrats 102 angebracht werden kann, um die verschiedenen Dioden zu kontaktieren. 2 veranschaulicht eine TVS-Bauelementeinheit 150. Die TVS-Bauelementeinheit 150 kann das TVS-Bauelement 100 und einen Leitungsrahmen 160 enthalten, wo der Leitungsrahmen 160 die erste Fläche des TVS-Bauelements 100, meinend die obere Fläche der 1, kontaktiert. In diesem Beispiel kann der Leitungsrahmen 160 ein erstes Teil 162 enthalten, wo das erste Teil 162 an den ersten Epitaxieabschnitt 106 des TVS-Bauelements 100 angeschlossen ist, und kann ein zweites Teil 164 enthalten, das mit dem zweiten Epitaxieabschnitt 108 des TVS-Bauelements 100 verbunden ist. In dem Beispiel von 2 enthält die TVS-Einheit ein Gehäuse 170, welches Gehäuse ein geformtes Gehäuse sein kann. Der Leitungsrahmen 160 kann in geeigneter Weise an dem TVS-Bauelement 100 durch Löten oder ein anderes Verbindungsverfahren befestigt sein.
  • 3 zeigt einen beispielhaften Verfahrensablauf 300 gemäß Ausführungsformen der Offenbarung. Bei Block 302 wird ein Substrat bereitgestellt, wobei das Substrat eine Basisschicht eines ersten Leitfähigkeitstyps enthält. Das Substrat kann zum Beispiel ein p-Typ-Siliziumsubstrat sein, wo die Basisschicht das Substrat selber darstellt. Bei Block 304 wird eine Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht gebildet, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet ist. Als solche kann die Epitaxieschicht n-Typ-Silizium sein, wenn die Substratbasis in p-Typ-Silizium ist. Die Epitaxieschicht kann gemäß bekannten Abscheidungsverfahren gebildet werden. Die Dotierstoffkonzentration in der Epitaxieschicht und die Schichtdicke der Epitaxieschicht können gemäß elektrischen Eigenschaften für eine in dem Substrat zu bildende Diode ausgelegt werden. Bei unterschiedlichen Ausführungsformen kann die Schichtdicke der Epitaxieschicht von 20 µm bis 80 µm reichen. Die Ausführungsformen sind in dieser Hinsicht nicht beschränkt.
  • Bei Block 306 werden ein erster Epitaxieabschnitt und ein zweiter Epitaxieabschnitt innerhalb der Epitaxieschicht gebildet, wobei der erste Epitaxieabschnitt elektrisch von dem zweiten Epitaxieabschnitt isoliert ist. Der erste Epitaxieabschnitt und der zweite Epitaxieabschnitt können durch Erzeugen einer Isolationsstruktur(n) gemäß bekannten Techniken gebildet werden, wobei die Isolationsstrukturen sich durch die Gesamtheit der Epitaxieschicht erstrecken.
  • Bei Block 308 wird ein vergrabener Diffusionsbereich innerhalb des zweiten Epitaxieabschnitts gebildet, wobei die erste Diode und die zweite Diode sich in der Durchbruchspannung unterscheiden. Insbesondere kann der vergrabene Diffusionsbereich von einem ersten Dotierstofftyp gebildet werden, während die Epitaxieschicht, die den zweiten Epitaxiabschnitt enthält, von einem zweiten Dotierstoff-Typ gebildet wird. Der vergrabene Diffusionsbereich kann sich wenigstens zu der Grenzfläche zwischen der Substratbasis und der Epitaxischicht erstrecken und kann innerhalb des zweiten Epitaxiabschnitts ausgedehnt sein, während er sich nicht bis zur oberen Fläche des zweiten Epitaxiabschnitts erstreckt. Auf diese Art kann der vergrabene Diffusionsbereich wirken, um den Ort eines p-n-Übergangs von einer Grenzfläche der Substratbasis und der Epitaxieschicht zu der Grenzfläche zwischen der Epitaxieschicht und der oberen Fläche des vergrabenen Diffusionsbereiches zu verschieben. Diese Verschiebung verringert die Dicke der Halbleiterschicht des ersten Leitungstyps auf der Kathodenseite der Diode, wobei die verringerte Dicke entsprechend die Durchbruchspannung verringert.
  • Während die vorliegenden Ausführungsbeispiele mit Bezug auf bestimmte Ausführungsformen offenbart worden sind, sind zahlreiche Modifikationen, Änderungen und Umstellungen der beschriebenen Ausführungsformen möglich, ohne von dem Gebiet und dem Umfang der vorliegenden, in den angehängten Patentansprüchen definierten Offenbarung abzuweichen. Entsprechend sind die vorliegenden Ausführungsbeispiele nicht auf die beschriebenen Ausführungsformen beschränkt und können den vollen, durch die Sprache der folgenden Patentansprüche und Äquivalente davon definierten Umfang aufweisen.

Claims (18)

  1. Transientes Spannungsunterdrückungs-(TVS)-Bauelement umfassend: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, und eine eine erste Dicke umfassende und auf einer ersten Seite des Substrats auf der Substratbasis angeordnete Epitaxieschicht, wobei die Epitaxieschicht weiter umfasst: einen ersten Epitaxieabschnitt, wobei der erste Epitaxieabschnitt eine erste Dicke umfasst und von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet wird, einen zweiten Epitaxieabschnitt, wobei der zweite Epitaxieabschnitt einen oberen Bereich, welcher obere Bereich von dem zweiten Leitfähigkeitstyp gebildet wird, umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist, wobei ein vergrabener Diffusionsbereich in einem unteren Abschnitt der Epitaxieschicht in dem zweiten Epitaxiebereich angeordnet ist, wobei der vergrabene Diffusionsbereich von einem Halbleiter des ersten Leitfähigkeitstyps gebildet wird, und wobei der erste Abschnitt elektrisch von dem oberen Bereich des zweiten Abschnitts isoliert ist.
  2. TVS-Bauelement gemäß Anspruch 1, wobei der erste Abschnitt eine erste Diode bildet, wobei der zweite Abschnitt eine zweite Diode bildet und wobei sich die erste Diode von der zweiten Diode in einer Durchbruchspannung oder einer Kombination von Durchbruchspannung und Leistungskapazität unterscheidet.
  3. TVS-Bauelement gemäß Anspruch 2, wobei die erste Diode und die zweite Diode elektrisch in Reihe Anode-zu-Anode angeordnet sind.
  4. TVS-Bauelement nach Anspruch 1, wobei die erste Dicke zwischen 20 µm bis 80 µm ist.
  5. TVS-Bauelement nach Anspruch 1, wobei der vergrabene Diffusionsbereich in die Substratbasis ausgedehnt ist.
  6. TVS-Bauelement nach Anspruch 1, wobei der vergrabene Diffusionsbereich ein erstes Dotierstoff-Konzentrationsniveau umfasst und wobei die Substratbasis eine zweite Dotierstoffkonzentration umfasst, die geringer als die erste Dotierstoffkonzentration ist.
  7. TVS-Bauelement nach Anspruch 1, wobei der vergrabene Diffusionsbereich einen p-Dotierstoff mit einer p-Dotierstoffkonzentration aufweist, wobei die Epitaxieschicht einen n-Dotierstoff mit einer n-Dotierstoffkonzentration umfasst, wobei die p-Dotierstoffkonzentration größer als die n-Dotierstoffkonzentration ist, wobei der verborgene Diffusionsbereich einen gegendotierten Bereich innerhalb der Epitaxieschicht umfasst, wobei der gegendotierte Bereich eine p-Typ-Leitfähigkeit umfasst.
  8. TVS-Bauelement nach Anspruch 2, wobei die erste Diode eine Durchbruchspannung von 300 V oder größer umfasst und wobei die zweite Diode eine Durchbruchspannung von 100 V oder weniger umfasst.
  9. TVS-Bauelement nach Anspruch 2, wobei die erste Diode eine Leistungskapazität von 700 W oder gößer umfasst und wobei die zweite Diode eine Leistungskapazität von 500 W oder weniger umfasst.
  10. Transiente Spannungsunterdrückungs-(TVS)-Bauelementeinheit umfassend: ein TVS-Bauelement, wobei das TVS-Bauelement umfasst: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, eine eine erste Dicke umfassende und auf der Substratbasis auf einer ersten Seite des Substrats angeordnete Epitaxieschicht, wobei die Epitaxieschicht weiter umfasst: einen ersten Epitaxieabschnitt, wobei der erste Epitaxieabschnitt die erste Dicke umfasst und von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet wird, einen zweiten Epitaxieabschnitt, wobei der zweite Epitaxieabschnitt einen oberen Bereich, welcher obere Bereich von dem zweiten Leitfähigkeitstyp gebildet wird, umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist, wobei der vergrabene Diffusionsbereich in einem unteren Bereich der Epitaxieschicht in dem zweiten Epitaxieabschnitt angeordnet ist, wobei der vergrabene Diffusionsbereich von einem Halbleiter des ersten Leitfähigkeitstyps gebildet wird, und einen Leitungsrahmen, wobei der Leitungsrahmen mit dem TVS-Bauelement auf der ersten Seite des Substrats verbunden ist.
  11. TVS-Bauelementeinheit nach Anspruch 10, wobei der Leitungsrahmen nur an der ersten Seite des TVS- Bauelements angeordnet ist.
  12. TVS-Bauelementeinheit nach Anspruch 10, wobei der erste Epitaxieabschnitt elektrisch von dem zweiten Abschnitt isoliert ist.
  13. TVS-Bauelementeinheit nach Anspruch 10, wobei der erste Epitaxieabschnitt eine erste Diode bildet, wobei der zweite Epitaxieabschnitt eine zweite Diode bildet und wobei die erste Diode sich von der zweiten Diode in einer Durchbruchspannung unterscheidet.
  14. TVS-Bauelementeinheit nach Anspruch 13, wobei die erste Diode und die zweite Diode elektrisch in Reihe Anode-zu-Anode angeordnet sind.
  15. Verfahren umfassend: Bereitstellen eines Substrats mit einer Basisschicht eines ersten Leitfähigkeitstyps, Bilden einer Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet wird und eine erste Dicke aufweist, Bilden eines ersten Epitaxieabschnitts und eines zweiten Epitaxieabschnitts innerhalb der Epitaxieschicht, wobei der erste Epitaxieabschnitt elektrisch von dem zweiten Epitaxieabschnitt isoliert ist, und Bilden eines vergrabenen Diffusionsbereichs in dem zweiten Epitaxieabschnitt, wobei sich der zweite Diffusionsbereich wenigstens zu einer Grenzfläche zwischen der Epitaxieschicht und der Substratbasis erstreckt, wobei der vergrabene Diffusionsbereich den ersten Leitfähigkeitstyp umfasst, wobei der vergrabene Diffusionsbereich einen oberen Bereich des zweiten Epitaxieabschnitts definiert, wobei obere Bereich den zweiten Leitfähigkeitstyp umfasst und eine zweite Dicke aufweist, die geringer als die erste Dicke ist.
  16. Verfahren nach Anspruch 15, wobei der vergrabene Diffusionsbereich durch Ionenimplantation gebildet wird.
  17. Verfahren nach Anspruch 15, wobei der vergrabene Diffusionsbereich einen p-Dotierstoff mit einer p-Dotierstoffkonzentration umfasst, wobei die Epitaxieschicht einen n-Dotierstoff mit einer n-Dotierstoffkonzentration umfasst, wobei die p-Dotierstoffkonzentration größer als die n-Dotierstoffkonzentration ist, wobei der vergrabene Diffusionsbereich einen gegendotierten Bereich innerhalb der Epitaxieschicht umfasst, welcher gegendotierte Bereich eine p-Leitfähigkeit umfasst.
  18. Verfahren nach Anspruch 15 weiter umfassend ein Anfügen eines Leitungsrahmens an das Substrat, wobei der Leitungsrahmen nur an einer ersten Seite des Substrats angeordnet ist.
DE102018009132.6A 2017-11-20 2018-11-20 Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung Ceased DE102018009132A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/817,523 2017-11-20
US15/817,523 US20190157263A1 (en) 2017-11-20 2017-11-20 Asymmetric transient voltage suppressor device and methods for formation

Publications (1)

Publication Number Publication Date
DE102018009132A1 true DE102018009132A1 (de) 2019-05-23

Family

ID=66336249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018009132.6A Ceased DE102018009132A1 (de) 2017-11-20 2018-11-20 Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung

Country Status (5)

Country Link
US (1) US20190157263A1 (de)
KR (1) KR102712906B1 (de)
CN (1) CN109817726B (de)
DE (1) DE102018009132A1 (de)
TW (1) TWI772556B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837984B (zh) * 2022-12-02 2024-04-01 台灣茂矽電子股份有限公司 瞬態電壓抑制二極體結構之製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
DE102007024355B4 (de) * 2007-05-24 2011-04-21 Infineon Technologies Ag Verfahren zum Herstellen einer Schutzstruktur
US7989923B2 (en) * 2008-12-23 2011-08-02 Amazing Microelectronic Corp. Bi-directional transient voltage suppression device and forming method thereof
US8698196B2 (en) * 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
US8835976B2 (en) * 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
TWI559490B (zh) * 2012-07-05 2016-11-21 力特福斯股份有限公司 電路保護構件及用於電路保護構件的消弧裝置
US9048106B2 (en) * 2012-12-13 2015-06-02 Diodes Incorporated Semiconductor diode assembly
US9853119B2 (en) * 2014-01-31 2017-12-26 Bourns, Inc. Integration of an auxiliary device with a clamping device in a transient voltage suppressor
US9257420B2 (en) * 2014-02-04 2016-02-09 Stmicroelectronics (Tours) Sas Overvoltage protection device
TWI563627B (en) * 2014-06-13 2016-12-21 Richtek Technology Corp Transient voltage suppression device and manufacturing method thereof
KR101649222B1 (ko) * 2014-10-17 2016-08-19 주식회사 시지트로닉스 비대칭 활성영역 조절에 의한 양방향 정전기, 전자기 간섭 및 서지 방호용 반도체 소자 및 그 제조 방법
CN105826379B (zh) * 2015-01-08 2020-06-09 联华电子股份有限公司 半导体结构及其制作方法
CN104851919B (zh) * 2015-04-10 2017-12-19 矽力杰半导体技术(杭州)有限公司 双向穿通半导体器件及其制造方法
CN105261616B (zh) * 2015-09-22 2018-05-11 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法
TWI601287B (zh) * 2016-12-21 2017-10-01 新唐科技股份有限公司 瞬間電壓抑制二極體裝置及其製造方法

Also Published As

Publication number Publication date
CN109817726B (zh) 2024-09-27
CN109817726A (zh) 2019-05-28
US20190157263A1 (en) 2019-05-23
TW201931566A (zh) 2019-08-01
TWI772556B (zh) 2022-08-01
KR20190058334A (ko) 2019-05-29
KR102712906B1 (ko) 2024-10-04

Similar Documents

Publication Publication Date Title
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE69625815T2 (de) Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis
DE19701189B4 (de) Halbleiterbauteil
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013007363B4 (de) Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
EP2596532B1 (de) Optoelektronisches bauelement
DE102018203693A1 (de) Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10203479A1 (de) Halbleitereinrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102013217225A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
WO2002056387A1 (de) Schottky-diode
DE102018213635B4 (de) Halbleitervorrichtung
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102005034871A1 (de) Halbleitervorrichtung
EP3522233A1 (de) Stapelförmige iii-v-halbleiterdiode
DE102013224856B4 (de) Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben
DE102012212515A1 (de) Halbleitervorrichtung
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
DE1789119B2 (de) Halbleiterbauelement. Ausscheidung aus: 1514855
DE2406807A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final