[go: up one dir, main page]

DE112021002169T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112021002169T5
DE112021002169T5 DE112021002169.9T DE112021002169T DE112021002169T5 DE 112021002169 T5 DE112021002169 T5 DE 112021002169T5 DE 112021002169 T DE112021002169 T DE 112021002169T DE 112021002169 T5 DE112021002169 T5 DE 112021002169T5
Authority
DE
Germany
Prior art keywords
region
trench
semiconductor device
semiconductor substrate
trench bottom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021002169.9T
Other languages
English (en)
Inventor
Toshiyuki Matsui
Kazuki KAMIMURA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112021002169T5 publication Critical patent/DE112021002169T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die ein Halbleitersubstrat mit einem Transistorabschnitt und einem Diodenabschnitt enthält; und eine Emitter-Elektrode und eine Gate-Elektrode umfasst, die über einer Stirnseite des Halbleitersubstrats vorgesehen sind, wobei der Transistorabschnitt mehrere Grabenabschnitte, die elektrisch mit der Gate-Elektrode verbunden sind, einen Driftbereich eines ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat vorgesehen ist, einen Basisbereich eines zweiten Leitfähigkeitstyps, der über dem Driftbereich vorgesehen ist, und einen Grabenboden-Sperrschichtbereich eines zweiten Leitfähigkeitstyps aufweist, der zwischen dem Driftbereich und dem Basisbereich vorgesehen ist und eine höhere Dotierungskonzentration als die des Basisbereichs aufweist, und wobei der Grabenboden-Sperrschichtbereich elektrisch mit der Emitter-Elektrode verbunden ist.

Description

  • HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • Bislang ist in einer Halbleitervorrichtung, in der ein Transistorabschnitt, beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT), und ein Diodenabschnitt in demselben Substrat ausgebildet sind, eine Technologie bekannt, bei der ein Lebensdauerkontrollbereich einschließlich eines Lebensdauerbegrenzers durch Bestrahlung mit Teilchenstrahlen, beispielsweise Heliumionen, in einer vorbestimmten Tiefenlage in dem Halbleitersubstrat bereitgestellt wird (siehe hierzu beispielsweise die Druckschriften 1 und 2).
    • Druckschrift 1: JP 2017-135339 A
    • Druckschrift 2: JP 2014-175517 A
  • TECHNISCHES PROBLEM
  • In einer derartigen Halbleitervorrichtung ist der Lebensdauerkontrollbereich nicht nur im Diodenabschnitt, sondern auch in einem dem Diodenabschnitt benachbarten Bereich des Transistorabschnitts vorgesehen, so dass die Einbringung von Löchern zum Zeitpunkt der Rückerholung unterdrückt wird. Es besteht jedoch das Problem, dass der Bereich des Transistorabschnitts, in dem der Lebensdauerkontrollbereich vorgesehen ist, ein unbrauchbarer Bereich wird, der dann nicht mehr als Transistor arbeitet.
  • ALLGEMEINE OFFENBARUNG
  • Ein erster Aspekt der vorliegenden Erfindung stellt eine Halbleitervorrichtung bereit. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem Transistorabschnitt und einem Diodenabschnitt und eine Emitter-Elektrode und eine Gate-Elektrode, die oberhalb einer Stirnseite des Halbleitersubstrats vorgesehen sind, wobei der Transistorabschnitt mehrere Grabenabschnitte, die elektrisch mit der Gate-Elektrode verbunden sind, einen Driftbereich eines ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat vorgesehen ist, einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs vorgesehen ist; und einen Grabenboden-Sperrschichtbereich eines zweiten Leitfähigkeitstyps aufweist, der zwischen dem Driftbereich und dem Basisbereich vorgesehen ist und eine höhere Dotierungskonzentration als die des Basisbereichs aufweist, und wobei der Grabenboden-Sperrschichtbereich elektrisch mit der Emitter-Elektrode verbunden ist.
  • Der Grabenboden-Sperrschichtbereich kann in einer Draufsicht auf das Halbleitersubstrat der Grabenboden-Sperrschichtbereich in einem dem Diodenabschnitt benachbarten Bereich vorgesehen sein.
  • Eine Breite des Grabenboden-Sperrschichtbereichs in einer Arrayrichtung der mehreren Grabenabschnitte kann 2 µm oder mehr und 100 µm oder weniger betragen.
  • Die Breite des Grabenboden-Sperrschichtbereichs kann 10 µm oder mehr und 50 µm oder weniger betragen.
  • Die Dotierungskonzentration des Grabenboden-Sperrschichtbereichs kann 1E11cm-3 oder mehr und 1E13cm-3 oder weniger betragen.
  • In einer Tiefenrichtung des Halbleitersubstrats kann ein unterer Endbereich des Grabenboden-Sperrschichtbereichs unterhalb unterer Abschnitte der mehreren Grabenabschnitte angeordnet sein.
  • Der Transistorabschnitt kann einen Akkumulationsbereich eines ersten Leitfähigkeitstyps aufweisen, der oberhalb des Grabenboden-Sperrschichtbereichs vorgesehen ist und eine höhere Dotierungskonzentration als die des Driftbereichs aufweist.
  • Der Driftbereich und der Akkumulationsbereich können weiterhin an dem Diodenabschnitt vorgesehen sein.
  • Der Transistorabschnitt kann ferner einen Wannenbereich eines zweiten Leitfähigkeitstyps, der auf der Stirnseite des Halbleitersubstrats vorgesehen ist und sich entlang eines äußeren Umfangs eines aktiven Bereich erstreckt, und eine dielektrische Zwischenlagenschicht aufweisen, die oberhalb des Halbleitersubstrats vorgesehen ist, wobei der Grabenboden-Sperrschichtbereich mit dem Wannenbereich verbunden sein kann und der Wannenbereich elektrisch mit der Emitter-Elektrode verbunden sein kann.
  • Einige von mehreren Mesa-Abschnitte, die über dem Grabenboden-Sperrschichtbereich angeordnet sind, können über ein Kontaktloch, das in der dielektrischen Zwischenlagenschicht vorgesehen ist, elektrisch mit der Emitter-Elektrode verbunden sein.
  • Der Transistorabschnitt kann ferner einen schwebenden Sperrschichtbereich eines zweiten Leitfähigkeitstyps aufweisen, der zwischen dem Driftbereich und dem Basisbereich vorgesehen ist und elektrisch schwebt.
  • In einer Arrayrichtung der mehreren Grabenabschnitte kann ein Abstand zwischen dem Grabenboden-Sperrschichtbereich und dem schwebenden Sperrschichtbereich gleich oder größer als ein Abstand der mehreren Grabenabschnitte sein, und 10 µm oder weniger betragen.
  • In einer Erstreckungsrichtung der mehreren Grabenabschnitte kann ein Abstand zwischen dem Wannenbereich und dem schwebenden Sperrschichtbereich gleich oder größer als der Abstand sein, und 10 µm oder weniger betragen.
  • Der zusammenfassende Satz beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1 zeigt ein Beispiel für eine obere Oberfläche einer Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform.
    • 2A ist eine vergrößerte Ansicht, die ein Beispiel für einen Bereich A in 1 zeigt.
    • 2B zeigt einen Querschnitt a-a' in 2A.
    • 2C zeigt einen Querschnitt b-b' in 2A.
    • 2D zeigt einen Querschnitt c-c' in 2A.
    • 3A ist eine vergrößerte Ansicht, die ein Beispiel für einen Bereich B in 1 zeigt.
    • 3B zeigt einen Querschnitt d-d' in 3A.
    • 4 ist ein Diagramm, das eine zeitliche Änderung eines Kollektorstroms Ic zum Zeitpunkt der Erholung in Sperrichtung zeigt.
    • 5A ist eine vergrößerte Ansicht, die ein weiteres Beispiel für den Bereich A in 1 zeigt.
    • 5B zeigt einen Querschnitt a-a' in 5A.
    • 6A ist eine vergrößerte Ansicht, die ein weiteres Beispiel für den Bereich A in 1 zeigt.
    • 6B zeigt einen Querschnitt e-e' in 6A.
    • 6C zeigt einen Querschnitt f-f' in 6A.
  • BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGEN
  • Im Folgenden wird die vorliegende Erfindung anhand von Ausführungsformen der Erfindung beschrieben, wobei die folgenden Ausführungsformen die Erfindung gemäß den Ansprüchen nicht begrenzen. Darüber hinaus sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsbeispielen beschrieben sind, wesentlich für die Lösung der Erfindung.
  • In der vorliegenden Beschreibung wird eine Seite in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „oben“ oder „Vorderseite“ und die andere Seite als „unten“ oder „Hinterseite“ bezeichnet. Eine Oberfläche von zwei Hauptoberflächen eines Substrats, einer Schicht oder eines anderen Elements wird als „Stirnseite“ bezeichnet, die andere Oberfläche als „Rückseite“. Die Richtungen „oben“ und „unten“ sind nicht auf eine Richtung der Schwerkraft oder eine Richtung, in der eine Halbleitervorrichtung angebracht ist, begrenzt.
  • In der vorliegenden Beschreibung können die technischen Sachverhalte unter Verwendung orthogonaler Koordinatenachsen mit einer X-Achse, einer Y-Achse und einer Z-Achse beschrieben werden. Die orthogonalen Koordinatenachsen spezifizieren lediglich relative Positionen von Komponenten und begrenzen keine bestimmte Richtung. Zum Beispiel ist die Z-Achse nicht begrenzt, um eine Höhenrichtung bezüglich des Bodens anzugeben. Es ist zu beachten, dass die positive Z-Achse und die negative Z-Achse einander entgegengesetzte Richtungen sind. Wenn die Richtung der Z-Achse ohne Vorzeichen beschrieben wird, bedeutet dies, dass die Richtung parallel zur +Z-Achse und zur Z-Achse verläuft.
  • In der vorliegenden Beschreibung werden orthogonale Achsen, die parallel zur Stirnseite und zur Rückseite des Halbleitersubstrats verlaufen, als X-Achse und Y-Achse bezeichnet. Außerdem wird eine Achse, die senkrecht zur Stirnseite und zur Rückseite des Halbleitersubstrats verläuft, als Z-Achse bezeichnet. In der vorliegenden Beschreibung kann die Richtung der Z-Achse als Tiefenrichtung bezeichnet werden. Ferner kann in der vorliegenden Beschreibung eine Richtung parallel zu der Stirnseite und der Rückseite des Halbleitersubstrats, die eine X-Achse und eine Y-Achse enthält, als horizontale Richtung bezeichnet werden.
  • In der vorliegenden Beschreibung kann ein Fall, in dem ein Begriff wie „gleich“ oder „identisch“ verwendet wird, beispielsweise einen Fall enthalten, in dem ein Fehler aufgrund einer Abweichung bei der Herstellung oder dergleichen enthalten ist. Der Fehler liegt z.B. innerhalb von 10%.
  • In der vorliegenden Beschreibung wird ein Leitfähigkeitstyp eines Dotierungsbereichs, in den eine Verunreinigung dotiert wurde, als P Typ oder N Typ beschrieben. In der vorliegenden Beschreibung kann die Verunreinigung insbesondere entweder ein Donator vom N Typ oder ein Akzeptor vom P Typ sein und als Dopant bezeichnet werden. In der vorliegenden Beschreibung bedeutet Dotierung das Einbringen des Donors oder des Akzeptors in das Halbleitersubstrat und dessen Umwandlung in einen Halbleiter vom Leitfähigkeitstyp N Typ oder einen Halbleiter vom Leitfähigkeitstyp P Typ.
  • In der vorliegenden Beschreibung bedeutet eine Dotierungskonzentration eine Konzentration des Donors oder eine Konzentration des Akzeptors in einem thermischen Gleichgewichtszustand. In der vorliegenden Beschreibung bedeutet Nettodotierungskonzentration eine Nettokonzentration, die sich aus der Addition der Donatorkonzentration, die als positive lonenkonzentration eingestellt ist, und der Akzeptorkonzentration, die als negative lonenkonzentration eingestellt ist, ergibt, einschließlich der Polaritäten der Ladungen. Wenn zum Beispiel die Donatorkonzentration als ND und die Akzeptorkonzentration als NA bezeichnet wird, wird die Nettodotierungskonzentration an einer beliebigen Stelle als ND-NA angegeben.
  • Der Donator hat die Funktion, einem Halbleiter Elektronen zuzuführen. Der Akzeptor hat die Funktion, Elektronen aus dem Halbleiter aufzunehmen. Der Donor und der Akzeptor sind nicht auf die Verunreinigungen selbst begrenzt. Zum Beispiel dient ein VOH-Defekt, der eine Kombination aus einer Vakanz (V), Sauerstoff (O) und Wasserstoff (H) im Halbleiter ist, als Donator, der Elektronen liefert.
  • In der vorliegenden Beschreibung bedeutet die Beschreibung eines P+ Typs oder eines N+ Typs eine höhere Dotierungskonzentration als die des P Typs oder des N Typs, und die Beschreibung eines P-Typs oder eines N- Typs bedeutet eine niedrigere Dotierungskonzentration als die des P Typs oder des N Typs. Ferner bedeutet in der vorliegenden Beschreibung die Beschreibung eines P++ Typs oder eines N++ Typs eine höhere Dotierungskonzentration als die des P+ Typs oder des N+ Typs.
  • In der vorliegenden Beschreibung bezieht sich eine chemische Konzentration auf eine Dichte einer Verunreinigung, die unabhängig von einem elektrischen Aktivierungszustand gemessen wird. Die chemische Konzentration kann zum Beispiel durch Sekundärionen-Massenspektrometrie (SIMS) gemessen werden. Die oben beschriebene Nettodotierungskonzentration kann mit einem Kapazitäts-Spannungs-Spektroskopie- Verfahren (CV-Verfahren) gemessen werden. Darüber hinaus kann als Nettodotierungskonzentration eine mit einem Spreading-Resistance-Profiling-Verfahren (SRP-Verfahren) gemessene Ladungsträgerdichte festgelegt werden. Die mit dem CV-Verfahren oder dem SRP-Verfahren gemessene Ladungsträgerdichte kann als Wert in einem thermischen Gleichgewichtszustand festgelegt werden. Darüber hinaus ist in einem Bereich des N Typs die Donatorkonzentration ausreichend höher als die Akzeptorkonzentration, so dass die Ladungsträgerdichte in diesem Bereich als Donatorkonzentration festgelegt werden kann. In ähnlicher Weise kann in einem Bereich des P Typs die Ladungsträgerdichte in dem Bereich als die Akzeptorkonzentration festgelegt werden.
  • Wenn eine Konzentrationsverteilung des Donors, Akzeptors oder der Nettodotierung einen Peak aufweist, kann ein Wert des Peaks als die Konzentration des Donors, Akzeptors oder der Nettodotierung in dem Bereich festgelegt werden. In einem Fall, in dem die Konzentration des Donors, Akzeptors oder der Nettodotierung im Wesentlichen gleichmäßig ist, kann ein durchschnittlicher Wert der Konzentration des Donors, Akzeptors oder der Nettodotierung in dem Bereich als die Konzentration des Donors, Akzeptors oder der Nettodotierung festgelegt werden.
  • Die mit dem SRP-Verfahren gemessene Ladungsträgerkonzentration kann niedriger sein als die Konzentration des Donors oder des Akzeptors. In einem Bereich, in dem zum Zeitpunkt des Spreading-Resistance-Profiling ein Strom fließt, kann die Ladungsträgerbeweglichkeit des Halbleitersubstrats niedriger sein als ein Wert im kristallinen Zustand. Die Verringerung der Ladungsträgerbeweglichkeit tritt auf, wenn die Ladungsträger aufgrund von Unordnung in der kristallinen Struktur infolge eines Gitterdefekts oder dergleichen gestreut werden.
  • Die aus der mit dem CV-Verfahren oder dem SRP-Verfahren gemessenen Ladungsträgerdichte berechnete Konzentration des Donators oder Akzeptors kann niedriger sein als die chemische Konzentration eines Elements, das den Donator oder Akzeptor darstellt. In einem Silizium-Halbleiter beträgt beispielsweise die Donatorkonzentration von Phosphor oder Arsen, die als Donor dienen, oder die Akzeptorkonzentration von Bor, das als Akzeptor dient, etwa 99 % ihrer chemischen Konzentrationen. Andererseits beträgt die Donatorkonzentration von Wasserstoff, der als Donator dient, im Siliziumhalbleiter etwa 0,1 % bis 10 % der chemischen Konzentration von Wasserstoff.
  • 1 zeigt ein Beispiel für eine obere Oberfläche einer Halbleitervorrichtung 100 gemäß einer vorliegenden Ausführungsform der vorliegenden Erfindung. 1 zeigt eine Position, in der jedes Element auf eine Stirnseite eines Halbleitersubstrats 10 vorsteht. In 1 sind nur einige Elemente der Halbleitervorrichtung 100 dargestellt, und Abbildungen einiger Elemente sind weggelassen.
  • Die Halbleitervorrichtung 100 enthält ein Halbleitersubstrat 10. Das Halbleitersubstrat 10 hat in einer Ansicht von oben eine Endseite 102. Wenn in der vorliegenden Beschreibung einfach von einer Draufsicht die Rede ist, bedeutet dies, dass das Halbleitersubstrat 10 von einer Stirnseite aus gesehen wird. Das Halbleitersubstrat 10 des vorliegenden Beispiels weist zwei Reihen von Endseiten 102 auf, die sich in der Draufsicht gegenüberliegen. In 1 sind die X-Achse und die Y-Achse parallel zu einer der Endseiten 102. Darüber hinaus steht die Z-Achse senkrecht zur Stirnseite des Halbleitersubstrats 10.
  • Das Halbleitersubstrat 10 ist mit einem aktiven Bereich 160 versehen. Der aktive Bereich 160 ist ein Bereich, in dem ein Hauptstrom in einer Tiefenrichtung zwischen der Stirnseite und der Rückseite des Halbleitersubstrats 10 fließt, wenn die Halbleitervorrichtung 100 arbeitet. Oberhalb des aktiven Bereichs 160 ist eine Emitter-Elektrode vorgesehen, die in 1 jedoch nicht veranschaulicht ist.
  • Der aktive Bereich 160 ist mit mindestens einem Transistorabschnitt 70 versehen, der ein Transistorelement, beispielsweise einen IGBT, enthält, oder einem Diodenabschnitt 80, der ein Diodenelement, beispielsweise eine Freilaufdiode (FWD), enthält. In dem Beispiel von 1 sind der Transistorabschnitt 70 und der Diodenabschnitt 80 abwechselnd entlang einer vorbestimmten Arrayrichtung (im vorliegenden Beispiel die X-Achsenrichtung) auf der Stirnseite des Halbleitersubstrats 10 angeordnet. In einem anderen Beispiel kann der aktive Bereich 160 nur mit dem Transistorabschnitt 70 oder dem Diodenabschnitt 80 versehen sein.
  • In 1 ist ein Bereich, in dem der Transistorabschnitt 70 angeordnet ist, mit einem Symbol „I“ und ein Bereich, in dem der Diodenabschnitt 80 angeordnet ist, mit einem Symbol „F“ gekennzeichnet. In der vorliegenden Beschreibung kann eine Richtung senkrecht zur Arrayrichtung in der Draufsicht als Erstreckungsrichtung (Y-Achsenrichtung, in 1) bezeichnet werden. Der Transistorabschnitt 70 und der Diodenabschnitt 80 können jeweils eine longitudinale Länge in der Erstreckungsrichtung aufweisen. Das heißt, eine Länge des Transistorabschnitts 70 in Y-Achsenrichtung ist größer als eine Breite in X-Achsenrichtung. In ähnlicher Weise ist eine Länge des Diodenabschnitts 80 in Y-Achsenrichtung größer als eine Breite in X-Achsenrichtung. Die Erstreckungsrichtungen des Transistorabschnitts 70 und des Diodenabschnitts 80 können mit einer Längsrichtungjedes Grabenabschnitts übereinstimmen, die später beschrieben wird.
  • Der Diodenabschnitt 80 hat einen Kathodenbereich des N+ Typs in einem Bereich, der in Kontakt mit der Rückseite des Halbleitersubstrats 10 steht. In der vorliegenden Beschreibung wird der Bereich, in dem der Kathodenbereich vorgesehen ist, als Diodenabschnitt 80 bezeichnet. Das heißt, der Diodenabschnitt 80 ist ein Bereich, der den Kathodenbereich in der Draufsicht überlappt. Die Rückseite des Halbleitersubstrats 10 kann mit einem Kollektorbereich des P+ Typs in einem Bereich mit Ausnahme des Kathodenbereichs versehen sein. In der vorliegenden Beschreibung kann der Diodenabschnitt 80 auch einen Erweiterungsbereich enthalten, in dem sich der Diodenabschnitt 80 bis zu einer Gate-Verdrahtung (Gate-Runner) erstreckt, die unten in y-Achsenrichtung beschrieben wird. Eine untere Fläche des Verlängerungsbereichs ist mit dem Kollektorbereich versehen.
  • Der Transistorabschnitt 70 hat den Kollektorbereich des P+ Typs in einem Bereich, der in Kontakt mit der Rückseite des Halbleitersubstrats 10 steht. Ferner sind in dem Transistorabschnitt 70 ein Emitterbereich vom N Typ, ein Basisbereich vom P Typ und eine Gate-Struktur mit einem leitfähigen Gateabschnitt und einer dielektrischen Gateschicht periodisch auf der Stirnseite des Halbleitersubstrats 10 angeordnet.
  • Die Halbleitervorrichtung 100 kann eine oder mehrere Kontaktstellen oberhalb des Halbleitersubstrats 10 aufweisen. Als Beispiel hat die in 1 gezeigte Halbleitervorrichtung 100 eine Gate-Kontaktstelle G, was jedoch nur ein Beispiel ist. Die Halbleitervorrichtung 100 kann beispielsweise eine Kontaktstelle wie eine Anodenkontaktstelle, eine Kathodenkontaktstelle und eine Stromdetektionskontaktstelle enthalten. Jede Kontaktstelle ist in einem Bereich in der Nähe der Endseite 102 angeordnet. Der Bereich in der Nähe der Endseite 102 bezieht sich auf einen Bereich zwischen der Endseite 102 und der Emitter-Elektrode in der Ansicht von oben. Wenn die Halbleitervorrichtung 100 angebracht ist, kann jede Kontaktstelle über eine Verdrahtung, beispielsweise einen Draht, mit einer externen Schaltung verbunden sein.
  • Ein Gate-Potential wird an die Gate-Kontaktstelle G angelegt. Die Gate-Kontaktstelle G ist elektrisch mit einem leitenden Abschnitt eines Gate-Grabenabschnitts des aktiven Bereichs 160 verbunden. Die Halbleitervorrichtung 100 enthält eine Gate-Verdrahtung 48, die dazu eingerichtet ist, die Gate-Kontaktstelle G und den Gate-Grabenabschnitt elektrisch zu verbinden.
  • Die Gate-Verdrahtung 48 ist in der Draufsicht zwischen dem aktiven Bereich 160 und der Endseite 102 des Halbleitersubstrats 10 angeordnet. Die Gate-Verdrahtung 48 des vorliegenden Beispiels ist dazu eingerichtet, den aktiven Bereich 160 in der Ansicht auf das obere Ende zu umschließen. Ein von der Gate-Verdrahtung 48 in der Draufsicht eingeschlossener Bereich kann der aktive Bereich 160 sein.
  • Die Gate-Verdrahtung 48 ist oberhalb des Halbleitersubstrats 10 angeordnet. Die Gate-Verdrahtung 48 des vorliegenden Beispiels kann aus mit Verunreinigungen dotiertem Polysilizium oder dergleichen bestehen. Die Gate-Verdrahtung 48 ist über eine dielektrische Gateschicht elektrisch mit dem leitfähigen Gateabschnitt verbunden, der im Gate-Grabenabschnitt vorgesehen ist.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels enthält einen Kantenabschlussstrukturabschnitt 190 zwischen dem aktiven Bereich 160 und der Endseite 102. Der Kantenabschlussstrukturabschnitt 190 des vorliegenden Beispiels ist zwischen der Gate-Verdrahtung 48 und der Endseite 102 angeordnet. Der Kantenabschlussstrukturabschnitt 190 ist dazu eingerichtet, die Konzentration des elektrischen Feldes auf der Stirnseite des Halbleitersubstrats 10 zu verringern.
  • Der Kantenabschlussstrukturabschnitt 190 kann einen Schutzring 92 aufweisen. Der Schutzring 92 ist ein Bereich vom P Typ, der in Kontakt mit der Stirnseite des Halbleitersubstrats 10 steht. Es ist zu beachten, dass der Kantenabschlussstrukturabschnitt 190 des vorliegenden Beispiels zwar mehrere Schutzringe 92 aufweist, diese jedoch nicht veranschaulicht sind und in 1 nur ein Schutzring 92 dargestellt ist. Durch die Bereitstellung der mehreren Schutzringe 92 kann eine Sperrschicht auf der oberen Oberfläche des aktiven Bereichs 160 nach außen erstreckt werden, so dass eine Durchschlagspannung der Halbleitervorrichtung 100 verbessert werden kann. Der Kantenabschlussstrukturabschnitt 190 kann ferner mindestens eine Feldplatte oder einen RESURF enthalten, der ringförmig vorgesehen ist und den aktiven Bereich 160 umschließt.
  • Ferner kann die Halbleitervorrichtung 100 einen Temperaturerfassungsabschnitt (nicht gezeigt) enthalten, der eine PN-Übergangsdiode ist, die aus Polysilizium oder dergleichen hergestellt ist, und einen Stromerfassungsabschnitt (nicht gezeigt), der dazu eingerichtet ist, ähnlich wie der Transistorabschnitt zu arbeiten, der im aktiven Bereich 160 vorgesehen ist.
  • 2A ist eine vergrößerte Ansicht, die ein Beispiel für einen Bereich A in 1 zeigt. Die Halbleitervorrichtung 100 enthält das Halbleitersubstrat mit dem Transistorabschnitt 70, der ein Transistorelement, beispielsweise einen IGBT, enthält, und dem Diodenabschnitt 80, der ein Diodenelement, beispielsweise eine Freilaufdiode (FWD), enthält.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels enthält einen Gate-Grabenabschnitt 40, einen Blindgrabenabschnitt 30, einen Wannenbereich 11, einen Emitterbereich 12, einen Basisbereich 14 und einen Kontaktbereich 15, der innerhalb der Stirnseite des Halbleitersubstrats vorgesehen ist. Jeder der Gate-Grabenabschnitte 40 und der Blindgrabenabschnitt 30 ist ein Beispiel für einen Grabenabschnitt.
  • Darüber hinaus enthält die Halbleitervorrichtung 100 des vorliegenden Beispiels eine Gate-Metallschicht 50 und eine Emitter-Elektrode 52, die oberhalb der Stirnseite des Halbleitersubstrats vorgesehen ist. Die Gate-Metallschicht 50 und die Emitter-Elektrode 52 sind getrennt voneinander vorgesehen. Die Gate-Metallschicht 50 und die Emitter-Elektrode 52 sind elektrisch isoliert.
  • Zwischen der Emitter-Elektrode 52 und der Gate-Metallschicht 50 und der Stirnseite des Halbleitersubstrats ist eine dielektrische Zwischenlagenschicht vorgesehen, die in 1 jedoch nicht veranschaulicht ist. In der dielektrischen Zwischenlagenschicht des vorliegenden Beispiels sind Kontaktlöcher 49, 54 und 56 vorgesehen, die durch die dielektrische Zwischenlagenschicht hindurchgehen. In 1 ist jedes Kontaktloch diagonal schraffiert.
  • Die Emitter-Elektrode 52 ist oberhalb des Gate-Grabenabschnitts 40, des Blindgrabenabschnitts 30, des Wannenbereichs 11, des Emitterbereichs 12, des Basisbereichs 14 und des Kontaktbereichs 15 angeordnet. Die Emitter-Elektrode 52 ist elektrisch mit dem Emitterbereich 12, dem Basisbereich 14 und dem Kontaktbereich 15 auf der Stirnseite des Halbleitersubstrats durch das Kontaktloch 54 verbunden.
  • Darüber hinaus ist die Emitter-Elektrode 52 über das Kontaktloch 56 mit einem leitfähigen Blindabschnitt in dem Blindgrabenabschnitt 30 verbunden. Zwischen der Emitter-Elektrode 52 und dem leitfähigen Blindabschnitt kann ein Verbindungsabschnitt 25 vorgesehen sein, der aus einem leitfähigen Material wie beispielsweise mit Verunreinigungen dotiertem Polysilizium besteht. Der Verbindungsabschnitt 25 ist auf der Stirnseite des Halbleitersubstrats über eine dielektrische Schicht, beispielsweise eine dielektrische Zwischenlagenschicht und eine dielektrische Blindschicht des Blindgrabenabschnitts 30, angebracht.
  • Die Gate-Metallschicht 50 ist über das Kontaktloch 49 elektrisch mit der Gate-Verdrahtung 48 verbunden. Die Gate-Verdrahtung 48 kann aus mit Verunreinigungen dotiertem Polysilizium oder dergleichen hergestellt werden. Die Gate-Verdrahtung 48 ist mit einem leitfähigen Gateabschnitt im Gate-Grabenabschnitt 40 auf der Stirnseite des Halbleitersubstrats verbunden. Die Gate-Verdrahtung 48 ist nicht elektrisch mit dem leitfähigen Blindabschnitt im Blindgrabenabschnitt 30 und der Emitter-Elektrode 52 verbunden.
  • Die Gate-Verdrahtung 48 und die Emitter-Elektrode 52 sind durch ein isolierendes Material, beispielsweise eine dielektrische Zwischenlagenschicht und eine Oxidschicht, elektrisch getrennt. Die Gate-Verdrahtung 48 des vorliegenden Beispiels ist von unterhalb des Kontaktlochs 49 bis zu einem Randabschnitt des Gate-Grabenabschnitts 40 vorgesehen. Am Randabschnitt des Gate-Grabenabschnitts 40 liegt der leitfähige Gateabschnitt an der Stirnseite des Halbleitersubstrats frei und ist mit der Gate-Verdrahtung 48 verbunden.
  • Die Emitter-Elektrode 52 und die Gate-Metallschicht 50 sind aus einem leitfähigen Material gebildet, das Metall enthält. Sie ist zum Beispiel aus Aluminium oder einer Aluminium-Silizium-Legierung hergestellt. Jede Elektrode kann in einer unteren Schicht eines aus Aluminium oder dergleichen gebildeten Bereichs ein Sperrmetall aus Titan, einer Titanverbindung oder dergleichen aufweisen.
  • Jede Elektrode kann im Kontaktloch einen Steckkontakt aus Wolfram oder ähnlichem aufweisen. Der Steckkontakt kann auf einer Seite, die mit dem Halbleitersubstrat in Kontakt steht, ein Barrieremetall und Wolfram aufweisen, das so eingebettet ist, dass es mit dem Barrieremetall in Kontakt steht, wobei der Steckkontakt aus Aluminium oder ähnlichem auf dem Wolfram hergestellt sein kann.
  • Es ist zu beachten, dass der Steckkontakt in dem Kontaktloch vorgesehen ist, das in Kontakt mit dem Kontaktbereich 15 oder dem Basisbereich 14 steht. Darüber hinaus ist unter dem Kontaktloch des Steckers ein Steckkontaktbereich 17 des P++ Typs ausgebildet, der eine höhere Dotierungskonzentration als der Kontaktbereich 15 aufweist. Dadurch kann der Widerstand zwischen dem Sperrmetall und dem Kontaktbereich 15 verbessert werden. Ferner beträgt eine Länge des Steckkontaktbereichs 17 etwa 0,1 µm oder weniger und weist einen kleinen Bereich mit einer Länge von 10 % oder weniger des Kontaktbereichs 15 auf.
  • Der Steckkontaktbereich 17 weist folgende Merkmale auf. In einem Betrieb des Transistorabschnitts 70 wird ein Latch-up-Widerstand wird durch Verbesserung des Kontaktwiderstandes erhöht. Andererseits ist bei einem Betrieb des Diodenabschnitts 80, wenn der Steckkontaktbereich 17 nicht vorhanden ist, der Widerstand in Kontakt zwischen dem Barrieremetall und dem Basisbereich 14 hoch, und der Leitungsverlust und der Schaltverlust nehmen zu. Es ist jedoch möglich, den Anstieg der Leitungs- und Schaltverluste zu unterdrücken, indem der Steckkontaktbereich 17 im Diodenabschnitt 80 vorgesehen wird.
  • Der Wannenbereich 11 erstreckt sich entlang eines äußeren Umfangs des aktiven Bereichs 160 und überlappt dabei die Gate-Verdrahtung 48 und ist in der Ansicht auf das obere Ende ringförmig angeordnet. Der Wannenbereich 11 erstreckt sich in einer vorbestimmten Breite auch innerhalb eines Bereichs, der die Gate-Verdrahtung 48 nicht überlappt, und ist in der Draufsicht ringförmig vorgesehen. Der Wannenbereich 11 des vorliegenden Beispiels ist von einem Ende des Kontaktlochs 54 weg in y-Achsenrichtung zur Gate-Verdrahtung 48 hin vorgesehen. Der Wannenbereich 11 ist ein Bereich eines zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als die des Basisbereichs 14. Die Gate-Verdrahtung 48 ist elektrisch vom Wannenbereich 11 isoliert.
  • Im vorliegenden Beispiel ist der Basisbereich 14 vom P- Typ und der Wannenbereich 11 vom P+ Typ. Darüber hinaus ist der Wannenbereich 11 von der Stirnseite des Halbleitersubstrats bis zu einer Position ausgebildet, die länger liegt als ein unterer Endbereich des Basisbereichs 14. Der Basisbereich 14 steht in Kontakt mit dem Wannenbereich 11 im Transistorabschnitt 70 und dem Diodenabschnitt 80. Daher ist der Wannenbereich 11 elektrisch mit der Emitter-Elektrode 52 verbunden.
  • Sowohl der Transistorabschnitt 70 als auch der Diodenabschnitt 80 weisen mehrere Grabenabschnitte auf, die in Arrayrichtung angeordnet sind. In dem Transistorabschnitt 70 des vorliegenden Beispiels sind ein oder mehrere Gate-Grabenabschnitte 40 entlang der Arrayrichtung vorgesehen. Im Diodenabschnitt 80 des vorliegenden Beispiels sind mehrere Blindgrabenabschnitte 30 entlang der Arrayrichtung vorgesehen. In dem Diodenabschnitt 80 des vorliegenden Beispiels ist der Gate-Grabenabschnitt 40 nicht vorgesehen.
  • Der Gate-Grabenabschnitt 40 des vorliegenden Beispiels kann zwei lineare Abschnitte 39 (Abschnitte des Grabens, die entlang der Erstreckungsrichtung linear sind), die sich entlang der Erstreckungsrichtung senkrecht zur Arrayrichtung erstrecken, und einen Randabschnitt 41 aufweisen, der die beiden linearen Abschnitte 39 verbindet.
  • Mindestens ein Teil des Randabschnitts 41 kann in der Ansicht auf das obere Ende eine gekrümmte Form aufweisen. Der Randabschnitt 41 verbindet die Endabschnitte der beiden linearen Abschnitte 39 in der y-Achsenrichtung mit der Gate-Verdrahtung 48, die als Gate-Elektrode für den Gate-Grabenabschnitt 40 dient. Andererseits kann die Konzentration des elektrischen Feldes an den Endabschnitten - verglichen mit einem Fall, in dem der Gate-Grabenabschnitt 40 mit den linearen Abschnitten 39 abgeschlossen ist - weiter reduziert werden, indem der Randabschnitt 41 in eine gekrümmte Form gebracht wird.
  • In dem Transistorabschnitt 70 eines anderen Beispiels können ein oder mehrere Gate-Grabenabschnitte 40 und ein oder mehrere Blindgrabenabschnitte 30 abwechselnd entlang der Arrayrichtung vorgesehen sein. In dem Transistorabschnitt 70 ist der Blindgrabenabschnitt 30 zwischen den jeweiligen linearen Abschnitten 39 des Gate-Grabenabschnitts 40 vorgesehen. Ein Blindgrabenabschnitt 30 oder mehrere Blindgrabenabschnitte 30 können zwischen den jeweiligen linearen Abschnitten 39 vorgesehen sein.
  • Darüber hinaus kann der Blindgrabenabschnitt 30 nicht vorgesehen sein und der Gate-Grabenabschnitt 40 kann zwischen den jeweiligen linearen Abschnitten 39 vorgesehen sein. Mit einer solchen Anordnung kann der Elektronenstrom aus dem Emitterbereich 12 erhöht werden, so dass eine Einschaltspannung reduziert wird.
  • Der Blindgrabenabschnitt 30 kann - ähnlich wie der Gate-Grabenabschnitt 40 - eine lineare Form, die sich in der Erstreckungsrichtung erstreckt, lineare Abschnitte 29 und einen Randabschnitt 31 aufweisen. In der in 2A dargestellten Halbleitervorrichtung 100 sind nur die Blindgrabenabschnitte 30 mit den Randabschnitten 31 angeordnet. In einem anderen Beispiel kann die Halbleitervorrichtung 100 jedoch auch den linearen Blindgrabenabschnitt 30 ohne den Randabschnitt 31 enthalten.
  • Eine Diffusionstiefe des Wannenbereichs 11 kann größer sein als die des Gate-Grabenabschnitts 40 und des Blindgrabenabschnitts 30. Die Endabschnitte des Gate-Grabenabschnitts 40 und des Blindgrabenabschnitts 30 in Y-Achsenrichtung sind im Wannenbereich 11 in der oberen Ansicht vorgesehen. Das heißt, am Endabschnitt jedes Grabenabschnitts in Y-Achsenrichtung ist ein unterer Abschnitt jedes Grabenabschnitts in Tiefenrichtung mit dem Wannenbereich 11 bedeckt. Dadurch kann die Konzentration des elektrischen Feldes auf dem unteren Abschnitt jedes Grabenabschnitts reduziert werden.
  • Zwischen den jeweiligen Grabenabschnitten in der Arrayrichtung ist ein Mesa-Abschnitt vorgesehen. Der Mesa-Abschnitt bezieht sich auf einen Bereich, der zwischen den Grabenabschnitten im Halbleitersubstrat eingebettet ist. Als Beispiel reicht eine Tiefenlage des Mesa-Abschnitts von der Stirnseite des Halbleitersubstrats bis zum unteren Endbereich des Grabenabschnitts.
  • Der Mesa-Abschnitt des vorliegenden Beispiels ist zwischen den benachbarten Grabenabschnitten in der x-Achsenrichtung eingebettet und erstreckt sich in der Erstreckungsrichtung (y-Achsenrichtung) entlang des Grabens in der Stirnseite des Halbleitersubstrats. Wie später unter Bezugnahme auf 2B beschrieben, ist im vorliegenden Beispiel der Transistorabschnitt 70 mit einem Mesa-Abschnitt 60 versehen, und der Diodenabschnitt 80 ist mit einem Mesa-Abschnitt 61 versehen. Wenn in der vorliegenden Beschreibung einfach von dem Mesa-Abschnitt die Rede ist, bezieht sich der Abschnitt jeweils auf den Mesa-Abschnitt 60 und den Mesa-Abschnitt 61.
  • Jeder Mesa-Abschnitt ist mit dem Basisbereich 14 versehen. In jedem Mesa-Abschnitt kann mindestens einer der Emitterbereiche 12 des ersten Leitfähigkeitstyps oder der Kontaktbereich 15 des zweiten Leitfähigkeitstyps in einem Bereich vorgesehen sein, der in der Draufsicht sandwichartig zwischen den Basisbereichen 14 liegt. Im vorliegenden Beispiel handelt es sich bei dem Emitterbereich 12 um den N+ Typ und bei dem Kontaktbereich 15 um den P+ Typ. Der Emitterbereich 12 und der Kontaktbereich 15 können zwischen dem Basisbereich 14 und der Stirnseite des Halbleitersubstrats in Tiefenrichtung vorgesehen sein.
  • Der Mesa-Abschnitt des Transistorabschnitts 70 hat einen Emitterbereich 12, der auf der Stirnseite des Halbleitersubstrats freiliegt. Der Emitterbereich 12 befindet sich in Kontakt mit dem Gate-Grabenabschnitt 40. Der Mesa-Abschnitt in Kontakt mit dem Gate-Grabenabschnitt 40 ist mit dem Kontaktbereich 15 versehen, der auf der Stirnseite des Halbleitersubstrats freisteht.
  • Der Kontaktbereich 15 und der Emitterbereich 12 im Mesa-Abschnitt sind jeweils von einem Grabenabschnitt zum anderen Grabenabschnitt in x-Achsenrichtung angeordnet. Als Beispiel sind der Kontaktbereich 15 und der Emitterbereich 12 des Mesa-Abschnitts abwechselnd entlang der Erstreckungsrichtung (Y-Achsenrichtung) des Grabenabschnitts angeordnet.
  • In einem anderen Beispiel können der Kontaktbereich 15 und der Emitterbereich 12 des Mesa-Abschnitts streifenförmig entlang der Erstreckungsrichtung (Y-Achsenrichtung) des Grabenabschnitts angeordnet sein. Zum Beispiel ist der Emitterbereich 12 in einem Bereich vorgesehen, der in Kontakt mit dem Grabenabschnitt steht, und der Kontaktbereich 15 ist in einem Bereich vorgesehen, der sandwichartig zwischen den Emitterbereichen 12 angeordnet ist.
  • Der Mesa-Abschnitt des Diodenabschnitts 80 ist nicht mit dem Emitterbereich 12 versehen. Eine obere Oberfläche des Mesa-Abschnitts des Diodenabschnitts 80 kann mit dem Basisbereich 14 versehen sein. Der Basisbereich 14 kann im gesamten Mesa-Abschnitt des Diodenabschnitts 80 angeordnet sein.
  • Das Kontaktloch 54 ist oberhalb jedes Mesa-Abschnitts vorgesehen. Das Kontaktloch 54 ist in einem Bereich angeordnet, der in seiner Erstreckungsrichtung (y-Achsenrichtung) zwischen den Basisbereichen 14 steht. Das Kontaktloch 54 des vorliegenden Beispiels ist jeweils oberhalb des Kontaktbereichs 15, des Basisbereichs 14 und des Emitterbereichs 12 vorgesehen. Das Kontaktloch 54 kann in einem Zentrum des Mesa-Abschnitts in Arrayrichtung (X-Achsenrichtung) angeordnet sein.
  • In dem Diodenabschnitt 80 ist ein Bereich, der benachbart zu der Rückseite des Halbleitersubstrats liegt, mit dem Kathodenbereich 82 vom N+ Typ versehen. Auf der Rückseite des Halbleitersubstrats kann ein Bereich, in dem der Kathodenbereich 82 nicht vorgesehen ist, mit dem Kollektorbereich 22 vom P+ Typ versehen sein. In 2A ist eine Grenze zwischen dem Kathodenbereich 82 und dem Kollektorbereich 22 durch eine gepunktete Linie dargestellt.
  • Der Kathodenbereich 82 ist in y-Achsenrichtung von dem Wannenbereich 11 entfernt angeordnet. Dadurch wird ein Abstand zwischen dem Bereich des P Typs (Wannenbereich 11), der eine relativ hohe Dotierungskonzentration aufweist und an einer tiefen Position ausgebildet ist, und dem Kathodenbereich 82 sichergestellt, so dass es möglich ist, das Einbringen von Löchern aus dem Wannenbereich 11 zu unterdrücken, wodurch ein Verlust in Sperrichtung reduziert wird. Im vorliegenden Beispiel ist ein Endabschnitt des Kathodenbereichs 82 in der y-Achsenrichtung weiter von dem Wannenbereich 11 angeordnet als ein Endabschnitt des Kontaktlochs 54 in der y-Achsenrichtung. In einem anderen Beispiel kann der Endabschnitt des Kathodenbereichs 82 in Y-Achsenrichtung zwischen dem Wannenbereich 11 und dem Kontaktloch 54 angeordnet sein.
  • Der Transistorabschnitt 70 enthält einen Grabenboden-Sperrschichtbereich 75 eines zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als die des Basisbereichs 14 zwischen einem Driftbereich, der später beschrieben wird, und dem Basisbereich 14. Der Grabenboden-Sperrschichtbereich 75 des vorliegenden Beispiels ist vom P Typ. In 2A ist ein Bereich des Grabenboden-Sperrschichtbereichs 75 durch eine gestrichelte Linie dargestellt.
  • Der Grabenboden-Sperrschichtbereich 75 des vorliegenden Beispiels ist in einem Bereich benachbart zu dem Diodenabschnitt 80 in der Draufsicht auf das Halbleitersubstrat vorgesehen. Der dem Diodenabschnitt 80 benachbarte Bereich ist ein Endabschnittbereich in Arrayrichtung (X-Achsenrichtung) der Transistorabschnitte 70 und bezieht sich auf einen Bereich, der in direktem Kontakt mit dem Diodenabschnitt 80 an einer Grenze mit dem Diodenabschnitt 80 steht, der sich in Erstreckungsrichtung (Y-Achsenrichtung) erstreckt. Darüber hinaus steht der Grabenboden-Sperrschichtbereich 75 in Kontakt mit dem Wannenbereich 11 an einem Endabschnitt in Y-Achsenrichtung.
  • 2B zeigt einen Querschnitt a-a' in 2A. Der Querschnitt a-a' ist eine XZ-Ebene, die durch den Kontaktbereich 15, den Basisbereich 14, sowie den Gate-Grabenabschnitt 40 und den Blindgrabenabschnitt 30 verläuft. Im Querschnitt a-a' weist die Halbleitervorrichtung 100 des vorliegenden Beispiels das Halbleitersubstrat 10, eine dielektrische Zwischenlagenschicht 38, eine Emitter-Elektrode 52 und eine Kollektorelektrode 24 auf.
  • Die dielektrische Zwischenlagenschicht 38 ist auf einer Stirnseite 21 des Halbleitersubstrats 10 vorgesehen. Bei der dielektrischen Zwischenlagenschicht 38 handelt es sich um eine dielektrische Schicht wie beispielsweise Silikatglas, dem Verunreinigungen wie Bor oder Phosphor zugesetzt sind. Die dielektrische Zwischenlagenschicht 38 kann in Kontakt mit der Stirnseite 21 stehen, oder es kann eine andere Schicht, beispielsweise eine Oxidschicht, zwischen der dielektrischen Zwischenlagenschicht 38 und der Stirnseite 21 vorgesehen sein. Die dielektrische Zwischenlagenschicht 38 ist mit dem Kontaktloch 54 versehen, das unter Bezugnahme auf 2A beschrieben ist.
  • Die Emitter-Elektrode 52 ist auf der Stirnseite 21 des Halbleitersubstrats 10 und einer oberen Oberfläche der dielektrischen Zwischenlagenschicht 38 angebracht. Die Emitter-Elektrode 52 ist über das Kontaktloch 54 der dielektrischen Zwischenlagenschicht 38 elektrisch mit der Stirnseite 21 verbunden. In dem Kontaktloch 54 kann ein Steckkontakt aus Wolfram (W) oder dergleichen vorgesehen sein. Die Kollektorelektrode 24 befindet sich auf einer Rückseite 23 des Halbleitersubstrats 10. Die Emitter-Elektrode 52 und die Kollektorelektrode 24 sind aus einem Material gebildet, das Metall oder einen laminierten Film davon enthält.
  • Das Halbleitersubstrat 10 kann ein Siliziumsubstrat, ein Siliziumkarbidsubstrat, ein Nitrid-Halbleitersubstrat, beispielsweise Galliumnitrid, oder ähnliches sein. Im vorliegenden Beispiel ist das Halbleitersubstrat 10 ein Siliziumsubstrat.
  • Das Halbleitersubstrat 10 hat einen Driftbereich 18 von einem ersten Leitfähigkeitstyp. Der Driftbereich 18 des vorliegenden Beispiels ist vom N- Typ. Der Driftbereich 18 kann ein Restbereich im Halbleitersubstrat 10 sein, in dem keine weiteren Dotierungsbereiche vorgesehen sind.
  • Oberhalb des Driftbereichs 18 können in Richtung der Z-Achse ein oder mehrere Akkumulationsbereiche 16 vorgesehen sein. Der Akkumulationsbereich 16 ist ein Bereich, in dem der gleiche Dopant wie im Driftbereich 18 in einer höheren Konzentration als im Driftbereich 18 akkumuliert ist. Eine Dotierungskonzentration des Akkumulationsbereichs 16 ist höher als die des Driftbereichs 18.
  • Der Akkumulationsbereich 16 des vorliegenden Beispiels ist vom N Typ. Der Akkumulationsbereich 16 kann nur in dem Transistorabschnitt 70 oder sowohl in dem Transistorabschnitt 70 als auch in dem Diodenabschnitt 80 vorgesehen sein. Durch die Bereitstellung des Akkumulationsbereichs 16 ist es möglich, einen Verstärkungseffekt der Ladungsträgerinjektion (lE-Effekt) zu verbessern und eine Einschaltspannung zu reduzieren.
  • In dem Transistorabschnitt 70 ist oberhalb des Basisbereichs 14 der Emitterbereich 12 in Kontakt mit der Stirnseite 21 vorgesehen. Der Emitterbereich 12 befindet sich in Kontakt mit dem Gate-Grabenabschnitt 40. Die Dotierungskonzentration des Emitterbereichs 12 ist höher als die des Driftbereichs 18. Der Dopant des Emitterbereichs 12 ist zum Beispiel Arsen (As), Phosphor (P), Antimon (Sb) oder ähnliches.
  • Der Diodenabschnitt 80 ist mit dem Basisbereich 14 versehen, der auf der Stirnseite 21 freiliegt. Der Basisbereich 14 des Diodenabschnitts 80 dient als Anode.
  • Ein Pufferbereich 20 eines ersten Leitfähigkeitstyps kann unterhalb des Driftbereichs 18 vorgesehen sein. Der Pufferbereich 20 des vorliegenden Beispiels ist vom N Typ. Eine Dotierungskonzentration des Pufferbereichs 20 ist höher als die des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstopperschicht dienen, die dazu eingerichtet ist, zu verhindern, dass eine Sperrschicht, die sich von einer unteren Oberfläche des Basisbereichs 14 ausdehnt, den Kollektorbereich 22 und den Kathodenbereich 82 erreicht.
  • In dem Transistorabschnitt 70 ist der Kollektorbereich 22 unterhalb des Pufferbereichs 20 vorgesehen. Der Kollektorbereich 22 kann in Kontakt mit dem Kathodenbereich 82 an der Rückseite 23 stehen.
  • In dem Diodenabschnitt 80 ist der Kathodenbereich 82 unterhalb des Pufferbereichs 20 vorgesehen. Der Kathodenbereich 82 kann in der gleichen Lage (Tiefenlage) wie der Kollektorbereich 22 des Transistorabschnitts 70 vorgesehen sein. Der Diodenabschnitt 80 kann als Freilaufdiode (FWD) dienen, die dazu eingerichtet ist, einen Freilaufstrom durchzulassen, der in einer umgekehrten Richtung fließt, wenn der Transistorabschnitt 70 ausgeschaltet ist.
  • Der Halbleitersubstrat-Abschnitt 10 ist mit dem Gate-Grabenabschnitt 40 und dem Blindgrabenabschnitt 30 versehen. Der Gate-Grabenabschnitt 40 und der Blindgrabenabschnitt 30 sind so vorgesehen, dass sie von der Stirnseite 21 aus durch den Basisbereich 14 und den Akkumulationsbereich 16 dringen und den Driftbereich 18 erreichen. Die Konfiguration des Grabenabschnitts, der den Dotierungsbereich durchdringt, ist nicht auf die Konfiguration beschränkt, die durch Bildung des Dotierungsbereichs und die anschließende Bildung des Grabenabschnitts entsteht. Die Konfiguration des Grabenabschnitts, der den Dotierungsbereich durchdringt, enthält dazu eine Konfiguration des Dotierungsbereichs, der zwischen den Grabenabschnitten nach der Bildung der Grabenabschnitte ausgebildet wird.
  • Der Gate-Grabenabschnitt 40 enthält einen in der Stirnseite 21 vorgesehenen Gate-Graben, eine dielektrische Gateschicht 42 und einen leitfähigen Gateabschnitt 44. Die dielektrische Gateschicht 42 deckt eine Innenwand des Gategrabens ab. Die dielektrische Gateschicht 42 kann aus einer Oxidschicht oder einer Nitridschicht gebildet sein. Der leitfähige Gateabschnitt 44 ist vorgesehen, um eine innerere Seite als die dielektrische Gateschicht 42 in den Gate-Graben einzubetten. Eine obere Oberfläche des leitfähigen Gateabschnitts 44 kann sich in derselben XY-Ebene befinden wie die Stirnseite 21. Die dielektrische Gateschicht 42 ist dazu eingerichtet, den leitfähigen Gateabschnitt 44 und das Halbleitersubstrat 10 zu isolieren. Der leitfähige Gateabschnitt 44 ist aus Polysilizium gebildet, das mit Verunreinigungen oder ähnlichem dotiert ist.
  • Der leitfähige Gateabschnitt 44 kann in der Tiefenrichtung länger als der Basisbereich 14 sein. Der Gate-Grabenabschnitt 40 ist durch die dielektrische Zwischenlagenschicht 38 auf der Stirnseite 21 bedeckt. Wenn eine vorbestimmte Gate-Spannung an den leitfähigen Gateabschnitt 44 angelegt wird, wird ein Kanal durch eine Elektroneninversionsschicht in einer Oberflächenschicht des Basisbereichs 14 an einer Grenze gebildet, die in Kontakt mit dem Gate-Graben steht.
  • Der Blindgrabenabschnitt 30 kann die gleiche Struktur wie der Gate-Grabenabschnitt 40 im Querschnitt XZ haben. Der Blindgrabenabschnitt 30 enthält einen in der Stirnseite 21 vorgesehenen Dummy-Graben, eine dielektrische Blindschicht 32 und einen leitfähigen Blindabschnitt 34. Die dielektrische Blindschicht 32 deckt eine Innenwand des Blindgrabens ab. Die dielektrische Blindschicht 32 kann aus einer Oxidschicht oder einer Nitridschicht bestehen. Der leitfähige Blindabschnitt 34 ist vorgesehen, um eine innerere Seite als die dielektrische Blindschicht 32 in den Blindgraben einzubetten. Eine obere Oberfläche des leitfähigen Blindabschnitts 34 kann sich in derselben XY-Ebene befinden wie die Stirnseite 21. Die dielektrische Blindschicht 32 ist dazu eingerichtet, den leitfähigen Blindabschnitt 34 und das Halbleitersubstrat 10 zu isolieren. Der leitfähige Blindabschnitt 34 kann aus demselben Material bestehen wie der leitfähige Gateabschnitt 44.
  • Im vorliegenden Beispiel sind der Gate-Grabenabschnitt 40 und der Blindgrabenabschnitt 30 durch die dielektrische Zwischenlagenschicht 38 auf der Stirnseite 21 abgedeckt. Es ist zu beachten, dass die unteren Abschnitte des Blindgrabenabschnitts 30 und des Gate-Grabenabschnitts 40 jeweils eine nach unten konvex gekrümmte Form (eine gekrümmte Form in einem Querschnitt) aufweisen können.
  • In dem Transistorabschnitt 70 ist der Grabenboden-Sperrschichtbereich 75 des P Typs in einem dem Diodenabschnitt 80 benachbarten Bereich vorgesehen. Der Grabenboden-Sperrschichtbereich 75 des vorliegenden Beispiels ist unterhalb des Akkumulationsbereichs 16 vorgesehen. Eine Dotierungskonzentration des Grabenboden-Sperrschichtbereichs 75 beträgt 1E11cm-3 oder mehr und 1E13cm-3 oder weniger.
  • Eine Breite W des Grabenboden-Sperrschichtbereichs 75 in der x-Achsenrichtung beträgt 2 µm oder mehr und 100 µm oder weniger. Die Breite W des Grabenboden-Sperrschichtbereichs 75 kann 10 µm oder mehr und 50 µm oder weniger betragen. In 2B fällt ein Endabschnitt des Grabenboden-Sperrschichtbereichs 75 auf einer positiven Seite (Seite des Diodenabschnitts 80) in der x-Achsenrichtung mit einer Grenze zwischen dem Kathodenbereich 82 und dem Kollektorbereich 22 zusammen, kann sich aber weiter zur Seite des Diodenabschnitts 80 als die Grenze erstrecken oder in den Transistorabschnitt 70 zurückgesetzt sein.
  • In der Tiefenrichtung des Halbleitersubstrats 10 ist ein unterer Endbereich des Grabenboden-Sperrschichtbereichs 75 unterhalb des unteren Abschnitts des Gate-Grabenabschnitts 40 angeordnet. Mit anderen Worten, der Grabenboden-Sperrschichtbereich 75 ist dazu eingerichtet, den unteren Abschnitt des Gate-Grabenabschnitts 40 zu bedecken.
  • Es ist zu beachten, dass im Diodenabschnitt 80 ein Lebensdauersteuerbereich, der einen Lebensdauerbegrenzer enthält, lokal im Driftbereich 18 vorgesehen sein kann. Der Lebensdauerkontrollbereich fördert die Rekombination von Löchern, die im Basisbereich 14 erzeugt werden, und von Elektronen, die aus dem Kathodenbereich 82 eingespritzt werden, wenn der Diodenabschnitt 80 ausgeschaltet wird, und unterdrückt dadurch einen Peak-Strom zum Zeitpunkt der Erholung in Sperrichtung. Das Steuergerät für die Lebensdauer kann durch Bestrahlung mit Protonen oder Helium von der Stirnseite 21 oder der Rückseite 23 gebildet werden.
  • 2C zeigt einen Querschnitt b-b' in 2A. Der Querschnitt b-b' ist eine XZ-Ebene, die durch den Mesa-Abschnitt 60 in einem Bereich des Transistorabschnitts 70 verläuft, in dem der Grabenboden-Sperrschichtbereich 75 vorgesehen ist. Der Querschnitt b-b' ist ein Querschnitt eines Bereichs, der den aktiven Bereich 160 und den Kantenabschlussstrukturabschnitt 190 überspannt. Der Kantenabschlussstrukturabschnitt 190 des vorliegenden Beispiels weist eine Schutzringstruktur und eine Kanalstopper-Struktur auf.
  • Die Schutzring-Struktur kann mehrere Schutzringe 92 enthalten. Die Schutzring-Struktur des vorliegenden Beispiels enthält fünf Schutzringe 92. Jeder Schutzring 92 kann vorgesehen sein, um den aktiven Bereich 160 in der Stirnseite 21 zu umschließen.
  • Die Schutzring-Struktur kann die Funktion haben, eine im aktiven Bereich 160 erzeugte Sperrschicht in Richtung einer Außenseite des Halbleitersubstrats 10 auszudehnen. Dadurch kann die Konzentration des elektrischen Feldes in dem Halbleitersubstrat 10 verhindert werden. Aus diesem Grund kann die Spannungsfestigkeit der Halbleitervorrichtung 100 im Vergleich zu einem Fall, in dem die Schutzringstruktur nicht vorgesehen ist, verbessert werden.
  • Der Schutzring 92 ist ein Halbleiterbereich des P+ Typs, der in der Nähe der Stirnseite 21 durch Ionenimplantation gebildet wird. Der Schutzring 92 ist elektrisch mit einer Feldplatte 94 verbunden. Die Feldplatte 94 kann aus demselben Material bestehen wie die Gate-Metallschicht 50 oder die Emitter-Elektrode 52.
  • Die mehreren Schutzringe 92 sind durch die dielektrische Zwischenlagenschicht 38 elektrisch voneinander isoliert. Die Länge eines unteren Abschnitts des Schutzrings 92 kann die gleiche sein wie die des unteren Abschnitts des Wannenbereichs 11. Die Länge des unteren Abschnitts des Schutzrings 92 kann größer sein als die Länge des unteren Abschnitts des Gate-Grabenabschnitts 40.
  • Die Kanalstopper-Struktur hat einen Kanalstopper 96 und eine Feldplatte 94. Der Kanalstopper 96 ist durch eine Öffnung der dielektrischen Zwischenlagenschicht 38 elektrisch mit der Feldplatte 94 verbunden. Ein Leitfähigkeitstyp des Kanalstoppers 96 kann ein erster Leitfähigkeitstyp oder ein zweiter Leitfähigkeitstyp sein. Der Leitfähigkeitstyp des Kanalstoppers 96 des vorliegenden Beispiels ist der N+ Typ. Der Kanalstopper (Channel-Stopper) 96 hat die Funktion, eine Sperrschicht, die in dem aktiven Bereich 160 erzeugt wird, an einem Endabschnitt auf einer Außenseite des Halbleitersubstrats 10 zu beenden.
  • Der Grabenboden-Sperrschichtbereich 75 ist an einem Endabschnitt in y-Achsenrichtung mit dem Wannenbereich 11 verbunden. Eine Länge des unteren Abschnitts des Wannenbereichs 11 kann länger sein als ein unterer Endbereich des Grabenboden-Sperrschichtbereichs 75.
  • Der Grabenboden-Sperrschichtbereich 75 steht an einem Endabschnitt in Y-Achsenrichtung in Kontakt mit dem Basisbereich 14. Der Basisbereich 14 ist an einem Endabschnitt in y-Achsenrichtung mit dem Wannenbereich 11 verbunden.
  • Darüber hinaus ist eine dielektrische Schicht, beispielsweise eine dielektrische Zwischenlagenschicht oder eine dielektrische Gateschicht, zwischen einer unteren Oberfläche der Gate-Verdrahtung 48 und dem Wannenbereich 11 vorgesehen, so dass die Gate-Verdrahtung 48 und der Wannenbereich 11 nicht elektrisch verbunden sind.
  • 2D zeigt einen Querschnitt c-c' in 2A. Der Querschnitt c-c' ist eine XZ-Ebene, die durch den Gate-Grabenabschnitt 40 in Längsrichtung (Erstreckungsrichtung) in einem Bereich des Transistorabschnitts 70 verläuft, in dem der Grabenboden-Sperrschichtbereich 75 vorgesehen ist. In 2D sind andere Elemente mit Ausnahme des Gate-Grabenabschnitts 40 wie in 2C dargestellt.
  • Ein Endabschnitt des Gate-Grabenabschnitts 40 auf einer negativen Seite in der y-Achsenrichtung wird durch den Wannenbereich 11 abgedeckt. Darüber hinaus ist der untere Abschnitt des Gate-Grabenabschnitts 40 vollständig durch den Grabenboden-Sperrschichtbereich 75 auf einer positiven Seite bezüglich des Wannenbereichs 11 in der Y-Achsenrichtung abgedeckt.
  • 3A ist eine vergrößerte Ansicht, die ein Beispiel für einen Bereich B in 1 zeigt. Ähnlich wie der in 2C gezeigte Bereich ist der Bereich B ein Bereich, der sich über den aktiven Bereich 160 und den Kantenabschlussstrukturabschnitt 190 erstreckt. In 3A wird hauptsächlich ein Endabschnitt des aktiven Bereichs 160 in x-Achsenrichtung beschrieben.
  • Der Wannenbereich 11 erstreckt sich entlang eines äußeren Umfangs des aktiven Bereichs 160 und ist in der Ansicht vom oberen Ende ringförmig vorgesehen. In der Halbleitervorrichtung 100 des vorliegenden Beispiels sind der Transistorabschnitt 70 und der Diodenabschnitt 80 in X-Achsenrichtung abwechselnd angeordnet, wobei der Transistorabschnitt 70 in X-Achsenrichtung an der äußersten Seite (Endabschnittbereich auf der positiven Seite oder der negativen Seite) angeordnet ist. 3A zeigt einen äußersten Transistorabschnitt 70-1 auf der positiven Seite in x-Achsenrichtung. In der Ansicht von oben steht der Transistorabschnitt 70-1 in Kontakt mit dem Wannenbereich 11 an einem Endabschnitt auf der positiven Seite in X-Achsenrichtung und an Endabschnitten auf beiden Seiten in Y-Achsenrichtung.
  • In dem Transistorabschnitt 70-1 ist der Emitterbereich 12 nicht in einem Bereich auf der Seite des Wannenbereichs 11 vorgesehen. In dem Transistorabschnitt 70-1 ist der Bereich, in dem der Emitterbereich 12 nicht vorgesehen ist, mit den Kontaktbereichen 15 zwischen den auf der Stirnseite 21 freiliegenden Basisbereichen 14 versehen, beispielsweise von einem Endabschnitt in der X-Achsenrichtung bis zum fünften Gate-Grabenabschnitt 40.
  • 3B zeigt einen Querschnitt d-d' in 3A. Der Querschnitt d-d' ist eine XZ-Ebene, die durch den Emitterbereich 12, den Kontaktbereich 15 und den Wannenbereich 11 verläuft und den Gate-Grabenabschnitt 40 in der Arrayrichtung durchquert. In 3B wird hauptsächlich der äußerste Transistorabschnitt 70-1 auf der positiven Seite in x-Achsenrichtung beschrieben.
  • In dem Transistorabschnitt 70-1 ist ein dem Wannenbereich 11 nicht benachbarter Bereich mit dem Emitterbereich 12 versehen, der in Kontakt mit der Stirnseite 21 oberhalb des Basisbereichs 14 steht. Vom Endabschnitt in x-Achsenrichtung bis zum fünften Gate-Grabenabschnitt 40 sind jedoch die Kontaktbereiche 15 anstelle des Emitterbereichs 12 vorgesehen.
  • Auf diese Weise wird auf der Seite des Wannenbereichs 11 des Transistorabschnitts 70-1 der Gate-Grabenabschnitt 40, der nicht in Kontakt mit dem Emitterbereich 12 steht, außer Kraft gesetzt (funktioniert nicht als Transistor), und daher wird ein Zwischenraum zwischen einem tatsächlichen Betriebsbereich des Transistorabschnitts 70 (Bereich, der als Transistor funktioniert) und dem Wannenbereich 11 erzeugt. Darüber hinaus wird durch die Störung der Periodizität des Arrays die Konzentration des elektrischen Feldes am Endabschnitt des aktiven Bereichs 160 verringert, wodurch die Sicherheit verbessert werden kann. Indem der Kontaktbereich 15 in dem Bereich vorgesehen ist, in dem der Emitterbereich 12 nicht vorgesehen ist, ist es außerdem möglich, überschüssige Löcher zu beseitigen.
  • Es ist zu beachten, dass auf der Seite des Wannenbereichs 11 des Transistorabschnitts 70-1 der Grabenboden-Sperrschichtbereich 75 oberhalb des Driftbereichs 18 vorgesehen sein kann. Wenn der Grabenboden-Sperrschichtbereich 75 auf der Seite des Wannenbereichs 11 des Transistorabschnitts 70-1 bereitgestellt wird, kann der Grabenboden-Sperrschichtbereich durch dieselben Schritte gebildet werden wie bei der Bereitstellung des Grabenboden-Sperrschichtbereichs 75 auf der Seite des Diodenabschnitts 80 des Transistorabschnitts 70-1 und in einem anderen Transistorabschnitt 70.
  • 4 ist ein Diagramm, das eine zeitliche Änderung eines Kollektorstroms Ic zum Zeitpunkt der Erholung in Sperrichtung zeigt. In dem Diagramm von 4 stellt die durchgezogene Linie ein Verhalten des Kollektorstroms Ic in einer Halbleitervorrichtung ohne den Grabenboden-Sperrschichtbereich dar, und die gestrichelte Linie stellt ein Verhalten des Kollektorstroms Ic in der Halbleitervorrichtung 100 des vorliegenden Beispiels mit dem Grabenboden-Sperrschichtbereich 75 dar.
  • Wenn der Transistorabschnitt zur Zeiteinstellung t1 ausgeschaltet wird und der Diodenabschnitt leitet, fließt der Elektronenstrom vom Kathodenbereich zum Basisbereich, der als Anodenschicht dient, und es wird ein Strom zur Erholung in Sperrichtung erzeugt. Wenn der Elektronenstrom den Basisbereich erreicht, tritt eine Leitfähigkeitsmodulation auf und ein Lochstrom fließt aus der Anodenschicht. Ferner diffundiert der Elektronenstrom auch aus dem Kathodenbereich 82 in den Basisbereich 14 des Transistorabschnitts.
  • Der zum Transistorabschnitt diffundierte Elektronenstrom fördert das Einspritzen von Löchern aus dem Kontaktbereich, der eine höhere Dotierungskonzentration aufweist als der Basisbereich, und erhöht die Lochdichte des Halbleitersubstrats. Daher benötigt es Zeit, bis die Löcher beim Ausschalten des Diodenabschnitts beseitigt werden können. Aus diesem Grund steigt der Peak-Strom Irp bei der Erholung in Sperrichtung, wobei der Verlust bei der Erholung in Sperrichtung steigt.
  • Hier nimmt der Kollektorstrom Ic in der Halbleitervorrichtung ohne den Grabenboden-Sperrschichtbereich nach Erreichen des Peak-Stroms Irp in Sperrichtung bei Zeiteinstellung t2 allmählich ab und wird um die Zeiteinstellung t3 herum fast Null. Wenn der Peak-Strom Irp in Sperrichtung groß ist, dauert es einige Zeit, bis der Strom Null wird, so dass die Wärmeerzeugung zunimmt und der Verlust in Sperrichtung steigt.
  • Andererseits hat die Halbleitervorrichtung 100 des vorliegenden Beispiels den Grabenboden-Sperrschichtbereich 75 im Bereich des Transistorabschnitts 70, der dem Diodenabschnitt 80 benachbart ist. Da der Grabenboden-Sperrschichtbereich 75 elektrisch mit der Emitter-Elektrode 52 verbunden ist, unterdrückt der Grabenboden-Sperrschichtbereich das Einspritzen von Löchern und unterbricht den Strom.
  • Ein solcher Grabenboden-Sperrschichtbereich 75 deckt den unteren Abschnitt des Gate-Grabenabschnitts 40 ab, so dass eine Lochinjektion vom Transistorabschnitt 70 zum Diodenabschnitt 80 unterdrückt wird. Auf diese Weise ist in der Halbleitervorrichtung 100 des vorliegenden Beispiels der Peak-Strom der Erholung in Sperrichtung Irp kleiner und die Zeitdauer, bis der Strom Null wird, wird verglichen mit der Halbleitervorrichtung ohne den Grabenboden-Sperrschichtbereich verkürzt, sodass der Verlust der Erholung in Sperrichtung reduziert wird.
  • In der Zwischenzeit ist zur Unterdrückung des Einbringens von Löchern bekannt, einen Lebensdauerbegrenzer enthaltenden Steuergerät-Bereich von einem Diodenabschnitt bis zu einem Teil des Transistorabschnitts vorzusehen. Der Lebensdauerkontrollbereich fördert die Beseitigung von Löchern zum Zeitpunkt des Abschaltens und reduziert den Verlust bei der Erholung in Sperrichtung.
  • Im Allgemeinen muss der im Transistorabschnitt vorgesehene Lebensdauerkontrollbereich muss ab der Begrenzung auf der Seite des Diodenabschnitts eine Breite von etwa 100 bis 150 µm haben, um die bei der Abschaltung eingebrachten Löcher zu beseitigen. Der Bereich des Transistorabschnitts, in dem das Steuergerät für die Lebensdauer vorgesehen ist, wird jedoch zu einem ungültigen Bereich, der nicht als Transistor arbeitet.
  • Im Gegensatz dazu kann der Grabenboden-Sperrschichtbereich 75 des vorliegenden Beispiels eine geringere Breite als der Lebensdauerkontrollbereich haben, weil er den Strom abschneidet und das Einbringen von Löchern unterdrückt. Auf diese Weise kann der Grabenboden-Sperrschichtbereich 75 die Eigenschaften des Elements verbessern und die Wärmeerzeugung unterdrücken, indem der ungültige Bereich, verglichen mit dem Fall, dass der Lebensdauerkontrollbereich im Transistorabschnitt 70 vorgesehen ist, reduziert wird.
  • 5A ist eine vergrößerte Ansicht, die ein weiteres Beispiel für den Bereich A in 1 zeigt. 5B zeigt einen Querschnitt a-a' in 5A. Es ist zu beachten, dass ein Querschnitt b-b' und ein Querschnitt c-c' in 5A den in 2C bzw. 2D gezeigten ähnlich sein können, weshalb deren Beschreibung hier entfällt.
  • Im vorliegenden Beispiel sind in dem Bereich des Transistorabschnitts 70, in dem der Grabenboden-Sperrschichtbereich 75 vorgesehen ist, die Kontaktlöcher 54 nur über einigen Mesa-Abschnitten 60 vorgesehen, und das Kontaktloch 54 ist nicht über den anderen Mesa-Abschnitten 60 vorgesehen. In dieser Hinsicht unterscheiden sich die 5A und 5B von den 2A und 2B, in denen das Kontaktloch 54 oberhalb jedes Mesa-Abschnitts vorgesehen ist. Wie in den 5A und 5B gezeigt, kann nur ein Kontaktloch 54 oberhalb des Grabenboden-Sperrschichtbereichs 75 vorgesehen sein.
  • Das heißt, im vorliegenden Beispiel sind von den mehreren Mesa-Abschnitten 60, die oberhalb des Grabenboden-Sperrschichtbereichs 75 angeordnet sind, nur einige der Mesa-Abschnitte 60 über die Kontaktlöcher 54 elektrisch mit der Emitter-Elektrode 52 verbunden, und die anderen Mesa-Abschnitte 60 sind durch die dielektrischen Zwischenlagenschicht 38 abgedeckt.
  • Auf diese Weise sind nur einige der mehreren Mesa-Abschnitte 60, die oberhalb des Grabenboden-Sperrschichtbereichs 75 angeordnet sind, elektrisch mit der Emitter-Elektrode 52 verbunden und haben einen Löcherextraktionseffekt, wodurch die Lochvernichtung zum Zeitpunkt des Abschaltens gefördert und der Verlust bei der Erholung in Sperrichtung verringert wird.
  • 6A ist eine vergrößerte Ansicht, die ein weiteres Beispiel für den Bereich A in 1 zeigt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels hat einen schwebenden Sperrschichtbereich 77 im Transistorabschnitt 70. Hier werden die Beschreibungen von Elementen, die in 2A enthalten sind, weggelassen.
  • Der schwebende Sperrschichtbereich 77 ist ein elektrisch schwebender Bereich eines zweiten Leitfähigkeitstyps, der zwischen dem Driftbereich 18 und dem Basisbereich 14 vorgesehen ist. In 6A ist ein Bereich des schwebenden Sperrschichtbereichs 77 durch eine gestrichelte Linie angedeutet.
  • „Elektrisch schwebend“ bedeutet, dass er nicht elektrisch mit einem vorbestimmten Potential, beispielsweise der Emitter-Elektrode 52, verbunden ist. Der schwebende Sperrschichtbereich 77 ist vom Grabenboden-Sperrschichtbereich 75 und dem Wannenbereich 11 in der Draufsicht auf das Halbleitersubstrat 10 beabstandet. Der Grabenboden-Sperrschichtbereich 75 und der Wannenbereich 11 sind elektrisch mit der Emitter-Elektrode 52 verbunden.
  • Der schwebende Sperrschichtbereich 77 des vorliegenden Beispiels ist vom P Typ. Eine Dotierungskonzentration des schwebenden Sperrschichtbereichs 77 ist höher als die des Basisbereichs 14. Die Dotierungskonzentration des schwebenden Sperrschichtbereichs 77 kann die gleiche sein wie die des Grabenboden-Sperrschichtbereichs 75. Der schwebende Sperrschichtbereich 77 kann durch dasselbe Verfahren wie das Verfahren zur Herstellung des Grabenboden-Sperrschichtbereichs 75 gebildet werden.
  • Wenn der Transistorabschnitt 70 eingeschaltet ist, hängt eine zeitliche Änderung dV/dt einer Spannung in dem Diodenabschnitt 80 von einem Gate-Widerstand Rg des Transistorabschnitts 70 ab. Im vorliegenden Beispiel wird durch die Bereitstellung des schwebenden Sperrschichtbereichs 77 im Transistorabschnitt die Abhängigkeit von dV/dt vom Gate-Widerstand Rg verringert, d.h. eine Ansteuerung mit einem kleinen Gate-Widerstand Rg ist möglich. Wenn der Gate-Widerstand Rg klein wird, wird die Leistungsaufnahme zum Zeitpunkt des Einschaltens reduziert.
  • 6B zeigt einen Querschnitt e-e' in 6A. In dem Transistorabschnitt 70 ist der Grabenboden-Sperrschichtbereich 75 in einem dem Diodenabschnitt 80 benachbarten Bereich vorgesehen, und der schwebende Sperrschichtbereich 77 ist ferner getrennt von dem Grabenboden-Sperrschichtbereich 75 vorgesehen.
  • In der X-Achsenrichtung kann ein Abstand D1 zwischen dem Grabenboden-Sperrschichtbereich 75 und dem schwebenden Sperrschichtbereich 77 gleich oder größer als ein Abstand der Gate-Grabenabschnitte 40 und 10 µm oder weniger sein. Dabei bezieht sich der Abstand der Gate-Grabenabschnitte 40 auf einen Abstand zwischen den Gate-Grabenabschnitten 40. Der Abstand der Gate-Grabenabschnitte 40 beträgt zum Beispiel 2,3 µm.
  • In der Tiefenrichtung des Halbleitersubstrats 10 ist der schwebende Sperrschichtbereich 77 unterhalb des Akkumulationsbereichs 16 vorgesehen. Ein unterer Endbereich des schwebenden Sperrschichtbereichs 77 ist unterhalb des unteren Abschnitts des Gate-Grabenabschnitts 40 angeordnet. Das heißt, der schwebende Sperrschichtbereich 77 ist dazu eingerichtet, den unteren Abschnitt des Gate-Grabenabschnitts 40 abzudecken, ähnlich wie der Grabenboden-Sperrschichtbereich 75. Die Tiefenrichtung des schwebenden Sperrschichtbereichs 77 kann die gleiche sein wie die Tiefenlage des Grabenboden-Sperrschichtbereichs 75.
  • 6C zeigt einen Querschnitt f-f' in 6A. Der schwebende Sperrschichtbereich 77 ist von dem Wannenbereich 11 beabstandet. Eine Länge des unteren Abschnitts des Wannenbereichs 11 kann länger sein als ein unterer Endbereich des schwebenden Sperrschichtbereichs 77. In y-Achsenrichtung kann ein Abstand D2 zwischen dem Wannenbereich 11 und dem schwebenden Sperrschichtbereich 77 gleich oder größer sein als der Abstand der Gate-Grabenabschnitte 40 und 10 µm oder weniger betragen.
  • Auf diese Weise ist der schwebende Sperrschichtbereich 77 des vorliegenden Beispiels von dem Grabenboden-Sperrschichtbereich 75 und dem Wannenbereich 11 des Emitter-Potentials beabstandet, um nicht beeinträchtigt zu werden und gleichzeitig eine ausreichende Fläche zu gewährleisten. Dadurch reduziert der schwebende Sperrschichtbereich 77 die Abhängigkeit von dV/dt vom Gate-Widerstand Rg im Diodenabschnitt 80 und ermöglicht die Ansteuerung mit einem kleinen Gate-Widerstand Rg, wodurch die Einschaltcharakteristik verbessert wird.
  • Während die vorliegenden Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen begrenzt. Für einen Fachmann ist es offensichtlich, dass verschiedene Änderungen und Verbesserungen den oben beschriebenen Ausführungsformen hinzugefügt werden können. Es ist auch aus dem Umfang der Ansprüche ersichtlich, dass die Ausführungsformen, die mit solchen Änderungen oder Verbesserungen hinzugefügt werden, im technischen Umfang der Erfindung enthalten sein können.
  • Die in den Ansprüchen, Ausführungsformen oder Diagrammen dargestellten Vorgänge, Verfahren, Schritte und Stufen jedes Verfahrens, das von einer Vorrichtung, einem System, einem Programm und einem Verfahren ausgeführt wird, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge der Schritte nicht durch „vor“, „im Voraus“ oder dergleichen angegeben wird und solange das Ergebnis eines früheren Verfahrens nicht in einem späteren Verfahren verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsformen oder Diagrammen mit Ausdrücken wie „zuerst“ oder „als nächstes“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat,
    11
    Wannenbereich,
    12
    Emitterbereich,
    14
    Basisbereich,
    15
    Kontaktbereich,
    16
    Akkumulationsbereich,
    17
    Steckkontaktbereich,
    18
    Driftbereich,
    20
    Pufferbereich,
    21
    Stirnseite,
    22
    Kollektorbereich,
    23
    Rückseite,
    24
    Kollektorelektrode,
    25
    Verbindungsabschnitt,
    29
    linearer Abschnitt,
    30
    Blindgrabenabschnitt,
    31
    Randabschnitt,
    32
    dielektrische Blindschicht,
    34
    leitfähiger Blindabschnitt,
    38
    dielektrische Zwischenlagenschicht,
    39
    linearer Abschnitt,
    40
    Gate-Grabenabschnitt,
    41
    Randabschnitt,
    42
    dielektrische Gateschicht,
    44
    leitfähige Gateabschnitt,
    48
    Gate-Verdrahtung,
    49
    Kontaktloch,
    50
    Gate-Metallschicht,
    52
    Emitter-Elektrode,
    54
    Kontaktloch,
    56
    Kontaktloch,
    60
    Mesa-Abschnitt,
    61
    Mesa-Abschnitt,
    70
    Transistorabschnitt,
    75
    Grabenboden-Sperrschichtbereich,
    77
    schwebender Sperrschichtbereich,
    80
    Diodenabschnitt,
    82
    Kathodenbereich,
    92
    Schutzring,
    94
    Feldplatte,
    96
    Kanalstopper (channel-stopper),
    100
    Halbleitervorrichtung,
    102
    Endseite,
    160
    aktiver Bereich,
    190
    Kantenabschlussstrukturabschnitt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017135339 A [0002]
    • JP 2014175517 A [0002]

Claims (13)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat mit einem Transistorabschnitt und einem Diodenabschnitt; und eine Emitter-Elektrode und eine Gate-Elektrode, die oberhalb einer Stirnseite des Halbleitersubstrats vorgesehen sind, wobei der Transistorabschnitt folgendes umfasst: mehrere Grabenabschnitte, die elektrisch mit der Gate-Elektrode verbunden sind; einen Driftbereich eines ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat vorgesehen ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs vorgesehen ist; und einen Grabenboden-Sperrschichtbereich eines zweiten Leitfähigkeitstyps, der zwischen dem Driftbereich und dem Basisbereich vorgesehen ist und eine höhere Dotierungskonzentration als die des Basisbereichs aufweist, und wobei der Grabenboden-Sperrschichtbereich elektrisch mit der Emitter-Elektrode verbunden ist.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei in einer Draufsicht auf das Halbleitersubstrat der Grabenboden-Sperrschichtbereich in einem dem Diodenabschnitt benachbarten Bereich vorgesehen ist
  3. Halbleitervorrichtung gemäß Anspruch 2, wobei eine Breite des Grabenboden-Sperrschichtbereichs in einer Arrayrichtung der mehreren Grabenabschnitte 2 µm oder mehr und 100 µm oder weniger beträgt.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei die Breite des Grabenboden-Sperrschichtbereichs 10 µm oder mehr und 50 µm oder weniger beträgt.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei die Dotierungskonzentration des Grabenboden-Sperrschichtbereichs 1E11cm-3 oder mehr und 1E13cm-3 oder weniger beträgt.
  6. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei in einer Tiefenrichtung des Halbleitersubstrats ein unterer Endbereich des Grabenboden-Sperrschichtbereichs unterhalb unterer Abschnitte der mehreren Grabenabschnitte angeordnet ist.
  7. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der Transistorabschnitt einen Akkumulationsbereich eines ersten Leitfähigkeitstyps aufweist, der oberhalb des Grabenboden-Sperrbereichs vorgesehen ist und eine höhere Dotierungskonzentration als die des Driftbereichs aufweist.
  8. Halbleitervorrichtung gemäß Anspruch 7, wobei der Driftbereich und der Akkumulationsbereich ferner an dem Diodenabschnitt vorgesehen sind.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei der Transistorabschnitt weiterhin folgendes aufweist: einen Wannenbereich eines zweiten Leitfähigkeitstyps, der auf der Stirnseite des Halbleitersubstrats vorgesehen ist und sich entlang eines äußeren Umfangs eines aktiven Bereichs erstreckt; und eine dielektrische Zwischenlagenschicht, die oberhalb des Halbleitersubstrats vorgesehen ist, wobei der Grabenboden-Sperrschichtbereich mit dem Wannenbereich verbunden ist, und wobei der Wannenbereich elektrisch mit der Emitter-Elektrode verbunden ist.
  10. Halbleitervorrichtung gemäß Anspruch 9, wobei einige der mehreren Mesa-Abschnitte, die über dem Grabenboden-Sperrschichtbereich angeordnet sind, über ein Kontaktloch, das in der dielektrischen Zwischenlagenschicht vorgesehen ist, elektrisch mit der Emitter-Elektrode verbunden sind.
  11. Halbleitervorrichtung gemäß Anspruch 9 oder 10, wobei der Transistorabschnitt ferner einen schwebenden Sperrschichtbereich eines zweiten Leitfähigkeitstyps aufweist, der zwischen dem Driftbereich und dem Basisbereich vorgesehen ist und elektrisch schwebt.
  12. Halbleitervorrichtung gemäß Anspruch 11, wobei in einer Arrayrichtung der mehreren Grabenabschnitte ein Abstand zwischen dem Grabenboden-Sperrschichtbereich und dem schwebenden Sperrschichtbereich gleich oder größer als ein Abstand der mehreren Grabenabschnitte ist, und 10 µm oder weniger beträgt.
  13. Halbleitervorrichtung gemäß Anspruch 12, wobei in einer Erstreckungsrichtung der mehreren Grabenabschnitte ein Abstand zwischen dem Wannenbereich und dem schwebenden Sperrschichtbereich gleich oder größer ist als der Abstand ist, und 10 µm oder weniger beträgt.
DE112021002169.9T 2020-12-07 2021-10-21 Halbleitervorrichtung Pending DE112021002169T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020202647 2020-12-07
JP2020-202647 2020-12-07
PCT/JP2021/038976 WO2022123923A1 (ja) 2020-12-07 2021-10-21 半導体装置

Publications (1)

Publication Number Publication Date
DE112021002169T5 true DE112021002169T5 (de) 2023-06-29

Family

ID=81972857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021002169.9T Pending DE112021002169T5 (de) 2020-12-07 2021-10-21 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20230071170A1 (de)
JP (2) JP7456520B2 (de)
CN (1) CN115699331A (de)
DE (1) DE112021002169T5 (de)
WO (1) WO2022123923A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7613570B2 (ja) * 2021-05-11 2025-01-15 富士電機株式会社 半導体装置
EP4350777A4 (de) * 2022-01-20 2024-11-27 Fuji Electric Co., Ltd. Halbleiteranordnung
JP7756607B2 (ja) 2022-08-22 2025-10-20 株式会社東芝 半導体装置及びその製造方法
CN116230752B (zh) * 2023-02-13 2025-09-19 珠海格力电器股份有限公司 逆导型绝缘栅双极晶体管及其制备方法
DE112024000109T5 (de) * 2023-03-07 2025-06-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2025004543A1 (ja) * 2023-06-26 2025-01-02 ローム株式会社 半導体装置
CN117116996B (zh) * 2023-10-24 2024-05-14 合肥海图微电子有限公司 一种功率器件及其制作方法
JP2025132606A (ja) * 2024-02-29 2025-09-10 ミネベアパワーデバイス株式会社 半導体装置、および、電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP5922886B2 (ja) * 2011-07-13 2016-05-24 株式会社豊田中央研究所 ダイオードおよび半導体装置
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
CN112204750B (zh) * 2018-05-30 2024-01-30 罗姆股份有限公司 半导体装置
WO2020031551A1 (ja) * 2018-08-10 2020-02-13 富士電機株式会社 半導体装置
JP7327672B2 (ja) * 2020-07-03 2023-08-16 富士電機株式会社 半導体装置
JP7574558B2 (ja) * 2020-07-13 2024-10-29 富士電機株式会社 半導体装置
JP7370309B2 (ja) * 2020-10-21 2023-10-27 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2024060027A (ja) 2024-05-01
CN115699331A (zh) 2023-02-03
JP7456520B2 (ja) 2024-03-27
US20230071170A1 (en) 2023-03-09
WO2022123923A1 (ja) 2022-06-16
JPWO2022123923A1 (de) 2022-06-16
JP7758079B2 (ja) 2025-10-22

Similar Documents

Publication Publication Date Title
DE112021002169T5 (de) Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102012210053B4 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102017201147B4 (de) Halbleitervorrichtung
DE112018001627B4 (de) Halbleitervorrichtung
DE102011080891A1 (de) Halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10047152B4 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112021000166B4 (de) Halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE112018002359T5 (de) Halbleiterbauteil
DE112019000166T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE112021004603T5 (de) Halbleitervorrichtung
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE112021000205T5 (de) Halbleitervorrichtung
DE112021004621T5 (de) Halbleitervorrichtung
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE112020002890T5 (de) Halbleitervorrichtung
DE102016117511B4 (de) Halbleiterbauteil und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000