[go: up one dir, main page]

DE102008016428A1 - Analogkomparator mit digitaler Offsetkompensation - Google Patents

Analogkomparator mit digitaler Offsetkompensation Download PDF

Info

Publication number
DE102008016428A1
DE102008016428A1 DE102008016428A DE102008016428A DE102008016428A1 DE 102008016428 A1 DE102008016428 A1 DE 102008016428A1 DE 102008016428 A DE102008016428 A DE 102008016428A DE 102008016428 A DE102008016428 A DE 102008016428A DE 102008016428 A1 DE102008016428 A1 DE 102008016428A1
Authority
DE
Germany
Prior art keywords
load
input
stage
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008016428A
Other languages
English (en)
Inventor
Sreenivasa Chalamala
Matthias Baer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102008016428A priority Critical patent/DE102008016428A1/de
Priority to US12/270,983 priority patent/US7884650B2/en
Publication of DE102008016428A1 publication Critical patent/DE102008016428A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45438Indexing scheme relating to differential amplifiers the CMCL uses digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45726Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Eine digitale Kompensation einer Eingangsstufe eines Komparators wird erreicht, indem geschaltete Lastelemente vorgesehen werden, die geeignet mit dem differenziellen Eingangspaar des Komparators verbunden werden, um damit Transistoreigenschaften des Eingangspaares und auch den Lastwert der Eingangsstufe anzupassen. Somit kann ein verbessertes Offsetverhalten erreicht werden, ohne dass ein externes Signal erforderlich ist und/oder ohne dass komplexe Referenzspannungen/Ströme erforderlich sind.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen elektronische Schaltungen mit einem Analogkomparator und betrifft auch integrierte Schaltungsbauelemente und Strukturen mit einer analogen Komparatorschaltung.
  • Beschreibung des Stands der Technik
  • In elektronischen Schaltungsstrukturen und Schaltungen muss die häufig einer Amplitude eines Signalpegels mit einem spezifizierten Grad an Genauigkeit bestimmt werden. Für diesen Zweck wurden eine Vielzahl von Techniken entwickelt, wobei viele dieser Techniken den Vergleich eines ersten Signalpegels mit einem zweiten Signalpegel beinhalten, um zu entscheiden, ob der erste Signalpegel höher oder geringer ist als der zweite Signalpegel. Somit liefert eine entsprechende elektronische Schaltung eine digitale Antwort auf die Frage, welche der beiden Signale den höheren Signalpegel aufweist. Entsprechende elektronische Schaltungen werden typischerweise als Komparator oder analoger Komparator bezeichnet, wenn zumindest eines der beiden Signale sich kontinuierlich ändert. Beispielsweise werden derartige Komparatorschaltungen im Wesentlichen in Situationen eingesetzt, in denen ein Signal mit einem Referenzsignal zu vergleichen ist, das eine im Wesentlichen konstante Referenz oder eine variierende Referenz repräsentiert, um damit mit einer digitalen Antwort anzugeben, wann das Signal den durch das Referenzsignal festgelegten Schwellwert über- bzw. unterschreitet. Eine Komparatorschaltung enthält typischerweise eine geeignet gestaltete Eingangsstufe mit zwei Eingangstransistoren, die die jeweiligen Eingangssignale empfangen. Ferner kann eine Widerstandslast mit jedem der Eingangstransistoren verbunden sein, um damit eine Differenzspannung in Abhängigkeit der Differenz der Eingangssignale zu erhalten. Die Differenzspannung wird dann einer Ausgangsstufe zugeführt, die typischerweise so gestaltet ist, dass zwei vordefinierte Ausgangssignalpegel in Abhängigkeit von der Spannung über der differenziellen Eingangsstufe geliefert wird. Folglich müssen in anspruchsvollen Anwendungen die Eigenschaften der Schaltungselemente und insbesondere der Eingangstransistoren und der jeweiligen Widerstandslasten so aufeinander abgestimmt sein, dass eine Änderung des Ausgangssignals bei einem be stimmten gewünschten minimalen Wert der Differenz der beiden Eingangssignale erreicht wird. Ferner sollte die Antwort der Komparatorschaltung auf das Eingangssignal typischerweise möglichst stabil sein für sich verändernde Betriebsbedingungen, etwa unterschiedliche Temperaturen, unterschiedliche Versorgungsspannungen, Halterung der Schaltungskomponenten und andere Umgebungseinflüsse, etwa Feuchtigkeit, Druck, und dergleichen. Folglich wurden komplexe Kompensationstechniken vorgeschlagen, die wiederum selbst anspruchsvolle und komplexe analoge Schaltungen erfordern, die somit einen Beitrag zur gesamten Schaltungskomplexität und zu den Herstellungskosten leisten.
  • Mit Bezug zu den 1a und 1b wird eine typische konventionelle Komparatorschaltung nunmehr beschrieben, um die durch eine ineffiziente Offsetkompensation hervorgerufenen Probleme genauer zu erläutern.
  • 1a zeigt schematisch ein Schaltbild einer Komparatorschaltung 100 gemäß einer konventionellen grundlegenden Schaltungskonfiguration. Wie dargestellt, umfasst die Komparatorschaltung 100 eine Eingangsstufe 110 zum Empfangen eines ersten Eingangssignals V und eines zweiten Eingangssignals V+. Das Signal V wird von einem ersten Eingangstransistor 111a aufgenommen, während das zweite Eingangssignal V+ von einem zweiten Eingangstransistor 111b empfangen wird. In dem in 1a gezeigten Beispiel repräsentieren der erste und der zweite Transistor 111a, 111b einen p-Kanaltransistor oder einen pnp-Transistor, wenn eine Bipolartransistorkonfiguration betrachtet wird. Es sollte beachtet werden, dass Transistoren unterschiedlicher Leitfähigkeitsart eingesetzt werden können, wenn dies erforderlich ist. Ferner umfasst die Eingangsstufe 110 eine erste Widerstandslast 112a, die in Reihe mit dem ersten Eingangstransistor 111a verbunden ist und umfasst auch eine zweite Widerstandslast 112b, die mit dem zweiten Transistoreingang 111b in Reihe verbunden ist. Des weiteren weist die Eingangsstufe 110 eine Konstantspannungsquelle 113 auf, die mit beiden Verzweigungspunkten verbunden ist, die aus dem ersten Eingangstransistor 111a und der ersten Widerstandslast 112a bzw. dem zweiten Eingangstransistor 111b und der zweiten Widerstandslast 112b aufgebaut sind. Ferner wird die Spannung über den Widerstandslasten 112a, 112b als ein Zwischenausgangssignal 114 verwendet, das einer Ausgangsstufe 120 zugeführt wird. In dem gezeigten Beispiel wird das Zwischenausgangssignal der Eingangsstufe 110 über der Widerstandslast 112b erhalten. Des weiteren ist die Ausgangsstufe 120 typischerweise so ausgebildet, dass einem von zwei Ausgangsspannungspegel einnimmt, beispielsweise in der Nähe der positiven Versorgungsspannung oder der negativen Versorgungsspannung in Abhängigkeit des Zwischensignals 114. Der Einfachheit halber ist die Ausgangsstufe 120 als ein invertierender Verstärker mit einer sehr hohen Verstärkung dargestellt, um an einem der beiden Spannungspegel in Abhängigkeit von dem Zwischensignal 114 in Sättigung zu gehen, wodurch die digitale Antwort auf die Eingangssignale V_ und V+ erhalten wird. In diesem Falle wird der zweite Eingangstransistor 111b als ein nicht-invertierender Eingangstransistor bezeichnet, während der erste Eingangstransistor 111a als invertierender Eingang bezeichnet wird, da ein höherer Signalpegel an dem Eingangstransistor 111a zu einem Übergangs 121 auf den negativen Pegel führt.
  • Während des Betriebs der Komparatorschaltung 100 liefert die Konstantstromquelle 113 einen konstanten Strom zu dem Knoten 113a, das zu einem Stromfluss durch die Transistoren 111a und die Last 112a auf der einen Seite und durch den Transistor 111b und die Last 112 auf der anderen Seite führt. Wenn folglich die entsprechenden Komponenten 111a, 111b, 112a, 112b und 113 als im Wesentlichen ideale Komponenten vorgesehen sind, führt eine kleine Differenz, die als ΔV bezeichnet ist, zu einer entsprechenden Änderung der Ausgangsstufe 114, da in diesem Falle die Leitfähigkeit eines Zweiges erhöht oder verringert wird, wodurch entsprechende unterschiedliche Ströme in beiden Zweigen hervorgerufen werden, da der dem Knoten 113a zugeführte Strom konstant gehalten wird. Folglich ändert sich die Zwischenausgangsspannung 114 gemäß der Differenz der zugeführten Eingangsspannung, so dass die Ausgangsstufe 120 in Abhängig von dem Vorzeichnen der Differenz der Eingangsspannungen V, V+ in die positive oder negative Sättigung geht.
  • 1b zeigt schematisch ein Schaltbild, in welchem die Ausgangsspannung 121 der Ausgangsstufe 120 qualitativ gegenüber der Differenz der Eingangsspannungen V+, V aufgezeichnet ist. Es sei angenommen, dass die Differenz ΔV zwischen –500 mV und +500 mV variiert, während die Ausgangsstufe 120 bei +3 und –3 Volt in die Sättigung geht. Es sollte jedoch beachtet werden, dass andere Spannungsbereiche für die Eingangsspannung und die Ausgangsspannung ausgewählt sein können in Abhängigkeit von den Bauteilerfordernissen, wobei auch zumindest der Ausgangsspannungsbereich im Wesentlichen durch die Versorgungsspannung des Komparators 100 bestimmt ist. Wie dargestellt ist, ist für eine negative Differenz ΔV, d. h., wenn V größer als V+ ist, die Ausgangsspannung 121 ungefähr –3 Volt. Wenn der Absolutbetrag von V_ verringert wird oder der Betrag von V+ erhöht wird, wird die Differenz ΔV weniger negativ und führt zu schließlich zu einem Wechsel der Polarität der Ausgangsspannung 121, wobei in dem gezeigten Beispiel die Differenz ΔV weiterhin negativ ist. Der Wert des Schwellwertpegels T, bei dem die Ausgangsspannung 121 sich ändert, hängt von der Gesamtkonfiguration des Komparators 100 und insbesondere von den Eigenschaften der Eingangsstufe 110 ab. Somit kann in Abhängigkeit von Ungleichmäßigkeiten, die während der Herstellung des Bauelements 100 auftreten oder die durch unterschiedliche Bedingungen während des Betriebs hervorgerufen werden können, etwa eine Änderung der Temperatur und dergleichen, der Wert t ebenso variieren, woraus sich eine nicht-stabile Antwort der Komparatorschaltung 100 im Hinblick auf die eingespeiste Spannungsdifferenz ΔV ergibt. Die Größe der Änderung in t in Bezug auf den idealen Wert wird als Offsetspannung bezeichnet. Um somit eine im Wesentlichen stabile Antwort des Komparators 100 zu erhalten, werden häufig Kompensationstechniken eingesetzt, um die Offsetspannung der Eingangsstufe 110 zu verringern, um damit den idealen Wert der Schwellwertspannung t zu erreichen, wobei die entsprechenden Kompensationstechniken einen mehr oder weniger großen Aufwand in Abhängigkeit von dem Grade der Gleichmäßigkeit oder der gewünschten Stabilität erfordern. In anderen Fällen wird die Schaltung der Eingangsstufe 110 selbst so gestaltet, dass ein erhöhter Grad an Stabilität erreicht wird, was typischerweise einen merklichen Aufwand im Hinblick auf zusätzliche analoge Schaltungskomponenten und/oder Prozesstechniken und Kalibrierungsprozeduren erfordert.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung elektronische Schaltungen, integrierte Schaltungen und Verfahren, die danach streben, eines oder mehrere der oben erkannten Probleme zu verringern oder zu vermeiden.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung elektronische Schaltungen und entsprechende Bauelemente und Verfahren, um in effizienter Weise das Funktionsverhalten einer Komparatorschaltung auf der Grundlage einer digitalen Offsetkompensationstechnik einzustellen. Die hierin offenbarten Verfahren und Bauelemente verringern die Schaltungskomplexität und damit die Herstellungskosten, wobei ebenfalls Techniken zum Einstellen der Antwort des Komparators im Hinblick auf durch die Herstellung hervorgerufene Ungleichmäßigkeiten und/oder im Hinblick auf unterschiedliche Betriebsbedingungen und dergleichen verbessert werden. Dazu wird die Widerstandslast eines oder beider Eingangstransistoren während eines speziellen Kalibrierungsmodus angepasst, während gleichzeitig das Ausgangssignal überwacht wird, um damit einen geeigneten Zustand der Widerstandslast der Eingangsstufe zu erkennen, wodurch ein hohes Maß an Genauigkeit bei der Anpassung der Komponenten der differenziellen Eingangsstufe erreicht wird. Das Anpassen des Lastzustands der Eingangsstufe kann auf der Grundlage diskreter Widerstandslastelemente erreicht werden, wodurch die Möglichkeit geschaffen wird, komplexe analoge Kompensationsschaltungen zu vermeiden, wobei dennoch das Anwenden eines effizienten Kalibrierungsalgorithmus möglich ist. In einigen hierin offenbarten anschaulichen Aspekten werden die Widerstandslastelemente mit einem der Lastelemente der Eingangstransistoren so verbunden, dass eine ansteigende oder abfallende Sequenz von Gesamtlastwerten erreicht wird, während eine Änderung der Polarität des Ausgangssignals einen geeigneten Gesamtlastwert anzeigt, der während eines normalen Betriebsmodus der Komparatorschaltung zu verwenden ist. Die sequenzielle Erzeugung von ansteigenden oder abnehmenden Gesamtlastwerten für einen der Eingangstransistoren wird in einigen anschaulichen hierin offenbarten Aspekten auf der Grundlage eines Zählers gesteuert, dessen Betrieb beim Erkennen einer Änderung der Polarität des Ausgangssignals gestoppt wird. Folglich kann eine effiziente Offsetkompensation erreicht werden, wobei in einigen Fallen ein extern zugeführtes Steuersignal nicht erforderlich während auch im Wesentlichen „ideale” Referenzspannungen oder Referenzströme vorgesehen werden müssen.
  • Eine anschauliche hierin offenbarte elektronische Schaltung umfasst eine differenzielle Eingangsstufe mit einem ersten Eingangstransistor und einem zweiten Eingangstransistor zum Empfangen eines ersten analogen Eingangssignals und eines zweiten analogen Eingangssignals, wobei die differenzielle Eingangsstufe ausgebildet ist, ein Zwischensignal bereitzustellen, das eine Differenz des ersten und des zweiten Eingangssignals repräsentiert. Die elektronische Schaltung umfasst ferner eine Ausgangstufe, die mit der differenziellen Eingangsstufe verbunden ist, um das Zwischensignal zu empfangen, wobei die Ausgangsstufe ausgebildet ist, ein digitales Ausgangssignal auf der Grundlage des Zwischensignals bereitzustellen. Des weiteren umfasst die elektronische Schaltung eine Offsetkompensationsstufe, die mit der differenziellen Eingangsstufe und der Ausgangsstufe verbunden ist, wobei die Offsetkompensationsstufe ausgebildet ist, das digitale Ausgangssignal zu empfangen und eine Last des ersten oder des zweiten Eingangstransistors in diskreten Schritten auf der Grundlage des digitalen Ausgangssignals zu ändern.
  • Eine anschauliche hierin offenbarte integrierte Schaltung umfasst ein Substrat und einen ersten Eingangstransistor und einen zweiten Eingangstransistor, die über dem Substrat ausgebildet sind. Der erste und der zweite Eingangstransistor bilden eine differenzielle Eingangsstufe zum Empfangen eines ersten analogen Eingangssignals und eines zweiten analogen Eingangssignals, wobei die differenzielle Eingangsstufe ausgebildet ist, ein Zwischensignal zu liefern, das eine Differenz des ersten und des zweiten Eingangssignals repräsentiert. Die integrierte Schaltung umfasst ferner mehrere Ausgangstransistoren, die über dem Substrat ausgebildet sind, um eine Ausgangsstufe zu bilden, die mit der differenziellen Eingangsstufe zum Empfangen des Zwischensignals verbunden ist, wobei die Ausgangsstufe ausgebildet ist, ein digitales Ausgangssignal auf der Grundlage des Zwischensignals bereitzustellen. Die integrierte Schaltung umfasst ferner mehrere Steuertransistoren, die über dem Substrat ausgebildet sind, um eine Offsetkompensationsstufe zu bilden, die mit der differenziellen Eingangsstufe und der Ausgangsstufe verbunden ist. Die Offsetkompensationsstufe ist ausgebildet, das digitale Ausgangssignal zu empfangen und eine Last des ersten oder des zweiten Eingangstransistors in diskreten Schritten auf der Grundlage des digitalen Ausgangssignals zu ändern.
  • Ein anschauliches hierin offenbartes Verfahren betrifft die Kompensation eines Offsets eines Komparators. Das Verfahren umfasst das Erzeugen mehrerer unterschiedlicher Lastzustände einer Last eines ersten Eingangstransistors und/oder eines zweiten Eingangstransistors des Komparators während eines Offsetkalibrierungsmodus. Das Verfahren umfasst zusätzlich das Überwachen einer Ausgangsspannung des Komparators für die mehreren unterschiedlichen Lastzustände und das Auswählen eines der mehreren unterschiedlichen Lastzustände zum Betreiben des Komparators in einem normalen Betriebsmodus.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen sind in der Beschreibung und in den angehängten Patentansprüchen angegeben und gehen deutlicher aus de folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Schaltungsansicht einer Komparatorschaltung gemäß einem konventionellen Aufbau zeigt;
  • 1b schematisch die Antwort des konventionellen Komparators auf eine Eingangsspannungsdifferenz darstellt;
  • 2a schematisch eine Komparatorschaltung mit einer Offsetkompensationsstrufe mit mehreren schaltbaren Lastelementen gemäß anschaulicher Ausführungsformen zeigt;
  • 2b schematisch eine Komparatorschaltung mit einer Offsetkompensationsstufe mit mehreren schaltbaren Lastelementen zeigt, wobei das Schalten auf der Grundlage einer Zählerschaltung gemäß einer noch weiteren anschaulichen Ausführungsform gesteuert wird;
  • 2c schematisch eine Komparatorschaltung zeigt, die in einem Gehäuse enthalten ist, möglicherweise in Verbindung mit weiteren Funktionsblöcken gemäß noch weiteren anschaulichen Ausführungsformen;
  • 2d schematisch eine Querschnittsansicht einer integrierten Schaltung mit einer Komparatorschaltung zeigt, die eine Offsetkompensationsstufe gemäß noch weiterer anschaulicher Ausführungsformen aufweist; und
  • 2e schematisch ein Schaltbild einer Komparatorschaltung zeigt, die eine Offsetkompensationsstufe enthält, in der die Steuerung der schaltbaren Widerstandslasten auf der Grundlage eines Zählers gemäß noch weiterer anschaulicher Ausführungsformen erreicht wird.
  • Detaillierte Beschreibung
  • Es ist zu beachten, dass obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den begleitenden Zeichnungen dargestellt sind, die detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen offenbarten Ausführungsformen zu beschränken, sondern die beschriebenen Ausführungsformen stellen lediglich die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Offenbarung elektronische Schaltungen, integrierte Schaltungen und Verfahren zum effizienten Kompensieren von Offsetschwankungen einer analogen Komparatorschaltung durch geeignetes Anpassen der Widerstandslast der Eingangsstufe, was in einigen anschaulichen hierin offenbarten Aspekten erreicht wird, indem diskrete geschaltete Lastelemente vorgesehen werden. Folglich wird ein spezieller Kalibrierungsmodus ermöglicht, um durch Herstellung hervorgerufener Ungleichmäßigkeiten zu kompensieren oder dieser wird während einer beliebigen geeigneten Phase aktiviert, beispielsweise bei Anforderung durch andere Schaltungskomponenten, beim Einschalten oder regelmäßig und dergleichen, so dass das Anpassen der Eingangsstufe des Komparators auf der Grundlage der geschalteten Lastelemente im Hinblick auf durch Produktion hervorgerufene Unregelmäßigkeiten und/oder variierende Bedingungen während des Betriebs der Komparatorschaltung möglich ist. Das Vorsehen mehrerer zusätzlicher Lastelemente ermöglicht eine effiziente Kompensationsprozedur unter Anwendung digitaler Schaltungskomponenten, so dass die Gesamtschaltungskomplexität gering gehalten wird, während in anderen Fällen, wenn eine zusätzliche digitale Logik in der elektronischen Schaltung vorgesehen ist, zumindest ein Teil der gesamten Steuerungsfunktionen durch Ressourcen der digitalen Logikübernahme übernommen werden kann. Somit wird in einigen anschaulichen Ausführungsformen der Offsetkompensationsmechanismus ohne zusätzliche externe Steuersignale bereitgestellt, was vorteilhaft sein kann, um die Komparatorschaltung in bestehende Schaltungsstrukturen einzurichten, ohne dass zusätzliche I/O-(Eingabe/Ausgabe)Ressourcen erforderlich sind.
  • Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch ein Schaltbild einer elektronischen Schaltung 200, die eine Komparatorschaltung repräsentiert, die einen effizienten Offsetkompensationsmechanismus enthält. Die elektronische Schaltung 200 umfasst eine Eingangsstufe 210, eine Ausgangsstufe 220 und eine Offsetkompensationsstufe 230. Die Eingangsstufe 210 repräsentiert eine differenzielle Eingangsstufe mit einem ersten Eingangstransistor 211a, der eine geeignete Transistorkonfiguration repräsentiert, etwa einen Bipolartransistor, einen Feldeffekttransistor und dergleichen. Beispielsweise repräsentiert der erste Eingangstransistor 211a, einem Bipolar-pnp-Transistor, während in anderen Fällen ein Bipolar-npn-Transistor verwendet wird. In anderen anschaulichen Ausführungsformen, wie dies nachfolgend detaillier ter beschrieben ist, wird der erste Eingangstransistor 211a in Form eines Feldeffekttransistors vorgesehen, etwa eines p-Kanaltransistors oder eines n-Kanaltransistors. Des weiteren ist der erste Eingangstransistor 211a mit einer ersten Widerstandslast 212a in Reihe geschaltet, die als ein Widerstand dargestellt ist, wobei jedoch eine beliebige andere Widerstandsstruktur verwendet werden kann, etwa Feldeffekttransistoren, speziell dotierte Halbleiterbereiche, und dergleichen. In dem gezeigten Beispiel repräsentiert der erste Eingangstransistor 211a einen „invertierenden” Eingang für ein erstes Eingangssignal 215a der Komparatorschaltung 200. Es sollte beachtet werden, dass in Abhängigkeit der Leitfähigkeitsart des Eingangstransistors 211a der Gesamtaufbau der differenziellen Eingangsstufe 210 der Transistor 211a einen „nicht invertierenden” Eingang bilden kann. In ähnlicher Weise umfasst die Eingangsstufe 210 einen zweiten Eingangstransistor 211b mit im Wesentlichen dem gleichen Aufbau wie der Transistor 211a mit der Ausnahme von durch die Herstellung hervorgerufenen Ungleichmäßigkeiten und/oder absichtlich vorgesehene Abweichungen, beispielsweise im Hinblick auf den Durchlassstrom und dergleichen. In einigen anschaulichen Ausführungsformen sind der erste und der zweite Eingangstransistor 211a, 211b auf der Grundlage der gleichen grundlegenden Struktur aufgebaut. In der gezeigten Ausführungsform repräsentiert der Transistor 211b den nicht invertierenden Eingang für ein Signal 215b, wobei jedoch die gleiche Kriterien auch in diesem Falle gelten, wie sie zuvor mit Bezug zu dem Eingangstransistor 211a erläutert sind.
  • Des weiteren ist eine zweite Widerstandslast 212b mit dem zweiten Eingangstransistor 211b in Reihe geschaltet, wobei in einer anschaulichen Ausführungsform die Eigenschaften der ersten und der zweiten Widerstandslast 212a, 212b sich voneinander so unterscheiden, dass ein gewünschter Offset mit einer vordefinierten Polarität erzeugt wird. D. h., die Lasten 212a, 212b können mit unterschiedlichen Widerstandswerten, Durchlassströmen und dergleichen in Abhängigkeit von der Art der Schaltungselemente, die zum Erzeugen der Lasten 212a, 212b verwendet sind, hergestellt werden. In der gezeigten Ausführungsform führt ein Zwischensignalknoten 214, der ein Zwischensignal der Schaltung 200 repräsentiert, die Spannung über der Last 212b, so dass in Verbindung mit einem invertierenden Verhalten der Ausgangsstufe 220 ein positives digitales Ausgangssignal 221 erhalten wird, indem die Spannung an dem Knoten 214 verringert wird, während ein negatives digitales Signal erhalten wird, indem die Spannung an dem Knoten 214 erhöht wird. Somit fungiert der Transistor 211a als der invertierende Eingang, während der zweite Transistor 211b als ein nicht-invertierender Eingang fungiert. Es sollte jedoch beachtet werden, dass eine andere Konfi guration eingesetzt werden kann, indem beispielsweise die Leitfähigkeitsart der Eingangstransistoren 211a, 211b geändert wird, indem das invertierende Verhalten der Ausgangsstufe 220 in ein nicht-invertierendes Verhalten geändert wird, und dergleichen. Somit führt gemäß dem Aufbau der Eingangstufe 210 und der Ausgangsstufe 220 das Erhöhen des Wertes der Widerstandslast 212b zu einem „negativen” Offset, da beim Zuführen eines im Wesentlichen konstanten Stromes mittels einer Konstantstromquelle 213 ein moderat hoher Zuwachs der Spannung an dem Knoten 214 erreicht wird, wobei die Fehlanpassung der Lasten 212a, 212b ausreichend groß gewählt wird, um damit eine vorbestimmte Polarität des Ausgangssignals 221 zu erzwingen, selbst wenn entsprechende Ungleichmäßigkeiten in den anderen Komponenten der Eingangsstufe 210 vorhanden sind. D. h., die Fehlanpassung zwischen den Lasten 212a, 212b wird in einigen anschaulichen Ausführungsformen bewusst ausreichend groß gewählt, um eine Fehlanpassung anderer Komponenten innerhalb eines vorbestimmten Bereichs eines zulässigen Maßes an Fehlanpassung überzukompensieren. In dieser Weise wird, wenn die Offsetkompensationsstufe 230 deaktiviert wird, eine vorhersagbare Polarität des Ausgangssignals 221 erreicht, sofern das Bauelement 200 innerhalb eines gewissen vordefinierten Bereichs einer tolerierbaren Fehlanpassung liegt, wobei dieser Bereich jedoch relativ groß gewählt werden kann in Abhängigkeit von dem gewünschten Funktionsverhalten der Schaltung 200 und der Kompensationsfähigkeit der Stufe 230.
  • In anderen anschaulichen Ausführungsformen werden die Lasten 212a, 212b in einer im Wesentlichen ähnlichen Konfiguration vorgesehen, wobei die vorhersagbare Offsetpolarität mittels der Offsetkompensationsstufe 230 bereitgestellt wird, wie dies später beschrieben ist.
  • Die Stufe 230 umfasst mehrere schaltbare Lastelemente 231a, ..., 231c, die gemeinsam als schaltbare Lastelemente 231 bezeichnet werden. Zu diesem Zweck sind entsprechende Schalter 232a, ..., 232c vorgesehen, um das Schalten zumindest einiger der Lastelemente 231 unter der Steuerung einer Steuereinheit 233 zu ermöglichen. Somit können die mehreren schaltbaren Lastelemente 231 mit einer oder beiden Lasten 212a, 212b verbunden werden, um damit eine steuerbare Änderung des Gesamtlastzustands der differenziellen Eingangsstufe 210 zu ermöglichen. In der gezeigten Ausführungsform sind die schaltbaren Lastelemente 231 mit der zweiten Last 212b verbindbar, wodurch eine Änderung der gesamten effektiven Last für den zweiten Eingangstransistor 211b ermöglicht wird. In der ge zeigten Ausführungsform wird die Basislast 212b mit einem moderat hohen Wert vorgesehen, der selektiv verringert werden kann, indem eines oder mehrere der Lastelemente 231 parallel zur Last 212b geschaltet werden. Des weiteren ist die Steuereinheit 233 mit der Ausgangsstufe 220 verbunden, um das Ausgangssignal 221 zu empfangen.
  • Während des Betriebs des Bauelements 200 wird in einem Offsetkalibrierungsmodus während einer beliebigen geeigneten Phase übergegangen, beispielsweise nach der Herstellung des Bauelements 200, um durch die Herstellung hervorgerufene Fehlanpassungen in der Eingangsstufe 210 zu kompensieren, und/oder während des Betriebs des Bauelements 200 während einer geeigneten Phase, beispielsweise während des Einschaltens und dergleichen. In einigen anschaulichen Ausführungsformen wird während der Kalibrierungsphase im Wesentlichen der gleiche Spannungspegel wie das erste und das zweite Eingangssignal 215a, 215b angelegt, was bewerkstelligt werden kann, indem diese Signale mittels einer externen Quelle bereitgestellt werden, während in anderen Fallen eine interne Referenzspannung zeitweilig an dem ersten und dem zweiten Eingang 211a, 211b angelegt wird, wie dies nachfolgend beschrieben ist. Somit wird in diesem Falle ein gewisses Maß an Fehlanpassung in der Eingangsstufe 210 vorhanden sein, das in einer Ausführungsform jedoch durch den bewusst bereitgestellten Unterschied zwischen den Lasten 212a, 212b „übersteuert” wird, woraus sich eine vorhersagbare Polarität der Ausgangsspannung 221 ergibt. In anderen anschaulichen Ausführungsformen kann, wenn die Lasten 212a, 212b anfänglich in einer im Wesentlichen ähnlichen Konfiguration vorgesehen sind, die Steuereinheit 233 eines der schaltbaren Lastelemente 231 aktivieren, um damit absichtlich einen hohen Offset an dem Knoten 214 zu erzielen, wodurch ebenfalls eine vorhersagbare Polarität der Ausgangsspannung 221 erzeigt wird. Beispielsweise kann in der gezeigten Ausführungsform eine Gesamtlast des Transistors 211b verringert werden, indem ein geeigneter Wert eines der Lastelemente 231 ausgewählt wird. In diesem Falle wird die vorhersagbare Polarität der Ausgangsspannung 221 negativ oder in der Nähe der unteren Versorgungsspannung, wie dies auch zuvor erläutert ist. In anderen anschaulichen Ausführungsformen wird ein spezielles Lastelement 231 mit der Last 212a verbunden, um damit dessen Gesamtwert zu verringern, was ebenfalls zu einer vorhersagbaren Polarität führt, wie sie auch durch das bewusste Erhöhen der Last 212b in Bezug auf die Last 212a erhalten würde. Somit kann die vorhersagbare Polarität der Ausgangsspannung 221 ebenfalls als Indikaktor für die Steuereinheit verwendet werden, um eine Sequenz unterschiedlicher Lastzustände zu erzeugen, wobei das Ausgangssignal 221 überwacht wird. Beispielsweise wird ein an fänglich hoher Wert der Last 212b zunehmend verringert, bis eine Änderung der Polarität des Ausgangssignals 321 erkannt wird. Folglich gibt die Änderung der Polarität des Ausgangssignals 221 einen geeigneten Gesamtlastzustand der Eingangsstufe 210 an, wodurch eine Übereinstimmung der Komponenten 211a, 211b, 212a, 212b in Verbindung mit den aktivierten Lastelementen 231 und der Komponente 213 erreicht wird. Folglich kann während eines normalen Betriebsmodus der Schaltung 200 die zuvor erkannte Konfiguration der geschalteten Lasten 231 beibehalten werden, wodurch für verbesserte Gleichmäßigkeit und Stabilität gesorgt wird, wobei die „Auflösung” des Kompensationsmechanismus bestimmt wird, indem die Anzahl der geschalteten Lastelemente, wovon jedes einen anderen Widerstandswert aufweist, entsprechend eingestellt wird. Somit kann ein spezielles Maß an Kompensation erreicht werden, ohne dass zusätzliche Referenzspannungen oder Referenzströme erforderlich sind, wobei auch die Gesamtkomplexität auf geringem Niveau gehalten wird, da lediglich eine entsprechende Anzahl an Schaltern 232 und Lastelementen 231 in Verbindung mit der Steuereinheit 233 erforderlich ist, die ebenso in Form einer standardmäßigen Digitalschaltung vorgesehen werden kann, wie dies mit Bezug zu 2b erläutert ist.
  • 2b zeigt schematisch die Komparatorschaltung 200 gemäß einer weiteren anschaulichen Ausführungsform, in der die Steuereinheit 233 einen Zähler 234 aufweist, dessen Ausgänge mit einem jeweiligen Schalter 232 verbunden sind. Ferner umfasst der Zähler einen Eingang 234a, um den Zähler zu starten, und umfasst ferner einen Takteingang 234b. Ferner ist ein Aktivierungs-/Deaktivierungseingang 234c mit dem Ausgangssignal 221 verbunden. Der Aktivierungs-/Deaktivierungseingang 234c ist so ausgebildet, dass, wenn das Ausgangssignal 221 die vorhersagbare Polarität auf Grund der Erzeugung eines vorbestimmten Offsets besitzt, der Zähler 234 aktiviert wird. Somit kann durch Setzen eines Signals am Starteingang 234a der Zähler gestartet werden, wobei dieser mit einer Frequenz zählt, die durch das Taktsignal am Eingang 234b bestimmt ist, wodurch die Schalter 232 gemäß dem jeweiligen Zustand der Zählerausgänge aktiviert werden. Somit sind in einer anschaulichen Ausführungsform die geschalteten Lastelemente 231 so aufgebaut, dass der Gesamtwiderstand der Lastelemente 231 dem aktuellen Zählerzustand entspricht, wodurch eine ansteigende oder abfallende Sequenz aus Lastzuständen bereitgestellt wird, die somit parallel zur Last 212b geschaltet sind. Beispielsweise werden die Lastelemente 231b so ausgewählt, dass mit einem ansteigenden Zählerwert ein Gesamtwiderstandswert abnimmt. Somit kann insgesamt die effektive Last des zweiten Transistors 211b der Reihe nach verringert werden, wobei von einem anfänglich hohen Wert begonnen wird, und eine Verringerung bei jedem Anstieg des Zählerwerts stattfindet. Es sollte jedoch beachtet werden, dass ebenfalls ein Zähler verwendet werden kann, in welchem der Zählerwert sequenziell verringert wird, wenn dies als geeignet erachtet wird. In diesem Falle müssen die Werte der Lastelemente 231 entsprechend angepasst werden. Somit wird beim Auftreten einer Polaritätsänderung in dem Ausgangssignal 221 der Zähler 234 durch den Eingang 234c deaktiviert, wodurch der gewünschte Gesamtlastzustand für die Eingangsstufe 210 „bewahrt” wird, der somit eine angepasste Konfiguration im Hinblick auf die Transistoreigenschaften der Transistoren 211a, 211b und die Lasten 212a, 212b repräsentiert.
  • 2c zeigt schematisch ein Schaltbild der elektronischen Schaltung 200 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, umfasst die elektronische Schaltung 200 die Eingangsstufe 210, die Ausgangsstufe 220 und die Offsetkompensationsstufe 230. In einer anschaulichen Ausführungsform umfasst die Offsetkompensationsstufe 230 einen Ausgangspuffer 235, der von der Steuereinheit 233 gesteuert wird. Der Ausgangspuffer 235 ist mit der Ausgangsstufe 220 so verbunden, dass das Ausgangssignal 221 während eines Standardbetriebsmodus der Schaltung 200 empfangen wird und das Ausgangssignal 221 in einer im Wesentlichen „transparenten” Weise während des Standardbetriebsmodus der Schaltung 200 bereitgestellt wird. Beim Empfang eines Signals von der Steuereinheit 233 kann der Ausgangspuffer 235 von dem „transparenten” Modus in einem Puffermodus umgeschaltet werden, wodurch das Ausgangssignal unabhängig von einer künftigen Änderung des Ausgangssignals 221 bewahrt wird. Somit kann die Schaltung 200 in dem Offsetkalibriermodus übergehen, d. h. in einem Modus zum Anpassen der Eingangstufe 210 auf der Grundlage der schaltbaren Lastelemente 231, wie dies zuvor beschrieben ist, wobei dennoch ein zulässiges Aufgangssignal über den Ausgangspuffer 235 bereitgestellt wird, selbst wenn eine Änderung der Polarität des Signals 221 während der Offsetkalibrierprozedur erzeugt wird. D. h., die Schaltung 200 kann auf der Grundlage einer zuvor bestimmten Konfiguration der geschalteten Lastelemente 231 betrieben werden, wie dies zuvor erläutert ist. Wenn eine Kalibration der Eingangsstufe 210 gewünscht wird, beispielsweise wird ein Kalibriermodus regelmäßig vorgesehen, oder die Steuereinheit 233 hat eine deutliche Änderung der Umgebungsbedingungen erkannt, oder ein entsprechender Kalibriermodus wird von einer externen Quelle angewiesen, und dergleichen, kann die Steuereinheit 233 den Ausgangspuffer 235 anweisen, den Ausgangspegel konstant zu halten, unabhängig von Polaritätsänderungen des Signals 221, die an der Ausgangsstufe 220 auftreten. Danach kann die Steuereinheit 233 für einen vorhersagbaren Offset sorgen, um damit eine vorhersagbare Polarität des Ausgangssignals 221 zu erzwingen, dessen Änderung durch Anwenden unterschiedlicher Lastwerte über die schaltbaren Lastelemente 231 hervorgerufen wird, wie dies zuvor erläutert ist.
  • Somit kann nach dem Erkennen der Polaritätsänderung eine entsprechende Konfiguration der Lastelemente 231 für den weiteren Betrieb der Schaltung 200 verwendet werden, und der Ausgangspuffer 235 wird wieder in seinen transparenten Modus versetzt. In einigen anschaulichen Ausführungsformen wird der Kalibriermodus auf der Grundlage eines geeignet gesetzten Eingangssignals ausgeführt, beispielsweise durch Vorsehen eines Eingangsschaltarrays 216, das ausgebildet ist, im Wesentlichen das gleiche Eingangssignal an beide Eingangstransistoren 221a, 211b zu liefern. Dies kann erreicht werden, indem beispielsweise eines der beiden externen Eingangssignale 215a, 215b unterbrochen wird und das andere Eingangssignal ebenfalls an den anderen entsprechenden Eingang angelegt wird. In anderen Fällen werden beide Eingangssignale 215a, 215b unterbrochen und die Transistoren 211a, 211b werden mit einer Referenzspannungsquelle 217 verbunden, deren Eigenschaften jedoch nicht kritisch sind, sofern im Wesentlichen ähnliche Eingangsspannungen für beide Transistoren 211a, 211b bereitgestellt werden. Beispielsweise wird die Referenzspannung 217 von der Versorgungsspannung VDD auf der Grundlage eines Spannungsteiles und dergleichen erhalten. Beim Eintreten in den Offset-Kalibriermodus kann die Steuereinheit 233 ebenfalls das Schaltarray 216 geeignet konfigurieren, um damit für eine gemeinsame Eingangsspannung für die beiden differenziellen Eingänge 211a, 211b zu sorgen, wobei auch der Ausgangspuffer 235 so betrieben wird, wie dies zuvor beschrieben ist. Folglich kann die Schaltung 200 mit einer externen Schaltung verbunden bleiben, wenn die Offsetkalibrierprozedur ausgeführt wird, ohne dass die gesamte Schaltungsfunktion wesentlich beeinträchtigt wird, mit Ausnahme einer kurzen Zeitdauer, die der Offsetkalibrierung entspricht, in der die Ausgangsspannung, die von dem Ausgangspuffer 235 bereitgestellt wird, nicht auf die externen Eingangsspannungen 215a, 215b reagiert. Jedoch kann eine entsprechende Kalibrierphase ausreichend kurz gewählt werden, so dass für eine Vielzahl von Anwendungen eine entsprechende „Verzögerung” der Reaktion auf eine Änderung des Eingangssignals 215a, 215b in der Größenordnung der Dauer der Kalibrierphase akzeptabel ist. Des weiteren kann die Kalibrierphase mit einer geeigneten Häufigkeit durchgeführt werden, um nicht in unnötiger Weise die Funktionsfähigkeit der Gesamtschaltung zu stören.
  • Gemäß weiterer anschaulicher Ausführungsformen umfasst die elektronische Schaltung 200 einen funktionellen Schaltungsblock 240, der Analogschaltung, Digitalschaltung und dergleichen gemäß den Bauteilerfordernissen aufweist. Beispielsweise ist der Funktionsblock 240 mit der Ausgangsstufe 220 verbunden, um damit deren Signal 221 zu empfangen, wobei ferner zusätzliche I/O-Funktionen mittels Anschlüssen 241 vorgesehen sind, wie dies für den Betrieb des Funktionsblocks 240 erforderlich ist. Ferner können entsprechende Anschlüsse 241 auch für die Versorgungsspannung der Schaltung 200 vorgesehen sein, und um die externen Eingangssignale 215a, 215b zu empfangen. In einer anschaulichen Ausführungsform ist die Offsetkompensationsstufe 230 ohne eine direkte Verbindung zu einem der Anschlüsse 241 vorgesehen, wodurch die Möglichkeit besteht, verbesserte Schaltungen zu entwerfen, ohne dass zusätzliche I/O-(Eingabe/Ausgabe)Ressourcen erforderlich sind. Somit können Schaltungsstrukturen entsprechend einem spezifizierten Gehäusetyp und somit gemäß einer spezifizierten Anzahl an Eingängen/Ausgängen verwendet werden, wobei zusätzlich eine Verbesserung des Funktionsverhaltens des entsprechenden Komparatorschaltungsblocks auf der Grundlage der hierin beschriebenen Techniken möglich ist. In einigen anschaulichen Ausführungsformen ist der Funktionsblock 240 mit der Ausgangsstufe 220 über den Ausgangspuffer 235 verbunden, wie er zuvor beschrieben ist, wodurch ebenfalls der Betrieb des Funktionsblocks 240 selbst während einer Offsetkompensationsphase möglich ist, wie dies zuvor beschrieben ist. In einigen anschaulichen Ausführungsformen kommuniziert der Funktionsblock 240 mit der Steuereinheit 233, um damit den Betrieb des Funktionsblocks 240 im Hinblick auf das Ausführen von Kalibrierphasen für die Eingangsstufe 210, wie dies zuvor beschrieben ist, zu „koordinieren”. D. h., der Funktionsblock 240 gibt der Steuereinheit 233 einen geeigneten Zeitpunkt zum Ausführen einer Kalibrierphase bekannt oder erweist eine Kalibrierphase an, ohne dass die Gesamtfunktion der Schaltung 200 gestört wird.
  • 2e zeigt schematisch die Schaltung 200 gemäß einer weiteren anschaulichen Ausführungsform, in der Feldeffekttransistoren, etwa MOS-Transistoren, in der Eingangsstufe 210, der Ausgangsstufe 220 und der Kompensationsstufe 230 verwendet sind. In einer anschaulichen Ausführungsform werden die Eingangstransistoren 211a, 211b in Form von p-Kanaltransistoren vorgesehen, während die Lasten 211a, 211b als n-Kanaltransistoren bereitgestellt sind, wobei in der gezeigten Ausführungsform der Durchlassstrom der Last oder des Transistors 211b geringer ist, beispielsweise die Hälft des Transistors 212. Es sollte beachtet werden, dass, wie zuvor erläutert ist, n-Kanaltransistoren für die Eingangstransis toren 211a, 211b verwendet werden können, und dass beispielsweise p-Kanaltransistoren für die Lasten 212a, 212b in Abhängigkeit der gesamten Bauteilstruktur verwendet werden können. Ferner wird die Stromquelle 213 in Form eines p-Kanaltransistors vorgesehen, wobei auch in diesem Falle ein n-Kanaltransistor eingesetzt werden kann, indem der Gesamtaufbau der Eingangsstufe 210 in geeigneter Weise angepasst wird. Die Ausgangsstufe 220 umfasst einen n-Kanaltransistor 222a und einen p-Kanaltransistor 222b, wobei das Gate des n-Kanaltransistors 222a mit dem Knoten 214 verbunden ist. Somit kann durch geeignetes Auswählen der Gesamteigenschaften des Transistors 222a, beispielsweise durch geeignetes Auswählen einer Schwellwertspannung, d. h. einer Spannung, bei der ein leitender Kanal in dem Transistor 222a aufgebaut wird, ein im Wesentlichen digitales Verhalten des Transistors 222 für eine Spannung an dem Knoten 214 erreicht werden, die unterhalb und oberhalb der entsprechenden Schwellwertspannung liegt. Es sollte jedoch beachtet werden, dass die Ausgangsstufe 220 auch eine beliebige andere Konfiguration aufweisen kann, um damit die gewünschte digitale Antwort im Hinblick auf eine „vorverstärkte” Spannungsschwankung an dem Knoten 214 bereitzustellen.
  • Des weiteren umfasst die Kompensationsstufe 230 eine Steuereinheit, beispielsweise in Form eines Zähler 234, wie dies zuvor erläutert ist, der mittels eines Inverters 236 aktiviert/deaktiviert werden kann. Ferner sind in der gezeigten Ausführungsform die geschalteten Lastelemente 231 in Form von n-Kanaltransistoren mit geeigneten Durchlassstrom vorgesehen, indem beispielsweise das Verhältnis von Transistorbreite zu Transistorlänge dieser Transistoren angepasst ist. Des weiteren sind die Schalter 232 in Form von n-Kanaltransistoren vorgesehen, die in Reihe mit einem der Knotenelemente 231 geschaltet sind, wobei die Gates der Schalter 232 mit entsprechenden Zählerausgängen verbunden sind, wie dies zuvor erläutert ist. Somit ist jeder Zählerwert mit einem diskreten Wert des Lastelements 231 verknüpft, wie dies zuvor erläutert ist. In der gezeigten Ausführungsform besitzt das erste Lastelement 231 einen Durchlassstrom, der durch eine einzelne „Einheit” festgelegt ist, das zweite Lastelement 231b besitzt einen Durchlassstrom, der zwei Einheiten festgelegt, das nächste Element besitzt einen Durchlassstrom, der durch vier Einheiten festgelegt ist, usw., bis schließlich das letzte Lastelemente 231c einen Durchlassstrom aufweist, der durch x/2 bestimmt ist, wodurch ein gesamter Durchlassstrom von x-Einheiten für das gesamte Array 231 erreicht wird.
  • Des weiteren umfasst die Kompensationsstufe 230 einen Stromspiegel mit einem Transistor, der den gleichen Durchlassstrom wie die Last 212 aufweist, wo ein entsprechender Strom durch einen p-Kanaltransistor 237b erzwungen wird, dessen Strom in einen weiteren p-Kanaltransistor 237c gespiegelt wird, der schließlich einen entsprechenden Strom in einem weiteren n-Kanaltransistor 237 mit einem Durchlassstrom hervorruft, der der Gesamtheit der Elemente 231 entspricht. Da die Gateelektroden der Lastelement 231 mit dem Gate und dem Drain des Transistors 237d verbunden sind, können die gleichen Lastbedingungen in den Elementen 231 hervorgerufen werden, jedoch gewichtet durch die entsprechenden Durchlassströme. Somit kann ein Einfluss der Schaltelemente 232 auf die Durchlassströme der einzelnen Lasten 231 im Wesentlichen die Sequenz aus Stromspiegeln 237a, ..., 237 verringert werden. Während des Betriebs der Schaltung 200 besitzen die Lasten 212a, 212b eine stark asymmetrische Konfiguration, was zu einem entsprechenden vorhersagbaren Ausgangsspannungswert 221 führt, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass in der vorliegenden Offenbarung ein „Widerstandslast” ebenfalls eine „Diodenstruktur” umfasst, wie sie beispielsweise in der Last 212a realisiert ist, die als ein Stromspiegel für die Last 212b dient. In ähnlicher Weise werden die Transistoren 231 als Widerstandslastelemente im Zusammenhang der vorliegenden Offenbarung verstanden. Somit wird ohne Hinzufügen von Lastelementen 231 ein negativer oder der Logikzustand für das Ausgangssignal 221 auf Grund des an der Last 212b mit dem höheren Widerstand im Vergleich zur Last 212a hervorgerufenen Offset bewirkt. Somit kann der Inverter 236 den Zähler 234 aktivieren, der beim Anlegen eines Startsignals zu zählen beginnt. Somit wird beim Erhöhen des Zählerwerts auch der Durchlassstrom der Last 212b auf Grund der Parallelverbindung entsprechender Lastelemente 231 erhöht, was schließlich zu einer Änderung der Polarität des Ausgangssignals 221 führt, wenn die Transkonduktanz bzw. Steilheit der Eingangstransistoren 211a, 211b und der Lastwert in der Eingangsstufe 210 im Wesentlichen in den Zweigen 211a, 212a bzw. 211b, 212b übereinstimmen. Beim Auftreten einer entsprechenden Polaritätsänderung deaktiviert der Inverter 236 den Zähler 234, und der geeignete Lastzustand wird in dem Array 231 bewahrt, wie dies zuvor erläutert ist.
  • 2e zeigt schematisch eine Querschnittsansicht einer integrierten Schaltung, die die elektronische Schaltung 200 enthält. Die integrierte Schaltung 250 umfasst ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf eine Halbleiterschicht 202 zu bilden, in und über der entsprechende Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen auf Grundlage gut etablierter Ferti gungstechniken hergestellt werden. Beispielsweise repräsentiert die Halbleiterschicht 202 eine Schicht aus Siliziumbasis oder auf Basis eines anderen geeigneten Haibleitermaterials in Abhängigkeit von den gesamten Bauteilerfordernissen. In der gezeigten Ausführungsform umfasst die elektronische Schaltung 200 die Eingangsstufe 210, die mehrere Transistoren aufweist, etwa die Eingangstransistoren 211a, 211b und die Lasten 211a, 212b. In ähnlicher Weise weist die Ausgangsstufe 220 mehrere Transistorelemente auf, etwa die Transistoren 221, 221b. Die Offsetkompensationsstufe 230 umfasst ebenfalls mehrere Transistorelemente, etwa die Transistoren 232 und die Lastelemente 231, die in 2d gezeigt sind.
  • Des weiteren besitzt die integrierte Schaltung 250 eine Metallisierungsschicht 203, die dielektrische Materialien und Metallleitungen und Kontaktdurchführungen aufweist, wie sie für die funktionelle Verbindung der diversen Schaltungselemente, die in und über der Halbleiterschicht 202 gebildet sind, erforderlich sind. Es sollte beachtet werden, dass weitere Schaltungselemente in der integrierten Schaltung 250 vorgesehen sein können, beispielsweise für den Funktionsblock 240 (siehe 2c) und dergleichen.
  • Die integrierte Schaltung 250 kann auf der Grundlage gut etablierter Fertigungstechniken hergestellt werden, beispielsweise unter Anwendung der CMOS-Technologie, um entsprechende p-Kanaltransistoren und n-Kanaltransistoren herzustellen, wie sie beispielsweise in 2d gezeigt sind. Des weiteren können während der entsprechenden Fertigungstechniken die Lastelemente 231 und die Lasten 212a, 212b mit einem geeigneten Verhältnis von Breite zu Länge vorgesehen werden, um damit in geeigneter Weise den Durchlassstrom einzustellen, wie dies zuvor erläutert ist. Nach der Herstellung der integrierten Schaltung 250 kann folglich zumindest ein mal ein Kalibriermodus aufgerufen werden und die Eingangsstufe 210 kann auf der Grundlage der Lastelemente in der Kompensationsstufe 230 eingestellt werden, um damit durch die Herstellung hervorgerufene Ungleichmäßigkeiten zu verringern. Des weiteren können die integrierten Schaltungen 250 mit einem hohen Maß an Gleichmäßigkeit im Hinblick auf die Oxideigenschaften in der Eingangsstufe 210 bereitgestellt werden. In anderen Fällen können entsprechende Kalibrierphasen während einer beliebigen geeigneten Phase durchgeführt werden, wie dies zuvor auch erläutert ist.
  • Es gilt also: Die vorliegende Offenbarung stellt elektronische Schaltungen, integrierte Schaltungen und Verfahren zum Betreiben dieser Schaltungen bereit, wobei eine Offsetkalibrie rung eines Komparators auf Grundlage geschalteter Lastelemente erreicht wird, um damit diskrete Lastzustände für die Eingangsstufe des Komparators bereitzustellen. Folglich kann eine geeignete Konfiguration des Lastzustands der Eingangsstufe ausgewählt und für den weiteren Betrieb des Bauelements angewendet werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung sind für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln.

Claims (23)

  1. Elektronische Schaltung mit: einer Differenzeingangsstufe mit einem ersten Eingangstransistor und einem zweiten Eingangstransistor zum Empfangen eines ersten analogen Eingangssignals und eines zweiten analogen Eingangssignals, wobei die Differenzeingangsstufe ausgebildet ist, ein Zwischensignal bereitzustellen, das eine Differenz des ersten und des zweiten Eingangssignals repräsentiert; einer Ausgangsstufe, die mit der Differenzeingangsstufe verbunden ist, um das Zwischensignal zu empfangen, und die ausgebildet ist, ein digitales Ausgangssignal auf der Grundlage des Zwischensignals bereitzustellen; und einer Offsetkompensationsstufe, die mit der Differenzeingangsstufe und der Ausgangsstufe verbunden ist, wobei die Offsetkompensationsstufe ausgebildet ist, das digitale Ausgangssignal zu empfangen und eine Last des ersten oder des zweiten Eingangstransistors in einem oder mehreren diskreten Schritten auf der Grundlage des digitalen Ausgangssignals zu ändern.
  2. Elektronische Schaltung nach Anspruch 1, wobei die Offsetkompensationsstufe mehrere schaltbare Widerstandslasteinheiten und eine Steuereinheit aufweist, die ausgebildet ist, das digitale Ausgangssignal zu empfangen und das Schalten der schaltbaren Lasteinheiten auf der Grundlage des digitalen Ausgangssignals zu steuern.
  3. Elektronische Schaltung nach Anspruch 2, wobei die Steuereinheit einen Zähler aufweist, der mehrere Zählerausgänge besitzt, wobei jeder der mehreren Zählerausgänge angeschlossen ist, um eine entsprechende der mehreren schaltbaren Lastelemente zu schalten.
  4. Elektronische Schaltung nach Anspruch 3, wobei die Steuereinheit ferner ausgebildet ist, den Zähler anzuhalten, wenn sich das digitale Ausgangssignal ändert.
  5. Elektronische Schaltung nach Anspruch 1, wobei die Offsetkompensationsstufe ferner eine Eingangsauswahlstufe aufweist, die ausgebildet ist, zeitweilig das gleiche Spannungssignal dem ersten und dem zweiten Eingangstransistor zuzuführen.
  6. Elektronische Schaltung nach Anspruch 1, wobei eine Lastfehlanpassung zwischen dem ersten und dem zweiten Eingangstransistor maximal ist, wenn die Offsetkompensationsstufe deaktiviert ist.
  7. Elektronische Schaltung nach Anspruch 1, wobei der erste und der zweite Eingangstransistor Feldeffekttransistoren sind.
  8. Elektronische Schaltung nach Anspruch 7, wobei eine erste Last des ersten Eingangstransistors und eine zweite Last des zweiten Eingangstransistors als Feldeffekttransistoren vorgesehen sind.
  9. Elektronische Schaltung nach Anspruch 8, wobei die Offsetkompensationsstufe mehrere Feldeffekttransistoren aufweist, die einzeln mit der ersten und/oder der zweiten Last verbindbar sind.
  10. Elektronische Schaltung nach Anspruch 1, die ferner ein Gehäuse und Eingabe/Ausgabe-Anschlüsse zur Kommunikation mit peripheren Bauelementen aufweist, wobei die Offsetkompensationsstufe ohne eine direkte Verbindung zu den Eingabe/Ausgabe-Anschlüssen vorgesehen ist.
  11. Elektronische Schaltung nach Anspruch 1, die ferner einen funktionalen Schaltungsblock aufweist, der zum Empfangen des digitalen Ausgangssignals angeschlossen ist, wobei der funktionale Schaltungsblock ausgebildet ist, mindestens ein Ausgangssignal auf der Grundlage des digitalen Ausgangssignals bereitzustellen.
  12. Elektronische Schaltung nach Anspruch 11, die ferner ein gemeinsames Gehäuse aufweist, das die Differenzeingangsstufe, die Ausgangsstufe, die Offsetkompensationsstufe und den funktionellen Schaltungsblock enthält.
  13. Elektronische Schaltung nach Anspruch 1, wobei die Offsetkompensationsstufe ferner ausgebildet ist, zwischenzeitlich das digitale Ausgangssignal zu halten, währen die Last des ersten oder des zweiten Eingangstransistors geändert wird.
  14. Integrierte Schaltung mit: einem Substrat; einem ersten Eingangstransistor und einem zweiten Eingangstransistor, die über dem Substrat ausgebildet sind, wobei der erste und der zweite Eingangstransistor eine Differenzeingangsstufe zum Empfangen eines ersten analogen Eingangssignals und eines zweiten analogen Eingangssignals bilden, wobei die Differenzeingangsstufe ausgebildet ist, ein Zwischensignal bereitzustellen, das eine Differenz zwischen dem ersten und dem zweiten Eingangssignal repräsentiert; mehreren Ausgangstransistoren, die über dem Substrat ausgebildet sind, um eine Ausgangsstufe zu bilden, die mit der Differenzeingangsstufe verbunden ist, um das Zwischensignal zu verbinden, und die ausgebildet ist, ein digitales Ausgangssignal auf der Grundlage des Zwischensignals bereitzustellen; und mehreren Steuertransistoren, die über dem Substrat ausgebildet sind, um eine Offsetkompensationsstufe zu bilden, die mit der Differenzeingangsstufe und der Ausgangsstufe verbunden ist, wobei die Offsetkompensationsstufe ausgebildet ist, das digitale Ausgangssignale zu empfangen und eine Last des ersten oder des zweiten Eingangstransistors in diskreten Schritten auf der Grundlage des digitalen Ausgangssignals zu ändern.
  15. Integrierte Schaltung nach Anspruch 14, wobei der erste und der zweite Eingangstransistor als Feldeffekttransistoren vorgesehen sind.
  16. integrierte Schaltung nach Anspruch 15, wobei eine erste Last, die mit dem ersten Eingangstransistor verbunden ist, und eine zweite Last, die mit dem zweiten Eingangstransistor verbunden ist, als Feldeffekttransistoren vorgesehen sind.
  17. Integrierte Schaltung nach Anspruch 16, wobei die mehreren Steuertransistoren zwei oder mehr Lastfeldeffekttransistoren aufweisen, die mit der ersten Last und/oder der zweiten Last verbindbar sind.
  18. Integrierte Schaltung nach Anspruch 17, wobei die mehreren Steuertransistoren Transistoren aufweisen, die eine Zählerschaltung bilden, die zwei oder mehr Lastfeldeffekttransistoren steuert, um die zwei oder mehr Lastfeldeffekttransistoren mit der ersten Last und/oder der zweiten Last gemäß einem Zählerzustand des Zählers zu verbinden.
  19. Verfahren zum Kompensieren eines Offsets eines Komparators, wobei das Verfahren umfasst: Erzeugen mehrerer unterschiedlicher Lastzustände einer Last eines ersten Eingangstransistors oder eines zweiten Eingangstransistors während eines Offsetkalibriermodus; Überwachen einer Ausgangsspannung des Komparators für die mehreren unterschiedlichen Lastzustände; und Auswählen eines der mehreren unterschiedlichen Lastzustände zum Betreiben des Komparators in einem normalen Betriebsmodus.
  20. Verfahren nach Anspruch 19, wobei Auswählen eines der mehreren unterschiedlichen Lastzustände umfasst: Erzeugen der mehreren unterschiedlichen Lastzustände als eine ansteigende Sequenz oder eine abfallende Sequenz aus Lastzuständen und Bestimmen eines ersten Lastzustandes der ansteigenden oder abfallenden Sequenz, bei der sich das Ausgangssignal ändert.
  21. Verfahren nach Anspruch 19, das ferner umfasst: Zuführen im Wesentlichen des gleichen Signals zu dem ersten und dem zweiten Eingangstransistor während des Offsetkalibrierungsmodus.
  22. Verfahren nach Anspruch 19, wobei der Kalibrierungsmodus beim Einschalten des Komparators aktiviert wird.
  23. Verfahren nach Anspruch 19, das ferner umfasst: Zwischenspeichern des Ausgangssignals, um ein zwischengespeichertes Ausgangssignal während des normalen Betriebsmodus bereitzustellen, und Verwenden einer nicht-zwischengespeicherten Version des Ausgangssignals zum Auswählen des Lastzustandes während des Offsetkalibrierungsmodus.
DE102008016428A 2008-03-31 2008-03-31 Analogkomparator mit digitaler Offsetkompensation Ceased DE102008016428A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008016428A DE102008016428A1 (de) 2008-03-31 2008-03-31 Analogkomparator mit digitaler Offsetkompensation
US12/270,983 US7884650B2 (en) 2008-03-31 2008-11-14 Analog comparator comprising a digital offset compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008016428A DE102008016428A1 (de) 2008-03-31 2008-03-31 Analogkomparator mit digitaler Offsetkompensation

Publications (1)

Publication Number Publication Date
DE102008016428A1 true DE102008016428A1 (de) 2009-10-08

Family

ID=41051303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008016428A Ceased DE102008016428A1 (de) 2008-03-31 2008-03-31 Analogkomparator mit digitaler Offsetkompensation

Country Status (2)

Country Link
US (1) US7884650B2 (de)
DE (1) DE102008016428A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2967261B1 (fr) 2010-11-08 2013-08-16 Commissariat Energie Atomique Procédé et dispositif de configuration de circuits électriques et/ou électroniques
JP6461517B2 (ja) * 2014-08-28 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置
CN105337616B (zh) * 2015-12-04 2018-11-20 上海兆芯集成电路有限公司 数字转模拟转换器以及高压容差电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987327A (en) * 1989-05-30 1991-01-22 Motorola, Inc. Apparatus for adjusting DC offset voltage
US5812005A (en) * 1996-07-30 1998-09-22 Dallas Semiconductor Corp. Auto zero circuitry and associated method
US6072349A (en) * 1997-12-31 2000-06-06 Intel Corporation Comparator
EP0924854B1 (de) * 1997-12-22 2001-12-19 Agilent Technologies, Inc. (a Delaware corporation) Differenzschaltungen für hohe Integration
US20030214351A1 (en) * 2002-01-31 2003-11-20 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
US20050030081A1 (en) * 2003-07-14 2005-02-10 Yamaha Corporation Offset correcting method, offset correcting circuit, and electronic volume
US20070090873A1 (en) * 2005-10-21 2007-04-26 Oki Electric Industry Co., Ltd. Offset canceller for compensating for offset in signal output
US7285988B2 (en) * 2004-10-05 2007-10-23 Nec Electronics Corporation Comparator circuit with offset control

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
US7541857B1 (en) * 2005-12-29 2009-06-02 Altera Corporation Comparator offset cancellation assisted by PLD resources

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987327A (en) * 1989-05-30 1991-01-22 Motorola, Inc. Apparatus for adjusting DC offset voltage
US5812005A (en) * 1996-07-30 1998-09-22 Dallas Semiconductor Corp. Auto zero circuitry and associated method
EP0924854B1 (de) * 1997-12-22 2001-12-19 Agilent Technologies, Inc. (a Delaware corporation) Differenzschaltungen für hohe Integration
US6072349A (en) * 1997-12-31 2000-06-06 Intel Corporation Comparator
US20030214351A1 (en) * 2002-01-31 2003-11-20 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
US20050030081A1 (en) * 2003-07-14 2005-02-10 Yamaha Corporation Offset correcting method, offset correcting circuit, and electronic volume
US7285988B2 (en) * 2004-10-05 2007-10-23 Nec Electronics Corporation Comparator circuit with offset control
US20070090873A1 (en) * 2005-10-21 2007-04-26 Oki Electric Industry Co., Ltd. Offset canceller for compensating for offset in signal output

Also Published As

Publication number Publication date
US7884650B2 (en) 2011-02-08
US20090243663A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE112012000470B4 (de) Vorrichtung und Verfahren zur Miller-Kompensation bei mehrstufigen Verstärkern
DE60217504T2 (de) Verstärker mit variabler verstärkung für einen offenen regelkreis unter verwendung einer replikatverstärkerzelle
DE3906927C2 (de)
DE10312261B4 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE102004002007B4 (de) Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE2254618B2 (de) Integrierte spannungsregelschaltung
DE102009031563A1 (de) Schaltung mit Kalibrierschaltungsabschnitt
DE60031595T2 (de) Leistungsarme einstellbare Schwellwert-Schaltung
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE102005022337A1 (de) Spannungsgesteuerte Stromquelle
DE2460655A1 (de) Integrierte elektronische schalteranordnung
DE102009031144A1 (de) Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals
DE19513225A1 (de) Bipolarer Niederspannungsverstärker
DE102008016428A1 (de) Analogkomparator mit digitaler Offsetkompensation
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
DE10233526A1 (de) Bandabstands-Referenzschaltung
DE102021111003B4 (de) Dual-mode-versorgungsschaltung und verfahren
DE19633971A1 (de) Stromversorgungsschaltung zum Betrieb einer integrierten Schaltung
DE19962811B4 (de) Gegentaktverstärkerschaltung
DE69522196T2 (de) Pufferschaltung und Vorspannungsschaltung
DE3642618A1 (de) Schaltungsanordnung zur bildung eines begrenzten stromes
DE19910352C1 (de) Kompensationsschaltung für Treiberschaltungen
DE102014101911B4 (de) Begrenzender Verstärker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final