DE19828191C1 - Lateral-Hochspannungstransistor - Google Patents
Lateral-HochspannungstransistorInfo
- Publication number
- DE19828191C1 DE19828191C1 DE19828191A DE19828191A DE19828191C1 DE 19828191 C1 DE19828191 C1 DE 19828191C1 DE 19828191 A DE19828191 A DE 19828191A DE 19828191 A DE19828191 A DE 19828191A DE 19828191 C1 DE19828191 C1 DE 19828191C1
- Authority
- DE
- Germany
- Prior art keywords
- trenches
- epitaxial layer
- voltage transistor
- lateral high
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen Lateral-Hochspannungstransistor
mit einem Halbleiterkörper aus einem schwach dotierten Halb
leitersubstrat des einen Leitungstyps und einer auf dem Halb
leitersubstrat vorgesehenen epitaktischen Schicht des ande
ren, zum einen Leitungstyp entgegengesetzten Leitungstyps,
einer Drainelektrode, einer Sourceelektrode, einer Gateelek
trode und einer unter der Gateelektrode vorgesehenen und in
die epitaktische Schicht eingebetteten Halbleiterzone des ei
nen Leitungstyps.
Gut leitende Lateral-Hochspannungstransistoren sind bereits
in den verschiedensten Ausführungen vorgeschlagen worden
(vgl. beispielsweise DE-A-43 09 764, US 4 754 310, US
4 811 075). Diese herkömmlichen Lateral-Hochspannungstransi
storen sind aber relativ schwierig herzustellen, da die dort
vorgesehenen parallelen N-leitenden und P-leitenden Gebiete
genau die gleiche Flächendotierung aufweisen müssen.
Es ist daher Aufgabe der vorliegenden Erfindung, einen Late
ral-Hochspannungstransistor anzugeben, der sich durch eine
relativ einfach herstellbare Struktur auszeichnet.
Diese Aufgabe wird bei einem Lateral-Hochspannungstransistor
der eingangs genannten Art erfindungsgemäß gelöst durch in
Zeilen und Reihen zwischen der Sourceelektrode und der Drain
elektrode angeordnete Trenche (Gräben) in der epitaktischen
Schicht, deren Wände mit Dotierstoff des einen Leitungstyps
hochdotiert sind.
Die Trenche sind dabei zeilenweise zwischen Sourceelektrode
und Drainelektrode auf der Oberfläche der epitaktischen
Schicht mit streifenförmigen, schwach dotierten Gebieten des
einen Leitungstyps miteinander verbunden.
Bei einer Schichtdicke der epitaktischen Schicht von bei
spielsweise etwa 20 µm haben die Trenche eine Tiefe von etwa
18 µm bei einem Durchmesser von etwa 1 µm.
Vorzugsweise ist der Abstand zwischen Reihen der Trenche, al
so zwischen Trenchen in der Richtung zwischen Sourceelektrode
und Drainelektrode, derart bemessen, daß die Ausräumung des
Gebietes des anderen Leitungstyps zwischen den Reihen der
Trenche eher erfolgt, als die Trenche bzw. deren Wände des
einen Leitungstyps zu der epitaktischen Schicht des anderen
Leitungstyps die Durchbruchsspannung erreichen.
Bei dem erfindungsgemäßen Lateral-Hochspannungstransistor
wächst, wenn an der Drainelektrode eine positive Spannung an
liegt, während die Sourceelektrode mit Masse verbunden ist,
die Raumladungszone von der Seite der Sourceelektrode in
Richtung auf die Seite der Drainelektrode bei steigender
Spannung an der Drainelektrode an. Die floatenden Trenche des
einen Leitungstyps befinden sich dabei reihenweise auf dem
Potential, mit dem die Raumladungszone die entsprechende Rei
he der Trenche erreicht hat. Die Ausräumung an Ladungsträgern
der Gebiete des anderen Leitungstyps zwischen den Reihen der
Trenche des einen Leitungstyps erfolgt eher, bevor die Tren
che des einen Leitungstyps die Durchbruchsspannung zu der
epitaktischen Schicht des anderen Leitungstyps erreichen.
Vorzugsweise sind, wie bereits erläutert wurde, die Trenche
zeilenweise auf der Oberfläche des Halbleiterkörpers mit
schmalen streifenförmigen Gebieten des einen Leitungstyps,
die schwach dotiert sind, miteinander verbunden.
Die Trenche können eine Struktur bilden, die ringförmig oder
langgezogen ellipsoidartig ausgebildet ist, wobei die Drain
elektrode im wesentlichen in der Mitte einer derartigen
Struktur angeordnet ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung des erfindungsgemäßen
Lateral-Hochspannungstransistors und
Fig. 2 eine Draufsicht auf den Lateral-Hochspan
nungstransistor von Fig. 1.
Auf einem p--leitenden Silizium-Halbleitersubstrat 1 ist eine
n-leitende epitaktische Schicht 2 vorgesehen, in deren Ober
fläche ein n+-leitendes Drainelektroden-Anschlußgebiet 3, an
welchem eine Spannung +UD anliegt, eine p-leitende Wanne 4
und ein n+-leitendes Sourceelektroden-Anschlußgebiet 5 einge
bracht sind. Die Wanne 4 und das Gebiet 5 sind mit Masse ver
bunden.
Oberhalb der p-leitenden Wanne ist über einer Gate-Isolier
schicht 6 aus beispielsweise Siliziumdioxid eine Gateelektro
de 7 mit einem Kontakt G angeordnet.
Erfindungsgemäß befinden sich zwischen dem Anschlußgebiet 5
für die Sourceelektrode und dem Anschlußgebiet 3 für die
Drainelektrode Trenche 8, die beispielsweise durch Ätzen in
die epitaktische Schicht 2 eingebracht sind und deren Wände
mit p+-Dotierstoff, beispielsweise Bor, hochdotiert sind.
Dies kann durch Ausdiffusion aus p-dotiertem polykristallinem
Silizium oder aus einer entsprechenden Oxidfüllung geschehen.
Die Trenche 8 sind dabei in Reihen und Zeilen angeordnet
(vgl. Fig. 2), wobei sie zeilenweise auf der Oberfläche mit
einem schmalen p--leitenden Streifen 9 miteinander verbunden
sind, wie dies schematisch in der Draufsicht von Fig. 2 ange
deutet ist. Die Trenche 8 sind "floatend" bzw. potentialfrei
und - wie dies erläutert wurde - über die Streifen 9 zeilen
weise miteinander verbunden.
Bei Anlegung einer steigenden Spannung +UD an das Anschlußge
biet 3 wächst die Raumladungszone von der Seite der Source
elektrode (Anschlußgebiet 5) aus in Richtung zu der Seite der
Drainelektrode (Anschlußgebiet 3) an. Die floatenden p+-lei
tenden Trenche 8 sind dabei reihenweise auf dem Potential,
mit dem die Raumladungszone die entsprechende Reihe erreicht.
Der Abstand zwischen den Reihen der Trenche 8, also in Fig. 1
zwischen den dort gezeigten Trenchen 8, ist vorzugsweise der
art bemessen, daß die Ausräumung an Ladungsträgern der epi
taktischen Schicht 2 zwischen den Reihen eher erfolgt als die
Trenche 8 zur n-leitenden epitaktischen Schicht 2 die Durch
bruchsspannung erreichen.
Die Struktur der Trenche 8 kann ring- oder langgezogen ellip
soidartig ausgeführt sein, wobei Drain (vgl. das Anschlußge
biet 3) in der Mitte dieser Struktur angeordnet ist.
Claims (5)
1. Lateral-Hochspannungstransistor mit einem Halbleiterkörper
(1, 2) aus einem schwach dotierten Halbleitersubstrat (1) des
einen Leitungstyps und einer auf dem Halbleitersubstrat (1)
vorgesehenen epitaktischen Schicht (2) des anderen, zum einen
Leitungstyp entgegengesetzten Leitungstyps, einer Drainelek
trode (3), einer Sourceelektrode (5), einer Gateelektrode (7)
und einer unter der Gateelektrode (7) vorgesehenen und in die
epitaktische Schicht (2) eingebetteten Halbleiterzone (4) des
einen Leitungstyps,
gekennzeichnet durch
in Zeilen und Reihen zwischen der Sourceelektrode (5) und der
Drainelektrode (3) angeordnete Trenche (8) in der epitakti
schen Schicht (2), deren Wände mit Dotierstoff des einen Lei
tungstyps hochdotiert sind.
2. Lateral-Hochspannungstransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß die Trenche (8) zeilenweise zwischen Sourceelektrode (5)
und Drainelektrode (3) auf der Oberfläche der epitaktischen
Schicht (2) mit streifenförmigen schwach dotierten Gebieten
(9) des einen Leitungstyps verbunden sind.
3. Lateral-Hochspannungstransistor nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß bei einer Schichtdicke der epitaktischen Schicht (2) von
etwa 20 µm die Tiefe der Trenche (8) etwa 18 µm und deren
Durchmesser etwa 1 µm betragen.
4. Lateral-Hochspannungstransistor nach einem der Ansprüche 1
bis 3,
dadurch gekennzeichnet,
daß der Abstand zwischen Reihen der Trenche (8) derart bemes
sen ist, daß die Ausräumung des Gebietes des anderen Leitung
styps zwischen den Reihen der Trenche (8) erfolgt, bevor die
Trenche (8) zu der epitaktischen Schicht die Durchbruchsspan
nung erreichen.
5. Lateral-Hochspannungstransistor nach einem der Ansprüche 1
bis 4,
dadurch gekennzeichnet,
daß die Struktur der Trenche (8) ringförmig oder langgezogen
ellipsoidartig ausgeführt ist, wobei die Drainelektrode (3)
in der Mitte angeordnet ist.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19828191A DE19828191C1 (de) | 1998-06-24 | 1998-06-24 | Lateral-Hochspannungstransistor |
| EP99913117A EP1008184A1 (de) | 1998-06-24 | 1999-03-17 | Lateral-hochspannungstransistor |
| PCT/DE1999/000761 WO1999067826A1 (de) | 1998-06-24 | 1999-03-17 | Lateral-hochspannungstransistor |
| JP2000556403A JP2002519852A (ja) | 1998-06-24 | 1999-03-17 | ラテラル高電圧トランジスタ |
| US09/511,813 US6326656B1 (en) | 1998-06-24 | 2000-02-24 | Lateral high-voltage transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19828191A DE19828191C1 (de) | 1998-06-24 | 1998-06-24 | Lateral-Hochspannungstransistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19828191C1 true DE19828191C1 (de) | 1999-07-29 |
Family
ID=7871901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19828191A Expired - Fee Related DE19828191C1 (de) | 1998-06-24 | 1998-06-24 | Lateral-Hochspannungstransistor |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6326656B1 (de) |
| EP (1) | EP1008184A1 (de) |
| JP (1) | JP2002519852A (de) |
| DE (1) | DE19828191C1 (de) |
| WO (1) | WO1999067826A1 (de) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10052007C1 (de) * | 2000-10-20 | 2002-03-07 | Infineon Technologies Ag | Halbleiterbauelement mit durchgehenden Kompensationszonen |
| DE10052170A1 (de) * | 2000-10-20 | 2002-05-08 | Infineon Technologies Ag | Halbleiterbauelement |
| DE10114788C1 (de) * | 2001-03-26 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement |
| DE102005012217A1 (de) * | 2005-03-15 | 2006-09-21 | Infineon Technologies Austria Ag | Lateraler MISFET und Verfahren zur Herstellung desselben |
| DE102005042868A1 (de) * | 2005-09-08 | 2007-03-29 | Infineon Technologies Ag | Feldeffektleistungsbauteil mit integraler CMOS-Struktur und Verfahren zur Herstellung desselben |
| DE102005046007A1 (de) * | 2005-09-26 | 2007-04-12 | Infineon Technologies Ag | Laterales Kompensationshalbleiterbauteil mit gekoppelten Kompensationszellen und Verfahren zu seiner Herstellung |
| US7211846B2 (en) | 2000-10-20 | 2007-05-01 | Infineon Technologies Ag | Transistor having compensation zones enabling a low on-resistance and a high reverse voltage |
| US7554137B2 (en) | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
| DE102006047489B4 (de) * | 2006-10-05 | 2011-07-28 | Infineon Technologies Austria Ag | Halbleiterbauelement |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3804375B2 (ja) * | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| JP2002100772A (ja) * | 2000-07-17 | 2002-04-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| KR100340925B1 (ko) * | 2000-11-04 | 2002-06-20 | 오길록 | 고주파용 전력소자 및 그의 제조 방법 |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| KR100393201B1 (ko) * | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| DE10310552B4 (de) * | 2003-03-11 | 2014-01-23 | Infineon Technologies Ag | Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7005703B2 (en) * | 2003-10-17 | 2006-02-28 | Agere Systems Inc. | Metal-oxide-semiconductor device having improved performance and reliability |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| FI20055057L (fi) * | 2004-05-11 | 2005-11-12 | Artto Aurola | Puolijohdelaite |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| CN101882583A (zh) | 2005-04-06 | 2010-11-10 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7473976B2 (en) * | 2006-02-16 | 2009-01-06 | Fairchild Semiconductor Corporation | Lateral power transistor with self-biasing electrodes |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| JP4625793B2 (ja) * | 2006-09-08 | 2011-02-02 | 株式会社東芝 | 半導体デバイス |
| US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| CN102569382B (zh) * | 2010-12-09 | 2014-04-23 | 旺宏电子股份有限公司 | 金属氧化半导体元件及其形成方法 |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN111640785B (zh) * | 2020-06-12 | 2021-09-07 | 电子科技大学 | 一种具有多沟槽的ligbt器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
| US4811075A (en) * | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
| DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218768A (ja) * | 1985-07-17 | 1987-01-27 | Tdk Corp | 高耐圧縦形半導体装置及びその製造方法 |
| JP2597412B2 (ja) * | 1990-03-20 | 1997-04-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5111254A (en) * | 1990-08-17 | 1992-05-05 | Gte Laboratories Incorporated | Floating gate array transistors |
| JP3400025B2 (ja) * | 1993-06-30 | 2003-04-28 | 株式会社東芝 | 高耐圧半導体素子 |
-
1998
- 1998-06-24 DE DE19828191A patent/DE19828191C1/de not_active Expired - Fee Related
-
1999
- 1999-03-17 EP EP99913117A patent/EP1008184A1/de not_active Withdrawn
- 1999-03-17 WO PCT/DE1999/000761 patent/WO1999067826A1/de not_active Ceased
- 1999-03-17 JP JP2000556403A patent/JP2002519852A/ja active Pending
-
2000
- 2000-02-24 US US09/511,813 patent/US6326656B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
| US4811075A (en) * | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
| DE4309764A1 (de) * | 1993-03-25 | 1994-09-29 | Siemens Ag | Leistungs-MOSFET |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211846B2 (en) | 2000-10-20 | 2007-05-01 | Infineon Technologies Ag | Transistor having compensation zones enabling a low on-resistance and a high reverse voltage |
| DE10052170A1 (de) * | 2000-10-20 | 2002-05-08 | Infineon Technologies Ag | Halbleiterbauelement |
| DE10052170C2 (de) * | 2000-10-20 | 2002-10-31 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement |
| DE10052007C1 (de) * | 2000-10-20 | 2002-03-07 | Infineon Technologies Ag | Halbleiterbauelement mit durchgehenden Kompensationszonen |
| DE10114788C1 (de) * | 2001-03-26 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement |
| DE102005012217A1 (de) * | 2005-03-15 | 2006-09-21 | Infineon Technologies Austria Ag | Lateraler MISFET und Verfahren zur Herstellung desselben |
| DE102005012217B4 (de) * | 2005-03-15 | 2007-02-22 | Infineon Technologies Austria Ag | Lateraler MISFET und Verfahren zur Herstellung desselben |
| US7821064B2 (en) | 2005-03-15 | 2010-10-26 | Infineon Technologies Austria Ag | Lateral MISFET and method for fabricating it |
| DE102005042868A1 (de) * | 2005-09-08 | 2007-03-29 | Infineon Technologies Ag | Feldeffektleistungsbauteil mit integraler CMOS-Struktur und Verfahren zur Herstellung desselben |
| DE102005042868B4 (de) * | 2005-09-08 | 2009-07-23 | Infineon Technologies Ag | Feldeffektleistungsbauteil mit integrierter CMOS-Struktur und Verfahren zur Herstellung desselben |
| DE102005046007A1 (de) * | 2005-09-26 | 2007-04-12 | Infineon Technologies Ag | Laterales Kompensationshalbleiterbauteil mit gekoppelten Kompensationszellen und Verfahren zu seiner Herstellung |
| DE102005046007B4 (de) | 2005-09-26 | 2018-06-07 | Infineon Technologies Ag | Laterales Kompensationshalbleiterbauteil mit gekoppelten Kompensationszellen |
| US7554137B2 (en) | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
| DE102006047489B4 (de) * | 2006-10-05 | 2011-07-28 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999067826A1 (de) | 1999-12-29 |
| JP2002519852A (ja) | 2002-07-02 |
| EP1008184A1 (de) | 2000-06-14 |
| US6326656B1 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19828191C1 (de) | Lateral-Hochspannungstransistor | |
| DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
| EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
| DE102004052678B3 (de) | Leistungs- Trenchtransistor | |
| DE19839970C2 (de) | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung | |
| DE69528717T2 (de) | Randabschlussmethode und Struktur für Leistungs-MOSFET | |
| DE19604043C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE102007033839B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE10297349T5 (de) | Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit | |
| DE3229250A1 (de) | Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung | |
| DE60222094T2 (de) | Halbleiterbauelemente und ihr peripherieabschluss | |
| DE3131727A1 (de) | "mos-feldeffekttransistor und verfahren zu seiner hestellung" | |
| DE10211688A1 (de) | Halbleiterbauelement | |
| WO2000033385A1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
| DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
| WO2000057481A2 (de) | Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur | |
| WO1999035695A1 (de) | Soi-hochspannungsschalter | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE10101081B4 (de) | Schottky-Diode | |
| DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
| DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
| DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
| DE19707513A1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE102007013848A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of patent without earlier publication of application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |