DE19947020A1 - Kompensationsbauelement mit variabler Ladungsbilanz - Google Patents
Kompensationsbauelement mit variabler LadungsbilanzInfo
- Publication number
- DE19947020A1 DE19947020A1 DE19947020A DE19947020A DE19947020A1 DE 19947020 A1 DE19947020 A1 DE 19947020A1 DE 19947020 A DE19947020 A DE 19947020A DE 19947020 A DE19947020 A DE 19947020A DE 19947020 A1 DE19947020 A1 DE 19947020A1
- Authority
- DE
- Germany
- Prior art keywords
- compensation
- compensation component
- component according
- areas
- varied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Bei einem Kondensationsbauelement wird eine variable Ladungsbilanz durch unterschiedliche dicke Gestaltung von Kompensationsgebieten (5 bis 10) erzielt.
Description
Die vorliegende Erfindung betrifft ein Kompensationsbauele
ment mit einem Halbleiterkörper eines ersten Leitungstyps, in
welchem sich zwischen wenigstens einer ersten Elektrode und
einer entfernt von dieser angeordneten zweiten Elektrode ein
an die erste Elektrode angrenzender Bereich mit wenigstens
einer Zone des zweiten, zum ersten Leitungstyp entgegenge
setzten Leitungstyps erstreckt, und mit einer zwischen der
wenigstens einen Zonen des zweiten Leitungstyps und der zwei
ten Elektrode liegenden Driftzone, in der sich Kompensations
gebiete des zweiten Leitungstyps befinden, in denen die La
dungsbilanz variabel ist.
Bei Kompensationsbauelementen liegt bekanntlich eine starke
Abhängigkeit der elektrischen Parameter, wie insbesondere der
Durchbruchspannung, von Fertigungsschwankungen vor. Dies ist
darauf zurückzuführen, daß die Durchbruchspannung ungefähr
parabolisch von der p/n-Ladungsbilanz im Volumen des Halblei
terkörpers abhängt. Diese Ladungsbilanz unterliegt aber Fer
tigungsschwankungen.
Wird die Ladungsbilanz in den einzelnen, vorzugsweise durch
Epitaxie gebildeten Ebenen eines Kompensationsbauelementes
nicht variiert, so daß ein homogenes Dotiertiefenprofil in
den Kompensationsgebieten des zweiten Leitungstyps, der soge
nannten "p-Säule", wenn der zweite Leitungstyps der p-Lei
tungstyp ist, vorliegt, so ergibt sich eine sehr schmale Kom
pensationsparabel mit einer nur geringen Öffnungsbreite. In
diesem Fall ist also das Fertigungsfenster relativ klein.
Bei Variation der Ladungsbilanz in den einzelnen Ebenen, d. h.
bei Veränderung der pro Fläche implantierten Dosis in diesen
Ebenen, wird die Parabel aber breiter, was eine größere Fer
tigungstoleranz mit sich bringt.
Fig. 5 zeigt den typischen Verlauf von zwei derartigen "Fer
tigungsparabeln". In Abhängigkeit von dem Kompensationsgrad,
der p-lastig oder n-lastig bzw. neutral sein kann, ist hier
die Durchbruchspannung aufgetragen. Für eine homogene Säulen
dotierung (vgl. die Strichlinie) ergibt sich eine wesentlich
schmalere Fertigungsparabel als für eine variable Säulendo
tierung (vgl. die Vollinie).
Die Driftzone eines Kompensationsbauelementes, in der sich
die Kompensationsgebiete befinden, wird bevorzugt durch mehr
maliges Abscheiden einer dotierten epitaktischen Schicht, an
das sich jeweils eine maskierte Implantation mit einem Do
tierstoff des zweiten Leitungstyps anschließt, vorgenommen.
Mit anderen Worten, es wird beispielsweise eine n-leitende
epitaktische Schicht auf ein n-leitendes Halbleitersubstrat
aufgetragen. Sodann wird mittels maskierter Implantation in
dem Bereich der Driftzone ein p-leitendes Kompensationsgebiet
erzeugt. Dieser Vorgang wird mehrmals wiederholt.
Wird die Driftzone in dieser Weise erzeugt, so zeigt das
elektrische Feld eine starke Variation mit der Tiefe, also in
der Richtung senkrecht zu den einzelnen epitaktischen Schich
ten. Diese Variation des elektrischen Feldes kann als Wellig
keit bezeichnet werden.
Die Welligkeit beruht einerseits auf der in Tiefenrichtung
bzw. vertikal inhomogenen Verteilung der implantierten Dosis
und andererseits auf einem elektrischen Querfeld, das sich
zwischen den Kompensationsgebieten des zweiten Leitungstyps
und dem diese umgebenden Halbleiterkörper, also im obigen
Beispiel mit der p-Säule zwischen den p-leitenden Gebieten
der Säule und dem n-leitenden Halbleiterkörper einstellt.
Fig. 4 zeigt einen solchen Feldverlauf bei einem herkömmli
chen Kompensationsbauelement. Dabei ist in Fig. 4 die elek
trische Feldstärke E in Abhängigkeit von der Bauelement-Tiefe
d aufgetragen.
Durch diese Welligkeit der elektrischen Feldstärke K kann das
Kompensationsbauelement deutlich weniger Spannung aufnehmen
als bei einem "ebeneren" Feldverlauf. Um dennoch höhere Span
nungen aushalten zu können, muß das Kompensationsbauelement
relativ dick dimensioniert werden, was aber zu einem erhöhten
Einschaltwiderstand RDSon zwischen Drain und Source bei einem
Transistor als Kompensationsbauelement führt.
Es ist also anzustreben, daß Kompensationsbauelemente eine
breite Fertigungsparabel haben und eine geringe Welligkeit
aufweisen.
Die breite Fertigungsparabel wird durch ein variables Dotie
rungsprofil in der Driftzone, im obigen Beispiel in der p-
Säule, erreicht. Hierzu kann entweder die Implantationsdosis
variabel eingestellt werden oder die Dotierung in den einzel
nen epitaktischen Schichten veränderlich gestaltet sein. Eine
solche veränderliche Gestaltung der Dotierung in epitakti
schen Schichten, im obigen Beispiel also der n-Dotierung,
läßt sich in der Praxis nur schwer realisieren, so daß allein
die Variation der Dotierungsdosis in den Kompensationsgebie
ten bevorzugt wird. Diese Variation kann durch Ändern der im
plantierten Dosis oder über eine entsprechende Bemaßung der
bei der Phototechnik verwendeten Masken vor der Implantation
vorgenommen werden.
Die Welligkeit des elektrischen Feldes läßt sich durch länge
re Eintreibzeiten im Anschluß an die einzelnen Implantatio
nen, also durch eine dadurch erreichte homogenere Verteilung
der implantierten Dotierstoffe, durch Verwendung von Hochen
ergieimplantationen oder durch geringere Schichtdicken der
einzelnen Kompensationsgebiete und damit durch eine größere
Anzahl von epitaktischen Schichten erreichen.
Es ist Aufgabe der vorliegenden Erfindung, ein Kompensations
bauelement anzugeben, das sich durch eine breite Fertigungs
parabel und niedrige Welligkeit des elektrischen Feldes aus
zeichnet.
Diese Aufgabe wird bei einem Kompensationsbauelement der ein
gangs genannten Art erfindungsgemäß dadurch gelöst, daß die
Dicke der Kompensationsgebiete variiert ist.
Die Erfindung eröffnet damit eine weitere vorteilhafte Mög
lichkeit zur Erzielung einer variablen Dotierung bei gleich
zeitiger Reduzierung der Welligkeit: neben den bereits oben
genannten beiden üblichen Methoden wird erfindungsgemäß die
variable Dotierung durch Dickenvariation der Kompensationsge
biete, also der einzelnen epitaktischen Schichten, einge
stellt. Dies hat den zusätzlichen Vorteil, daß die Welligkeit
des elektrischen Feldes ohne weiteres in allen Kompensations
gebieten etwa gleich groß gewählt werden kann. Wird nämlich
die variable Dotierung wie bisher über die bei der Implanta
tion angewandte Dosis eingestellt, so ist das elektrische
Querfeld und damit die Welligkeit des elektrischen Feldes in
dem Bereich, in welchem die Dotierung des zweiten Leitungs
typs überwiegt, größer als in den übrigen Bereichen, woraus
der in Fig. 4 gezeigte Verlauf des elektrischen Feldes folgt.
Bei Variation der Dicke der Kompensationsgebiete, die bei der
Erfindung angewandt wird, kann durch die Variation der Dicke
die Welligkeit über der gesamten Driftzone gleichmäßig ge
staltet werden, so daß das erfindungsgemäße Kompensationsbau
element dünner gestaltet werden kann als herkömmliche Kompen
sationsbauelemente, was letztlich zu einem verbesserten, d. h.
niedrigeren Einschaltwiderstand führt. Ein weiterer Vorteil
des erfindungsgemäßen Kompensationsbauelementes liegt darin,
daß die Dicke einzelner abgeschiedener epitaktischer Schich
ten deutlich besser reproduzierbar eingestellt werden kann
als deren Dotierung. Kompensationsbauelemente für Spannungen
bis 600 V und 800 V können mit Hilfe der vorliegenden Erfin
dung ohne weiteres mit gleicher Epitaxie-Dotierung gefertigt
werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 einen schematischen Schnitt durch ein erstes Aus
führungsbeispiel des erfindungsgemäßen Kompensa
tionsbauelementes,
Fig. 2 einen schematischen Schnitt durch ein zweites
Ausführungsbeispiel des erfindungsgemäßen Kompen
sationsbauelementes,
Fig. 3 den Verlauf des elektrischen Feldes E in Abhän
gigkeit von der Bauelement-Tiefe d bei dem erfin
dungsgemäßen Kompensationsbauelement,
Fig. 4 den Verlauf des elektrischen Feldes in Abhängig
keit von der Bauelement-Tiefe d bei dem herkömm
lichen Kompensationsbauelement und
Fig. 5 den Verlauf von zwei Fertigungsparabeln.
Die Fig. 4 und 5 sind bereits eingangs erläutert worden.
Fig. 1 zeigt als erstes Ausführungsbeispiel der Erfindung ei
nen schematischen Schnitt durch einen MOS-Transistor mit ei
nem n-leitenden Halbleiterkörper 1 auf einem n+-leitenden
Halbleitersubstrat 2, einer p-leitenden Halbleiterzone 3, n+-
leitenden Sourcezonen 4, einer Isolatorschicht 5 aus Silizi
umdioxid, einer Sourceelektrode S, einer Gateelektrode G und
einer Drainelektrode D.
Unterhalb der p-leitenden Zone 3 befinden sich p-leitende
Kompensationsgebiete 5 bis 10, die erfindungsgemäß unter
schiedliche Dicken haben. Das Kompensationsgebiet 5 weist ei
ne Dicke von 6,0 µm auf, während die Kompensationsgebiete 6
bis 10 jeweils Dicken von 6,2 µm, 6,4 µm, 6,6 µm, 6,8 µm und
7,0 µm haben.
Auf diese Weise wird eine Driftzone aus den Kompensationsge
bieten 5 bis 10 erhalten, in denen durch die Variation der
Dicke dieser Kompensationsgebiete 5 bis 10 die Ladungsbilanz
ebenfalls variiert ist.
Fig. 3 zeigt den Verlauf des elektrischen Feldes E in Abhän
gigkeit von der Tiefe d für das in Fig. 2 dargestellte Kom
pensationsbauelement. Ein Vergleich mit Fig. 4 ergibt sofort,
daß die Welligkeit des erfindungsgemäßen Kompensationsbauele
mentes in der gesamten Driftzone gleichmäßig und etwa gleich
groß ist. Dadurch ist es möglich, das Kompensationsbauelement
dünner zu gestalten und einen verringerten Einschaltwider
stand zu erreichen.
Fig. 1 zeigt eine vertikale Anordnung des erfindungsgemäßen
Kompensationsbauelementes. Die Erfindung ist aber nicht auf
eine solche vertikale Anordnung begrenzt. Vielmehr ist auch
eine laterale Gestaltung möglich, wobei die unterschiedlichen
Dicken der Kompensationsgebiete dann beispielsweise durch
verschieden breite Dotierungszonen zu erreichen sind. Bevor
zugt weist jedoch das erfindungsgemäße Kompensationsbauele
ment eine vertikale Struktur auf, wie diese in den Fig. 1 und
2 gezeigt ist.
Das Halbleitersubstrat 2, der Halbleiterkörper 1 und die ein
zelnen Zonen 3 bis 10 bestehen vorzugsweise aus Silizium. Ge
gebenenfalls sind aber auch hierfür andere Materialien mög
lich, wie beispielsweise AIII-BV-Verbindungshalbleiter.
Für die Elektroden von Drain D, Gate G und Source S kann bei
spielsweise Aluminium verwendet werden. Auch hier können je
doch gegebenenfalls andere Materialien eingesetzt werden.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel des erfindungs
gemäßen Kompensationsbauelementes, das sich von dem Ausfüh
rungsbeispiel der Fig. 1 lediglich dadurch unterscheidet, daß
die Dicken der Schichten 5 bis 10 nur teilweise variabel
sind: die Schicht 5 hat eine Dicke von 6,4 µm, die Schicht 6
weist eine Dicke von 6,7 µm auf, und die Schichten 7 bis 10
haben jeweils Dicken von 7,0 µm. Eine variable Dotierung wird
in diesem Fall dadurch erreicht, daß die Dosen bei der Im
plantation unterschiedlich gewählt sind: während die Schich
ten 5 bis 7 mit einer Dosis von "100%" implantiert werden,
sind für die Implantation der Schichten 8, 9, 10 jeweils p-
Dosen von 90%, 80% und 70% vorgesehen. Gegebenenfalls kön
nen aber auch die in der Dicke variierten wie die in der Dik
ke nicht variierten Schichten bzw. Kompensationsgebiete eine
variierte Implantationsdosis haben. Anstelle einer Implanta
tion kann eine andere Dotierungsmethode eingesetzt werden, so
daß dann die einzelnen Schichten mit wenigstens teilweise un
terschiedlichen Schichtdicken unterschiedliche Dotierungskon
zentrationen haben.
Als p-leitender Dotierstoff wird in bevorzugter Weise Bor
eingesetzt. Jedoch können gegebenenfalls auch andere p-lei
tende Dotierstoffe verwendet werden, wie beispielsweise Gal
lium usw.
Auch ist die Erfindung oben anhand einer p-Säule aus den Kom
pensationsgebieten 5 bis 10 in dem n-leitenden Halbleiterkör
per 1 erläutert. Gegebenenfalls kann der Leitungstyps auch
umgekehrt werden, so daß eine n-Säule in einem p-leitenden
Halbleiterkörper vorliegt.
1
Halbleiterkörper
2
Halbleitersubstrat
3
p-leitende Halbleiterzone
4
Sourcezone
5
bis
10
Kompensationsgebiete
G Gate
S Source
D Drain
d Tiefenrichtung
E elektrisches Feld
G Gate
S Source
D Drain
d Tiefenrichtung
E elektrisches Feld
Claims (10)
1. Kompensationsbauelement mit einem Halbleiterkörper (1, 2)
eines ersten Leitungstyps, in welchem sich zwischen we
nigstens einer ersten Elektrode (G, S) und einer entfernt
von dieser angeordneten zweiten Elektrode (D) ein an die
erste Elektrode (G, S) angrenzender Bereich mit wenig
stens einer Zone (3) des zweiten, zum ersten Leitungstyps
entgegengesetzten Leitungstyps erstreckt, und mit einer
zwischen der wenigstens einen Zone (3) des zweiten Lei
tungstyps und der zweiten Elektrode (D) liegenden Drift
zone, in der sich Kompensationsgebiete (5 bis 10) des
zweiten Leitungstyps befinden, in denen die Ladungsbilanz
variiert ist,
dadurch gekennzeichnet, daß
die Dicke der Kompensationsgebiete (5 bis 10) variiert
ist.
2. Kompensationsbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
die Dicke aller Kompensationsgebiete (5 bis 10) variiert
ist.
3. Kompensationsbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
die Dicke von wenigstens zwei Kompensationsgebieten (5
bis 7) variiert ist.
4. Kompensationsbauelement nach Anspruch 3,
dadurch gekennzeichnet, daß
die in der Dicke variierten und insbesondere die in der
Dicke nicht variierten Kompensationsgebiete (7 bis 10)
eine variierte Implantationsdosis haben.
5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
die Kompensationsgebiete (5 bis 10) vertikal im Halblei
terkörper (1) zu dessen Hauptoberflächen angeordnet sind.
6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
der erste Leitungstyps der n-Leitungstyps ist.
7. Kompensationsbauelement nach Anspruch 6,
dadurch gekennzeichnet, daß
die Kompensationsgebiete (5 bis 10) mit Bor dotiert sind.
8. Kompensationsbauelement nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
die Kompensationsgebiete (5 bis 10) Schichtdicken zwi
schen 5,0 µm und 15 µm, insbesondere zwischen 6,0 µm und
7,0 µm, aufweisen.
9. Kompensationsbauelement nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
es ein MOS-Transistor ist.
10. Verfahren zum Herstellen des Kompensationsbauelements
nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß
zur Bildung der Kompensationsgebiete (5 bis 10) mit va
riabler Dicke unterschiedlich dicke epitaktische Schich
ten nacheinander auf einem Halbleitersubstrat (2) abge
schieden werden.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19947020A DE19947020B4 (de) | 1999-09-30 | 1999-09-30 | Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren |
| PCT/DE2000/003469 WO2001024276A1 (de) | 1999-09-30 | 2000-09-28 | Ladungskompensationshalbleiteranordnung |
| US10/113,343 US6639272B2 (en) | 1999-09-30 | 2002-04-01 | Charge compensation semiconductor configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19947020A DE19947020B4 (de) | 1999-09-30 | 1999-09-30 | Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19947020A1 true DE19947020A1 (de) | 2001-04-19 |
| DE19947020B4 DE19947020B4 (de) | 2006-02-23 |
Family
ID=7923943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19947020A Expired - Lifetime DE19947020B4 (de) | 1999-09-30 | 1999-09-30 | Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6639272B2 (de) |
| DE (1) | DE19947020B4 (de) |
| WO (1) | WO2001024276A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10145723A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Halbleiterstruktur |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10052004C1 (de) * | 2000-10-20 | 2002-02-28 | Infineon Technologies Ag | Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers |
| US6686244B2 (en) * | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
| US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
| US7126186B2 (en) * | 2002-12-20 | 2006-10-24 | Infineon Technolgies Ag | Compensation component and process for producing the component |
| US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| DE102006002065B4 (de) * | 2006-01-16 | 2007-11-29 | Infineon Technologies Austria Ag | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand |
| US7982253B2 (en) | 2008-08-01 | 2011-07-19 | Infineon Technologies Austria Ag | Semiconductor device with a dynamic gate-drain capacitance |
| US8633095B2 (en) * | 2011-06-30 | 2014-01-21 | Infineon Technologies Austria Ag | Semiconductor device with voltage compensation structure |
| US9166005B2 (en) | 2013-03-01 | 2015-10-20 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure |
| US9306034B2 (en) | 2014-02-24 | 2016-04-05 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with multiple doped regions |
| US10468479B2 (en) | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
| US9773863B2 (en) | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
| US9245754B2 (en) | 2014-05-28 | 2016-01-26 | Mark E. Granahan | Simplified charge balance in a semiconductor device |
| DE102016109774B4 (de) | 2016-05-27 | 2018-02-08 | Infineon Technologies Austria Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| KR102554248B1 (ko) * | 2019-02-28 | 2023-07-11 | 주식회사 디비하이텍 | 수퍼 정션 반도체 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2934994C2 (de) * | 1978-09-08 | 1989-07-20 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl | |
| DE19604043A1 (de) * | 1996-02-05 | 1997-08-07 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| CN1040814C (zh) * | 1994-07-20 | 1998-11-18 | 电子科技大学 | 一种用于半导体器件的表面耐压区 |
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
-
1999
- 1999-09-30 DE DE19947020A patent/DE19947020B4/de not_active Expired - Lifetime
-
2000
- 2000-09-28 WO PCT/DE2000/003469 patent/WO2001024276A1/de not_active Ceased
-
2002
- 2002-04-01 US US10/113,343 patent/US6639272B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2934994C2 (de) * | 1978-09-08 | 1989-07-20 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl | |
| DE19604043A1 (de) * | 1996-02-05 | 1997-08-07 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10145723A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Halbleiterstruktur |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001024276A1 (de) | 2001-04-05 |
| US6639272B2 (en) | 2003-10-28 |
| DE19947020B4 (de) | 2006-02-23 |
| US20020135014A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3122768C2 (de) | ||
| DE102018103973B4 (de) | Siliziumcarbid-halbleiterbauelement | |
| DE4309764C2 (de) | Leistungs-MOSFET | |
| DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
| EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE19954351B4 (de) | Halbleiterbauelement | |
| DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
| DE2611338C3 (de) | Feldeffekttransistor mit sehr kurzer Kanallange | |
| DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
| DE112019003790T5 (de) | Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung | |
| DE112014001050B4 (de) | Transistor mit isoliertem gate und temperaturkompensation | |
| DE69937101T2 (de) | Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet | |
| DE102009038731A1 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
| DE19954352A1 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
| DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
| DE2455730B2 (de) | Feldeffekt-Transistor | |
| DE69629017T2 (de) | Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil | |
| DE102006061994B4 (de) | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben | |
| DE102019105812A1 (de) | Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren | |
| DE60028727T2 (de) | Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet | |
| DE112004000495B4 (de) | Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement | |
| DE19818518C2 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2702451B2 (de) | Halbleiteranordnung | |
| DE112006002377B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8180 | Miscellaneous part 1 |
Free format text: IM DECKBLATT DER ZUSAMMENFASSUNG (ZIFF. 57) ZEILE 1 "KONDENSATIONSBAUELEMENT" AENDERN IN "KOMPENSATIONSBAUELEMENT" |
|
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right |