DE102004016992B4

DE102004016992B4 - Verfahren zur Herstellung eines Bipolar-Transistors

Info

Publication number: DE102004016992B4
Application number: DE102004016992A
Authority: DE
Inventors: Hartmut Dr. Grützediek; Michael Dr. Rammensee; Joachim Dr. Scheerer
Original assignee: PREMA Semiconductor GmbH
Current assignee: PREMA Semiconductor GmbH
Priority date: 2004-04-02
Filing date: 2004-04-02
Publication date: 2009-02-05
Anticipated expiration: 2024-04-03
Also published as: US7563685B2; US20070273007A1; WO2005098960A3; EP1730785A2; JP2007531292A; DE102004016992A1; WO2005098960A2; JP5031552B2

Abstract

Verfahren zur Herstellung eines PNP-Bipolar-Transistors in einem p-dotierten Halbleitersubstrat mit folgenden Schritten:
Erzeugen einer vergrabenen n-dotierten Schicht, wobei die Randzone der vergrabenen n-dotierten Schicht bis an die Oberfläche des p-Substrats reicht und innerhalb dieser Wanne eine erste p-dotierte Schicht verbleibt, die den Kollektor bildet,
Erzeugen einer oberhalb der ersten p-dotierten Schicht angeordneten n-dotierten Schicht, die die Basis bildet, und einer innerhalb der n-dotierten Schicht angeordneten zweiten p-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der n-dotierten Schicht und der ersten p-dotierten Schicht und eine zweite Raumladungszone zwischen der ersten p-dotierten Schicht und der vergrabenen n-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen,
dadurch gekennzeichnet, dass eine Maske auf das p-Substrat aufgebracht wird, die ein Fenster aufweist, das von einer umlaufenden Kante begrenzt wird und die vergrabene n-dotierte Schicht mittels Ionenimplantation durch...

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines integrationsfähigen NPN-Bipolar-Transistors und eines PNP-Bipolar-Transistors.
Bipolar-Transistoren sind als Halbleiterbauelemente allgemein bekannt. Eine kurze Übersicht über die vielfältigen Herstellungsverfahren von Bipolartransistoren ist in dem Zeitschriftenartikel „Advances in Bipolar VLSI" von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707 bis 1719 angegeben.
Nachfolgend wird ein Standardprozess zur Herstellung von Bipolar-Transistoren näher beschrieben. Zunächst wird eine auch als vergrabene Schicht bezeichnete Subkollektorzone in ein p-dotiertes Halbleitersubstrat eindiffundiert, durch die der Kollektorbahnwiderstand des Transistors wirksam reduziert werden kann. Anschließend wird das Halbleitersubstrat mit einer epitaktischen n-leitenden Schicht überzogen. Danach werden in der epitaktischen Schicht elektrisch isolierte Gebiete abgeteilt. Die Isolation dieser sogenannten epi-Inseln erfolgt über in Sperrrichtung gepolte pn-Übergänge, die durch tief eindiffundierte p-Zonen geschaffen werden. Es folgen weitere Diffusionsschritte, mit denen die Basis und Emittergebiete des NPN-Bipolar-Transistors definiert werden. Anschließend wird die Kontaktierung für die Transistoranschlüsse vorgenommen.
Die DE 198 44 531 A1 beschreibt ein vereinfachtes Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere Bipolar-Transistoren, bei dem ein Epitaxie- und Isolationsprozess wie beim Standardbipolarprozess nicht mehr erforderlich ist. Das vereinfachte Verfahren zeichnet sich dadurch aus, dass auf das Halbleitersubstrat eine Maske aufgebracht wird, die ein Fenster definiert, das von einer umlaufenden Kante begrenzt wird, und eine n-dotierte bzw. p-dotierte Wanne mittels Hochvoltionenimplantation in dem Halbleitersubstrat erzeugt wird. Die Hochvoltionenimplantation erfolgt mit einer Energie, die ausreichend hoch ist, so dass an der Oberfläche des Halbleitersubstrates eine p-dotierte bzw. n-dotierte Innenzone verbleibt, während die Randzone der n-dotierten bzw. p-dotierten Wanne bis an die Oberfläche des Substrats reicht. Ausgehend von dieser Halbleiterstruktur lassen sich sowohl NPN- als auch PNP-Transistoren herstellen. Die DE 198 44 531 A1 schlägt eine Implantation von Phosphorionen mit einer Implantationsenergie von 6 MeV vor.
Herkömmliche integrierte Bipolartransistoren sind vertikale Transistoren, d. h. der Kollektor-Emitter-Strom fließt senkrecht zur Waferoberfläche. Da die lateralen Dimensionen meistens viel größer als die vertikalen sind, kann man den Transistor zunächst auf ein eindimensionales Bauelement reduzieren. Im gesperrten Transistor fällt die angelegte Spannung an der Kollektor-Basis-Sperrschicht ab. Sie muss daher für möglichst hohe Durchbruchspannungen ausgelegt sein. Die Feldlinien sind ebenfalls senkrecht zur Waferoberfläche ausgerichtet. Bei angelegter Sperrspannung werden die Majoritätsladungsträger beiderseits des pn-Übergangs zurückgezogen, wodurch eine Zone entsteht, die an beweglichen Ladungsträgern verarmt ist (Verarmungszone). In dieser verbleiben die ortsfesten negativ geladenen Akzeptoren und die ebenfalls ortsfesten positiv geladenen Donatoren, so dass eine Raumladung entsteht, die ein elektrisches Feld aufbaut. Daher heißt die Verarmungszone auch Raumladungszone. Mit zunehmender Sperrspannung steigt die Raumladung zu beiden Seiten des pn-Übergangs an und damit auch die Feldstärke. Die lokale Feldstärke E(x) erhält man durch Integration der Raumladung von einer Kante x₁ der Raumladungszone bis zur Tiefe x geteilt durch die Dielektrizitätskonstante.
Da die Raumladungszone an Majoritätsladungsträgern verarmt ist, ergibt sich die Raumladung aus dem Produkt der Elementarladung q und der Differenz der (Volumen-)Konzentrationen der Donatoren ND und der Akzeptoren NA. Auf der p-dotierten Seite dominieren die negativ geladene Akzeptoren und auf der n-dotierten Seite die positiv geladnen Donatoren. Wegen der Neutralitätsbedingung müssen die Ladungen auf beiden Seiten des pn-Übergangs vom Betrag gleich groß sein.
Durch die Integration der Feldstärke über die Raumladungszone erhält man die an dem pn-Übergang anliegende Spannung V.
Die Integrationsgrenzen x₁ und x₂ entsprechen dabei den Kanten der Raumladungszone.
Ab einer bestimmten material- und dotierungsabhängigen Feldstärke E_DB, die bei Silizium zwischen 150–1000 kV/cm liegt, findet ein Lawinen-Durchbruch statt. Um eine hohe Sperrspannung zu erreichen, ohne die Durchbruchsfeldstärke E_DB zu überschreiten, ist eine bestimmte Mindesttiefe und ein geeignetes Dotierungsprofil für den Kollektor erforderlich. Bei herkömmlichen Transistoren ist die Durchbruchsspannung zwischen Basis und Kollektor U_CB0 durch die Tiefe der Kollektordotierung und deren Dotierungsprofil limitiert. Da mehrere Mikrometer tiefe Dotierungen nicht nur aufwändig herzustellen und schwierig von der Oberfläche her anzuschließen sind, sondern auch lateral zu großen Strukturen führen und damit viel kostbare Chipfläche benötigen, weisen integrierte Bipolartransistoren nur eine sehr begrenzte Spannungsfestigkeit auf. Verschärft wird dieser Umstand dadurch, dass bei offener Basis bereits bei einer wesentlich geringeren Spannung U_CE0 (<< U_CB0) ein Kollektor-Emitter-Durchbruch (U_CE0-Durchbruch stattfindet). Er resultiert daraus, dass in Gebieten ausreichend hoher Feldstärke thermisch generierte Ladungsträger so stark beschleunigt werden, dass sie genügend Energie haben, um durch Herausschlagen von weiteren Elektronen aus den Bindungen des Si-Kristalls weitere Elektron-Loch-Paare zu erzeugen (Multiplikationseffekt). Geschieht dies in der Raumladungszone des Kollektor-Basis-Übergangs direkt unter dem Emitter-Basis-Übergang, so können im Fall eines NPN-Transistors die erzeugten Löcher über die Basis in den Emitter abfließen und wirken dabei wie ein Basisstrom. Dieser wird im Emitter als um die Stromverstärkung B erhöhter Elektronstrom wieder emittiert, der seinerseits in den Kollektor fließt, wo er erneut per Multiplikationseffekt verstärkt wird. So entsteht durch eine positive Rückkopplung der U_CE0-Durchbruch.
Der Zusammenhang zwischen U_CE0, U_CB0 und Stromverstärkung B kann durch folgende Gleichung beschrieben werden:
Die Angaben für den empirischen Parameter n lauten unterschiedlich:
n = 4
n = 4 für NPN- und n = 2 für PNP-Transistoren
n = 4 für NPN- und n = 6 für PNP-Transistoren
n = 4 für n-Silizium und n = 2 für p-Silizium
oder pauschal n = 3 .. 6.
Mit dem am häufigsten genannten Wert von n = 4 und einer typischen Stromverstärkung von B = 100 erhält man U_CE0 ≈ 1/3·U_CB0. Mit zunehmendem Kollektorstrom reduziert sich die Durchbruchsspannung sogar noch etwas, so dass der sichere Arbeitsbereich eines Bipolartransistors im Allgemeinen nur bis etwa 5 V unter U_CE0 reicht.
Aus der US 2001/0 017 379 A1 ein NPN-Transistor in einem n-dotierten Halbleitersubstrat bekannt, der über eine vergrabene p-dotierte Schicht und eine oberhalb der vergrabenen p-dotierten Schicht angeordnete n-dotierte Schicht verfügt, die den Kollektor bildet. Oberhalb der n-dotierten Schicht, die den Kollektor bildet, befindet sich eine p-dotierte Schicht, die die Basis bildet. Innerhalb der p-dotierten Schicht, die die Basis bildet, ist eine n-dotierte Schicht angeordnet, die den Emitter bildet. Zwischen der die Basis bildenden p-dotierten Schicht und der den Kollektor bildenden n-dotierten Schicht bildet sich eine erste Raumladungszone aus, während sich eine zweite Raumladungszone zwischen der den Kollektor bildenden n-dotierten Schicht und der vergrabenen p-dotierten Schicht ausbildet. Der Transistor zeichnet sich dadurch aus, dass die sich beim Betrieb mit zunehmendem Potential am Kollektor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der den Kollektor bildenden n-dotierten Schicht durchdringen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird.
Bei dem bekannten NPN-Transistor wird die vergrabene p-dotierte Schicht durch einen konventionellen Implantationsschritt hergestellt, bevor die den Kollektor bildende n-dotierte Schicht im Epitaxie-Verfahren aufgetragen wird.
Darüber hinaus sieht der aus der US 2001/0 017 379 A1 bekannte NPN-Transistor nicht eine vollständige Isolation des Transistors von dem Substrat vor.
Die DE 198 44 531 A1 beschreibt ein Verfahren zur Herstellung von integrationsfähigen Transistoren, ausgehend von einem p-dotierten Halbleitersubstrat. Auf das Halbleitersubstrat wird zunächst eine Maske zur Definition eines von einer umlaufenden Kante begrenzten Fensters aufgebracht. Anschließend wird eine n-dotierte Wanne in dem Halbleitersubstrat mittels Ionenimplantation mit einer Energie erzeugt, die ausreichend ist, dass an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht.
Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zur Herstellung eines vollständig sperrschichtisolierten NPN- oder PNP-Transistors anzugeben, dessen relevante Sperrspannungen erhöht sind.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den in den unabhängigen Patentansprüchen angegebenen Merkmalen.
Das Grundprinzip der erfindungsgemäßen Transistoren bzw. des erfindungsgemäßen Verfahrens liegt in der relativ niedrigen Dotierungskonzentration der vergrabenen Schicht. Die Dosis der Implantation liegt in einem Bereich, der weit unterhalb der Implantationsdosis bei den bekannten Verfahren liegt.
Im Folgenden werden verschiedene Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert.
Es zeigen:
1a–1g die Verfahrenschritte zur Herstellung eines NPN-Transistors in einem p-dotierten Halbleitersubstrat, der aber nicht Gegenstand der Erfindung ist.
2 die Dotierungskonzentration N und Feldstärke E in dem Halbleitersubstrat als Funktion der Tiefe entlang der Linie A-A von 1g, wobei eine hohe Dotierungskonzentration für den Kollektor angenommen wird,
3 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie A-A von 1g mit dem erfindungsgemäßen Dotierungsprofil für den Kollektor,
4a–4g die Verfahrensschritte zur Herstellung eines erfindungsgemäßen PNP-Transistors in einem p-dotierten Substrat,
5 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie B-B von 4g mit dem erfindungsgemäßen Dotierungsprofil,
6 die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie C-C von 4g,
7a–7g die Verfahrensschritte zur Herstellung eines PNP-Transistors in einem n-dotierten Substrat, der aber nicht Gegenstand der Erfindung ist, und
8a–8g die Verfahrensschritte zur Herstellung eines erfindungsgemäßen NPN-Transistors in einem n-dotierten Substrat.
Zunächst werden die Verfahrensschritte zur Herstellung eines NPN-Bipolartransistors in einem p-dotierten Substrat beschrieben, der aber nicht Gegenstand der Erfindung ist.
Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 4a aufweist, das von einer umlaufenden Kante 4b begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwachdotiertem monokristallinem Silizium mit einem Widerstand von ca. 6 Ωcm verwendet, was einer Grunddotierung von etwa 2,3 × 10¹⁵ cm^–3 entspricht. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Zwischen den einzelnen Implantationsschritten wird jeweils eine neue Maske aufgebracht. Auch dies ist dem Fachmann bekannt.
Nach der Maskenerstellung mit den bekannten Prozessen erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphor-Ionen mit einer Implantationsdosis, die abhängig von der Substratdotierung zwischen 5 × 10¹¹ Atome/cm² und 5 × 10¹² Atome/cm² liegt. Bei dem vorliegenden Ausführungsbeispiel ist die Dosis 1,7 × 10¹² Atome/cm² und die Implantationsenergie 6 MeV. Dadurch wird eine vergrabene n-dotierte Schicht 3 in dem p-Substrat 1 geschaffen, die den Kollektor K des Transistors bildet. Die vergrabene Schicht wird auch als Wanne bezeichnet (1a).
Die Dotierungskonzentration fällt ausgehend von einem Maximum von der mittleren Reichweite der Ionen nicht nur in die Tiefe des Substrats hin ab, sondern auch zur Waferoberfläche. Im Gegensatz zu eindiffundierten Wannen spricht man hierbei von einer n-Wanne mit „retrogradem" Profil. Bei einer ausreichend tiefen Ionenimplantation bzw. einer ausreichend hohen Grund- bzw. Substratdotierung bleibt die Substratdotierung an der Waferoberfläche erhalten. Dies ist jedoch bei der Herstellung eines NPN-Transistors im p-Substrat nicht zwingend erforderlich.
Zur lateralen Isolation und als Anschluss des Kollektors K wird eine ringförmige n-dotierte Schicht 5 durch Implantation oder Diffusion in das p-Substrat 1 eingebracht, die sich bis zu der vergrabenen n-dotierten Schicht 3 erstreckt. Die laterale Isolation kann aber beispielsweise auch durch Ätzung eines Grabens erfolgen. Diese Vorgehensweise ist dem Fachmann bekannt (1b).
In die von der n-dotierten Wanne 3, 5 eingeschlossene p-dotierte Schicht 6 wird durch Ionenimplantation eine zentrale beispielsweise rechteckige oder runde p-dotierte Schicht 7 mit einer üblichen Konzentration (N_A = 10¹⁷–10¹⁸ cm^–3) eingebracht, die stärker als das p^––-Substrat dotiert ist (1c).
Anschließend werden durch Ionenimplantation eine oberflächennahe umlaufende n⁺-Übergangszone 8 mit einer üblichen Dotierungskonzentration (N_D = 10²² cm^–3) in die Randzone der Wanne 3, 5 und eine oberflächennahe n⁺-dotierte Schicht 9 (N_D = 10²² cm^–3) in die p-dotierte Schicht 7 eingebracht (1d).
In einem weiteren Implantationsschritt wird dann eine oberflächennahe p⁺-dotierte Übergangszone 10 (N_D = 10²² cm^–3) in die p-dotierte Innenschicht 7 eingebracht (1e).
Daraufhin wird die Isolationsschicht (Isolator) aufgebaut (1f) und die Kontaktierung (Metall) der Transistoranschlüsse an den n⁺- bzw. p⁺-Übergangszonen nach den bekannten Verfahren (s. o.: G. R. Wilson) vorgenommen.
Die n-dotierte Wanne 3, 5 bildet bei dem NPN-Transistor im p^–-Substrat den Kollektor K, die p-dotierte Innenschicht 7 zusammen mit der p⁺-Übergangszone 10 und der p^–-dotierten Schicht 6 die Basis B und die n⁺-dotierte Schicht 9 den Emitter E des NPN-Transistors.
2 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie A-A von 1g unter der Annahme, dass die Dotierungskonzentration der n-dotierten Wanne 3 einer relativ hohen Konzentration nach dem Stand der Technik entspricht.
Um den Zusammenhang zwischen Dotierungskonzentration und Kollektor-Emitter-Sperrspannung U_CE0 zu veranschaulichen, wird davon ausgegangen, dass der NPN-Transistor nicht angesteuert wird und kein Basisstrom fließt, d. h. der Emitter E auf dem gleichen Potential liegt wie das Substrat (Masse) und der Kollektor K auf positivem Potential liegt. Unter dieser Annahme bauen sich am inneren und äußeren pn-Übergang des Kollektors Raumladungszonen RLZ 1 und RLZ auf. Überschreitet die Kollektor-Emitter-Spannung U_CE die Kollektor-Emitter-Sperrspannung U_CE0, so bricht die Kollektor-Emitter-Strecke durch. Bei höheren Spannungen ist ein sicherer Betrieb des Transistors nicht mehr sichergestellt. Nur unter gewissen Bedingungen kann der Transistor mit einer niederohmigen Basisansteuerung noch für einen Schaltbetrieb bei kleinen Kollektorströmungen genutzt werden.
2 zeigt die Ausbildung der ersten Raumladungszone RLZ 1 zwischen der p-dotierten Schicht 7, die die Basis B bildet, und der den Kollektor K bildenden n-dotierten Wanne 3. Eine zweite Raumladungszone RLZ 2 bildet sich zwischen der Wanne 3 und dem p^–-Substrat 1 aus. Dazwischen bleibt eine feldfreie Zone erhalten. In 2 ist die Feldstärke E für unterschiedliche Potentiale an dem Kollektor dargestellt. Beim Betrieb des Transistors dehnen sich die Raumladungszonen mit zunehmendem Potential an dem Kollektor in vertikaler Richtung aus. Bei der Dotierungskonzentration aus dem Stand der Technik bleibt aber zwischen den Raumladungszonen immer ein feldfreier Bereich bestehen. Mit zunehmendem Kollektorpotential erhöht sich die Feldstärke zu beiden Seiten der Raumladungszone soweit, bis die kritische Feldstärke für den Durchbruch zwischen Kollektor und Emitter erreicht ist.
Es hat sich in überraschender Weise gezeigt, dass die Kollektor-Emitter-Durchbruchspannung U_CE0, die mit der Kollektor-Basis-Durchbruchspannung U_CB0 zusammenhängt (vgl. Gleichung (3)), beträchtlich erhöht wird, wenn die Flächendosis des Kollektors abgesenkt wird.
Mittels Ionenimplantation wird in dem p-Substrat eine n-dotierte Wanne 3, 5 erzeugt, die derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmendem Potential am Kollektor ausdehnende erste und zweite Raumladungszone RLZ 1 und 2 die gesamte Tiefe der vergrabenen n-dotierten Schicht 3 durchdringen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird. Bei dem vorliegenden Ausführungsbeispiel ist die insbesondere von der Substratdotierung abhängende Kollektor-Implantationsdosis von 1,7 × 10¹² Atome/cm^–2.
3 zeigt, dass mit zunehmendem Potential am Kollektor und Ansteigen der Feldstärke die Raumladungszonen aufeinander zulaufen, und sich schließlich treffen. Entscheidend ist, dass sich die Raumladungszonen treffen, bevor die kritische Feldstärke für den Kollektor-Emitter-Durchbruch erreicht ist. Der Kollektor, der räumlich gesehen unterhalb der Basis liegt, ist dann vollständig verarmt, d. h. die maximal verfügbare Raumladung des Kollektors ist somit ausgeschöpft. Damit können sich die Raumladungszonen nicht weiter ausdehnen. Folglich kann auch die Feldstärke in der Kollektor-Basis-Sperrschicht nicht weiter ansteigen. Die Ladungsträger-Multiplikation bleibt unter der kritischen Schwelle. Somit ist nicht nur der U_CE0-Durchbruch, sondern auch der (vertikale) U_CB0-Durchbruch unterdrückt. Diese geforderte vollständige Verarmung legt eine untere Grenze der Kollektordosis fest.
Die Spannung am Kollektoranschluss darf weiter angehoben werden, solange kein Lawinen-Durchbruch zwischen Kollektoranschluss und Substrat auftritt. Voraussetzung dafür sind jedoch ausreichende Vorkehrungen gegen laterale Durchbrüche zur Basis und zum Substrat.
Der im gesperrten Transistor vollständig verarmte Kollektor ist sehr hochohmig, doch sobald der Transistor durchschaltet, nähert sich das Kollektorpotential dem Emitterpotential an, und der Kollektor erhält seine Leitfähigkeit zurück.
Soll der Transistor für beliebige Spannungen am Emitter eingesetzt werden, erhöht sich die Differenzspannung zwischen Basis und Substrat. Trotzdem bleibt die Basis vom Substrat isoliert. Um die vollständige Verarmung zu erreichen, muss der Kollektor ein in der Mitte gegenüber dem Substrat und der Basis angehobenes Potential besitzen. Dieses bildet eine ausreichende Barriere für die Löcher in der Basis, um zu verhindern, dass die Löcher ins Substrat abfließen. Nur wenn die Kollektordotierung so schwach ist, dass die Raumladungszone zwischen Kollektor und Substrat die Kollektorzone durchdringt, findet ein sogenannter Punch-Through-Durchbruch statt. Dabei gelangen die Löcher aus der Basis ins Substrat. Diese Durchbruchsmöglichkeit legt eine untere Grenze der Kollektordosis fest.
Um einen niederohmigen Kollektor zu erhalten, sollte die Kollektordosis so nahe wie möglich an der oberen Grenze liegen.
Beide Grenzen der Kollektordosis hängen hauptsächlich von der Substratdotierung ab und liegen zwischen 5 × 10¹¹ Atome/cm^–2 und 5 × 10¹² Atome/cm^–2. Die Obergrenze der Substratdotierung für spannungsfeste Transistoren ist durch den Lawinen-Durchbruch zwischen Kollektor und Substrat gegeben. Die entsprechende Durchbruchspannung fällt mit abnehmenden Waferwiderstand ab. Eine noch sinnvolle Obergrenze der Substratdotierung liegt bei einem Waferwiderstand von ca. 0,6 Ωcm. Zu niedrigeren Substratdotierungen hin gibt es keine prinzipielle Grenze, doch nimmt die zulässige Kollektordosis und damit die erzielbare Kollektor-Leitfähigkeit ab, da die Wanne zunehmend nur noch von der Basis her verarmt wird. Weitere Einflussgrößen auf die zulässige Kollektordosis sind die Implantationstiefe, die gewünschte Punch-Through-Festigkeit zwischen Basis und Substrat, die Basistiefe und die Dicke der Kollektordotierung. Sie bestimmen auch die Toleranzbreite des zulässigen Dosisbereichs, der umso größer ist, je größer die Kollektortiefe ist, je dünner die Kollektorwanne ist und je niedriger die maximale Spannungsdifferenz zwischen Basis und Substrat ist. Bei kleinen Toleranzbreiten für die Kollektordotierung kann es erforderlich sein, die Dosis den Schwankungen der Substratdotierung anzupassen.
In Versuchen hat sich gezeigt, dass sich bei dem vorliegenden Ausführungsbeispiel die U_CE0-Spannung bei einer Dosis zwischen 2 × 10¹³ Atome/cm^–2 und 2 × 10¹² Atome/cm^–2 nur wenig ändert. Senkt man die Dosis ausgehend von 2 × 10¹² Atome/cm² allerdings nur um 15% ab, so steigt U_CE0 um den Faktor 4 oder mehr an. Es gibt also einen sehr scharfen Übergang, ab dem die vollständige Verarmung die beiden Durchbrüche unterdrückt. Von da ab bestimmten nur noch der Lawinen-Durchbruch zwischen Wannenanschluss und Substrat und der Punch-Through-Durchbruch zwischen Basis und Substrat die maximale Betriebsspannung. Bei einer Dosis von 2 × 10¹³ Atome/cm^–2 beispielsweise beträgt U_CE0 26 V, bei 2 × 10¹² Atome/cm^–2 30 V und bei 1,7 × 10¹² Atome/cm^–2 mehr als 120 V.
Bei der Herstellung des NPN-Bipolartransistors hat sich der Einsatz der Hochvoltionenimplantation als besonders vorteilhaft erwiesen, um die Implantationsdosis auf einen Wert genau einstellen zu können, der nur knapp unterhalb der kritischen Grenze liegen sollte.
Die 4a bis 4g veranschaulichen die Prozessschritte zur Herstellung eines erfindungsgemäßen PNP-Bipolartransistors in einem p-dotierten Substrat.
Nach Aufbringen der Maske 2 auf das schwach p-dotierte Substrat 1 wird mittels Hochvoltionenimplantation wieder eine auch als Wanne bezeichnete vergrabene n-dotierte Schicht 11 in dem schwach p^–-dotierten Substrat 1 geschaffen (4a und 4b). Die Hochvoltimplantation ist so zu bemessen, dass entweder an der Waferoberfläche der Substrat-Leitungstyp erhalten bleibt oder durch eine zusätzliche Dotierung wieder hergestellt wird. Analog zu 1a wird die Wanne beispielsweise durch eine weitere Dotierung 13 zur Seite hin isoliert und angeschlossen. In der n-dotierten Wanne 11, 13 verbleibt die p^–-dotierte Schicht 12. In die p^–-dotierte Schicht 12 wird in einem weiteren Implantationsschritt eine zentrale n-dotierte Schicht 14 eingebracht (4c). Anschließend werden eine umlaufende oberflächennahe n⁺-Übergangszone 15 in der Randzone 13 der Warme 11 und eine oberflächennahe seitliche n⁺-Übergangszone 16 in die zentrale n-Schicht 14 durch Ionenimplantation eingebracht (4d). Daraufhin werden dann eine umlaufende oberflächennahe p+-Übergangszone 18 in die p^–-Schicht 12 und eine seitliche oberflächennahe p+-Schicht 17 in die zentrale n-Schicht 14 durch Ionenimplantation eingebracht (4e).
Zum Schluss erfolgt die Isolation (Isolator) und die Schaffung der Anschlüsse (4f und 4g)). Die innere p^–-Schicht 12 bildet nun den Kollektor K, die zentrale n-Schicht 14 die Basis B und die seitliche p⁺-Schicht 17 den Emitter E des PNP-Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen. vorgesehen sind.
Die Kontaktierung der Transistoranschlüsse kann wieder mit den bekannten Prozessen erfolgen. Um den U_CE0- und U_CB0-Durchbruch zu unterdrücken, muss auch beim PNP-Transistor im p-Substrat der (p)-Kollektor unterhalb der n-Basis vollständig verarmen, bevor die U_CE0 erreicht ist. Die n-Wanne dagegen darf an dieser Stelle jedoch nicht verarmen, da sie ihrerseits den (p)-Kollektor verarmen soll. Daraus ergibt sich in gegenseitiger Abhängigkeit voneinander eine obere Grenze für die (p)-Kollektordotierung und eine untere Grenze für die Implantationsdosis der n-Wanne.
5 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie B-B von 4g. Es bilden sich eine erste Raumladungszone RLZ 1 zwischen der n-dotierten Schicht 14 und der p^–-dotierten Schicht 12 und eine zweite Raumladungszone RLZ 2 zwischen der p^–-dotierten Schicht 12 und der vergrabenen n-dotierten Schicht 11 aus. Die beiden Raumladungszonen dehnen sich beim Betrieb des Transistors mit abnehmendem Potential am Kollektor K zu beiden Seiten aus.
Mit der Ionenimplantation wird die vergrabene n-dotierte Schicht mit einem Dotierungsprofil erzeugt, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmendem Potential an dem Kollektor ausdehnenden Raumladungszonen RLZ 1 und RLZ 2 die gesamte Tiefe der p^–-dotierten Schicht 12 durchdringen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor K und Emitter E erreicht wird.
Eine dritte Raumladungszone bildet sich zwischen der vergrabenen n-dotierten Schicht 11 und dem p^–-Substrat 1 aus. Die Sperrspannungen werden weiterhin erhöht, wenn das Dotierungsprofil darüber hinaus derart beschaffen ist, dass ausgeschlossen ist, das sich die zweite und dritte Raumladungszone RLZ 2 und RLZ 3 beim Betrieb des Transistors treffen.
Nachfolgend werden Ausführungsbeispiele zur Beschaltung der n-Wanne angegeben.
Von der n-Basis über den p-Kollektor zur n-Wanne erstreckt sich ein parasitärer NPN-Transistor. Wegen der geforderten vollständigen Verarmung des p-Kollektors, zu dem die n-Wanne einen beträchtlichen Anteil hat, ist einerseits die Basis dieses NPN-Transistors vergleichsweise schwach und der Emitter des NPN-Transistors vergleichsweise hoch dotiert. Die Folge ist eine hohe Stromverstärkung und eine geringe Kollektor-Emitter-Punch-Through-Durchbruchsspannung. Daher muss die Differenzspannug zwischen der n-Wanne und der n-Basis des PNP-Transistors niedrig gehalten werden. Ein weiterer Grund dafür ist auch die erwünschte Sperrspannung zwischen p-Kollektor und n-Wanne, wegen der beabsichtigten Verarmung des p-Kollektors (von unten). Um die n-Wanne als vierten Anschluss des Transistors zu vermeiden, der eine separate Beschaltung erfordert, bieten sich folgende zwei Möglichkeiten an:
Die n-Wanne wird mit dem Emitter verbunden. Die Spannungsdifferenz zwischen n-Basis und der n-Wanne beschränkt sich auf eine Diodenfluss-Spannung von ca. 0,7 V. Ein Vorteil dieser Konfiguration ist, dass die n-Wanne immer – selbst im Sättigungsfall des Transistors- auf höherem Potential liegt als der Kollektor und so der Substrat-PNP (Kollektoranschluss – n-Wanne – Substrat) immer gesperrt bleibt, wodurch ein ungewollter Substratstrom vermieden wird.
Die n-Wanne kann aber auch mit der Basis verbunden werden. Dadurch wird der parasitäre NPN-Transistor (n-Basis/p-Kollektor/n-Wanne) deaktiviert, weil seine Kollektor-Emitter-Strecke kurzgeschlossen wird. Dadurch kann der PNP-Transistor bei höheren Kollektorströmen betrieben werden, als mit einer Verbindung zwischen n-Wanne und Emitter. In letzterem Fall schließt nämlich der parasitäre NPN, im (Quasi-)Sättigungsfall die Basis-Emitter-Strecke des Haupt-PNP-Transistors kurz und führt so zu einem verfrühten Abfall der Stromverstärkung. Mit der n-Wanne an der Basis vermeidet man diesen Nachteil, erkauft ihn jedoch durch einen Substratstrom im (Quasi-)Sättigungsfall.
Nachfolgend wird der Zusammenhang zwischen der Kollektordotierung und der Kollektor-Basis- bzw. Kollektor-Emitter-Sperrspannung näher erläutert.
Da sich der (p)-Kollektor innerhalb der n-Wanne bzw. oberhalb des Konzentrationsmaximums des Wannenprofils befindet, d h. weniger tief unter der Basis liegt als im Fall des NPN-Transitors, ergäbe sich bei einem hochdotiertem Kollektor eine kleinere U_CE0 als beim NPN-Transistor mit hochdotiertem Kollektor (n-Wanne), wobei vorausgesetzt wird, dass für NPN- und PNP-Transistoren die gleiche Implantationstiefe bzw. -energie verwendet wird. Folglich muss der (p)-Kollektor bereits bei niedrigeren (negativen) Kollektorspannungen gegenüber der Basis vollständig verarmen, so dass sich daraus eine obere Grenze für die (p)-Kollektordotierung und damit für die Kollektor-Leitfähigkeit ergibt. Eine vollständige Verarmung bei kleineren Kollektorspannungen heißt zunächst, dass die maximal erlaubte (p)-Kollektordosis eher niedriger ist, als beim NPN-Transistor. Da aber der p-Kollektor nicht nur von oben durch die n-Basis, sondern auch von unten durch die gegenüber dem p-Kollektor höher dotierte N-Wanne verarmt, wird der Nachteil der kleineren U_CE0 zumindest teilweise kompensiert.
Es sei bemerkt, dass die n-Wanne für den PNP-Transistor die gleiche Funktion übernimmt, wie das Substrat für den NPN-Transistor. Der Unterschied ist jedoch, dass beim PNP-Transstor die Kollektor-Volumen-Dotierkonzentration niedriger liegt als die der darunter liegenden n-Wanne. Beim NPN-Transistor dagegen liegt die Kollektor-Volumen-Dotierkonzentration höher als die des darunter liegenden Substrats. Folglich hat beim PNP-Transistor die Raumladungszone unter dem Kollektor eine höhere Durchdringungsfähigkeit des Kollektors als beim NPN bei gleicher angelegter Spannung.
Um den PNP-Transistor bei Versorgungsspannungen oberhalb der Lawinen-Durchbruchsspannung zwischen p-Kollektoranschluss und n-Wanne betreiben zu können, muss die n-Wanne in diesem Bereich vollständig verarmen, bevor der Lawinen-Durchbruch einsetzt. Das Dotierprofil und der Feldstärkeverlauf entspricht dem NPN-Transistor im Bereich der p-Basis. Der Unterschied liegt jedoch darin, dass die vollständige Verarmung erst bei einer deutlich höheren Spannung einsetzen muss, die beim NPN-Transistor der U_CB0 entspricht. Die daraus resultierende obere Grenze für die Implantationsdosis der n-Wanne liegt somit höher als im Fall des NPN-Transistors.
6 zeigt die Dotierungskonzentration N und die Feldstärke E als Funktion der Tiefe entlang der Linie C-C von 4g. Diese Schnittebene schließt die n-dotierte Zone 14 nicht mit ein. Die zweite und dritte Raumladungszone RLZ 2 und RLZ 3 durchdringen wieder beim Betrieb des Transistors mit abnehmendem Kollektorpotential die n-Wanne 11. Da das Substrat mit dem negativen Potential innerhalb der Schaltung, in der der Transistor eingesetzt wird, verbunden ist, liegt es immer auf dem Kollektorpotential oder negativer. Das Potential der n-Wanne liegt jedoch auf oder zumindest nahe dem Basis-Potential. Folglich kann man davon ausgehen, dass die Sperr-Spannung an der dritten Raumladungszone RLZ 3 mindestens so groß ist wie die an der zweiten Raumladungszone RLZ 2. Sobald sich mit abnehmendem Kollektorpotential die beiden Raumladungszonen treffen, kann in ihnen die Feldstärke nicht weiter ansteigen, wie unter Bezugnahme auf 3 beschrieben ist. Ist die Dotierkonzentration ausreichend niedrig gewählt, so dass sich die Raumladungszonen treffen bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektoranschluss und der n-Wanne erreicht ist, so ist dieser Durchbruch unterdrückt.
Die Sperrspannungen werden noch weiter erhöht, wenn auch in dieser Schnittebene eine Dotierkonzentration gegeben ist, die derart geschaffen ist, dass sich die zweite und dritte Raumladungszone beim Betrieb des Transistors mit abnehmenden Kollektorpotential treffen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektoranschluss und n-Wanne erreicht wird.
Da der p-Kollektor im allgemeinen Fall beliebige Potentiale zwischen Masse und Versorgungsspannung einnehmen kann, muss – analog zum NPN-Transistor – der Punch-Through-Durchbruch des Substrat-PNP-Transistoren (Kollektoranschluss – n-Wanne – Substrat) vermieden werden. Daraus ergibt sich eine weitere untere Grenze für die Implantationsdosis der n-Wanne.
Die 7a bis 7d zeigen die Verfahrensschritte zur Herstellung eines PNP-Transistors im n-Substrat, der aber nicht Gegenstand der Erfindung ist. Die einzelnen Verfahrensschritte entsprechen den Schritten der 1a bis 1g, die den Herstellungsprozess für den NPN-Transistor im p-Substrat veranschaulichen. Der PNP-Transistor im n-Substrat unterscheidet sich von dem NPN-Transistor im p-Substrat in seinem Aufbau nur dadurch, dass alle p-Dotierungen gegen n-Dotierungen und alle n-Dotierungen gegen p-Dotierungen ersetzt werden. Ansonsten sind die Verfahrensschritte gleich. Die einander entsprechenden Schichten werden daher auch mit den gleichen Bezugszeichen versehen. Es gelten die gleichen Zusammenhänge zwischen der Höhe der Sperrspannungen und der Dotierungskonzentration.
Die 8a bis 8g zeigen die Verfahrensschritte zur Herstellung eines erfindungsgemäßen NPN-Transistors im n-Substrat. Die einzelnen Prozessschritte entsprechen wieder den Verfahrensschritten zur Herstellung des PNP-Transistors im p-Substrat, die die 4a bis 4g veranschaulichen. Auch hier sind wieder alle p-Dotierungen durch n-Dotierungen und alle n-Dotierungen durch p-Dotierungen ersetzt. Die einander entsprechenden Schichten sind daher ebenfalls mit den gleichen Bezugszeichen versehen. Auch gelten wieder die gleichen Zusammenhänge zwischen der Höhe der Sperrspannungen und der Dotierungskonzentration.
Der komplementäre Prozess unter Verwendung eines schwach n-dotierten Substrates ist insofern eine vorteilhafte Ausführungsform, als an die Stelle der n-Wanne eine p-Wanne tritt. Wenn die p-Wanne mit einer Bor-Ionenimplantation geschaffen wird, können mit wesentlich kleineren Ionenenergien die gleiche Wannentiefe erreicht bzw. mit der gleichen Ionenenergie tiefere Wannen erzeugt werden.

Claims

Verfahren zur Herstellung eines PNP-Bipolar-Transistors in einem p-dotierten Halbleitersubstrat mit folgenden Schritten: Erzeugen einer vergrabenen n-dotierten Schicht, wobei die Randzone der vergrabenen n-dotierten Schicht bis an die Oberfläche des p-Substrats reicht und innerhalb dieser Wanne eine erste p-dotierte Schicht verbleibt, die den Kollektor bildet, Erzeugen einer oberhalb der ersten p-dotierten Schicht angeordneten n-dotierten Schicht, die die Basis bildet, und einer innerhalb der n-dotierten Schicht angeordneten zweiten p-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der n-dotierten Schicht und der ersten p-dotierten Schicht und eine zweite Raumladungszone zwischen der ersten p-dotierten Schicht und der vergrabenen n-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass eine Maske auf das p-Substrat aufgebracht wird, die ein Fenster aufweist, das von einer umlaufenden Kante begrenzt wird und die vergrabene n-dotierte Schicht mittels Ionenimplantation durch das Fenster der Maske mit einer Energie erzeugt wird, die ausreichend hoch ist, so dass an der Oberfläche des p-Substrats eine erste p-dotierte Schicht verbleibt, wobei die erste p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit abnehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der ersten p-dotierten Schicht durchdringen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird, und dass die vergrabene n-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der n-dotierten Schicht die zweite Raumladungszone und die sich zwischen der vergrabenen n-dotierten Schicht und dem p-Substrat ausbildende dritte Raumladungszone beim Betrieb des Transistors treffen, wobei die vergrabene n-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone unter dem Anschluss des Kollektors treffen, bevor mit abnehmenden Potential am Kollektor die kritische Feldstärke für einen Durchbruch zwischen dem Anschluss des Kollektors und der vergrabenen n-dotierten Schicht erreicht wird.
Verfahren zur Herstellung eines NPN-Bipolar-Transistors in einem n-dotierten Halbleitersubstrat mit folgenden Schritten: Erzeugen einer vergrabenen p-dotierten Schicht, wobei die Randzone der vergrabenen p-dotierten Schicht bis an die Oberfläche des n-Substrats reicht und innerhalb dieser Wanne eine erste n-dotierte Schicht verbleibt, die den Kollektor bildet, Erzeugen einer oberhalb der ersten n-dotierten Schicht angeordneten p-dotierten Schicht, die die Basis bildet, und einer innerhalb der p-dotierten Schicht angeordneten zweiten n-dotierten Schicht, die den Emitter bildet, so dass sich eine erste Raumladungszone zwischen der p-dotierten Schicht und der ersten n-dotierten Schicht und eine zweite Raumladungszone zwischen der ersten n-dotierten Schicht und der vergrabenen p-dotierten Schicht ausbilden, die sich beim Betrieb des Transistors mit zunehmenden Potential an dem Kollektor in vertikaler Richtung ausdehnen, dadurch gekennzeichnet, dass eine Maske auf das n-Substrat aufgebracht wird, die ein Fenster aufweist, das von einer umlaufenden Kante begrenzt wird und die vergrabene p-dotierte Schicht mittels Ionenimplantation durch das Fenster der Maske mit einer Energie erzeugt wird, die ausreichend hoch ist, so dass an der Oberfläche des n-Substrats eine erste n-dotierte Schicht verbleibt, wobei die erste n-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass die sich beim Betrieb des Transistors mit zunehmenden Potential an dem Kollektor ausdehnende erste und zweite Raumladungszone die gesamte Tiefe der ersten n-dotierten Schicht durchdringen, bevor die kritische Feldstärke für einen Durchbruch zwischen Kollektor und Emitter erreicht wird, und dass die vergrabene p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass ausgeschlossen ist, dass sich unter der p-dotierten Schicht die zweite Raumladungszone und die sich zwischen der vergrabenen p-dotierten Schicht und dem n-Substrat ausbildende dritte Raumladungszone beim Betrieb des Transistors treffen, wobei die vergrabene p-dotierte Schicht mit einem Dotierungsprofil erzeugt wird, das derart beschaffen ist, dass sichergestellt ist, dass sich die zweite und dritte Raumladungszone unter dem Anschluss des Kollektors treffen, bevor mit zunehmenden Potential am Kollektor die kritische Feldstärke für einen Durchbruch zwischen dem Anschluss des Kollektors und der vergrabenen p-dotierten Schicht erreicht wird.