[go: up one dir, main page]

DE1938365A1 - Verfahren zum Herstellen integrierter Schaltungen - Google Patents

Verfahren zum Herstellen integrierter Schaltungen

Info

Publication number
DE1938365A1
DE1938365A1 DE19691938365 DE1938365A DE1938365A1 DE 1938365 A1 DE1938365 A1 DE 1938365A1 DE 19691938365 DE19691938365 DE 19691938365 DE 1938365 A DE1938365 A DE 1938365A DE 1938365 A1 DE1938365 A1 DE 1938365A1
Authority
DE
Germany
Prior art keywords
regions
base
emitter
semiconductor
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691938365
Other languages
English (en)
Other versions
DE1938365B2 (de
Inventor
Schumann Jun Paul August
Duffy Michael Charles
Tsu-Hsing Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1938365A1 publication Critical patent/DE1938365A1/de
Publication of DE1938365B2 publication Critical patent/DE1938365B2/de
Pending legal-status Critical Current

Links

Classifications

    • H10P30/21
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137Collector regions of BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P30/204
    • H10P30/208
    • H10P30/222
    • H10P36/03
    • H10P95/00
    • H10W10/031
    • H10W10/30
    • H10W15/00
    • H10W15/01
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/062Gold diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/904Charge carrier lifetime control

Landscapes

  • Bipolar Transistors (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

ΪΒΜ Deutschland Internationale Büro-Matchinen GeselUchaft mbH
Böblingen, den 21. Mai 1969 sz-sr-hn
Anmelder: International Business Machines
Corporation, Armonk, Ν.Ύ. 10 504
Amtliches Aktenzeichen: Neuanmeldung
Aktenz. der Anmelderin: Docket FI 967 056
Verfahren zum Herstellen integrierter Schaltungen
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer monolithischen integrierten Schaltung.
Sie betrifft die Herstellung von Dioden, Transistoren, Widerständen, Kapazitäten, vergrabenen Verbindungen, Sub-Kollektoren, usw., die zur Änderung eines vorgegebenen Störstellenprofils, Gold-Dotierung, Abgleichen von Widerstandswerten, Veränderung von Eindringtiefen von pn-Übergängen und die Herstellung von Isolationsregionen.
Zum gegenwärtigen Zeitpunkt werden monolithisch integrierte Schaltungen unter Verwendung vom Hochtemperatur-Epitaxie-Wachstum und thermischen Diffusions- ί Verfahren hergestellt. Aufgrund der bekannten physikalischen Mechanismen der ι Diffusionsvorgänge sind diese Hochtemperaturprozesse "Beschränkungen unter- ί
worfen in bezug auf die Schaltkreisdimensionen und -Charakteristiken.
Bei einem typischen thermischen Diffusionsprozeß erfolgt eine Diffusion,der . Störstellen nicht nur in die Tiefe, d.h. senkrecht zur Kristalloberfläche, sondern auch in lateraler Richtung entlang der Oberfläche und unter die maskierende |
909887/1175
1938363
■"■-"»
Oxydmaske, Aus diesem Grunde sind die endgültigen Abmessungen einer integrierten Schaltung wesentlich größer als die wirksamen PN-übergänge der Halbleiterbauelemente der integrierten Schaltung. Die laterale Ausdehnung der Diffusionszbnen trägt wesentlich zur Vergrößerung des Schaltkreises auf der Oberfläche des Halbleiterkristalls bei. Darüber hinaus wird durch die laterale Diffusion eine höhere Kapazität der PN-Ubergänge bewirkt.
Die mittels Festkörper-Diffusion hergestellten Transistoren weisen gewöhnlich nichtgewünschte niedrige Durchbruchs spannungen auf, da die Störstellenkonzentration nicht konstant über den gesamten PN-Übergang ist. Diese Differenz innerhalb der Stör Stellenkonzentration beruht auf der Differenz der Eindringtiefe des PN-Ubergangs, wobei die Eindringtiefe der lateralen Diffusion geringer ist als die Eindringtiefe des PN-Ubergangs senkrecht unter dem Diffusionsfenster. Das Ergebnis ist eine höhere Verunreinigungskonzentration an derjenigen Stelle des PN-Übergangs ,welche am nächsten der Oberfläche der Struktur liegt. Zh ähnlicher Weise begrenzt der Störstellengradient bei der Herstellung von flachen Hochfrequenz-Transistoren durch thermische Diffusionsverfahren die Kapazität der Emitter. Um "schnellere" Transistoren zu erhalten, muß die Emitterkapazität unter einen Wert her abgesenkt werden, der durch thermische Diffusionsverfahren erreichbar ist.
Ein weiterer Nachteil von thermischen Diffusionsverfahren ist die Tatsache, daß es praktisch unmöglich ist, ein vorgegebenes Störstellenprofil zu ändern. Beispielsweise wird bei einem doppelt diffundierten Transistor jegliche folgende Diffusion zur Veränderung oder Korrigierung des Störstellenprbfils einer Verunreinigung die Veränderung der Konzentrationsverteilung aller anderen Verunreinigungen, d.h. des gesamten Störstellenprofils, bewirken. Dieses Unvermögen, eine Veränderung oder Korrektur des Stör Stellenprofils vorzunehmen, ohne die Verteilung der anderen Verunreinigungen zu beeinflussen, ist sicherlich ein besonders gravierendes Problem bei der Behandlung von integrierten Schaltungen1.
909807/1175
Es ist bekannt, daß Gold die Lebensdauer von .Minoritätsladungsträgern in Siliziumdioden und -transistoren verringert, wodurch deren Schaltgeschwindigkeit erhöht wird. Atome (Gold) zur Erniedrigung der Lebensdauer, d.h. zur Ausbildung von Haftstellen im Kristallgitter, werden nur benötigt in der Kollektorregion eines Transistors. Die gegenwärtigen Verfahren zum Eindringen von Gold in das Siliziumgitter mittels Festkörperdiffusionsverfahren erlauben jedoch nur eine gleichmäßige Verteilung des Goldes im ganzen Kristall aufgrund des sehr großen Diffusionskoeffizienten von Gold bei verschiedenen Temperaturen. Das bedeutet also, daß Gold ebenfalls in die Basis- und Emittergebiete neben den Kollektorregionen eingebaut wird. Im Laufe der Herstellung einer Halbleiterschaltung unter Verwendung von Golddiffusion entstehen häufiger gewisse Kanäle, welche als strukturelle Defekte in den Basisregionen auftreten und durch elektrische Kurzschlüsse beim Betrieb der integrierten Schaltung negativ in Erscheinung treten. Als Grund für diese störenden Kanäle wird eine Wechselwirkung zwischen Phosphor oder Bor mit Gold während der Hochtemperaturprozesse bei der Diffusion angenommen. : .
Ein weiterer Nachteil von Hochtemperaturprozessen bei der thermischen Diffusion und dem epitaktischen Wachstum von monolithischen Halbleiterschaltungen bezieht sich auf die Ausbildung der sogenannten Sub-Kollektor-Region von Transistoren integrierter Schaltungen. Zur Herstellung der Sub-Kollektor-Region „werden Arsen- oder Antimon-Stör stellen hoher Konzentration beispielsweise in ein P-Silizium-Substrat eindiffundiert, wobei sich eine lokalisierte N+-Region ausbildet, welche durch einen nachfolgenden Epitaxieprozeß von der N-Epitaxie schicht im folgenden bedeckt wird. Basis- und Emitterdiffusionen werden anschließend in der Epitaxieschicht ausgebildet, um einen diskreten Transistor herzustellen. Der Hochtemperatur-Epitaxieprozeß bewirkt eine Diffusion der Sub-Kollektor stör stellen, weshalb die angrenzenden Halbleiterbauelemente von integrierten Schaltungen genügend weit entfernt sein müssen, um eine anschließende Isolationsdiffusion zwischen den Halbleiterbauelementen zu gewährleisten.
909887/117$
Docket FI 967 056 * ' '
in ähnlicher Weise besteht ein weiterer Nachteil von HOGhtemp'eraturprozessen bei der thermischen Diffusion und dem epitäktischen Aufwachsen hinsichtlich dfer Fertigung von Transistoren, Dioden, Kondensatoren oder Widerständen indem Unvermögen, eine monolithische Struktur aus derartigen Bauelementen mit unterschiedlichen Charakteristiken in unmittelbar aneinander grenzenden Gebieten herzustellen*
Ein weiterer Nachteil bezieht sich bei den obengenannten Hochtemperatur Verfahren auf die Verwendung von Siliziümdioxyd oder ähnliche Verbindungen als Maskierungsmate rial bei der Herstellung von integrierten Schaltungen in der Planartechnik. Aufgrund der hohen Temperatur, die erforderlich ist, um die SÜiziumdioxydmasken-Schicht herzustellen, werden bereits eindiffundiert Verunreinigungen innerhalb des Siliziumkristalls weiter auseinander diffundieren, woraus sich Änderungen der Charakteristiken der einzelnen Halbleiterbauelementen ergeben und es äußerst schwierig erscheint, sehr kritische Dimensionen oder elektrische Spezifikationen einzuhalten.
Es ist demnach Aufgabe der vorliegenden Erfindung, die oben ausgeführten Nachteile bei der Herstellung monolithischer integrierter Schaltungen nach dem Stand der Technik zu vermeiden. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die die Leitfähigkeit der einzelnen Halbleiterregionen bestimmenden Störstellen durch Bombardement des Halbleiterfcristalls mit Ionen definierter Masse und Energie in den Kristall eingebaut werden.
Das Verfahrennach der Erfindung gestattet es, integrierte Schaltkreise mit sehr großer Packungsdichte herzustellen, deren Schaltkreiselemente unabhängige elektrische Charakteristiken und Dimensionen aufweisen. Dies wird erreicht durch Aufheizen eines Halbleitersubstrats auf eine geringe Temperatur, wonach eine Ionenimplantation von verschiedenen Verunreinigungen erfolgt, wie N-leitfähigen, P-leitfähigen, elektrisch neutralen
90988 7/Τ1-7 S--
-FI 9-67-056
und Haftstellen-Verunreinigungen und zwar in definierte Regionen des Kristallgitters.
Einige der kennzeichnenden Verfahr ens schritte der Erfindung bestehen in einer Erwärmung des Substrats auf eine genügend hohe Temperatur, daß eine Temperung in der Kristalldefekte erfolgt, die während der Implantation aufgetreten sind, bis zu einem Grade, daß praktisch keine thermische Diffusion oder Bewegung der Verunreinigungsionen mehr nachzuweisen ist; unmittelbar aneinander grenz ende Regionen werden einer Ionenimplantation ausgesetzt; die Energie des Ionenstrahls wird verändert, wodurch eine im wesentlichen gleichförmige Verunreinigungskonzentration erreicht wird; Haftstellen werden mit Hilfe der Ionenimplantation an definierten Stellen im Kristall eingebaut; elektrisch neutrale Verunreinigungsionen werden mit Hilfe der Ionenimplantation in PN-Übergänge eingebaut, um einen steileren Gradienten zu geben; bereits vorher dotierte Regionen werden wiederum einer Ionenimplantation ausgesetzt, um die elektrischen Charakteristiken der entstehenden Halbleiterbauelemente zu verändern oder abzugleichen.
Besonders vorteilhaft läßt sich das Verfahren nach der Erfindung zur Ausbildung von geringen Basisweiten anwenden. Hierzu werden sowohl N- als auch P-Verunreinigungen in dieselbe Region des Kristalls mit Hilfe der Ionenimplantation eingebaut, worauf bei einer Erhitzung des -Kristalls die eine Art von Störstellen aus der Region herausdiffundiert, wobei eine schmale Basiszone eines Transistors gebildet wird, welche den Emitter dieses Transistors umgibt.
Im folgenden sind Ausführungsbeispiele der Erfindung mit Hilfe der nachstehend aufgeführten Zeichnungen näher erläutert. ·
Es zeigen: .
909887/1175
- 6 - .,■-■-■-
Fig. IA: ein Flußdiagramm „des Verfahrens nach der vorliegenden Erfindung zur Herstellung einer integrierten Schaltung mit Hilfe der Ionenimplantation zum Aufbau unterschiedlicher diskreter Bauelemente auf einer gemeinsamen Halbleiterscheibe;
Fig. IB, IC: einen Halbleiterkristall während der V er fahr ens sehr itte 1 bis 9 gemäß dem Flußdiagramm in Fig. IA;
Fig. 1D-1G: die Stör Stellenprofile entlang den Linien B-B, B'-B', B"-B", B"'-B111Un Fig. IB;
Fig. 2A: das Flußdiagramm eines kombinierten Verfahrens zur Herstellung integrierter Schaltungen mit Ionenimplantation und thermischer Diffusion und epitaktischem Aufwachsen zum Aufbau eines Transistors mit geringer Basisweite;
Fig. 2B, 2C: den Querschnitt eines Halbleiterkristalls während der Verfahrensschritte 1 bis 12 des Flußdiagramms in Fig. 2A;
Fig. 2D-2G: die Stör Stellenprofile entlang der Linien A-A, A'-A', A"-A", A"'-A" » in Fig. 2C;
Fig. 3A: den Querschnitt durch einen typischen Transistor mit
Emitter-, Basis- und Kollektorzonen;
Fig. 3B: das Stör Stellenprofil vor und nach der .weiteren Diffusion
einer zusätzlichen Verunreinigung in die Halbleiterscheibe unter Verwendung thermischer Diffusionsverfahren nach dem Stand der Technik; -
909887/1 1 75
Fig. 3Gl : das typische St&rstelleinpröfil eines koppel diffundierten Transistors nach dem Stand de* Technik}
Fig» 3D: das resultierende Störsteilenproiil nach einer Reihe von
Ionenimplantationen bei verschiedenen lotienenergieh;
Fig» 3ΪΒ: das StörsteÜenpröül bei Ver^ehdvUig von loheöiöitpiantation
zur Herstellung eines steilen 'Gradienten in grpßein Abstand von der Halbleiteroberfläche;
Fig. 4: das resultierende Steilere StOr'steiienprofiV wenn ein eiek-
tfisch aktives lon in ein Gebiet eingebaut wird, wo vorher fein elektrisch inaktives Material irnplatttiert Würde;
Fig. SAi das Stör Stellenprofil des Basisköliektor-PN^tlbergängSi be-
der Verwendung von thermischen ÖiifüBiönsverfähf en n. - . ' dem Stand der Technik zur Vergrößerung des Abstandes von
der Oberfläche des Kristalls;
Fig. 5B: das'Störstellenpröfii des Bäsisemitter-Überganges bei Verringerung der Basisweite mitteis ionenimplantation;
Fig. 6A: das Stör Stellenprofil des Basis-Köllektorüber gangs bei thermischer IDiifülon der Emitterzone nach dem Stand der Technik;
Fig. OB: das Stör Stellenprofil des Basis <-Köllektorübergangs beim Einbau der Emitter-zone- mit Hilfe· von Ionenimplantationen;
Fig. 7: die schematische Ansicht einer Vorrichtung zur Ionenimplantation. ·
908887/1 17S-
Herstellung des Substrats
Diskrete elektronische Bauelemente und integrierte Schaltungen werden mit Hilfe der Ionenimplantation in monokristallinen Substraten aus Silizium, Germanium, Gallium-Arsenid oder irgend einer anderen III-V oder II-VI Verbindung oder eines anderen Halbleiters hergestellt.
Obwohl die Beschreibung der vorliegenden Erfindung Bezug nimmt auf ein Substrat mit P-Leitfähigkeit und die einzelnen innerhalb des Halbleiterkörpers ausgebildeten Halbleiterregionen eine bestimmte Leitfähigkeit aufweisen, sind Strukturen mit der komplementären Leitfähigkeit der einzelnen Halbleiterregionen auf gleiche Weise herstellbar. Einige Verfahren werden als Diffusionsverfahren beschrieben, können aber ebenfalls mit Hilfe des epitaktischen Wachstums dargestellt werden, und umgekehrt. Ebenso sind gemäß dem Verfahren nach der Erfindung einzelne Diffusions- bzw. Epitaxie-Verfahren austauschbar gegen Ionenimplantation.
Eine Halbleiterscheibe von P-Leitfähigkeit, vorzugsweise mit einem spezifischen Widerstand zwischen 10 und 20 Ohm-cm wird als Ausgangsmaterial verwendet. Dieses Substrat kann für die Ionenimplantation in gleicher Weise vorbereitet werden, wie für thermische Diffusion und Epitaxieprozessen nach dem Stand der Technik. In einem Ausfuhr ungsbeispiel besteht die Halbleiterscheibe aus monokristallinem Silizium, hergestellt nach den konventionellen Verfahren, wie dem Ziehen eines Siliziumstabes aus einer Schmelze, welche die gewünschte Verunreinigungskonzentratiön aufweist, und anschließendes Zersägen des Halbleiter Stabes in eine Vielzahl von Halbleiterscheiben. Die Scheiben werden geschnitten, geläppt und chemisch poliert bis auf eine Dicke von 200 + ZO ja. Die Halbleiterscheiben sind -
ο O-
4 +_ 0, 5 außerhalb der 111-Achse in Richtung der HO-Richtung orientiert. Eine derartige Orientierung ist allerdings nicht unbedingt notwendig,* denn eine Ionenimplantation kann in die unterschiedlichsten Ausgangsmaterialien erfolgen. "; ■-,
F1 9-67-056 90988771175 . /
Im folgenden wird bei der Diskussion der Halbleiterfertigung die bekannte Terminologie verwendet. N- und P-leitendes Halbleitermaterial wird auch mit einem Material erster Leitfähigkeit oder zweiter Leitfähigkeit bezeichnet.
Die Ionen, welche in die Halbleiterscheibe 80 in Fig. 7 eingebaut werden können, sind nicht mehr durch ihre Lösbarkeit oder andere ,chemische Bedingungen beschränkt, was z.B. bisher dazu führte, daß eine thermische Diffusion von Stickstoff in einen Halbleiterkörper ausgeschlossen war.
Aus diesem Grunde sind prinzipiell alle Elemente der fünften Gruppe des periodischen Systems oder jedes andere Element, welches eine N-leitfähige Halbleiter zone beim Einbau in das Kristallgitter liefert, als Donatoren ~ zur Herstellung von Halbleiterbauelementen möglich. In ähnlicher Weise können grundsätzlich die Elemente der dritten Gruppe des periodischen Systems zur Ausbildung von P-leitfähigen Halbleiterregionen verwendet werden, wie Bor, Indium-Gallium und jedes andere Element, welches Akzeptorstellen im Halbleiterkristallgitter bildet. Im allgemeinen werden 5 bis 15 Minuten für das Bombardement benötigt, um 10 bis 10 Atome/cm einzubauen. Die Stör stellendichte wird dabei nicht begrenzt durch die Diffusionskoeffizienten des Materials, wie bei der bekannten thermischen Diffusion.
Ionenimplantation
In der folgenden Beschreibung der Erfindung werden elektrisch aktive Verunreinigungen der ersten oder zweiten Leitfähigkeit, elektrisch inaktive Verunreinigungen und Haftstellen-Verunreinigungen in ein monpkristallines Substrat eingebaut. Diese Halbleiter regionen und -kanäle werden in dem Substrat eingebaut, um diskrete Halbleiterbauelemente für integrierte Schaltungen auszubilden. Die Organisation der einzelnen Regionen hängt
Fi 9-67-056 9 09887/ 11 7 5
von dem spezifischen integrierten Schaltkreis ab, der hergestellt werden soll.
. Im allgemeinen ist es möglich, eine Halbleiter region durch Ionenimplantation innerhalb eines Substrates an der Oberfläche oder gänzlich vergraben unterhalb der Oberfläche herzustellen. Eine derartige Region kann in dem ursprünglichen, unveränderten Substrat oder innerhalb einer bereits eingebauten Region durch Ionenimplantation hergestellt werden.
Fig. 7 zeigt eine Vorrichtung zur Erzeugung eines Ionenstrahls, mit welcher Verunreinigungsionen in einen Halbleiterkristall eingebaut werden können. Das Atom eines bestimmten Elementes wird ionisiert innerhalb der Ionenquelle 71, darauf beschleunigt innerhalb eines Beschleunigungsfeldes in der Beschleunigungskarnmer 73, an deren Ausgang die Ionen mit einer derartigen kinetischen Energie ausgestattet sind, daß sie im Target 80, welches in der Targetkammer 77 angeordnet ist, durch Ionenimplantation eingebaut werden können.
Da die einzelnen Teilchen des Strahles 79 geladen sind, können sie durch magnetische und elektrische Felder beeinflußt werden, also z.B. fokussiert und abgelenkt werden in der Kammer 73 oder durch den Magneten 75 hinsichtlich ihrer Masse getrennt werden.
Um eine Zerstörung der kalten Oberfläche des'Targets durch den Ionenstrahl zu verhindern, wird das Target 80 auf eine Temperatur zwischen 100 und 600°C erwärmt, was noch beträchtlich unterhalb der Diffusionstemperatur en der einzubauenden Verunreinigungen liegt. Der Temperaturbereich zwischen 300 und 500 C wird dabei bevorzugt, um Zerstörungen wie Versetzungen usw. bei der Implantation durch Tempern zu entfernen. In der Gegend von 600°C und bei höheren Temperaturen erhalten ge wisse Ionen eine zu große Beweglichkeit, wodurch sich die eingebauten. Regionen zu weit ausdehnen können. In der Gegend von 100 C und bei noch
9098 8 7/1175 \
1939365
niedrigeren Temperaturen ist der Temper-Effekt ungenügend, um strukturelle Fehler zu entfernen, die bei der Implantation auftreten. Während in dem bevorzugten Ausführungsbeispiel des er findungs gemäßen Verfahrens das Substrat während der Ionenimplantation erwärmt wird, kann das Tempern jedoch auch nach den einzelnen Verfahr ens schritten der Ionenimplantation erfolgen.
Die Tiefe, in welcher die Ionen des Strahls 79 innerhalb des Targets 80 im Kristallgitter eingebaut werden, ist eine Funktion der Energie der Ionen des Ionenstrahle und des Einfallswinkels in bezug auf die Normale der Targetoberfiäche 80. Der Einfallswinkel kann beispielsweise durch 'eine- Drehung des Targets 80 um die Achse 82 eingestellt werden. Im allgemeinen genügt eine Energie der Ionen von lkev bis 4mev zum Einbau von Störstellen in das Substrat. .
Es bieten eich eine Reihe von Methoden an, das Gebiet, welches für die Ionenimplantation vorgesehen ist, zu definieren. Da die Ionen durch magnetische und elektrische Felder beeinflußbar sind, kann der Ionenstrahl in einer solchen Weise elektrostatisch fokussiert und abgelenkt werden, daß er genau auf die Fläche fällt, unterhalb welcher der Halbleiterkristall mit' bestimmten Störstellen versetzt werden soll. Eine zweite Methode besteht in der Anbringung einer nicht dargestellten Maske innerhalb des kollimierten Ionenstrahls 79» welche nur ionen durchtreten läßt, die in der gewünsiiten Ebene auf der Oberfläche des Targets 80 auftreffen.
Eine dritte Methode zur Bestimmung der Flächen, auf die der Ionenstrahl eintrifft», besteht darin, die Oberfläche des Substrats mit Hilfe eines geeigneten-Photolack-Materials zu maskieren. Durch bekannte Verfahren, können polymere Photolacke auf der Oberfläche einer Halbleiterscheibe ausgebreitet w.erden und an definierten Stellen geöffnet werden. Die Dicke einer derartigen Photolackschicht, welche über den nicht mit Ionen zu ver-
9-67-056 - .809887/1175
- IZ -■■■
• sehenen Oberflächenstellen des Targets 80 ausgebreitet werden, hängt von der Strahlenergie des Ionenstrahls 79 ab. Auch andere Materialien, die in Form dünner Schichten über der Oberfläche der Halbleiterscheibe ausgebreitet werden können, und ein Hindernis für die einfallenden Ionen darstellen, können zur Maskierung des Targets 80 zur Verwendung gelangen. Insbesondere seien hierbei Metallschichten zu erwähnen.
Der große Vorteil bei der Verwendung von Photolacken als Maskierungsmaterial beim Verfahren der Ionenimplantation bezieht sich auf die niedrigen Temperaturen, bei welchen die Photolackschicht auf der Oberfläche ausgebildet werden kann. Früher -wurde amorphes Silizium-Dioxyd oder ähnliche Verbindungen benutzt, um das Eindringen unter verschiedene Ionen beim Herstellen von PN-Ubergängen durch thermische Diffusion zu verhindern. Silizium-Dioxyd oder ähnliche Verbindungen werden im allgemeinen durch Oxydation von Silizium bei sehr hohen Temperaturen in Gegenwart von Wasserdampf oder Sauerstoff hergestellt. Aufgrund der auftretenden hohen Temperatur erfolgt eine Ausweitung der bereits vorher eingebauten Ionen innerhalb des Kristallgitters, wodurch die Charakteristiken der Anordnung wesentlich verändert werden können. Die Verwendung von Photolacken oder anderen maskierenden Schichten auf der Oberfläche des Halbleiterkristalls, welche bei niedrigen Temperaturen hergestellt werden können, ergeben nicht eine derartige Diffusion der bereits eingebauten Ionen innerhalb des Kristalls.
Ausbildung von unmittelbar aneinandergrenzenden Regionen
Ein erster Vorzug des erfindungsgemäßen Herstellungsverfahrens besteht in der Ausbildung unmittelbar aneinander grenzender V erunr einigungsr egio nen in integrierten Schaltkreisen. Bevor definiert wird, was unter "unmittelbar aneinander grenzend" verstanden werden soll, ist es wichtig, einige dem thermischen Diffusionsverfahren und dem Verfahren der Ionenimplan-
: ; ■'",'■■ 9 0 9 8 8 7 / 1 17 S
FI 9-67-056 .
1939365
tätion inhärenten Eigenschaften darzustellen.
Bei der thermischen Diffusion von Verunreinigung sr egionen durch eine Oxydmaske oder die Substratoberfläche erfolgt die Diffusion sowohl in vertikaler Richtung in das Substrat hinein als auch lateral unterhalb der Oxydmaske. Bei der Diffusion von zwei Verunreinigungsregionen durch eine Maske, welche die beiden Regionen um 12,u voneinander trennt, beträgt die maximale Tiefe der Diffusions zone, welche möglich ist, bevor beide Regionen lateral miteinander verschmelzen, etwa 6 u. Werden tiefere Diffusions zonen gewünscht, müssen, sie an der Oberfläche durch eine Maske weiter voneinander getrennt werden. D.h., daß zwei thermisch diffundierte Regionen an ihrer tiefsten Stelle um die Breite der Maske voneinander getrennt sind, an der Oberfläche jedoch um die Breite der Maske minus der zweifachen Tiefe der Regionen. Im allgemeinen kann man sagen, daß thermisch" diffundierte Verunreinigungsregioneri um mehr als das Doppelte der Tiefe der Regionen voneinander getrennt werden müssen.
Beim Verfahren der Ionenimplantation von yerunreinigungsregionen durch eine Photolackmaske auf der Oberfläche des Substrates erfolgt der Einbau von Ionen nur in vertikaler Richtung, wobei also keine laterale Bewegung der Verunreinigungen erfolgt. Wenn zwei Verunreinigungsregionen mittels Ionenimplantation in einem Kristall gebildet werden mit Hilfe einer die bei den Regionen um 12 U trennenden Maske, besteht die Möglichkeit, die Regionen bis zu jeder gewünschten Tiefe in den Halbleiterkriställ einzubauen, wobei dennoch die laterale Entfernung der beiden Regionen um 6 u über die gesamte Länge der Eindringtiefe erhalten bleibt. In ähnlicher Weise wird der Abstand zweier Halbleiterregionen, welche durch Fokussierung und Ablenkung eines Ionenstrahls oder durch Bewegung des Substrates unter einem Ionenstrahl hergestellt werden, an der Oberfläche und im Inneren des Kristalls praktisch gleich sein. Der Abstand zwischen den mittels Ionenimplantation in den Körper eingebauten Regionen kann deshalb
9-67-056 90988771 175
1939355
so klein sein, wie die durch die Maskentechnologie gegebenen minimalen Abstände es erlauben (gegenwärtig beträgt dieser minimale Abstand der Masken etwa 5 u). Abstände zwischen unterschiedlichen Halbleiter regionen von 2000 bis 5000 A sind theoretisch möglich bei der Verwendung von Ionenimplantation, und zwar unabhängig von der gewählten Eindringtiefe der Regionen.
Aus diesem Grunde wird mit "unmittelbar benachbarten" Regionen im Hinblick auf die vorliegende Erfindung solche Regionen verstanden, welche durch eine Entfernung voneinander getrennt sind, die geringer ist als die doppelte Tiefe der flachsten Region. Beim Einbau der Regionen durch eine Maske ist dieser Abstand mit jier Breite der Maskierungsschicht zwischen den beiden Regionen gleichzusetzen.
Ausbildung von Halbleiterregionen mit steilem und nahezu konstantem Störstellengradienten
Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Ausbildung von tiefen Verunreinigungsregionen, welche hohe, praktisch konstante Verunreinigungskonzentration aufweisen und steile Gradienten an den PN-Übergängen besitzen. Im folgenden werden die Charakteristiken einer einzelnen Halbleiter region beschrieben. Es wird die Kombination einer Region mit praktisch konstantem Stör Stellenniveau, großer Eindringtiefe und steilem Gradienten am PN-Übergang beschrieben, welche besonders geeignet erscheint für die Ausbildung schmaler Basiszonen. Die Kombination von unmittelbar aneinandergrenzenden. Halbleiterbauelementen mit Halbleiter regionen und PN-Übergängen mit diesen Charakteristiken stellt das Wesentliche vorliegender Erfindung dar.
Fig. 3A zeigt schema tisch den Querschnitt durch einen Transistor. Innerhalb der Kollektorzone 63 befindet sich die Basiszone 62, welche ihrer-
909087/1175
FI 9-67-056
- 15 -
seits die Emitterzone 61 beherbergt. Der Kollektor-Basis-PN-Über gang befindet sich an der mit 178 bezeichneten Linie. Der Emitter-Basis-Übergang enthält die beiden Punkte 175 und 176.
In Fig. 3B ist das Stör Stellenprofil einer thermischen Diffusions zone entlang einer Linie durch die Mitte der Zone dargestellt (z.B. durch den Punkt 176 in Fig. 3A, senkrecht zur Oberfläche). Aus der Darstellung dieses Stör Stellenprofils nach dem Stand der Technik wird die Begrenzung des dazugehörigen Prozesses im Gegensatz zur Ionenimplantation deutlich werden.
Bei der thermischen Diffusion ist das Stör Stellenprofil 186 durch die Gesetze der Diffusion bestimmt, welches die folgenden Charakteristiken aufweist:
1.) Die Konzentration 100 von Verunreinigüngsatomen an der Oberfläche kann nicht über der Löslichkeit dieser Verunreinigung in dem Substrat bei der gewählten Diffusionstemperatur liegen;
.2.) die Konzentration von Störstellen ist innerhalb des Substrates an jedem Punkte geringer als an der Oberfläche, welche dem Dotierungsmittel ausgesetzt ist; '
3.) , das Störstellenprofil kann nur steiler gemacht werden, d.h. der Gradient kann'nur vergrößert werden, indem bei gegebener Oberflächenkonzentration die Diffusions zone flacher ausgeführt wird.
Das Störs.tellenpröfil einer thermischen Diffusionszone ist bedeutend komplizierter an, den Seiten der Zone, wo. laterale Diffusion auftritt, jedoch in erster Linie ähnlich.ausgebildet wie in der Mitte.
Eine nahezu konstante Stör Stellenkonzentration innerhalb einer Region kann jedoch durch Ionenbombardement erhalten werden: Fig. 3D zeigt eine Region mit praktisch konstanter Stör Stellenkonzentration 181 über
. 909887/1175
FI 9-67-056 /
1938355
die gesamte Region von der Oberfläche des Kristalls bis zu dem mit bezeichneten steilen Abfall der Konzentration im Inneren des Kristalls. Die Regionen 180 vom gleichen Verunreinigungstyp werden dazu in verschiedenen Tiefen unterhalb der Oberfläche des Substrates durch Variierung der Energie der einfallenden Ionen, welche jeweils einer Region entspricht, hergestellt. Die Energie kann stufenweise verändert werden von niedrigen zu hohen Werten oder umgekehrt. Die resultierende Störstellenkonzentration ist mit 181 bzw. 182 bezeichnet.
Wenn die beschriebene Region z. B. als Emitterzone 61 in Fig. 3A verwendet werden soll, ist die Stör Stellenkonzentration 181 in der Zone 61 konstant über die gesamte Zone 61, also insbesondere gleich groß an der Oberfläche 175 und am Punkt 176 in einer Tiefe 119 von der Oberfläche.
Darüberhinaus ist der Gradient 182 in Fig. 3D nahezu derselbe, welcher entsteht bei einem Einbau von Ionen mittels Ionenimplantation lediglich in der tiefsten Region 180. Da keine· thermische Diffusion von Ionen aus der Position auftritt, welche sie einmal innerhalb des Kristallgitters eingenommen haben, ist der Gradient 182 wesentlich steiler als der Gradient 186 bei gegebener Tiefe der Region (wobei die Tiefe 116 gleich der Tiefe 118 ist) und bei gegebener Oberflächenkonzentration (wobei die Konzentration 183 gleich der Konzentration 100 an der Oberfläche des Profils 186 ist).
Weiterhin ist die Stör Stellenkonzentration 183 bei Verwendung von Ionen-
* _■"■■. »
implantation nicht begrenzt durch die Löslichkeit der jeweiligen Störstellen im Substrat, woraus folgt, daß die Konzentration 183 wesentlich größer sein kann als die Oberflächenkonzentration der thermischen Diffusions zone beim Stör Stellenprofil 186.
Weiterhin ist bemerkenswert, daß bei Verwendung von Ionenimplantation nicht das notwendigerweise inverse Verhältnis zwischen Tiefe 118 und der
9098 87/1175
Steilheit des Gradienten 182 auftritt. Die Tiefe 118 kann verändert werden durch zusätzliche Ionenimplantation einer weiteren Region 180 und der neue Gradient 182, der in der Zeichnung 3D nicht dargestellt ist, würde genauso steil ausfallen wie der alte.
Bei der Kombination von zwei Ionenimplantationen kann als Ergebnis ein Gradient entstehen, der noch steiler ist als der Gradient 182. Gemäß Fig. 4 in Verbindung mit Fig. 3D soll dieses Verfahren beschrieben werden. Eine erste Art von Ionen wird mittels Ionenimplantation in den Kristall eingebaut, wobei sich das Stör Stellenprofil 166 unterhalb der Oberfläche des Substrates ergibt. Im folgenden wird eine zweite Art von Ionenverunreinigungen in dasselbe Halbleiter gebiet eingebaut, wobei das Profil 167 gebildet wird. Wenn die erste Verunreinigung elektrisch inaktiv ist, z.B. wie Helium oder ein anderes Edelgas und die zweite Verunreinigung elektrisch aktiv wie Phosphor oder Arsen usw. , wird ein noch steilerer Gradient der elektrisch aktiven Verunreinigung erreicht werden, wodurch die neutralen Kapazitäten der Emitter struktur noch mehr reduziert werden als durch die Ionenimplantation einer einzigen Verunreinigung. Beim ersten Bombardement mit inaktivem Material 166 werden die Zwischengitterplätze und Substitutionsplätze innerhalb des Kristalls besetzt, gleichzeitig tritt auch eine leichte Veränderung der Kristallstruktur in Richtung auf den amorphen Zustand ein. Ein derart dicht gepacktes, leicht amorphes Wirtsmaterial wird die aktive Verunreinigung 167 in einem viel schmaleren Bereich aufhalten und einbauen für eine gegebene Implantations energie, wobei die Verunreinigungsdichte des elektrisch aktiven Materials in seinem Maximum höher liegt als die inaktive Verunreinigung des ersten Bombardements.
Es besteht also die Möglichkeit, einen steileren Gradienten 182 zu erreichen, indem, man zuerst ein elektrisch neutrales Material in die tiefste Region 180 einbaut. Die folgenden Definitionen erweisen sich als sinnvoll für die weiter unten wieder gegebene Diskussion:
909887/1175
Unter einer "hohen Konzentration" von Verunreinigungsionen in einer Region unterhalb der Oberfläche eines Kristalls soll eine Konzentration verstanden werden, die größer ist als die Löslichkeit der Verunreinigung in . dem entsprechenden Substrat es zuläßt. Ein "praktisch konstantes" Störstellenprofil soll ein Störstellenprofil sein, bei welchem die Störstellenkonzentration durch die ganze Region im wesentlichen gleich der Oberflächenkonzentration der Region ist.
Unter einem "steilen Gradienten" soll der Gradient des Stör Stellenprofils verstanden werden, bei welchem ein Maximum der Konzentration an einem Punkte unterhalb der Oberfläche des Substrates auftritt.
Emitter-Basis-Übergang mit konstanter Stör Stellenkonzentration
In einem doppelt diffundierten Transistor ist eine niedrige Durchbruchs spannung durch die Differenz der Stör Stellenkonzentrationen entlang dem Basis-Emitterüber gang gegeben. Gemäß Fig. 3A ist die Basis-Stör stellen konzentration bei 176 geringer als hei 175 aufgrund der Gesetze der thermischen Diffusion. Gemäß Fig. 3C ist die Basisstörstellenkonzentration 192 am PN-Übergang 193 (oder 176 in Fig. 3A) kleiner als bei 195 (oder 175 in Fig. 3A). Da die Durchbruchs spannung von der Stör Stellenkonzentration abhängt, ist die effektive Durchbruchs spannung eines Transistors durch die Konzentration 192 am PN-Übergang 193 (176 in Fig. 3A) gegeben.
Gemäß dem. Stande der Technik wurde versucht, die Durchbruchs spannung zu verbessern mit Hilfe einer Anhebung der Konzentration des PN-Übergangs I93, indem die Emitterzone schmaler gemacht wurde oder durch Heranführung des Emitter-Basisüberganges näher an die Kristalloberfläche. Das Störstellenprofil eines Transistors nach dem Stand der Technik
909887/1175
wird in Fig. 3C gezeigt. Wenn man eine NPN-Tr ans is tor struktur mit N dotiertem Basismaterial (z.B. mit Arsen, Phosphor oder Antimon) einer Grundkonzentration 175 von etwa 10 Atome/cm zugrundelegt und eine mit Bor P-dotierte Basiszone mit einem Konzentrationsgradienten, wel-
19 3
eher von einer Oberflächenkonzentration 175 von etwa 10 Atome/cm abnimmt, und eine mit Phosphor N-dotierte Emitterzone mit einer Ober-
21 3
flächenkonzentration 196 von etwa 10 Atome/cm annimmt, beträgt in einer derartigen Struktur die Basisweite zwischen 120 und 121 in Fig. 3C etwa 0, 5 μ , wobei der Kollektor-Basisübergang 194 bei einer Tiefe 121 von etwa 1 bis 1, 5 u. und der Emitter-Basisübergang 193 bei einer Tiefe 120 von etwa 0,5 bis 1 u. liegen. Gegenwärtig kann mit der thermischen Diffusionstechnik der flachste Emitterübergang 193 in einer Tiefe von etwa 0, 5 bis 1 u unterhalb der Substratoberfläche hergestellt werden.
Verwendet man jedoch entsprechend der Fig. 3E die Ionenimplantation gemäß der vorliegenden Erfindung, läßt sich ein Emitter-Basisübergang 250 in einer Tiefe zwischen 0,2 und 0, 3 u bei Einbau einer N-Verunreinigung earreichen. Darüberhinaus ist es möglich, den Gradienten der P-Verunreinigung 252 steiler zu machen und außerdem die Basisweite zwischen 122 und 124 schmaler zu halten als es mit Hilfe der thermischen Diffusionsverfahren nach dem' Stand der Technik bisher möglich war. Es muß eine stufenweise Implantation der Emitterzone erfolgen, um sicherzugehen, daß genügend N-Verunreinigungen (Donatoren) in der Emitterzone eingebaut werden, um zu gewährleisten, daß die Majoritäts-Ladungsträger die Elektronen sind.
Nachteil einer flachen Emitterzone ist jedoch die Gefahr, daß bei einer Oberflächenverletzung des Kristalls der PN-Übergang wesentlich gestört werden kann. Im folgenden soll ein tiefer Emitter beschrieben werden, welcher mit Hilfe der Ionenimplantation nach der vorliegenden Erfindung für hohe Dur chbr uch s s pannung en hergestellt werden kann.
909887/1175
Herstellung einer Zone mit kleiner Basisweite
Es ist bekannt, daß eine Optimierung der Transistoreigenschaften hinsichtlich hoher Dur ehbruehs spannung und großer Schaltgeschwindigkeit davon abhängt, daß eine geringe Basisweite bei hoher Stör Stellenkonzentration im Emitter-Basis-PN-Übergang abhängt. In diesem Abschnitt sollen die Verfahren gemäß dem Stand der Technik und gemäß der vorliegenden Erfindung beschrieben werden, um geringe Basisweiten zu realisieren. Das Verfahren gemäß der Erfindung zur Herstellung eines konstanten Störstellenprofils entlang dem Basis-Emitter-Übergang wurde im vorigen Abschnitt beschrieben.
Wesentlich zur Herstellung einer kleinen Basisweite ist die Ausbildung einer Basiszone mit sehr steilem Störstellengradienten zwischen den beiden PN-Übergängen des Transistors.
Aus Fig. 3C wird die Schwierigkeit deutlich, mit Hilfe der bekannten thei«- mischen Diffusionstechnik eine kleine Basisweite zu erhalten. Der i» dem Diffusionsprofil in Fig. 3C entsprechende Transistor entsteht durch die thermische Diffusion einer P-Verunreinigung 191» beispielsweise Bor, in eine Siliziumscheibe mit einer N-Dotierung (beispielsweise Phosphor) 175. Anschließend wird eine N-Verunreinigung 190, wie beispielsweise Phosphor, zur Herstellung der Emitterzone in den Kristall eingebracht. Die Basiszone wird definiert durch den Emitter-Basisübergang 193 bei einer Tiefe 120 und dem Kollektor-Basisübergang 194 bei einer Tiefe 121 unterhalb der Substratoberfläche 100.
Die Oberflächenkonzentration 196 der Phosphor-Stör stellen der Emitterzone wird durch die Löslichkeit des Phosphors im Siliziumsubstrat begrenzt. Wenn man eine Diffusions temperatur von 1200 C annimmt, beträgt die
21 3
obere Grenze für die Oberflächenkonzentration etwa 10 Atome/cm . Die-
Fi 9-67-056 90988 7/117 5
se Konzentration wird aber nur an der Oberfläche erreicht; das Konzentrationsprofil folgt etwa dem Temperaturgradienten und hängt ebenfalls von der Diffusionszeit ab.
In ähnlicher Weise nimmt die Störstellenkonzentration 191 der Bor-dotierten Basiszone von einer Maximumkonzentration 195 über einen fallenden Gradienten ab.
Das wesentliche Verfahren der Erfindung besteht in der Verbesserung der Dur chbruchsspannungs-Charakteristik, wobei die Stör Stellenkonzentration über den gesamten Emitter-Basisübergang konstant gehalten wird: die Konzentration am PN-Übergang 175 ist also gleich der Konzentration am Punkte 176 in Fig. 3A. Jeder nachfolgende Einbau von Störstellen wird bei größerer oder kleinerer Ionenenergie erfolgen. Gemäß Fig. 3D werden verschiedene Regionen 180 bei unterschiedlichen Energien des Ionenbombardements in den Kristall eingebaut. Die resultierende Störstellenkonzentration 181 ist etwa konstant über die gesamte Eindringtiefe der verschiedenen Regionen, womit eine optimale effektive Durchbruchsspannung für den PN-Übergang erreicht wird. Die Durchbruchs spannung an der der Oberfläche näherliegenden Stelle, also bei 175, ist die gleiche wie die Durchbruchs spannung an der von der Oberfläche entferntesten Stelle 176. Demnach wird durch den stufenweisen Einbau nach der vorliegenden Erfindung ein Stör Stellenprofil gemäß Fig. 3E mit konstanter Stör Stellenkonzentration über die gesamte Emitterzone von der Oberfläche 100 bis zum PN-Übergang 250 erreicht.
Die höhere Durchbruchsspannung wird aufgrund der vorliegenden Erfindung nicht dadurch erreicht, daß das Stör Stellenprofil nahezu konstant über die gesamte PN-Übergangsfläche ist, sondern auch aufgrund der Höhe der Stör Stellenkonzentration, welche nicht durch die Löslichkeitsbe dingungen bei einem thermischen Diffusionsprozeß begrenzt wird. Beim Vergleich
909887/1175
der Fig. 3C und 3E ist beispielsweise die Stör Stellenkonzentration des Emitter-Basisübergangs 250 durch Ionenimplantation nicht nur höher als diejenige des Übergangs 193 sondern kann sogar größer sein als die Störstellenkonzentration 196 an der Oberfläche.
Das in Fig. 3E gezeigte Stör Stellenprofil läßt sich mittels Ionenimplantation nach der vorliegenden Erfindung erreichen. Es ist bemerkenswert, daß der Stör Stellengradient 251 der Emitterzone und der Gradient 252 der Basiszone sehr steil innerhalb der Basiszone verlaufen zwischen dem Emitter-Basisübergang 250 und dem Kollektor-Basisübergang 253, wodurch eine sehr kleine Basisweite zwischen den Tiefen 122 und 124 definiert wir d.
Das Verfahren zur Herstellung derartiger steiler Gradienten, der bereits weiter oben für eine einzelne Region beschrieben wurde, soll im folgenden zur Herstellung eines Transistors beschrieben werden.
Ein in Fig. 3A dargestellter Transistor wird nach dem ersten Verfahren der vorliegenden Erfindung zur Herstellung steiler Emitter- und Kollektorgradienten durch Einbau von N-Störstellen mittels Ionenimplantation in ein P-leitendes Substrat 63 zur Ausbildung der Basiszone 62 hergestellt, woran anschließend eine P-StörStellenkonzentration innerhalb der Basiszone als Emitterzone 61 eingebaut wird. Gemäß Fig. 3E besitzt der durch Ionenimplantation hergestellte Emitter 251 eine sehr hohe Stör Stellenkonzentration sowohl an der Oberfläche 255 als auch am Basis - Emitter üb ergang 250, da die Konzentration der Störstellen nicht durch die Löslichkeit der Störstellen im Siliziumsubstrat bei der gegebenen Temperatur begrenzt wird. In ähnlicher Weise läßt sich eine sehr hohe Konzentration von P-Störstellen, welche nicht durch die Löslichkeit dieser Störstellen im Kristallgitter begrenzt wird, sowohl an der Oberfläche 254 als auch am Basis -Emitterübergang 250 der Basiszone 252 erreichen. Da sowohl das *
Fi 9-67-056 909887/1175
Emitter-Stör Stellenprofil als auch das Basis-Stör Stellenprofil sehr steil zwischen den PN-übergängen 250 und 253 verlaufen, wird die Basisweite sehr klein.
Das zweite Verfahren, welches Gebrauch macht von der Ionenimplantation gemäß der vorliegenden Erfindung, erreicht noch steilere Gradienten durdi die Wechselwirkung zwischen elektrisch-aktiven und inaktiven Störstellen innerhalb des Wirtsgitters, wie bereits weiter oben beschrieben wurde.
Fig. 3E zeigt die sehr kleine Basisweite, die in einer Basiszone tief unter der Oberfläche des Halbleiter kr istalls gebildet werden kann. Der Emitterübergang 250 befindet sich in einer Tiefe 122, welche z.B. 3 a. betragen kann' oder noch weiter unter der Oberfläche 100 gelegen sein kann. Um eine derartige Tiefe des Emitterübergangs 250 mit thermischer Diffusion erreichen zu wollen, müßte man mit einem Gradienten der N-Störstellen 251 an der Oberfläche mit einer Konzentration 255 beginnen, welche aufgrund der Löslichkeitsbegrenzung nicht möglich ist, oder aber auf die kleine Basisweite verzichten, die aber notwendig ist, um eine genügende Geschwindigkeit der einzelnen Bauelemente zu erreichen. Dagegen ist es möglich, mit Hilfe der Ionenimplantation kleine Basisweiten tief unter der Oberfläche herzustellen, wodurch sich für die Halbleiterbauelemente optimale elektrische Charakteristiken ergeben, während für die PN-Übergänge ein Schutz'gegen Oberflächenzerstörungen des Kristalls gege ben ist. Beispielsweise ließ sich ein Transistor mit einem Störstellenprofil gemäß Fig. 3E mit einer Emitter-Oberflächenkonzentration 255 oberhalb von 10 Ionen/cm herstellen, während der Emitter-Basisübergang
19 250 mit konstanter Stör Stellenkonzentration 254 oberhalb von 10 Atome/ cm zwischen der Oberfläche 100 und dem PN-Übergang 250 dargestellt werden könnte. Der Emitter-Basisübergang 250 liegt bei einer maximalen Tiefe 122 über. 3 u, während der Kollektorübergang 253 in einer Tiefe 124 liegt, die über 3, 5 ^u betragen kann.
Fi 9-67-056 9 09 887/ 1 1 75
Fig. 6A zeigt das Störstellenprofil durch die Emitter- und Basiszonen eines Transistors, In typischer Weise wird nach einer thermischen Basisdiffusion 262 eine, thermische Emitter diffusion 260 in den ,Halbleiterkristall eingebracht. Da während des Eindiffundier ens des Emitters 260 die Basis-Störstellen aus ihrer ersten Lage 262 in eine andere Lage ausdiffundieren, erfolgt eine Bewegung des Kollektor rBa.sisüberganges aus der Lage 266 in die Lage .267. In derartigen doppelt, diffundierten Transistoren ist eine Kontrolle der Basisweite äußerst schwierig, aufgrund der Bewegung des Kollektor-Basisüberganges während der Diffusion des Emitters. Anhand der Fig. 6B wird deutlich, daß mit Hilfe des Verfahrens nach der vorliegenden Erfindung zur Herstellung einer Transistorstruktur mit einem Basis-Emitterübergang 274 und einem Kollektor-Basisübergang 276 ein Verschieben des Kollektor-Basisübergangs beim Einbau des Emitters nicht erfolgt. Zuerst wird das Basis-Störstellenprofil 272 durch. Ionenimplantation hergestellt, wobei sich der Kollektor-Basisübergang bei 2 76 ergibt. Im folgenden werden Emitter-Stör stellen 2 70 ebenfalls durch Ionenimplantatinn in den Kristall eingebaut, wodurch jedoch nicht der Basis-Kollektor über gang 2„76 beeinflußt wird. Daraus folgt, daß die Basiszone zwischen 139 und 138 äußerst günstig steuerbar ist bei Anwendung des vorliegenden Verfahrens,
Gemäß eines weiteren Ausführungsbeispiels der Erfindung wird ein weiteres Verfahren angegeben, mit welchem sich eine kleine Basisweite bei hoher Störstellenkonzentration am Basis-Emitterübergang herstellen läßt. Dieses Ausführungsbeispiel wird anhand der Fig. 2B und 2G dargestellt. In einem N-leitfähigen Substrat 208 wird zuerst eine flache P-Zone 212 eingebaut. Durch diese Zone 212 wird eine weitere P-Region 222 eingebait Darauf erfolgt der Einbau einer N-Störstellenregion, deren Störstellen langsamer innerhalb des Kristalls diffundieren als die Störstellen der Region 222. Darauf wird das Substrat aufgeheizt, wobei die P-Störstellen aus der Region 222 herausdiffundieren und die Region 230, 230A bilden.
0 9 8 8 7/1175
BAD ORIGINAL
Die Region 230A ist eine sehr schmale Basiszone, welche eine sehr hohe Stör Stellenkonzentration über den gesamten PN-Übergang mit der Emitterzone 232 aufweist.
Anhand der Fig. 2D bis 2G werden die Stör Stellenprofile erklärt, welche zu dem oben beschriebenen Prozeß gehören. Dabei entsprechen Fig. 2D dem Verfahr ens schritt 6, Fig. 2E dem Verfahrens schritt 7, Fig. 2F dem Verfahrens schritt 8 in Fig. 2B, Fig. 2G dem Verfahrensschritt 9 in Fig. 2C. Gemäß Fig. 2D wird eine P-Verunreinigung bis zu einer Tiefe 110 mit einer Oberflächenkonzentration 170 in den Kristall eingebaut.
Gemäß Fig. 2E wird dieselbe Stör Stellenart bis zur Tiefe 112 in den Kristall eingebaut, wobei die Oberflächenkonzentration auf den Wert 171 ansteigt.
Gemäß Fig. 2F wird eine N-leitfähige Stör Stellenkonzentration 162 bis zur selben Tie'fe 161 der P-Störstellen, also bis zur Tiefe 112, eingebaut, deren Oberflächenkonzentration mit 172 bezeichnet ist.
Schließlich zeigt Fig. 2G das Ausdiffundieren bei einer Wärmebehandlung, wobei die N-Störstellen 162 bei der gewählten Temperatur nicht auseinanderdiffundieren, während die P-Verunreinigungen 161 bereits einen nicht vernachlässigbaren Diffusionskoeffizienten besitzen, so daß die P-Störstellen 161 bis zur Tiefe 114 in den Kristall eindringen, während die Oberflächenkonzentration auf den Wert 173 abnimmt.
Die entstehende Basisweite zwischen 114 und 112 kann äußerst gut mit diesem Verfahren gesteuert werden, da sie nur von der Temperatur und der Zeit der Wärmebehandlung abhängt.
Zusätzlich zu den vorigen zwei Abschnitten gestattet das Verfahren nach
9 0-9887/1 1 7S
der Erfindung die Herstellung von Transistoren mit sehr hoher Konzentration und tiefen PN-Übergängen mit steilen Stör Stellengradienten und kleiner Basisweite. Die derart gewonnene Struktur ist ein sehr schneller Transistor mit hoher Durchbruchs spannung, welcher wenig empfindlich ist für Oberflächenbeschädigungen aufgrund der Tiefe des PN-Uberganges im Substrat.
Einbau von Haftstellen-Stör stellen
Es ist bekannt, Halbleiterbauelemente mit Störstellen zu dotieren, welche Haftstellen für Ladungsträger -innerhalb des Kristalls bilden. Für derartige Störstellen wird besonders Gold verwendet. Um die Lebensdauer der Ladungsträger zu reduzieren, werden derartige Haftstellen im Kristallgitter eingebaut, wodurch die Lebensdauer der Ladungsträger verringert wird und entweder schnellere Schaltzeiten bei Transistoren erreicht werden oder rascheres Abschalten. Es hat sich jedoch herausgestellt, daß bei Verwendung von derartigen Störstellen besondere Kanäle auftreten, die zwischen Regionen gleichen Leitfähigkeitstyps, wie z. B. zwischen dem diffundierten Emitter und der Kollektor zone eines Transistors gebildet werden, wodurch ein gewisser Kurzschluß zwischen diesen zwei Regionen auftritt und die Wirkungsweise der Transistor struktur ernsthaft beeinträchtigt wird. Derartige Kanäle sind also ein Struktur effekt innerhalb der Basiszone, wodurch elektrische Kurzschlüsse möglich werden, während des Betriebes der Vorrichtung und welche zurückgeführt werden auf Wechselwirkungen des Phosphors oder Bors mit dem Gold während des Diffusionsprozesses. Die Haftstellen-Stör stellen, wie Gold, werden nur benötigt im Basis-Kollektor-PN-Übergang eines Transistors. Es ist jedoch gegenwärtig mit Hilfe der Festkörper diffusion noch nicht möglich, Gold nur an diesen PN-Übergängen im Halbleiterkörper einzubauen. Vielmehr entsteht eine Golddotierung im gesamten Halbleiterkristall, was darauf zurückzu- ' führen ist, daß das Gold einen sehr großen Diffusionskoeffizienten bei
909887/1175 '
"· J -i -■*
1938335
- 27 -
den verschiedensten Diffusiontemperaturen im Halbleiter besitzt.
Insbesondere bei der Herstellung integrierter Schaltungen mit hoher Schaltungsdichte, z.B. mit 144 einzelnen Halbleiterkomponenten auf einem kleinen Halbleiterplättchen, wird die Ausbeute an guten Halbleitervorrichtungen besonders durch die oben beschriebenen Kanalbildungen beeinflußt. Es ist nicht nur das einzelne Halbleiterbauelement durch die Entstehung eines KanalsH3eeinträchtigt oder zerstört, sondern die gesamte monolithische Struktur wird durch das Ausfallen eines Elementes unwirksam. Die Ausbeute von monolithischen, integrierten Halbleiter schaltungen ohne eine Lösung deses Problems ist daher nahezu null.
Mit Hilfe des Ionenimplantationsverfahrens der Erfindung ist es jedoch möglich, Goldverunreinigungen nur in die Kollektorübergänge einzubauen,· wodurch die Lebensdauer der Minoritätsladungsträger reduziert wird und auf diese Weise eine Erhöhung der Schaltzeit erreicht wird. Weiterhin verhindert diese Ionenimplantation die Wechselwirkung zwischen Phosphoroder Bor-Verunreinigungen in der Basiszone mit den eingebauten Goldstörstellen, da das Gold nur in den Kollektorübergängen vorhanden ist. Da die gesamte integrierte Schaltung bei niedrigen Temperaturen hergestellt wird; erreicht die Halbleiterscheibe niemals eine so hohe Temperatur, daß das implantierte Gold ausjdiffundieren wird und in die Basiszone gerät. Beispielsweise ist es möglich, eine Gold-Region mit einer Weite von etwa 1 u jenseits des Kollektor-Basisüberganges mit Hilfe der Ionenimplantation herzustellen. Bei Verwendung von hohen Temperaturen während des Prozesses (wie z.B. im Beispiel 2 weiter unten}, ist es nur notwendig, daß derartige Haftstellen-Störstellen nach dem letzten Hochtemperatur V er fahr ens schritt eingebaut werden.
9 Ö 9 8 8 7 / Π 7 5 _ ^ BAD ORIGINAL
Herstellung von vergrabenen V er bindung sfcanälen
Es lassen sich bei der Herstellung integrierter Halbleiter schaltungen bedeutende Einsparungen in den Kosten realisieren, wenn alle metallischen Verbindungen, welche auf einer Isolierschicht über dem Halbleiterkörper zur Verbindung der einzelnen Halbleiterbauelemente notwendig sind, in einer Ebene liegen, d.h. wenn nur eine einzige Metallisierung zur Verbindung der einzelnen Bauelemente ausreicht. Dieses ist äußerst schwierig zu erreichen, wenn man mit sehr dicht gepackten integrierten Halbleiterstrukturen arbeitet, welche eine große Zahl von aktiven und passiven Schaltelementen aufweisen. Um daher nicht mehrere Schichten von Metallisierungen, welche durch Isolationsschichten getrennt sind, verwenden zu müssen, ist es notwendig, vergrabene Verbindungen geringen Widerstandes in der integrierten Struktur einzubauen, welche einzelne Bauelemente innerhalb des Halbleiterkristalls verbinden können.
Weiterhin sollte diese Verbindung so wenig wie möglich Platz benötigen, wodurch der Anteil von Halbleiterfläche für die aktiven Bauelemente vergrößert wird und eine Reduktion der Kapazität und eine Erhöhung der Güte gegeben wird (die Güte ist dabei definiert als das Produkt aus Kapazität und reziprokem Widerstand).
Bei der Verwendung eines Verbindungsweges im Kristall mit Hilfe von Basis- oder Emitter diffusion innerhalb der Epitaxieschicht oder mit Hilfe einer Kombination beider Diffusionen entsteht keine gute Verbindung, da der Widerstand dieser Kristallgebiete im allgemeinen höher ist als für eine optimale Verbindung zwischen zwei Halbleiterregionen anzusehen wäre. Da außerdem das als Verbindung dienende Kristallmaterial mit Hilfe eines Diffusions verfahr ens hergestellt wird, besteht die Möglichkeit, daß wieder ungewünschte "Kanäle" entstehen können, welche zu Kurzschlüssen zu einem anderen Gebiet gleicher Leitfähigkeit, -wie die Verbindungs-
909887/1175
region führen können. Diese Kanäle diffundierten Materials bilden, wie bereits ausgeführt, Fehlerstellen in der Halbleiter struktur, welche ungewünschte Verbindungen zu anderen Regionen innerhalb des Kristalls herstellen können.
Gemäß Fig. IB und IC soll das Verfahren nach der Erfindung zur Herstellung von vergrabenen Verbindungswegen im Kristall dargestellt werden Ein durch Ionenimplantation hergestelltes Stör Stellenprofil weist im allgemeinen ein Maximum in einem gewissen Abstand von der Oberfläche auf, wie Fig. 4 zeigt, es sei denn, es werden mehrere Stufenprozesse, wie in Fig. 3D, verwendet. Aus diesem Grunde ist es möglich, zwei PN-Übergänge mit nur einer Implantation herzustellen. Das resultierende Profil ergibt eine isolierte N- oder P-Region, welche von Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps umgeben ist. Ein solcher Kanal unterhalb der Oberfläche wird verwendet, um zwei oder mehrere Verbindungen zwischen passiven oder aktiven Halbleiterbauelementen vorzunehmen. Beispielsweise zeigt Fig. IC, V er fahr ens schritt 9, eine vergrabene Verbindung 58 aus N-leitendem Halbleitermaterial, welche zwei N+-Zonen 48 und 49 und damit die beiden Dioden verbindet. Die N-Zone 58 wird in das Substrat eingebaut und besitzt PN-tJbergänge sowohl zur P-Zone 10 als auch zur P-Zone IOC. In ähnlicher Weise werden durch die vergrabene Verbindung 40 die beiden Basiszonen 22 und 24 zweier aneinander grenzender NPN-Transistoren mit Hilfe einer P-leitenden Kristallzone verbunden. Fig. 4 zeigt ein typisches Konzentrationsprofil 167 einer Störstellenzone, die in einem gewissen Abstand unterhalb der Oberfläche im Kristall eingebaut ist und zwei PN-Ubergänge 188 und 189 aufweist.
Herstellung und Abgleich von Widerständen
Das Verfahren nach der Erfindung zur Herstellung integrierter Schaltkreise mit Hilfe von Ionenimplantation bei niedrigen Temperaturen bietet ein
909887/1175
1935365
Verfahren, womit Hochohm-Wider stände der größten Ordnung 50 000 Ohm hergestellt werden können. Derartige Widerstände können entweder an der Oberfläche des Kristalls oder im Inneren des Kristalls gebildet werden. Gemäß Fig. IC, Verfahrensschritt 9, wurde el η Widerstand 56 an der Oberfläche 11 der Halbleiterscheibe hergestellt. Jedoch kann in gleicher Weise ein solcher Transistor mit Hilfe der Ionenimplantation auch in einer bestimmten Tiefe unterhalb der Oberfläche dargestellt werden, z.B. anstelle der vergrabenen Verbindung 58.
Der Temperaturkoeffizient eines Widerstandes ist abhängig von der Konzentration der Störstellen. Mit Hilfe der Ionenimplantation können unter Vermeidung hoher Temperaturen definierte Stör Stellenprofile hergestellt werden, die aufgrund späterer Hochtemperaturprozesse nicht mehr verändert werden und damit keine Änderung des Temperaturkoeffizienten einer Widerstandsstruktur geben. Da der Temperaturkoeffizient von Widerstands Strukturen mit Hilfe des Verfahrens nach der Erfindung konstant gehalten werden kann, ist es auch möglich, die Widerstandswerte abzugleichen oder zu verändern. Im folgenden soll dieses Verfahren nach der Erfindung zur Herstellung und zum Abgleich eines Widerstandes beschrieben werden:
Im ersten Verfahrens schritt erfolgt eine Diffusion oder Ionenimplantation von zwei niederohmigen Kontakten 44 und 46 im Substrat 10. Im folgenden werden mit Hilfe der Ionenimplantation bestimmte Störstellen entweder an der Oberfläche oder im Innern des Kristalls eingebaut, wobei die Widerstandsstruktur 56 entsteht. Unter Nachprüfen des Widerstandswertes erfolgt ein Abgleich dieses Wertes durch nachfolgendes Ionenimplantieren einer anderen Stör Stellenart, wodurch die Stör Stellenkonzentration verändert wird oder der Querschnitt der Widerstandsregion 56.
Es ist auch möglich, den Widerstandswert zwischen den Kontakten 44 und 46 während der ersten Implantation des Widerstandes 56 zu überprüfen,
909887/1175
wobei die Implantation beendet wird bei Erreichen des gewünschten Wider· standswertes.
Aufgrund der hohen Temperatur bei den bekannten thermischen Diffusionsverfahren ist es dagegen unmöglich, die Wider stands werte bei der Herstellung eines Transistors zu überprüfen. Bei der Ionenimplantation ist die Temperatur konstant und auf einem relativ niedrigen Niveau; aus diesem Grunde besteht die Möglichkeit, eine Überprüfung des entstehenden Widerstandes während der Herstellung vorzunehmen und einen Abgleich des Widerstandes zu erreichen.
Herstellung von Subkollektor-Regionen
In den Fig. ID bis IG ist eine Reihe von Stör Stellenprofilen gezeigt, anhand derer verschiedenen Verfahrensschritte zur Herstellung eines PNP-Transistors mit den einzelnen Zonen 38, 28, 14 gemäß Fig. IB und IC mit einem Subkollektor 19 dargestellt werden soll.
Die Subkollektor-Region eines Transistors in diskreter oder integrierter Form, welche mit Hilfe von Diffusionsprozessen hergestellt ist, verlangt im allgemeinen den V er fahr ens schritt eines Aufwachsens einer epitaktischen Schicht auf einem Grundmaterial. Es wurde beispielsweise schon vorgeschlagen, daß eine Subkollektor-Region eines Transistors durch Diffusion in eine monokristalline Siliziumscheibe von P-Leitfähigkeit als N+-Region hergestellt wird. Darauf wird eine N-Kollektorregion epitak-.tisch auf der Oberfläche der Halbleiterscheibe aufgewachsen, worauf Basis- und Emitterzonen thermisch in diese Epitaxieschicht eindiffundiert werden. Aufgrund der hohen Temperatur beim epitaxialen Aufwachsen diffundiert die zuerst eingebrachte Subkollektor-Region nach allen Richtungen auseinander. Darauf wird eine anschließende Isolationsdiffusion be-
90 9887/1175
nötigt, um die aneinandergrenzenden Halbleiterbauelemente gegeneinander zu isolieren.
Nach dem Verfahren gemäß der vorliegenden Erfindung wird die Herstellung von Subkollektor-Regionen nicht mehr bei derartig hohen Temperaturen beim epitaxiellen Aufwachsen beeinflußt. Beispielsweise wird in ein Siliziumsubstrat vom P-Leitfähigkeitstyp mit einer Stör Stellenkonzentration
15 3
von etwa 10 oder weniger Atome/cm einer N-leitfähigen Stör Stellenart wie Arsen bei beispielsweise einer Ionenenergie von lOkev bis lmev ein-
20 3
gebaut, womit eine Stör Stellenkonzentration von etwa 10 Atome/cm in einer Entfernung von der Oberfläche von etwa 4, 0 bis 4, 5 η erreicht wird. Demnach wird gemäß Fig. IE eine Subkollektor-Region 152 in einer Tiefe zwischen 102 und 104 unterhalb der Oberflächen der Halbleiterscheibe gebildet und eine N-Region 154 entsteht zwischen der Subkollektor-Region und der Oberfläche des Kristalls. Diese Region 154 wird als eine Isolationsregion für nachfolgend eingebaute Basis- und Emitterzonen dienen. In einem anderen Ausführungsbeispiel, bei welchem der Subkollektor nicht so tief unter der Oberfläche liegen muß (wenn keine Gefahr für Oberfläch enbe Schädigung gegeben ist) kann die Subkollektor-Region 152 zwischen 2, 0 und 2, 5 μ unterhalb der Oberfläche liegen. Die Weite der Subkollektor-Region 152 sollte so schmal wie möglich sein; eine Weite unterhalb von 1 u ist deshalb vorzuziehen.
Ein wesentlicher Vorteil des Verfahrens nach der Erfindung zur Herstellung einer Subkollektor-Region besteht darin, daß kein Epitaxial-Wachstum notwendig ist. Die P-Region dehnt sich bis zur Oberfläche bei einer Konzentration von beispielsweise 10 Ionen/cm aus, im Gegensatz zu den durch das Ionenbombardement aufgefüllten Regionen 152 und 154, wodurch nicht die Notwendigkeit entsteht, in einem späteren Verfahrensschritt Isolations diffus ionen zur Isolation aneinandergr enzender Halbleiterbauelemente bei großer Packungsdichte vorzunehmen.
909887/1175
1938355
Gemäß Fig. IF und IG wird durch ein nachfolgendes Ionenbombardement der Basiszone 156 mit P-Ionen und der Emitterzone 158 mit N-Ionen das Stör Stellenprofil vervollständigt, womit eine fertige Transistor struktur vorliegt. In jedem der einzelnen Verfahrensschritte ist ein stufenweises Vorgehen notwendig, um eine konstante Stör Stellenverteilung zu erreichen, wie bereits oben beschrieben wurde.
Veränderung des Störstellenprofils
Stör Stellenprofile, Lage von PN-Ubergängen und Stör Stellenkonzentrationen werden verändert durch Ionenimplantation von Störstellen der geeigneten Art in die zu verändernden Regionen. Eine solche Änderung kann notwendig werden, um die vorgeschriebenen elektrischen Charakteristiken für ein bestimmtes Bauelement einzuhalten. Mit Hilfe dieser Methode kann die Basisweite verändert werden oder ein PN-Übergang in bezug auf die Oberfläche verschoben werden.
In Fig. 5A wird anhand eines Stör Stellenprofils der oben genannte Effekt in bezug auf die Basisweite zwischen 130 und 132 beschrieben, wenn der Emitterübergang 198 in die Position 298 mit Hilfe einer Wärmebehandlung der Transistor Struktur erfolgt. Beim Aufheizen der Vorrichtung bewegt sich nämlich das Basis-Stör Stellenprofil aus der Position 248 in die Position 249, wobei die Emitterzone vom Profil 246 in das Profil 247 übergeht. Die ursprüngliche Basisweite zwischen 130 und 132 wird dabei verändert in eine Basisweite zwischen 131 und 133.
Dagegen erfolgt eine Veränderung der Basisweite nach dem Verfahren gemäß der vorliegenden Erfindung anhand von Fig. 5B, indem der dargestellte Transistor mit der Basiszone 248 und der Emitterzone 246, einem Emitter-Basisübergang bei 198 und einem Kollektor-Über gang bei 199 mit Ionen bombardiert wird, welche Emitter-Stör stellen im Kristall bilden,
90988 7/1175
1939365
wobei das Emitterprofil 246 in das von 245 verändert wird. Damit verändert sich die Lage de& Emitter-Basisüberganges von 198 auf 297. Da jedoch dieses Verfahren nur bei niedrigen Temperaturen erfolgt, wird die Lage des Kollektor-Basisüberganges 199 nicht beeinflußt. Aus diesem Grunde erfolgt eine Reduzierung der Basisweite von 132-130 auf 132-134.
Daraus wird deutlich, daß mit Hilfe der Ionenimplantation die Lage des Emitterüberganges in integrierten Schaltungen von der Oberfläche des Kristalls weiter entfernt werden kann, ohne eine Beeinflussung des bereits vorhandenen Kollektor-Basisüberganges zu bewirken.
Beispiel 1: Ionenimplantation integrierter Schaltkreise
Das Verfahren der Ionenimplantation nach der vorliegenden Erfindung ist ein Verfahren bei niedrigen Temperaturen zum Einbau von Störstellen in Halbleiterkristalle. Selbst bei Tempern des Materials genügt eine Temperatur unterhalb von 500 für kurze Zeitabschnitte. Aus diesemGrunde wird es mit Hilfe der Erfindung möglich, Sollen, Transistoren, Kapazitäten,
"Widerstände oder ganze Schaltkreise mit Hilfe der Ionenimplantation herzustellen, darauf zu einem "unmittelbar angrenzenden" Gebiet zurückzukehren und ähnliche Verfahrensschritte vorzunehmen, um ein gänzlich anderes Halbleiterbauelement oder ein Bauelement mit gänzlich anderen elektrischen Charakteristiken herzustellen. Da es sich um ein Verfahren bei niedrigen Temperaturen handelt, beeinflußt die zweite Ionenimplantation nicht die Charakteristiken des ersten Bauelementes oder der ersten Schaltung.
Anhand der Fig. IA, IB und IC soll das Verfahren zur Herstellung integrierter Schaltkreise nach der Erfindung beschrieben werden. Die dabei beschriebenen Bauelemente werden nur als Beispiel gegeben und die Er-
909887/1175
1938305
- 35 -
findung beschränkt sich nicht auf die dort angegebenen Schaltkreise, sondern bezieht sich auf das allgemeine Verfahren zur Herstellung mehrerer Halbleiterbauelemente in einem Halbleitersubstrat.
Der erste Verfahrens schritt besteht in der Herstellung einer Halbleiterscheibe 10 mit P-Leitfähigkeit, dem Polieren und Orientieren der Oberfläche 11.
Darauf werden N-Subkollektor-Regionen 17, 18, 19 mit Ionenimplantation von N-S tor stellen wie Arsen, Phosphor oder Antimon hergestellt. Die Strahlenergie sollte so hoch sein, daß die Störstellen-Ionen bis zur Tiefe der gewünschten Subkollektor-Region vorstoßen, im Anschluß daran wird die Strahlenergie progressiv reduziert, wobei N-Regionen 12, 13, 14 zwischen der Kristalloberfläche 11 und der Subkollektor-Region 17, 18, . 19 gebildet werden. Es ist natürlich möglich, daß die Implantation der verschiedenen Subkollektor-Regionen mit einem Ionenbombardement erfolgen kann, falls die Oberflächen beispielsweise mit einem Photolack maskiert ist. Ohne diese Maskierung könnte z.B. erst der Subkollektor 17 eingebaut werden, wonach eine neue Fokussierung des Ionenstrahles erfolgen müßte, um den Subkollektor 18 einzubauen usw. Die verschiedenen eingebauten Regionen 13/18, 12/17, 14/19 sind "unmittelbar aneinandergrenzend" und voneinander isoliert durch die P-Region 10 des ursprünglichen Kristalls. Diese Isolierung dar einzelnen Regionen gegeneinander wird in den nachfolgenden Schritten nicht verändert, da alle Verfahren der Erfindung bei einer genügend niedrigen Temperatur ausgeführt wer -den, so daß laterale Diffusion von eingebauten Störstellen innerhalb des Kristalls 10 nicht auftreten kann.
An dieser Stelle im Verfahren könnte eine Implantation der Gold-Haftstellen erfolgen, obwohl im vorliegenden Ausführungsbeispiel dieser Verfahrensschritt an späterer Stelle erfolgt.
909887/1175
FI 9-67-056
Darauf werden P-Verunreinigungen zur Herstellung der Diode 26 und der Transistor-Basiszonen 22, 24, 28 in den Kristall eingebracht. Sie werden derart eingebaut, daß eine konstante Stör Stellenkonzentration entsteht bei relativ großer Tiefe mit Hilfe eines stufenweisen Vorgehens, wie es bereits oben beschrieben wurde. Die Region 26 wird "unmittelbar benachbart" von der Region 28 eingebaut.
Im folgenden werden die Transistor-Emitterzonen 32, 34, 38 unter Verwendung von N-leitfähigen Störstellen eingebaut, wobei stufenweise vorgegangen wird, um eine konstante Stör Stellenkonzentration innerhalb der ganzen Regionen zu erreichen. Die Emitterzonen werden ebenfalls relativ tief unterhalb der Oberfläche eingebaut, um eine Beeinflussung des Basis-Emitter-Überganges durch Oberflächenbeschädigungen zu vermeiden, geringe Basisweiten für hohe Geschwindigkeit, und für unempfindliche Transistoren zu erhalten.
Weiterhin werden Goldverunreinigungen mit Hilfe der Ionenimplantation in die Kollektorregionen 12, 13, 14 der Transistoren und in die N-Region 14 der Diode eingebracht.
Darauf erfolgt der Einbau von P-Störstellen in die Halbleiterscheibe 10, die dazu dienen, eine Verbindung der Basiszonen 22 und 24 herzustellen. Der Einbau der vergrabenen Verbindung 40 in gewissem AbstaCnd unterhalb der Oberfläche 11 des Halbleiterkörpers 10 wird so ausgeführt, daß die Stör Stellenkonzentration der Kollektorregionen 12 oder 13 oder das Substratmaterial 1OB zwischen den beiden Kollektorregionen nicht beeinflußt werden. Ähnliche vergrabene Verbindungen können an jeder Stelle im Substrat hergestellt werden, um bestimmte Regionen der integrierten Schaltung miteinander zu verbinden.
Im folgenden werden die einzelnen V er fahr ens schritte beschrieben, unmittelbar aneinander grenzend sowohl einen NPN-Transistor als auch einen
9 0 9 8 8 7/1175
PNP-Transistor, Widerstände, vergrabene Verbindungen und Kapazitäten in einem Halbleitersubstrat herzustellen. Um ein sehr steiles Basis-Störstellenprofil für den PNP-Transistor zu bilden, wird zuerst eine elektsisdi neutrale Verunreinigung, wie z.B. Helium in die Region 42 eingebaut, unmittelbar angrenzend an die Region 14. Darauf erfolgt der Einbau von elektrisch aktiven N-leitfähigen Verunreinigungen in dieselbe Region 42, wodurch ein sehr steiles Basis-Stör Stellenprofil entsteht. Außerdem werden zu diesem Zeitpunkt des Verfahrens N-Regionen 44, 46, 48 und 49 zur Herstellung von Wider stands-Kontaktgebieten und N-Gebieten von späteren Dioden in den Kristall eingebaut.
Die Emitterzone 42 wird mit P-Verunreinigungen zur Vervollständig-ung des PNP-Transistors 52/42/10 eingebaut.
Der nächste V er fahr ens schritt besteht in der Herstellung der Kapazität 54 durch Ionenimplantation von P-Störstellen. Die Energie der implantierten Ionen, der Einfallswinkel des. Ionenstrahls und die Zeit, während der das Bombardement erfolgt, werden so eingestellt, daß das Material des Halbleitergrundkörpers 10 zwischen der Kapazität 54 und der Oberfläche 11 des Halbleiterkörpers und den bereits eingebauten Regionen 44, 46, 48 und 49 nicht wesentlich beeinflußt werden.
Schließlich wird ein Widerstand 56 durch Ionenimplantation von N-Störstellen hergestellt, die Verbindung der Dioden mittels einer vergrabenen N-Region 58 erfolgt auf diegleiche Weise. Der Widerstand 56 wird an der Oberfläche 11 ausgebildet, kann jedoch auch in größerem Abstand unterhalb der Oberfläche 11 (nicht dargestellt) durch entsprechende Einstellung der Ionenenergie gewonnen werden.
Das oben genannte Verfahren ist in der speziellen Aufeinanderfolge der einzelnen Verfahr ens schritte nur als Beispiel gewählt worden. Aufgrund der Eigenschaften der Ionenimplantation kann eine Region jeder beliegigen
9098 87/1175
1938355
Tiefe im Halbleiterkörper eingebaut werden, ohne daß eine Region zwischen dieser einzubauenden Zone und der Oberfläche des Kristalls beeinflußt wird, so daß die Aufeinanderfolge von Verfahrens schritten ohne weiteres durch Vertauschung einzelner Schritte modifiziert werden kann. Das wesentliche der Erfindung besteht bei den genannten Verfahren darin, daß die einzelnen, unterschiedlichen Regionen eingebaut werden können, ohne daß die Charakteristiken bereits vorher implantierter Regionen beeinflußt und verändert werden. Darüberhinaus können die einzelnen Halbleiterbauelemente unmittelbar aneinander grenzen, wodurch die Notwendigkeit von zusätzlichen Isolationsdiffusionen vermieden wird. Die Isolation wird durch den hochohmigen ursprünglichen Kristall 10 gegeben; andererseits kann beispielsweise die Isolation der Diode 26/14 vom NPN-Transistor 38/28/ 14 durch eine vorher eingebaute Region 14b erfolgen. Allgemein sollte die Implantation einer zweiten Region vor einer ersten Region erfolgen, wenn die erste Region vollständig von der zweiten Region umgeben sein soll.
Beispiel 2: Ionenimplantation von integrierten Schaltkreisen
Es besteht die Möglichkeit, die verschiedenen Verfahren von Ionenimplantation, thermischer Diffusion und epitaktischem Wachstum miteinander zu kombinieren, um auf diese Weise Hochfrequenz-Transistorstrukturen zu erhalten. -.
Obwohl im folgenden von einem P-leitenden Grundkörper ausgegangen wir4 worauf Regionen des entgegengesetzten Leitfähigkeitstyps eingebaut werden, besteht natürlich die Möglichkeit, den komplementären Aufbau zu wählen, d.h. also von einem N-leitenden Substrat auszugehen. Weiterhin lassen sich oft Diffusionsverfahren und epitaktisches Aufwachsen oder Ionenimplantation miteinander vertauschen, so daß eine große Anzahl von Kombinationen verschiedener Verfahrensschritte möglich ist.
909887/1175
In Fig. 2A, 2B, 2C wird von einem Grundkörper mit P-Leitfähigkeit ausgegangen, beispielsweise mit einem spezifischen Widerstand von 10 bis 20 Ohm/cm. Die Halbleiterscheibe 200 kann dabei, wie im folgenden beschrieben, weiter behandelt werden.
Eine erste Oxydschicht 202, vorzugsweise aus Silizium-Dioxyd mit einer Dicke von 5200 A wird thermisch mit Hilfe der bekannten Verfahren in trockener Sauers to ff-Atmo Sphäre innerhalb von 10 Minuten, und anschließendes Erhitzen in Wasser dampf-Atmosphäre von 1050 C während 60 Minuten aufgewachsen. Es besteht jedoch auch die Möglichkeit, die Oxydschicht mit Hilfe der bekannten pyrolithischen Verfahren oder durch Aufstäuben bei Radiofrequenz herzustellen.
Mit Hilfe der gewöhnlichen photolithographischen Ätz- und Maskiertechnik wird eine Pho to lacks chi cht auf der Halbleiterscheibe ausgebreitet, welche das erste Oxyd bedeckt. Mit Hilfe der bekannten Ätzlösungen, wie einer Fluß Säurelösung, können dann die gewünschten Fenster im Oxyd geöffnet werden.« Im Anschluß daran wird die Photolackschicht entfernt.
In die o-ffenliegenden Stellen der Kristalloberfläche werden N-Verunreinigungen eindiffundiert, welche N+-Regionen 204, 206 mit einer Oberflächenkonzentration von 2 χ 10 Atome/cm bilden. Die erste Oxydschicht dient als eine Maske, welche verhindert, daß die N+-Regionen über der gesamten Oberfläche des Wafers ausgebildet werden. Vorzugsweise wird die Diffusion in einem evakuierten Quarzrohr mit hoch-arsen-dotierten Siliziumpulver ausgeführt. Eine Alternative zur Herstellung der N+-Region besteht in dem Ausätzen eines Kanals des P-Halbleitergrundkörpers und anschließendem epitaktischen Aufwachsen von N+-Regionen.
Darauf wird für 10 Minuten in trockenem Sauerstoff und 30 Minuten in Wasserdampf bei 1150 eine Oxydation ausgeführt. Das entstehende Oxyd weist eine Dicke von 600 A über den N+-Regionen auf, dagegen 3000 A
909887/1175
über den übrigen Oberflächengebieten der Halbleiterscheibe. Beim anschließenden Fortätzen der Oxydschicht bleibt eine Vertiefung über den N+-Halbleiterregionen übrig.
Nach Entfernen der Oxydschicht wird eine Region 208 mit N-Leitfähigkeit, vorzugsweise mit einem spezifischen Widerstand von etwa 0, 2 Ohm/cm epitaktisch auf der Oberfläche der Halbleiterscheibe aufgewachsen. Die N-Epitaxieschicht 208 ist mit Ar.sen dotiert und etwa 5, 5 bis 6, 5 η dick. | Die Arsen-Verunreinigungen in der N+-Region 204, 206, welche nun durch
die Epitaxieschicht vergraben sind, diffundieren etwa um 1 u während des epitaktischen Aufwachsens auseinander.
Darauf werden sehr flache Regionen 210, 212 eindiffundiert oder mit · Ionenimplantation von P-Verunreinigungen, wie Bor oder Gallium, in den Kristall eingebaut. Eine Dicke von 0, 5 bis 1 u mit einer Oberflächenkon-
19 3 '
zentration von 10 Atome/cm wird dabei angestrebt.
Stör Stellenregionen 220 und 222 werden mit Ionenimplantation unter stufenweisem Vorgehen zum Aufbau einer konstanten Stör stellendichte von etwa
19 3
5 χ 10 Atome/cm des gleichen Verunreinigungstyps wie die Regionen 210, 212 in den Kristall eingebaut. Es ist nicht notwendig, daß die Regionen 220 und 222 mit denselben Atomen verunreinigt werden wie die Regionen 210, 212, es genügt der gleiche Leitfähigkeitstyp der beiden Regionen. Die Region 214 ist dabei in beiden Regionen 210 und 220 gemeinsam, entsprechend ist die Region 216 den beiden Regionen. 212 und 222 gemeinsam.
Eine andere Stör Stellenart, z.B. eine N-Verunreinigung, welche langsamer diffundiert und eine höhere Diffusions temperatur erfordert als die P-Verunreinigungen, welche bereits eingebaut sind, wird in die Regionen 220 und 222 implantiert.
909887/1175
193836S
ils soll darauf hingewiesen werden, daß die Verfahr ens schritte zum Einbau der N- und P-Leitfähigkeit in die Regionen 220, 222 umgekehrt werden können; wichtig für die Erfindung ist nur, daß zu diesem Zeitpunkt innerhalb des Verfahrensablaufes die Störstellen beider Arten in den Regionen 220 und 222 erscheinen. Die N-Störstellen in den Regionen 220 und 222 können z.B. Antimon sein mit einer Oberflächenkonzentration von
21 3
10 Atome/cm .
Es ist wichtig bei der Herstellung von NPN-Transistoren dieser Art, daß die N-Störstellen langsamer diffundieren als die P-Störstellen. Die ganze Anordnung wird aufgeheizt auf eine Temperatur oberhalb von 900 C für einen Zeitabschnitt von 20 bis 30 Minuten. "Während dieser Wärmebehandlung diffundieren die P-Störstellen gleichmäßig von den N-Emitterzonen 226, 232 fort und bilden die Basiszonen 224, 230.
Die entstehende, äußerst schnelle Hochfrequenz-Transistorstruktur hat dann die folgenden Charakteristiken: Die Emitterregionen 226, 232 sind hochdotiert bis zum Emitter-Basisübergang. Der Gradient der Dichte der Emitter rS tor stellen ist am PN-Übergang sehr steil, wodurch neutrale Kapazitäten auf ein Minimum herabgesenkt werden. Die Basisdotierungen 224, 230 sind hoch aufgrund der hohen Konzentration von P-Störstellen und der Tatsache, daß die thermische Diffusion praktisch vom Emitter Basisübergang anfängt und nicht von der Oberfläche des Kristalls. Die Basisweiten 224, 230 sind gleichmäßig und die Dotierung in allen Richtungen vom Emitter aus sind gleichmäßig. Der Kollektor 208 umgibt praktisch die Basiszonen 224, 230.
Die besonders schnellen Transistoren nach der Erfindung gemäß Fig. 2C können auch gegeneinander isoliert werden durch Ionenimplantation von P-Regionen 242 mit Hilfe einer Photo la ckmaske 240. Die Isolationsregion 242 wird durch stufenweises Implantieren von Ionen bei verschiedenen
909887/1175
■* 42 -
Energien erhalten. Die Transistoren können sehr dicht nebeneinander angeordnet werden, da es nicht notwendig ist, lateralen Diffusionen der Isolations zone 242 vorzubeugen.
909887/1175

Claims (18)

  1. PATENTANS PR Ü C H E
    Verfahren zum Herstellen einer monolithisch integrierten Schaltung, dadurch gekennzeichnet, daß die die Leitfähigkeit der einzelnen Halbleite rregionen bestimmenden Störstellen durch Bombardement des Halbleiterkristalls mit Ionen definierter Masse und Energie in den Kristall eingebaut werden.
  2. 2. Verfahren zum Herstellen einer monolithisch integrierten Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die die Lebensdauer der Minoritätsladungsträger bestimmenden Störstellen (Haftstellen), insbesondere Goldatome, durch Bombardement des Halbleiterkristalls mit Ionen definierter Masse und Energie in den Kristall eingebaut'werden.
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die die Tiefe der einzubauenden Stör Stellenregionen bestimmende Energie des Ionenstrahls stufenweise oder kontinuierlich verändert wird, so daß Regionen mit konstanter Stör stellendichte über einen weiten Tiefenbereich entstehen. .
  4. 4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eine Temperung des Wirtskristalls bei einer Temperatur zwischen 100 C und 600 C erfolgt.
  5. 5. Verfahren zum Herstellen hochdotierter Basis-Emitter-Übergänge nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß elektrisch inaktive Störstellen mit Ionenimplantation in den Emitter-Übergang eingebaut werden, bevor Basis- und Emitter-Verunreinigungen dem Kristallgitter zugefügt werden.
    909887/1175
    Docket FI 967 056
  6. 6. Verfahren zum Verändern des bereits bestehenden Störstellenprofils nach Anspruch 1 bis Anspruch 5, dadurch gekennzeichnet, daß die Stör Stellenkonzentration von Regionen durch nachfolgende Ionenimplantation der gleichen Stör Stellenart in dieselben Regionen erhöht wird.
  7. 7. Verfahren zum Verändern des bereits bestehenden Stör Stellenprofils nach Anspruch 1 bis Anspruch 5, dadurch gekennzeichnet, daß die Störstellenkonzentration von Regionen durch nachfolgende Ionenimplantation der entgegengesetzten Stör Stellenart in dieselben Regionen erniedrigt wird.
  8. 8. Verfahren zum Herstellen einer Transistorstruktur mit geringer Basisweite nach Anspruch 1 bis Anspruch 5, dadurch gekennzeichnet; daß nacheinander Emitter- und Basis-Störstellen in dieselbe Region eingebaut werden, wobei die Basis störstellen einen wesentlich höheren Diffusionskoeffizienten aufweisen als die Emitter-Störstellen, und daß anschließend bei einer Wärmebehandlung die Basis-Störstellen über die Emitterzone hinaus diffundier en und eine schmale Basiszone bilden.
  9. 9. Verfahren nach Anspruch 2 und Anspruch 8, dadurch gekennzeichnet, daß Goldatome in den Basis-Kollektor-Übergang eingebaut werden.
  10. 10. Verfahren zum Herstellen vergrabener Verbindungen zwischen Halbleiterregionen gleichen Leitfähigkeitstyps, insbesondere den Basiszonen zweier Transistoren nach Anspruch 1 bis Anspruch 8, dadurch gekennzeichnet, daß eine hochdotierte Region gleichen Leitfähigkeitstyps sperrfrei zwischen den Halbleiterregionen eingebaut wird.
  11. 11. Verfahren zum Herstellen eines leitenden Kanals bestimmten Widerstandes des zweiten Leitfähigkeitstyps in einem Substrat des ersten Leitfähigkeitstyps nach Anspruch 1 bis Anspruch 8, dadurch gekenn-
    T^ wCToA7n^ 909 8 87/1175
    Docket FI 967 056
    193836S
    zeichnet, daß zunächst zwei niederohmige Kontaktregionen des zweiten Leitfähigkeitstyps hergestellt werden und unter Beobachtung des Widerstandes zwischen beiden Kontakten Störstellen des zweiten Leitfähigkeitstyps dazwischen solange eingebaut werden, bis der gewünschte Widerstand erreicht ist.
  12. 12. Verfahren nach Anspruch 1 bis Anspruch 11, dadurch gekennzeichnet, daß der Ionenstrahl elektrostatisch nacheinander auf die zu bombardierenden Oberflächengebiete des Halbleiterkristalls gelenkt wird.
  13. 13. Verfahren nach Anspruch 1 bis Anspruch 11, dadurch gekennzeichnet, daß eine insbesondere metallische Maske in den Ionenstrahl gehalten wird, so daß nur die zu bombardierenden Oberflächengebiete mit Störatomen beaufschlagt werden. .
  14. 14. Verfahren nach Anspruch 1 bis Anspruch 11, dadurch gekennzeichnet, daß eine als Maske dienende Photolackschicht bzw. Metallschicht auf der Substratoberfläche ausgebreitet wird.
  15. 15. Verfahren zum Herstellen von Widerständen mit definiertem Widerstand nach Anspruch 1 bis Anspruch 14, dadurch gekennzeichnet, daß während des Einbaus von Störstellen in die Widerstands struktur der Widerstand ständig elektrisch überprüft wird.
  16. 16. Verfahren nach Anspruch 1 bis Anspruch 15, dadurch gekennzeichnet, daß Verfahrens schritte der Ionenimplantation mit Verfahrens schritten der thermischen Diffusion bzw. des epitaktischen Aufwachsens kombiniert werden.
  17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß in ein Halbleitersubstrat zuerst eine Sub-Kollektorregion mit Ionenimplantation eingebaut wird, worauf ohne epitaktisches Aufwachsen die weiteren Halbleiterregionen mit thermischer Diffusion hergestellt werden.
    909887/1175
    Docket FI 967 056
  18. 18. Verfahren nach Anspruch 1 bis Anspruch 16, dadurch gekennzeichnet,, daß der Einbau der verschiedenen Regionen mit Ionenimplantation zeitlich in beliebiger Reihenfolge geschieht.
    19· Verfahren nach Anspruch 16 und 17, dadurch gekennzeichnet, daß die Verfahrens schritte der Ionenimplantation nach denen der thermischen Diffusion und des epitaktischen Aufwachsens erfolgen.
    τ, i, tMO» nc* 909887/1 175
    Docket FI 967 056
    4*
    Leerseite
DE19691938365 1968-08-06 1969-07-29 Verfahren zum herstellen eines transistors Pending DE1938365B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75065068A 1968-08-06 1968-08-06

Publications (2)

Publication Number Publication Date
DE1938365A1 true DE1938365A1 (de) 1970-02-12
DE1938365B2 DE1938365B2 (de) 1972-12-21

Family

ID=25018702

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19691938365 Pending DE1938365B2 (de) 1968-08-06 1969-07-29 Verfahren zum herstellen eines transistors
DE1966237A Expired DE1966237C3 (de) 1968-08-06 1969-07-29 Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen
DE1966236A Expired DE1966236C3 (de) 1968-08-06 1969-07-29 Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE1966237A Expired DE1966237C3 (de) 1968-08-06 1969-07-29 Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen
DE1966236A Expired DE1966236C3 (de) 1968-08-06 1969-07-29 Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen

Country Status (6)

Country Link
US (1) US3655457A (de)
JP (3) JPS5125713B1 (de)
CA (1) CA922024A (de)
DE (3) DE1938365B2 (de)
FR (1) FR2015121A1 (de)
GB (3) GB1274725A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen
FR2356277A1 (fr) * 1976-06-22 1978-01-20 Siemens Ag Composant a semi-conducteurs comportant au moins deux zones possedant des types de conductivite differents et formant une jonction pn, et procede pour sa fabrication
DE2812740A1 (de) * 1977-03-31 1978-10-05 Ibm Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919006A (en) * 1969-09-18 1975-11-11 Yasuo Tarui Method of manufacturing a lateral transistor
US3853644A (en) * 1969-09-18 1974-12-10 Kogyo Gijutsuin Transistor for super-high frequency and method of manufacturing it
BE759667A (fr) * 1969-12-01 1971-06-01 Philips Nv Procede permettant la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par la mise en oeuvre de ce procede
JPS4936514B1 (de) * 1970-05-13 1974-10-01
US3868722A (en) * 1970-06-20 1975-02-25 Philips Corp Semiconductor device having at least two transistors and method of manufacturing same
US3918996A (en) * 1970-11-02 1975-11-11 Texas Instruments Inc Formation of integrated circuits using proton enhanced diffusion
US3707765A (en) * 1970-11-19 1973-01-02 Motorola Inc Method of making isolated semiconductor devices
FR2123179B1 (de) * 1971-01-28 1974-02-15 Commissariat Energie Atomique
US3895965A (en) * 1971-05-24 1975-07-22 Bell Telephone Labor Inc Method of forming buried layers by ion implantation
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US3737346A (en) * 1971-07-01 1973-06-05 Bell Telephone Labor Inc Semiconductor device fabrication using combination of energy beams for masking and impurity doping
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
JPS4879585A (de) * 1972-01-24 1973-10-25
CH560463A5 (de) * 1972-09-26 1975-03-27 Siemens Ag
US3841918A (en) * 1972-12-01 1974-10-15 Bell Telephone Labor Inc Method of integrated circuit fabrication
US3981072A (en) * 1973-05-25 1976-09-21 Trw Inc. Bipolar transistor construction method
JPS5029186A (de) * 1973-07-17 1975-03-25
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring
DE2341311C3 (de) * 1973-08-16 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern
FR2249491B1 (de) * 1973-10-30 1976-10-01 Thomson Csf
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
JPS5138990A (en) * 1974-09-30 1976-03-31 Suwa Seikosha Kk Handotaisochino seizohoho
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
US4053924A (en) * 1975-02-07 1977-10-11 California Linear Circuits, Inc. Ion-implanted semiconductor abrupt junction
US3982967A (en) * 1975-03-26 1976-09-28 Ibm Corporation Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths
US4033787A (en) * 1975-10-06 1977-07-05 Honeywell Inc. Fabrication of semiconductor devices utilizing ion implantation
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US4003759A (en) * 1976-03-01 1977-01-18 Honeywell Inc. Ion implantation of gold in mercury cadmium telluride
JPS5327110U (de) * 1976-08-13 1978-03-08
US4034395A (en) * 1976-09-29 1977-07-05 Honeywell Inc. Monolithic integrated circuit having a plurality of resistor regions electrically connected in series
US4044371A (en) * 1976-09-29 1977-08-23 Honeywell Inc. Plurality of precise temperature resistors formed in monolithic integrated circuits
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
FR2406301A1 (fr) * 1977-10-17 1979-05-11 Silicium Semiconducteur Ssc Procede de fabrication de dispositifs semi-conducteurs rapides
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS56149473U (de) * 1981-03-26 1981-11-10
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
DE3530065C2 (de) * 1984-08-22 1999-11-18 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiters
US4717588A (en) * 1985-12-23 1988-01-05 Motorola Inc. Metal redistribution by rapid thermal processing
US4910158A (en) * 1987-11-23 1990-03-20 Hughes Aircraft Company Zener diode emulation and method of forming the same
US4937756A (en) * 1988-01-15 1990-06-26 Industrial Technology Research Institute Gated isolated structure
DE59010851D1 (de) * 1989-04-27 1998-11-12 Max Planck Gesellschaft Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
DE59010907D1 (de) * 1989-09-28 2000-07-06 Siemens Ag Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US5179030A (en) * 1991-04-26 1993-01-12 Unitrode Corporation Method of fabricating a buried zener diode simultaneously with other semiconductor devices
GB2300753A (en) * 1995-05-06 1996-11-13 Atomic Energy Authority Uk Reducing the minority carrier lifetime of semiconductor devices
US20080087978A1 (en) * 2006-10-11 2008-04-17 Coolbaugh Douglas D Semiconductor structure and method of manufacture
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
EP2799928B1 (de) * 2011-12-26 2019-05-22 Toray Industries, Inc. Lichtempfindliche harzzusammensetzung und verfahren zur herstellung von halbleiterelementen
CN103426735B (zh) * 2012-05-24 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及mos晶体管的形成方法
US8999800B2 (en) 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2787564A (en) * 1954-10-28 1957-04-02 Bell Telephone Labor Inc Forming semiconductive devices by ionic bombardment
US3108914A (en) * 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US3423647A (en) * 1964-07-30 1969-01-21 Nippon Electric Co Semiconductor device having regions with preselected different minority carrier lifetimes
US3388009A (en) * 1965-06-23 1968-06-11 Ion Physics Corp Method of forming a p-n junction by an ionic beam
US3434894A (en) * 1965-10-06 1969-03-25 Ion Physics Corp Fabricating solid state devices by ion implantation
US3341754A (en) * 1966-01-20 1967-09-12 Ion Physics Corp Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method
US3448344A (en) * 1966-03-15 1969-06-03 Westinghouse Electric Corp Mosaic of semiconductor elements interconnected in an xy matrix
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3440113A (en) * 1966-09-19 1969-04-22 Westinghouse Electric Corp Process for diffusing gold into semiconductor material
US3431150A (en) * 1966-10-07 1969-03-04 Us Air Force Process for implanting grids in semiconductor devices
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen
FR2356277A1 (fr) * 1976-06-22 1978-01-20 Siemens Ag Composant a semi-conducteurs comportant au moins deux zones possedant des types de conductivite differents et formant une jonction pn, et procede pour sa fabrication
DE2812740A1 (de) * 1977-03-31 1978-10-05 Ibm Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung

Also Published As

Publication number Publication date
CA922024A (en) 1973-02-27
DE1966237B2 (de) 1975-07-17
FR2015121A1 (de) 1970-04-24
GB1262705A (en) 1972-02-02
JPS5125713B1 (de) 1976-08-02
DE1966236B2 (de) 1975-08-07
GB1274725A (en) 1972-05-17
GB1270170A (en) 1972-04-12
DE1966236A1 (de) 1971-12-16
JPS501636B1 (de) 1975-01-20
DE1938365B2 (de) 1972-12-21
DE1966236C3 (de) 1979-07-19
DE1966237A1 (de) 1972-01-13
US3655457A (en) 1972-04-11
DE1966237C3 (de) 1979-07-12
JPS528673B1 (de) 1977-03-10

Similar Documents

Publication Publication Date Title
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0032999B1 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2823967C2 (de)
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE2056220A1 (de) Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren
DE69509211T2 (de) Struktur und herstellung bipolarer transistoren
DE69428407T2 (de) Rauscharmer bipolarer Transistor
DE2529598A1 (de) Bipolare integrierte schaltung
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69618077T2 (de) Isolierter vertikaler PNP-Transistor und Verfahren zu seiner Herstellung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE10160509A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
EP0029887B1 (de) Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE2442926A1 (de) Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen
DE2060348C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971