DE10154835A1

DE10154835A1 - Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE10154835A1
Application number: DE10154835A
Authority: DE
Inventors: Tatsuya Kunikiyo
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-03-22
Filing date: 2001-11-08
Publication date: 2002-10-02
Also published as: US6500720B2; CN1577774A; KR20020075189A; US20020137297A1; CN1377067A; KR100440840B1; JP2002280550A; CN1222986C; TW535260B

Abstract

Es werden Wasserstoff-Ionen (40) mit hoher Konzentration in einen amorphen Siliciumfilm (21) implantiert. Durch Implantation der Wasserstoff-Ionen (40) wird in dem amorphen Siliciumfilm (21) eine Wasserstoff-Ionen-Implantationsschicht (41) ausgebildet. Nachfolgend wird durch Ausführen einer Wärmebehandlung in einem Abschnitt des amorphen Siliciumfilms (21), der von dem Abschnitt, in dem die Wasserstoff-Ionen-Implantationsschicht (41) ausgebildet worden ist, verschieden ist, ein säulenförmiges Korn ausgebildet. Andererseits wird in der Wasserstoff-Ionen-Implantationsschicht (41) ein gekörntes Korn ausgebildet. Eine gekörnte Kornschicht (42) besitzt viele Korngrenzen, die in mehrere Richtungen verlaufen, wie etwa eine Korngrenze, die entlang einer Richtung der Filmdicke eines Polysiliciumsfilms (44a) verläuft, und eine Korngrenze, die entlang einer anderen Richtung als der der Filmdicke des Polysiliciumsfilms (44a) verläuft. Somit kann ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen werden, das die durch das Eindringen eines Dotierungsmittels verursachte Schwankung der Schwellenspannung angemessen unterdrücken kann.

Description

Die Erfindung betrifft das Gebiet der Verfahren zur Herstel lung einer Halbleitervorrichtung und der Strukturen einer Halbleitervorrichtung und insbesondere ein Verfahren zur Her stellung eines MOSFETs (Metalloxid-Feldeffekttransistors) und eine Struktur davon.

Mit der Miniaturisierung der Halbleitervorrichtungen ist als einer der Versuche zum Erhöhen der Drain-Ströme eines MOSFETs für den schnellen Betrieb von Schaltungen eine Technik zum Ausbilden eines Metallsilicids zur Verwendung in einem Gate, einer Source und einem Drain tatsächlich in Gebrauch. Ein kennzeichnendes Merkmal des Metallsilicids besteht darin, daß es einen niedrigeren Widerstandswert als dotiertes Polysili cium hat. Zum Ausbilden des Metallsilicids wird ein hoch schmelzender Metallfilm auf Silicium abgeschieden und darauf hin eine Wärmebehandlung wie etwa ein RTA (schnelles thermi sches Tempern) ausgeführt, um das Silicium mit dem hoch schmelzenden Metallfilm reagieren zu lassen. Das Ausbilden des Metallsilicids zur Verwendung in dem Gate, in der Source und in dem Drain senkt die Widerstandswerte der jeweiligen Gebiete und erhöht dadurch die Drain-Ströme.

Unter den Arten von Metallsiliciden sind Titansilicid (TiSi₂), Wolframsilicid (WSi₂), Nickelsilicid (NiSi), Platin silicid (PtSi), Kobaltsilicid (CoSi₂) und dergleichen wohlbe kannt. Es ist bekannt, daß unter ihnen selbst bei Verwendung in einer dünnen Gate-Elektrode mit einer Gate-Länge von 0,1 µm oder weniger das Kobaltsilicid den Widerstand der Gate-Elektrode senken kann. Andererseits ist bekannt, daß bei Verwendung in einer Gate-Elektrode mit einer Gate-Länge von 0,15 µm oder weniger das Wolframsilicid den Widerstand der Gate-Elektrode durch den Linienbreiteneffekt erhöht. Das Ko baltsilicid, das Nickelsilicid oder das Platinsilicid besit zen den Linienbreiteneffekt nicht.

Es wird nun die Reaktion von Kobalt (Co) mit Silicium (Si) diskutiert. Bei 400°C beginnt Co mit Si zu reagieren, wo durch Co₂Si gebildet und der Flächenwiderstand allmählich hö her wird. Bei 450 bis 500°C wird CoSi gebildet, wobei der Flächenwiderstand maximal wird. Bei über 600°C wird CoSi₂ gebildet, wobei der Flächenwiderstand niedriger wird.

Im Prozeß des Ausbildens von Kobaltsilicid wird zunächst bei 450 bis 600°C ein erstes RTA ausgeführt. Nachfolgend wird das Co, das nicht reagiert hat, entfernt und daraufhin bei 650 bis 800°C ein zweites RTA ausgeführt, um den Flächenwi derstand zu senken. Ferner steigt die Höhe der Leckströme, wenn die Temperatur für das zweite RTA auf bis 900°C steigt, da das Co in dem Metallsilicid in ein Siliciumsubstrat dif fundiert und die Nähe eines pn-Übergangs der Source/Drain- Gebiete erreicht.

Fig. 28 ist ein Querschnitt einer Struktur eines allgemeinen MOSFETs, in dem Kobaltsilicid ausgebildet ist. An einer Ober seite eines Siliciumsubstrats 101 ist selektiv eine STI (Flachgrabenisolation) 102 ausgebildet. Auf der Oberseite des Siliciumsubstrats 101 ist selektiv eine Gate-Elektrode 104 mit einem dazwischenliegenden Gate-Isolierfilm 103 ausgebil det. Auf der Gate-Elektrode 104 ist Kobaltsilicid 106 ausge bildet. Ferner sind an der Oberseite des Siliciumsubstrats 101 Source/Drain-Gebiete 111 ausgebildet, die mit einem unter der dazwischenliegenden Gate-Elektrode 104 ausgebildeten Ka nalgebiet gepaart sind und mit den Seitenflächen der STI 102 in Kontakt stehen. Auf den Source/Drain-Gebieten 111 sind die Kobaltsilicidschichten 112 ausgebildet. Auf den Seitenflächen der Gate-Elektrode 104 sind die Seitenwände 109 mit dem da zwischenliegenden ersten und zweiten Distanzfilm 107 und 108 ausgebildet.

Die Silicidierungsreaktion verläuft über die Diffusion von hochschmelzendem Metall in das Silicium. Wie in Fig. 28 ge zeigt ist, dringt somit das Kobalt in eine Grenzfläche zwi schen dem zweiten Distanzfilm 108 und dem Siliciumsubstrat 101 ein und bildet einen Eindringabschnitt 114 der Kobaltsi licidschicht 112 aus. Ferner dringt das Kobalt in eine Grenz fläche zwischen der STI 102 und dem Siliciumsubstrat 101 ein und bildet einen Eindringabschnitt 115 der Kobaltsilicid schicht 112 aus.

Wenn mit der Miniaturisierung der Halbleitervorrichtungen die Breite der Seitenwand 109 10 nm oder weniger erreicht, er reicht der Eindringabschnitt 114 der Kobaltsilicidschicht 112 den Gate-Isolierfilm 103, wodurch die Höhe der Leckströme an dem Gate steigt. Wenn ferner die Tiefe des an der Grenzfläche zwischen dem Source/Drain-Gebiet 111 und dem Siliciumsubstrat 101 ausgebildeten pn-Übergangs flacher als die Tiefe von 0,05 µm von der Oberseite des Siliciumsubstrats 101 wird, erreicht der Eindringabschnitt 115 der Kobaltsilicidschicht 112 eine Verarmungsschicht des pn-Übergangs, wodurch die Höhe der Leckströme an der Source und an dem Drain steigt.

Außerdem wächst das Metallsilicid in einem Silicidierungs reaktionsprozeß wegen einer Spannung in dem Phasenübergang und dergleichen gelegentlich anomal wie eine Spitze. In Fig. 28 ist eine anomal gewachsene Spitze 113 aus dem Kobalt silicid gezeigt. Das Kobaltsilicid wächst bei der Temperatur von 400 bis 450°C anomal und bildet die Spitze 113 aus. Wenn mit der Miniaturisierung der Halbleitervorrichtungen die Dicke des an der Grenzfläche zwischen dem Source/Drain-Gebiet 111 und dem Siliciumsubstrat 101 ausgebildeten pn-Übergangs flacher als die Dicke von 0,1 µm von der Oberseite des Sili ciumsubstrats 101 wird, erreicht die Spitze 113 die Verar mungsschicht des pn-Übergangs, wodurch die Höhe der Leck ströme an der Source und an dem Drain steigt.

Als eines der Verfahren zum Unterdrücken der durch das an omale Wachstum des Kobaltsilicids verursachten Erzeugung der Spitze ist ein Voramorphisierungsverfahren wohlbekannt. In diesem Verfahren wird Stickstoff oder Germanium ionenimplan tiert, um das Siliciumsubstrat vor Abscheiden eines Kobalt films im voraus zu amorphisieren, woraufhin das Kobaltsilicid ausgebildet wird. Die Voramorphisierung des Siliciumsubstrats entlastet einen bei der Reaktion an einer Grenzfläche zwi schen dem Silicid und dem Silicium verursachten Druck, um die Erzeugung der Spitze zu unterdrücken.

Die Fig. 29 bis 35 sind Querschnitte von Schritten eines Ver fahrens zur Herstellung eines N-MOSFETs durch das Voramorphi sierungsverfahren. Wie in Fig. 29 gezeigt ist, wird an der Oberseite des Siliciumsubstrats 101 zunächst selektiv die STI 102 ausgebildet. Nachfolgend wird eine Ionenimplantation aus geführt, um eine Wanne, eine Kanalsperrschicht und eine Ka naldotierungsschicht (die sämtlich nicht gezeigt sind) auszu bilden. Anschließend wird auf der Oberseite des Siliciumsub strats 101 ein Siliciumoxidfilm 120 ausgebildet. Nachfolgend wird mit dem CVD-Verfahren (Verfahren der Abscheidung aus der Dampfphase) ein amorpher Siliciumfilm 121 vollständig abge schieden. Daraufhin werden durch Ionenimplantation Phosphor- Ionen 122 in den amorphen Siliciumfilm 121 implantiert.

Wie in Fig. 30 gezeigt ist, werden im nächsten Schritt der amorphe Siliciumfilm 121 und der Siliciumoxidfilm 120 durch Photolithographie und anisotropes Trockenätzen strukturiert, um die Gate-Elektrode 104 und den Gate-Isolierfilm 103 auszu bilden. Nachfolgend wird mit dem CVD-Verfahren ein Isolier film auf Siliciumoxidbasis wie etwa ein TEOS-Film (Tetraethy lorthosilikat-Film) 123 vollständig abgeschieden. Bei der Temperatur bei Abscheidung beginnt das amorphe Silicium der Gate-Elektrode 104 zu Polysilicium zu werden (d. h. zu poly kristallisieren).

Wie in Fig. 31 gezeigt ist, wird im nächsten Schritt der TEOS-Film 123 anisotrop geätzt, um auf den Seitenflächen ei ner Gate-Struktur, die den Gate-Isolierfilm 103 und die Gate- Elektrode 104 enthält, die ersten Distanzfilme 107 auszubil den. Nachfolgend werden Arsen-Ionen 124 implantiert, um an der Oberseite des Siliciumsubstrats 101 die Verlängerungsge biete 110 auszubilden. Ferner werden Bor-Ionen 125 implan tiert, um in dem Siliciumsubstrat 101 ein (nicht gezeigtes) Vertiefungsimplantationsgebiet auszubilden. Das Ausbilden des ersten Distanzfilms 107 soll den Gate-Isolierfilm 103 bei der Ionenimplantation schützen, um durch Erhöhen der effektiven Kanallänge Leff und durch Verringern der zwischen der Gate- Elektrode 104 und dem Verlängerungsgebiet 110 ausgebildeten Kapazität (Gate-Überlappungs-Kapazität) die Schwankung der Schwellenspannung zu verringern. Außerdem erleichtert das Ausbilden des Vertiefungsimplantationsgebiets den Abfall der Schwellenspannung und unterdrückt auch das Auftreten eines Oberflächendurchgriffs. Die Arsen-Ionen 124 und die Bor-Ionen 125 werden auch in die Gate-Elektrode 104 implantiert.

Wie in Fig. 32 gezeigt ist, werden im nächsten Schritt mit dem CVD-Verfahren in dieser Reihenfolge ein TEOS-Film 126 und ein Siliciumnitridfilm 127 vollständig abgeschieden. Bei der Temperatur dieser Abscheidung setzt sich die Umwandlung der Gate-Elektrode 104 zu Polysilicium weiter fort.

Wie in Fig. 33 gezeigt ist, werden im nächsten Schritt der Siliciumnitridfilm 127 und der TEOS-Film 126 anisotrop ge ätzt, um die Seitenwände 109 und die zweiten Distanzfilme 108 auszubilden. Nachfolgend werden Arsen-Ionen 128 implantiert, um die Source/Drain-Gebiete 111 auszubilden. Außerdem werden die Arsen-Ionen 128 in die Gate-Elektrode 104 implantiert. Nachfolgend wird bei 1100°C ein RTA ausgeführt, um die Ar sen-Ionen 124 und 128 und die Bor-Ionen 125 elektrisch zu aktivieren. Bei dieser Wärmebehandlung wird das Siliciumsub strat 101 von den durch die Ionenimplantation verursachten Defekten geheilt. Ferner wird bei dieser Wärmebehandlung in der Gate-Elektrode 104 ein säulenförmiges Korn mit einer ent lang einer Richtung der Filmdicke der Gate-Elektrode 104 ver laufenden Korngrenze 105 ausgebildet.

Wie in Fig. 34 gezeigt ist, werden im nächsten Schritt zum Amorphisieren der Oberseiten der Source/Drain-Gebiete 111, mit anderen Worten, für die obendiskutierte Voramorphisie rung, (nicht gezeigte) Germanium-Ionen implantiert. Nachfol gend wird durch Zerstäuben in einer Argonatmosphäre bei spielsweise ein auf den Oberflächen der Source/Drain-Gebiete 111 gebildeter (nicht gezeigter) ursprünglicher Oxidfilm ent fernt. Das Entfernen des ursprünglichen Oxidfilms soll ein Steigen des Widerstandswerts des Metallsilicids wegen der Anwesenheit des ursprünglichen Oxidfilms vermeiden. Nachfol gend werden in dieser Reihenfolge ein Kobaltfilm 129 und ein Titannitridfilm 130 vollständig abgeschieden. Das Ausbilden des Titannitridfilms 130 soll ein Steigen des Flächenwider stands durch die natürliche Oxidation des Kobaltfilms 129, durch das Mischen des Sauerstoffs in den Kobaltfilm 129 wäh rend des Transports der Wafer und der Verarbeitung in der Vorrichtung und dergleichen verhindern.

Wie in Fig. 35 gezeigt ist, wird im nächsten Schritt bei 400°C das erste RTA ausgeführt. Nachfolgend werden der Ti tannitridfilm 130 und derjenige Kobaltfilm 129, der nicht reagiert hat, entfernt, woraufhin bei 700°C das zweite RTA ausgeführt wird. Dadurch wird eine Oberseite der Gate-Elek trode 104 silicidiert, um die Kobaltsilicidschicht 106 auszu bilden, während die Oberseiten der Source/Drain-Gebiete 111 silicidiert werden, um die Kobaltsilicidschichten 112 auszu bilden.

Das obendiskutierte Verfahren zur Herstellung eines MOSFETs besitzt jedoch die folgenden Probleme.

Das erste Problem

Wie in Fig. 33 gezeigt ist, ist in der Gate-Elektrode 104 das säulenförmige Korn ausgebildet, dessen Korngrenze 105 entlang der Richtung der Filmdicke der Gate-Elektrode 104 verläuft. Da der Diffusionskoeffizient eines entlang der Korngrenze diffundierten Dotierungsmittels höher ist als der eines in dem Korn diffundierten Dotierungsmittels, diffundiert das in die Gate-Elektrode 104 eingeführte Dotierungsmittel haupt sächlich entlang der Korngrenze 105, wobei es eine Grenzflä che zwischen der Gate-Elektrode 104 und dem Gate-Isolierfilm 103 erreicht. Um die Verarmung des Gates zu unterdrücken, ist es erwünscht, mehr Dotierungsmittel in der Nähe dieser Grenz fläche zu aktivieren. Wenn aber die Menge des Dotierungsmit tels, das die Nähe dieser Grenzfläche erreicht, zu groß wird, dringt ein Teil des Dotierungsmittels in den Gate-Isolierfilm 103 ein und erreicht das Innere des Siliciumsubstrats 101, wobei im Ergebnis die Schwellenspannung des MOSFETs den vor gesehenen Wert verläßt. Diese Erscheinung wird als "Eindrin gen des Dotierungsmittels" bezeichnet.

Um die durch das Eindringen des Dotierungsmittels verursachte Schwankung der Schwellenspannung zu unterdrücken, muß mit irgendeinem Verfahren die Menge des Dotierungsmittels verrin gert werden, das die Grenzfläche zwischen der Gate-Elektrode 104 und dem Gate-Isolierfilm 103 erreicht. Auf jeden Fall muß das Dotierungsmittel mit einer solchen Dichte in die Gate- Elektrode 104 ionenimplantiert werden, daß das Polysilicium entarten kann. Dementsprechend führt die einfache Verringe rung der durch Ionenimplantation in die Gate-Elektrode 104 zu implantierenden Dosis zu einigen Problemen wie etwa zu einem Steigen des Widerstandswerts der Gate-Elektrode 104 und zu einer durch die Verarmung des Gates verursachten Verschlech terung der Stromansteuerfähigkeit. Somit kann eine einfache Verringerung der Dosis für die Ionenimplantation nicht ange wendet werden.

Somit besitzt das erwähnte Verfahren zur Herstellung eines MOSFETs das Problem, daß die durch das Eindringen des Dotie rungsmittels verursachte Schwankung der Schwellenspannung nicht angemessen unterdrückt wird.

Das zweite Problem

Wie aus einem Vergleich zwischen den Fig. 28 und 35 hervor geht, kann in dem erwähnten Verfahren zur Herstellung eines MOSFETs mit Voramorphisierung die Erzeugung irgendeiner Spitze 113 wegen anomalen Wachstums des Silicids vermieden oder unterdrückt werden. Allerdings kann die Erzeugung der Eindringabschnitte 114 und 115 der Kobaltsilicidschicht 112 auch mit dem Voramorphisierungsverfahren nicht vermieden wer den.

Somit werden in dem erwähnten Verfahren zur Herstellung eines MOSFETs die Eindringabschnitte 114 und 115 der Kobaltsilicid schicht 112 weiter ausgebildet. Somit besitzt dieses Verfah ren ein Problem dahingehend, daß die Leckströme des Gates, der Source und des Drains steigen, wenn die Größe einer Halb leitervorrichtung kleiner wird.

Ferner wird in dem Schritt aus Fig. 30 der amorphe Silicium film 121 anisotrop geätzt, um die Gate-Elektrode 104 auszu bilden, wobei das im Schritt des anisotropen Ätzen verwendete Gas ein freies Radikal wie etwa CFX ist. Ein Teil des freien Radikals wird durch ein elektrisches Feld zwischen einer Plasmahülle und einem Wafer in einer Ätzvorrichtung beschleu nigt und mischt sich in das Siliciumsubstrat 101. Das freie Radikal, das sich in das Siliciumsubstrat 101 mischt, wird durch die durch den Zusammenstoß mit Silicium-Atomen verur sachte Kernstreuung in C-Atome und F-Atome dissoziiert. Die F-Atome werden durch die Wärmebehandlung zu F₂-Molekülen oder durch die chemische Bindung mit Wasserstoff-Atomen in dem Siliciumsubstrat 101 zu HF-Molekülen, dies aus dem Silicium substrat 101 verdampfen. Demgegenüber bleiben die C-Atome in dem Siliciumsubstrat 101 und werden nachteilig zu einer Leck stromquelle.

Wenn das Metallsilicid in einem schmalen Gebiet von etwa 0,15 µm oder weniger ausgebildet wird, steigt außerdem die für den Phasenübergang von CoSi mit hohem Widerstand in CoSi₂ mit niedrigem Widerstand benötigte Temperatur. Somit flockt das Metallsilicid beim Erhitzen auf eine hohe Temperatur von über etwa 800°C aus, wobei das Metallsilicid kaputtgeht, was nachteilig ist.

Das dritte Problem

Um die Wirkung des kurzen Kanals zu unterdrücken, gibt es eine Tendenz, die Verlängerungsgebiete 110 an der Oberseite des Siliciumsubstrats 101 flacher auszubilden. Wenn die Ver längerungsgebiete 110 flacher ausgebildet werden, wird aber der Flächenwiderstand höher, wobei sich dementsprechend die Stromansteuerfähigkeit des MOSFETs verschlechtert, was nachteilig ist.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung und eine Struktur der Halbleitervorrichtung zu schaffen, die die durch das Ein dringen des Dotierungsmittels verursachte Schwankung der Schwellenspannung angemessen unterdrücken können, ohne eine Störstellenkonzentration in einer Gate-Elektrode zu senken.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1, 6 oder 11. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem Merkmal der Erfindung werden ein Verfahren zur Herstellung einer Halbleitervorrichtung und eine Struktur der Halbleitervorrichtung geschaffen, die die Leckströme an dem Gate, an der Source und an dem Drain durch Vermeiden der Er zeugung des Eindringabschnitts eines Metallsilicids an einer Grenzfläche zwischen einem Distanzfilm der Gate-Elektrode und einem Siliciumsubstrat oder an einer Grenzfläche zwischen einer STI und dem Siliciumsubstrat verringern können. Gemäß einem weiteren Merkmal der Erfindung werden ein Verfahren zur Herstellung einer Halbleitervorrichtung und eine Struktur der Halbleitervorrichtung geschaffen, die durch Unterdrücken ei nes Steigens des Flächenwiderstands eines Verlängerungsge biets die Stromansteuerfähigkeit eines MOSFETs selbst dann verbessern können, wenn das Verlängerungsgebiet in dem Sili ciumsubstrat flacher ausgebildet wird.

Die Erfindung ist auf ein Verfahren zur Herstellung einer Halbleitervorrichtung gerichtet. Gemäß einem ersten Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung die folgenden Schritte: (a) Vorbereiten eines Halbleitersubstrats; (b) Ausbilden eines Halbleiter films aus einem amorphen Stoff auf einer Hauptoberfläche des Halbleitersubstrats mit einem dazwischenliegenden Isolier film; (c) Einführen von Störstellen zum Senken des Wider stands in den Halbleiterfilm; (d) Einführen von Wasserstoff- Ionen oder Deuterium-Ionen in den Halbleiterfilm; (e) Ausfüh ren einer Wärmebehandlung zum Polykristallisieren des amor phen Stoffs nach dem Schritt (d); und (f) Strukturieren des Halbleiterfilms zum Ausbilden einer Gate-Elektrode auf der Hauptoberfläche des Halbleitersubstrats mit einem dazwischen liegenden Gate-Isolierfilm.

Gemäß einem zweiten Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung des ersten Aspekts ferner die folgenden Schritte: (g) selektives Ausbil den eines Isolationsisolierfilms an der Hauptoberfläche des Halbleitersubstrats; (h) Einführen von Wasserstoff-Ionen oder Deuterium-Ionen in das Halbleitersubstrat; (i) Ausbilden von Source/Drain-Gebieten, die mit der dazwischenliegenden Gate- Elektrode in einem durch den Isolationsisolierfilm definier ten Elementausbildungsgebiet an der Hauptoberfläche des Halb leitersubstrats gepaart sind; und (j) Ausbilden von Metall- Halbleiter-Verbundschichten auf den Source/Drain-Gebieten.

Gemäß einem dritten Aspekt der Erfindung werden in dem Ver fahren zur Herstellung einer Halbleitervorrichtung des zwei ten Aspekts die Schritte (d) und (h) in dem gleichen Prozeß nach dem Schritt (f) ausgeführt.

Gemäß einem vierten Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung des ersten, zwei ten oder dritten Aspekts ferner die folgenden Schritte: (k) Ausbilden von Verlängerungsgebieten, die mit der dazwischen liegenden Gate-Elektrode gepaart sind, an der Hauptoberfläche des Halbleitersubstrats; und (l) Ausbilden von Halbleiter schichten, in die an den Verlängerungsgebieten Störstellen zum Senken des Widerstands eingeführt werden.

Gemäß einem fünften Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung die folgenden Schritte: (a) Vorbereiten eines Halbleitersubstrats; (b) se lektives Ausbilden eines Isolationsisolierfilms an einer Hauptoberfläche des Halbleitersubstrats; (c) selektives Aus bilden einer Gate-Elektrode mit einem dazwischenliegenden Gate-Isolierfilm in einem durch den Isolationsisolierfilm definierten Elementausbildungsgebiet auf der Hauptoberfläche des Halbleitersubstrats; (d) Einführen von Wasserstoff-Atomen oder Deuterium-Ionen in das Halbleitersubstrat; (e) Ausbilden von Source/Drain-Gebieten, die mit der dazwischenliegenden Gate-Elektrode gepaart sind, in dem Elementausbildungsgebiet an der Hauptoberfläche des Halbleitersubstrats; und (f) Aus bilden von Metall-Halbleiter-Verbundschichten auf den Source/Drain-Gebieten.

Gemäß einem sechsten Aspekt der Erfindung werden in dem Ver fahren zur Herstellung einer Halbleitervorrichtung des fünf ten Aspekts die Wasserstoff-Ionen oder die Deuterium-Ionen in dem Schritt (d) wenigstens in der Nähe einer durch eine Un terseite und eine Seitenfläche des Isolationsisolierfilms definierten Ecke eingeführt.

Gemäß einem siebenten Aspekt der Erfindung werden in dem Ver fahren zur Herstellung einer Halbleitervorrichtung des fünf ten Aspekts die Wasserstoff-Ionen oder die Deuterium-Ionen in dem Schritt (d) wenigstens in der Nähe einer durch eine Sei tenfläche des Isolationsisolierfilms und die Hauptoberfläche des Halbleitersubstrats definierten Ecke eingeführt.

Gemäß einem achten Aspekt der Erfindung werden in dem Verfah ren zur Herstellung einer Halbleitervorrichtung des fünften Aspekts die Wasserstoff-Ionen oder die Deuterium-Ionen in dem Schritt (d) wenigstens in der Nähe eines Stirnabschnitts der Gate-Elektrode in die Hauptoberfläche des Halbleitersubstrats eingeführt.

Gemäß einem neunten Aspekt der Erfindung umfaßt in dem Ver fahren zur Herstellung einer Halbleitervorrichtung des fünf ten, sechsten, siebenten oder achten Aspekts der Schritt (f) die folgenden Schritte: (f-1) Ausbilden von Metallfilmen auf den Source/Drain-Gebieten; und (f-2) Ausführen einer Wärmebe handlung, um die Metallfilme mit den Source/Drain-Gebieten reagieren zu lassen, wobei die Wärmebehandlung in dem Schritt (f-2) in einer Wasserstoffatmosphäre oder einer Deuteriumat mosphäre ausgeführt wird.

Gemäß einem zehnten Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung die folgenden Schritte: (a) Vorbereiten eines Halbleitersubstrats; (b) se lektives Ausbilden einer Gate-Struktur auf einer Hauptober fläche des Halbleitersubstrats; (c) Ausbilden von Verlänge rungsgebieten, die mit der dazwischenliegenden Gate-Struktur gepaart sind, an der Hauptoberfläche des Halbleitersubstrats; und (d) Ausbilden von Halbleiterschichten, in die an den Ver längerungsgebieten Störstellen zum Senken des Widerstands eingeführt sind.

Gemäß einem elften Aspekt der Erfindung umfaßt das Verfahren zur Herstellung einer Halbleitervorrichtung des zehnten As pekts die folgenden Schritte: (e) Einführen von Wasserstoff- Ionen oder Deuterium-Ionen in die Halbleiterschichten; und (f) Ausbilden von Metall-Halbleiter-Verbundschichten auf den Halbleiterschichten nach dem Schritt (e).

Gemäß einem zwölften Aspekt der Erfindung umfaßt das Verfah ren zur Herstellung einer Halbleitervorrichtung des zehnten oder elften Aspekts die weiteren Schritte: (g) Ausbilden von Seitenwänden in Kontakt mit den Seitenflächen der Gate-Struk tur nach dem Schritt (d); und (h) Ionenimplantieren von Stör stellen in das Halbleitersubstrat, wobei die Gate-Struktur und die Seitenwände als Implantationsmaske zum Ausbilden von Source/Drain-Gebieten verwendet werden.

Außerdem ist die Erfindung auf eine Halbleitervorrichtung gerichtet. Gemäß einem dreizehnten Aspekt der Erfindung um faßt die Halbleitervorrichtung ein Halbleitersubstrat; und eine Gate-Elektrode aus einem polykristallinen Stoff, in die Störstellen zur Senkung des Widerstands eingeführt sind, und die selektiv mit einem dazwischenliegenden Gate-Isolierfilm auf einer Hauptoberfläche des Halbleitersubstrats ausgebildet ist, wobei die Gate-Elektrode in der Halbleitervorrichtung des dreizehnten Aspekts eine gekörnte Kornschicht enthält, deren Korngrenze nicht entlang einer Richtung der Filmdicke der Gate-Elektrode verläuft.

Gemäß einem vierzehnten Aspekt der Erfindung enthält die Halbleitervorrichtung des dreizehnten Aspekts ferner einen Isolationsisolierfilm, der selektiv an der Hauptoberfläche der Halbleiterschicht ausgebildet ist; eine Diffusions schicht, in die Wasserstoff oder Deuterium diffundiert ist und die selektiv in dem Siliciumsubstrat ausgebildet ist; Source/Drain-Gebiete, die gepaart mit der dazwischenliegenden Gate-Elektrode an der Hauptoberfläche des Halbleitersubstrats in einem durch den Isolationsisolierfilm definierten Element ausbildungsgebiet ausgebildet sind; und Metall-Halbleiter- Verbundschichten, die auf den Source/Drain-Gebieten ausgebil det sind.

Gemäß einem fünfzehnten Aspekt der Erfindung enthält die Halbleitervorrichtung des dreizehnten oder vierzehnten Aspekts ferner Verlängerungsgebiete, die gepaart mit der da zwischenliegenden Gate-Elektrode an der Hauptoberfläche des Halbleitersubstrats ausgebildet sind; und auf den Verlänge rungsgebieten ausgebildete Halbleiterschichten, in die Stör stellen zum Senken des Widerstands eingeführt sind.

Gemäß einem sechzehnten Aspekt der Erfindung enthält die Halbleitervorrichtung ein Halbleitersubstrat; einen Isola tionsisolierfilm, der selektiv an einer Hauptoberfläche des Halbleitersubstrats ausgebildet ist; eine Gate-Elektrode mit dem dazwischenliegenden Gate-Isolierfilm, die in einem durch den Isolationsisolierfilm definierten Elementausbildungsge biet selektiv an der Hauptoberfläche des Halbleitersubstrats ausgebildet ist; eine Diffusionsschicht, in die Wasserstoff oder Deuterium diffundiert ist, und die selektiv in dem Halb leitersubstrat ausgebildet ist; Source/Drain-Gebiete, die gepaart mit der dazwischenliegenden Gate-Elektrode an der Hauptoberfläche des Halbleitersubstrats in dem Elementausbil dungsgebiet ausgebildet sind; und Metall-Halbleiter-Verbund schichten, die auf den Source/Drain-Gebieten ausgebildet sind.

Gemäß einem siebzehnten Aspekt der Erfindung ist die Diffusi onsschicht in der Halbleitervorrichtung des sechzehnten Aspekts wenigstens in der Nähe einer durch die Unterseite und eine Seitenfläche des Isolationsisolierfilms definierten Ecke ausgebildet.

Gemäß einem achtzehnten Aspekt der Erfindung ist die Diffu sionsschicht in der Halbleitervorrichtung des sechzehnten Aspekts wenigstens in der Nähe einer durch eine Seitenfläche des Isolationsisolierfilms und die Hauptoberfläche des Halb leitersubstrats definierten Ecke ausgebildet.

Gemäß einem neunzehnten Aspekt der Erfindung ist die Diffu sionsschicht in der Halbleitervorrichtung des sechzehnten Aspekts an der Hauptoberfläche des Halbleitersubstrats wenig stens in der Nähe eines Stirnabschnitts der Gate-Elektrode ausgebildet.

Gemäß einem zwanzigsten Aspekt der Erfindung enthält die Halbleitervorrichtung ein Halbleitersubstrat; eine Gate- Struktur, die selektiv an einer Hauptoberfläche des Halblei tersubstrats ausgebildet ist; Verlängerungsgebiete, die ge paart mit der dazwischenliegenden Gate-Struktur an der Haupt oberfläche des Halbleitersubstrats ausgebildet sind, sind; und Halbleiterschichten, die auf den Verlängerungsgebieten ausgebildet sind, und in die Störstellen zum Senken des Wi derstands eingeführt sind.

Gemäß einem einundzwanzigsten Aspekt der Erfindung enthält die Halbleitervorrichtung des zwanzigsten Aspekts ferner Dif fusionsschichten, in die Wasserstoff oder Deuterium diffun diert ist und die in den Halbleiterschichten ausgebildet sind; und Metall-Halbleiter-Verbundschichten, die auf den Halbleiterschichten ausgebildet sind.

Gemäß einem zweiundzwanzigsten Aspekt der Erfindung enthält die Halbleitervorrichtung des zwanzigsten Aspekts oder die Halbleitervorrichtung des einundzwanzigsten Aspekts ferner Seitenwände in Kontakt mit den Seitenflächen der Gate-Struk tur, die auf den Halbleiterschichten ausgebildet sind; und Source/Drain-Gebiete, die in einem Abschnitt der Halbleiter struktur ausgebildet sind, in dem weder die Gate-Struktur ausgebildet ist noch die Seitenwände ausgebildet sind.

In dem Verfahren des ersten Aspekts der Erfindung kann durch Einführen der Wasserstoff-Ionen oder der Deuterium-Ionen in den Halbleiterfilm durch die Wärmebehandlung in dem späteren Schritt ein polykristalliner Film wenigstens teilweise mit einer gekörnten Kornschicht ausgebildet werden. Die gekörnte Kornschicht besitzt viele Korngrenzen, die in mehreren Rich tungen verlaufen, einschließlich einer Korngrenze, die nicht entlang der Richtung der Filmdicke des polykristallinen Films verläuft. Dementsprechend diffundiert das in den polykristal linen Film eingeführte Dotierungsmittel entlang vieler in mehreren Richtungen verlaufender Korngrenzen in der gekörnten Kornschicht in mehrere Richtungen. Somit kann die Menge des Dotierungsmittels, das eine Grenzfläche zwischen der Gate- Elektrode und dem Gate-Isolierfilm erreicht, verringert wer den. Im Ergebnis kann die durch das Eindringen des Dotie rungsmittels verursachte Schwankung der Schwellenspannung angemessen unterdrückt werden, ohne die Störstellenkonzentra tion in der Gate-Elektrode zu senken.

Wenn ferner durch Ausführen einer Wärmebehandlung Störstellen wie etwa Sauerstoff, Kohlenstoff und Fluor in das Gate ge mischt sind, werden diese Störstellen an die in das Gate ein geführten Wasserstoff-Atome oder Deuterium-Atome gebunden, wobei sie verdampfen, so daß die Störstellen aus dem Gate entfernt werden können. Im Ergebnis kann ein Steigen des Wi derstands der Gate-Elektrode unterdrückt werden.

Das Verfahren des zweiten Aspekts der Erfindung kann eine Wirkung des Lösens einer verformten Bindung der Halbleiter- Atome in einem Gebiet, in dem der Druck konzentriert ist, erzeugen. Dieses Verfahren erzeugt außerdem eine Wirkung des Entfernens von in die Source/Drain-Gebiete gemischten Stör stellen mit den Wasserstoff-Atomen oder Deuterium-Atomen.

Ferner erzeugt dieses Verfahren eine Wirkung der Unterdrückung der Erzeugung eines Eindringabschnitts der Me tall-Halbleiter-Verbundschicht in der Nähe eines Abschnitts unter dem Gate-Isolierfilm oder in der Nähe einer Grenzfläche zwischen dem Isolationsisolierfilm und dem Halbleitersub strat. Außerdem erzeugt dieses Verfahren eine Wirkung des Entfernens eines auf dem Source/Drain-Gebiet mit den Wasser stoff-Ionen oder Deuterium-Ionen gebildeten ursprünglichen Oxidfilms.

Da in dem Verfahren des dritten Aspekts der Erfindung der Schritt des Einführens der Wasserstoff-Ionen oder der Deute rium-Ionen in den Halbleiterfilm und der Schritt des Einfüh rens der Wasserstoff-Ionen oder der Deuterium-Ionen in das Halbleitersubstrat im gleichen Prozeß ausgeführt werden, kann ein Herstellungsprozeß im Vergleich zu dem Fall, in dem diese Schritte in verschiedenen Prozessen ausgeführt werden, ver einfacht werden.

Da in dem Verfahren des vierten Aspekts der Erfindung die Halbleiterschicht, in die die Störstellen eingeführt werden, auf dem Verlängerungsgebiet ausgebildet wird, kann ein Stei gen des Flächenwiderstands des Verlängerungsgebiets mit der Halbleiterschicht mit niedrigem Widerstand selbst dann unter drückt werden, wenn das Verlängerungsgebiet zum Unterdrücken der Wirkung des kurzen Kanals in dem Halbleitersubstrat fla cher ausgebildet wird.

In dem Verfahren des fünften Aspekts der Erfindung wird als die erste Wirkung eine Bindung der Halbleiter-Atome in dem Halbleitersubstrat durch die Wärmebehandlung gelöst, wobei die Halbleiter-Atome diffundieren, um einen Druck zu entla sten. Zu diesem Zeitpunkt werden die in das Halbleitersub strat eingeführten Wasserstoff-Atome oder Deuterium-Atome mit einigen der Halbleiter-Atome gekoppelt, um eine ungesättigte Bindung abzuschließen. Im Ergebnis wird die verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem der Druck kon zentriert ist (in der Nähe der durch die Unterseite und die Seitenfläche des Isolationsisolierfilms definierten Ecke, in der Nähe der durch die Seitenfläche des Isolationsisolier films und die Oberseite des Halbleitersubstrats definierten Ecke und in der Nähe des Stirnabschnitts der Gate-Elektrode), gelöst.

Als die zweite Wirkung werden selbst dann, wenn Störstellen wie etwa Sauerstoff, Kohlenstoff und Fluor in die Source/Drain-Gebiete gemischt sind, die in das Halbleitersub strat eingeführten Wasserstoff-Atome oder Deuterium-Atome durch Ausführen einer Wärmebehandlung mit diesen Störstellen gekoppelt, wobei sie verdampfen, so daß die obengenannten Störstellen aus dem Halbleitersubstrat entfernt werden kön nen.

Als die dritte Wirkung wird in der Nähe eines Abschnitts un ter dem Gate-Isolierfilm und in der Nähe der Grenzfläche zwi schen dem Isolationsisolierfilm und dem Halbleitersubstrat eine Wasserstoffdiffusionsschicht oder eine Deuteriumdiffu sionsschicht ausgebildet. Da die Silicidierungsreaktion in diesen Gebieten im Vergleich zu anderen Gebieten unterdrückt wird, kann die Erzeugung des Eindringabschnitts der Metall- Halbleiter-Verbundschicht unterdrückt werden.

Als die vierte Wirkung wird der ursprüngliche Oxidfilm selbst dann, wenn er auf den freiliegenden Source/Drain-Gebieten gebildet wird, durch die in das Halbleitersubstrat eingeführ ten Wasserstoff-Ionen oder Deuterium-Ionen, die zu H₂O werden und verdampfen, reduziert. Aus diesem Grund kann der auf den Source/Drain-Gebieten gebildete ursprüngliche Oxidfilm wirk sam entfernt werden. Somit kann der Widerstandswert der spä ter auf den Source/Drain-Gebieten auszubildenden Metall-Halb leiter-Verbundschicht verringert werden.

In dem Verfahren des sechsten Aspekts der Erfindung wird eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem der Druck konzentriert ist, genauer, in der Nähe der durch die Unterseite und die Seitenfläche des Isolationsiso lierfilms definierten Ecke, gelöst.

In dem Verfahren des siebenten Aspekts der Erfindung wird eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, genauer, in der Nähe der durch die Seitenfläche des Isolationsisolierfilms und durch die Hauptoberfläche der Halbleiterschicht definierten Ecke, gelöst.

In dem Verfahren des achten Aspekts der Erfindung wird eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, genauer, in der Umgebung des Stirnabschnitts der Gate-Elektrode, gelöst.

In dem Verfahren des neunten Aspekts der Erfindung kann in der Wärmebehandlung die Menge des in dem Halbleitersubstrat verbleibenden und nicht verdampfenden Wasserstoffs oder Deu teriums erhöht werden.

Da in dem Verfahren des zehnten Aspekts der Erfindung die Halbleiterschicht, in die die Störstellen eingeführt werden, auf dem Verlängerungsgebiet ausgebildet wird, kann eine Zu nahme des Flächenwiderstands des Verlängerungsgebiets mit der Halbleiterschicht mit niedrigem Widerstand selbst dann unter drückt werden, wenn das Verlängerungsgebiet zum Unterdrücken der Wirkung des kurzen Kanals in dem Halbleitersubstrat fla cher ausgebildet wird.

Das Verfahren des elften Aspekts der Erfindung kann eine Wir kung des Lösens einer verformten Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, erzeugen. Dieses Verfahren erzeugt außerdem eine Wirkung des Entfernens von in die Halbleiterschicht gemischten Störstellen mit den Wasserstoff-Atomen oder Deuterium-Atomen. Ferner erzeugt die ses Verfahren eine Wirkung des Unterdrückens der Erzeugung eines Eindringabschnitts der Metall-Halbleiter-Verbundschicht in der Nähe eines Abschnitts unter dem Gate-Isolierfilm und dergleichen. Außerdem erzeugt dieses Verfahren eine Wirkung des Entfernens eines auf der Halbleiterschicht gebildeten ursprünglichen Oxidfilms mit den Wasserstoff-Ionen oder Deu terium-Ionen.

In dem Verfahren des zwölften Aspekts der Erfindung kann durch Ausbilden der Source/Drain-Gebiete der Flächenwider stand der Source und des Drains weiter verringert und ein noch schnellerer Betrieb erreicht werden.

In der Halbleitervorrichtung des dreizehnten Aspekts der Er findung ist das in die Gate-Elektrode eingeführte Dotierungs mittel in dem Prozeß der Herstellung einer Halbleitervorrich tung in mehreren Richtungen entlang vieler in mehreren Rich tungen verlaufender Korngrenzen in der gekörnten Kornschicht diffundiert. Somit kann die Menge des Dotierungsmittels, das die Grenzfläche zwischen der Gate-Elektrode und dem Gate-Iso lierfilm erreicht, verringert sein. Im Ergebnis kann eine Halbleitervorrichtung geschaffen werden, in der die durch das Eindringen des Dotierungsmittels verursachte Schwankung der Schwellenspannung unterdrückt ist.

Der vierzehnte Aspekt der Erfindung kann in dem Prozeß der Herstellung einer Halbleitervorrichtung eine Wirkung des Lö sens einer verformten Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, erzeugen. Dieser Aspekt der Erfindung erzeugt außerdem eine Wirkung des Ent fernens von in die Source/Drain-Gebiete gemischten Störstel len mit den Wasserstoff-Atomen oder Deuterium-Atomen. Ferner erzeugt dieser Aspekt der Erfindung eine Wirkung des Unter drückens der Erzeugung eines Eindringabschnitts der Metall- Halbleiter-Verbundschicht in der Nähe eines Abschnitts unter dem Gate-Isolierfilm oder in der Nähe der Grenzfläche zwi schen dem Isolationsisolierfilm und dem Halbleitersubstrat. Außerdem erzeugt dieser Aspekt der Erfindung eine Wirkung des Entfernens eines auf den Source/Drain-Gebieten gebildeten ursprünglichen Oxidfilms mit den Wasserstoff-Ionen oder Deu terium-Ionen. Somit kann eine Halbleitervorrichtung geschaf fen werden, deren Leckstrom verringert ist.

Da in der Halbleitervorrichtung des fünfzehnten Aspekts der Erfindung die Halbleiterschicht, in die die Störstellen ein geführt sind, auf dem Verlängerungsgebiet ausgebildet ist, kann eine Zunahme des Flächenwiderstands des Verlängerungsge biets mit der Halbleiterschicht mit niedrigem Widerstand selbst dann unterdrückt werden, wenn das Verlängerungsgebiet zum Unterdrücken der Wirkung des kurzen Kanals in dem Halb leitersubstrat flacher ausgebildet ist.

Der sechzehnte Aspekt der Erfindung kann in dem Prozeß der Herstellung einer Halbleitervorrichtung eine Wirkung des Lö sens einer verformten Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, erzeugen. Dieser Aspekt der Erfindung erzeugt außerdem eine Wirkung des Ent fernens von in die Source/Drain-Gebiete gemischten Störstel len mit den Wasserstoff-Atomen oder Deuterium-Atomen. Ferner erzeugt dieser Aspekt der Erfindung eine Wirkung des Unter drückens der Erzeugung eines Eindringabschnitts der Metall- Halbleiter-Verbundschicht in der Nähe eines Abschnitts unter dem Gate-Isolierfilm oder in der Nähe der Grenzfläche zwi schen dem Isolationsisolierfilm und dem Halbleitersubstrat. Außerdem erzeugt dieser Aspekt der Erfindung eine Wirkung des Entfernens eines auf den Source/Drain-Gebieten gebildeten ur sprünglichen Oxidfilms mit den Wasserstoff-Ionen oder Deute rium-Ionen. Somit kann eine Halbleitervorrichtung mit einem verringerten Leckstrom geschaffen werden.

In der Halbleitervorrichtung des siebzehnten Aspekts der Er findung ist eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, genauer, in der Nähe der durch die Oberseite und die Seitenfläche des Isolationsisolierfilms definierten Ecke, gelöst.

In der Halbleitervorrichtung des achtzehnten Aspekts der Er findung ist eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, genauer, in der Nähe der durch die Seitenfläche des Isolationsisolier films und durch die Hauptoberfläche des Halbleitersubstrats definierten Ecke, gelöst.

In der Halbleitervorrichtung des neunzehnten Aspekts der Er findung ist eine verformte Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, genauer, in der Nähe des Stirnabschnitts der Gate-Elektrode, gelöst.

Da in der Halbleitervorrichtung des zwanzigsten Aspekts der Erfindung die Halbleiterschicht, in die die Störstellen ein geführt sind, auf dem Verlängerungsgebiet ausgebildet ist, kann ein Steigen des Flächenwiderstands des Verlängerungsge biets mit der Halbleiterschicht mit niedrigem Widerstand selbst dann unterdrückt werden, wenn das Verlängerungsgebiet in der Halbleiterschicht zum Unterdrücken der Wirkung des kurzen Kanals flacher ausgebildet ist.

Der einundzwanzigste Aspekt des Erfindung kann eine Wirkung des Lösens einer verformten Bindung der Halbleiter-Atome in einem Gebiet, in dem ein Druck konzentriert ist, erzeugen.

Dieser Aspekt der Erfindung erzeugt außerdem eine Wirkung des Entfernens von in die Halbleiterschicht gemischten Störstel len mit den Wasserstoff-Atomen oder Deuterium-Atomen. Ferner erzeugt dieser Aspekt der Erfindung eine Wirkung des Unter drückens der Erzeugung eines Eindringabschnitts der Metall- Halbleiter-Verbundschicht in der Nähe eines Abschnitts unter dem Gate-Isolierfilm und dergleichen. Außerdem erzeugt dieser Aspekt der Erfindung eine Wirkung des Entfernens eines auf der Halbleiterschicht gebildeten ursprünglichen Oxidfilms mit den Wasserstoff-Ionen oder Deuterium-Ionen. Somit kann eine Halbleitervorrichtung mit einem verringerten Leckstrom ge schaffen werden.

In der Halbleitervorrichtung des zweiundzwanzigsten Aspekts der Erfindung kann durch Ausbilden der Source/Drain-Gebiete der Flächenwiderstand der Source und des Drains weiter ver ringert werden und ein noch schnellerer Betrieb erreicht wer den.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1-10 Querschnitte von Schritten eines Verfahrens zur Herstellung eines MOSFETs gemäß einer ersten be vorzugten Ausführungsform der Erfindung;

Fig. 11-17 Querschnitte von Schritten eines Verfahrens zur Herstellung eines MOSFETs gemäß einer zweiten be vorzugten Ausführungsform der Erfindung;

Fig. 18 eine graphische Darstellung einer Beziehung zwi schen der Schrittweite eines aktiven Gebiets und einem pn-Übergangs-Leckstrom;

Fig. 19 eine graphische Darstellung einer Beziehung zwi schen der Tiefe eines pn-Übergangs und der Höhe der Leckströme;

Fig. 20-24 Querschnitte von Schritten eines Verfahrens zur Herstellung eines MOSFETs gemäß einer dritten be vorzugten Ausführungsform der Erfindung;

Fig. 25 einen Querschnitt eines Schrittes in einem Verfahren zur Herstellung eines MOSFETs gemäß ei ner ersten Abwandlung der dritten bevorzugten Ausführungsform der Erfindung;

Fig. 26, 27 Querschnitte von Schritten eines Verfahrens zur Herstellung eines MOSFETs gemäß einer zweiten Ab wandlung der dritten bevorzugten Ausführungsform der Erfindung;

Fig. 28 den bereits erwähnten Querschnitt einer Struktur eines allgemeinen MOSFETs, in dem Kobaltsilicid ausgebildet ist; und

Fig. 29-35 die bereits erwähnten Querschnitte von Schritten eines Verfahrens zur Herstellung eines in der Einleitung erwähnten MOSFETs.

Erste bevorzugte Ausführungsform

Die Fig. 1 bis 10 sind Querschnitte von Schritten eines Ver fahrens zur Herstellung eines N-MOSFETs gemäß der ersten be vorzugten Ausführungsform der Erfindung. Wie in Fig. 1 ge zeigt ist, wird zunächst mit einer wohlbekannten Grabenisola tionstechnik an einer Oberseite eines Siliciumsubstrats 1 selektiv eine STI 2 ausgebildet. Nachfolgend wird eine Ione nimplantation ausgeführt, um eine Wanne, eine Kanalsperr schicht und eine Kanaldotierungsschicht (die sämtlich nicht gezeigt sind) auszubilden. Nachfolgend wird durch ein thermi sches Oxidationsverfahren in einem durch die STI 2 definier ten Elementausbildungsgebiet (aktiven Gebiet) auf der Ober seite des Siliciumsubstrats 1 ein Siliciumoxidfilm 20 ausge bildet. Nachfolgend wird mit dem CVD-Verfahren ein amorpher Siliciumfilm 21 vollständig abgeschieden. Daraufhin werden durch Ionenimplantation in den amorphen Siliciumfilm 21 Phos phor-Ionen 22 implantiert, um den Widerstand einer Gate-Elek trode zu senken.

Wie in Fig. 2 gezeigt ist, werden im nächsten Schritt durch Ionenimplantation Wasserstoff-Ionen 40 mit hoher Konzentra tion in den amorphen Siliciumfilm 21 implantiert. Die Dosis der Wasserstoff-Ionen 40 beträgt etwa 1 × 1015 bis 1 × 101 cm². Mit dieser Ionenimplantation der Wasserstoff- Ionen 40 wird in dem amorphen Siliciumfilm 21 eine Wasser stoff-Ionen-Implantationsschicht 41 ausgebildet. Obgleich Fig. 2 einen Fall zeigt, in dem die Wasserstoff-Ionen-Implan tationsschicht 41 nur in einer mittleren Schicht des amorphen Siliciumfilms 21 ausgebildet wird, kann die Wasserstoff-Io nen-Implantationsschicht 41 ferner nur in einer oberen Schicht oder nur in einer unteren Schicht ausgebildet werden. Außerdem kann die Wasserstoff-Ionen-Implantationsschicht 41 in der Weise ausgebildet werden, daß sie von der Oberseite bis zur Unterseite des amorphen Siliciumfilms 21 verläuft. Anstelle der Ionenimplantation kann mit Radikalstrahlen von Wasserstoff-Atomen ein Wasserstoffradikal in das amorphe Si liciumfilm 21 eingeführt werden. Dies betrifft auch die spä ter diskutierte zweite und dritte bevorzugte Ausführungsform. Die Radikalstrahlen können mit wohlbekannten Verfahren unter Verwendung einer ECR-Plasmaquelle oder einer HF-Plasmaquelle, eines Heizfadensystems oder dergleichen erzeugt werden.

Wie in Fig. 3 gezeigt ist, wird im nächsten Schritt eine Wär mebehandlung bei etwa 400 bis 600°C in einer Stickstoffatmo sphäre oder in einer Argonatmosphäre ausgeführt. Beispiels weise wird die Wärmebehandlung bei etwa 550°C ausgeführt, bei denen die Kristallisation des amorphen Siliciums beginnt. Bei dieser Wärmebehandlung wird in einem von dem Abschnitt, in dem die Wasserstoff-Ionen-Implantationsschicht 41 ausge bildet ist, verschiedenen Abschnitt des amorphen Silicium films 21 ein säulenförmiges Korn mit einer Korngrenze, die entlang einer Richtung der Filmdicke des amorphen Silicium films 21 verläuft, ausgebildet. Da andererseits in der Was serstoff-Ionen-Implantationsschicht 41 eine ungesättigte Bin dung des Siliciumatoms durch das Wasserstoff-Atom abgeschlos sen ist, ist die Kristallisationsgeschwindigkeit in der Was serstoff-Ionen-Implantationsschicht 41 niedriger als in dem anderen Abschnitt des amorphen Siliciumfilms 21. Um ein ge körntes Korn auszubilden, wird im Ergebnis die Größe des durch Kristallisation in der Wasserstoff-Ionen-Implantations schicht 41 ausgebildeten Korns kleiner als die des durch Kri stallisation in dem anderen Abschnitt ausgebildeten säulen förmigen Korns. Wie in Fig. 3 gezeigt ist, besitzt ein durch Ausführen der Wärmebehandlung über dem amorphen Siliciumfilm 21 ausgebildeter Polysiliciumfilm 44a säulenförmige Korn schichten 43 in der oberen und unteren Schicht und eine ge körnte Kornschicht 42 in der mittleren Schicht. Ferner be sitzt die gekörnte Kornschicht 42 viele Korngrenzen, die in mehreren Richtungen verlaufen, wie etwa eine Korngrenze, die entlang einer Richtung der Filmdicke des Polysiliciumfilms 44a verläuft und eine Korngrenze, die entlang einer anderen Richtung als der der Filmdicke des Polysiliciumfilms 44a ver läuft.

Wie in Fig. 4 gezeigt ist, werden der Polysiliciumfilm 44a und der Siliciumoxidfilm 20 im nächsten Schritt durch Photo lithographie und anisotropes Trockenätzen strukturiert, um eine Gate-Elektrode 44 und einen Gate-Isolierfilm 3 auszubil den. Nachfolgend wird mit dem CVD-Verfahren ein Isolierfilm auf Siliciumoxidbasis wie etwa ein TEOS-Film 23 vollständig abgeschieden.

Anstelle der Kristallisation des amorphen Siliciums durch Ausführen der Wärmebehandlung vor der Gate-Strukturierung (Fig. 3) kann es einen Fall geben, in dem die Kristallisation des amorphen Siliciums, wie in Fig. 10 gezeigt ist, durch Einstellen der Temperatur für diese Abscheidung auf etwa 400 bis 600°C gleichzeitig mit dem Abscheiden des TEOS-Films 23 ausgeführt wird.

Wie in Fig. 5 gezeigt ist, wird der TEOS-Film 23 im nächsten Schritt anisotrop geätzt, um auf den Seitenflächen einer Gate- Struktur, die den Gate-Isolierfilm 3 und die Gate-Elektrode 44 enthält, erste Distanzfilme 7 auszubilden. Nachfolgend werden Arsen-Ionen 24 implantiert, um an der Oberseite des Siliciumsubstrats 1 ein Verlängerungsgebiet 10 auszubilden. Ferner werden Bor-Ionen 25 implantiert, um in dem Silicium substrat 1 ein (nicht gezeigtes) Vertiefungsimplantationsge biet auszubilden.

Wie in Fig. 6 gezeigt ist, werden im nächsten Schritt mit dem CVD-Verfahren in dieser Reihenfolge ein TEOS-Film 26 und ein Siliciumnitridfilm 27 vollständig abgeschieden. Wie in Fig. 7 gezeigt ist, werden im nächsten Schritt der Siliciumnitrid film 27 und der TEOS-Film 26 anisotrop geätzt, um die Seiten wände 9 und die zweiten Distanzfilme 8 auszubilden. Die zwei ten Distanzfilme 8 werden auf den Seitenflächen der ersten Distanzfilme 7 und auf der Oberseite des Siliciumsubstrats 1 ausgebildet. Die Seitenwände 9 werden auf den Seitenflächen der Gate-Elektrode 44 mit den dazwischenliegenden ersten und zweiten Distanzfilmen 7 und 8 ausgebildet. Nachfolgend werden Arsen-Ionen 28 implantiert, um an der Oberseite des Silicium substrats 1 Source/Drain-Gebiete 11 auszubilden. Nachfolgend wird bei 1100°C ein RTA ausgeführt, um die Arsen-Ionen 24 und 28 und die Bor-Ionen 25 elektrisch zu aktivieren. Bei dieser Wärmebehandlung wird das Siliciumsubstrat 1 von den durch die Ionenimplantation verursachten Defekten geheilt.

Wie in Fig. 8 gezeigt ist, werden im nächsten Schritt zum Amorphisieren der Oberseiten der Source/Drain-Gebiete 11, mit anderen Worten, für die Voramorphisierung, (nicht gezeigte) Germanium-Ionen implantiert. Nachfolgend wird beispielsweise durch Zerstäuben in der Argonatmosphäre ein (nicht gezeigter) auf den Oberflächen der Source/Drain-Gebiete 11 gebildeter ursprünglicher Oxidfilm entfernt. Nachfolgend werden in die ser Reihenfolge ein Kobaltfilm 29 und ein Titannitridfilm 30 vollständig abgeschieden. Anstelle des Titannitridfilms 30 kann ein Wolframnitridfilm ausgebildet werden.

Wie in Fig. 9 gezeigt ist, wird im nächsten Schritt bei 400°C das erste RTA ausgeführt. Nachfolgend werden der Ti tannitridfilm 30 und derjenige Kobaltfilm 29, der nicht rea giert hat, entfernt, woraufhin bei 700°C das zweite RTA aus geführt wird. Dadurch wird eine Oberseite der Gate-Elektrode 44 silicidiert, um eine Kobaltsilicidschicht 6 auszubilden, während die Unterseiten der Source/Drain-Gebiete 11 silici diert werden, um die Kobaltsilicidschichten 12 auszubilden.

Somit wird in dem Verfahren zur Herstellung eines MOSFETs gemäß der ersten bevorzugten Ausführungsform durch Ausbilden der Wasserstoff-Ionen-Implantationsschicht 41 während des Einführens der Wasserstoff-Ionen 40 in den amorphen Silicium film 21 der Polysiliciumfilm 44a, der wenigstens teilweise die gekörnte Kornschicht 42 besitzt, während der Wärmebehand lung in dem späteren Schritt ausgebildet. Wie in Fig. 3 ge zeigt ist, besitzt die gekörnte Kornschicht 42 viele Korn grenzen, die in mehreren Richtungen verlaufen, einschließlich der Korngrenze, die nicht entlang der Richtung der Filmdicke des Polysiliciumfilms 44a verläuft. Dementsprechend diffun diert das in den Polysiliciumfilm 44a und in die Gate-Elek trode 44 eingeführte Dotierungsmittel in der gekörnten Korn schicht 42 entlang vieler in mehreren Richtungen verlaufender Korngrenzen in mehrere Richtungen. Somit kann die Menge des Dotierungsmittels, das eine Grenzfläche zwischen der Gate- Elektrode 44 und dem Gate-Isolierfilm 3 erreicht, verringert werden. Im Ergebnis kann die durch das Eindringen des Dotie rungsmittels verursachte Schwankung der Schwellenspannung angemessen unterdrückt werden, ohne die Störstellenkonzentra tion in der Gate-Elektrode 44 zu senken.

Ferner werden, wenn Störstellen wie etwa Sauerstoff, Kohlen stoff und Fluor in das Gate gemischt sind, diese Störstellen an das Silicium gebunden, so daß sie einen Isolator bilden, der dadurch ein Problem des höheren Widerstands der Gate- Elektrode verursacht. Da in dem Verfahren zur Herstellung eines MOSFETs gemäß der ersten bevorzugten Ausführungsform die Wärmebehandlung aber bei 200°C oder höher ausgeführt wird, werden die in das Gate eingeführten Wasserstoff-Atome (oder die später diskutierten Deuterium-Atome) an diese Stör stellen gebunden, woraufhin sie verdampfen, um dadurch die obengenannten Störstellen in dem Gate zu entfernen. Im Ergeb nis kann ein Steigen des Widerstands der Gate-Elektrode ver hindert werden.

Obgleich die obenstehende Diskussion anhand des Falles er folgte, daß in dem Schritt aus Fig. 2 Wasserstoff-Ionen 40 in den amorphen Siliciumfilm 21 implantiert werden, können an stelle der Wasserstoff-Ionen (H+) Deuterium-Ionen (D+) implan tiert werden. Dies betrifft auch die später diskutierte zweite und dritte bevorzugte Ausführungsform. Wenn die Tempe ratur der Wärmebehandlung für die Kristallisation steigt, wird die Si-H-Bindung aufgebrochen, wobei die Wasserstoff- Atome in dem Polysiliciumfilm 44a in Moleküle (H₂) umgewan delt werden, die aus dem Film verdampfen. Daraufhin werden die verbleibenden Silicium-Atome an die anderen Silicium- Atome gebunden, um eine Si-Si-Bindung zu erzeugen, wodurch das Silicium unangemessen hoch polykristallisiert. Da die Bindungsenergie der Si-D-Bindung höher als die der Si-H-Bin dung ist, ist die Menge der durch die Wärmebehandlung ver dampfenden Deuterium-Moleküle (D₂) bei der Wärmebehandlung bei der gleichen Temperatur kleiner als die der Wasserstoff- Moleküle. Im Ergebnis kann eine unangemessen hohe Umwandlung in Polysilicium (mit anderen Worten Säulenbildung) ebenfalls unterdrückt werden. Somit ermöglicht die Verwendung der Deu terium-Ionen beim Ausbilden des gekörnten Korns die Wärmebe handlung bei höherer Temperatur.

Obgleich die obenstehende Diskussion in dem Fall erfolgte, daß die Wärmebehandlung zur Kristallisation in der Stick stoffatmosphäre oder Argonatmosphäre ausgeführt wird, kann die Wärmebehandlung in der Wasserstoffatmosphäre (oder Deute riumatmosphäre, wenn die Deuterium-Ionen implantiert werden) ausgeführt werden. Dies erhöht die Menge des in dem Polysili ciumfilm 44a verbleibenden Wasserstoffs oder Deuteriums und fördert dadurch die Ausbildung des gekörnten Korns.

Zweite bevorzugte Ausführungsform

Die Fig. 11 bis 17 sind Querschnitte von Schritten eines Ver fahrens zur Herstellung eines N-MOSFETs gemäß der zweiten bevorzugten Ausführungsform der Erfindung. Zunächst wird durch die gleichen Prozeßschritte wie in der ersten bevorzug ten Ausführungsform die in Fig. 1 gezeigte Struktur erzeugt. Wie in Fig. 11 gezeigt ist, werden im nächsten Schritt der amorphe Siliciumfilm 21 und der Siliciumoxidfilm 20 durch Photolithographie und anisotropes Trockenätzen strukturiert, um eine Gate-Elektrode 50 und den Gate-Isolierfilm 3 auszu bilden.

Wie in Fig. 12 gezeigt ist, wird im nächsten Schritt mit dem CVD-Verfahren der TEOS-Film 23 vollständig abgeschieden. An stelle des TEOS-Films 23 kann ein HTO-Film, ein Siliciumoxi nitridfilm, ein Siliciumnitridfilm oder ein Mehrschichtfilm aus diesen Filmen ausgebildet werden. Nachfolgend wird der TEOS-Film 23 anisotrop geätzt, um auf den Seitenflächen einer Gate-Struktur, die den Gate-Isolierfilm 3 und die Gate-Elek trode 50 umfaßt, die ersten Distanzfilme 7 auszubilden. Nach folgend werden Arsen-Ionen 24 implantiert, um an der Ober seite des Siliciumsubstrats 1 das Verlängerungsgebiet 10 aus zubilden. Ferner werden die Bor-Ionen 25 implantiert, um in dem Siliciumsubstrat 1 das (nicht gezeigte) Vertiefungsim plantationsgebiet auszubilden.

Wie in Fig. 13 gezeigt ist, werden im nächsten Schritt durch Ionenimplantation Wasserstoff-Ionen 51 mit hoher Konzentra tion in das Siliciumsubstrat 1 und in die Gate-Elektrode 50 implantiert. Die Dosis der Wasserstoff-Ionen beträgt etwa 1 × 10¹³ bis 1 × 10¹⁵ cm^-2. Bei dieser Ionenimplantation der Wasserstoff-Ionen 51 wird in einem unteren Abschnitt der Gate-Elektrode 50 eine Wasserstoff-Ionen-Implantationsschicht 52 ausgebildet, während in dem Siliciumsubstrat 1 eine Was serstoff-Ionen-Implantationsschicht 53 ausgebildet wird. In Fig. 13 wird die Wasserstoff-Ionen-Implantationsschicht 53 in der Tiefe ausgebildet, die die Nähe der durch eine Unterseite und eine Seitenfläche der STI 2 definierten Ecke enthält.

Mit Bezug auf Fig. 14 können zusätzlich zu dem Schritt aus Fig. 13 oder anstelle des Schrittes aus Fig. 13 die weiteren Wasserstoff-Ionen-Implantationsschichten 54 und 55 ausgebil det werden. Die Wasserstoff-Ionen-Implantationsschicht 54 wird an einer Oberseite der Gate-Elektrode 50 ausgebildet. Die Wasserstoff-Ionen-Implantationsschicht 55 wird an der Oberseite des Siliciumsubstrats 1 einschließlich in der Nähe einer durch die Seitenfläche der STI 2 und die Oberseite des Siliciumsubstrats 1 definierten Ecke und in der Nähe eines Stirnabschnitts der Gate-Elektrode 50 ausgebildet.

Wie in Fig. 15 gezeigt ist, werden im nächsten Schritt mit dem CVD-Verfahren in dieser Reihenfolge ein TEOS-Film und ein Siliciumnitridfilm vollständig abgeschieden, woraufhin diese Filme anisotrop geätzt werden, um die Seitenwände 9 und die zweiten Distanzfilme 108 auszubilden. Die aus amorphem Sili cium hergestellte Gate-Elektrode 50 wird bei der Temperatur zum Abscheiden des TEOS-Films und des Siliciumnitridfilms kristallisiert und in die Gate-Elektrode 44 mit der gekörnten Kornschicht umgewandelt. Dies erzielt die gleiche Wirkung wie in der ersten bevorzugten Ausführungsform.

Ferner diffundieren die in den Schritten aus Fig. 13 und 14 in das Siliciumsubstrat 1 eingeführten Wasserstoff-Ionen 51 bei der Temperatur zum Abscheiden des TEOS-Films und des Si liciumnitridfilms in das Siliciumsubstrat 1. Daraufhin werden einige der Wasserstoff-Atome miteinander verbunden und in Wasserstoff-Moleküle umgewandelt, die verdampfen, während andere Wasserstoff-Atome in der Nähe der Grenzfläche zwischen der STI 2 und dem Siliciumsubstrat 1 bleiben. Dadurch wird eine Wasserstoffdiffusionsschicht 57 ausgebildet. Ferner verbleiben weitere Wasserstoff-Atome in der Nähe einer Grenz fläche zwischen dem zweiten Distanzfilm 8 und dem Silicium substrat 1 und in der Nähe einer Grenzfläche zwischen dem Gate-Isolierfilm 3 und dem Siliciumsubstrat 1. Dadurch wird eine Wasserstoffdiffusionsschicht 56 ausgebildet.

Wie in Fig. 16 gezeigt ist, werden im nächsten Schritt Arsen- Ionen implantiert, um an der Oberseite des Siliciumsubstrats 1 die Source/Drain-Gebiete 11 auszubilden. Nachfolgend wird ein RTA zum Aktivieren des eingeführten Dotierungsmittels ausgeführt. Nachfolgend werden Germanium-Ionen implantiert, die die Voramorphisierung bewirken. Anschließend wird ein auf den Oberflächen der Source/Drain-Gebiete 11 gebildeter ur sprünglicher Oxidfilm entfernt. Nachfolgend werden in dieser Reihenfolge ein Kobaltfilm und ein Titannitridfilm vollstän dig abgeschieden. Das erste RTA wird bei 450°C ausgeführt, woraufhin der Titannitridfilm und derjenige Kobaltfilm, der nicht reagiert hat, entfernt werden. Danach wird bei 700°C das zweite RTA ausgeführt. Dadurch wird die Oberseite der Gate-Elektrode 44 silicidiert, um die Kobaltsilicidschicht 6 auszubilden, während die Oberseiten der Source/Drain-Gebiete 11 ebenfalls silicidiert werden, um eine Kobaltsilicidschicht 58 auszubilden.

Obgleich die obenstehende Diskussion für den Fall erfolgte, daß die Wasserstoff-Ionen 51 vor dem Schritt des Ausbildens des zweiten Distanzfilms 8 und der Seitenwände 9 (Fig. 15) implantiert werden, können ferner die Wasserstoff-Ionen 51 wie in Fig. 17 gezeigt implantiert werden, nachdem der zweite Distanzfilm 8 und die Seitenwände 9 ausgebildet werden, wor aufhin bei 200 bis 600°C die Wärmebehandlung ausgeführt wird.

Somit kann in dem Verfahren zur Herstellung eines MOSFETs gemäß der zweiten bevorzugten Ausführungsform neben der Wir kung der ersten bevorzugten Ausführungsform die folgende Wir kung erzielt werden. Die erste Wirkung ist wie folgt. Die Si- Si-Bindungen der Silicium-Atome in dem Siliciumsubstrat 1 werden durch die Wärmebehandlung aufgebrochen, wobei die Si licium-Atome thermisch diffundieren und so einen Druck entla sten. Ferner werden gleichzeitig die Wasserstoff-Atome in den Wasserstoffdiffusionsschichten 56 und 57 an einige der Sili cium-Atome gebunden, um eine Si-H-Bindung auszubilden, die die ungesättigte Bindung abschließt. Im Ergebnis wird eine verformte Bindung der Silicium-Atome in einem Gebiet, in dem der Druck konzentriert ist (in der Nähe der durch die Unter seite und die Seitenfläche der STI 2 definierten Ecke, in der Nähe der durch die Seitenfläche der STI 2 und die Oberseite des Siliciumsubstrats 1 definierten Ecke und in der Nähe des Stirnabschnitts der Gate-Elektrode 50), gelöst.

Die zweite Wirkung ist wie folgt. Wenn in die Source/Drain- Gebiete 11 Störstellen wie etwa Sauerstoff, Kohlenstoff und Fluor gemischt sind, werden diese Störstellen an das Silicium gebunden und bilden einen Isolator, der ein Problem des höhe ren Widerstands der Source/Drain-Gebiete und eines Steigens des Leckstroms verursacht. Da aber die Wärmebehandlung in dem Verfahren zur Herstellung eines MOSFETs gemäß der zweiten bevorzugten Ausführungsform bei 200°C oder höher ausgeführt wird, werden die in das Siliciumsubstrat 1 eingeführten Was serstoff-Atome an diese Störstellen gebunden, wobei sie ver dampfen, so daß die obengenannten Störstellen aus dem Sili ciumsubstrat 1 entfernt werden können.

Mit der zweiten Wirkung kann die Kobaltsilicidschicht 58 mit ausgezeichneter Kristallinität ausgebildet werden und folg lich selbst dann, wenn die Kobaltsilicidschicht 58 in einem schmalen Gebiet von etwa 0,15 µm oder weniger ausgebildet wird, ein Bruch des Drahts verhindert werden.

Die dritte Wirkung ist wie folgt. Die Wasserstoffdiffusions schicht 56 wird unter dem ersten und dem zweiten Distanzfilm 7 und 8 und dem Gate-Isolierfilm 3 ausgebildet, während die Wasserstoffdiffusionsschicht 57 in der Nähe der Grenzfläche zwischen der STI 2 und dem Siliciumsubstrat 1 ausgebildet wird. Da die Silicium-Atome und die Wasserstoff-Atome in den Wasserstoffdiffusionsschichten 56 und 57 aneinander gebunden sind und eine Si-H-Bindung bilden, wird die Silicidierungs reaktion in diesen Gebieten im Vergleich zu anderen Gebieten unterdrückt. Somit kann die Erzeugung der Eindringabschnitte 114 und 115 der Kobaltsilicidschicht 112, die bei dem in der Einleitung erwähnten Verfahren ein Problem darstellt, unter drückt werden.

Die vierte Wirkung ist wie folgt. Selbst wenn auf den frei liegenden Source/Drain-Gebieten 11 der ursprüngliche Oxidfilm gebildet wird, wird dieser durch die in das Siliciumsubstrat 1 eingeführten Wasserstoff-Ionen 51, die zu H₂O werden und verdampfen, reduziert. Aus diesem Grund kann der auf den Source/Drain-Gebieten 11 gebildete ursprüngliche Oxidfilm wirksam entfernt werden. Somit kann der Widerstandswert der später auf den Source/Drain-Gebieten 11 auszubildenden Ko baltsilicidschicht 58 gesenkt werden.

Da ferner das RTA zum Ausbilden der Kobaltsilicidschicht 58 und die anderen Wärmebehandlungen in der Wasserstoffatmo sphäre (oder Deuteriumatmosphäre, falls die Deuterium-Ionen implantiert werden) ausgeführt werden, kann die Menge des in dem Siliciumsubstrat 1 verbleibenden Wasserstoffs und Deute riums erhöht werden, was die obengenannten Wirkungen ver stärkt.

Fig. 18 ist eine graphische Darstellung einer Beziehung zwi schen der Schrittweite des aktiven Gebiet und einem pn-Über gangs-Leckstrom. Wenn die Schrittweite des aktiven Gebiets mit der Miniaturisierung der Halbleitervorrichtungen schmaler wird, steigen die Drücke in der Nähe der durch die Unterseite und die Seitenfläche der STI 2 definierten Ecke und in der Nähe der durch die Seitenfläche der STI 2 und die Oberseite des Siliciumsubstrats 1 definierten Ecke, so daß der pn-Über gangs-Leckstrom ebenfalls steigt. Aus Fig. 18 ist aber zu sehen, daß in dem Verfahren zur Herstellung eines MOSFETs gemäß der zweiten bevorzugten Ausführungsform ein Steigen des pn-Übergangs-Leckstroms im Vergleich zu dem in der Einleitung erwähnten Fall hauptsächlich durch die erste und zweite Wir kung unterdrückt wird.

Fig. 19 ist ein Graph, der eine Beziehung zwischen der Tiefe des Source/Drain-Gebietes 11 (einem pn-Übergang) von der Oberseite des Siliciumsubstrats 1 und der Höhe der Leckströme zeigt. Wenn die Tiefe des pn-Übergangs in der in der Einlei tung erwähnten Technik schmaler als 0,05 µm wird, steigt der Leckstrom stark an, da der in Fig. 35 gezeigte Eindringab schnitt 115 der Kobaltsilicidschicht 112 die Verarmungs schicht des pn-Übergangs erreicht. Dagegen ist in Fig. 19 zu sehen, daß in dem Verfahren zur Herstellung eines MOSFETs gemäß der zweiten bevorzugten Ausführungsform der Leckstrom in einem Gebiet, in dem die Tiefe des pn-Übergangs 0,05 µm oder weniger beträgt, durch die erste und zweite Wirkung ver ringert wird.

Da es ferner in bezug auf die Wirkungen in der zweiten bevor zugten Ausführungsform keinen Unterschied macht, ob der erste und der zweite Distanzfilm 7 und 8 vorgesehen sind, können diese Filme vorgesehen werden oder nicht vorgesehen werden, um die Wirkungen der zweiten bevorzugten Ausführungsform der Erfindung zu erreichen.

Dritte bevorzugte Ausführungsform

Die Fig. 20 bis 24 sind Querschnitte von Schritten eines Ver fahrens zur Herstellung eines N-MOSFETs gemäß einer dritten bevorzugten Ausführungsform der Erfindung. Wie in Fig. 20 gezeigt ist, wird zunächst mit der wohlbekannten Grabenisola tionstechnik an der Oberseite des Siliciumsubstrats 1 selek tiv die STI 2 ausgebildet. Nachfolgend wird eine Ionenimplan tation ausgeführt, um eine Wanne, eine Kanalsperrschicht und eine Kanaldotierungsschicht (die sämtlich nicht gezeigt sind) auszubilden. Nachfolgend wird mit einem wohlbekannten Verfah ren in dem durch die STI 2 definierte Elementausbildungsge biet auf der Oberseite des Siliciumsubstrats 1 selektiv eine Gate-Struktur ausgebildet. Die Gate-Struktur besitzt eine Mehrmetall-Gate-Struktur, in der der Gate-Isolierfilm 3, eine dotierte Polysiliciumschicht 60, eine Wolframsilicidschicht 61, eine Wolframnitridschicht 62, eine Wolframschicht 63 und ein Isolierfilm 64 in dieser Reihenfolge geschichtet sind.

Nachfolgend werden auf den Seitenflächen der Gate-Struktur die ersten Distanzfilme 7 ausgebildet. Der erste Distanzfilm 7 enthält TEOS oder HTO (einen bei hoher Temperatur abge schiedenen Oxidfilm). Nachfolgend werden bei einer Implanta tionsenergie von etwa 0,1 bis 3 keV unter Verwendung der obengenannten Gate-Struktur als Implantationsmaske Arsen-Io nen implantiert, um an der Oberseite des Siliciumsubstrats 1 das selbstjustierende Verlängerungsgebiet 10 auszubilden. Um die Arsen-Ionen zu aktivieren, wird eine RTA ausgeführt. Bei dieser Wärmebehandlung wird das Siliciumsubstrat 1 von den durch die Ionenimplantation verursachten Defekten geheilt und die Oberseite des Siliciumsubstrats 1 rekristallisiert.

Obgleich die Diskussion anhand des Falls der Herstellung ei nes N-MOSFETs erfolgt, wird das Verlängerungsgebiet, wenn ein P-MOSFET ausgebildet wird, durch Implantieren von Indium-Io nen, Bor-Ionen oder BF₂-Ionen anstelle von Arsen-Ionen ausge bildet. Wenn ferner der N-MOSFET und der P-MOSFET auf dem Siliciumsubstrat 1 ausgebildet werden, werden die Gebiete zum Ausbilden der jeweiligen Typen von MOSFETs abwechselnd mit einem Photoresist bedeckt, um in den jeweiligen Gebieten Ver längerungsgebiete mit verschiedenen Leitfähigkeitstypen aus zubilden. In diesem Fall wird nach Abschluß der Ionenimplan tationen in beiden Gebieten eine RTA zur Rekristallisation des Siliciumsubstrats 1 ausgeführt.

Wie in Fig. 21 gezeigt ist, wird im nächsten Schritt mit dem selektiven Epitaxieverfahren auf dem Verlängerungsgebiet 10 unter Verwendung des freiliegenden Siliciums als Keimkristall eine Epitaxialschicht 65 ausgebildet. Am Umfang eines Stirn abschnitts der Gate-Struktur erscheint wahrscheinlich eine [111]-Oberfläche, die langsamer als eine [100]-Oberfläche epitaktisch wächst. Aus diesem Grund ist die Filmdicke der Epitaxialschicht 65 am Umfang des Stirnabschnitts der Gate- Struktur dünner als die in dem anderen Abschnitt.

Nachfolgend werden durch Ionenimplantation Arsen-Ionen 66 zum Senken des Widerstands in die Epitaxialschicht 65 implan tiert. Wenn der P-MOSFET ausgebildet wird, werden anstelle der Arsen-Ionen aber Indium-Ionen, Bor-Ionen oder BF₂-Ionen implantiert. Die Störstellenkonzentration der Epitaxial schicht 65 wird höher als die des Verlängerungsgebiets 10 eingestellt.

Nachfolgend werden durch Ionenimplantation die Wasserstoff- Ionen 51 in die Epitaxialschicht 65 implantiert. Dies erzeugt die gleichen Wirkungen wie in der zweiten bevorzugten Ausfüh rungsform. In der dritten bevorzugten Ausführungsform braucht die Implantation der Wasserstoff-Ionen 51 aber nicht notwen dig ausgeführt zu werden und kann weggelassen werden. Falls die Implantation der Wasserstoff-Ionen 51 ausgeführt wird, kann ferner dadurch, daß die Gate-Elektrode mit der gleichen Struktur wie in der zweiten bevorzugten Ausführungsform vor gesehen wird, die durch das Eindringen des Dotierungsmittels verursachte Wirkung der Unterdrückung der Schwankung der Schwellenspannung erzeugt werden. Ferner kann beispielsweise, nachdem die Wasserstoff-Ionen 51 implantiert sind, die Wärme behandlung in der Wasserstoffatmosphäre ausgeführt werden. Da die Silicium-Atome in der Epitaxialschicht 65 diffundieren und die Filmdicke der Epitaxialschicht 65 am Umfang des Stirnabschnitts der Gate-Struktur etwas dicker wird, kann mit dieser Wärmebehandlung die Filmdicke der Epitaxialschicht 65 in gewissem Grade gleichförmig gemacht werden.

Wie in Fig. 22 gezeigt ist, werden im nächsten Schritt Germa nium-Ionen implantiert, um die Voramorphisierung über der Epitaxialschicht 65 zu bewirken. Nachfolgend wird ein auf einer Oberfläche der Epitaxialschicht 65 gebildeter ursprüng licher Oxidfilm entfernt. Nachfolgend werden ein Kobaltfilm 67 und ein Wolframnitridfilm 68 in dieser Reihenfolge voll ständig abgeschieden.

Wie in Fig. 23 gezeigt ist, wird im nächsten Schritt bei 400°C das erste RTA ausgeführt, woraufhin der Wolframnitrid film 68 und derjenige Kobaltfilm 67, der nicht reagiert hat, entfernt werden. Danach wird bei 550 bis 700°C das zweite RTA ausgeführt. Dadurch wird eine Oberseite der Epitaxial schicht 65 silicidiert, um eine Kobaltsilicidschicht 69 auszubilden. Ferner wird mit dieser Wärmebehandlung die Epi taxialschicht 65 von durch die Ionenimplantation verursachten Defekten geheilt und das eingeführte Dotierungsmittel akti viert.

Wie in Fig. 24 gezeigt ist, wird im nächsten Schritt ein TEOS-Film (oder ein HTO-Film) mit einer Filmdicke von etwa 10 nm vollständig abgeschieden und ein Siliciumnitridfilm mit einer Filmdicke von etwa 40 bis 60 nm vollständig abgeschie den. Nachfolgend werden der Siliciumnitridfilm und der TEOS- Film anisotrop geätzt, um die zweiten Distanzfilme 70 und die Seitenwände 71 auszubilden. Die relative Dielektrizitätskon stante des Siliciumnitridfilms beträgt etwa 7 bis 9, während die des TEOS-Films und des HTO-Films etwa 3,9 bis 4,1 be trägt. Da die relative Dielektrizitätskonstante des Materials des zweiten Distanzfilms 70 kleiner als die des Materials der Seitenwand 71 ist, wird somit die aus dem Gate und aus der Source und dem Drain bestehende parasitäre Kapazität verrin gert und die Betriebsgeschwindigkeit einer Schaltung erhöht.

Die obenstehende Diskussion betraf den Fall, daß das Verlän gerungsgebiet 10 an der Oberseite des Siliciumsubstrats 1 ausgebildet wird (Fig. 20) und daraufhin auf dem Verlänge rungsgebiet 10 die Epitaxialschicht 65, in die die Störstel len eingeführt werden, ausgebildet wird (Fig. 21). Allerdings kann es einen Fall geben, in dem die Epitaxialschicht 65 ohne Dotierungsmittel auf der Oberseite des Siliciumsubstrats 1 ausgebildet wird, ohne in dem Schritt aus Fig. 20 das Verlän gerungsgebiet 10 auszubilden. In diesem Fall wird durch Steu ern der Implantationsenergie und der Dosis der Arsen-Ionen 66 das Verlängerungsgebiet 10 an der Oberseite des Siliciumsub strats 1 ausgebildet, während in der Epitaxialschicht 65 eine Störstellendiffusionsschicht mit hoher Konzentration ausge bildet wird.

Somit wird in dem Verfahren zur Herstellung eines MOSFETs gemäß der dritten bevorzugten Ausführungsform die Epitaxial schicht 65, in die die Störstellen dicht eingeführt werden, auf der Oberseite eines Abschnitts des Siliciumsubstrats 1, in dem das Verlängerungsgebiet 10 ausgebildet wird, ausgebil det. Selbst wenn das Verlängerungsgebiet 10 in dem Silicium substrat 1 flacher ausgebildet wird, um die Wirkung des kur zen Kanals zu unterdrücken, kann somit die Epitaxialschicht 65 mit niedrigem Widerstand ein Steigen des Flächenwider stands des Verlängerungsgebiets 10 unterdrücken. Im Ergebnis kann die Stromansteuerfähigkeit des MOSFETs verbessert wer den.

Da ferner die Kobaltsilicidschicht 69 auf der Epitaxial schicht 65 ausgebildet wird, kann die Kobaltsilicidschicht 69 um die Filmdicke der Epitaxialschicht 65 weiter von der Ober seite des Siliciumsubstrats 1 entfernt ausgebildet werden. Im Ergebnis kann selbst dann, wenn wegen anomalem Wachstum ein spitzenähnliches Metallsilicid ausgebildet wird, der durch das spitzenähnliche Metallsilicid verursachte Leckstrom im Vergleich zu dem in der Einleitung erwähnten MOSFET unter drückt werden.

Fig. 25 ist ein Querschnitt eines Schritts in einem Verfahren zur Herstellung eines MOSFETs gemäß der ersten Abwandlung der dritten bevorzugten Ausführungsform der Erfindung. Nach Be reitstellung der Struktur aus Fig. 24 werden Arsen-Ionen 72 implantiert. Die eingeführten Arsen-Ionen 72 werden durch die spätere Wärmebehandlung aktiviert, um die selbstjustierenden Source/Drain-Gebiete 73 auszubilden. Die Störstellenkonzen tration der Source/Drain-Gebiete 73 wird höher als die der Epitaxialschicht 65 eingestellt. Ferner kann durch Implantie ren der Wasserstoff-Ionen 51 die gleiche Wirkung wie in der zweiten bevorzugten Ausführungsform erzielt werden. Da sich in die Kobaltsilicidschicht 69 gemischte Störstellen mit den Wasserstoff-Atomen verbinden und verdampfen, kann beispiels weise das Brechen der Kobaltsilicidschicht 69 verhindert wer den.

Die Fig. 26 und 27 sind Querschnitte von Schritten eines Ver fahrens zur Herstellung eines MOSFETs gemäß der zweiten Ab wandlung der dritten bevorzugten Ausführungsform der Erfin dung. Wie in Fig. 26 gezeigt ist, werden nach Herstellung der Struktur aus Fig. 21 zunächst die zweiten Distanzfilme 70 und die Seitenwände 71 ausgebildet. Nachfolgend werden die Arsen- Ionen 72 implantiert, woraufhin eine Wärmebehandlung ausge führt wird, um die selbstjustierenden Source/Drain-Gebiete 73 auszubilden. Gleichzeitig können die Wasserstoff-Ionen 51 implantiert werden. Wie in Fig. 27 gezeigt ist, werden im nächsten Schritt ein Kobaltfilm und ein Antioxidationsfilm (wie etwa ein Wolframnitridfilm oder ein Titannitridfilm) abgeschieden, woraufhin ein RTA ausgeführt wird, um auf der Oberseite eines von den Seitenwänden 71 freiliegenden Ab schnitts der Epitaxialschicht 65 eine selbstjustierende Ko baltsilicidschicht 74 auszubilden.

Durch Ausbilden des Source/Drain-Gebietes 73 mit höherer Störstellenkonzentration als die Epitaxialschicht 65 kann in dem Verfahren zur Herstellung eines MOSFETs gemäß der ersten und zweiten Abwandlung der dritten bevorzugten Ausführungs form der Flächenwiderstand der Source und des Drains weiter gesenkt und ein noch schnellerer Betrieb erreicht werden.

Obgleich die Diskussion in der ersten bis dritten bevorzugten Ausführungsform im Fall der Verwendung eines normalen Silici umsubstrats erfolgte, kann die Erfindung unter Verwendung eines wohlbekannten SOI-Substrats (Silicium-auf-Isolator-Sub strats) oder SON-Substrats (Silicium-auf-Nichts-Substrats) die gleichen Wirkungen erzielen.

Obgleich die Diskussion in der ersten bis dritten bevorzugten Ausführungsform ferner im Fall der Verwendung einer Gate- Elektrode mit einer Metallsilicid-Gate-Struktur oder einer Mehrmetall-Gate-Struktur erfolgte, kann die Erfindung auch unter Verwendung einer wohlbekannten Gate-Elektrode mit einer Metall-Gate-Struktur oder mit einer anderen Struktur die gleichen Wirkungen erzielen.

Obgleich die Erfindung ausführlich gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in sämtlichen Aspek ten erläuternd und nicht einschränkend. Selbstverständlich können somit zahlreiche Abwandlungen und Veränderungen kon struiert werden, ohne vom Umfang der Erfindung abzuweichen.

Claims

1. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:

a) Vorbereiten eines Halbleitersubstrats (1);
b) Ausbilden eines Halbleiterfilms (21) aus einem amorphen Stoff auf einer Hauptoberfläche des Halbleitersubstrats mit einem dazwischenliegenden Isolierfilm (20);
c) Einführen von Störstellen (22) zum Senken des Widerstands in den Halbleiterfilm (21);
d) Einführen von Wasserstoff-Ionen (40) oder Deuterium-Ionen in den Halbleiterfilm (21);
e) Ausführen einer Wärmebehandlung zum Polykristallisieren des amorphen Stoffs nach dem Schritt (d); und
f) Strukturieren des Halbleiterfilms (44a) zum Ausbilden einer Gate-Elektrode (44) auf der Hauptoberfläche des Halbleitersubstrats (1) mit einem dazwischenliegenden Gate-Isolierfilm (3).

2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmebehand lung im Schritt (e) in einer Wasserstoffatmosphäre oder Deu teriumatmosphäre ausgeführt wird.

3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch die Schritte:

a) selektives Ausbilden eines Isolationsisolierfilms (2) an der Hauptoberfläche des Halbleitersubstrats (1);
b) Einführen von Wasserstoff-Ionen (51) oder Deuterium-Ionen in das Halbleitersubstrat (1);
c) Ausbilden von Source/Drain-Gebieten (11), die mit der dazwischenliegenden Gate-Elektrode (50) in einem durch den Isolationsisolierfilm (2) definierten Elementausbil dungsgebiet an der Hauptoberfläche des Halbleitersub strats (1) gepaart sind; und
d) Ausbilden von Metall-Halbleiter-Verbundschichten (58) auf den Source/Drain-Gebieten (11).

4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Schritte (d) und (h) im gleichen Prozeß nach dem Schritt (f) ausgeführt werden.

5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem vorangehenden Anspruch, gekennzeichnet durch die Schritte:

a) Ausbilden von Verlängerungsgebieten (10), die mit der dazwischenliegenden Gate-Elektrode (44) gepaart sind, an der Hauptoberfläche des Halbleitersubstrats (1); und
b) Ausbilden von Halbleiterschichten (65), in die an den Verlängerungsgebieten (10) Störstellen (66) zum Senken des Widerstands eingeführt werden.

6. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:

a) Vorbereiten eines Halbleitersubstrats (1);
b) selektives Ausbilden eines Isolationsisolierfilms (2) an einer Hauptoberfläche des Halbleitersubstrats (1);
c) selektives Ausbilden einer Gate-Elektrode (50) mit einem dazwischenliegenden Gate-Isolierfilm (3) in einem durch den Isolationsisolierfilm (2) definierten Elementausbil dungsgebiet auf der Hauptoberfläche des Halbleitersub strats (1)
d) Einführen von Wasserstoff-Ionen (51) oder Deuterium-Ionen in das Halbleitersubstrat;
e) Ausbilden von Source/Drain-Gebieten (11), die mit der dazwischenliegenden Gate-Elektrode (44) gepaart sind, in dem Elementausbildungsgebiet an der Hauptoberfläche des Halbleitersubstrats (1); und
f) Ausbilden von Metall-Halbleiter-Verbundschichten (58) auf den Source/Drain-Gebieten (11).

7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Wasserstoff- Ionen (51) oder die Deuterium-Ionen im Schritt (d) wenigstens in der Nähe einer durch eine Unterseite und eine Seitenfläche des Isolationsisolierfilms (2) definierten Ecke eingeführt werden.

8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Was serstoff-Ionen (51) oder die Deuterium-Ionen in dem Schritt (d) wenigstens in der Nähe einer durch eine Seitenfläche des Isolationsisolierfilms (2) und die Hauptoberfläche des Halb leitersubstrats (1) definierten Ecke eingeführt werden.

9. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Wasserstoff-Ionen (51) oder die Deuterium-Ionen in dem Schritt (d) wenigstens in der Nähe eines Stirnabschnitts der Gate-Elektrode (44) in die Hauptoberfläche des Halbleitersub strats (1) eingeführt werden.

10. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der Schritt (f) die folgenden Schritte umfaßt:

1. (f-1) Ausbilden von Metallfilmen auf den Source/Drain- Gebieten (11); und
2. (f-2) Ausführen einer Wärmebehandlung, um die Metallfilme mit den Source/Drain-Gebieten (11) reagieren zu las sen, wobei die Wärmebehandlung in dem Schritt (f-2) in ei ner Wasserstoffatmosphäre oder einer Deuteriumatmo sphäre ausgeführt wird.

11. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:

a) Vorbereiten eines Halbleitersubstrats (1);
b) selektives Ausbilden einer Gate-Struktur (3, 7, 60 bis 64) auf einer Hauptoberfläche des Halbleitersubstrats;
c) Ausbilden von Verlängerungsgebieten (10), die mit der dazwischenliegenden Gate-Struktur (3, 7, 60 bis 64) ge paart sind, an der Hauptoberfläche des Halbleitersub strats (1); und
d) Ausbilden von Halbleiterschichten (65), in die an den Verlängerungsgebieten (10) Störstellen (66) zum Senken des Widerstands eingeführt sind.

12. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 11, gekennzeichnet durch die Schritte:

a) Einführen von Wasserstoff-Ionen (51) oder Deuterium-Ionen in die Halbleiterschichten (65); und
b) Ausbilden von Metall-Halbleiter-Verbundschichten (69) auf den Halbleiterschichten (65) nach dem Schritt (e).

13. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt (d) die folgenden Schritte umfaßt:

1. (d-1) Ausbilden von Epitaxialschichten (65) auf den Verlängerungsgebieten (10); und
2. (d-2) Einführen von Störstellen (66) in die Epitaxialschichten (65) zum Ausbilden der Halbleiter schichten (65)

und daß das Verfahren den folgenden Schritt umfaßt:

a) Ausführen einer Wärmebehandlung nach dem Schritt (d-1).

14. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, gekennzeichnet durch die Schritte:

a) Ausbilden von Seitenwänden (70, 71) in Kontakt mit den Seitenflächen der Gate-Struktur (3, 7, 60 bis 64) nach dem Schritt (d); und
b) Einführen von Störstellen (72) mittels Ionenimplantation in das Halbleitersubstrat (1), wobei die Gate-Struktur (3, 7, 60 bis 64) und die Seitenwände als Implantations maske zum Ausbilden von Source/Drain-Gebieten (73) ver wendet werden.

15. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß
die Halbleiterschichten (65) im Schritt (d) mit einer höheren Störstellenkonzentration als die Verlängerungsgebiete (10) ausgebildet werden und
die Source/Drain-Gebiete (73) im Schritt (h) mit einer höheren Störstellenkonzentration als die Halbleiterschichten (65) ausgebildet werden.