[go: up one dir, main page]

CN102487007A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN102487007A
CN102487007A CN2010105693925A CN201010569392A CN102487007A CN 102487007 A CN102487007 A CN 102487007A CN 2010105693925 A CN2010105693925 A CN 2010105693925A CN 201010569392 A CN201010569392 A CN 201010569392A CN 102487007 A CN102487007 A CN 102487007A
Authority
CN
China
Prior art keywords
ion
substrate
implantation
forming
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105693925A
Other languages
English (en)
Inventor
何永根
卢炯平
陈志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2010105693925A priority Critical patent/CN102487007A/zh
Publication of CN102487007A publication Critical patent/CN102487007A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的形成方法，包括：提供衬底，对所述衬底进行第一离子注入，形成离子阱；在所述衬底表面上形成栅极结构；以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；所述第一离子注入环境、第二离子注入环境和第三离子注入环境中的一种离子注入环境或多个离子注入环境中，还包含有氘离子、氟离子或氯离子中的一种或组合。本发明通过氘离子、氟离子或氯离子，用以饱和衬底与栅极结构界面处的硅悬挂键，抑制热电子效应。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体(Metal Oxide Semiconductor，简称MOS)。集成电路自发明以来，其在性能和功能上的进步是突飞猛进的，并且MOS器件的几何尺寸一直在不断缩小，目前其特征尺寸已经进入纳米尺度。
在MOS器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源极、漏极间的沟道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高出许多倍的速度，因此动能很大，这些电子被称为热电子，所述热电子会向栅介质层注入，从而引起热电子效应(hot electroneffect)。该效应属于器件的小尺寸效应，所述效应会引起栅电极电流和半导体衬底电流，影响器件和电路的可靠性。
上述热电子效应是影响MOS器件寿命(TTF)的一个关键因素：热电子效应越弱，器件寿命越长；反之，热电子效应越明显，器件寿命越短。为了提高MOS器件寿命，需要抑制热电子效应。对于NMOS器件，热电子效应尤为突出。因为NMOS的载流子是电子，而PMOS的载流子是空穴，与空穴比较，电子更容易跃过半导体衬底与栅介质层之间的界面势垒，从而使得电子更容易注入栅介质层，造成对栅介质层的伤害。
公开号为CN1393935A的中国专利申请中提供的一种具有掺杂的口袋(pocket)结构的NMOS器件，一定程度上抑制了热电子效应。所述结构如图1所示，包括：提供半导体衬底001，在所述半导体衬底001上注入硼离子，形成P型阱002和沟道区(图中未标示)；在所述半导体衬底001表面上依次形成栅极介质层003和栅电极004，所述栅电极004两侧的半导体衬底为源区和漏区；在所述源区和漏区内注入铟离子，以形成口袋区域005；继续在所述源区和漏区内注入磷离子，形成轻掺杂区006；在栅介质层003和栅电极004的两侧形成侧壁007；最后，对所述源区和漏区进行深掺杂，以形成源极008和漏极009。
现有技术的改进主要是集中于源漏结的改进，如上述采用轻掺杂源漏(LDD)等。上述改进将有效降低沟道区漏端电场，减少被激发的载流子，从而改善热载流子效应。但是这些改进并不涉及减少载流子在栅氧化层中捕获几率，即如何有效降低栅氧化层中的界面态，主要是降低捕获载流子的界面陷阱。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，改善现有技术形成的半导体器件的热电子效应。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，对所述衬底进行第一离子注入，形成离子阱；
在所述衬底表面上形成栅极结构；
以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；
在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；
其中，所述第一离子注入环境、第二离子注入环境和第三离子注入环境中的一种离子注入环境或多个离子注入环境中，还包含有氘离子、氟离子或氯离子中的一种或组合。
可选的，所述离子阱为N型阱或者P型阱。
可选的，若为P型阱，所述第一离子为硼离子；若为N型阱，所述第一离子为砷或者是磷离子。
可选的，所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
可选的，所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
可选的，所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
本发明还提供一种半导体器件的形成方法，包括：
提供衬底，对所述衬底进行第一离子注入，形成离子阱；
在所述衬底表面上形成栅极结构；
以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；
在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；
在所述第一离子注入、第二离子注入和第三离子注入中的一种离子注入工艺或多个离子注入工艺后，还包含有氘离子注入、氟离子注入或氯离子注入中的一种或组合。
可选的，所述离子阱为N型阱或者P型阱。
可选的，若为P型阱，所述第一离子为硼离子；若为N型阱，所述第一离子为砷或者是磷离子。
可选的，所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
可选的，所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
可选的，所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
与现有技术相比，本发明具有如下优点：将氘离子、氟离子和氯离子的一种或多种引入所述离子阱、轻掺杂区和重掺杂区内，以饱和衬底表面的硅悬挂键。同时所述硅氘、硅氟和硅氯键的键能均较大，在外界的工艺环境中，不容易造成断键，减少位于所述离子阱靠近衬底表面的硅悬挂键，抑制热电子效应。
附图说明
图1为现有技术的半导体器件的结构示意图。
图2为本发明一个实施例的半导体器件形成方法流程示意图。
图3至图8为本发明一个实施例的半导体器件形成方法结构示意图。
具体实施方式
本发明提供一种半导体器件的形成方法，包括提供衬底，对所述衬底进行第一离子注入，形成离子阱；在所述衬底表面上形成栅极结构；以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；其中所述第一离子注入环境、第二离子注入环境和第三离子注入环境中的一种离子注入环境或多个离子注入环境中，还包含有氘离子、氟离子或氯离子中的一种或组合。
如图2所示，所述半导体器件的形成方法包括：
步骤S1，提供衬底，对所述衬底进行第一离子注入，形成离子阱，所述离子阱为P型阱或N型阱，所述第一离子注入环境包含有氘离子、氟离子或氯离子中的一种或组合；
步骤S2，在所述衬底表面上形成栅极结构；
步骤S3，以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，所述第二离子注入环境包含有氘离子、氟离子或氯离子中的一种或组合；
步骤S4，在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成源区和漏区，所述第三离子注入环境包含有氘离子、氟离子或氯离子中的一种或组合。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图3至图8为本发明一个实施例的半导体器件的形成方法结构示意图。
如图3所示，提供衬底110，所述半导体衬底110可以是硅或硅锗，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如砷化镓等III-V族化合物。所述衬底110内还形成有隔离结构120，用于隔离后续形成的有源区。
继续参考图3，在所述半导体衬底110内进行第一离子注入，形成离子阱130，所述离子阱130为P型阱或N型阱。
若所述离子阱130为P型阱，可通过注入剂量为1～5×1013/cm2的硼，注入能量为10～500Kev，优选地为200Kev。若所述离子阱130为N型阱，则可以选择通过注入剂量为1～5×1013/cm2的砷或者是磷，注入能量为10～500Kev，优选地为200Kev。
其中，所述第一离子注入环境中，除了用于掺杂的P型或者N型第一离子，还包括有氘离子、氟离子和氯离子中的一种或多种。本实施例中，为氘离子、氟离子和氯离子的组合。具体地，可以通过电离氘气产生氘离子、电离氟化硼产生氟离子，电离氯化氢产生氯离子。
通过上述方法将所述氘离子、氟离子和氯离子引入所述离子阱内，以饱和所述离子阱靠近衬底表面的硅悬挂键。同时所述硅氘、硅氟和硅氯键的键能均较大，在外界的工艺环境中，不容易造成断键，减少位于所述离子阱靠近衬底表面的硅悬挂键，抑制热电子效应。
所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev。
本实施例中，所述离子阱130为P型离子阱，所述第一离子为硼离子，在200Kev的加速能量和大约3.0×1013/cm2的剂量下，硼离子被注入到半导体衬底110中，从而形成P型阱130；同时，所述第一离子注入环境中还包括有剂量为3.0×1014/cm2的氘离子、剂量为3.0×1014/cm2的氟离子，剂量为3.0×1014/cm2的氯离子，用于饱和所述P型阱130靠近衬底表面的硅悬挂键。
进一步地，还可以在20Kev的加速能量和大约5.0×1012/cm2的剂量下，注入硼离子形成位于衬底110上表面的沟道区(图中未标示)，以调节阈值电压。
如图4所示，所述衬底110上形成有栅极结构。所述栅极结构包括栅介质层140和栅电极150。
本实施例中，所述栅介质层140包括氧化硅、氮化硅，所述栅介质层140的形成工艺如下，包括：
1蒸汽原位生成(situ stream-generated，ISSG)或者是快速热处理(RTO)，形成基础氧化层，所述形成的温度范围为700～1100℃，所述基础氧化物的厚度为0.5～3nm；
2在氮气环境中进行去耦等离子氮处理(decoupled plasma nitridation，DPN)；
3进行后退火处理，形成栅介质层140。
继续参考图4所示，还包括在所述栅介质层140上形成多晶硅层，形成栅电极层150，所述栅电极层150形成方法可以为化学气相沉积法。
如图5所示，对所述栅介质层140和栅电极层150图案化，并依次刻蚀所述栅介质层140和栅电极层150，形成栅极结构。具体地，在所述栅电极层150上形成图案化的光刻胶层(未图示)，以所述光刻胶层为掩膜，依次刻蚀所述所述栅电极层150和栅介质层140，形成栅极结构。位于所述栅极结构两侧的衬底为源区和漏区。
如图6所示，以所述栅极结构为掩膜，对位于所述栅极结构两侧的衬底110进行第二离子掺杂，形成位于所述栅极结构两侧的轻掺杂离子区160。本实施例中，所述第二离子为磷离子。
具体地，利用栅介质层140和栅电极层150作为掩膜，在1～5kev的加速能量和大约1E14～2.5E14/cm2的剂量下，对位于所述栅极结构两侧的衬底110注入磷离子，以形成掺有磷离子的轻掺杂区160，其注入深度为数十至几百埃。作为一个实施例，选取的加速能量为4kev，磷离子的注入剂量为2.0E14/cm2。
其中所述第二离子注入环境中，还包括有氘离子、氟离子和氯离子中的一种或多种。本实施例中，为氘离子、氟离子和氯离子的组合。具体地，可以通过电离氘气产生氘离子、电离氟化硼产生氟离子，电离氯化氢产生氯离子。
通过上述方法将所述氘离子、氟离子和氯离子引入所述轻掺杂区160内，以饱和位于所述轻掺杂区160和所述栅介质层140的界面处的硅悬挂键，所述硅氘、硅氟和硅氯键的键能均较大，在外界的工艺环境中，不容易造成断键，减少位于所述轻掺杂区160和所述栅介质层140的界面处的硅悬挂键，抑制热电子效应。
所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev。
形成所述轻掺杂区域160形成后，对所述半导体衬底101进行热处理，使轻掺杂区域的掺杂离子发生纵向与横向的扩散，使其部分扩散至栅介质层140下方的衬底110内，形成轻掺杂源极和轻掺杂漏极。
如图7所示，在栅极结构两侧形成侧墙。具体包括：在所述衬底110上形成介质层(未示出)，本实施例中，所述介质层为氧化硅材料，形成方式可以为低压化学气相淀积(LPCVD)，厚度高于所述栅电极层150的高度，所述介质层也可选用氧化层-氮化硅-氧化层(ONO)结构；接着对所述介质层进行回刻(etch back)工艺，在所述栅极结构两侧形成侧墙170。所述侧墙170的作用为保护栅电极层150。
如图8所示，以所述侧墙170为掩膜，位于所述侧墙170两侧的衬底110行深掺杂，形成源极和漏极。
具体包括：如图8所示，在所述衬底110表面，以侧墙170为掩膜，对轻掺杂区160，包括轻掺杂源区和轻掺杂漏区进行第三离子注入，形成重掺杂区190，包括重掺杂源区和重掺杂漏区。所述重掺杂源区作为晶体管的源极，所述重掺杂漏区作为晶体管的漏极。
本发明实施例中注入的第三离子类型为N型，如磷、砷、锑。所述源极、漏极注入的离子剂量为1014～1015/cm2数量级，注入离子能量为10至100Kev。
所述第三离子注入环境中，除所述第三离子，如如磷、砷、锑等掺杂离子外，还包括有氘离子、氟离子和氯离子中的一种或多种。本实施例中，为氘离子、氟离子和氯离子的组合。具体地，可以通过电离氘气产生氘离子、电离氟化硼产生氟离子，电离氯化氢产生氯离子。
通过上述方法将所述氘离子、氟离子和氯离子引入所述重掺杂区190内，以饱和位于所述重掺杂区190和所述栅介质层140的界面处的硅悬挂键，所述硅氘、硅氟和硅氯键的键能均较大，在外界的工艺环境中，不容易造成断键，减少位于所述重掺杂区190和所述栅介质层140的界面处的硅悬挂键，抑制热电子效应。
所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev；所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev。
本实施例中，在第一离子注入环境、第二离子注入环境和第三离子注入环境均同时含有氘离子、氟离子和氯离子的一种或组合。作为其他实施例，还可以在选择性的第一离子注入环境、第二离子注入环境和第四离子注入环境中的一个或多个离子注入环境中含有氘离子、氟离子和氯离子的一种或组合。
发明人发现，在第一离子、第二离子和第三离子注入后，还进行有高温退火，经过所述高温退火，所述氘离子、氟离子和氯离子的有效注入剂量将会降低，降低饱和衬底内的硅悬挂键的作用。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，对所述衬底进行第一离子注入，形成离子阱；在所述衬底表面上形成栅极结构；以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；其中在所述第一离子注入、第二离子注入和第三离子注入中的一种离子注入工艺或多个离子注入工艺后，还包含有氘离子注入、氟离子注入或氯离子注入中的一种或组合。
所述氘离子、氟离子和氯离子在第一离子、第二离子或第三离子注入、包括离子注入的高温退火工艺后进行，提高所述氘离子、氟离子、氯离子的有效浓度，提高饱和衬底内的硅悬挂键的作用。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，包括：
提供衬底，对所述衬底进行第一离子注入，形成离子阱；
在所述衬底表面上形成栅极结构；
以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；
在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；
其特征在于，所述第一离子注入环境、第二离子注入环境和第三离子注入环境中的一种离子注入环境或多个离子注入环境中，还包含有氘离子、氟离子或氯离子中的一种或组合。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述离子阱为N型阱或者P型阱。
3.根据权利要求2所述半导体器件的形成方法，其特征在于，若为P型阱，所述第一离子为硼离子；若为N型阱，所述第一离子为砷或者是磷离子。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
5.根据权利要求1所述半导体器件的形成方法，其特征在于，所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
6.根据权利要求1所述半导体器件的形成方法，其特征在于，所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
7.一种半导体器件的形成方法，包括：
提供衬底，对所述衬底进行第一离子注入，形成离子阱；
在所述衬底表面上形成栅极结构；
以所述栅极结构为掩膜，对所述衬底进行第二离子注入，形成轻掺杂区，包括轻掺杂源区和轻掺杂漏区；
在所述栅极结构的两侧形成侧墙，并以所述侧墙为掩膜，对所述衬底进行第三离子注入，形成重掺杂区，包括重掺杂源区和重掺杂漏区；
其特征在于，在所述第一离子注入、第二离子注入和第三离子注入中的一种离子注入工艺或多个离子注入工艺后，还包含有氘离子注入、氟离子注入或氯离子注入中的一种或组合。
8.根据权利要求7所述半导体器件的形成方法，其特征在于，所述离子阱为N型阱或者P型阱。
9.根据权利要求8所述半导体器件的形成方法，其特征在于，若为P型阱，所述第一离子为硼离子；若为N型阱，所述第一离子为砷或者是磷离子。
10.根据权利要求7所述半导体器件的形成方法，其特征在于，所述氘离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
11.根据权利要求7所述半导体器件的形成方法，其特征在于，所述氟离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
12.根据权利要求7所述半导体器件的形成方法，其特征在于，所述氯离子的注入剂量为1×1013～1×1016/cm2，注入能量为200ev～25Kev，注入角度为0～60度。
CN2010105693925A 2010-12-01 2010-12-01 半导体器件的形成方法 Pending CN102487007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105693925A CN102487007A (zh) 2010-12-01 2010-12-01 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105693925A CN102487007A (zh) 2010-12-01 2010-12-01 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN102487007A true CN102487007A (zh) 2012-06-06

Family

ID=46152483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105693925A Pending CN102487007A (zh) 2010-12-01 2010-12-01 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN102487007A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047566A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 抑制反短沟道效应的方法及nmos器件制备方法
CN105679712A (zh) * 2015-12-31 2016-06-15 上海华虹宏力半导体制造有限公司 Sonos器件的工艺方法
CN109103111A (zh) * 2018-09-27 2018-12-28 武汉新芯集成电路制造有限公司 一种pmos结构的形成方法
KR20220055522A (ko) * 2020-10-26 2022-05-04 티이엠씨 주식회사 이온 주입용 가스 혼합물.

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377067A (zh) * 2001-03-22 2002-10-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
CN1393935A (zh) * 2001-06-29 2003-01-29 富士通株式会社 具有小袋的半导体器件及其制造
KR20030090868A (ko) * 2002-05-22 2003-12-01 동부전자 주식회사 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법
US20060134925A1 (en) * 2004-12-17 2006-06-22 Jai-Dong Lee Method of forming a gate insulating layer of a semiconductor device using deuterium gas
CN1993808A (zh) * 2004-07-29 2007-07-04 德克萨斯仪器股份有限公司 具有硅化区的半导体器件的制造方法
CN101286527A (zh) * 2007-04-12 2008-10-15 上海宏力半导体制造有限公司 具有双离子注入的pmos结构及其方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377067A (zh) * 2001-03-22 2002-10-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
CN1393935A (zh) * 2001-06-29 2003-01-29 富士通株式会社 具有小袋的半导体器件及其制造
KR20030090868A (ko) * 2002-05-22 2003-12-01 동부전자 주식회사 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법
CN1993808A (zh) * 2004-07-29 2007-07-04 德克萨斯仪器股份有限公司 具有硅化区的半导体器件的制造方法
US20060134925A1 (en) * 2004-12-17 2006-06-22 Jai-Dong Lee Method of forming a gate insulating layer of a semiconductor device using deuterium gas
CN101286527A (zh) * 2007-04-12 2008-10-15 上海宏力半导体制造有限公司 具有双离子注入的pmos结构及其方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047566A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 抑制反短沟道效应的方法及nmos器件制备方法
CN105047566B (zh) * 2015-08-11 2018-06-22 上海华力微电子有限公司 抑制反短沟道效应的方法及nmos器件制备方法
CN105679712A (zh) * 2015-12-31 2016-06-15 上海华虹宏力半导体制造有限公司 Sonos器件的工艺方法
CN109103111A (zh) * 2018-09-27 2018-12-28 武汉新芯集成电路制造有限公司 一种pmos结构的形成方法
CN109103111B (zh) * 2018-09-27 2022-05-31 武汉新芯集成电路制造有限公司 一种pmos结构的形成方法
KR20220055522A (ko) * 2020-10-26 2022-05-04 티이엠씨 주식회사 이온 주입용 가스 혼합물.
KR102451643B1 (ko) 2020-10-26 2022-10-11 티이엠씨 주식회사 이온 주입용 가스 혼합물.

Similar Documents

Publication Publication Date Title
CN102486999A (zh) 栅极氧化层的形成方法
CN101572250B (zh) 半导体器件、p型MOS晶体管及其制作方法
CN102623341B (zh) 一种mos晶体管的制造方法
CN101572251B (zh) 半导体器件、n型MOS晶体管及其制作方法
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
CN102054695B (zh) 提高半导体元器件的性能的方法
CN102468178B (zh) 晶体管的制作方法
US8728894B2 (en) Method for fabricating an NMOS transistor
CN102487007A (zh) 半导体器件的形成方法
CN101281870A (zh) 半导体器件的制造方法
WO2021179934A1 (zh) 一种半导体器件及其制造方法
CN102800595A (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN100590817C (zh) Pmos晶体管及其形成方法
CN115050699A (zh) 一种cmos器件的制备方法
CN102044438A (zh) Mos晶体管及其制造方法
CN102569077B (zh) 用于制作半导体器件的源/漏区的方法
CN101740389A (zh) Mos晶体管及其形成方法
CN103000501A (zh) Nmos晶体管形成方法
CN102468237B (zh) 半导体器件的制造方法
CN101330048A (zh) 轻掺杂离子注入方法
CN101572235B (zh) N型轻掺杂区域的形成方法及半导体器件的制造方法
CN101740391B (zh) Nmos晶体管的制作方法
CN101459081A (zh) Mos晶体管的形成方法
CN102543736B (zh) 半导体器件结构及其制作方法
WO2011066786A1 (en) Ultra-shallow junction and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120606