[go: up one dir, main page]

CN1790714A - 半导体器件及制造其的方法 - Google Patents

半导体器件及制造其的方法 Download PDF

Info

Publication number
CN1790714A
CN1790714A CNA2005101294963A CN200510129496A CN1790714A CN 1790714 A CN1790714 A CN 1790714A CN A2005101294963 A CNA2005101294963 A CN A2005101294963A CN 200510129496 A CN200510129496 A CN 200510129496A CN 1790714 A CN1790714 A CN 1790714A
Authority
CN
China
Prior art keywords
semiconductor
region
layer
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101294963A
Other languages
English (en)
Other versions
CN100444385C (zh
Inventor
山内庄一
服部佳晋
冈田京子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1790714A publication Critical patent/CN1790714A/zh
Application granted granted Critical
Publication of CN100444385C publication Critical patent/CN100444385C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有SJ结构的半导体器件，其具有耐压值高于单元区域的耐压值的周边区域。在周边区域(23)的半导体层(22)内形成包含第二导电型杂质的半导体上层(52)和包含第一导电型杂质的半导体下层(23)，其中半导体下层的杂质浓度低于构成单元区域的组合的第一部分区域(25、27)。在所述半导体上层(52)的表面上形成场氧化层(54)。

Description

半导体器件及制造其的方法
技术领域
本技术领域涉及一种具有单元区域和位于所述单元区域周边的周边区域的半导体器件，其中单元区域包括形成于其内的竖直半导体开关单元组。具体地说，本技术领域涉及一种具有超级结结构(以下简称为SJ结构)的半导体器件，其中包含第一导电型杂质的第一部分区域和包含第二导电型杂质的第二部分区域的组合在单元区域中重复形成，并且周边区域的耐压值高于单元区域的耐压值。
背景技术
为了满足增加半导体器件的耐压值同时降低半导体器件的导通电阻的要求，具有SJ结构的半导体器件正在被开发。这种半导体器件通常通过使用一个附着在从单元区域延伸至周边区域的区域上而连续形成的半导体层而形成。在很多情况下，SJ结构形成于半导体层的中心侧区域，并且在周边侧上形成构成SJ结构的回路的周边半导体层。在SJ结构中，在与层厚方向垂直的平面内重复形成包含n型杂质的n型柱(column)和包含p型杂质的p型柱的组合。周边半导体层由包含n型杂质的半导体形成。一个p型基体区(body region)在单元区域内形成于SJ结构的上区域上，并且一个平面型栅电极或沟槽型栅电极形成为面对p型基体区。在单元区域内形成多个竖直半导体开关单元，并且执行导通/截止
(ON/OFF)操作。例如，日本专利公开文献JP-A-2003-273355(见图14)和JP-A-2004-14554中公开了这种半导体器件。
半导体器件的抗雪崩击穿能力测试通过抗L负载电涌击穿能力测试等来进行。在抗L负载电涌击穿能力测试中，半导体器件被强迫在其中引起击穿。击穿发生在超出临界电场强度的区域中。考虑到单元区域与周边区域的面积之比，与在具有较小面积的周边区域侧引起击穿的情况相比，每单位面积的雪崩能量可以通过在具有较大面积的单元区域侧引起击穿而降低至更小值。因此，通过在单元区域侧引起击穿，过多的雪崩能量可以抑制而不局部消耗，并因此可以避免半导体器件被破坏的情况。为了实现上述现象，周边区域的耐压值被设定为高于单元区域的耐压值以至于击穿优先发生在单元区域中。
但是，日本专利公开文献JP-A-2003-273355中公开的半导体器件不能达到周边区域的耐压值高于单元区域的耐压值的状态。上述文献提出了一种结构，其中周边半导体层的杂质浓度被降低并且在周边半导体层的上区域上设置构成单元区域的回路的多个p型保护环(guard ring)区域。通过降低周边半导体层的杂质浓度，可以增加在周边半导体层内沿横向延伸的空乏层的宽度。此外，通过形成p型保护环区域，趋向于在单元区域和周边区域之间边界附近集中的电场可以得到缓和。通过采用这种结构，趋向于在单元区域和周边区域之间边界附近集中的电场可以得到缓和，并且可以充分获得沿横向延伸的空乏区，以至于周边区域的耐压值由空乏区的纵向宽度决定。
因为p型保护环的杂质浓度被设定为相对较高的值，并且因而空乏层稍微延伸进入p型保护环。因此，周边区域的空乏区的纵向宽度基本上等于周边半导体层的层厚减去p型保护环的深度所得到的值。另一方面，单元区域的空乏区的纵向宽度等于半导体层的层厚，即SJ结构的纵向宽度减去p型基体区的深度所得到的宽度。
p型基体区和p型保护环在深度上基本上彼此相等，因此，单元区域的空乏区的纵向宽度基本上等于周边区域的空乏区的纵向宽度。如果p型基体区的深度被不必要地增加，则周边区域的耐压值可以被设定为高于单元区域的耐压值，但是，却牺牲了单元区域的耐压值。传统结构的局限性在于周边区域的耐压值最大限度只能被增加至等于单元区域的耐压值，并且它不能增加至高于单元区域的耐压值。
发明内容
本发明的一个目的是提供一种包括周边区域和单元区域的半导体器件，其中，所述周边区域和单元区域被形成为前者的耐压值高于后者的耐压值。
另一个目的是提供一种不是通过降低单元区域的耐压值而是通过增加周边区域的耐压值而具有上述关系的半导体器件。
为了达到上述目的，半导体器件包括在其内形成竖直半导体开关单元组的单元区域和位于所述单元区域的周边的周边区域。所述半导体器件具有从所述单元区域连续形成至所述周边区域的半导体层。所述半导体器件还设置有覆盖所述周边区域内的所述半导体层的表面的绝缘层。此外，所述半导体器件还设置有覆盖在单元区域侧的至少绝缘层的表面的导体层。在单元区域的半导体层的下区域形成沿层厚方向延伸并且包含第一导电型杂质的第一部分区域和沿层厚方向延伸并且包含第二导电型杂质的第二部分区域的组合。所述组合在与层厚方向垂直的平面内被重复形成。在半导体层的下区域形成SJ结构。在周边区域的半导体层内形成包含第二导电型杂质的半导体上层和包含第一导电型杂质的半导体下层，其中半导体下层的杂质浓度低于构成单元区域的组合的第一部分区域。导体层与构成竖直半导体开关单元组的表面侧上的主电极相连。
例如，第一部分区域和第二部分区域被设计成薄板形、四角柱形或六角柱形。柱形的第二部分区域可以分散布置于在与层厚方向垂直的平面内宽广延伸的第一部分区域内。简而言之，只要第一部分区域和第二部分区域的组合在与层厚方向垂直的平面内沿至少一个方向被重复设置就足够了。
形成于单元区域内的竖直半导体开关单元的类型不限于特定一种。例如，MOSFET(金属氧化硅场效应晶体管)、IGBT(绝缘栅双极晶体管)、SIT(静电感应晶体管)或SBT(肖特基二极管)等可适合用作竖直半导体开关单元。构成竖直半导体开关单元的栅电极可由沟槽型和平面型中的任一种而形成。
因为竖直半导体开关单元形成于半导体器件的单元区域中，所以沿竖直方向形成一对主电极。因此，半导体器件的耐压值由沿竖直方向可保持的电势差来决定。在所述半导体器件内，周边半导体下层的第一导电型杂质的浓度被设定为低于单元区域的第一部分区域的杂质浓度，因此空乏层可在所述半导体下层内沿横向宽广延伸。因此，在所述半导体下层内，电势差可沿横向得到充分保持，并且因而，周边区域的耐压值由沿竖直方向所形成的空乏区的宽度来决定。在周边半导体下层的表面上形成具有与半导体下层相反导电类型的半导体上层。因此，空乏层不仅可以延伸至半导体下层而且可以延伸至半导体上层，由此周边区域的空乏区的竖直方向宽度等于周边半导体下层与周边半导体上层的总宽度。
另一方面，单元区域的空乏区的竖直方向宽度基本上等于SJ结构形成于其内的下部分区域的层厚。因此，同周边区域与单元区域之间空乏区的竖直方向宽度比较的话，周边区域的空乏区的竖直方向宽度大于一定数量，所述数量对应于半导体层的层厚减去SJ结构形成于其内的下部分的层厚。换句话说，周边区域的空乏区的竖直方向宽度大于一定数量，所述数量对应于SJ结构的表面与半导体层的表面之间的距离。因此，可以获得一种半导体器件，其中周边区域的耐压值高于单元区域的耐压值。此外，借助于在周边区域的表面侧的绝缘层形成一个导体层，由此缓和趋向于集中在单元区域和周边区域之间边界附近(通常为存在于边界附近的半导体区域的具有大曲率的位置处)的电场集中。因此，通过导体层的存在，可以防止半导体器件的耐压值在边界附近受到限制的情况。也就是说，单元区域和周边区域的耐压值由其空乏区的竖直方向宽度决定，而与单元区域与周边区域之间边界处的电场集中无关。对于这样的周边区域而言，即其的空乏区沿竖直方向的宽度大于单元区域的，则所述周边区域的耐压值高于所述单元区域的耐压值。此外，单元区域与周边区域之间耐压值幅度的关系不是通过降低单元区域的耐压值而是通过增加周边区域的耐压值而实现。
优选的是，半导体上层延伸至单元区域的超级结结构的上侧。换句话说，优选的是，半导体上层被形成为覆盖周边半导体下层的表面和单元区域的超级结结构的表面。
例如，单元区域的半导体上层被用作半导体开关单元的基体层等。如上所述，周边区域的半导体上层被用作为有助于增加耐压值的半导体层。因此，一个半导体上层既可用作在单元区域侧起作用的半导体层又可用作在周边区域侧又起作用的半导体层。不需要在单元区域侧和周边区域侧分别制造各半导体层，并且两种作用可以通过制造一个半导体上层而实现。因此，可以理解的是，上述半导体器件具有可以容易制造的结构。
优选的是，在延伸至超级结结构上侧的第二导电型半导体上层内，形成包含高浓度第一导电型杂质的源极区和沟槽式栅电极，其中所述沟槽式栅电极经过一个栅电极绝缘膜面对半导体上层用来将源极区和第一部分区域彼此隔离。根据情况需要，在所述单元区域的半导体上层内可形成包含环绕源极区的第二导电型杂质的基体区。栅电极电压的阈值可通过形成基体区而调节至期望的值。通过提供上述结构，形成于单元区域内的竖直半导体开关单元用作为具有沟槽式栅电极的MOSFET。
在这种情况下，单元区域的空乏区的竖直方向宽度等于从沟槽式栅电极的底面到半导体层的背面的宽度。因此，周边区域的空乏区的竖直方向宽度比单元区域的空乏区的宽度大一定数量，所述数量对应于沟槽式栅电极的深度方向宽度。因此，可以获得一种半导体器件，其中周边区域的耐压值高于单元区域的耐压值。
本申请人已经发明了一种半导体器件的制造方法，其中所述半导体器件具有单元区域和位于所述单元区域周边的周边区域，其中在所述单元区域内形成竖直半导体开关单元组。所述制造方法适合用于制造上述半导体器件。
所述半导体器件制造方法包括以下步骤：制备从单元区域连续延伸至周边区域的第一导电型半导体层，以及形成从半导体层的表面延伸至半导体层的背面的沟槽组。此外，所述制造方法还包括将第一导电型杂质掺入到半导体层的暴露表面。所述制造方法还包括去除掺有第一导电型杂质的半导体层的表面邻近区域，并且将包含第二导电型杂质的半导体填充入所述沟槽组。
根据上述制造方法，通过在单元区域内形成沟槽组，多个夹在相邻沟槽之间的半导体层(或彼此远离而存在的半导体层)被设计成从其侧面至其深层部分的距离很短。因此，通过进行所述掺入步骤，单元区域内的多个半导体层易从用来限定在两侧形成于其上的沟槽的侧面渗有杂质直至其深层部分。因此，通过调节杂质的掺入量，夹在相邻沟槽之间的单元区域内的半导体层的杂质浓度得到增加。另一方面，关于周边区域的半导体层，杂质从表面掺入到预定距离，但是，不可能将杂质掺入直至深层部分。
接下来，掺有第一导电型杂质的半导体层的表面邻近区域被去除，由此，在周边区域内形成半导体层，在所述半导体层内杂质浓度没有变化。因此，可以达到这种状态，即单元区域内的杂质浓度高而周边区域内的杂质浓度低。接下来，通过将包含第二导电型杂质的半导体填充入所述沟槽组，SJ结构形成于单元区域内。通过这些步骤，可以获得这样的半导体层，即在其内SJ结构形成于单元区域中，并且在周边区域内形成所包含杂质的浓度低于构成SJ结构的一部分区域的杂质浓度的半导体层。
优选的是，掺入步骤中包含退火处理，还包括将半导体层的暴露表面暴露在包含第一导电型杂质的气体中。
通过使用包含第一导电型杂质的气体，期望浓度的第一导电型杂质很容易掺入到半导体层的表面和用于限定沟槽组的半导体层的侧面，即半导体层的所有暴露表面。
此外，可以获得用于随后填充步骤的腔室，因此，所述方法在制造成本上很有利。
优选的是，还提供一个步骤，即去除包含第二导电型杂质、覆盖半导体层的表面的半导体以暴露在填充步骤进行之后填充好的沟槽组。此外，优选的是，还提供一个步骤，即在所述去除步骤进行之后，在半导体层和包含第二导电型杂质的填充沟槽组的表面上通过晶体成长形成包含第二导电型杂质的半导体层。
通过增加上述步骤，可以获得包含期望杂质浓度的半导体上层。例如，可以获得对于形成空乏区、缓和电场集中等最佳的半导体上层。当在沟槽组内填充半导体时，半导体上层可以一体被形成，并且可以省略去除步骤。在这种情况下，步骤数可以减少，因此，所述方法在制造成本上很有利。
周边区域的空乏区的竖直方向宽度可以被设定为大于单元区域的空乏区的竖直方向宽度。因此，可以获得一种半导体器件，其中周边区域的耐压值高于单元区域的耐压值。
附图说明
阅读下面的说明、权利要求书和附图，将可以最好地理解其它目的、特征和优势，其中：
图1是一个剖视图，其显示了一个实施例的主要部分；
图2是沿图1中的线II-II的横断面视图；
图3显示了所述实施例的周边区域的电势分布；
图4显示了周边半导体层的杂质浓度的离散度和耐压值之间的关系；
图5显示了根据一个对比例的周边区域的电势分布；
图6是一个显示半导体器件制造过程中步骤1的图；
图7是一个显示半导体器件制造过程中步骤2的图；
图8是一个显示半导体器件制造过程中步骤3的图；
图9是一个显示半导体器件制造过程中步骤4的图；
图10是一个显示半导体器件制造过程中步骤5的图；
图11是一个显示半导体器件制造过程中步骤6的图；
图12是一个显示半导体器件制造过程中步骤7的图；和
图13是一个显示半导体器件制造过程中步骤8的图。
具体实施方式
下面将参考附图说明优选实施例。
首先将说明一个实施例的主要特征。
(第一特征)半导体器件具有单元区域和位于所述单元区域周边的周边区域，其中在所述单元区域内形成竖直半导体开关单元组。单元区域具有SJ结构。周边单元设置有半导体下层，所述半导体下层包含杂质，其的浓度低于构成单元区域的SJ结构的一部分区域中杂质的浓度。在周边半导体下层的表面上设置与所述半导体下层相反导电类型的半导体上层。在所述半导体上层的表面上设置绝缘层。在所述绝缘层的表面上设置导体层，以至于其与竖直半导体开关单元组的表面侧上的主电极相连。所述导体层被形成为从单元区域侧延伸至周边。
(第二特征)存在沿SJ结构的重复方向的第一导电型半导体区域(在所述实施例中，下面将称为“边界n型柱”)，其具有与SJ结构的第一导电型部分区域基本上相同的杂质浓度，并且具有比其它第一导电型部分区域更小的宽度。
(第三特征)半导体上层以平面形式延伸(二维)。
(第四特征)半导体上层覆盖在周边半导体下层的整个表面上。
(第五特征)半导体上层的杂质浓度基本上等于p型柱的杂质浓度。
[实施例]
图1是一个剖视图，其显示了单元区域(cell region)和周边区域(peripheral region)之间的边界附近的主要部分。图2是沿图1中的线II-II的横断面视图。图1中纵向剖视图是沿图2中的线I-I获得的。如图2中所示，所述横断面视图显示了半导体器件的一角部的附近。所述实施例使用由硅作为主要成分形成的半导体，但是，其它半导体材料可以用于代替硅。
如图1和2中所示，所述半导体器件具有单元区域和位于所述单元区域周边的周边区域，在所述单元区域内形成竖直半导体开关单元组(在所述实施例中称为SJ-MOSFET组)。周边区域形成单元区域的回路。半导体器件设置有从单元区域连续形成至周边区域的半导体层22。在周边区域的半导体层22的表面上涂覆一个场氧化层54(绝缘层的一个例子)。例如，场氧化层54的层厚被设定为大约1至1.5μm。在场氧化层54的表面的至少单元区域侧涂覆一场极板42a(field plate)。场极板42a被设置成从单元区域侧延伸至周边。场极板42a是源电极42的一部分，并且它表示在场氧化层54的表面上延伸的一部分。在周边侧的场极板42a的延伸长度没有特别地限制，并且场极板42a在表面侧上以对于电场的缓和最佳的长度被形成。
在单元区域的半导体层22的下面区域内在一个与层厚方向垂直的平面内，重复形成沿层厚方向(图1中绘图面的竖直方向)延伸的n型柱27(第一部分区域的一个例子)和沿层厚方向延伸的p型柱25(第二部分区域的一个例子)的组合，由此构成所谓的SJ结构。与层厚方向垂直的平面对应于图2中的横断面视图。在所述实施例中，n型柱25和p型柱27可以认为具有基本上为薄板的形状，并且它们的组合在图2中的绘图面上沿左右方向重复。在单元区域和周边区域之间的边界上形成边界n型柱26以至于其的宽度小于其它n型柱27的宽度。边界n型柱26的存在可以通过后面将要说明的制造方法来理解。在所述实施例中，从边界n型柱26和相邻p型柱25之间的边界延伸至中心侧的内部分将被称为单元区域，并且从相关的边界延伸至外部的外部分将被称为周边区域。所述区别不必受到特别的限制，并且边界n型柱26可以包含单元区域。
在周边区域的半导体层22内形成n-型半导体下层23和p-型降低表面电场(RESURF)层52(半导体上层的一个实例)。半导体下层23的杂质浓度低于构成SJ结构的n型柱27的杂质浓度。例如，在200V耐压值系统中，半导体层23的层厚值被设定为大约10至13μm。降低表面电场层52的层厚值被设定为大约1至3μm。在位于从周边区域更靠外的位置(未示出)的部分上可以形成另一结构。例如，绝缘隔离槽、通道截断区域等可例如被设置为另一结构。
接下来，将说明单元区域的结构。降低表面电场层52从周边区域在单元区域的半导体层22的上区域内被连续形成。或者，降低表面电场层52可被形成为延伸至SJ结构的上侧。在降低表面电场层52的表面部分上形成p型基体区31。基体区31的杂质浓度高于降低表面电场层52的杂质浓度。可以通过调节基体区31的杂质浓度而调节栅电极电压的阈值。在基体区31的表面部分上选择性地形成n+型源极区(source region)37和p+型基体接触区39。基体接触区39中位于单元区域的最外周边的基体接触区将被称为最外周边基体接触区39a以将其与其它基体接触区39区分开。沟槽式栅电极(trench gate electrode)34被形成为穿过基体区31和降低表面电场层52，源极区37和n型柱27通过基体区31和降低表面电场层52而彼此远离。沟槽式栅电极34由栅电极绝缘膜32覆盖。源极区37和基体接触区39与源电极42电连接。源电极42和沟槽式栅电极34通过层间绝缘膜36彼此相互电绝缘。半导体层22的背面上形成以平面形式(二维)展开的n+型漏极层21。漏极层21附着在从单元区域延伸至周边区域的区域上而连续形成。在漏极层21的背面上形成与漏极层21电连接的漏电极D。漏极层21包含高浓度的杂质，并且基本上可以认为它是导体。
优选的是，上述半导体器件的各组成部件的杂质浓度根据下述值而制造。
优选的是，n型柱27和p型柱25的杂质量彼此相互电荷平衡。SJ结构的区域可优选被空乏。为了降低其导通电阻，优选的是，n型柱27设计成具有很高的浓度。在所述实施例中，例如，n型柱27的杂质浓度被设定为满足RESURF(降低表面电场)状态的值。
优选的是，周边半导体下层23的杂质浓度被设定为低于n型柱27的杂质浓度。在半导体下层23中，空乏层可以沿横向宽广地延伸。优选的是，半导体下层23的杂质浓度被设定为n型柱27杂质浓度的1/10或更低。在这种情况下，如后面将要说明，即使当半导体下层23的杂质浓度被分散时，也可以抑制周边区域中耐压值的降低。在所述实施例中，例如，半导体下层23的杂质浓度被设定为5×1014cm-3。
优选的是，降低表面电场层52的杂质浓度被设定为5×1015cm-3或更小。在所述实施例中，例如，它被设定为3×1015cm-3。
图3显示了半导体器件截止时的电势分布。从图3中很显然的是，通过提供具有较低杂质浓度的半导体下层23，空乏层在半导体下层23中沿横向宽广地延伸，因此，在半导体下层23的宽广范围上形成电势分布。因此，电势差可以在周边区域内沿横向得到充分保持，并且因而，周边区域的耐压值由沿竖直方向所形成的空乏区的宽度来决定。此外，场极板42a形成于周边区域的单元区域侧上，因此，在最外周边基体接触区39a的具有大曲率的位置(39b)处和在基体区31的具有大曲率的位置(31b)处的电场集中得到缓和。因此，在半导体器件内在这些弯曲位置(39b、31b)处没有发生击穿。因为耐压值不受弯曲位置(39b、31b)的限制，因此，单元区域和周边区域的耐压值由其空乏区的竖直方向的宽度决定。与其它区域相比，电场更多地集中于场极板42a端部分的下侧的降低表面电场层52内。但是，降低表面电场层52的杂质浓度非常低，因此，在所述区域内没有发生击穿。
在所述半导体器件内，降低表面电场层52形成于周边区域的半导体下层23的表面上。因此，如图3中所示，空乏层在降低表面电场层52内延伸。因为空乏区也在周边区域内形成于降低表面电场层52内，因此周边区域的空乏区沿竖直方向的宽度等于半导体下层23和降低表面电场层52的总宽度。另一方面，如图3中所示，单元区域的空乏区沿竖直方向的宽度等于从沟槽式栅电极34的底面到漏极层21的表面的宽度，即基本上等于SJ结构竖直方向的宽度。因此，周边区域的空乏区沿竖直方向的宽度比单元区域的空乏区的宽度大一定数量，所述数量对应于从沟槽式栅电极34的底面到降低表面电场层52的表面的宽度(图1中所示宽度W)。因此，周边区域的耐压值高于单元区域的耐压值。具体地说，已经发现，周边区域的耐压值可以提高到281V，而同时单元区域的耐压值等于245V。
在所述实施例的半导体器件中，单元区域的耐压值与传统结构基本上相同。但是，所述实施例的成功之处在于通过形成具有低浓度的周边半导体层23、降低表面电场(RESURF)层52和场极板42a而增加了周边区域的耐压值。所述实施例已经成功通过增加周边区域的耐压值而实现“单元区域＜周边区域”的耐压值关系。因为周边区域的耐压值被设定为高于单元区域的耐压值，所以当进行抗L负载电涌击穿能力测试等时，可以优先在具有更大面积的单元区域中引起击穿。因此，可以降低每单位面积的雪崩能量，因而可以抑制半导体器件被破坏的情况。
此外，因为例如制造公差等的原因，所以所述实施例具有如下优势：即使在周边半导体下层23的杂质浓度被分散时仍然可以抑制周边区域的耐压值的降低。
图4显示了当半导体下层23的杂质浓度变化时周边区域的耐压值的变化。当杂质浓度被设定为比所述实施例的杂质浓度(5×1014cm-3)高10％(+10％)的值时，耐压值等于279V。此外，当杂质浓度被设定为比所述实施例的杂质浓度低10％(-10％)的值时，耐压值等于284V。即使当±10％的偏差出现时，周边区域的耐压值也仅仅稍微变化。这意味着允许存在制造公差，因此半导体器件可以以很高的产量制造。所述实施例的半导体器件的优点还表现在制造的容易性方面。
图5是一个剖视图，其显示了根据一个修改例的半导体器件的主要部分并且显示了半导体器件截止时的电势分布。在所述修改例中，降低表面电场(RESURF)层52的杂质浓度被设定为等于构成SJ结构的p型柱25的杂质浓度。此外，场极板42a设置为以很长的距离延伸到周边。在所述修改例中，它形成为以28μm的长度延伸到周边。
如参考后面所说明的制造方法，当p型柱25通过嵌入式外延生长而被形成时，所述修改例的降低表面电场层52可被一体制造而获得。因此，所述方法具有制造步骤数很小的优势。在这种情况下，周边区域的耐压值等于265V。因此，尽管与所述实施例相比所述修改例的周边区域的耐压值较低，但是，可以实现周边区域的耐压值高于单元区域的耐压值(245V)的关系。因此，所述修改例可以实现关于耐压值的“单元区域＜周边区域”的关系。根据所述修改例，可以同时实现制造成本的降低和周边区域的耐压值的增加。
接下来将参看图6至13说明根据上述实施例的半导体器件的主要制造过程。应该明白的是，用于说明制造方法的附图示例没有按比例绘制。
首先，如图6中所示，制备一个半导体层体，在其内，在n+型半导体基片121(包含高浓度的杂质，并且基本上可以认为它是导体)的表面上形成n-型半导体层122。例如，所述半导体层体可以通过从半导体基片121的表面外延生长半导体层122而获得。
接下来，如图7中所示，通过使用光刻蚀技术等，在半导体层122的中心侧的预定区域内形成从半导体层122的表面延伸至半导体基片121的一组沟槽122a。沟槽组122a可以通过使用诸如RIE的干蚀刻(各向异性蚀刻)技术等形成，由此形成多个半导体层127以至于各半导体层127夹在相邻的沟槽122a之间。换句话说，多个半导体层127以彼此相互间隔的方式而被形成。关于中心侧区域内的多个半导体层127，从侧面至深层部分(deepportion)的距离很短。另一方面，关于周边侧的半导体层123，从侧面至深层部分的距离很长。中心侧区域内的多个半导体层127将用作具有SJ结构的n型柱，并且在周边侧的半导体层123将用作周边半导体下层。
接下来，如图8所示使用包含氢化磷(PH3)的气体实现气相扩散方法。当半导体层体暴露在气体中时，杂质穿过半导体层122的表面和用于限定沟槽122a的半导体层122的侧面，即半导体层122的暴露表面而掺入到半导体层122。杂质被各向同性地扩散和掺杂。关于中心侧区域中的多个半导体层127，从限定沟槽122a的各半导体层127的侧面至其深层部分的距离很短，因此杂质被掺入半导体层127的深层部分，其中沟槽122a形成于相关半导体层127的两侧。可以通过调节掺入深度至半导体层宽度的一半或更多而将杂质掺入中心侧区域内的各半导体层127的整个基体。因此，与其制备阶段中半导体层127的杂质浓度相比，中心侧区域中内的半导体层127的杂质浓度均匀增加。另一方面，关于在周边侧的半导体层123，杂质从侧面掺入至预定距离部分，但是，杂质没有掺入直至深层部分。可以使用斜向离子植入(oblique ionimplanting)法、固相扩散法或它们的组合来代替气相扩散方法。
接下来，如图9中所示，半导体层122的表面被抛光以去除在其内掺有杂质的半导体层122的表面附近的掺入杂质的区域，由此，杂质浓度很高并且彼此分离的多个半导体127形成于中心侧区域内。此外，杂质浓度没有变化的半导体层123形成于周边侧上。宽度基本上为在中心侧上各其它半导体层127的一半宽度的n型区域126形成于中心侧区域的最外周边侧(或者它可以被认为是周边侧半导体层123最内周边区域)。n型区域126用作图1中所示的边界n型柱26。换句话说，通过使用上述制造方法形成的半导体器件必须设置有n型区域126，所述区域具有与其它n型柱基本上相同的浓度，并具有比沿SJ结构的重复方向在所述区域内延伸的其它n型柱的宽度更小的宽度。可以断定，当这种n型区域126存在时，就可以使用上述制造方法。
接下来，如图10中所示，p型半导体129通过嵌入式外延生长形成于沟槽组122a内。进行嵌入式外延生长直至半导体层123、127的表面被半导体129覆盖。
接下来，如图11中所示，覆盖半导体层123、127的表面的半导体129的部分被抛光以暴露半导体层123、127和填充的沟槽组125，由此获得n型部分区域和p型部分区域的组合重复形成的结构，即SJ结构。
接下来，如图12中所示，p-型降低表面电场(RESURF)层152在SJ结构和周边半导体层123的表面上外延生长。
接下来，通过使用一种现有的制造方法或对本领域技术人员显而易见的制造技术，沟槽式栅电极134、源极区137、基体接触区139等的各结构被进一步形成为连接SJ结构所形成的部分。此后，场氧化膜、场极板、漏电极等形成，由此获得所述实施例的半导体器件。
在上述制造方法中，图12中所示外延生长p-型RESURF层152的步骤可以省略。也就是说，如图10中所示，在通过嵌入式外延生长而形成半导体129时形成覆盖在所述半导体层(123、127)的表面上的半导体129的部分被抛光，以至于使厚度与RESURF层152相同，因而可以省略所述外延生长步骤。在这种情况下，制造步骤数可以减少，并且制造成本可以降低。
上述实施例仅仅是本发明的示例，因此，本发明并不限于上述实施例。在不脱离本发明的主题的条件下，可对上述实施例进行各种修改和改变。
此外，说明书和附图的技术部分单独或组合显示技术实用性，并且本发明并不限于说明书、附图和权利要求书中所述的组合。此外，本说明书和附图中公开的技术可以同时达到多个目的，并且达到这些目的之一也具有技术实用性。

Claims (6)

1.一种半导体器件，包含其内形成有竖直半导体开关单元组的单元区域和位于所述单元区域的周边的周边区域，包括：
从所述单元区域连续形成至所述周边区域的半导体层；
覆盖所述周边区域内的半导体层的表面的绝缘层；和
至少覆盖所述单元区域侧的绝缘层表面的导体层，其中，在所述单元区域的所述半导体层的下区域内形成一种超级结结构；在所述超级结结构内，在与层厚方向垂直的平面内重复形成沿层厚方向延伸并且包含第一导电型杂质的第一部分区域与沿层厚方向延伸并且包含第二导电型杂质的第二部分区域的组合；在周边区域内的半导体层内形成包含第二导电型杂质的半导体上层和包含第一导电型杂质的半导体下层，其中所述半导体下层的杂质浓度低于构成所述单元区域的所述组合的所述第一部分区域，并且导体层与构成竖直半导体开关单元组的表面侧上的主电极相连。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体上层延伸至所述单元区域的超级结结构的上侧。
3.根据权利要求2所述的半导体器件，其特征在于，在延伸至超级结结构的上侧的第二导电型半导体上层内形成源极区和沟槽式栅电极，其中，所述源极区包含高浓度的第一导电型杂质，所述沟槽式栅电极通过一栅电极绝缘膜面对所述半导体上层，用来将所述源极区与所述第一部分区域彼此相互隔离。
4.一种半导体器件制造方法，其中所述半导体器件具有其内形成了竖直半导体开关单元组的单元区域和位于所述单元区域周边的周边区域，所述方法包括：
制备第一导电型半导体层，其从所述单元区域连续延伸至所述周边区域；
形成沟槽组，其从所述半导体层的表面延伸至所述半导体层的背面；
将第一导电型杂质掺入到所述半导体层的暴露表面中；
去除掺有第一导电型杂质的所述半导体层的表面邻近区域；以及
将包含第二导电型杂质的半导体材料填充入所述沟槽组。
5、根据权利要求4所述的制造方法，其特征在于，掺入第一导电型杂质的步骤包含退火处理，并且还包括将半导体层的暴露表面暴露在包含第一导电型杂质的气体中。
6、根据权利要求4所述的制造方法，还包括：
在填充半导体材料之后，去除包含覆盖半导体层表面的第二导电型杂质的半导体材料，以暴露填充的沟槽组；并且
在去除之后，在半导体层和包含第二导电型杂质的填充后的沟槽组的表面上通过晶体成长形成包含第二导电型杂质的半导体上层。
CNB2005101294963A 2004-12-13 2005-12-09 半导体器件及制造其的方法 Expired - Fee Related CN100444385C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004360317A JP4940546B2 (ja) 2004-12-13 2004-12-13 半導体装置
JP360317/2004 2004-12-13

Publications (2)

Publication Number Publication Date
CN1790714A true CN1790714A (zh) 2006-06-21
CN100444385C CN100444385C (zh) 2008-12-17

Family

ID=36571340

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101294963A Expired - Fee Related CN100444385C (zh) 2004-12-13 2005-12-09 半导体器件及制造其的方法

Country Status (5)

Country Link
US (2) US7417284B2 (zh)
JP (1) JP4940546B2 (zh)
KR (1) KR100675219B1 (zh)
CN (1) CN100444385C (zh)
DE (1) DE102005059534B4 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194700A (zh) * 2010-03-15 2011-09-21 富士电机系统株式会社 超级结半导体器件的制造方法
CN102738207A (zh) * 2011-04-07 2012-10-17 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法
CN102842598B (zh) * 2007-12-31 2015-01-07 万国半导体股份有限公司 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN104752511A (zh) * 2013-12-31 2015-07-01 英飞凌科技奥地利有限公司 场效应半导体器件及其制造
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN106783946A (zh) * 2016-12-01 2017-05-31 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN108028265A (zh) * 2015-12-02 2018-05-11 三垦电气株式会社 半导体装置
CN108022924A (zh) * 2017-11-30 2018-05-11 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN111384155A (zh) * 2020-05-29 2020-07-07 电子科技大学 一种超级结器件
CN113488388A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种沟槽栅超结vdmosfet半导体器件及其制备方法
CN116057712A (zh) * 2020-06-24 2023-05-02 三菱电机株式会社 半导体装置及其制造方法
CN117174757A (zh) * 2023-11-02 2023-12-05 深圳芯能半导体技术有限公司 一种超结槽栅碳化硅mosfet及其制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795848B1 (ko) * 2005-09-29 2008-01-21 가부시키가이샤 덴소 반도체 장치의 제조방법 및 에피택시얼 성장 장치
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
DE102006045441B4 (de) * 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
JP5196766B2 (ja) 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP4564516B2 (ja) 2007-06-21 2010-10-20 株式会社東芝 半導体装置
JP4450247B2 (ja) * 2007-07-13 2010-04-14 株式会社デンソー 半導体装置
JP5261641B2 (ja) * 2007-09-13 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体ウエハの製造方法
JP5165995B2 (ja) * 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法
CN102473721B (zh) 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
KR101154205B1 (ko) * 2010-12-17 2012-06-18 (주) 트리노테크놀로지 수퍼정션 구조를 가지는 전력 반도체 소자
US8680613B2 (en) * 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
JP5701802B2 (ja) 2012-03-23 2015-04-15 株式会社東芝 電力用半導体装置
JP5863574B2 (ja) 2012-06-20 2016-02-16 株式会社東芝 半導体装置
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
JP2014204038A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
TWI524524B (zh) * 2013-05-06 2016-03-01 台灣茂矽電子股份有限公司 功率半導體元件之製法及結構
KR101539880B1 (ko) 2014-01-02 2015-07-27 삼성전기주식회사 전력 반도체 소자
JP2015133380A (ja) 2014-01-10 2015-07-23 株式会社東芝 半導体装置
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置
CN105990154A (zh) * 2015-03-04 2016-10-05 北大方正集团有限公司 超结器件的制作方法和超结器件
US10529799B2 (en) * 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
DE112019007551T5 (de) * 2019-07-16 2022-03-31 Mitsubishi Electric Corporation Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit
DE212021000148U1 (de) * 2020-06-26 2021-11-02 Rohm Co., Ltd. Halbleiterbauelement
JP7417497B2 (ja) * 2020-09-11 2024-01-18 株式会社東芝 半導体装置及びその製造方法
JP7339935B2 (ja) * 2020-09-18 2023-09-06 株式会社東芝 半導体部材の製造方法及び半導体装置の製造方法
CN113488523A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有超结双沟道栅的高压mosfet器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4483001B2 (ja) * 2000-02-17 2010-06-16 富士電機システムズ株式会社 半導体素子
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP3451247B2 (ja) * 2001-02-07 2003-09-29 株式会社日立製作所 半導体装置およびその製法
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP4126915B2 (ja) 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP3925319B2 (ja) 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置
JP4200485B2 (ja) 2003-06-25 2008-12-24 富士フイルム株式会社 撮像装置
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842598B (zh) * 2007-12-31 2015-01-07 万国半导体股份有限公司 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN102194700B (zh) * 2010-03-15 2014-02-26 富士电机株式会社 超级结半导体器件的制造方法
CN102194700A (zh) * 2010-03-15 2011-09-21 富士电机系统株式会社 超级结半导体器件的制造方法
CN102738207A (zh) * 2011-04-07 2012-10-17 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法
CN102738207B (zh) * 2011-04-07 2014-12-10 上海华虹宏力半导体制造有限公司 超级结器件的终端保护结构及制造方法
CN104752511A (zh) * 2013-12-31 2015-07-01 英飞凌科技奥地利有限公司 场效应半导体器件及其制造
CN104752511B (zh) * 2013-12-31 2018-01-05 英飞凌科技奥地利有限公司 场效应半导体器件及其制造
CN108028265B (zh) * 2015-12-02 2021-01-05 三垦电气株式会社 半导体装置
CN108028265A (zh) * 2015-12-02 2018-05-11 三垦电气株式会社 半导体装置
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN106783946A (zh) * 2016-12-01 2017-05-31 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN108022924B (zh) * 2017-11-30 2020-08-07 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN108022924A (zh) * 2017-11-30 2018-05-11 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN111384155A (zh) * 2020-05-29 2020-07-07 电子科技大学 一种超级结器件
CN116057712A (zh) * 2020-06-24 2023-05-02 三菱电机株式会社 半导体装置及其制造方法
CN113488388A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种沟槽栅超结vdmosfet半导体器件及其制备方法
CN117174757A (zh) * 2023-11-02 2023-12-05 深圳芯能半导体技术有限公司 一种超结槽栅碳化硅mosfet及其制备方法
CN117174757B (zh) * 2023-11-02 2024-03-26 深圳芯能半导体技术有限公司 一种超结槽栅碳化硅mosfet及其制备方法

Also Published As

Publication number Publication date
US7417284B2 (en) 2008-08-26
JP4940546B2 (ja) 2012-05-30
DE102005059534A1 (de) 2006-06-22
CN100444385C (zh) 2008-12-17
KR100675219B1 (ko) 2007-01-29
DE102005059534B4 (de) 2015-04-23
KR20060066655A (ko) 2006-06-16
US7553731B2 (en) 2009-06-30
US20060124997A1 (en) 2006-06-15
US20070238271A1 (en) 2007-10-11
JP2006173202A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1790714A (zh) 半导体器件及制造其的方法
CN100339959C (zh) 具有改善的较小正向电压损耗的半导体器件以及制作方法
CN100342505C (zh) 高压半导体器件及其制造方法
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
US8598623B2 (en) Nanotube semiconductor devices and nanotube termination structures
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
US7910486B2 (en) Method for forming nanotube semiconductor devices
CN1215570C (zh) Mos晶体管组件
CN1295795C (zh) 电力半导体器件
CN1237619C (zh) 半导体装置
CN1812121A (zh) 绝缘栅半导体器件及其制造方法
CN1528020A (zh) 具有较低栅极电荷结构的沟槽mosfet
CN1815739A (zh) 半导体器件及其制作方法
JP2013503491A (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
CN1445860A (zh) 半导体器件及其制造方法
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
CN1179397C (zh) 一种制造含有复合缓冲层半导体器件的方法
CN101964343A (zh) 半导体装置
CN1177373C (zh) 半导体器件及其制造方法
JP4840738B2 (ja) 半導体装置とその製造方法
CN1755941A (zh) 具有沟槽扩散区的mos器件及其形成方法
JP5369372B2 (ja) 半導体装置および半導体装置の製造方法
CN1649172A (zh) 半导体器件及其制造方法
CN102347364B (zh) 具有漂移区域和补偿区域的半导体器件
CN1799144A (zh) 半导体器件的端子结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20161209

CF01 Termination of patent right due to non-payment of annual fee