CN1254018C - 模-数转换器后台校准装置和方法 - Google Patents
模-数转换器后台校准装置和方法 Download PDFInfo
- Publication number
- CN1254018C CN1254018C CNB018148689A CN01814868A CN1254018C CN 1254018 C CN1254018 C CN 1254018C CN B018148689 A CNB018148689 A CN B018148689A CN 01814868 A CN01814868 A CN 01814868A CN 1254018 C CN1254018 C CN 1254018C
- Authority
- CN
- China
- Prior art keywords
- calibration
- operating condition
- background calibration
- converter
- condition parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
一个A/D转换器校准装置,包含一组操作条件参数传感器(100),用于检测由参数x1、……、xN表示的当前操作条件。把所测定的参数发送到一个操作条件变化检测器(102),其计算一个变化量度,并且确定这个量度是否超过了一个预定的变化阈值。当已经检测到一个超过阈值的变化时,把校准触发信号CAL_TRIG传递给一个校准控制单元(104),由它开始一个后台校准序列。
Description
技术领域
本发明涉及模-数(A/D)转换器,而且尤其涉及这种转换器的后台校准。
背景技术
任意A/D转换器的性能要受到与它的各种组成部件有关的不理想效果的限制。几个这种效果的影响能够通过例如在美国专利US Pat.5.499.027,A.N.Karanicolas,and H.-S.Lee,“Digitally self-calibrating pipeline analog-to-digital converter”.中所描述的数字校准解决,其中使用了一组数字校准系数以校正估算的模拟电路误差。问题是,当电路在与估算这些系数时完全相同的条件下操作时校准系数是最精确的。如果例如温度、电源电压、或者偏置电流改变了,则可能需要一组新的系数用于最优的误差校正。O.E.Erdogan,P.J.Hurst,and S.H.Lewis,“A 12b Digital-Background-Calibrated Algorithmic ADC with-90dB THD”,1999Intl.Solid-State Circ.Conf.,pp.316-317,Feb.1999,IEEE.
通常,使用一种上述文章中描述的被称作后台校准的技术,以在正常操作期间连续地校准A/D转换器。然而,后台校准过程干扰经过A/D转换器的正常信号流,因此在输出中引起误差。有减少这种误差U.-K.Moon,and B.-S.Song,“Background Digital Calibration Tech-niques for Pipelined ADC’s”,IEEE Trans.Circ.Syst.-II,pp.102-109,Vol.44,No.2,Feb.1997,IEEE.大小的技术,例如,通过如
中所述的内插法。然而,由A/D转换器的后台校准所引起的信号中断在例如数字通信系统中会导致增加的误码率。从信号质量和功率效率的角度来看,都希望在任何可能的情况下避免A/D转换器的后台校准。
发明内容
本发明的目的是以比现有技术低的误码率损失提供用于A/D转换器的后台校准技术。
这个目的依据附加的权利要求得到实现。
简要来说,本发明基于在操作条件稳定的时间内通常不需要后台校准的这一理解。通过使用用于关键性操作参数、诸如温度和电源电压的芯片内或者芯片外传感器,在稳定的操作条件下取消不必要的后台校准就变得可能了,因而降低了在稳态下的误码率。
附图说明
通过参考以下结合附图给出的说明,本发明连同它的更多目的和优点将会得到更好的理解,其中:
图1是具有内插器的一个传统的A/D转换器的框图;
图2是说明了用图1中的A/D转换器采样的时间图;
图3是一个典型的数字无线电系统的简化框图;
图4是说明了随着时间的过去可以如何改变操作条件的框图;
图5是说明了在初始的A/D转换器前台校准之后系统级误码率的工作情况的时间图;
图6是说明了当使用A/D转换器后台校准时系统级误码率的工作情况的时间图;
图7是说明了一种跟踪在操作条件中的变化的示范性方法的框图;
图8是说明了在本发明的示范性实施例中系统级误码率的工作情况的时间图;
图9是说明了依据本发明的A/D转换器校准方法的一个示范性实施例的流程图;
图10是说明了依据本发明的一个A/D转换器校准装置的示范性实施例的框图;
图11说明了一个结温传感器的一个示范性实施例;
图12说明了一个结温传感器的另一个示范性实施例;
图13说明了一个偏置电流传感器的一个示范性实施例;
图14说明了一个电源电压传感器的一个示范性实施例;
图15是说明了一个操作条件变化检测器的一个示范性实施例的框图;
图16是说明了在本发明的另一个示范性实施例中系统级误码率的工作情况的时间图;以及
图17是说明了依据本发明的A/D转换器校准方法的另一个示范性实施例的流程图;
具体实施方式
更普遍的一种后台校准的方法是使用如图1和2中所说明的“跳过-填充”方法如
U.-K.Moon,and B.-S.Song,“Background Digital Calibration Tech-niques for Pipelined ADC’s”,IEEE Trans.Circ.Syst.-II,pp.102-109,Vol.44,No.2,Feb.1997,IEEE.
S.-U.Kwak,B.-S.Song,and K.Bacrania,“A 15-b,5-Msample/s Low-Spurious CMOS ADC”,IEEE J.Solid-State Circ.,pp.1866-1875,Vol.32,No.12,Dec.1997,IEEE.
所描述的。
图1是具有内插器的一个传统的A/D转换器的框图。把一个模拟信号发送到A/D转换器10。把数字采样发送给一个内插器12和一个延迟元件14。开关16通常在指示的较上位置,其中在一个采样间隔T处从延迟元件14输出数字采样。每次第k个采样时,使开关16处于它的较低位置,其中跳过一个采样,而是相反从内插器12输出一个内插的数字采样。尔后开关16返回到它的较上位置。在内插期间执行A/D转换器10的校准、或者完整校准的一部分。定期地重复这个操作。
图2是说明了用图1中的A/D转换器采样的时间图。虚线表示所跳过采样的实际值。由于内插的有限带宽,内插的值可能不同于这个实际值。内插的值取决于所说明的、通过包围采样形成的内插曲线。这些包围采样是使用图1中的延迟元件14的原因(以便能够内插,在所跳过的采样前后都需要采样)。
在图3中显示了一个数字无线电系统例子。接收模拟的射频(RF)信号,并且借助于RF前端20将其转换为基带。然后由A/D转换器22把基带信号数字化,并且由数字信号处理(DSP)单元24以数字形式进一步处理。传输质量能够依据数字输出信号dout的误码率(BER)进行测定。传输质量通常要受到RF前端和A/D转换器的性能的限制。
A/D转换器性能受到诸如组件不匹配的静态误差、以及表示它的操作条件的许多参数的的组合的影响。这种参数的例子是温度、电源电压、和偏置电流。由于通常为每一个参数定义了操作范围,所以形成了一个一维的或者多维的操作空间。作为一个例子,在图4中显示了用于结温Tj和电源电压Vsup的二维操作空间。用曲线说明了随着时间的过去在这两个参数中的同时变化(时间从t0增加到t2)。
组件不匹配和操作条件波动的影响能够通过例如数字校准减少。问题是:A/D转换器的有效数字校准要求每当操作条件已经改变时校准将要被更新的系数。这种重新校准能够在前台或者后台进行。
前台校准完全堵塞经过A/D转换器的数据流直到完成校准序列为止。在数字无线电系统中,这将停止在整个校准序列期间的所有通信量。在任何正常运行方式中这种中断都是不可接受的,因而在启动时或者当A/D转换器离线时只能使用前台校准。因此在现有技术中使用了后台校准以解决这个问题。
尽管没有如前台校准那样,但是后台校准也干扰在A/D转换器中的信号流。在信号质量中的损失是填充采样的准确性、和在它们之间的间距的函数。一个较大的填充采样间距导致在某一长度的采样序列中较少的误差能量。然而,如果填充采样间距太大,则后台校准将不会有效地跟踪在操作条件中的急剧变化。
在图5和6中说明了从系统级的角度来看在前台和后台校准之间的差别。
前台校准方法能够在启动(t=0)时发现最佳的一组校准系数。这在系统级由低的误码率BER0表示。由于操作条件随着时间的过去而改变,所以误码率也是如此,而且这个不受控制的变化能够是如图5所示相当大的。
后台校准涉及连续地重复一个校准序列,其中A/D转换被中断持续预定数目的采样位置,而且所跳过的采样用填充采样代替,其中该填充采样通常是通过内插获得的。使用相对密集的后台校准序列能够使误码率稳定,甚至在操作条件急剧变化的情况下。这在图6中进行了说明,其中误码率实质上是恒定的。然而,由于在后台校准中的“跳过-填充”操作,所以增加了最低的可得到的误码率--从最优的BER0到BER1--由后台校准序列的密度和填充采样的准确性确定。
在现有技术中,无论是否需要,后台校准序列都被连续地重复。然而,在稳定的操作条件下,实际上不需要连续地重新校准A/D转换器。尽管能够使填充采样误差变小,但是它仍然表示一个不必要的A/D转换误差。因此,当操作条件稳定时应当尽可能地取消后台校准。
本发明通过跟踪在操作条件中的变化、和实质上只有当条件已经改变到足以激发一个重新校准时才开始后台校准序列,用连续的后台校准解决了该问题。图7是对应于图4、并且说明了一种跟踪在操作条件中的变化的示范性方法的框图。每个操作条件参数被认为是一个矢量分量,而且每当连续测定的差别向量超过一个预定阈值大小时开始一个校准序列,其中该差别向量表示自上次校准开始以来在操作条件中的变化。在图7中这已经由连接重新校准瞬间t0-t6的等量差别向量指示了。
有几种可能的方式来定义这样一种差别向量的大小。一种可能性是:
其中:
Δx是差别向量的大小;
Δxi是在操作条件参数中的变化;
N是操作条件参数的数目;以及
Ci是说明了不同参数的相对重要性的加权系数。
另一种可能性是:
还有另一种可能性是:
在最后提及的例子中,如果在这些参数中至少一个的(加权)大小已经超过了阈值,则开始一个校准序列。
图8是说明了在本发明的一个示范性实施例中系统级误码率的工作情况的时间图。注意到,在校准序列期间误码率与图6中的、即BER1相同。然而,在每个校准序列之后,误码率被降低到最优比率BER0。由于仅仅在自上次重新校准以来当操作条件已经充分改变时才执行重新校准,所以应当理解平均误码率BER2将介于BER0和BER1之间。
图9是说明了本发明中方法的一个示范性实施例的流程图。步骤S1例如依据上述等式中的一个,通过确定和组合操作参数变化来确定在操作条件中的变化。步骤S2确定该变化是否超过一个预定阈值。如果不是,则过程返回到步骤S1。否则,步骤S3开始一个后台校准序列,并且更新校准系数。尔后过程返回到步骤S1。典型地,每隔至少具有校准序列的长度的一定间隔,重复步骤S1。
图10是说明了依据本发明的一个A/D转换器校准装置的示范性实施例的框图。一组操作条件参数传感器100检测当前操作条件,它们由参数x1、……、xN表示。在这个实施例中,假定传感器100被集成在与A/D转换器本身相同的芯片上。然而,其中与芯片分开地提供某些或者全部传感器的实施例也是可行的。以模拟或者数字的形式把所测定的参数发送给一个操作条件变化检测器102,由它例如依据上述等式中的一个确定变化量度,并且确定这个量度是否超过一个预定的变化阈值。当已经检测到了一个超过阈值的变化时,把校准触发信号CAL_TRIG传递给一个校准控制单元104,由它开始一个后台校准序列。在图10的实施例中,变化检测器102和控制单元104被显示为在A/D转换器芯片的外面。然而,其中一个或者这两个元件和A/D转换器本身集成在一起的实施例同样是可行的。当被放置在A/D转换器芯片之外时,可以使用微处理器、信号处理器或者现场可编程门阵列(FPGA)来实现变化检测器102。当被放置在芯片上时,它可以被实现为一个特定应用的数字电路。
由于实际上不需要精确地检测绝对参数值,所以能够用具有低功耗的简单的芯片内或者芯片外设备检测操作条件。唯一的要求是能够用足够的分辨率和速度检测相对的变化。作为一个例子,假定在0-90℃的温度范围内检测到0.1℃或者更少的温度变化。然后使用一个10位的A/D转换器用于-5到+95℃的标称量化范围是可能的。这相当于0.1℃的温度分辨率。由于例如在传感器输出中的变化,所以很少℃温标的可能位移通常是可接受的。
图11说明了结温传感器的一个示范性实施例。在这个实施例中,由“与绝对温度成比例(Proportional To Absolute Temperature,PTAT)”的参考电压VPTAT和与温度、也可能与电源电压无关的参考电压VFIX检测温度。
图12说明了结温传感器的另一个示范性实施例。在这个实施例中,在图11中的参考电压已经被相应的当前参考值代替了。
图13说明了一个偏置电流传感器的一个示范性实施例。在这个实施例中,可以通过比较所监控的偏置电流与恒定的参考电流来检测偏置电流变化。
图14说明了一个电源电压传感器的一个示范性实施例。在这个实施例中,通过把电源电压在两个电阻上分压、和把所产生的分压与恒定的参考电压、例如1.25V的带隙参考电压进行比较,检测电压变化。
B.Razavi,“Design of Analog CMOS Integrated Circuits”,McGraw-Hill,pp.361-388.
有关结合图11-14描述的传感器实施例的实现的更多细节可以在找到,其详细地描述了PTAT和恒定的电压和电流。
图15是说明了一个操作条件变化检测器的一个示范性实施例的框图。把所测定的参数值从传感器100发送给一组A/D转换器200。把数字化的值发送到RAM单元202和加法器204。加法器204形成在所测定的参数值和在前一校准开始时保存在RAM单元202中的值之间的差别。单元206例如依据上述等式中的一个确定变化度量。把这个变化度量发送给一阈值单元208。如果变化度量超过了阈值,则生成一个CALIB_TRIG信号。这个信号开始另一个校准序列,并且还允许把电流传感器值写入到RAM单元202中。
图16是说明了在本发明的另一个示范性实施例中系统级误码率的工作情况的时间图。这个实施例基于与图7中实施例相同的原理,即只有当操作条件已经充分地变化了时才开始后台校准。然而,在图16的实施例中,如果操作条件仅仅如在t3和t4处指示的那样缓慢地变化,则沿时间拉伸校准序列(在填充采样之间较大的间距)。这在这些校准期间将降低误码率,由此进一步把平均误码率降低为BER3。类似地,沿时间压缩校准序列以便以稍微较高的误码率为代价、通过更频繁的重新校准阻碍在操作条件中的更急剧变化,也是可能的。
在以上的描述中,已经假定只有在操作条件中的足够变化才能够开始一个重新校准。然而,在某些情况下,可能希望如果所测定的操作条件参数已经相当恒定持续一段(很长)预定时间则开始一个重新校准。这种重新校准的一个原因是:影响A/D转换器性能但是难以测定的其它参数可能已经改变了。所提及的时间段通常比一个校准序列要长得多。图17是说明了依据本发明实现这个特征的A/D转换器校准方法的一个示范性实施例的流程图。图17类似于图9,但是具有增加的步骤S4,其检测自上次校准以来已经过去的时间是否太大。如果是这种情况,则在步骤S3中开始重新校准。否则,过程返回到步骤S1。所经过时间的测定可以,例如,通过统计自上次校准以来已经执行的步骤S1的次数来获得。然后如果这个值超过了一个取决于应用的预定整数值,例如5000-20000测量周期,则可以开始后台校准。
后台校准的激活还可以基于一个系统级可检测的性能参数、诸如误码率或者传输误码率的感测。这些参数还可以被解释为能够用于确定何时应当开始重新校准的操作条件。此外,还可以使用描述了A/D转换器的外部环境的其它参数、诸如周围温度、辐射级、湿度等,以启动重新校准。
如果一个或者几个操作条件参数接近于它们的相应指定操作范围的界限(接近于在图7中的一条或几条虚线),则允许连续的后台校准可能是有利的。
为了减少噪音和假信号的影响,以及广泛地改善估算的校准系数的准确性,可以使用来自多个校准序列的平均系数以统计地改进校准。
本发明相对现有技术的一个优点是:它使得不必要的后台校准被取消了。通过当操作条件稳定时取消后台校准,通过A/D转换器的信号流没有被中断,因此改善了误码率。
另一个优点是:取消不必要的后台校准节省了能源。这个特征在电池供电的设备、诸如移动终端中尤其是有吸引力的。
本发明提出了一种适用于最公知的A/D转换器体系结构的后台校准的一般方法,因此涵盖了大量应用,而不仅仅与数字无线电系统有关。
本发明不局限于特定的校准方案。相反,在使用各种各样的新颖和现有的后台校准方案的其中一种时,通过使用本发明,改善总体系统性能就变得可能了。
此外,本发明不局限于用于说明的内插类型的跳过-填充后台校准。它同样可适用于偶尔干扰经过主要转换路径的数据流的任何后台校准。作为一个例子,使用一个较低性能的辅助A/D转换器用于采样由主A/D转换器跳过的采样,是可能的。
应当明白,对本领域技术人员来说,可以在没有背离本发明范围的情况下对本发明进行各种修改和变化,其中本发明的范围由附加的权利要求来定义。
Claims (16)
1.一种A/D转换器后台校准方法,包含步骤:
重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度;以及
如果所述的量度超过一个预定的变化值,则重新执行一次后台校准。
2.如权利要求1所述的方法,包含步骤:
如果自上次台校准以来经过的时间超过了一个预定时间值,则重新执行一次后台校准。
3.如权利要求1所述的方法,其中一个操作条件参数包含半导体结温度。
4.如权利要求1所述的方法,其特征在于:一个操作条件参数包含电源电压。
5.如权利要求1所述的方法,其特征在于:一个操作条件参数包含偏置电流。
6.如权利要求1所述的方法,其特征在于:至少一个操作条件参数描述了A/D转换器的外部环境。
7.如权利要求1所述的方法,其特征在于:一个操作条件参数包含一个系统级可检测的性能参数。
8.如权利要求11所述的方法,其特征在于:所述系统级可检测的性能参数是误码率。
9.一种A/D转换器后台校准装置,包含:
用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置;以及
如果所述量度超过一个预定变化值,用于重新执行一个后台校准的装置。
10.如权利要求9所述的装置,包含:
用于如果自上次后台校准以来经过的时间超过了一个预定时间值,则重新执行一个后台校准的装置。
11.如权利要求9所述的装置,其中用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置包括:用于测定半导体结温度的装置。
12.如权利要求9所述的装置,其中用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置包括用于测定电源电压的装置。
13.如权利要求9所述的装置,其中用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置包括用于测定偏置电流的装置。
14.如权利要求9所述的装置,其中用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置包括用于测定至少一个描述了A/D转换器的外部环境的操作条件参数的装置。
15.如权利要求9所述的装置,其中用于重复地确定一个表示自上次后台校准以来至少一个操作条件参数变化的量度的装置包括用于测定一个系统级可检测的性能参数的装置。
16.如权利要求15所述的装置,其中所述用于测定一个系统级可检测的性能参数的装置包含用于测定误码率的装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0003043A SE517536C2 (sv) | 2000-03-14 | 2000-08-29 | Anordning samt metod för bakgrundskalibrering av A/D- omvandlare |
| SE00030437 | 2000-08-29 | ||
| SE0102079A SE517457C2 (sv) | 2000-08-29 | 2001-06-12 | Metod och anordning för bakgrundskalibrering av A/D- omvandlare |
| SE01020791 | 2001-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1449598A CN1449598A (zh) | 2003-10-15 |
| CN1254018C true CN1254018C (zh) | 2006-04-26 |
Family
ID=26655221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018148689A Expired - Fee Related CN1254018C (zh) | 2000-08-29 | 2001-08-24 | 模-数转换器后台校准装置和方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6717536B2 (zh) |
| EP (1) | EP1316150B1 (zh) |
| JP (1) | JP4776143B2 (zh) |
| CN (1) | CN1254018C (zh) |
| AT (1) | ATE309642T1 (zh) |
| AU (2) | AU8278801A (zh) |
| DE (1) | DE60114854T2 (zh) |
| SE (1) | SE517457C2 (zh) |
| WO (1) | WO2002019531A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102556A2 (en) * | 2003-05-19 | 2004-11-25 | Koninklijke Philips Electronics N.V. | Disc drive apparatus, and method for timing recalibration in a disc drive apparatus |
| US6967603B1 (en) * | 2004-07-19 | 2005-11-22 | Realtek Semiconductor Corp. | ADC background calibration timing |
| US7102417B2 (en) * | 2004-11-05 | 2006-09-05 | International Business Machines Corporation | Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit |
| KR100730896B1 (ko) | 2005-03-17 | 2007-06-21 | (주)에스디시스템 | 공급전압 변동에도 안정적인 에이디씨 입력값의 측정이가능한 에이디씨 측정회로장치 |
| US7460045B1 (en) * | 2006-08-15 | 2008-12-02 | Pmc-Sierra, Inc. | Background calibration technique for pipelined A/D converters using simplified histogram-based testing |
| US8890730B2 (en) * | 2013-03-15 | 2014-11-18 | Xilinx, Inc. | Calibration of a switching instant of a switch |
| DE102013105340A1 (de) * | 2013-05-24 | 2014-11-27 | Vorwerk & Co. Interholding Gmbh | Elektrisch betriebenes Gerät, Verfahren zur Kalibrierung eines Sensors und Computerprogrammprodukt |
| DE102013014876B3 (de) * | 2013-09-06 | 2014-12-11 | Hottinger Baldwin Messtechnik Gmbh | Messverstärker mit Hintergrundjustierung und Verfahren dafür |
| CN106546901A (zh) * | 2016-09-23 | 2017-03-29 | 上海为准电子科技有限公司 | 一种针对射频电路湿度性能的功率校准的方法与装置 |
| DE102018114092B4 (de) * | 2018-06-13 | 2021-04-29 | Infineon Technologies Ag | Verfahren, Vorrichtungen und Systeme zur Überwachung von Datenwandlern welche einen Kalibrierungsdatensatz aufweisen |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3703001A (en) * | 1969-05-22 | 1972-11-14 | Eugene B Hibbs Jr | Analog to digital converter |
| US4133036A (en) * | 1976-02-26 | 1979-01-02 | Republic Steel Corporation | Method and system for monitoring a physical condition of a medium |
| US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
| US5101206A (en) * | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
| JPH03205921A (ja) * | 1990-01-08 | 1991-09-09 | Hitachi Denshi Ltd | デジタイザ回路 |
| US5450336A (en) * | 1991-03-05 | 1995-09-12 | Aradigm Corporation | Method for correcting the drift offset of a transducer |
| JPH04307818A (ja) * | 1991-04-04 | 1992-10-30 | Mitsubishi Electric Corp | ドリフト補償回路 |
| US6069576A (en) * | 1998-04-02 | 2000-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Synchro-to-digital converter |
| JP3965773B2 (ja) * | 1998-05-06 | 2007-08-29 | 松下電器産業株式会社 | A/d変換装置 |
| US6346907B1 (en) * | 1998-08-07 | 2002-02-12 | Agere Systems Guardian Corp. | Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same |
| US6184809B1 (en) * | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
| EP1024348B1 (en) * | 1999-01-28 | 2011-07-27 | Denso Corporation | Low-frequency noise removing method and a related CMOS sensing circuit |
| SE517675C2 (sv) | 2000-03-14 | 2002-07-02 | Ericsson Telefon Ab L M | Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem |
| SE517536C2 (sv) | 2000-03-14 | 2002-06-18 | Ericsson Telefon Ab L M | Anordning samt metod för bakgrundskalibrering av A/D- omvandlare |
| US6414612B1 (en) * | 2000-09-14 | 2002-07-02 | Scientific-Atlanta, Inc. | Enhanced bandwidth digitizer using multiple analog-to digital converters and self calibration |
-
2001
- 2001-06-12 SE SE0102079A patent/SE517457C2/sv unknown
- 2001-08-24 EP EP01961528A patent/EP1316150B1/en not_active Expired - Lifetime
- 2001-08-24 CN CNB018148689A patent/CN1254018C/zh not_active Expired - Fee Related
- 2001-08-24 WO PCT/SE2001/001803 patent/WO2002019531A1/en not_active Ceased
- 2001-08-24 JP JP2002523718A patent/JP4776143B2/ja not_active Expired - Fee Related
- 2001-08-24 AT AT01961528T patent/ATE309642T1/de not_active IP Right Cessation
- 2001-08-24 DE DE60114854T patent/DE60114854T2/de not_active Expired - Lifetime
- 2001-08-24 AU AU8278801A patent/AU8278801A/xx active Pending
- 2001-08-24 AU AU2001282788A patent/AU2001282788B2/en not_active Ceased
-
2003
- 2003-02-25 US US10/372,138 patent/US6717536B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60114854T2 (de) | 2006-06-01 |
| EP1316150B1 (en) | 2005-11-09 |
| SE517457C2 (sv) | 2002-06-11 |
| JP2004507965A (ja) | 2004-03-11 |
| SE0102079L (sv) | 2002-03-01 |
| CN1449598A (zh) | 2003-10-15 |
| AU8278801A (en) | 2002-03-13 |
| EP1316150A1 (en) | 2003-06-04 |
| AU2001282788B2 (en) | 2006-11-02 |
| WO2002019531A1 (en) | 2002-03-07 |
| US20030146863A1 (en) | 2003-08-07 |
| ATE309642T1 (de) | 2005-11-15 |
| US6717536B2 (en) | 2004-04-06 |
| DE60114854D1 (de) | 2005-12-15 |
| JP4776143B2 (ja) | 2011-09-21 |
| SE0102079D0 (sv) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041569B2 (en) | Method and apparatus for calibration of successive approximation register analog-to-digital converters | |
| CN1254018C (zh) | 模-数转换器后台校准装置和方法 | |
| CN1725646A (zh) | 模拟数字转换装置及校正方法 | |
| JP6114390B2 (ja) | アナログデジタル変換器 | |
| KR19990007490A (ko) | 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치 | |
| US10218370B1 (en) | Temperature reference gain correction for analog-to-digital converter | |
| US10862493B2 (en) | Techniques to improve linearity of R-2R ladder digital-to-analog converters (DACs) | |
| JP2020005130A (ja) | アナログ−デジタル変換器、アナログ−デジタル変換方法及び変位検出装置 | |
| CN101373971A (zh) | 模数转换器的增益误差估计方法及其增益误差估计模块 | |
| AU2001282788A1 (en) | A/D converter calibration | |
| US6784815B2 (en) | A/D converter with adaptive background calibration skip rate | |
| TWI469530B (zh) | 用於編碼並發送來自類比數位轉換程序之數值的方法與電路 | |
| US6993441B1 (en) | Adaptive error correction in an oversampled ADC | |
| US20220263514A1 (en) | Firmware-based interleaved-adc gain calibration and hardware-thresholding enhancements | |
| CN113985340B (zh) | 电能计量芯片及其相位补偿方法和相位补偿装置 | |
| Jędrzejewski et al. | Self-calibratable Adaptive Sub-ranging ADC Insensitive to Amplifiers Gain Errors | |
| TWI679399B (zh) | 晶片內建曲率校正架構及其方法 | |
| EP1316151B1 (en) | A/d converter calibration | |
| JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
| KR101637190B1 (ko) | 아날로그-디지털 컨버터 교정 방법 및 자가 교정이 가능한 아날로그-디지털 컨버터 | |
| Małkiewicz et al. | A Method to Reduce Influence of Gain Errors and Offsets of Internal Components on Performance of Adaptive Sub-ranging ADCs | |
| US20260045954A1 (en) | Analog-to-digital converter metastability adjustment | |
| US20150236709A1 (en) | Protection for analog to digital converters | |
| CN118672110A (zh) | 一种测量信号到达时间的方法及装置 | |
| CN120185609A (zh) | 模数转换器的电压校准方法、装置、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060426 Termination date: 20150824 |
|
| EXPY | Termination of patent right or utility model |