[go: up one dir, main page]

CN102844816B - 模块化的三维电容器阵列 - Google Patents

模块化的三维电容器阵列 Download PDF

Info

Publication number
CN102844816B
CN102844816B CN201080041800.8A CN201080041800A CN102844816B CN 102844816 B CN102844816 B CN 102844816B CN 201080041800 A CN201080041800 A CN 201080041800A CN 102844816 B CN102844816 B CN 102844816B
Authority
CN
China
Prior art keywords
capacitor
node
switching device
field effect
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080041800.8A
Other languages
English (en)
Other versions
CN102844816A (zh
Inventor
L·L·徐
X·欧阳
C-c·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102844816A publication Critical patent/CN102844816A/zh
Application granted granted Critical
Publication of CN102844816B publication Critical patent/CN102844816B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10P74/232—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10P74/207—
    • H10P74/277—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Protection Of Static Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种模块化的电容器阵列包括多个电容器模块。每个电容器模块包括电容器和开关器件，该开关器件配置成电断开电容器。开关器件包括配置成检测该电容器的漏电水平的感测单元，从而使得如果泄漏电流超过预定水平，则开关器件电断开电容器。每个电容器模块可以包括单个电容器平板、两个电容器平板或多于两个的电容器平板。使用漏电传感器及开关器件以电断开电容器阵列的任何漏电的电容器模块，从而保护电容器阵列免受过度漏电之害。

Description

模块化的三维电容器阵列
技术领域
本发明涉及半导体器件和电路的领域，并且具体涉及高密度、三维微电子电容器阵列及其制造方法和操作方法。
背景技术
电容器已被广泛应用于集成半导体电路中。例如，使用高密度电容器以解耦信号及电力线并且使其稳定。随着集成电路部件的数目逐代持续增加，可以用于建立无源器件(诸如电容器)的芯片区域减少。
在没有提供足够电容的解耦电容器的情况下，耦合噪声可以危害高速电路中的信号完整性。此外，包括例如PLL(锁相环)电路、电荷泵电路、模拟电路及ESD(静电放电)保护电路在内的许多电路应用需要大型电容器。
为了增加电容器的电容而不相应地增加电容器所用的电路区域，一些高级半导体芯片将薄节点电介质材料运用于电容器。而随着节点电介质的厚度减低，穿过电容器的泄漏电流增加。对于高密度电容器而言，泄漏电流的增加变为严重问题，这是因为当处于非期望位置时漏电电容器在电上等效于电阻器，其将减少电路的供电电压并且增加电力消耗。此外，已知漏电电容器会对许多电路产生问题。例如，漏电电容器是在PLL电路中的抖动噪声的主要原因。
发明内容
根据本发明的一个实施例，模块化的电容器阵列包括多个电容器模块。每个电容器模块包括电容器及开关器件，该开关器件配置成电断开电容器。开关器件包括配置成检测电容器的漏电水平的感测单元，从而使得如果泄漏电流超过预定水平，则开关器件电断开电容器。每个电容器模块可以包括单个电容器平板、两个电容器平板，或多于两个的电容器平板。使用漏电传感器及开关器件电断开电容器阵列中任何已变为漏电的电容器模块，从而保护电容器阵列以避免过度漏电之害。
尽管在本领域中在半导体芯片的初始测试时和操作期间都断开过度漏电的电容器模块而产生局部缺陷，但是电容器阵列模块化的构造确保电容器阵列的高产率。因此，电容器模块的电隔离的粒度(granularity)取决于每个电容器模块的预期产率。如果每个电容器模块的产率相对较低，则电容器模块的电隔离粒度较高，并且反之亦然。因为电容器模块的电隔离的高粒度需要大量半导体器件以实施感测单元和开关器件，所以可以通过考虑每个电容器模块的预期产率以及感测单元及开关器件需要的区域来优化电容器模块的电隔离粒度的程度。
根据本发明的一个方面，提供一种包括电容器模块阵列的半导体结构。每个电容器模块包括电容器及开关器件。电容器包括第一电极、第二电极以及位于第一电极与第二电极之间的电介质材料。开关器件配置成将电容器与电源节点电断开。
根据本发明的另一方面，提供一种包括垂直堆叠的电容器模块阵列的半导体结构。每个垂直堆叠的电容器模块包括至少两个电容器及至少一个开关器件。该至少两个电容器包括至少三个导电平板，该至少三个导电平板彼此垂直地位于彼此之上或之下，并且通过至少一个节点电介质彼此分离。该至少一个开关器件配置成将该至少两个电容器与电源节点电断开。
根据本发明的另一方面，提供一种操作半导体结构的方法。该方法包括以下步骤：提供包括电容器模块阵列的半导体结构，其中每个电容器模块包括电容器及连接到电源节点的开关器件；以及使在电容器模块阵列中的电容器模块内的开关器件之一的第一部件导通。穿过电容器模块内的电容器的泄漏电流触发电容器模块内的第二部件的截止，从而将电容器模块内的电容器与电源节点电隔离。
根据本发明的再一方面，提供一种制造半导体结构的方法。该方法包括以下步骤：在半导体衬底上形成至少一个开关器件；形成与该至少一个开关器件的一个节点接触的至少一个电容器侧过孔结构；以及在半导体衬底上形成至少三个导电平板及至少一个节点电介质。该至少三个导电平板垂直地位于彼此之上或之下并且通过该至少一个节点电介质彼此分离，并且该至少三个导电平板之一的侧向突出部分与该至少一个电容器侧过孔结构接触。
附图说明
图1为根据本发明的第一实施例的包括垂直堆叠的电容器模块的第一阵列的第一示例性结构的示意图。
图2为根据本发明的第二实施例的包括垂直堆叠的电容器模块的第二阵列的第二示例性结构的示意图。
图3为根据本发明的第三实施例的包括垂直堆叠的电容器模块的第三阵列的第三示例性结构的示意图。
图4为根据本发明的第四实施例的示例性电路的示意图。
图5A至图5K为根据本发明的第五实施例的在处理步骤期间的第四示例性结构的顺序的垂直横截面图。
图6A为根据本发明的第六实施例的第五示例性结构的垂直横截面图。
图6B为根据本发明的第六实施例的第五示例性结构的俯视图。为清楚起见，已将图5B中的第二电源侧平板移除。
图6C为根据本发明的第六实施例的第五示例性结构的选定元件的鸟瞰图。
图7为根据本发明的第七实施例的第六示例性结构的垂直横截面图。
具体实施方式
如上所述，本发明涉及半导体器件和电路，并且具体地涉及高密度、三维微电子电容器阵列及其制造方法和操作方法，现将结合随附附图详细描述上述内容。在整个附图中，相同参考标号或字母用于表示相同或等同元件。附图不需要按比例绘制。
如本文所使用的那样，“垂直堆叠”元件意指如下元件：其中所述元件中的每个元件位于所述元件中的所有其它元件之上或之下。
参见图1，第一示例性结构的示意图图示了根据本发明第一实施例的垂直堆叠的电容器模块100的第一阵列。每个垂直堆叠的电容器模块100包括通过开关器件140电连接到第一电源节点的电容器组件6。将第一电源节点标记为“全局Vdd”。电容器组件6包括多个沿垂直方向(即，沿垂直于衬底的方向，垂直堆叠的电容器模块100的阵列形成于衬底上)堆叠的电容器。垂直堆叠的电容器模块100的第一阵列至少沿一个方向重复。例如，垂直堆叠的电容器模块100的第一阵列可以沿着x轴方向、y轴方向或在包括x轴及y轴的二维平面上重复。
在每个垂直堆叠的电容器模块100内，垂直地堆叠开关器件140及电容器组件6，即，它们位于彼此之上或之下。通常，开关器件140包括位于半导体衬底的顶表面上的半导体器件，并且电容器组件6位于每个垂直堆叠的电容器模块100中的开关器件140之上。每个垂直堆叠的电容器模块100的侧向延伸仅限于沿着水平方向，即，沿着x轴方向及y轴方向。
以并列连接的方式将每个垂直堆叠的电容器模块100在第一电源节点与第二电源节点之间电连接，第二电源节点被标记为“全局Vss”。可以通过垂直堆叠的电容器模块100中的开关器件140禁用在每个垂直堆叠的电容器模块100中的第一电源节点的电连接。开关器件140可以配置成当垂直堆叠的电容器模块100中的多个电容器6内的泄漏电流触发开关器件140中的电路元件的截止时，自动断开该垂直堆叠的电容器模块100内的多个电容器6。电容器组件6中的每个电容器包括第一电极110、第二电极120及位于其间的节点电介质。
通过利用电断开具有足够高的泄漏电流以触发开关器件140中的电路元件的截止的垂直堆叠的电容器模块100的能力，可以将电连接部分(即，垂直堆叠的电容器模块100的阵列的有效功能部分)内的泄漏电流的水平限制在预定水平之下。可以将垂直堆叠的电容器模块100的阵列制造成嵌入有解耦电容器的半导体芯片。在计算系统中的半导体芯片的制造之后和使用之前的测试期间，或者备选地在操作期间，可以实现具有高泄漏电流的垂直堆叠的电容器模块100的电断开。
可以通过使用垂直地位于彼此之上或之下的至少三个导电平板来实施电容器组件6。该至少三个导电平板中的每一个由至少一个节点电介质彼此分离。垂直堆叠的电容器模块100中的开关器件140配置成将该至少两个电容器与第一电源节点电断开。将开关器件140的一端连接至第一电源节点，而另一端连接至该至少三个导电平板之一。开关器件140可以包括场效应晶体管和配置成检测穿过垂直堆叠的电容器模块100内的电容器组件6的泄漏电流的传感器单元。
垂直堆叠的电容器模块100的阵列可以为垂直堆叠的电容器模块100的n×p阵列。尽管图1图示了5×5阵列的垂直堆叠的电容器模块的阵列，在n和p中的至少一个大于1以形成“阵列”的情形下，n及p中的每个可以为1至10,000,000中的任何整数。垂直堆叠的电容器模块100的阵列包括多个导电层，该导电层被图案化以在每个电容器组件6中形成导电平板。将垂直堆叠的电容器模块100内的每个导电平板与其它垂直堆叠的电容器模块100中的其它导电平板电隔离，以确保开关器件140可以电断开垂直堆叠的电容器模块100。
将物理上实施为功率平面的第一电源节点连接到开关器件140，但并不直接连接到电容器组件6。在将有缺陷的电容器组件6与电源系统切断，即，通过开关器件140与第一电源节点电断开时，将开关器件140放置在第一电源节点和电容器组件6之间使寄生电分量最小化。第一电源节点可以是供应非零电压电位的节点，并且第二电源节点可以为电接地。备选地，在来自第一电源节点的非零电压电位与来自第二电源节点的非零电压电位不同的情形下，第一电源节点与第二电源节点均可以供应非零电压电位。
参见图2，第二示例性结构的示意图图示了根据本发明第二实施例的垂直堆叠的电容器模块100的第二阵列。通过修改第一示例性结构中的每个垂直堆叠的电容器模块100的内容，可以从第一示例性结构衍生第二示例性结构。具体而言，第二示例性结构中的每个垂直堆叠的电容器模块100包括至少一个第一类型电容器模块4和至少一个第二类型电容器模块8。至少一个第一类型电容器模块4中的每一个包括开关器件140和电容器。至少一个第二类型电容器模块8中的每一个包括开关器件140和多个电容器。第一类型电容器模块4和第二类型电容器模块8之间的不同之处在于其中包括的电容器数目，即，存在单个电容器还是存在多个电容器。
将至少一个第一类型电容器模块4及至少一个第二类型电容器模块8中的每一个通过开关器件140电连接到第一电源节点，该第一电源节点被标记为“全局Vdd”。如在第一实施例中的那样，第二类型电容器模块8包括沿垂直方向堆叠的多个电容器。如在第一实施例中的那样，垂直堆叠的电容器模块100的第一阵列至少沿一个方向重复。
如在第一实施例中的那样，将各个垂直堆叠的电容器模块100在第一电源节点与第二电源节点之间以并联连接的方式电连接，该第二电源节点被标记为“全局Vss”。开关器件140被配置成当垂直堆叠的电容器模块100中的第一类型电容器模块4或第二类型电容器模块8中的泄漏电流触发垂直堆叠的电容器模块100中的开关器件140中的电路元件的截止时，自动地断开第一类型电容器模块4中的电容器或第二类型电容器模块中的电容器。第一类型电容器模块4和第二类型电容器模块8中的每个电容器包括第一电极110、第二电极120及位于其间的节点电介质。第二示例性结构可以以增强的粒度提供与第一示例性结构相同的功能性，即，由每个开关器件140控制的电容器的数目少于第一示例性结构中的对应数目。
可以通过使用垂直地位于彼此之上或之下的至少三个导电平板来实施在每个垂直堆叠的电容器模块100中的至少一个第一类型电容器模块4和至少一个第二类型电容器模块8。至少三个导电平板中的每一个通过至少一个节点电介质彼此分离。每个开关器件140配置成将至少一个电容器与第一电源节点电断开。将每个开关器件140的一端连接至第一电源节点而将另一端连接至该至少三个导电平板之一。每个开关器件140可以包括场效应晶体管和配置成检测穿过垂直堆叠的电容器模块100内的第一类型电容器模块4或第二类型电容器模块8的泄漏电流的传感器单元。
如在第一实施例中的那样，垂直堆叠的电容器模块100的阵列可以是垂直堆叠的电容器模块100的n×p阵列。将物理上实施为功率平面的第一电源节点连接到开关器件140，但并不将其直接连接到第一类型电容器模块4或第二类型电容器模块8。当将有缺陷的第一类型电容器模块4或有缺陷的第二类型电容器模块8与电源系统切断时，将开关器件140放置于第一电源节点与第一类型电容器模块4或第二类型电容器模块8之一之间使寄生电分量最小化。如在第一实施例中的那样，第一电源节点可以是供应非零电压电位的节点，而第二电源节点可以是电接地或可以为供应非零电压电位的节点。
参见图2，第三示例性结构的示意图图示了根据本发明第三实施例的垂直堆叠的电容器模块100的第三阵列。通过修改第一示例性结构或第二示例性结构中的每个垂直堆叠的电容器模块100的内容，可以从第一示例性结构或第二示例性结构衍生第三示例性结构。具体而言，第三示例性结构中的每个垂直堆叠的电容器模块100包括多个第一类型电容器模块4。多个第一类型电容器模块4中的每一个包括开关器件及电容器。因此，垂直堆叠的电容器模块100中的每个电容器可以通过开关器件140与第一电源节点断开。
由于每个电容器可以单独地与电源系统断开，所以第三示例性结构以具有增强的粒度提供与第一示例性结构和第二示例性结构相同的功能性。可以使用在第一实施例和第二实施例中描述的方法来制造及操作第三示例性结构。
参见图4，根据本发明第四实施例图示了可以用于垂直堆叠的电容器模块100中的开关器件140的示例性电路的示意图。
开关器件140包括标记为P2的场效应晶体管和被配置成检测穿过电容器C的泄漏电流的传感器单元142。第一类型电容器模块可以包括开关器件140和电容器。第二类型电容器模块可以包括开关器件140和电容器C以及与电容器C并联连接的附加电容器。第一实施例的垂直堆叠的电容器模块100可以包括开关器件140及代替电容器C的多个并联连接的电容器。
传感器单元142包括标记为“P1”的晶体管。标记为“P1”的晶体管可以为第一p型场效应晶体管，而标记为“P2”的场效应晶体管可以为第二p型场效应晶体管。第一p型场效应晶体管和第二p型场效应晶体管在第一电源节点与电容器C的第一节点之间以并联连接的方式连接，该第一电源节点在本文中称为“节点A”，电容器C的第一节点在本文中称为“节点B”。传感器单元142配置成向标记为“P2”的晶体管的栅极提供电压。根据穿过电容器C的泄漏电流的量来确定提供到标记为“P2”的晶体管的栅极的电压。
第二p型场效应晶体管的漏极直接连接到电源节点，而第二p型场效应晶体管的源极直接连接到电容器的节点。第二p型场效应晶体管具有较低的跨导，并且因此具有比第一p型场效应晶体管大的电流容量。传感器单元142包括位于电容器C的第二节点与第二p型场效应晶体管的栅极之间串联连接的偶数个反相器，电容器C的第二节点在本文中称为“节点G”。例如，串联连接的偶数个反相器可以为标记为“INV1”的第一反相器及标记为“INV2”的第二反相器的串联连接。此外，该反相器中的一个或多个可以与至少另一反相器(诸如，标记为“INV0”的反相器)组合以形成锁存器。
传感器单元142可以包括脉冲产生器133，该脉冲产生器配置成提供有限持续时间的信号脉冲给第一p型场效应晶体管的栅极。该脉冲的持续时间可以从1皮秒至10秒，并且通常从1纳秒至1毫秒，但是还可以使用更短或更长的持续时间。该信号脉冲在信号脉冲的持续时间期间使第一p型场效应晶体管导通，并且向节点B施加实质上与节点A处(即，第一电源节点处)的电压电位相同的电压电位。
可选地，传感器单元142可以包括电阻器Rc，电阻器Rc位于电容器C附近并且配置成在信号脉冲的持续时间期间提升电容器C的温度。该功能性可以通过在第一电源节点(即，节点A)与标记为Vss的第二电源节点之间以串联连接的方式将电阻器Rc连接至标记为“N1”的可选晶体管来实现，该可选晶体管可以为n型场效应晶体管。随着电容器C处因电阻器Rc提供加热所致的温度的升高，泄漏电流增加。Vss可以是电接地，或者可以处于与第一电源节点处的电压电位不同的非零电压电位。将晶体管“N1”的栅极连接至脉冲产生器133。在信号脉冲的持续时间期间，晶体管“N1”导通。
电阻器Rc是位于电容器C(或连接到开关器件140的电容器)相邻处的加热器，从而增强电容器C的漏电率并且在对电源系统的不利影响以显著方式显现之前可以加速断开电容器C。使用第一p型场效应晶体管和第二p型场效应晶体管(与“P1”和“P2”对应)以分别支持在电容器C和第一电源节点之间的暂时性断开和永久性断开。
使用第一p型场效应晶体管“P1”以感测穿过电容器C的泄漏电流。在信号脉冲“p”的持续时间期间，经由标记为“INV3”的反相器使第一p型场效应晶体管“P1”导通。在信号脉冲的持续时间期间，经由第一p型场效应晶体管“P1”将电容器C连接至标记为“Vdd”的第一电源节点。
如果电容器C不漏电，则节点G处的电压电位实质上与第二电源节点Vss提供的电压相同。经由两个反相器INVI及INV2形成反馈控制信号，从而使具有比第一p型场效应晶体管“P1”大的电流容量的第二p型场效应晶体管“P2”导通。即使在使脉冲截止之后，第二p型场效应晶体管“P2”仍稳定地导通。
如果电容器C漏电，则节点G处的电压电位从由第二电源节点“Vss”供应的电压电位向由第一电源节点“Vdd”提供的电压电位漂移。这是由于电容器C具有电阻器的性质，其与寄生布线电阻器“R”在节点B和第二电源节点“Vss”之间以串联连接的方式堆叠。因此，以偏离第二电源节点“Vss”处的电压电位形式在节点G处产生异常。在节点G处的该异常触发标记为“INV2”的反相器的状态的切换，从而使第二p型场效应晶体管“P2”截止。因为标记为“INV0”的反相器与标记为“INV2”的反相器形成锁存器，所以来自标记为“INV1”的反相器的输出保持为高，并且使第二p型场效应晶体管“P2”截止，从而将电容器C与第一电源节点“Vdd”电断开。在信号脉冲“p”的持续时间之后，还使第一p型场效应晶体管“P1”截止。此时，电容器C与第一电源节点“Vdd”完全地电断开。
可以将本发明第四实施例的电路在根据第一实施例、第二实施例和第三实施例中的任何实施例的半导体结构中实现。半导体结构包括电容器模块的阵列，其中每个电容器模块包括电容器及连接到第一电源节点“Vdd”的开关器件140。可以将开关器件140的第一部件(诸如，第一p型场效应晶体管“P1”)在电容器模块阵列中的电容器模块内截止。穿过电容器模块内的电容器C的泄漏电流触发电容器模块内的第二部件(诸如，第二p型场效应晶体管“P2”)的截止。因为电容器C中的泄漏电流导致第二部件截止，所以可以将电容器模块内的电容器C与第一电源节点“Vdd”电隔离。
参见图5A至图5K，图示了在根据本发明第五实施例的处理步骤期间的第四示例性结构的顺序的垂直横截面图。第四示例性结构包括可以作为电容器组件6以并入图1的第一示例性结构中的电容器组件。在将第四示例性结构并入第一示例性结构中的情况中，在形成第四示例性结构之前，在半导体衬底(未示出)的顶表面上制造图1中的开关器件140。在用作开关器件140的半导体器件之上形成电介质层(未图示)以提供电隔离之后，随后在该开关器件之上形成电容器组件。
参见图5A，在两条垂直虚线之间的区域内形成垂直堆叠的电容器模块100。垂直堆叠的电容器模块100可以沿一个方向作为一维阵列、或沿两个方向作为二维阵列重复。如图所示，该两条垂直虚线表示垂直堆叠的电容器模块100与垂直堆叠的电容器模块100周围的其它垂直堆叠的电容器模块之间的边界。
在第一金属化步骤中，例如通过图案化第一导电层来形成第一导电平板10。第一导电平板10为诸如Cu、W、Ta、Ti、WN、TaN、TiN、Au、Ag、Sn或上述元素的组合的金属。第一导电平板10的侧向延伸限于垂直堆叠的电容器模块100的周边内，从而使得垂直堆叠的电容器模块100中的第一导电平板10与相邻垂直堆叠的电容器模块(未示出)中的其它第一导电平板(未示出)电隔离。
可以形成第一蚀刻终止层12以促进随后落于第一导电平板10上的接触的形成。第一蚀刻终止层12可以是电介质材料，诸如氮化硅、氧化硅、氮氧化硅、BLoKTM、NBLoKTM或可以用于妨碍导电材料的蚀刻工艺的任何其它电介质材料。例如，第一蚀刻终止层12的材料可以是CVD氮化物、Al2O3或耐Cl2等离子体的任何其它材料，Cl2等离子体通常用于各向异性蚀刻工艺。
沉积第一节点电介质15，并且在第一节点电介质15上沉积第二导电层20L。第一节点电介质15是诸如氮化硅或高介电常数(高k)电介质材料之类的电介质材料。高k电介质材料可以是具有大于8.0的介电常数的电介质金属氧化物材料。通常，高k电介质材料包括金属和氧，并且可选地包括氮和/或硅。示例性高k电介质材料包括HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、上述化合物的硅酸盐及上述化合物的合金。x和y的值可以分别为1到3。可以通过本领域所熟知的方法形成高k电介质材料，该方法包括(例如)：化学气相沉积(CVD)、原子层沉积(ALD)、分子束沉积(MBD)、脉冲激光沉积(PLD)、液态源雾化化学沉积(LSMCD)等。第一节点电介质的厚度可以为从1nm至500nm，并且通常为从50nm至200nm，但是还可以使用更小和更大的厚度。
在第一节点电介质15上形成第二导电层20L。第二导电层20L可以是可以用于第一导电平板10的任何材料。可以形成第二蚀刻终止层22以促进随后落于第二导电层20L的剩余部分上的接触的形成。第二蚀刻终止层22可以是可以用于第一蚀刻终止层12的任何材料。将第一光致抗蚀剂27涂覆于第二导电层20L之上并且对其进行光刻图案化以在位于第一蚀刻终止层12的一部分之上的区域中形成第一开口。
参见图5B，使用第一光致抗蚀剂27作为蚀刻掩模来图案化第二导电层20L，从而形成第二导电平板20。第二导电平板20可以为单个连续件，该单个连续件包括与第一光致抗蚀剂27的开口区域相对应的区域中的孔。沿着垂直堆叠的电容器模块100的周边移除第二导电层20L的材料，从而使得垂直堆叠的电容器模块100中的第二导电平板20与相邻垂直堆叠的电容器模块(未示出)中的其它第二导电平板(未图示)电隔离。随后例如通过灰化移除第一光致抗蚀剂27。
参见图5C，在第二导电平板20上形成第二节点电介质25。第二节点电介质25可以是可以用于第一节点电介质15的任何材料。可以使用与形成第一节点电介质15相同的方法形成第二节点电介质25。第二节点电介质25的厚度可以在第一节点电介质15的厚度范围内。
参见图5D，在第二节点电介质25上形成第三导电层30L。第三导电层30L可以是可以用于第一导电平板10的任何材料。
参见图5E，将第二光致抗蚀剂37涂覆于第三导电层30L之上，并且将第二光致抗蚀剂37光刻图案化以在位于第二蚀刻终止层22的一部分之上的区域中形成第二开口。使用第二光致抗蚀剂37作为蚀刻掩模来图案化第三导电层30L，从而形成第三导电平板30。第三导电平板30可以为单个连续件，该单个连续件包括与第二光致抗蚀剂37的开口区域相对应的区域中的孔。沿着垂直堆叠的电容器模块100的周边移除第三导电层30L的材料，从而使得垂直堆叠的电容器模块100中的第三导电平板30与相邻垂直堆叠的电容器模块(未示出)中的其它第三导电平板(未图示)电隔离。随后例如通过灰化移除第二光致抗蚀剂37。
参见图5F，在第三导电平板30上形成第三节点电介质35。第三节点电介质35可以是可以用于第一节点电介质15的任何材料。可以使用与形成第一节点电介质15相同的方法形成第三节点电介质35。第三节点电介质35的厚度可以在第一节点电介质15的厚度范围内。
参见图5G，可以重复应用用以形成第二导电平板和第三导电平板(20、30)以及第二节点电介质和第三节点电介质(25、35)的方法，以顺序地形成附加的导电平板及附加的节点电介质。例如，附加的导电平板及附加的节点电介质可以包括：第四导电平板40、第四节点电介质45、第五导电平板50、第五节点电介质55、第六导电平板60、第六节点电介质65、第七导电平板和第七节点电介质。
节点电介质附近的成对的相邻导电平板组成电容器。例如，第一导电平板10、第一节点电介质15和第二导电平板20组成第一电容器C1。第二导电平板20、第二节点电介质25和第三导电平板30组成第二电容器C2。第三导电平板30、第三节点电介质35和第四导电平板40组成第三电容器C3。第四导电平板40、第四节点电介质45和第五导电平板50组成第四电容器C4。第五导电平板50、第五节点电介质55和第六导电平板60组成第五电容器C5。第六导电平板60、第六节点电介质65和第七导电平板70组成第六电容器C6。在相邻垂直堆叠的电容器模块(未示出)的每个中形成类似的电容器。
一般而言，在每个垂直堆叠的电容器模块100中，至少三个导电平板及至少一个节点电介质组成至少两个电容器。至少三个导电平板中的一个是至少两个电容器的共同节点。至少三个导电平板垂直地位于彼此之上或之下。至少三个导电平板通过至少一个节点电介质彼此分离。通常，每个垂直堆叠的电容器模块100包括至少第一节点电介质15和第二节点电介质25。第一节点电介质15与至少三个导电平板中的第一导电平板10的上表面以及至少三个导电平板中的第二导电平板20的下表面接触。第二节点电介质25与至少三个导电平板中的第二导电平板20的上表面以及至少三个导电平板中的第三导电平板30的下表面接触。
参见图5H，可以在电容器(C1-C6)的堆叠上形成钝化层80。钝化层80包括提供对电容器(C1-C6)的堆叠的钝化的电介质材料。例如，钝化层80可以为氮化硅层。钝化层80的厚度可以为从3nm至500nm，但是还可以使用更小或更大的厚度。将第三光致抗蚀剂87涂覆于钝化层80的顶表面之上并且将其光刻图案化以在钝化层中形成两个开口。
参见图5I，将第三光致抗蚀剂87的图案通过钝化层80、各种导电平板和各种节点电介质向下转移至第一蚀刻终止层12的上表面或第二蚀刻终止层22的上表面。可以通过选择蚀刻工艺(通常为各向异性反应离子蚀刻，该各向异性反应离子蚀刻对第一蚀刻终止层和第二蚀刻终止层(12、22)的材料具有选择性)来实现在第一蚀刻终止层和第二蚀刻终止层(12、22)的上表面上终止蚀刻工艺。
参见图5J，使用不同的蚀刻化学剂来执行另一蚀刻，以蚀刻穿过第一蚀刻终止层和第二蚀刻终止层(12、22)，并且暴露第一导电平板和第二导电平板(10、20)的上表面。
参见图5K，利用导电材料填充垂直堆叠的电容器模块100中的两个空腔，并且随后使用钝化层80作为化学机械平坦化(CMP)或凹槽蚀刻的终止层将两个空腔平坦化。填充两个空腔的导电材料形成第一电源侧过孔结构82和第二电源侧过孔结构84。同时在相邻垂直堆叠的电容器模块(未示出)中形成附加的电源侧过孔结构。
可以通过在钝化层80之上沉积金属材料并且对该金属材料图案化来形成第一电源侧平板86和第二电源侧平板88。第一电源侧平板86可以执行在图1中标记为“全局Vdd”的第一电源节点的功能，而第二电源侧平板88可以执行在图1中标记为“全局Vss”的第二电源节点的功能。
第五示例性结构的每单位区域的电容值可以大于现有技术结构所实现的相当电容值。例如，如果各种节点电介质使用的高k电介质材料具有100nm的厚度，并且如果垂直堆叠10个电容器，则第五示例性结构每单位区域的电容值可以约为0.26nF/μm2。
参见图6A至图6C，图示了根据本发明第六实施例的第五示例性结构。图6A为垂直横截面图；图6B为俯视图，其中为清楚起见已移除第二电源侧平板88；并且图6C为第一导电平板10、第三导电平板30和第五导电平板50的鸟瞰图。
可以通过在与图5A中的第一蚀刻终止层12相对应的区域中不图案化任何结构来从第四示例性结构衍生第五示例性结构。可以将每隔一层的导电平板图案化以包括侧向突出部分。例如，第一导电平板10包括第一侧向突出部分11，第三导电平板30包括第二侧向突出部分31，而第五导电平板50包括第三侧向突出部分51。图6C中的虚线表面表示与第一侧向突出部分、第二侧向突出部分和第三侧向突出部分(11、31、51)的边界相对应的垂直平面，该第一侧向突出部分、第二侧向突出部分和第三侧向突出部分(11、31、51)分别与第一导电平板、第三导电平板和第五导电平板(10、30、50)的其余部分邻接。
参见图7，图示了根据本发明第七实施例的第六示例性结构。第六示例性结构可以包括第五示例性结构。可以使用该第六示例性结构来形成图2的第二示例性结构和图3的第三示例性结构中的垂直堆叠的电容器模块100的元件。
第六示例性结构包括多个开关器件140，开关器件140可以包括形成于半导体衬底150上的场效应晶体管。可以如第六实施例中形成第一导电平板、第三导电平板和第五导电平板(10、30、50；参见图6A至图6C)一样地形成导电平板及节点电介质。第一导电平板、第三导电平板和第五导电平板(10、30、50)分别包括第一侧向突出部分、第二侧向突出部分和第三侧向突出部分(11、31、51)。
形成第一电容器侧过孔结构91以与第一开关器件140A的一个节点接触。可以通过以下步骤形成第一电容器侧过孔结构91：在材料堆叠中形成第一过孔空腔，以使得在形成第一导电平板10之前，该第一过孔空腔延伸至第一开关器件140A的顶表面；并且随后使用导电材料填充第一过孔空腔。通过直接在第一电容器侧过孔结构91的顶表面上形成第一导电平板10的第一侧向突出部分11，第一电容器侧过孔结构91可以与第一侧向突出部分11的底表面接触。形成第二电容器侧过孔结构93以与第二开关器件140B的一个节点接触。形成第三电容器侧过孔结构95以与第三开关器件140C的一个节点接触。可以使用类似于形成第一电容器侧过孔结构91的方法来形成第二电容器侧过孔结构和第三电容器侧过孔结构(93、95)。第二电容器侧过孔结构93可以与第二侧向突出部分31的底表面接触。第三电容器侧过孔结构95可以与第三侧向突出部分51的底表面接触。可以根据需要形成附加的电容器侧过孔结构。
第一电容器侧过孔结构、第二电容器侧过孔结构和第三电容器侧过孔结构(91、93、95)对应于图2和图3中的开关器件140与第一电极110之间的电连接。第一导电平板、第三导电平板和第五导电平板(10、30、50)中的每一个对应于图2和图3中的第一电极110。用虚线标记从图7中的垂直横截面的平面侧向偏移的第二导电平板20、第四导电平板40和第六导电平板60，以表示相对于开关器件140和第一侧向突出部分、第二侧向突出部分和第三侧向突出部分(11、31、51)的垂直位置。第二导电平板、第四导电平板和第六导电平板(20、40、60)中的每一个对应于图2和图3中的第二电极120。
在每个垂直堆叠的电容器模块100内，可以提供第一类型电源侧过孔结构90以与第一开关器件、第二开关器件和第三开关器件(140A、140B、140C)中的每一个的另一节点接触。可以提供第一类型电源侧平板89以与垂直堆叠的电容器模块100中的第一类型电源侧过孔结构90和其它垂直堆叠的电容器模块中的其它第一类型电源侧过孔结构接触。可以在钝化层80之上形成第一类型电源侧平板89，该钝化层可以与第五实施例和第六实施例中的钝化层相同。第一类型电源侧平板89实现图2及图3中表示为“全局Vdd”的第一电源侧节点。
在每个垂直堆叠的电容器模块100内，可以提供第二类型电源侧过孔结构(未示出)以与第二导电平板、第四导电平板和第六导电平板(20、40、60)接触。第二类型电源侧过孔结构可以具有与图6A和图6B中第六示例性结构的第二电源侧过孔结构84相同的结构。可以提供第二电源侧平板(未示出)以与垂直堆叠的电容器模块100中的第二类型电源侧过孔结构和其它垂直堆叠的电容器模块中的其它第二类型电源侧过孔结构接触。可以在钝化层80之上形成第二类型电源侧平板。例如，第二类型电源侧平板可以具有与图6A及图6B中的第六示例性结构的第二电源侧平板88相同的结构。第二类型电源侧平板实现图2及图3中表示为“全局Vss”的第二电源侧节点。
第一导电平板10、第二导电平板20和介于其间的第一节点电介质(未示出)的组合构成第一电容器C1。第二导电平板20、第三导电平板30和介于其间的第二节点电介质(未示出)的组合构成第二电容器C2。第三导电平板30、第四导电平板40和介于其间的第三节点电介质(未示出)的组合构成第三电容器C3。第四导电平板40、第五导电平板50和介于其间的第四节点电介质(未示出)的组合构成第四电容器C4。第五导电平板50、第六导电平板60和介于其间的第五节点电介质(未示出)的组合构成第五电容器C5。
第一电容器C1、第一电容器侧过孔结构91和第一开关器件140A的组合构成图2和图3中的第一类型电容器模块4。第二电容器C2、第三电容器C3、第二电容器侧过孔结构93和第二开关器件140B的组合构成图2中的第二类型电容器模块8。第四电容器C4、第五电容器C5、第三电容器侧过孔结构95和第三开关器件140C的组合构成图2中的另一第二类型电容器模块8。
将每个开关器件140的一端电连接至第一电源节点，并将另一端电连接至第一导电平板、第三导电平板和第五导电平板(10、30、50)之一。在垂直堆叠的电容器模块100的组件的操作期间，使电容器模块内的每个开关器件(140A、140B、140C)中的第一部件，诸如图4中的第一p型场效应晶体管“P1”周期性地截止。当使第一部件时截止，穿过电容器模块内的电容器的泄漏电流可以触发电容器模块内的第二部件(诸如图4中的第二p型场效应晶体管“P2”)的截止。将电容器模块内的漏电电容器与第一电源节点电隔离，从而维持包括第一电源节点和第二电源节点的电源系统中的泄漏电流低于预定目标水平。
尽管已参照本发明优选实施例具体展示并描述了本发明，但本领域技术人员将理解，在不脱离本发明的精神及范围的情况下可以进行形式及细节上的上述及其它改变。因此，本发明并不旨在限于所描述和图示的精确形式及细节，而是落入随附的权利要求书的范围内。
工业应用性
本发明可应用于集成半导体电路高密度、三维微电子电容器阵列的制造中。

Claims (23)

1.一种半导体结构，包含电容器模块(100)的阵列，其中所述电容器模块中的每一个包括：
电容器(C)，包括第一电极(110)、第二电极(120)和位于所述第一电极和所述第二电极之间的电介质材料；以及
开关器件(140)，配置成将所述电容器与电源节点(Vdd)电断开；
其中所述开关器件包括场效应晶体管(P2)和传感器单元(142)，所述传感器单元(142)配置成检测穿过所述电容器的泄漏电流，
其中所述传感器单元包括第一p型场效应晶体管(P1)，所述场效应晶体管是第二p型场效应晶体管，并且所述第一p型场效应晶体管和所述第二p型场效应晶体管在所述电源节点与所述电容器的一个节点(节点B)之间以并联连接的方式连接。
2.根据权利要求1所述的半导体结构，其中所述传感器单元配置成提供电压至所述场效应晶体管的栅极，其中所述电压由所述泄漏电流决定。
3.根据权利要求1所述的半导体结构，其中所述第二p型场效应晶体管的漏极直接连接到所述电源节点，并且所述第二p型场效应晶体管的源极直接连接到所述电容器的所述节点。
4.根据权利要求3所述的半导体结构，其中所述传感器单元还包括：以串联连接的方式位于所述电容器的另一节点(节点G)和所述第二p型场效应晶体管的栅极之间的偶数个反相器(INV1、INV2)。
5.根据权利要求1所述的半导体结构，还包括：脉冲产生器(133)，其配置成提供有限持续时间的信号脉冲(p)至所述第一p型场效应晶体管的栅极。
6.根据权利要求5所述的半导体结构，其中所述传感器单元还包括电阻器(RC)，所述电阻器(RC)位于所述电容器附近并且配置成在所述信号脉冲的持续时间期间提升所述电容器的温度。
7.根据权利要求6所述的半导体结构，其中所述电阻器在所述电源节点与另一电源节点(Vss)之间以串联连接的方式与另一晶体管(N1)连接，并且所述另一晶体管的栅极连接至所述脉冲产生器。
8.一种半导体结构，包括垂直堆叠的电容器模块(100)的阵列，其中所述垂直堆叠的电容器模块中的每一个包括：
至少两个电容器(C1、C2)，所述至少两个电容器(C1、C2)包括至少三个导电平板(10、20、30)，所述至少三个导电平板垂直地位于彼此之上或之下并且通过至少一个节点电介质彼此分离；以及
至少一个开关器件(140)，所述至少一个开关器件(140)配置成将所述至少两个电容器与电源节点(Vdd)电断开。
9.根据权利要求8所述的半导体结构，其中所述至少一个节点电介质包括：
第一节点电介质(15)，所述第一节点电介质(15)与所述至少三个导电平板中的第一导电平板(10)的上表面和所述至少三个导电平板中的第二导电平板(20)的下表面接触；以及
第二节点电介质(25)，所述第二节点电介质(25)与所述至少三个导电平板中的所述第二导电平板的上表面和所述至少三个导电平板中的第三导电平板(30)的下表面接触。
10.根据权利要求8所述的半导体结构，其中所述至少一个开关器件中的每一个的一端连接至电源节点(Vdd)，而另一端连接至所述至少三个导电平板之一。
11.根据权利要求8所述的半导体结构，其中所述至少三个导电平板中的至少两者具有侧向突出部分(11、31、51)，所述侧向突出部分中的每一个并不位于所述侧向突出部分中的任何其它侧向突出部分之上或之下，并且所述垂直堆叠的电容器模块中的每一个还包括：
至少一个电源侧过孔结构(90)，所述至少一个电源侧过孔结构(90)与所述至少一个开关器件中的一个的一个节点和电源侧平板(89)接触；以及
至少一个电容器侧过孔结构(91)，所述至少一个电容器侧过孔结构(91)与所述至少一个开关器件的另一节点和所述侧向突出部分中的一个接触。
12.根据权利要求8所述的半导体结构，其中所述垂直堆叠的电容器模块的阵列位于半导体衬底(150)上，并且所述至少一个开关器件包括半导体器件。
13.根据权利要求12所述的半导体结构，其中所述开关器件包括场效应晶体管(P2)和传感器单元(142)，所述传感器单元配置成检测穿过所述至少一个节点电介质的泄漏电流。
14.一种操作半导体结构的方法，所述方法包括：
提供包含电容器模块(100)的阵列的半导体结构，其中所述电容器模块中的每一个包括电容器和连接到电源节点(Vdd)的开关器件(140)；以及
使所述电容器模块的阵列中的电容器模块内的所述开关器件中的一个的第一部件(P1)导通，其中穿过所述电容器模块内的电容器(C)的泄漏电流触发所述电容器模块内的第二部件(P2)的截止，从而使所述电容器模块内的所述电容器与所述电源节点电隔离。
15.根据权利要求14的方法，其中所述部件是第一p型场效应晶体管(P1)，另一部件是第二p型场效应晶体管(P2)，并且所述第一p型场效应晶体管与所述第二p型场效应晶体管在所述电源节点与所述电容器模块内的所述电容器的一个节点(节点B)之间以并联连接的方式连接。
16.根据权利要求15所述的方法，还包括将有限持续时间的信号脉冲(p)施加至所述第一p型场效应晶体管的栅极，从而使所述第一p型场效应晶体管导通。
17.根据权利要求14所述的方法，其中所述开关器件包括场效应晶体管(P2)和传感器单元(142)，所述传感器单元配置成检测所述泄漏电流，所述传感器单元配置成将电压提供至所述场效应晶体管的栅极，并且所述电压由所述泄漏电流决定。
18.根据权利要求17所述的方法，其中所述传感器单元包括位于所述电容器模块内的所述电容器附近的电阻器(RC)，并且所述方法还包括提升所述电容器模块内的所述电容器的温度，从而所述泄漏电流随着温度的升高而增加。
19.一种制造半导体结构的方法，所述方法包括：
在半导体衬底(150)上形成至少一个开关器件(140)；
形成至少一个电容器侧过孔结构(91)，所述至少一个电容器侧过孔结构(91)与所述至少一个开关器件的一个节点接触；以及
在所述半导体衬底上形成至少三个导电平板(10、30、50)和至少一个节点电介质(15)，其中所述至少三个导电平板垂直地位于彼此之上或之下，并且通过所述至少一个节点电介质彼此分离，并且所述至少三个导电平板中的一个的侧向突出部分(11、31、51)与所述至少一个电容器侧过孔结构接触。
20.根据权利要求19所述的方法，还包括：
形成至少一个电源侧过孔结构(90)，所述至少一个电源侧过孔结构(90)与所述至少一个开关器件的另一节点接触；以及
形成电源侧平板(89)，所述电源侧平板(89)与所述至少一个电源侧过孔结构接触。
21.根据权利要求19所述的方法，还包括：
在所述半导体衬底之上形成第一导电平板(10)；
在所述第一导电平板的上表面上形成第一节点电介质(15)；
在所述第一节点电介质的上表面上形成第二导电平板(20)；
在所述第二导电平板的上表面上形成第二节点电介质(25)；以及
在所述第二节点电介质的上表面上形成第三导电平板(30)，其中所述至少三个导电平板包括：所述第一导电平板、所述第二导电平板和所述第三导电平板，并且所述至少一个节点电介质包括所述第一节点电介质和所述第二节点电介质。
22.根据权利要求21所述的方法，其中所述第一节点电介质和所述第二节点电介质包含具有大于8.0的介电常数的电介质金属氧化物材料，并且所述至少三个导电平板和所述至少一个节点电介质构成至少两个电容器，其中所述至少三个导电平板中的一个是所述至少两个电容器的共同节点。
23.根据权利要求22所述的方法，其中所述至少一个开关器件包括场效应晶体管(P2)和传感器单元(142)，所述传感器单元配置成检测穿过在所述半导体衬底上形成的所述电容器的泄漏电流，并且所述至少两个电容器在位于所述至少一个开关器件之上的位置处形成。
CN201080041800.8A 2009-09-24 2010-08-23 模块化的三维电容器阵列 Expired - Fee Related CN102844816B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/565,802 US8188786B2 (en) 2009-09-24 2009-09-24 Modularized three-dimensional capacitor array
US12/565,802 2009-09-24
PCT/US2010/046267 WO2011037710A2 (en) 2009-09-24 2010-08-23 Modularized three-dimensional capacitor array

Publications (2)

Publication Number Publication Date
CN102844816A CN102844816A (zh) 2012-12-26
CN102844816B true CN102844816B (zh) 2015-06-17

Family

ID=43756434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080041800.8A Expired - Fee Related CN102844816B (zh) 2009-09-24 2010-08-23 模块化的三维电容器阵列

Country Status (7)

Country Link
US (3) US8188786B2 (zh)
JP (1) JP5649193B2 (zh)
CN (1) CN102844816B (zh)
DE (1) DE112010002919B4 (zh)
GB (2) GB2486115B (zh)
TW (1) TWI511271B (zh)
WO (1) WO2011037710A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2695970B1 (fr) 1992-09-21 1995-02-03 Gkn Automotive Ag Corps de joint de transmission du type à structure composite.
US8188786B2 (en) * 2009-09-24 2012-05-29 International Business Machines Corporation Modularized three-dimensional capacitor array
KR101130767B1 (ko) * 2010-10-20 2012-03-28 주식회사 바우압텍 정전기 방전 보호소자
FR2971366B1 (fr) * 2011-02-09 2013-02-22 Inside Secure Micro plaquette de semi-conducteur comprenant des moyens de protection contre une attaque physique
US9267980B2 (en) 2011-08-15 2016-02-23 Micron Technology, Inc. Capacitance evaluation apparatuses and methods
MX2014008859A (es) * 2012-01-27 2014-10-06 Koninkl Philips Nv Transductor micro-mecanizado capacitivo y metodo para la fabricacion del mismo.
US9215807B2 (en) 2012-09-25 2015-12-15 Apple Inc. Small form factor stacked electrical passive devices that reduce the distance to the ground plane
US9053960B2 (en) * 2013-03-04 2015-06-09 Qualcomm Incorporated Decoupling capacitor for integrated circuit
US9595526B2 (en) * 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
KR101761459B1 (ko) * 2014-12-09 2017-08-04 서울대학교산학협력단 에너지 하베스팅 소자, 전기열량 냉각 소자, 이의 제조 방법 및 이를 포함하는 모놀리식 소자
US9722622B2 (en) * 2015-04-24 2017-08-01 Texas Instruments Incorporated Low parasitic capacitor array
US9881917B2 (en) * 2015-07-16 2018-01-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
WO2017129767A1 (en) 2016-01-29 2017-08-03 Abb Schweiz Ag Failure tolerant capacitor device
CN107588330B (zh) * 2016-07-07 2019-08-23 福建宁德核电有限公司 一种用于核电站定位泄漏的探测系统
US10388461B2 (en) 2017-08-02 2019-08-20 Perriquest Defense Research Enterprises, Llc Capacitor arrangements
DE102018201842A1 (de) 2018-02-06 2019-08-08 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit mehreren Leistungsmodulen
EP3522188A1 (de) * 2018-02-06 2019-08-07 Siemens Aktiengesellschaft Kondensatoraufbau und leistungsmodul mit einem leistungselektronischen bauelement
JP6527267B2 (ja) * 2018-04-16 2019-06-05 ルネサスエレクトロニクス株式会社 モーター制御システム
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
CN111477456B (zh) * 2020-04-17 2021-11-16 西安理工大学 一种可调三维集成电容器及电容调节方法
CN115410611A (zh) * 2021-05-26 2022-11-29 长鑫存储技术有限公司 存储单元、存储单元的控制方法、存储器及电子设备
US20240203982A1 (en) * 2022-12-20 2024-06-20 International Business Machines Corporation Decoupling capacitor inside backside power distribution network powervia trench
US20250132244A1 (en) * 2023-10-20 2025-04-24 Apple Inc. Integrated circuit with tunable capacitor array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972370A (en) * 1988-08-29 1990-11-20 Olympus Optical Co., Ltd. Three-dimensional memory element and memory device

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL173572C (nl) * 1976-02-12 1984-02-01 Philips Nv Halfgeleiderinrichting.
FR2541775B1 (fr) * 1983-02-28 1985-10-04 Onera (Off Nat Aerospatiale) Accelerometres a suspension electrostatique
US5125138A (en) * 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US4803598A (en) * 1988-01-19 1989-02-07 Sprague Electric Company Electrolytic capacitor assembly
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법
JP2682392B2 (ja) * 1993-09-01 1997-11-26 日本電気株式会社 薄膜キャパシタおよびその製造方法
US5523619A (en) * 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
US5460007A (en) * 1994-06-28 1995-10-24 Arthur P. Little, Inc. Ice level sensor for an ice maker
US5506457A (en) * 1995-04-07 1996-04-09 International Business Machines Corporation Electronic switch for decoupling capacitor
IL118000A0 (en) * 1995-04-25 1996-08-04 Sinai School Medicine Bandage with external anchor
DE59702530D1 (de) * 1996-03-29 2000-11-30 Hubertus Maschek Feldsensor und vorrichtung sowie verwendung der vorrichtung zur messung elektrischer und/oder magnetischer felder
US5789964A (en) * 1997-02-14 1998-08-04 International Business Machines Corporation Decoupling capacitor network for off-state operation
US5886430A (en) * 1997-03-27 1999-03-23 Gabriel, Inc. Refrigerator ice door delay circuit
US5880921A (en) * 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US6208501B1 (en) * 1999-06-14 2001-03-27 Dielectric Laboratories, Inc. Standing axial-leaded surface mount capacitor
JP4822572B2 (ja) 1999-09-02 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6230566B1 (en) * 1999-10-01 2001-05-15 The Regents Of The University Of California Micromachined low frequency rocking accelerometer with capacitive pickoff
US6377438B1 (en) * 2000-10-23 2002-04-23 Mcnc Hybrid microelectromechanical system tunable capacitor and associated fabrication methods
US6674383B2 (en) * 2000-11-01 2004-01-06 Onix Microsystems, Inc. PWM-based measurement interface for a micro-machined electrostatic actuator
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
US20030103301A1 (en) * 2001-12-03 2003-06-05 Fechner Paul S. On chip smart capacitors
KR100464411B1 (ko) 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치
JP2004134613A (ja) * 2002-10-11 2004-04-30 Toshiba Corp 半導体装置
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
US7391213B2 (en) * 2003-05-02 2008-06-24 General Electric Company Three axis angle invariant RF coil assembly and method and system employing same
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
US6844771B1 (en) * 2003-09-25 2005-01-18 Taiwan Semiconductor Manufacturing Co. Self-leakage detection circuit of decoupling capacitor in MOS technology
JP2005123376A (ja) * 2003-10-16 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US7038259B2 (en) * 2003-10-22 2006-05-02 Micron Technology, Inc. Dual capacitor structure for imagers and method of formation
US7541782B2 (en) * 2004-03-30 2009-06-02 Intel Corporation System and method for extracting energy from an ultracapacitor
JP2006086477A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置
EP1829126B1 (en) * 2004-12-09 2020-05-27 Wispry, Inc. Micro-electro-mechanical system (mems) capacitors, inductors, and related systems and methods
JP4348390B2 (ja) * 2005-01-27 2009-10-21 三菱電機株式会社 スイッチ回路
EP1934134A2 (en) * 2005-09-09 2008-06-25 Nxp B.V. A method of manufacturing a mems capacitor microphone, such a mems capacitor microphone, a stack of foils comprising such a mems capacitor microphone, an electronic device comprising such a mems capacitor microphone and use of the electronic device
US7268632B2 (en) * 2005-09-30 2007-09-11 International Business Machines Corporation Structure and method for providing gate leakage isolation locally within analog circuits
US20070183191A1 (en) * 2006-02-01 2007-08-09 Juhan Kim Stacked capacitor memory
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
JP2008251885A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 積層型薄膜コンデンサ及びその製造方法
US7750511B2 (en) * 2007-04-10 2010-07-06 International Business Machines Corporation Method and apparatus for self-contained automatic decoupling capacitor switch-out in integrated circuits
US20090040857A1 (en) * 2007-08-08 2009-02-12 Mcneil Grant Integrated circuit including decoupling capacitors that can be disabled
JP5613363B2 (ja) * 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US8009398B2 (en) * 2009-06-04 2011-08-30 International Business Machines Corporation Isolating faulty decoupling capacitors
US8351166B2 (en) * 2009-07-24 2013-01-08 International Business Machines Corporation Leakage sensor and switch device for deep-trench capacitor array
US8188786B2 (en) * 2009-09-24 2012-05-29 International Business Machines Corporation Modularized three-dimensional capacitor array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972370A (en) * 1988-08-29 1990-11-20 Olympus Optical Co., Ltd. Three-dimensional memory element and memory device

Also Published As

Publication number Publication date
DE112010002919B4 (de) 2015-01-22
US8790989B2 (en) 2014-07-29
WO2011037710A2 (en) 2011-03-31
TWI511271B (zh) 2015-12-01
DE112010002919T5 (de) 2012-05-24
US20120188002A1 (en) 2012-07-26
CN102844816A (zh) 2012-12-26
GB201318585D0 (en) 2013-12-04
JP2013506290A (ja) 2013-02-21
US8188786B2 (en) 2012-05-29
GB2504032B (en) 2014-06-25
GB2486115B (en) 2013-12-18
JP5649193B2 (ja) 2015-01-07
GB2504032A (en) 2014-01-15
GB201204298D0 (en) 2012-04-25
US20110069425A1 (en) 2011-03-24
GB2486115A (en) 2012-06-06
TW201140801A (en) 2011-11-16
US8487696B2 (en) 2013-07-16
US20130260530A1 (en) 2013-10-03
WO2011037710A3 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
CN102844816B (zh) 模块化的三维电容器阵列
JP5619026B2 (ja) 電子パッケージ及び電子パッケージのプログラム可能ヒューズ式スルー・シリコン・ビアをプログラムする方法
US8455979B2 (en) Three dimensional integrated deep trench decoupling capacitors
KR101665669B1 (ko) 반도체 소자 및 그 형성 방법
US20130320396A1 (en) Mutual ballasting multi-finger bidirectional esd device
US8841174B1 (en) Silicon controlled rectifier with integral deep trench capacitor
CN102171824A (zh) 用于堆叠式ic的静电放电(esd)防护
JP2007521659A (ja) 電気コンタクトを対向する両側に有する半導体素子及びその形成方法
US8809129B2 (en) Diode-triggered silicon controlled rectifier with an integrated diode
US9331212B2 (en) Semiconductor device comprising an antiferroelectric gate insulating film
US7825492B2 (en) Isolated vertical power device structure with both N-doped and P-doped trenches
CN102593124A (zh) 半导体放电器件及其形成方法
US9059198B2 (en) Bi-directional silicon controlled rectifier structure
US20230068505A1 (en) 3d semiconductor device and structure
US20160358999A1 (en) Capacitors in Integrated Circuits and Methods of Fabrication Thereof
US20200118927A1 (en) Anti-fuse with self aligned via patterning
US8847320B2 (en) Decoupling capacitor and layout for the capacitor
CN109326592B (zh) 瞬态电压抑制器及其制造方法
US20250056874A1 (en) Power gating using nanoelectromechanical systems (nems) in back end of line (beol)
TWI581395B (zh) 用於中介層的去耦合電容
TW202519037A (zh) 半導體結構及其形成的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20180823