[go: up one dir, main page]

TWI511271B - 模組化三維電容器陣列 - Google Patents

模組化三維電容器陣列 Download PDF

Info

Publication number
TWI511271B
TWI511271B TW099130692A TW99130692A TWI511271B TW I511271 B TWI511271 B TW I511271B TW 099130692 A TW099130692 A TW 099130692A TW 99130692 A TW99130692 A TW 99130692A TW I511271 B TWI511271 B TW I511271B
Authority
TW
Taiwan
Prior art keywords
capacitor
node
field effect
switching element
effect transistor
Prior art date
Application number
TW099130692A
Other languages
English (en)
Other versions
TW201140801A (en
Inventor
許履塵
歐陽旭
楊智超
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201140801A publication Critical patent/TW201140801A/zh
Application granted granted Critical
Publication of TWI511271B publication Critical patent/TWI511271B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10P74/232—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10P74/207—
    • H10P74/277—
    • H10W20/496—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Protection Of Static Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

模組化三維電容器陣列
本發明係關於半導體元件及電路之領域，且特定言之係關於高密度、三維微電子電容器陣列、其製造方法及其操作方法。
電容器已被廣泛應用於積體半導體電路中。舉例而言，使用高密度電容器以去耦(decouple)且穩定信號及電力線。隨著積體電路組件之數目一代一代地連續增加，可用於建立被動元件(諸如電容器)之晶片區域減少。
在沒有去耦電容器以提供足夠電容的情況下，耦合雜訊可危害高速電路中之信號完整性(signal integrity)。此外，包括(例如)鎖相迴路(PLL)電路、電荷泵(charge pump)電路、類比電路及靜電放電(ESD)保護電路的諸多電路應用皆需要大型電容器。
為了增加電容器電容而不相應地增加電容器所用之電路區域，一些高級半導體晶片將薄節點介電材料用於電容器。而隨著節點介電的厚度減低，穿過電容器之漏電流增加。對於高密度電容器而言，漏電流之增加成為嚴重的問題，因為當處於不良位置時易漏電電容器係電氣等效於電阻器，其將減少電路的供應電壓且增加電力消耗。此外，眾所周知，易漏電電容器會對諸多電路產生問題。舉例而言，在PLL電路中易漏電電容器是產生抖動雜訊(jitter noise)的主要原因。
根據本發明之一具體實施例，模組化電容器陣列包括複數個電容器模組。每個電容器模組包括一電容器及一開關元件，開關元件經配置以電氣斷開電容器。開關元件包括經配置以偵測電容器之漏電位準之感測單元，以使得若漏電流超過預定位準，則開關元件電氣斷開電容器。每個電容器模組可包括單個電容器平板、兩個電容器平板，或多於兩個電容器平板。使用漏電感測器及開關元件電氣斷開電容器陣列中任何已成為易漏電的電容器模組，藉此保護電容器陣列以避免過度漏電。
儘管在此領域中具有在半導體晶片之初期測試與操作期間時，由斷開過度漏電的電容器模組而產生的局部缺陷，模組化的電容器陣列構造可確保電容器陣列之高良率(yield)。因此，電容器模組之電氣隔離粒度(granularity)取決於每個電容器模組之預期良率。若每個電容器模組之良率相對較低，則電容器模組之電氣隔離粒度較高，且反之亦然。因為電容器模組之電氣隔離之高粒度需要大量半導體元件以實施感測單元及開關元件，所以可藉由考慮每個電容器模組之預期良率、與該等感測單元及開關元件需要的區域以最佳化電容器模組之電氣隔離粒度的程度。
根據本發明之一態樣，提供一種包括電容器模組陣列之半導體結構。每個電容器模組包括電容器及開關元件。電容器包括第一電極、第二電極及位於第一電極與第二電極之間的介電材料。開關元件經配置以將電容器與電源節點電氣斷開。
根據本發明之另一態樣，提供一種包括垂直堆疊之電容器模組陣列的半導體結構。每個垂直堆疊之電容器模組包括至少兩個電容器及至少一個開關元件。該至少兩個電容器包括至少三個導電平板，該至少三個導電平板彼此垂直地上覆(overlie)或下伏(underlie)，且由至少一個節點介電彼此分離。該至少一個開關元件經配置以將該至少兩個電容器與電源節點電氣斷開。
根據本發明之另一態樣，提供一種操作半導體結構之方法。該方法包括以下步驟：提供包括電容器模組陣列之半導體結構，其中每個電容器模組包括電容器及連接到電源節點之開關元件；及開啟在電容器模組陣列中電容器模組內之開關元件之一者的第一組件。穿過電容器模組內之電容器的漏電流觸發電容器模組內之第二組件的關閉，藉此將電容器模組內之電容器與電源節點電氣隔離。
根據本發明之另一態樣，提供一種製造半導體結構之方法。該方法包括以下步驟：在半導體基板上形成至少一個開關元件；形成接觸該至少一個開關元件之一節點的至少一個電容器端介層結構(via structure)；及在半導體基板上形成至少三個導電平板及至少一個節點介電。該至少三個導電平板彼此垂直地上覆或下伏且由該至少一個節點介電彼此分離，且該至少三個導電平板之一者的側向突出部分接觸該至少一個電容器端介層結構。
如上所述，本發明係關於半導體元件及電路，且特定言之係關於高密度的三維微電子電容器陣列之製造方法及其操作方法，現將結合隨附圖式詳細描述此等內容。在全體該等圖式中，相同元件符號或字母係用於表示相同或等效部件。該等圖式不需按比例繪製。
如本文所使用，「垂直堆疊」部件意謂其中該等部件中之每個部件上覆或下伏於該等部件中之所有其他部件的部件。
參考第1圖，第一示例性結構之示意圖圖示根據本發明之第一實施例之垂直堆疊的電容器模組100的第一陣列。每個垂直堆疊的電容器模組100包括經由開關元件140電氣連接到第一電源節點的電容器總成6。將第一電源節點標記為「總Vdd」。電容器總成6包括複數個沿垂直方向(亦即，沿垂直於基板的方向，垂直堆疊的電容器模組100之陣列係形成於基板上)堆疊之電容器。垂直堆疊的電容器模組100之第一陣列至少沿一方向重複堆疊。舉例而言，垂直堆疊的電容器模組100之第一陣列可沿著x軸方向，y軸方向或在包括x軸及y軸的二維平面上重複堆疊。
在每個垂直堆疊的電容器模組100內，垂直地堆疊開關元件140及電容器總成6，亦即，以彼此上覆或彼此下伏的方式堆疊。通常，開關元件140包括位於半導體基板之上表面的半導體元件，且電容器總成6在每個垂直堆疊的電容器模組100中上覆開關元件140。每個垂直堆疊的電容器模組100之側向延伸區僅限於沿著水平方向，亦即，沿著x軸方向及y軸方向。
將每個垂直堆疊的電容器模組100在第一電源節點與第二電源節點之間以並聯方式電氣連接，將第二電源節點標記為「總Vss」。在每個垂直堆疊的電容器模組100中可由垂直堆疊的電容器模組100中之開關元件140截斷(disable)第一電源節點之電氣連結。開關元件140可經配置，以當垂直堆疊的電容器模組100中之複數個電容器6內之漏電流觸發開關元件140中之電路部件的關閉時，自動斷開垂直堆疊的電容器模組100內的複數個電容器6。電容器總成6中之每個電容器包括第一電極110、第二電極120及位於其間的節點介電。
藉由利用可電氣斷開具有足夠高的漏電流以觸發開關元件140中之電路部件之關閉的垂直堆疊的電容器模組100的能力，可將電氣連接部分(亦即，垂直堆疊的電容器模組100之陣列的有效功能部分)內之漏電流之位準限於預定位準以下。可將垂直堆疊的電容器模組100之陣列製造成嵌入半導體晶片之去耦電容器。在計算系統中之半導體晶片的製造之後及使用之前的測試期間，或者操作期間時，具有高漏電流之垂直堆疊的電容器模組100的電氣斷開可能受影響。
可藉由使用彼此垂直上覆或下伏之至少三個導電平板來實施電容器總成6。該至少三個導電平板之每一者由至少一個節點介電彼此分離。垂直堆疊的電容器模組100中之開關元件140經配置以將該至少兩個電容器與第一電源節點電氣斷開。將開關元件140之一末端連接至第一電源節點並將另一末端連接至該至少三個導電平板中之一者。開關元件140可包括場效電晶體、及經配置以偵測穿過垂直堆疊的電容器模組100內之電容器總成6之漏電流的感測器單元。
垂直堆疊的電容器模組100之陣列可為垂直堆疊的電容器模組100之n×p陣列。儘管第1圖圖示5×5陣列之垂直堆疊的電容器模組之陣列，在n及p中之至少一者大於1以形成「陣列」的條件下，n及p中之各者可為1至10,000,000的任何整數。垂直堆疊的電容器模組100之陣列包括複數個導電層，導電層經佈局圖樣(patterned)以在每個電容器總成6中形成導電平板。將垂直堆疊的電容器模組100內之每個導電平板與其他垂直堆疊的電容器模組100中之其他導電平板電氣隔離，以確保開關元件140可電氣斷開垂直堆疊的電容器模組100。
將實體實施為電源平面之第一電源節點連接到開關元件140，但並不將其直接連接到電容器總成6。當將缺陷電容器總成6與供電系統切斷，亦即，開關元件140將缺陷電容器總成6與第一電源節點電氣斷開時，在第一電源節點與電容器總成6之間置放開關元件140使寄生電氣組件最小化。第一電源節點可為供應非零電壓電位之節點，且第二電源節點可為電氣接地。或者，在第一電源節點之非零電壓電位與第二電源節點之非零電壓電位不同的條件下，第一電源節點與第二電源節點皆可供應非零電壓電位。
參考第2圖，第二示例性結構之示意圖圖示根據本發明之第二實施例之垂直堆疊的電容器模組100的第二陣列。藉由修改第一示例性結構中之每個垂直堆疊的電容器模組100之內容，可自第一示例性結構衍生第二示例性結構。特定而言，第二示例性結構中之每個垂直堆疊的電容器模組100包括至少一個第一類型電容器模組4及至少一個第二類型電容器模組8。該至少一個第一類型電容器模組4中之每一者包括開關元件140及電容器。該至少一個第二類型電容器模組8中之每一者包括開關元件140及複數個電容器。第一類型電容器模組4與第二類型電容器模組8的不同之處在於其中包括的電容器數目，亦即，是存在單個電容器還是存在複數個電容器。
將該至少一個第一類型電容器模組4及該至少一個第二類型電容器模組8中之每一者經由開關元件140電氣連接到第一電源節點，該第一電源節點被標記為「總Vdd」。如在第一實施例中，第二類型電容器模組8包括沿垂直方向堆疊之複數個電容器。如在第一實施例中，垂直堆疊的電容器模組100之第一陣列至少沿一個方向重複堆疊。
如在第一實施例中，將每個垂直堆疊的電容器模組100在第一電源節點與第二電源節點之間以並聯方式電氣連接，該第二電源節點被標記為「總Vss」。開關元件140經配置，以當垂直堆疊的電容器模組100中之第一類型電容器模組4或第二類型電容器模組8中之漏電流觸發垂直堆疊的電容器模組100中之開關元件140中的電路部件之關閉時，自動地斷開第一類型電容器模組4中之電容器或第二類型電容器模組中之電容器。第一類型電容器模組4及第二類型電容器模組8中之每個電容器包括第一電極110、第二電極120及位於其間之節點介電。第二示例性結構可以增強之粒度提供與第一示例性結構相同的功能性，亦即，由每個開關元件140控制之電容器的數目小於第一示例性結構中之相應數目。
可藉由使用彼此垂直上覆或下伏的至少三個導電平板，來實施每個垂直堆疊的電容器模組100中之至少一個第一類型電容器模組4及至少一個第二類型電容器模組8。至少三個導電平板中之每一者由至少一個節點介電彼此分離。每個開關元件140經配置以將至少一個電容器與第一電源節點電氣斷開。將每個開關元件140之一末端連接至第一電源節點並將另一末端連接至該至少三個導電平板中之一者。每個開關元件140可包括場效電晶體、及經配置以偵測穿過垂直堆疊的電容器模組100內之第一類型電容器模組4或第二類型電容器模組8之漏電流的感測器單元。
如在第一實施例中，垂直堆疊的電容器模組100之陣列可為垂直堆疊的電容器模組100之n×p陣列。將實體實施為電源平面(power plane)之第一電源節點連接到開關元件140，但並不將其直接連接到第一類型電容器模組4或第二類型電容器模組8。當將缺陷第一類型電容器模組4或缺陷第二類型電容器模組8與供電系統切斷時，介於第一電源節點與第一類型電容器模組4或第二類型電容器模組8中之一者之間的開關元件140之置放使寄生電氣組件最小化。如在第一實施例中，第一電源節點可為供應非零電壓電位之節點，且第二電源節點可為電氣接地或可為供應非零電壓電位之節點。
參考第3圖，第三示例性結構之示意圖圖示根據本發明之第三實施例之垂直堆疊的電容器模組100的第三陣列。藉由修改第一示例性結構或第二示例性結構中之每個垂直堆疊的電容器模組100之內容，可自第一示例性結構或第二示例性結構衍生第三示例性結構。特定言之，第三示例性結構中之每個垂直堆疊的電容器模組100包括複數個第一類型電容器模組4。複數個第一類型電容器模組4中之每一者包括開關元件及電容器。因此，垂直堆疊的電容器模組100中之每個電容器可由開關元件140與第一電源節點切斷。
因為可將每個電容器個別地與供電系統斷開，所以第三示例性結構以增強之粒度提供與第一示例性結構及第二示例性結構相同的功能性。可使用在第一實施例及第二實施例中描述之方法來製造及操作第三示例性結構。
參考第4圖，根據本發明之第四實施例圖示可用於垂直堆疊的電容器模組100中之開關元件140的示例性電路的示意圖。
開關元件140包括標記為P2之場效電晶體及經配置以偵測穿過電容器C之漏電流的感測器單元142。第一類型電容器模組可包括開關元件140及電容器。第二類型電容器模組可包括開關元件140及電容器C及與電容器C並聯連接之額外電容器。第一實施例之垂直堆疊的電容器模組100可包括開關元件140及代替電容器C之複數個並聯連接的電容器。
感測器單元142包括標記為「P1」之電晶體。標記為「P1」之電晶體可為第一p型場效電晶體，且標記為「P2」之場效電晶體可為第二p型場效電晶體。第一p型場效電晶體及第二p型場效電晶體在第一電源節點與電容器C之第一節點之間以並聯連接之方式連接，該第一電源節點在本文中稱為「節點A」，電容器C之第一節點在本文中稱為「節點B」。感測器單元142經配置以向標記為「P2」之電晶體之閘極提供電壓。由穿過電容器C之漏電流之量來決定提供到標記為「P2」之電晶體閘極的電壓。
將第二p型場效電晶體之汲極直接連接到電源節點，且將第二p型場效電晶體之源極直接連接到電容器之節點。第二p型場效電晶體具有較低互導(transconductance)，且因此具有比第一p型場效電晶體大之載流量。感測器單元142包括在電容器C之第二節點與第二p型場效電晶體之閘極之間串聯連接的偶數個反相器，電容器C之第二節點在本文中稱為「節點G」。舉例而言，串聯連接之偶數個反相器可為串聯連接之標記為「INV1」的第一反相器及標記為「INV2」的第二反相器。此外，該等反相器中之一或多者可與另至少一個反相器(諸如，標記為「INV0」之反相器)組合以形成鎖存器(latch)。
感測器單元142可包括脈衝產生器133，該脈衝產生器經配置以將有限持續時間內之信號脈衝提供至第一p型場效電晶體之閘極。脈衝之持續時間可自1微微秒至10秒，並且通常自1奈秒至1毫秒，但是亦可使用更短或更長的持續時間。該信號脈衝在信號脈衝持續時間期間開啟第一p型場效電晶體，並向節點B施加實質上與節點A處(亦即，第一電源節點處)相同之電壓電位。
感測器單元142可視情況以包括電阻器Rc，電阻器Rc位於電容器C附近且經配置以在信號脈衝持續時間期間使電容器C之溫度上升。此功能性可藉由在第一電源節點(亦即，節點A)與標記為Vss之第二電源節點之間以串聯連接之方式將電阻器Rc連接至標記為「N1」之可選電晶體來實現，可選電晶體可為N型場效電晶體。隨著電容器C處因電阻器Rc提供加熱所致之溫度的升高，漏電流增加。Vss可電氣接地或可處於與第一電源節點處之電壓電位不同的非零電壓電位。將電晶體「N1」之閘極連接至脈衝產生器133。在信號脈衝之持續時間期間，電晶體「N1」開啟。
電阻器Rc是位於電容器C(或連接到開關元件140之電容器)相鄰處之加熱器，以增強電容器C之漏電速率且在對供電系統之反效應以顯著方式表現之前可快速斷開電容器C。使用第一p型場效電晶體及第二p型場效電晶體(與「P1」及「P2」對應)，以能夠在電容器C與第一電源節點之間分別暫時性斷開及永久性斷開。
使用第一p型場效電晶體「P1」以感測穿過電容器C之漏電流。在信號脈衝「P」之持續時間期間，經由標記為「INV3」之反相器開啟第一p型場效電晶體「P1」。在信號脈衝之持續時間期間，經由第一p型場效電晶體「P1」將電容器C連接至標記為「Vdd」的第一電源節點。
若電容器C不為易漏電，則節點G處之電壓電位實質上係與第二電源節點Vss提供之電壓相同。經由兩個反相器INVI及INV2形成反饋控制信號，藉此開啟具有比第一p型場效電晶體「P1」較大載流量之第二p型場效電晶體「P2」。甚至在關閉脈衝之後，第二p型場效電晶體「P2」仍為可靠地開啟。
若電容器C易漏電，則節點G處之電壓電位自第二電源節點「Vss」供應之電壓電位向第一電源節點「Vdd」提供之電壓電位漂移。此狀況係因為電容器C具有電阻器的性質，其與寄生佈線電阻器「R」在節點B與第二電源節點「Vss」之間以串聯連接之方式堆疊。因此，一以偏離第二電源節點「Vss」處之電壓電位形式表現的異常在節點G處產生。此在節點G處之異常觸發標記為「INV2」之反相器之狀態的切換，藉此關閉第二p型場效電晶體「P2」。因為標記為「INV0」之反相器與標記為「INV2」之反相器形成鎖存器，所以標記為「INV1」之反相器保持高輸出，且關閉第二p型場效電晶體「P2」，進而將電容器C與第一電源節點「Vdd」電氣斷開。在信號脈衝「p」之持續時間之後，亦關閉第一p型場效電晶體「P1」。此時，電容器C係與第一電源節點「Vdd」完全地電氣斷開。
可將本發明之第四實施例的電路實現於根據第一實施例、第二實施例及第三實施例中之任何實施例的半導體結構中。半導體結構包括電容器模組之陣列，其中每個電容器模組包括電容器及連接到第一電源節點「Vdd」之開關元件140。可將開關元件140之第一組件(諸如，第一p型場效電晶體「P1」)在電容器模組陣列中之電容器模組內關閉。穿過電容器模組內之電容器C的漏電流觸發電容器模組內之第二組件(諸如，第二p型場效電晶體「P2」)之關閉。因為電容器C中之漏電流導致第二組件關閉，所以可將電容器模組內之電容器C與第一電源節點「Vdd」電氣隔離。
參考第5A圖至第5K圖，圖示了在根據本發明之第五實施例之處理步驟期間的第四示例性結構的連續的橫截面俯視圖。第四示例性結構包括可作為電容器總成6以併入第1圖之第一示例性結構中之電容器總成。在將第四示例性結構併入第一示例性結構中之狀況下，在形成第四示例性結構之前，在半導體基板(未圖示)之上表面上製造第1圖中之開關元件140。在作用如開關元件140之半導體元件上形成介電層(未圖示)以提供電氣隔離之後，隨後在該等開關元件上形成電容器總成。
參考第5A圖，在兩條垂直虛線之間的區域內形成垂直堆疊的電容器模組100。垂直堆疊的電容器模組100可沿一個方向作為一維陣列、或沿兩個方向作為二維陣列重複。如圖所示，該兩條垂直虛線表示垂直堆疊的電容器模組100與垂直堆疊的電容器模組100周圍之其他垂直堆疊的電容器模組之間的邊界。
以第一金屬化步驟，例如藉由佈局圖樣第一導電層，形成第一導電平板10。第一導電平板10為諸如Cu、W、Ta、Ti、WN、TaN、TiN、Au、Ag、Sn或上揭元素之組合之金屬。第一導電平板10之側向延伸區係僅限於垂直堆疊的電容器模組100之周邊中，致使垂直堆疊的電容器模組100中之第一導電平板10與相鄰垂直堆疊的電容器模組(未圖示)中之其他第一導電平板(未圖示)電氣隔離。
可形成第一蝕刻終止層12，以促進隨後著落於第一導電平板10上之接點的形成。第一蝕刻終止層12可為介電材料，諸如氮化矽、氧化矽、氮氧化矽、BLoKTM 、NBLoKTM 或可用於延緩導電材料之蝕刻製程的任何其他介電材料。舉例而言，第一蝕刻終止層12之材料可為CVD氮化物、Al2 O3 或抗Cl2 電漿之任何其他材料，Cl2 電漿通常用於非等向性蝕刻製程。
沈積第一節點介電15，且在第一節點介電15上沈積第二導電層20L。第一節點介電15為諸如氮化矽或高介電常數(高k)之介電材料。高k介電材料可為具有大於8.0之介電常數的介電金屬氧化物材料。通常，高k介電材料包括金屬及氧，且視情況包括氮及(或)矽。示例性高k介電材料包括HfO2 、ZrO2 、La2 O3 、Al2 O3 、TiO2 、SrTiO3 、LaAlO3 、Y2 O3 、HfOx Ny 、ZrOx Ny 、La2 Ox Ny 、Al2 Ox Ny 、TiOx Ny 、SrTiOx Ny 、LaAlOx Ny 、Y2 Ox Ny 、及上揭化合物之矽酸鹽及上揭化合物之合金。x及y的值可各自為1到3。可以在本發明所屬領域中之通常方法形成高k介電材料，該等方法包括(例如)：化學氣相沈積(CVD)、原子層沈積(ALD)、分子束沈積(MBD)、脈衝雷射沈積(PLD)、液態源霧化學沈積(LSMCD)等。第一節點介電之厚度可為自1 nm至500 nm，且通常為自50 nm至200 nm，但是亦可使用更小及更大厚度。
在第一節點介電15上形成第二導電層20L。第二導電層20L可為可用於第一導電平板10之任何材料。可形成第二蝕刻終止層22，以促進隨後著落於第二導電層20L之剩餘部分之接點的形成。第二蝕刻終止層22可為可用於第一蝕刻終止層12之任何材料。將第一光阻劑27施加於第二導電層20L上且將其光刻佈局圖樣(lithographically patterned)以在上覆於第一蝕刻終止層12之一部分之區域中形成第一開口。
參考第5B圖，將第一光阻劑27用作蝕刻遮罩以佈局圖樣第二導電層20L以形成第二導電平板20。第二導電平板20可為單個相連塊，該單個相連塊包括與第一光阻劑27之開口區域相對應的區域中的孔。沿著垂直堆疊的電容器模組100之周邊移除第二導電層20L之材料，以將垂直堆疊的電容器模組100中之第二導電平板20，與相鄰垂直堆疊的電容器模組(未圖示)中之其他第二導電平板(未圖示)電氣隔離。隨後，舉例而言，藉由灰化(ashing)移除第一光阻劑27。
參考第5C圖，在第二導電平板20上形成第二節點介電25。第二節點介電25可為可用於第一節點介電15之任何材料。可使用與形成第一節點介電15相同之方法形成第二節點介電25。第二節點介電25之厚度可在第一節點介電15之厚度範圍內。
參考第5D圖，在第二節點介電25上形成第三導電層30L。第三導電層30L可為可用於第一導電平板10之任何材料。
參考第5E圖，將第二光阻劑37施加於第三導電層30L上，且將第二光阻劑37光刻佈局圖樣，以在上覆於第二蝕刻終止層22之一部分之區域中形成第二開口。將第二光阻劑37作為蝕刻遮罩將第三導電層30L佈局圖樣，以形成第三導電平板30。第三導電平板30可為單個相連塊，該單個相連塊包括與第二光阻劑37之開口區域相對應的區域中的孔。沿著垂直堆疊的電容器模組100之周邊移除第三導電層30L之材料，以將垂直堆疊的電容器模組100中之第三導電平板30，與相鄰垂直堆疊的電容器模組(未圖示)中之其他第三導電平板(未圖示)電氣隔離。隨後，舉例而言，藉由灰化移除第二光阻劑37。
參考第5F圖，在第三導電平板30上形成第三節點介電35。第三節點介電35可為可用於第一節點介電15之任何材料。可使用與形成第一節點介電15相同之方法形成第三節點介電35。第三節點介電35之厚度可在第一節點介電15之厚度範圍內。
參考第5G圖，可重複應用用以形成第二導電平板及第三導電平板(20、30)與第二節點介電及第三節點介電(25、35)的方法，以相繼形成額外的導電平板及額外的節點介電。舉例而言，額外的導電平板及額外的節點介電可包括：第四導電平板40、第四節點介電45、第五導電平板50、第五節點介電55、第六導電平板60、第六節點介電65、第七導電平板及第七節點介電。
節點介電附近之一對相鄰導電平板組成電容器。舉例而言，第一導電平板10、第一節點介電15及第二導電平板20組成第一電容器C1。第二導電平板20、第二節點介電25及第三導電平板30組成第二電容器C2。第三導電平板30、第三節點介電35及第四導電平板40組成第三電容器C3。第四導電平板40、第四節點介電45及第五導電平板50組成第四電容器C4。第五導電平板50、第五節點介電55及第六導電平板60組成第五電容器C5。第六導電平板60、第六節點介電65及第七導電平板70組成第六電容器C6。在每個相鄰垂直堆疊的電容器模組(未圖示)中形成類似的電容器。
通常，在每個垂直堆疊的電容器模組100中，至少三個導電平板及至少一個節點介電組成至少兩個電容器。該至少三個導電平板中之一者為至少兩個電容器之共用節點。該至少三個導電平板彼此垂直地上覆或下伏。該至少三個導電平板由至少一個節點介電與彼此分離。通常，每個垂直堆疊的電容器模組100包括至少第一節點介電15及第二節點介電25。第一節點介電15接觸至少三個導電平板中之第一導電平板10的上表面，及至少三個導電平板中之第二導電平板20之下表面。第二節點介電25接觸至少三個導電平板中之第二導電平板20之上表面，及至少三個導電平板中之第三導電平板30之下表面。
參考第5H圖，可在電容器(C1-C6)的堆疊上形成鈍化層(passivation layer)80。鈍化層80包括提供對電容器(C1-C6)之堆疊的鈍化的介電材料。舉例而言，鈍化層80可為氮化矽層。鈍化層80之厚度可為自3 nm至500 nm，但是亦可使用更小或更大厚度。將第三光阻劑87施加於鈍化層80之上表面且將其光刻佈局圖樣以在鈍化層中形成兩個開口。
參考第5I圖，將第三光阻劑87之圖案經由鈍化層80、各種導電平板及各種節點介電向下轉移至第一蝕刻終止層12之上表面或第二蝕刻終止層22之上表面。可藉由選擇視第一蝕刻終止層及第二蝕刻終止層(12、22)之材料而選擇的蝕刻製程，來實現第一蝕刻終止層及第二蝕刻終止層(12、22)之上表面上的蝕刻製程的終止，該蝕刻製程通常為非等向性反應性離子蝕刻。
參考第5J圖，使用不同化學蝕刻來執行另一蝕刻，以蝕刻穿過第一蝕刻終止層及第二蝕刻終止層(12、22)，並曝露第一導電平板及第二導電平板(10、20)之上表面。
參考第5K圖，將垂直堆疊的電容器模組100中之兩個空腔填充導電材料且隨後，使用鈍化層80作為化學機械平坦化(CMP)或凹槽蝕刻之終止層，將兩個空腔平坦化。填充該兩個空腔之導電材料形成第一電源端介層結構82及第二電源端介層結構84。同時在相鄰垂直堆疊的電容器模組(未圖示)中形成額外的電源側面介層結構。
可藉由在鈍化層80上沈積金屬材料且將該金屬材料佈局圖樣，以形成第一電源端平板86及第二電源端平板88。第一電源端平板86可執行在第1圖中標記為「總Vdd」之第一電源節點的功能，且第二電源端平板88可執行在第1圖中標記為「總Vss」之第二電源節點的功能。
第五示例性結構的每單位區域之電容值可大於先前技術結構賦能之可比較電容值。舉例而言，若各種節點介電使用之高k介電材料具有100 nm之厚度，且若垂直堆疊10個電容器，則第五示例性結構每單位區域的電容值可約為0.26 nF/μm2 。
參考第6A圖至第6C圖，其圖示了根據本發明之第六實施例之第五示例性結構。第6A圖為垂直橫截面圖；第6B圖為俯視圖，其中為清楚起見將第二電源側面平板88移除；及第6C圖為第一導電平板10、第三導電平板30及第五導電平板50之烏瞰圖。
可藉由在與第5A圖中之第一蝕刻終止層12相對應的區域中不佈局圖樣任何結構，以自第四示例性結構衍生第五示例性結構。可將每隔一層一個的導電平板佈局圖樣，以包括側向突出部分。舉例而言，第一導電平板10包括第一側向突出部分11，第三導電平板30包括第二側向突出部分31，且第五導電平板50包括第三側向突出部分51。第6C圖中之虛線表面表示與第一側向突出部分、第二側向突出部分及第三側向突出部分(11、31、51)之邊界相對應的垂直平面，該第一側向突出部分、第二側向突出部分及第三側向突出部分(11、31、51)分別與第一導電平板、第三導電平板及第五導電平板(10、30、50)之其餘部分聯接(adjoin)。
參考第7圖，其圖示了根據本發明之第七實施例之第六示例性結構。第六示例性結構可包括第五示例性結構。可使用該第六示例性結構來形成第2圖之第二示例性結構及第3圖之第三示例性結構中之垂直堆疊的電容器模組100的部件。
第六示例性結構包括複數個開關元件140，開關元件140可包括形成於半導體基板150上之場效電晶體。可如第六實施例中形成第一導電平板、第三導電平板及第五導電平板(10、30、50；參見第6A圖至第6C圖)般形成導電平板及節點介電。第一導電平板、第三導電平板及第五導電平板(10、30、50)分別包括第一側向突出部分、第二側向突出部分及第三側向突出部分(11、31、51)。
形成第一電容器端介層結構91以接觸第一開關元件140A之一節點。可藉由以下步驟形成第一電容器端介層結構91：在材料堆疊中形成第一介層空腔，以使得在形成第一導電平板10之前，該第一介層空腔延伸至第一開關元件140A之上表面；及隨後將第一介層空腔填充導電材料。藉由直接在第一電容器端介層結構91之上表面上形成第一導電平板10之第一側向突出部分11，以使第一電容器端介層結構91可接觸第一側向突出部分11之下表面。形成第二電容器端介層結構93以接觸第二開關元件140B之一節點。形成第三電容器端介層結構95以接觸第三開關元件140C之一節點。可使用類似於形成第一電容器端介層結構91之方法來形成第二電容器端介層結構及第三電容器端介層結構(93、95)。第二電容器端介層結構93可接觸第二側向突出部分31之下表面。第三電容器端介層結構95可接觸第三側向突出部分51之下表面。可依需求形成額外的電容器端介層結構。
第一電容器端介層結構、第二電容器端介層結構及第三電容器端介層結構(91、93、95)對應於第2圖及第3圖中之開關元件140與第一電極110之間的電氣連接。第一導電平板、第三導電平板及第五導電平板(10、30、50)中之每一者對應於第2圖及第3圖中之第一電極110。用虛線標記從第7圖中之垂直橫截面之平面側向偏移的第二導電平板20、第四導電平板40及第六導電平板60，以表示相對於開關元件140及第一側向突出部分、第二側向突出部分及第三側向突出部分(11、31、51)之垂直位置。第二導電平板、第四導電平板及第六導電平板(20、40、60)中之每一者對應於第2圖及第3圖中之第二電極120。
在每個垂直堆疊的電容器模組100內，可提供第一類型電源端介層結構90以接觸第一開關元件、第二開關元件及第三開關元件(140A、140B、140C)中之每一者的另一節點。可提供第一類型電源端平板89，以接觸垂直堆疊的電容器模組100中之第一類型電源端介層結構90，及其他垂直堆疊的電容器模組中之其他第一類型電源端介層結構。可在鈍化層80上形成第一類型電源端平板89，該鈍化層可與第五實施例及第六實施例中之鈍化層相同。第一類型電源端平板89實現第2圖及第3圖中表示為「總Vdd」的第一電源端節點。
在每個垂直堆疊的電容器模組100內，可提供第二類型電源端介層結構(未圖示)以接觸第二導電平板、第四導電平板及第六導電平板(20、40、60)。第二類型電源端介層結構可具有與第6A圖及第6B圖中第六示例性結構之第二電源端介層結構84相同的結構。可提供第二電源端平板(未圖示)，以接觸垂直堆疊的電容器模組100中之第二類型電源端介層結構，及其他垂直堆疊的電容器模組中之其他第二類型電源端介層結構。可在鈍化層80上形成第二類型電源端平板。舉例而言，第二類型電源端平板可具有與第6A圖及第6B圖中之第六示例性結構之第二電源端平板88相同的結構。第二類型電源端平板實現第2圖及第3圖中表示為「總Vdd」的第二電源端節點。
第一導電平板10、第二導電平板20及介於其間之第一節點介電(未圖示)之組合組成第一電容器C1。第二導電平板20、第三導電平板30及介於其間之第二節點介電(未圖示)之組合組成第二電容器C2。第三導電平板30、第四導電平板40及介於其間之第三節點介電(未圖示)之組合組成第三電容器C3。第四導電平板40、第五導電平板50及介於其間之第四節點介電(未圖示)之組合組成第四電容器C4。第五導電平板50、第六導電平板60及介於其間之第五節點介電(未圖示)之組合組成第五電容器C5。
第一電容器C1、第一電容器端介層結構91及第一開關元件140A之組合組成第2圖及第3圖中之第一類型電容器模組4。第二電容器C2、第三電容器C3、第二電容器端介層結構93及第二開關元件140B之組合組成第2圖中之第二類型電容器模組8。第四電容器C4、第五電容器C5、第三電容器端介層結構95及第三開關元件140C之組合組成第2圖中之另一第二類型電容器模組8。
將每個開關元件140之一末端電氣連接至第一電源節點，並將另一末端電氣連接至第一導電平板、第三導電平板及第五導電平板(10、30、50)中之一者。在垂直堆疊的電容器模組100之一總成的操作期間，週期性地關閉電容器模組內之每個開關元件(140A、140B、140C)中之第一組件，諸如第4圖中之第一p型場效電晶體「P1」。當關閉第一組件時，穿過電容器模組內之電容器的漏電流可觸發電容器模組內之第二組件(諸如第4圖中之第二p型場效電晶體「P2」)的關閉。將電容器模組內之易漏電電容器與第一電源節點電氣隔離，藉此維持包括第一電源節點及第二電源節點之供電系統中的漏電流，使漏電流低於預定目標位準。
儘管已參閱本發明之較佳實施例特定展示並描述本發明，但熟習此項技術者將理解，在不脫離本發明之精神及範疇之情況下可進行形式及細節上之上述及其他改變。因此，本發明並不意為限於所描述且圖示的精確形式及細節，而是落於附加之申請專利範圍的範疇內。
4．．．第一類型電容器模組
6．．．電容器總成
8．．．第二類型電容器模組
10．．．第一導電平板
11．．．第一側向突出部分
12．．．第一蝕刻終止層
15．．．第一節點介電
20．．．第二導電平板
20L．．．第二導電層
22．．．第二蝕刻終止層
25．．．第二節點介電
27．．．第一光阻劑
30．．．第三導電平板
30L．．．第三導電層
31．．．第二側向突出部分
35．．．第三節點介電
37．．．第二光阻劑
40．．．第四導電平板
45．．．第四節點介電
50．．．第五導電平板
51．．．第三側向突出部分
55．．．第五節點介電
60．．．第六導電平板
65．．．第六節點介電
70．．．第七導電平板
80．．．鈍化層
82．．．第一電源端介層結構
84．．．第二電源端介層結構
86．．．第一電源端平板
87．．．第三光阻劑
88．．．第二電源端平板
89．．．第一類型電源端平板
90．．．第一類型電源端介層結構
91．．．第一電容器端介層結構
93．．．第二電容器端介層結構
95．．．第三電容器端介層結構
100．．．垂直堆疊的電容器模組
110．．．第一電極
120．．．第二電極
133．．．脈衝產生器
140．．．開關元件
140A‧‧‧第一開關元件
140B‧‧‧第二開關元件
140C‧‧‧第三開關元件
142‧‧‧感測器單元
150‧‧‧半導體基板
Vdd‧‧‧第一電源節點
P‧‧‧信號脈衝
Rc‧‧‧電阻器
P1‧‧‧第一p型場效電晶體
P2‧‧‧第二p型場效電晶體
INV0‧‧‧反相器
INV1‧‧‧反相器
INV2‧‧‧反相器
INV3‧‧‧反相器
N1‧‧‧可選電晶體
R‧‧‧寄生佈線電阻器
C‧‧‧電容器
C1‧‧‧第一電容器
C2‧‧‧第二電容器
C3‧‧‧第三電容器
C4‧‧‧第四電容器
C5‧‧‧第五電容器
第1圖為根據本發明之第一實施例之包括垂直堆疊的電容器模組之第一陣列之第一示例性結構的示意圖。
第2圖為根據本發明之第二實施例之包括垂直堆疊的電容器模組之第二陣列之第二示例性結構的示意圖。
第3圖為根據本發明之第三實施例之包括垂直堆疊的電容器模組之第三陣列之第三示例性結構的示意圖。
第4圖為根據本發明之第四實施例之示例性電路的示意圖。
第5A圖至第5K圖為根據本發明之第五實施例之在處理步驟期間的第四示例性結構的連續垂直橫截面俯視圖。
第6A圖為根據本發明之第六實施例之第五示例性結構的垂直橫截面俯視圖。
第6B圖為根據本發明之第六實施例之第五示例性結構的俯視圖。為清楚起見將第5B圖中之第二電源端平板移除。
第6C圖為根據本發明之第六實施例之第五示例性結構的選定部件的烏瞰圖。
第7圖為根據本發明之第七實施例之第六示例性結構的垂直橫截面俯視圖。
6．．．電容器總成
100．．．垂直堆疊的電容器模組
110．．．第一電極
120．．．第二電極
140．．．開關元件

Claims (17)

  1. 一種包含由複數個電容器模組所組成之一陣列的半導體結構，其中該等電容器模組中之每一者包含：一電容器，其包括一第一電極、一第二電極及位於該第一電極與該第二電極之間的一介電材料；及一開關元件，其經配置以將該電容器與一電源節點電氣斷開，其中該開關元件包含：一場效電晶體及一感測器單元，其中該感測器單元經配置以偵測穿過該電容器之一漏電流，其中該感測器單元包括一第一p型場效電晶體，該場效電晶體為一第二p型場效電晶體，且將該第一p型場效電晶體及該第二p型場效電晶體在該電源節點與該電容器之一節點之間以一並聯連接方式連接，該電容器之該節點係選自該第一電極之一節點及該第二電極之一節點。
  2. 如申請專利範圍第1項之半導體結構，其中該感測器單元經配置以將一電壓提供至該場效電晶體之一閘極，其中該電壓係由該漏電流決定。
  3. 如申請專利範圍第1項之半導體結構，其中該第二p型場效電晶體之一汲極係直接連接到該電源節點，且該第二p型場效電晶體之一源極係直接連接到該電容器之該節點。
  4. 如申請專利範圍第3項之半導體結構，其中該感測器單元進一步包含：以一串聯連接之方式定位於該電容器之另一節點與該第二p型場效電晶體之一閘極之間的偶數個反相器。
  5. 如申請專利範圍第1項之半導體結構，其進一步包含：一脈衝產生器，其經配置以將一有限持續時間之一信號脈衝提供至該第一p型場效電晶體之一閘極；其中該感測器單元進一步包含：一電阻器，其經配置以在該信號脈衝之一持續時間期間內使該電容器之溫度上升；其中在該電源節點與另一電源節點之間以一串聯連接之方式將該電阻器連接至另一電晶體，且將該另一電晶體之一閘極連接至該脈衝產生器。
  6. 一種包含由複數個垂直堆疊的電容器模組所組成之一陣列的半導體結構，其中該等垂直堆疊的電容器模組中之每一者包含：至少兩個電容器，其包括至少三個導電平板，該至少三個導電平板彼此垂直地上覆(overlie)或下伏(underlie)且由至少一個節點介電彼此分離；及至少一個開關元件，其經配置以將該至少兩個電容器與一電源節點電氣斷開。
  7. 如申請專利範圍第6項之半導體結構，其中該至少一個節點介電包含：一第一節點介電，其接觸該至少三個導電平板中之一第一導電平板的一上表面及該至少三個導電平板中之一第二導電平板之一下表面；及一第二節點介電，其接觸該至少三個導電平板中之該第二導電平板的一上表面及該至少三個導電平板中之一第三導電平板之一下表面。
  8. 如申請專利範圍第6項之半導體結構，其中該至少一個開關元件中之每一者之一末端係連接至該電源節點，且另一末端係連接至該至少三個導電平板中之一者。
  9. 如申請專利範圍第6項之半導體結構，其中該至少三個導電平板中之至少兩者具有一側向突出部分，該等側向突出部分中之每一者不上覆或下伏於該等側向突出部分中之任何其他側向突出部分，且該等垂直堆疊的電容器模組中之每一者進一步包含：至少一個電源端介層結構，其接觸該至少一個開關元件中之一者的一節點及一電源端平板；及至少一個電容器端介層結構，其接觸該至少一個開關元件之另一節點及該等側向突出部分中之一者。
  10. 如申請專利範圍第6項之半導體結構，其中由複數個 垂直堆疊的電容器模組所組成之該陣列係定位於一半導體基板上，且該至少一個開關元件包括一半導體元件；其中該至少一個開關元件包含一場效電晶體及一感測器單元，該感測器單元經配置以偵測穿過該至少一個節點介電之一漏電流。
  11. 一種操作一半導體結構之方法，該方法包含以下步驟：提供包含由複數個電容器模組所組成之一陣列的一半導體結構，其中該等電容器模組中之每一者包含：一電容器及連接到一電源節點之一開關元件；及開啟由複數個電容器模組所組成之該陣列中之一電容器模組內的該等開關元件中之一者的一第一組件，其中穿過該電容器模組內之一電容器之一漏電流觸發該電容器模組內之一第二組件的關閉，藉此將該電容器模組內之該電容器與該電源節點電氣隔離。
  12. 如申請專利範圍第11項之方法，其中該組件為一第一p型場效電晶體，該另一組件為一第二p型場效電晶體，且在該電容器模組內之該電源節點與該電容器之一節點之間將該第一p型場效電晶體與該第二p型場效電晶體以一並聯連接之方式連接；及該方法進一步包含以下步驟：將一有限持續時間之一信號脈衝施加至該第一p型場效電晶體之一閘極，藉此使 該第一p型場效電晶體開啟。
  13. 如申請專利範圍第11項之方法，其中該開關元件包含一場效電晶體及一感測器單元，該感測器單元經配置以偵測該漏電流，該感測器單元經配置以將一電壓提供至該場效電晶體之一閘極，且該電壓係由該漏電流決定；其中該感測器單元包含定位於該電容器模組內之該電容器附近之一電阻器，且該方法進一步包括以下步驟：升高該電容器模組內之該電容器之溫度，藉此該漏電流隨著該溫度之該升高而增加。
  14. 一種製造一半導體結構之方法，該方法包含以下步驟：在一半導體基板上形成至少一個開關元件；形成至少一個電容器端介層結構，其接觸該至少一個開關元件之一節點；及在該半導體基板上形成至少三個導電平板及至少一個節點介電，其中該至少三個導電平板彼此垂直地上覆或下伏，且由該至少一個節點介電彼此分離，且該至少三個導電平板中之一者之一側向突出部分接觸該至少一個電容器端介層結構。
  15. 如申請專利範圍第14項之方法，其進一步包含以下步驟： 形成至少一個電源端介層結構，其接觸該至少一個開關元件之另一節點；及形成一電源端平板，其接觸該至少一個電源端介層結構。
  16. 如申請專利範圍第14項之方法，其進一步包含以下步驟：在該半導體基板上形成一第一導電平板；在該第一導電平板之一上表面上形成一第一節點介電；在該第一節點介電之一上表面上形成一第二導電平板；在該第二導電平板之一上表面上形成一第二節點介電；及在該第二節點介電之一上表面上形成一第三導電平板，其中該至少三個導電平板包括：該第一導電平板、該第二導電平板及該第三導電平板，且該至少一個節點介電包括：該第一節點介電及該第二節點介電。
  17. 如申請專利範圍第16項之方法，其中該第一節點介電及該第二節點介電包含具有大於8.0之一介電常數的一介電金屬氧化物材料，且該至少三個導電平板及該至少一個節點介電組成至少兩個電容器，其中該至少三個導電平板中之一者為該至少兩個電容器之一共用節點；其中該至少一個開關元件包含一場效電晶體及一感測器單元，該感測器單元經配置以偵測穿過在該半導體基板上形成之該電容器的一漏電流，且該至少兩個電容器係形成於上覆在該至少一個開關元件之一位置處。
TW099130692A 2009-09-24 2010-09-10 模組化三維電容器陣列 TWI511271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/565,802 US8188786B2 (en) 2009-09-24 2009-09-24 Modularized three-dimensional capacitor array

Publications (2)

Publication Number Publication Date
TW201140801A TW201140801A (en) 2011-11-16
TWI511271B true TWI511271B (zh) 2015-12-01

Family

ID=43756434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130692A TWI511271B (zh) 2009-09-24 2010-09-10 模組化三維電容器陣列

Country Status (7)

Country Link
US (3) US8188786B2 (zh)
JP (1) JP5649193B2 (zh)
CN (1) CN102844816B (zh)
DE (1) DE112010002919B4 (zh)
GB (2) GB2486115B (zh)
TW (1) TWI511271B (zh)
WO (1) WO2011037710A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2695970B1 (fr) 1992-09-21 1995-02-03 Gkn Automotive Ag Corps de joint de transmission du type à structure composite.
US8188786B2 (en) * 2009-09-24 2012-05-29 International Business Machines Corporation Modularized three-dimensional capacitor array
KR101130767B1 (ko) * 2010-10-20 2012-03-28 주식회사 바우압텍 정전기 방전 보호소자
FR2971366B1 (fr) * 2011-02-09 2013-02-22 Inside Secure Micro plaquette de semi-conducteur comprenant des moyens de protection contre une attaque physique
US9267980B2 (en) 2011-08-15 2016-02-23 Micron Technology, Inc. Capacitance evaluation apparatuses and methods
MX2014008859A (es) * 2012-01-27 2014-10-06 Koninkl Philips Nv Transductor micro-mecanizado capacitivo y metodo para la fabricacion del mismo.
US9215807B2 (en) 2012-09-25 2015-12-15 Apple Inc. Small form factor stacked electrical passive devices that reduce the distance to the ground plane
US9053960B2 (en) * 2013-03-04 2015-06-09 Qualcomm Incorporated Decoupling capacitor for integrated circuit
US9595526B2 (en) * 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
KR101761459B1 (ko) * 2014-12-09 2017-08-04 서울대학교산학협력단 에너지 하베스팅 소자, 전기열량 냉각 소자, 이의 제조 방법 및 이를 포함하는 모놀리식 소자
US9722622B2 (en) * 2015-04-24 2017-08-01 Texas Instruments Incorporated Low parasitic capacitor array
US9881917B2 (en) * 2015-07-16 2018-01-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
WO2017129767A1 (en) 2016-01-29 2017-08-03 Abb Schweiz Ag Failure tolerant capacitor device
CN107588330B (zh) * 2016-07-07 2019-08-23 福建宁德核电有限公司 一种用于核电站定位泄漏的探测系统
US10388461B2 (en) 2017-08-02 2019-08-20 Perriquest Defense Research Enterprises, Llc Capacitor arrangements
DE102018201842A1 (de) 2018-02-06 2019-08-08 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit mehreren Leistungsmodulen
EP3522188A1 (de) * 2018-02-06 2019-08-07 Siemens Aktiengesellschaft Kondensatoraufbau und leistungsmodul mit einem leistungselektronischen bauelement
JP6527267B2 (ja) * 2018-04-16 2019-06-05 ルネサスエレクトロニクス株式会社 モーター制御システム
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
CN111477456B (zh) * 2020-04-17 2021-11-16 西安理工大学 一种可调三维集成电容器及电容调节方法
CN115410611A (zh) * 2021-05-26 2022-11-29 长鑫存储技术有限公司 存储单元、存储单元的控制方法、存储器及电子设备
US20240203982A1 (en) * 2022-12-20 2024-06-20 International Business Machines Corporation Decoupling capacitor inside backside power distribution network powervia trench
US20250132244A1 (en) * 2023-10-20 2025-04-24 Apple Inc. Integrated circuit with tunable capacitor array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134613A (ja) * 2002-10-11 2004-04-30 Toshiba Corp 半導体装置
TW200503247A (en) * 2003-06-09 2005-01-16 Ibm SOI trench capacitor DRAM cell incorporating a low-leakage floating body array transistor
JP2006086477A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置
US20090040857A1 (en) * 2007-08-08 2009-02-12 Mcneil Grant Integrated circuit including decoupling capacitors that can be disabled

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL173572C (nl) * 1976-02-12 1984-02-01 Philips Nv Halfgeleiderinrichting.
FR2541775B1 (fr) * 1983-02-28 1985-10-04 Onera (Off Nat Aerospatiale) Accelerometres a suspension electrostatique
US5125138A (en) * 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US4803598A (en) * 1988-01-19 1989-02-07 Sprague Electric Company Electrolytic capacitor assembly
JP2680849B2 (ja) * 1988-08-29 1997-11-19 オリンパス光学工業株式会社 三次元メモリ素子およびその制御方法
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법
JP2682392B2 (ja) * 1993-09-01 1997-11-26 日本電気株式会社 薄膜キャパシタおよびその製造方法
US5523619A (en) * 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
US5460007A (en) * 1994-06-28 1995-10-24 Arthur P. Little, Inc. Ice level sensor for an ice maker
US5506457A (en) * 1995-04-07 1996-04-09 International Business Machines Corporation Electronic switch for decoupling capacitor
IL118000A0 (en) * 1995-04-25 1996-08-04 Sinai School Medicine Bandage with external anchor
DE59702530D1 (de) * 1996-03-29 2000-11-30 Hubertus Maschek Feldsensor und vorrichtung sowie verwendung der vorrichtung zur messung elektrischer und/oder magnetischer felder
US5789964A (en) * 1997-02-14 1998-08-04 International Business Machines Corporation Decoupling capacitor network for off-state operation
US5886430A (en) * 1997-03-27 1999-03-23 Gabriel, Inc. Refrigerator ice door delay circuit
US5880921A (en) * 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US6208501B1 (en) * 1999-06-14 2001-03-27 Dielectric Laboratories, Inc. Standing axial-leaded surface mount capacitor
JP4822572B2 (ja) 1999-09-02 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6230566B1 (en) * 1999-10-01 2001-05-15 The Regents Of The University Of California Micromachined low frequency rocking accelerometer with capacitive pickoff
US6377438B1 (en) * 2000-10-23 2002-04-23 Mcnc Hybrid microelectromechanical system tunable capacitor and associated fabrication methods
US6674383B2 (en) * 2000-11-01 2004-01-06 Onix Microsystems, Inc. PWM-based measurement interface for a micro-machined electrostatic actuator
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
US20030103301A1 (en) * 2001-12-03 2003-06-05 Fechner Paul S. On chip smart capacitors
KR100464411B1 (ko) 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
US7391213B2 (en) * 2003-05-02 2008-06-24 General Electric Company Three axis angle invariant RF coil assembly and method and system employing same
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US6844771B1 (en) * 2003-09-25 2005-01-18 Taiwan Semiconductor Manufacturing Co. Self-leakage detection circuit of decoupling capacitor in MOS technology
JP2005123376A (ja) * 2003-10-16 2005-05-12 Toshiba Corp 半導体装置及びその製造方法
US7038259B2 (en) * 2003-10-22 2006-05-02 Micron Technology, Inc. Dual capacitor structure for imagers and method of formation
US7541782B2 (en) * 2004-03-30 2009-06-02 Intel Corporation System and method for extracting energy from an ultracapacitor
EP1829126B1 (en) * 2004-12-09 2020-05-27 Wispry, Inc. Micro-electro-mechanical system (mems) capacitors, inductors, and related systems and methods
JP4348390B2 (ja) * 2005-01-27 2009-10-21 三菱電機株式会社 スイッチ回路
EP1934134A2 (en) * 2005-09-09 2008-06-25 Nxp B.V. A method of manufacturing a mems capacitor microphone, such a mems capacitor microphone, a stack of foils comprising such a mems capacitor microphone, an electronic device comprising such a mems capacitor microphone and use of the electronic device
US7268632B2 (en) * 2005-09-30 2007-09-11 International Business Machines Corporation Structure and method for providing gate leakage isolation locally within analog circuits
US20070183191A1 (en) * 2006-02-01 2007-08-09 Juhan Kim Stacked capacitor memory
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
JP2008251885A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 積層型薄膜コンデンサ及びその製造方法
US7750511B2 (en) * 2007-04-10 2010-07-06 International Business Machines Corporation Method and apparatus for self-contained automatic decoupling capacitor switch-out in integrated circuits
JP5613363B2 (ja) * 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US8009398B2 (en) * 2009-06-04 2011-08-30 International Business Machines Corporation Isolating faulty decoupling capacitors
US8351166B2 (en) * 2009-07-24 2013-01-08 International Business Machines Corporation Leakage sensor and switch device for deep-trench capacitor array
US8188786B2 (en) * 2009-09-24 2012-05-29 International Business Machines Corporation Modularized three-dimensional capacitor array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134613A (ja) * 2002-10-11 2004-04-30 Toshiba Corp 半導体装置
TW200503247A (en) * 2003-06-09 2005-01-16 Ibm SOI trench capacitor DRAM cell incorporating a low-leakage floating body array transistor
JP2006086477A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置
US20090040857A1 (en) * 2007-08-08 2009-02-12 Mcneil Grant Integrated circuit including decoupling capacitors that can be disabled

Also Published As

Publication number Publication date
CN102844816B (zh) 2015-06-17
DE112010002919B4 (de) 2015-01-22
US8790989B2 (en) 2014-07-29
WO2011037710A2 (en) 2011-03-31
DE112010002919T5 (de) 2012-05-24
US20120188002A1 (en) 2012-07-26
CN102844816A (zh) 2012-12-26
GB201318585D0 (en) 2013-12-04
JP2013506290A (ja) 2013-02-21
US8188786B2 (en) 2012-05-29
GB2504032B (en) 2014-06-25
GB2486115B (en) 2013-12-18
JP5649193B2 (ja) 2015-01-07
GB2504032A (en) 2014-01-15
GB201204298D0 (en) 2012-04-25
US20110069425A1 (en) 2011-03-24
GB2486115A (en) 2012-06-06
TW201140801A (en) 2011-11-16
US8487696B2 (en) 2013-07-16
US20130260530A1 (en) 2013-10-03
WO2011037710A3 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
TWI511271B (zh) 模組化三維電容器陣列
KR100866960B1 (ko) 반도체 집적 회로
US20060226485A1 (en) Semiconductor device
US11276748B2 (en) Switchable metal insulator metal capacitor
US20100090308A1 (en) Metal-oxide-metal capacitors with bar vias
US7825492B2 (en) Isolated vertical power device structure with both N-doped and P-doped trenches
US20020061630A1 (en) Methods for fabricating integrated circuit devices using antiparallel diodes to reduce damage during plasma processing
US20120286342A1 (en) Semiconductor device
US10008560B2 (en) Capacitors in integrated circuits and methods of fabrication thereof
KR20100069456A (ko) 반도체 소자 및 그 제조 방법
KR100735521B1 (ko) 반도체 소자 및 그 제조 방법
US20160155699A1 (en) Mimcap structure in a semiconductor device package
KR20070019248A (ko) Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
US11830870B2 (en) ESD protection device and manufacturing method thereof
TWI409948B (zh) 製造具有不同高度接觸線之高密集度ｍｏｓｆｅｔ電路的結構與方法
KR100848241B1 (ko) 반도체 소자의 제조방법
JP2024024973A (ja) 半導体装置およびその製造方法
US20050236658A1 (en) Semiconductor device and production method therefor
CN119364859A (zh) 内嵌mim结构的esd保护器件、制备方法
US20230145327A1 (en) Semiconductor device and fabrication method thereof
TW202519037A (zh) 半導體結構及其形成的方法
KR20070077880A (ko) 반도체 소자의 테스트 패턴 및 이를 포함하는 반도체소자의 방법
KR20110077411A (ko) 반도체 소자의 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees