CN107017171A

CN107017171A - 集成芯片系统及其形成方法

Info

Publication number: CN107017171A
Application number: CN201610959626.4A
Authority: CN
Inventors: 叶松峯; 余振华; 陈明发
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2015-11-04
Filing date: 2016-11-03
Publication date: 2017-08-04
Also published as: US20190027465A1; TWI725065B; US9524959B1; US10074629B2; US11069658B2; US20200152604A1; US11658150B2; TW201727826A; US10541227B2; US20170125376A1; US20210343680A1

Abstract

用于形成半导体封装件的方法的实施例包括：附接第一管芯至第一载体；在第一管芯周围沉积第一隔离材料；以及在沉积第一隔离材料后，接合第二管芯至第一管芯。接合第二管芯至第一管芯包括形成介电质‑介电质的接合。该方法还包括去除第一载体并且在第一管芯的与第二管芯相对的一侧上形成扇出式再分布层(RDL)。扇出式RDL电连接至第一管芯和第二管芯。本发明的实施例还提供了半导体封装件。

Description

集成芯片系统及其形成方法

优先权

本申请要求于2015年11月4日提交的、标题为“集成芯片系统及其形成方法”的美国临时申请62/250，963号的权益，该申请的全部内容结合于此作为参考。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体封装件以及形成半导体封装件的方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速发展。在大多数情况下，这种集成度的提高源自最小特征尺寸的反复减小(例如，将半导体工艺节点朝着亚20nm节点缩减)，这使得更多的部件集成在给定的区域内。随着近来对小型化、更高速度和更大带宽以及更低的功耗和更低的等待时间的需求的增长，也增长了对于更小且更具创造性的半导体管芯的封装技术的需求。

随着半导体技术进一步发展，出现了作为以进一步减小半导体器件的物理尺寸的有效可选方式的堆叠式半导体器件(如，3D集成电路(3DIC))。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等有源电路。两个或更多的半导体晶圆可安装在彼此的顶部上，以进一步减小半导体器件的形状因数。

可以通过合适的接合技术将两个半导体晶圆或管芯接合在一起。常用的接合技术包括直接接合、化学激活接合、等离子体激活接合、阳极接合、共晶接合、玻璃浆料接合、粘合剂接合、热压接合、反应接合等。可以在堆叠的半导体晶圆之间提供电连接。堆叠的半导体器件可以提供更高密度且同时具有更小的形状因数，并且允许性能的改善和较低的功耗。

发明内容

根据本发明的一个方面，提供了一种形成半导体封装件的方法，包括：将第一管芯附接至第一载体；在所述第一管芯周围沉积第一隔离材料；在沉积所述第一隔离材料后，将第二管芯接合至所述第一管芯，其中，接合所述第二管芯至所述第一管芯包括形成介电质-介电质的接合；去除所述第一载体；以及在所述第一管芯的与所述第二管芯相对的一侧上形成扇出式再分布层(RDL)，其中，所述扇出式RDL电连接至所述第一管芯和所述第二管芯。

根据本发明的另一个方面，提供了一种方法，包括：将第一管芯附接至第一载体；沿着所述第一管芯的侧壁延伸形成第一隔离材料；在所述第一管芯和所述第一隔离材料上方形成接合层；将第二管芯直接接合至所述接合层；沿着所述第二管芯的侧壁延伸形成第二隔离材料；在所述第二管芯的上方附接第二载体；去除所述第一载体；形成延伸通过所述第一隔离材料并且电连接至所述第二管芯的通孔(TV)；以及在所述第一管芯的与所述第二管芯相对的一侧上形成扇出式再分布层(RDL)，其中，所述扇出式RDL电连接至所述第一管芯和所述通孔。

根据本发明的又一方面，提供了一种半导体封装件，包括：第一管芯；第一隔离材料，设置在所述第一管芯周围；接合层，位于所述第一管芯和所述第一隔离材料上方；第二管芯，直接接合至所述接合层，其中，所述第二管芯包括设置在介电层中的导电部件；第二隔离材料，设置在所述第二管芯周围；通孔，延伸穿过所述第一隔离材料和所述接合层以接触所述第二管芯中的所述导电部件；以及扇出式再分布层(RDL)，位于所述第一管芯的与所述第二管芯相对的一侧上，其中，所述扇出式RDL电连接至所述第一管芯和所述通孔。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1至图9和图10A至图10C示出了根据一些实施例的形成半导体封装件的各个中间阶段的截面图。

图11A和图11B示出了根据一些实施例的具有伪管芯的半导体封装件的截面图。

图12示出了根据一些实施例的具有共形隔离材料的半导体封装件的截面图。

图13示出了根据一些其它实施例的具有暴露的管芯的半导体封装件的截面图。

图14至图19示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图20至图24示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图25A和图25B示出了根据一些实施例的具有伪管芯的半导体封装件的截面图。

图26至图30示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图31至图35示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图36A和图36B示出了根据一些实施例的具有伪管芯的半导体封装件的截面图。

图37至图42示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图43至图50示出了根据一些其它实施例的形成半导体封装件的各个中间阶段的截面图。

图51示出了根据一些实施例的用于形成半导体封装件的工艺流程。

具体实施方式

以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。下面描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

各个实施例包括用于形成半导体器件封装件的方法和相应的结构。各个实施例将多个功能芯片集成在单个器件封装件中并且实现用于芯片级晶圆(CoW)级封装的芯片-晶圆(例如，已知良好的管芯)。为了减少形成焊料凸块(例如，微凸块)的需要和减小填充不足，使用接合层(例如，通过熔融接合和/或混合接合)功能芯片可以直接接合至其它功能芯片。各种实施例可以进一步有利地提供具有较小形状因数的系统级封装(SiP)解决方式，增大输入/输出密度，并且降低通孔纵横比。因此，可以减少制造误差和成本。

图1至图10A示出了根据实施例的形成半导体封装件100的各个中间阶段的截面图。首先参考图1，提供了器件管芯102A的截面图。管芯102A可以是已知良好的管芯(KGD)，例如，管芯102A可以通过各种电和/或结构测试。管芯102A可以是半导体管芯并且可以是任何类型的集成电路，诸如应用处理器、逻辑电路、存储器、模拟电路、数字电路、混合信号等。管芯102A可以包括衬底104A和位于衬底104A上方的互连结构106A。例如，衬底104A可以包括掺杂或非掺杂的块状硅或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括在绝缘体层上形成的半导体材料层，诸如硅。例如，绝缘层可以是掩埋氧化物(BOX)层或氧化硅层。绝缘体层提供在诸如硅或玻璃衬底的衬底上。可选地，衬底可以包括诸如锗的另一元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体，或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。

可以在衬底104A的顶面处形成诸如晶体管、电容器、电阻器、二极管、光电二极管、熔断器等有源器件(未示出)。互连结构106A可以形成在有源器件以及衬底104A的前侧的上方。术语“正(face)”或“前”表面或侧是本发明中用于表示器件的主表面的术语，有源器件和互连层形成在该主表面上。同样的，管芯的“后”表面是相对于正或前侧的主表面。

互连结构可以包括包含使用任何合适的方法形成的导电部件110A(例如，包括铜、铝、钨、它们的组合等的导线和通孔)的层间介电(ILD)和/或金属间介电(IMD)层108A。ILD和IMD层108A可以包括设置在这样的导电部件之间的具有例如小于约4.0(或甚至2.0)的k值的低k介电材料。在一些实施例中，ILD和IMD层108A例如可以由通过诸如旋涂、化学汽相沉积(CVD)和等离子体增强CVD(PECVD)的任何合适的方法形成的磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、SiO_xC_y、旋涂玻璃、旋涂聚合物、碳化硅材料、它们的化合物、它们的复合物、它们的组合等制成。互连结构106A电连接各个有源器件以在管芯102A内形成功能电路。通过这样的电路提供的功能可以包括逻辑结构、存储结构、处理结构、传感器、放大器、功率分布、输入/输出电路等。本领域的普通技术人员将理解，仅仅为了示例性目的提供以上实例，以进一步解释各种实施例的应用而非限制性的。可以针对给定应用适当地使用其他电路。

也可以在互连结构106A上方可选地形成附加部件，诸如输入/输出(I/O)接触件、钝化层、导电柱和/或凸块下金属化(UBM)层。管芯102A的各个部件可以通过任何合适的方法形成而在此不进一步详细地描述。此外，以上描述的管芯102A的一般部件和配置仅是一个示例性实施例，并且管芯102A可以包括任何数量的以上部件以及其他部件的任何组合。

如图1进一步示出的，管芯102A附接至载体112。管芯102A可以定向在载体112上，使得衬底104A的背侧暴露。通常，在随后的工艺步骤期间，载体112为各种部件(例如，管芯102A)提供临时的机械和结构支撑。以这种方式，减少或防止对器件管芯的损坏。例如，载体112可以包括玻璃、氧化硅、氧化铝等。在一个实施例中，释放层114用于将管芯102A附接至载体112。在一些实施例中，载体112可以基本上不含任何有源器件和/或功能性电路。释放层114可以是诸如紫外线(UV)胶等的任何合适的粘合剂。在其它实施例中，载体112可以包括块状硅，并且管芯102A可以通过介电释放层114附接至载体112。例如，管芯102A可以具有约700μm至约800μm的初始厚度T1。

在图2中，为了将管芯102A的总体厚度降低至所需的厚度T2，对管芯102A采用减薄工艺。在一些实施例中，例如，厚度T2可以小于约100μm或小于约10μm。在其它实施例中，取决于器件设计，厚度T2可以是不同的。减薄工艺可以包括对管芯102A的衬底104A采用机械研磨工艺、化学机械抛光(CMP)、回蚀工艺等。

随后，在图3中，在管芯102A周围形成隔离材料116。隔离材料116沿着管芯102A的侧壁延伸，并且在自顶向下的视图中(未示出)，隔离材料116可以包围管芯102A。隔离材料116可以包括模塑料、聚合物材料、介电材料、它们的组合等。用于隔离材料116的确切材料可以根据管芯102A的厚度T2(参考图2)选择。例如，较薄管芯102A可以允许介电材料用做隔离材料116，这可以有利地提供改善的工艺控制、较低的制造成本并且减少热膨胀系数(CTE)的失配，这有利地减少了在生成的封装件中的翘曲。又例如，为了提供改进的结构支撑，聚合物材料或者甚至模塑料可以用于较厚的管芯102A。

在隔离材料116包括介电材料的实施例中，隔离材料116包括氧化物、氮化物，它们的组合等。在这样的实施例中，氧化物和氮化物绝缘膜可以包括氮化硅、氧化硅、氮氧化硅或其它的介电材料，并且通过CVD、PECVD或其它工艺形成。

在隔离材料116包括模塑料或聚合物的一些实施例中，隔离材料116可以是例如使用模具(未示出)来成形或模制，该模具有边界或其他部件以在施加隔离塑料116时用于保持隔离塑料116。这种模具可以用于将隔离材料116压模在管芯102A周围，以促使隔离材料116进入开口和凹槽，从而消除隔离材料116中的气泡等。随后，执行固化工艺以凝固隔离材料116。在这些实施例中，隔离材料116包括环氧树脂、树脂、诸如PBO的可塑聚合物或其他的可塑材料。例如，隔离材料116为可通过化学反应或通过干燥而固化的环氧树脂或树脂。在另一实施例中，隔离材料116是紫外线(UV)固化的聚合物。可以使用其它合适的工艺(诸如传递模塑、液体密封模塑等)来形成隔离材料116。

在隔离材料116形成在管芯102A周围后，通过例如研磨、CMP、蚀刻以及其它工艺来减少或平坦化隔离材料116。例如，在隔离材料116为诸如氧化物或氮化物的绝缘膜时，干蚀刻或CMP用于削减或平坦化隔离材料116的顶面。在一些实施例中，减少隔离材料116使得管芯102A暴露，从而生成与隔离材料116的顶部表面基本共面的衬底104A的背侧表面。

图4示出了在管芯102A和隔离材料116上方形成的接合层118。接合层118可以包括介电材料，诸如氧化硅，然而也可以使用其它合适的材料。接合层118可以通过化学汽相沉积(CVD)、等离子体增强CVD(PECVD)、它们的组合等形成。

在形成接合层118后，附加的管芯(例如，管芯102B和102C)可以接合至管芯102A。接合管芯102B和102C可以包括熔融接合工艺，其中，管芯102B/102C的介电层直接接合至接合层118以形成介电质-介电质的接合。因此，对于在实施例封装件中用于接合管芯的焊点(或其他外部连接件)的需要减少，这减少了制造缺陷和制造成本。管芯102B和102C可以基本上类似于管芯102A。例如，管芯102B和102C每一个均可以包括半导体衬底104B/104C，形成在衬底104B/104C的顶部表面处的有源器件(未示出)，以及形成在衬底104B/104C上方的互连结构106B/106C。互连结构106B/106C电连接有源器件以形成功能性电路，这些电路可以提供与管芯102A的电路相同或不同的功能。例如，管芯102A可以包括逻辑电路，而管芯102B和102C可以包括存储电路。管芯可以具有约700μm至约800μm的厚度T3。虽然图4示出的管芯102B和102C具有相同的厚度，在其它的实施例中，管芯102B和102C可以具有不同的厚度。此外，对比于管芯102A，管芯102B和102C可以占用相同或不同的封装面积。例如，在示出的实施例中，管芯102B和/或102C的部分横向延伸穿过管芯102A的侧壁并且可直接地设置在隔离材料116上方。

在图5中，管芯102B和102C可以减薄至所需的厚度T4。在一些实施例中，例如，厚度T4可以小于约100μm或者更小(诸如约50μm或10μm)。管芯102A、102B以及102C的厚度可以相同或可以不相同。减薄工艺可以包括采用机械研磨工艺、CMP、回蚀工艺等。

接下来，在图6中，在管芯102B和102C周围形成隔离材料120。隔离材料120沿着管芯102B和102C的侧壁延伸，并且在自顶向下的视图中(未示出)，隔离材料可以包围管芯102B和102C两者。在各种实施例中，隔离材料120可以相似于上面描述的隔离材料116。例如，隔离材料120可以包括介电材料(例如，氧化物、氮化物等)、聚合物、模塑料等，隔离材料120可以基于管芯102B和102C的厚度T4来选择。此外，隔离材料120可以包括相同或不同于隔离材料116的材料。在沉积隔离材料120后，可以采用平坦化工艺(例如，CMP、回蚀、研磨等)，使得隔离材料120、管芯102B以及管芯102C可以基本共面。在其它实施例中，甚至在平坦化后，隔离材料120可以保持设置在管芯102B和102C的上方(例如，参见图10C)。

在形成隔离材料120后，可以通过释放层123将第二载体122附接至管芯102B、管芯102C以及隔离材料120的顶面。载体122和释放层123可以基本上相似于上面描述的载体10和释放层112。例如，载体122可以包括玻璃、陶瓷、块状硅等，而释放层123包括DAF、介电材料等。在附接载体122后，可以从管芯102A和隔离材料116的表面去除第一载体110。去除载体110可以包括对释放层114施加UV射线，机械研磨工艺、回蚀工艺、它们的组合等。生成的结构在图7中示出。

参考图8，翻转封装件100的方向(例如，使得载体122设置在管芯102B和102C的下面)，并且在封装件100中形成通孔124(有时被称为介电通孔(TDV))。翻转的封装件100可以进一步暴露管芯102A的前侧。通孔124可以延伸通过隔离材料116和接合层118以电连接至在管芯102B中的导电部件110B和/或在管芯102C中的导电部件110C。形成通孔124可以包括镶嵌工艺。例如，可以使用光刻和/或蚀刻的组合在封装件100的不同层中图案化开口。开口可以暴露各种导电部件110B和/或110C。导电材料可以沉积在开口中(例如，使用化学镀，电化学镀等)。在一些实施例中，导电材料可以过量填充开口，并且可以采用平坦化工艺(例如，CMP)以去除过量的导电材料并且形成通孔124。

在图9中，扇出式再分布层(RDL)126可以形成在隔离材料116和管芯102A的上方。在隔离材料116的顶部表面上方，RDL 126可以横向地延伸经过管芯102A的边缘。RDL 126可以包括形成在一个或多个聚合物层130中的导电部件128。聚合物层130可以使用诸如旋涂技术、层压等任何合适的方法由任何合适的材料(例如，聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)、环氧树脂、硅树脂、丙烯酸酯，纳米填充酚树脂、硅氧烷、含氟聚合物、聚降冰片烯等)形成。

导电部件128(如，导线128A和/或通孔128B)可以形成在聚合物层130中并且电连接至管芯102B/102C(例如，经由通孔124)以及管芯102A的互连结构106A。导电部件128的形成可以包括：图案化聚合物层130(如，使用光刻和/或蚀刻工艺的组合)以及在图案化的聚合物层上方和中间形成导电部件。例如，导电部件128可以包括：沉积晶种层(未示出)；使用具有多个开口的掩模层(未示出)以限定导电部件128的形状；同时使用例如电化学镀工艺填充掩模层中的开口。然后可以去除掩模层以及晶种层的多余部分。RDL 126的聚合物层和导电部件的数量不限于图9所示出的实施例。例如，RDL 126可以包括位于多个聚合物层中的任意数量的堆叠的电连接的导电部件。

如图9进一步示出的，附加的I/O部件形成在RDL 126的上方。例如，可以在RDL 126上方形成外部连接件132(例如，BGA球、C4凸块等)。连接件132可以设置在UBM 134上，而UBM134还可以形成在RDL 126上方。可以通过RDL 126将连接件132电连接至管芯102A、102B以及102C。连接件132可以用于将封装件100电连接至其它封装件组件，诸如另一器件管芯、中介片、封装衬底、印刷电路板、母板等。

随后，可以如图10A所示去除载体122。如在图10A中进一步示出，封装件100的方向可以反过来以暴露载体122(参见图9)。在反过来的方向上，去除载体122的同时，连接件132可以附接至临时支撑架136(例如，包括支撑带)。可以使用任何合适的工艺来去除载体122。例如，当释放层123包括UV胶时，释放层123可以暴露于UV源以去除载体122。在其它的实施例中，可以使用回蚀、研磨或其它工艺去除载体122。在其它实施例(例如，如通过图10B示出的)中，载体122可以减薄而不完全被去除。例如，载体122可以包括硅，并且被减少的载体122可以保留在生成的封装件100B中。在这样的实施例中，载体122的保留部分可以在封装件100B中用作散热部件。此外，在封装件100中，暴露了管芯102B和102C的表面。在其它实施例(例如，通过图10C示出的)中，管芯102B和102C可以被隔离材料120完全覆盖，并且隔离材料120可以设置在封装件100C中的管芯102B和102C的背面上。

图11A和图11B示出了根据一些实施例的封装件200A和200B的截面图。封装件200A和200B可以类似于封装件100，其中，类似的参考标号表示类似的元件。封装件200A和200B包括邻近一个或多个功能器件管芯(例如，管芯102B和102C)的伪管芯202。在图11A示出的封装件200A的实施例中，伪管芯202具有与管芯102B/102C相同的厚度。在图11B示出的封装件200B的实施例中，伪管芯202具有与管芯102B/102C不同的厚度。相比于包括功能电路的功能性管芯102A/102B/102C，伪管芯202可以基本上不含有任何有源器件、功能电路等。例如，伪管芯202可以包括衬底204(例如，块状硅衬底)以及介电接合层206。例如，接合层206可以用于使用熔融接合工艺将伪管芯202接合至接合层118。在一些实施例中，包括伪管芯202以改善器件层内的均匀性，这可以引起平坦化的改善。包括伪管芯202还可以减少封装件200A和200B中不同部件之间的CTE失配。

图12示出了根据一些实施例的封装件300的截面图。封装件300可以类似于封装件100，其中，相同的参考标号指示相同的元件。在封装件300中，隔离材料120包括介电材料(例如，氧化物、氮化物等)，并且隔离材料120使用合适的工艺(例如，CVD、PECVD等)可以沉积为共形层。例如，隔离材料120在接合层118的顶部表面上的部分和隔离材料120在管芯102B/102C的侧壁上的部分具有基本上相同的厚度。在沉积隔离材料120后，可以采用平坦化工艺以暴露管芯102B/102C。随后，通过释放层123(例如，介电层)将载体122附接至管芯102B/102C。因为隔离材料120是共形层，腔部302(例如，包括空气)可以形成在载体122和隔离材料120之间。在封装件300中，载体122的至少一部分可以作为散热部件保留在完成的封装件中。在其它实施例中，可以从完成的封装件中去除和省去载体122。

图13示出了根据一些实施例的封装件400的截面图。封装件400可以相似于封装件100，其中，相同的参考标号指示相同的元件。在封装件400中，可以略去隔离材料120(参见例如，图10A)。例如，在完成的封装件400中，可以暴露管芯102B和102C的侧壁和背面。在其它实施例中，可以在管芯102B和102C的侧壁和/或背面上直接形成附加的部件。

图14至图19示出了根据实施例的形成半导体封装件500的中间阶段的截面图。图14中的封装件500可以基本上类似于在图5中封装件100，其中，类似的参考标号表示类似的元件。例如，可以通过接合层118将管芯102B和102C直接接合(例如，熔融接合)至底部多扇出结构(管芯102A和隔离材料116)。形成图14中的封装件500的各个中间步骤可以基本上相似于对应图1至图5上面描述的工艺，因此在此为简洁起见省略附加描述。

接下来参考图15，隔离材料120在管芯102B和102C的背侧上并且沿着管芯102B和102C的侧壁形成。可以使用合适的工艺(例如，CVD、PECVD等)将隔离材料120进一步沉积为共形层。例如，隔离材料120在接合层118的顶部表面上的部分与隔离材料120在管芯102B/102C的侧壁上的部分具有基本上相同的厚度。在一些实施例中，封装件500中隔离材料120的厚度可以是约1μm至约20μm。在一些实施例中，可以包括隔离材料120以减少不同的扇出部分(例如，封装件500中与接合层118相对的部分)之间的CTE失配。

在形成隔离材料120后，如图16所示，载体122通过释放层123可以附接至隔离材料120的顶部表面。在实施例中，载体122可以包括玻璃、陶瓷、块状硅等，而释放层123包括DAF、介电材料等。可以使用例如旋涂工艺覆盖沉积释放层123以填充管芯102B和102C之间的间隙。释放层123的与隔离材料120相对的表面可以基本上水平(例如，平坦化)以为载体122提供适于粘接的表面。在一些实施例中，释放层可以包括粘合层或其它合适的材料以填充管芯102B和102C之间的间隙。在附接载体122后，第一载体110可以从管芯102A和隔离材料116的表面处去除。

接下来在图17中，封装件500的方向被翻转使得封装件500设置在载体122和释放层123的上方。在翻转封装件500后，如上面描述，各种附加的部件，诸如通孔(TV)124、RDL126、UBM 134，以及连接件132形成在管芯102A、102B以及102C的上方。在一些实施例中，TV124具有相对低的纵横比(例如，TV 124的高度对宽度的比例)。例如，TV 124的纵横比可以小于5，这有利地减少了制造缺陷(例如，间隙)。RDL 126可以延伸经过管芯102A的边缘直至到达隔离材料116的顶部表面。RDL126可以电连接至管芯102A以及管芯102B和102C(通过TV124)。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。

随后，可以如图18中示出，去除载体122。如图18中进一步示出，封装件500的方向可以反过来以暴露载体122(参见图17)。在反过来方向上，去除载体122的同时，连接件132可以附接至临时支撑架136(例如，包括支撑带)。可以使用任何合适的工艺来去除载体122。例如，当释放层123包括UV胶时，释放层123可以暴露于UV源以去除载体122。在去除载体122后，暴露隔离材料120。

在图19中，在隔离材料120上方形成附加的隔离材料502，诸如模塑料或聚合物。隔离材料502可以填充管芯102B和102C之间的间隙。隔离材料502可以以液体形式分配并且如上面描述被固化。此外，可以对隔离材料502的与隔离材料120相对的表面施加平坦化工艺(例如，CMP、机械研磨、回蚀等)。可以包括隔离材料502以提供对封装件500的附加结构支撑，甚至当管芯102B和102C相对厚时，允许包括隔离材料120。

图20至图24示出了根据实施例的形成半导体封装件600的中间阶段的截面图。在形成接合层118后，图20中封装件600可以基本上类似于封装件100，其中，类似的参考标号表示类似的元件。例如，介电接合层118(例如，氧化物层)可以沉积在管芯102A和隔离材料116的上方。形成图20中的封装件600的各个中间步骤可以基本上相似于上述对应于图1至图4的工艺，因此在此为简洁起见省略附加描述。

在图21中，导电部件602形成在接合层118中。在一些实施例中，使用镶嵌工艺形成导电部件602，其中，在接合层118内蚀刻开口，开口填充有导电材料，以及使用平坦化工艺去除接合层118上方过量的导电材料。在其它的实施例中，沉积晶种层(未示出)，其中具有开口的掩模用于限定导电部件602的图案，并且掩模中的开口填充具有导电材料(例如，使用化学镀工艺等)。随后，去除掩模和晶种层的过量部分，并且可以在生成的导电部件602周围形成介电材料。介电材料可以包括与接合层118相同的材料，因此在下文中也可以被称作接合层118。

接下来在图22中，例如使用混合接合工艺将管芯102B和102C接合至接合层118，以形成导体-导体的接合以及介电质-介电质的接合。因此，对封装件的实施例中用于接合管芯的焊点的需要减少，这减少了制造缺陷和成本。管芯102B和102C可以基本上相似于管芯102A。在混合接合工艺中，管芯102B的导电部件110B和管芯102C的导电部件110C可以是对齐的并且接触导电部件602。管芯102B和102C的ILD/IMD层108B和108C也可以分别地接触至接合层118。随后执行退火以将导电材料和介电材料直接接合在一起。在封装件600中，导电部件602电连接至管芯102B和102C以提供附加的电气布线来增大电路设计的灵活性。例如，导电部件602可以用于将电信号从管芯102B和102C布线至封装件600的其它区域，诸如超出管芯102B和102C的边缘的区域。因此，布线不限于管芯102B和102C的封装面积，这增大了封装设计的灵活性。导电部件602可以或可以不电连接至管芯102B和管芯102C。

在管芯102B和102C接合至接合层118后，如上面所述，在管芯102B和102C的周围形成隔离材料120。隔离材料120可包括介电材料(例如，氧化物、氮化物、氮氧化物等)、模塑料、聚合物等。生成的结构在图23中示出。虽然示出的是非共形隔离材料120，但在其它实施例中，隔离材料120可以是共形层。

随后，在图24中，附加的部件形成在封装件600中。例如，如上面所述的，TV 124、RDL 126、UBM 134以及连接件132位于管芯102A、102B以及102C上方。RDL 126可以延伸经过管芯102A的边缘直至到达隔离材料116的顶部表面上。RDL 126可以电连接至管芯102A以及管芯102B和102C(通过TV 124)。可以形成TV 124以接触接合层118中的导电部件602。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。

图25A和图25B示出了根据一些实施例的封装件700A和700B的截面图。封装件700A和700B可以类似于封装件600，其中，类似的参考标号表示类似的元件。如上面所述的，封装件700A和700B包括邻近于一个或多个功能性器件管芯(例如，管芯102B和102C)的伪管芯202。在图25A示出的封装件700A的实施例中，伪管芯202具有与管芯102B/102C相同的厚度。在图25B示出的封装件700B的实施例中，伪管芯202具有与管芯102B/102C不同的厚度。接合层206可用于使用熔融接合工艺或混合接合工艺将伪管芯202接合至接合层118。在一些实施例中，包括伪管芯202以改善在器件层的均匀性，这可以引起平坦化的改善。还可以包括伪管芯202以减少封装件700A和700B中的各种部件之间的CTE失配。

图26至图30示出了根据实施例的形成半导体封装件800的中间阶段的截面图。图26中的封装件800可以基本上类似于在图2中封装件100，其中，类似的参考标号表示类似的元件。例如，可以通过释放膜114将管芯102附接至载体112。释放膜114可以包括介电材料(例如，埋氧化物层)，并且释放膜114可以包括对准标记802以改善对形成封装件800的各种部件的对准控制。包括对准标记以在不同芯片(例如，管芯)的接合工艺期间改善精确控制。

接下来参考图27，在管芯102A周围形成隔离材料116，并且在管芯102A和隔离材料116上方形成了接合层118。使用熔融接合工艺，利用接合层118将管芯102B和102C接合至管芯102。隔离材料120形成在管芯102B和102C之间。虽然示出的是非共形隔离材料120，但在其它实施例中，隔离材料120可以是共形层。用于形成隔离材料116、接合层118以及隔离材料120的各个工艺步骤可以相似于上面描述的对应图6的步骤，因此为简便起见本文不进一步讨论。

在形成隔离材料120后，如图16所示，可以通过释放层123将载体122附接至隔离材料120的顶部表面。在实施例中，载体122可以包括玻璃、陶瓷、块状硅等，而释放层123包括DAF、介电材料等。在附接载体122后，可以从管芯102A和隔离材料116的表面处去除第一载体110。去除载体110可以包括研磨工艺(或其他合适的平坦化工艺)，这可以进一步去除释放膜114的部分以暴露对准标记802。生成的结构在图28中示出。

接下来在图29中，封装件500的方向被反过来使得封装件500设置在载体122和释放层123的上方。在封装件500反过来后，附加的介电材料804形成在释放层114和对准标记802的上方。随后，TV 124可以形成为延伸通过介电材料804、释放层114、隔离材料116、接合层118，以及管芯102B和102C的部分。TV 124可以电连接至在管芯102B和/或102C中的导电部件。在一些实施例中，形成TV 124包括如上面描述的镶嵌工艺。在这样实施例中，可以采用平坦化工艺(例如，CMP、回蚀、研磨等)使得TV 124和介电材料804的顶部表面基本共面。

在形成TV 124后，如上面描述的，管芯102A、102B以及102C的上方形成各种附加的部件，诸如RDL 126、UBM 134以及连接件132。RDL 126可以延伸经过管芯102A的边缘直至在隔离材料116的顶部表面上。RDL 126可以电连接至管芯102A以及管芯102B和102C(通过TV124)。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。可以去除载体122并且生成的结构在图30中示出。或者，载体122的部分可以作为散热部件保留。

图31至图35示出了根据实施例的形成半导体封装件900的中间阶段的截面图。封装件900可以类似于封装件100，其中，相同的参考标号指示相同的元件。在图31中示出的，通过释放膜114将两个管芯102A和102B附接至载体112。其它实施例可以包括附接至载体的任何数量的管芯。如上面描述的，在管芯102A和102B周围形成隔离材料116。隔离材料116和管芯102A/102B的顶部表面可以基本上共面，使得管芯102A和102B的导电部件110A和110B以及ILD/IMD层108A和108B暴露在封装件900的顶部表面。

接下来参考图32，在没有附加的中间接合层(例如，参见图4，接合层118)情况下，第三管芯102C直接接合至管芯102A和102B。可以使用如上面所述的混合接合工艺将管芯102C接合至管芯102A和102B。在混合接合工艺中，管芯102C的导电部件110C接触并且直接接合至管芯102A和102B的导电部件110A和110B。管芯102C的ILD/IMD层108C也接触并且直接地接合至管芯102A和102B的ILD/IMD层108A和108B。因此，管芯102C可以电连接至管芯102A和102B。此外，管芯102C的至少一部分可以接触隔离材料116，诸如隔离材料116在管芯102A和102B之间的部分。在接合管芯102C后，可以采用如上面描述的减薄工艺，使得管芯102C是所需的厚度。

接下来在图33中，隔离材料120形成在管芯102C的周围和隔离材料116、管芯102A以及管芯102B的上方。可以使用如上面描述的相似的工艺和相似的材料形成隔离材料120。隔离材料116和120可以或可以不包括相同的材料。虽然示出的是非共形隔离材料120，但在其它实施例中，隔离材料120可以是共形层。如通过图33进一步示出的，TV 124形成为延伸通过隔离材料120以及管芯102A和102B的可选部分。TV 124可以电连接至管芯102A和102B中的导电部件110A和110B。在一些实施例中，使用如上面描述的镶嵌工艺形成TV 124。

在图34中，可以在隔离材料120和TV 124的上方选择形成再分布线902。为了基于封装设计将电信号布线至封装件900的期望区域，再分布线902电连接至TV 124。在一些实施例中，形成再分布线902包括：沉积晶种层(未示出)，使用具有多个开口的掩模层(未示出)以限定再分布线902的形状，以及使用例如电化学镀工艺来填充掩模层中的开口。然后可以去除掩模层以及晶种层的多余部分。

如图35中示出的，在形成再分布线902后，可以在再分布线902的周围形成绝缘层904(例如，介电质或聚合物层)。可以使用诸如旋涂工艺、CVD、PECVD等任何合适的工艺来沉积绝缘层904。如上面描述的，也可以在再分布线902、管芯102A、102B以及102C的上方形成各种附加部件，诸如RDL 126、UBM 134以及连接件132。RDL 126可以在隔离材料120的顶部表面上方延伸经过管芯102A的边缘。RDL 126可以电连接至管芯102A以及管芯102B和102C(通过TV 124和再分布线902)。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。可以去除载体112，并且生成的结构在图35中示出。

图36A和图36B示出了根据一些实施例的封装件1000A和1000B的截面图。封装件1000A和1000B可以类似于封装件900，其中，类似的参考标号表示类似的元件。如上面所述的，封装件1000A和1000B包括邻近一个或多个功能性器件管芯(例如，管芯102A和102B)的伪管芯202。例如，在形成隔离材料116之前，通过将伪管芯202附接至载体112(参见图31)可以包括了伪管芯202。在图36A示出的封装件1000A的实施例中，伪管芯202具有与管芯102A/102B相同的厚度。在图36B示出的封装件1000B的实施例中，伪管芯202具有与管芯102A/102B不同的厚度。例如，在封装件1000A中，使用熔融接合工艺或混合接合工艺，可以使用接合层206将伪管芯202接合至管芯102C。在封装件1000B，隔离材料116的部分可以在顶部表面(例如，层206)上方延伸。在一些实施例中，包括伪管芯202以改善器件层中的均匀性，这可以引起平坦化的改善。也可以包括伪管芯202以减少封装件1000A和1000B中的各种部件之间的CTE失配。

图37至图42示出了根据实施例的形成半导体封装件1100的中间阶段的截面图。封装件1100可以类似于封装件900，其中，相同的参考标号指示相同的元件。如在图37中示出的，通过释放膜114将管芯102A附接至第一载体112。可以暴露管芯102A的导电部件110A以及ILD/IMD层108A。管芯102A可以进一步包括TV 1102，TV 1102可以部分延伸通过管芯102A的衬底104A。TV 1102可以电连接至管芯102A中的导电部件。

还通过图37所示，通过释放膜123将两个管芯102A和102B附接至第二载体122。可以暴露管芯102B和102C的导电部件110B和110C以及ILD/IMD层108A和108C。载体112和122可以用于定位管芯102A、102B以及102C，使得管芯102A的前侧面向管芯102B和102C的前侧。可以进一步定位载体112和122，使得导电部件110A、110B以及110C的至少一个子集对准。

接下来参考图38，如上面描述的，使用混合接合工艺接合管芯102A、102B以及102C。在混合接合工艺中，管芯102A的导电部件110A接触并且直接接合至管芯102B和102C的导电部件110B和110C。管芯102A的ILD/IMD层108A也接触并且直接接合至管芯102B和102C的ILD/IMD层108B和108C。因此，管芯102A可以电连接至管芯102B和102C。随后，可以去除载体122。

接下来，在图39中，在管芯102A、102B和102C周围形成隔离材料116。在实施例中，如上面描述的，隔离材料116是模塑料，并且使用模制工艺形成在管芯102A、102B和102C周围。在沉积隔离材料116后，可以采用平坦化工艺(例如，研磨、CMP、回蚀等)，使得管芯102B以及管芯102C的顶部表面可以基本上共面。

在形成隔离材料116后，如图40所示，可以通过释放层1106将第三载体1104附接至管芯102B、管芯102C以及隔离材料116。载体1104和释放层1106可以基本上相似于上面描述的载体110和释放层112。例如，载体1104可以包括玻璃、陶瓷、块状硅等，而释放层1106包括DAF、介电材料等。在附接载体1104后，第一载体112可以从管芯102A和隔离材料116的表面处去除。去除载体112可以包括将UV照射施加至释放层114，机械研磨工艺、回蚀工艺、它们的组合等。在去除载体112后，也可以使用合适的工艺(例如，蚀刻、CMP等)来回蚀衬底104A以暴露TV 1102。生成的结构在图40中示出。

在图41中，TV 124形成为延伸通过隔离材料116以及管芯102B和102C的可选部分。TV 124可以电连接至管芯102B和102C中的导电部件110B和110C。在一些实施例中，使用如上面描述的镶嵌工艺形成TV 124。也可以在隔离材料116以及TV 124和1102的上方选择形成再分布线902。为了基于封装设计将电信号布线至封装件900的期望区域，再分布线902电连接TV 124。在一些实施例中，形成再分布线902包括：沉积晶种层(未示出)，使用具有多个开口的掩模层(未示出)以限定再分布线902的形状，以及使用例如电化学镀工艺填充掩模层中的开口。然后可以去除掩模层以及晶种层的多余部分。

如图42中示出的，在形成再分布线902后，可以在再分布线902的周围形成绝缘层904(例如，介电质或聚合物层)。可以使用诸如旋涂工艺、CVD、PECVD等任何合适的工艺来沉积绝缘层904。如上面描述的，也可以在再分布线902、管芯102A、102B以及102C的上方形成各种附加部件，诸如RDL 126、UBM 134以及连接件132。RDL 126可以在隔离材料120的顶部表面上方延伸经过管芯102A的边缘。RDL 126可以电连接至管芯102A(例如，通过TV 1102)以及管芯102B和102C(通过TV 124和再分布线902)。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。可以去除载体1104，并且生成的结构在图42中示出。

图43至图50示出了根据实施例的形成半导体封装件1200的中间阶段的截面图。封装件1200可以类似于封装件1100，其中，相同的参考标号指示相同的元件。在图43中示出的，通过释放膜114将管芯102A和102B附接至第一载体112。可以设置管芯102A和102B使得前面向下并且管芯102A和102B接触释放膜114。例如，管芯102A和102B的衬底104A和104B分别地在这个方向上暴露。管芯102A和102B分别地可以进一步包括TV 1102A和1102B。TV1102A和1102B可以分别部分地延伸通过管芯102A的衬底104A和管芯102B的衬底104B。TV1102A和1102B可以分别电连接至管芯102A和102B中的导电部件。

接下来，在图44中，施加减薄工艺以去除衬底104A和104B中在TV 1102A和1102B上方的部分。减薄工艺可以包括任何合适的平坦化工艺，诸如CMP、研磨、回蚀等。减薄工艺暴露TV 1102A和1102B，并且在一些实施例中，如上面描述的，减薄工艺进一步将管芯102A和102B的总厚度减少至所需的厚度。

接下来参考图45，在管芯102A和102B周围形成隔离材料116。在实施例中，如上面所述的，隔离材料116是介电材料(例如，氧化物、氮化物、氮氧化物等)、聚合物或模塑料。在沉积隔离材料116后，可以采用平坦化工艺(例如，研磨、CMP、回蚀等)，使得模塑料116、管芯102A以及管芯102B的顶部表面可以基本上共面。随后，在隔离材料116、管芯102A以及管芯102B上方形成介电层1202。在随后工艺期间，介电层1202可以用于保护管芯102A和102B的部件。

在图46中，可以通过释放层123将第二载体122附接至介电层1202、管芯102A、管芯102C以及隔离材料116。在附接载体122后，第一载体112可以从管芯102A、管芯102B以及隔离材料116的表面处去除。在一些实施例中，甚至在去除载体112后，释放层114可以保留在封装件1200中。例如，释放层114可以包括介电材料，并且可以使用回蚀工艺、CMP、研磨等去除载体112。

在图47中，再分布线1204形成在释放层114中。为了基于封装设计将电信号布线至封装件1200的期望区域，再分布线1204电连接至管芯102A和102B中的导电部件。在一些实施例中，形成再分布线1204包括：沉积晶种层(未示出)，使用具有多个开口的掩模层(未示出)以限定再分布线1204的形状，以及使用例如电化学镀工艺填充掩模层中的开口。然后可以去除掩模层以及晶种层的多余部分。

如图48中示出的，在形成再分布线1204后，附加的管芯102C接合至管芯102A和102B。在一些实施例中，管芯102C可以是整个晶圆(例如，在分割之前)，并且可以使用晶圆上芯片(CoW)接合工艺和/或晶圆上晶圆(WoW)接合工艺来接合管芯102A和102B。在一个实施例中，晶圆可以是重构的晶圆。如上面描述的，接合工艺还可以包括熔融接合工艺，其中，管芯102C的导电部件110C直接接合至再分布线1204。熔融接合工艺可以进一步包括直接接合ILD/IMD层108C至释放层114。在接合管芯102C后，再分布线1204(例如，1204’)的部分可以保持未接合。尽管图48示出的单个管芯，但在其它实施例中，可以附接多个管芯至管芯102A和102B。此外，尽管管芯102C被示为横跨封装件1200的整个宽度(例如，具有的侧壁与隔离材料116的侧壁基本上对齐)，但在其它实施例中，管芯102C可以具有不同的尺寸。在这些实施例中，隔离材料(未示出)可以或可以不形成在管芯102C的周围。

随后，翻转封装件1200的方向使得管芯102A和102B设置在管芯102C上方。如上面描述，也可以去除载体122和释放层123。在一些实施例中，管芯102C被用作结构支撑以进一步处理封装件1200。生成的封装件在图49中示出。在去除载体122后也可以对封装件1200采用清洗工艺，并且例如可以通过去除介电层1202来暴露TV 1102A/1102B。如图49中示出的，TV 124可以形成为延伸通过隔离材料116以电连接至释放层114中的再分布线1204(例如，再分布线1204’)。在一些实施例中，使用如上面描述的镶嵌工艺来形成TV 124。

如上面描述，也可以在管芯102A、102B以及102C的上方形成各种附加部件，诸如RDL 126、UBM 134以及连接件132。图50示出了生成的结构。RDL 126可以在隔离材料116的顶部表面上方延伸经过管芯102A的边缘。RDL 126可以电连接至管芯102A和102B(例如，通过TV 1102A/1102B)以及管芯102C(通过TV 124)。可以通过RDL 126将外部连接件132电连接至管芯102A、102B以及102C。

图51示出了根据一些实施例的用于形成半导体封装件的工艺流程1300。在步骤1302中，第一管芯(例如，管芯102A)附接至第一载体(例如，载体112)。在步骤1304中，在第一管芯周围形成第一隔离材料(例如，隔离材料116)。在步骤1306中，第二管芯(例如，管芯102B或102C)接合至第一管芯。接合第二管芯包括混合接合或熔融接合工艺，其中，形成介电质-介电质的接合。在一些实施例中，也可以形成导体-导体的接合。在形成第一隔离材料后，第二管芯可以接合至形成在第一管芯和第一隔离材料的上方的接合层或者直接接合至第一管芯。在步骤1308中，在第二管芯周围形成第二隔离材料(例如，隔离材料120)。第二隔离材料可以是或可以不是共形层，并且第三(可选的)隔离材料可以形成在第二隔离材料上并且接触第二隔离材料。在其它实施例中，在形成任何隔离材料前第二管芯至直接接合第一管芯，然后可以在第一管芯和第二管芯两者的周围同时地形成隔离材料。在形成第二隔离材料后，可以去除第一载体。在步骤1310中，通孔(例如，TV 124)可以形成为延伸通过第一隔离材料并且电连接至第二管芯。在步骤1312中，可以在第一管芯的与第二管芯相对的一侧上形成扇出式RDL(例如，RDL 126)。扇出式RDL电连接至第一管芯和第二管芯(例如。通过通孔)。

如上描述，方法和相应的封装件的实施例包括使用熔融接合和/或混合接合工艺将各种管芯接合在器件封装件中。例如，各种封装件的实施例可以提供以下非限制性特征的一个或多个：集成KGD的CoW结构、灵活的芯片尺寸集成、同类和/或异类多芯片堆叠，以及相对小的形状因数的封装件。因此，各种实施例可以提供以下非限制性优点的一个或多个：较低纵横比的通孔、具有分裂或分区芯片的KGD以降低制造成本、减少用于接合的微凸块或未充满工艺的使用以降低芯片堆叠和多芯片堆叠的制造成本、灵活的芯片尺寸堆叠、加强的信号传输性能、较小的形状因数、较高的I/O计数密度，以及实现芯片至晶圆或晶圆至晶圆的接合工艺。

根据一个实施例，一种形成半导体封装件的方法包括附接第一管芯至第二管芯，在第一管芯周围沉积第一隔离材料，并且在沉积第一隔离材料后，接合第二管芯至第一管芯。接合第二管芯至第一管芯包括形成介电质-介电质的接合。该方法还包括去除第一载体并且在第一管芯的与第二管芯相对的一侧上形成扇出式再分布层(RDL)。扇出式RDL电连接至第一管芯和第二管芯。

在一些实施例中，该方法还包括：在所述第一管芯和所述第一隔离材料上方沉积接合层，其中，接合所述第二管芯包括将所述第二管芯熔融接合至所述接合层。

在一些实施例中，该方法还包括：在所述第一管芯和所述第一隔离材料上方沉积接合层；以及在所述接合层的顶部表面处形成第一导电部件，其中，接合所述第二管芯包括将所述第二管芯混合接合至所述接合层。

在一些实施例中，该方法还包括：在所述第二管芯周围沉积第二隔离材料。

在一些实施例中，沉积所述第二隔离材料包括沉积所述第二隔离材料，使得所述第二隔离材料的位于所述第一隔离材料正上方的横向部分具有与所述第二隔离材料的位于所述第二管芯的侧壁上的垂直部分基本上相同的厚度。

在一些实施例中，该方法还包括：在所述第二隔离材料的上方形成第三隔离材料并且所述第三隔离材料接触所述第二隔离材料，其中，所述第三隔离材料和所述第二隔离材料包括不同的材料。

在一些实施例中，该方法还包括：在所述第一管芯或所述第二管芯邻近处设置伪管芯。

在一些实施例中，该方法还包括：在接合所述第二管芯后，第二载体附接至所述第二管芯的与所述第一管芯相对的表面。

在一些实施例中，该方法还包括：形成延伸通过所述第一隔离材料并且将所述扇出式RDL电连接至所述第二管芯的通孔。

在一些实施例中，将所述第一管芯附接至所述第一载体包括使用包括对准标记的释放层将所述第一管芯附接至所述第一载体。根据其它实施例，一种方法包括附接第一管芯至第一载体，沿着第一管芯的侧壁延伸形成第一隔离材料，并且在第一管芯和第一隔离材料的上方形成接合层。该方法还包括接合第二管芯直接至接合层，沿着第二管芯的侧壁延伸形成第二隔离材料，在第二管芯的上方附接第二载体。该方法也包括去除第一载体，形成延伸通过第一隔离材料并且电连接至第二管芯的通孔，并且在第一管芯的与第二管芯相对的一侧上形成扇出式再分布层(RDL)。扇出式RDL电连接至第一管芯和通孔。

在一些实施例中，形成所述第二隔离材料包括沉积所述第二隔离材料的在所述接合层上的横向部分以与所述第二隔离材料的在所述第二管芯的侧壁上的垂直部分具有相同的厚度。

在一些实施例中，该方法还包括：平坦化所述第二隔离材料以暴露所述第二管芯，其中，附接所述第二载体形成位于所述第二载体和所述第二隔离材料之间的腔部。

在一些实施例中，该方法还包括：在所述第二隔离材料上形成第三隔离材料，其中，所述第三隔离材料的与所述第二隔离材料相对的表面基本上水平。

在一些实施例中，所述第一隔离材料和所述第二隔离材料包括不同的材料。

根据另一个实施例，一种半导体封装件，包括：第一管芯；第一隔离材料，设置在第一管芯周围；接合层，在第一管芯和第一隔离材料上方；第二管芯，直接接合至接合层。第二管芯包括设置在介电层中的导电部件。该封装件还包括：设置在在第二管芯周围的第二隔离材料；通孔，延伸穿过第一隔离材料和接合层以接触第二管芯中的导电部件；扇出式再分布层(RDL)，位于第一管芯的与第二管芯相对的一侧上。扇出式RDL电连接至第一管芯和通孔。

在一些实施例中，所述第二隔离材料的在所述接合层上的横向部分包括与所述第二隔离材料的在所述第二管芯的侧壁上的垂直部分相同的厚度。

在一些实施例中，该半导体封装件还包括：载体，附接至所述第二隔离材料，其中，腔部设置在所述载体和所述第二隔离材料之间。

在一些实施例中，该半导体封装件还包括：第三隔离材料，接触所述第二隔离材料，并且所述第三隔离材料围绕所述第二管芯。

在一些实施例中，所述第一隔离材料包括氧化物、氮化物、氮氧化物、模塑料、聚合物或它们的组合。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims

1.一种形成半导体封装件的方法，包括：

将第一管芯附接至第一载体；

在所述第一管芯周围沉积第一隔离材料；

在沉积所述第一隔离材料后，将第二管芯接合至所述第一管芯，其中，接合所述第二管芯至所述第一管芯包括形成介电质-介电质的接合；

去除所述第一载体；以及

在所述第一管芯的与所述第二管芯相对的一侧上形成扇出式再分布层(RDL)，其中，所述扇出式再分布层电连接至所述第一管芯和所述第二管芯。