CN110335815A - 柔性芯片的制备方法及柔性芯片 - Google Patents
柔性芯片的制备方法及柔性芯片 Download PDFInfo
- Publication number
- CN110335815A CN110335815A CN201910523339.2A CN201910523339A CN110335815A CN 110335815 A CN110335815 A CN 110335815A CN 201910523339 A CN201910523339 A CN 201910523339A CN 110335815 A CN110335815 A CN 110335815A
- Authority
- CN
- China
- Prior art keywords
- fan
- flexible
- chip
- type wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/01—
-
- H10P52/00—
-
- H10P54/00—
-
- H10W74/014—
-
- H10W74/47—
-
- H10W72/012—
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本申请的柔性芯片的制备方法，包括：提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片；对扇出型晶圆级封装件的封装层一侧进行减薄，使多个芯片与封装层被同步减薄；在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件；切割柔性扇出型晶圆级封装件，得到多个柔性芯片。本申请能够实现超薄芯片的柔性封装。
Description
技术领域
本申请涉及芯片技术领域，具体涉及一种柔性芯片的制备方法及柔性芯片。
背景技术
柔性显示和柔性电路板技术的快速发展给电子终端产品带来了革命性的变化，使得可穿戴设备和电子终端领域的电子产品表现出越来越多的柔性变形能力。
发明人认为，尽管电子产品中的显示屏和电路板已经实现部分柔性化，但由于电子产品中所采用的芯片及其封装是不能发生变形的刚性器件，这极大限制了电子产品的整体柔性化变形能力。因此，芯片及其封装的柔性化是电子产品整体柔性化的关键。
柔性芯片是指通过将硅晶圆减薄到一定厚度以下，使晶圆能够发生适当的弯曲变形，由该晶圆切割而成的超薄芯片同样具有柔性弯曲变形的能力。柔性芯片不仅要求封装体能够对芯片起到保护和电性能连接的作用，而且还要求封装体同样具有与芯片相近的柔性变形能力。
然而，常规封装不仅要求被封装的芯片具有一定的刚度、不能发生弯曲变形，还要求封装体不能发生变形以避免封装体内的刚性芯片损坏。因此，常规的封装设计和封装工艺均难以满足柔性芯片的制备需求。
发明内容
针对上述技术问题，本申请提供一种柔性芯片的制备方法，通过对已经完成封装的扇出型封装件进行减薄并再次封装，使得芯片和原有的封装层得到同步柔性化减薄，并使得芯片在整个再封装过程中都受到原封装的保护，从而实现芯片封装后的柔性并降低不良率。
为解决上述技术问题，本申请提供的一种柔性芯片的制备方法，包括：
a.提供扇出型晶圆级封装件，所述扇出型晶圆级封装件包括重布线层、封装层及位于所述重布线层与所述封装层之间的多个芯片；
b.对所述扇出型晶圆级封装件的封装层一侧进行减薄，使所述多个芯片与所述封装层被同步减薄；
c.在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件；
d.切割所述柔性扇出型晶圆级封装件，得到多个柔性芯片。
其中，步骤b包括：
对所述扇出型晶圆级封装件的封装层一侧进行机械减薄，使所述多个芯片与所述封装层被同步减薄；
对所述扇出型晶圆级封装件的封装层一侧进行再减薄，使所述多个芯片与所述封装层被同步减薄。
其中，步骤b包括：
将所述扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上；
从所述扇出型晶圆级封装件的封装层一侧朝向所述第一刚性载板的方向，对所述扇出型晶圆级封装件进行减薄，使所述多个芯片与所述封装层被同步减薄。
其中，当所述扇出型晶圆级封装件的重布线层一侧包含焊料凸点时步骤d，包括：
对所述柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片；
将划片后的柔性扇出型晶圆级封装件的重布线层一侧与所述第一刚性载板分离，得到多个柔性芯片。
其中，当所述扇出型晶圆级封装件的重布线层一侧不包含焊料凸点时，步骤d之前，还包括：
将所述柔性扇出型晶圆级封装件的高聚物薄膜层一侧贴附在第二刚性载板上；
将所述柔性扇出型晶圆级封装件的重布线层一侧与所述第一刚性载板分离；
在所述柔性扇出型晶圆级封装件的重布线层上形成焊料凸点。
其中，步骤d，包括：
对形成焊料凸点后的柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片；
将划片后的柔性扇出型晶圆级封装件的高聚物薄膜层一侧与所述第二刚性载板分离，得到多个柔性芯片。
其中，在所述将所述扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上的步骤中，以及，在所述将所述柔性扇出型晶圆级封装件的高聚物薄膜层一侧贴附在第二刚性载板上的步骤中，利用键合胶实现所述贴附连接，所述键合胶为UV解键合、热解键合或激光解键合的键合胶。
其中，在步骤c中，通过旋涂、喷涂或热压形成所述高聚物薄膜层。
其中，所述高聚物薄膜层为环氧树脂类、聚酰亚胺类或苯并环丁烯类高分子聚合物。
其中，对所述扇出型晶圆级封装件的封装层一侧进行机械减薄，使所述多个芯片与所述封装层被同步减薄到的厚度为25μm～35μm，所述高聚物薄膜层的厚度为20μm～50μm。
本申请还提供一种柔性芯片，所述柔性芯片采用如上所述的柔性芯片的制备方法制备得到。
本申请的柔性芯片的制备方法，提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片，对扇出型晶圆级封装件的封装层一侧进行减薄，使多个芯片与封装层被同步减薄，在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件，切割柔性扇出型晶圆级封装件，得到多个柔性芯片。通过这种方式，本发明在扇出型晶圆级封装(Fan-out waferlevel package，FOWLP)基础上，提出了一种芯片和封装共同柔性化的新方法，通过对已经完成封装的扇出型封装件进行减薄并再次封装，使得芯片和原有的封装层得到同步柔性化减薄，并使得芯片在整个再封装过程中都受到原封装的保护，从而实现芯片封装后的柔性并降低不良率。
附图说明
图1是根据本申请第一实施例示出的柔性芯片的制备方法的流程示意图；
图2是根据本申请第一实施例示出的柔性芯片的制备方法的工艺示意图；
图3是根据本申请第二实施例示出的柔性芯片的制备方法的流程示意图；
图4是根据本申请第二实施例示出的柔性芯片的制备方法的工艺示意图；
图5是根据本申请第三实施例示出的柔性芯片的制备方法的流程示意图；
图6是根据本申请第三实施例示出的柔性芯片的制备方法的工艺示意图。
具体实施方式
以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。
在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。
虽然在一些实例中术语第一、第二等在本文中用来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。
再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
第一实施例
图1是根据本申请第一实施例示出的柔性芯片的制备方法的流程示意图。如图1所示，一种柔性芯片的制备方法，包括：
步骤110，提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片。
请结合图2(a)，扇出型晶圆级封装件包括重布线层21、封装层22及位于重布线层21与封装层22之间的多个芯片23，其中，芯片23包括硅基层与位于硅基层一侧的电路层，也称为裸芯片，是一种在半导体元器件制造完成且未封装之前的产品形式。
扇出型晶圆级封装件包含两种形态，具体为将裸芯片重构成晶圆形状(waferlevel packaging)或板状(panel level packaging)的扇出型封装。目前的扇出型晶圆级封装件均为刚性封装，用于封装芯片23的封装层22采用塑封料，例如环氧塑封料(EpoxyMolding Compound，EMC)，封装后，在晶圆级封装件对应裸芯片的电路层一侧重新布线形成重布线层(RDL)21，提供金属化工艺制造I/O接口，通常，还可以进一步在重布线层21上形成焊料凸点，焊料凸点可以起到芯片23与电路板之间的机械互连、电互连、热互连的作用。
在现有技术中，在扇出型晶圆级封装件制备完成后，直接进一步将扇出型晶圆级封装件切割成多个单元，从而得到多个芯片，由于内含的裸芯片的厚度较大且采用刚性的塑封料进行封装，使得封装得到的芯片无法满足柔性显示和柔性电路板技术的需求。
步骤120，对扇出型晶圆级封装件的封装层一侧进行减薄，使多个芯片与封装层被同步减薄。
请结合图2(b)，扇出型晶圆级封装件的封装层22一侧不具有电路结构，减薄过程是针对芯片23的硅基层及封装层22进行减薄，在减薄后，芯片23与封装层22的厚度相等，芯片23的一侧表面与封装层22的表面平齐且暴露在封装层22的外面。通过对已经完成芯片封装的扇出型封装件进行减薄，芯片23和封装层22得到同时减薄，并且，使得芯片23在整个减薄过程中都受到封装层22的保护，避免了直接对裸芯片进行切割、拾取等封装工艺操作，降低芯片23破损的概率。
其中，对扇出型晶圆级封装件的封装层22一侧进行减薄的过程，可具体包括：
对扇出型晶圆级封装件的封装层一侧进行机械减薄，使多个芯片与封装层被同步减薄；
对扇出型晶圆级封装件的封装层一侧进行再减薄，使多个芯片与封装层被同步减薄。再减薄可以通过等离子干法刻蚀的方式进行。
首先，采用减薄机，通过粗磨和精磨工艺过程，将扇出型晶圆级封装件的芯片23和封装层22的厚度减薄至50μm以下，减薄后的芯片23和封装层22的厚度越小，其柔性化可弯曲变形的能力越强。
机械减薄后，可以通过ICP(Inductive Coupled Plasma EmissionSpectrometer，电感耦合等离子光谱发生仪)进行等离子干法刻蚀，对硅和封装层22的表面的磨削残余应力层进行去除，去除的厚度约为1μm～5μm。优选地，本实施例中芯片23和封装层22减薄后的厚度为25μm～35μm。可以理解，进行等离子干法刻蚀的步骤目的是为了去掉机械减薄过程中产生的残余应力，因此，等离子干法刻蚀的步骤为可选步骤。
其中，在对扇出型晶圆级封装件的封装层22一侧进行减薄时，可以先将扇出型晶圆级封装件的重布线层21一侧贴附在一刚性载板上，使扇出型晶圆级封装件的封装层22一侧背向该刚性载板，接着，从扇出型晶圆级封装件的封装层22一侧朝向刚性载板的方向，对扇出型晶圆级封装件进行减薄，使多个芯片23与封装层22被同步减薄。实际实现时，利用临时键合胶将扇出型晶圆级封装件的重布线层21一侧贴附在刚性载板上，键合胶为UV解键合、热解键合或激光解键合的键合胶，从而可以在完成工艺后，通过UV辐射、加热、激光等方式改变键合胶的粘度，释放扇出型晶圆级封装件的重布线层21。
步骤130，在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件。
请结合图2(c)，在形成高聚物薄膜层24前，对减薄后的扇出型晶圆级封装件的封装层22一侧进行等离子清洗，然后，在减薄后的扇出型晶圆级封装件的封装层22一侧形成一层高聚物薄膜层24，使得高聚物薄膜层24覆盖减薄后的芯片23及封装层22的表面，形成柔性封装层，从而得到柔性扇出型晶圆级封装件，柔性扇出型晶圆级封装件包括重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24，柔性扇出型晶圆级封装件是指重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24等结构均具备柔性变形的能力。本申请中，高聚物薄膜层24的作用是对芯片23进行密封和保护，既可以阻挡湿气侵入芯片23与封装层22之间的界面，还在弯曲时抑制芯片23与封装层22之间产生拉应力裂纹，同时保护芯片23不因外力受到损伤。
高聚物薄膜层24所采用的种类包含但不限于以下几种：环氧树脂类、PI聚酰亚胺类、BCB苯并环丁烯类等高分子聚合物，高分子薄膜封装方法可以是旋涂、喷涂、热压等方法，从而通过上述材料和工艺，形成高聚物薄膜层24。
在本实施例中，高聚物薄膜层24的厚度优选20μm～50μm，，高聚物薄膜层24越薄，越有利于封装体的柔性弯曲变形。但是，越薄的膜层对湿气的侵入抑制和弯曲拉应力的抑制越弱，因此，制备时综合考虑选择高聚物薄膜层24的厚度。
步骤140，切割柔性扇出型晶圆级封装件，得到多个柔性芯片。
请结合图2(d)，通过激光或划片刀，对柔性扇出型晶圆级封装件进行划片，划片的深度大于柔性扇出型晶圆级封装件的厚度，切割完后的每一个单独的封装体，可以包含1个芯片23或由多个芯片23组成的芯片组。
经过上述工艺流程步骤，得到的超薄化的芯片23及其封装，都具有柔性的、可弯曲变形的能力，能够承受特定程度的弯曲。当柔性芯片贴片组装到柔性的电路板上时，可以随电路板一起进行柔性弯曲变形。柔性的电路板是指FPC(Flexible Printed Circuit，柔性电路板)或COF(Chip On Flex or Film，覆晶薄膜)电路板。
通过这种方式，本发明在扇出型晶圆级封装基础上，提出了一种芯片和封装共同柔性化的新方法，通过对已经完成封装的扇出型封装件进行减薄并再次封装，使得芯片和原有的封装层得到同步柔性化减薄，并使得芯片在整个再封装过程中都受到原封装的保护，从而实现芯片封装后的柔性并降低不良率。
第二实施例
图3是根据本申请第二实施例示出的柔性芯片的制备方法的流程示意图。如图3所示，当扇出型晶圆级封装件的重布线层一侧不包含焊料凸点时，本实施例的柔性芯片的制备方法包括以下步骤：
步骤310，提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片。
请参考第一实施例中的步骤110，在此不再赘述。
在本实施例中，采用重布线层一侧不包含焊料凸点的扇出型晶圆级封装件作为原始材料，也即以没有切割分离、没有微焊球植球的扇出型晶圆级封装件作为原始材料。
步骤320，将扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上。
请结合图4(a)，在对扇出型晶圆级封装件的封装层22一侧进行减薄前，先将扇出型晶圆级封装件的重布线层21一侧贴附在第一刚性载板50上，使扇出型晶圆级封装件的封装层22一侧背向第一刚性载板50，扇出型晶圆级封装件的封装层22一侧不具有电路结构，实际实现时，利用键合胶40将扇出型晶圆级封装件的重布线层21一侧贴附在第一刚性载板50上，键合胶40为UV解键合、热解键合或激光解键合的临时键合胶，从而可以在完成工艺后，通过UV辐射、加热、激光等方式改变键合胶40的粘度，释放扇出型晶圆级封装件的重布线层21。第一刚性载板50可以是玻璃载板，也可以是金属载板，在本实施例中，UV临时键合胶与玻璃载板为最优组合。
步骤330，从扇出型晶圆级封装件的封装层一侧朝向第一刚性载板的方向，对扇出型晶圆级封装件进行减薄，使多个芯片与封装层被同步减薄。
请结合图4(b)，减薄过程是针对芯片23的硅基层及封装层22进行减薄，在减薄后，芯片23与封装层22的厚度相等，芯片23的一侧表面与封装层22的表面平齐且暴露在封装层22的外面。通过对已经完成芯片23封装的扇出型封装件进行减薄，芯片23和封装层22得到同时减薄，并且，使得芯片23在整个减薄过程中都受到封装层22的保护，避免了直接对裸芯片进行切割、拾取等封装工艺操作，降低芯片23破损的概率。
其中，对扇出型晶圆级封装件进行减薄的过程，可具体包括：
对扇出型晶圆级封装件的封装层一侧进行机械减薄，使多个芯片与封装层被同步减薄；
对扇出型晶圆级封装件的封装层一侧进行再减薄，使多个芯片与封装层被同步减薄。再减薄可以通过等离子干法刻蚀的方式进行。
首先，采用减薄机，通过粗磨和精磨工艺过程，将扇出型晶圆级封装件的芯片23和封装层22的厚度减薄至50μm以下，减薄后的芯片23和封装层22的厚度越小，其柔性化可弯曲变形的能力越强。
机械减薄后，可以通过ICP(Inductive Coupled Plasma EmissionSpectrometer，电感耦合等离子光谱发生仪)进行等离子干法刻蚀，对硅和封装层22的表面的磨削残余应力层进行去除，去除的厚度约为1μm～5μm。优选地，本实施例中芯片23和封装层22减薄后的厚度为25μm～35μm。可以理解，进行等离子干法刻蚀的步骤目的是为了去掉机械减薄过程中产生的残余应力，因此，等离子干法刻蚀的步骤为可选步骤。
步骤340，在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件。
请结合图4(c)，在形成高聚物薄膜层24前，对减薄后的扇出型晶圆级封装件的封装层22一侧进行等离子清洗，然后，在减薄后的扇出型晶圆级封装件的封装层22一侧形成一层高聚物薄膜层24，使得高聚物薄膜层24覆盖减薄后的芯片23及封装层22的表面，形成柔性封装层，从而得到柔性扇出型晶圆级封装件，柔性扇出型晶圆级封装件包括重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24，柔性扇出型晶圆级封装件是指重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24等结构均具备柔性变形的能力。本申请中，高聚物薄膜层24的作用是对芯片23进行密封和保护，既可以阻挡湿气侵入芯片23与封装层22之间的界面，还在弯曲时抑制芯片23与封装层22之间产生拉应力裂纹，同时保护芯片23不因外力受到损伤。
高聚物薄膜层24所采用的种类包含但不限于以下几种：环氧树脂类、PI聚酰亚胺类、BCB苯并环丁烯类等高分子聚合物，高分子薄膜封装方法可以是旋涂、喷涂、热压等方法，从而通过上述材料和工艺，形成高聚物薄膜层24。
在本实施例中，高聚物薄膜层24的厚度优选20μm～50μm，，高聚物薄膜层24越薄，越有利于封装体的柔性弯曲变形。但是，越薄的膜层对湿气的侵入抑制和弯曲拉应力的抑制越弱，因此，制备时综合考虑选择高聚物薄膜层24的厚度。
步骤350，将柔性扇出型晶圆级封装件的高聚物薄膜层一侧贴附在第二刚性载板上。
步骤360，将柔性扇出型晶圆级封装件的重布线层一侧与第一刚性载板分离。
请结合图4(d)与图4(e)，在完成减薄和封装后，后续进行焊料凸点的制作工艺。在制作焊料凸点前，先将柔性扇出型晶圆级封装件的高聚物薄膜层24一侧贴附在第二刚性载板70上。实际实现时，利用键合胶40将柔性扇出型晶圆级封装件的高聚物薄膜层24一侧贴附在第二刚性载板70上，键合胶40为UV解键合、热解键合或激光解键合的临时键合胶，从而可以在完成工艺后，通过UV辐射、加热、激光等方式改变键合胶40的粘度，释放柔性扇出型晶圆级封装件的高聚物薄膜层24，第二刚性载板70可以是玻璃载板，也可以是金属载板，在本实施例中，UV临时键合胶与玻璃载板为最优组合。接着，将柔性扇出型晶圆级封装件的重布线层21一侧与第一刚性载板50分离，使柔性扇出型晶圆级封装件的重布线层21一侧背向第二刚性载板70。实际实现时，通过UV辐射改变UV临时键合胶40的粘度，释放柔性扇出型晶圆级封装件的重布线层21，从而可以在重布线层21一侧形成焊料凸点。
步骤370，在柔性扇出型晶圆级封装件的重布线层上形成焊料凸点。
请结合图4(f)，形成焊料凸点211时，通过常规的焊料电镀凸点或植球工艺，在重布线层21一侧的焊盘上进行植焊球，在此不再赘述。
步骤380，对形成焊料凸点后的柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片。
请结合图4(g)，通过激光或划片刀，对柔性扇出型晶圆级封装件进行划片，划片的深度大于柔性扇出型晶圆级封装件的厚度，也即划片的深度到达键合胶40，切割完后的每一个单独的封装体，可以包含1个芯片23或由多个芯片23组成的芯片组。
步骤390，将划片后的柔性扇出型晶圆级封装件的高聚物薄膜层一侧与第二刚性载板分离，得到多个柔性芯片。
请结合图4(h)，在完成划片后，通过UV辐射改变UV临时键合胶40的粘度，释放柔性扇出型晶圆级封装件的高聚物薄膜层24，得到多个柔性芯片，该多个柔性芯片均包含重布线层21、芯片23、封装层22、高聚物薄膜层24及焊料凸点211。
经过上述工艺流程步骤，得到的超薄化的芯片23及其封装，都具有柔性的、可弯曲变形的能力，能够承受特定程度的弯曲。当柔性芯片贴片组装到柔性的电路板上时，可以随电路板一起进行柔性弯曲变形。柔性的电路板是指FPC电路板或COF电路板。
通过这种方式，本发明在扇出型晶圆级封装基础上，提出了一种芯片和封装共同柔性化的新方法，通过对已经完成封装的扇出型封装件进行减薄并再次封装，使得芯片和原有的封装层得到同步柔性化减薄，并使得芯片在整个再封装过程中都受到原封装的保护，从而实现芯片封装后的柔性并降低不良率。
第三实施例
图5是根据本申请第三实施例示出的柔性芯片的制备方法的流程示意图。如图5所示，当扇出型晶圆级封装件的重布线层一侧包含焊料凸点时，本实施例的柔性芯片的制备方法包括以下步骤：
步骤510，提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片。
请结合图6(a)，扇出型晶圆级封装件包括重布线层21、封装层22及位于重布线层21与封装层22之间的多个芯片23，其中，芯片23包括硅基层与位于硅基层一侧的电路层，也称为裸芯片，是一种在半导体元器件制造完成且未封装之前的产品形式。
扇出型晶圆级封装件包含两种形态，具体为将裸芯片重构成晶圆形状(waferlevel packaging)或板状(panel level packaging)的扇出型封装。目前的扇出型晶圆级封装件均为刚性封装，用于封装芯片23的封装层22采用塑封料，例如环氧塑封料(EpoxyMolding Compound，EMC)，封装后，在晶圆级封装件对应裸芯片23的电路层一侧重新布线形成重布线层(RDL)21，提供金属化工艺制造I/O接口，通常，还可以进一步在重布线层21上形成焊料凸点，焊料凸点可以起到芯片23与电路板之间的机械互连、电互连、热互连的作用。
在本实施例中，采用重布线层21一侧包含焊料凸点(图未示出)的扇出型晶圆级封装件作为原始材料，也即以没有切割分离、已经微焊球植球的扇出型晶圆级封装件作为原始材料。
步骤520，将扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上。
请结合图6(b)，在对扇出型晶圆级封装件的封装层22一侧进行减薄前，先将扇出型晶圆级封装件的重布线层21一侧贴附在第一刚性载板50上，使扇出型晶圆级封装件的封装层22一侧背向第一刚性载板50，扇出型晶圆级封装件的封装层22一侧不具有电路结构，实际实现时，利用键合胶40将扇出型晶圆级封装件的重布线层21一侧贴附在第一刚性载板50上，键合胶40为UV解键合、热解键合或激光解键合的临时键合胶，从而可以在完成工艺后，通过UV辐射、加热、激光等方式改变键合胶40的粘度，释放扇出型晶圆级封装件的重布线层21。第一刚性载板50可以是玻璃载板，也可以是金属载板，在本实施例中，UV临时键合胶与玻璃载板为最优组合。
步骤530，从扇出型晶圆级封装件的封装层一侧朝向第一刚性载板的方向，对扇出型晶圆级封装件进行减薄，使多个芯片与封装层被同步减薄。
请结合图6(c)，减薄过程是针对芯片23的硅基层及封装层22进行减薄，在减薄后，芯片23与封装层22的厚度相等，芯片23的一侧表面与封装层22的表面平齐且暴露在封装层22的外面。通过对已经完成芯片23封装的扇出型封装件进行减薄，芯片23和封装层22得到同时减薄，并且，使得芯片23在整个减薄过程中都受到封装层22的保护，避免了直接对裸芯片23进行切割、拾取等封装工艺操作，降低芯片23破损的概率。
其中，对扇出型晶圆级封装件进行减薄的过程，可具体包括：
对扇出型晶圆级封装件的封装层22一侧进行机械减薄，使多个芯片与封装层被同步减薄；
对扇出型晶圆级封装件的封装层一侧进行再减薄，使多个芯片与封装层被同步减薄。再减薄可以通过等离子干法刻蚀的方式进行。
首先，采用减薄机，通过粗磨和精磨工艺过程，将扇出型晶圆级封装件的芯片23和封装层22的厚度减薄至50μm以下，减薄后的芯片23和封装层22的厚度越小，其柔性化可弯曲变形的能力越强。
机械减薄后，可以通过ICP(Inductive Coupled Plasma EmissionSpectrometer，电感耦合等离子光谱发生仪)进行等离子干法刻蚀，对硅和封装层22的表面的磨削残余应力层进行去除，去除的厚度约为1μm～5μm。优选地，本实施例中芯片23和封装层22减薄后的厚度为25μm～35μm。可以理解，进行等离子干法刻蚀的步骤目的是为了去掉机械减薄过程中产生的残余应力，因此，等离子干法刻蚀的步骤为可选步骤。
步骤540，在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件。
请结合图6(d)，在形成高聚物薄膜层24前，对减薄后的扇出型晶圆级封装件的封装层22一侧进行等离子清洗，然后，在减薄后的扇出型晶圆级封装件的封装层22一侧形成一层高聚物薄膜层24，使得高聚物薄膜层24覆盖减薄后的芯片23及封装层22的表面，形成柔性封装层，从而得到柔性扇出型晶圆级封装件，柔性扇出型晶圆级封装件包括重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24，柔性扇出型晶圆级封装件是指重布线层21、减薄后的芯片23、减薄后的封装层22及高聚物薄膜层24等结构均具备柔性变形的能力。本申请中，高聚物薄膜层24的作用是对芯片23进行密封和保护，既可以阻挡湿气侵入芯片23与封装层22之间的界面，还在弯曲时抑制芯片23与封装层22之间产生拉应力裂纹，同时保护芯片23不因外力受到损伤。
高聚物薄膜层24所采用的种类包含但不限于以下几种：环氧树脂类、PI聚酰亚胺类、BCB苯并环丁烯类等高分子聚合物，高分子薄膜封装方法可以是旋涂、喷涂、热压等方法，从而通过上述材料和工艺，形成高聚物薄膜层24。
在本实施例中，高聚物薄膜层24的厚度优选20μm～50μm，，高聚物薄膜层24越薄，越有利于封装体的柔性弯曲变形。但是，越薄的膜层对湿气的侵入抑制和弯曲拉应力的抑制越弱，因此，制备时综合考虑选择高聚物薄膜层24的厚度。
步骤550，对柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片。
请结合图6(e)，通过激光或划片刀，对柔性扇出型晶圆级封装件进行划片，划片的深度大于柔性扇出型晶圆级封装件的厚度，也即划片的深度到达键合胶40，切割完后的每一个单独的封装体，可以包含1个芯片23或由多个芯片23组成的芯片组。
步骤560，将划片后的柔性扇出型晶圆级封装件的重布线层一侧与第一刚性载板分离，得到多个柔性芯片。
请结合图6(f)，在完成划片后，通过UV辐射改变UV临时键合胶40的粘度，释放柔性扇出型晶圆级封装件的重布线层21，得到多个柔性芯片，该多个柔性芯片均包含重布线层21、芯片23、封装层22、高聚物薄膜层24及焊料凸点。
经过上述工艺流程步骤，得到的超薄化的芯片23及其封装，都具有柔性的、可弯曲变形的能力，能够承受特定程度的弯曲。当柔性芯片贴片组装到柔性电路板上时，可以随电路板一起进行柔性弯曲变形。柔性电路板是指FPC电路板或COF电路板。
本申请的柔性芯片的制备方法，提供扇出型晶圆级封装件，扇出型晶圆级封装件包括重布线层、封装层及位于重布线层与封装层之间的多个芯片，对扇出型晶圆级封装件的封装层一侧进行减薄，使多个芯片与封装层被同步减薄，在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件，切割柔性扇出型晶圆级封装件，得到多个柔性芯片。通过这种方式，本发明在扇出型晶圆级封装基础上，提出了一种芯片和封装共同柔性化的新方法，通过对已经完成封装的扇出型封装件进行减薄并再次封装，使得芯片和原有的封装层得到同步柔性化减薄，并使得芯片在整个再封装过程中都受到原封装的保护，从而实现芯片封装后的柔性并降低不良率。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (11)
1.一种柔性芯片的制备方法，其特征在于，包括：
a.提供扇出型晶圆级封装件，所述扇出型晶圆级封装件包括重布线层、封装层及位于所述重布线层与所述封装层之间的多个芯片；
b.对所述扇出型晶圆级封装件的封装层一侧进行减薄，使所述多个芯片与所述封装层被同步减薄；
c.在减薄后的扇出型晶圆级封装件的封装层一侧形成高聚物薄膜层，获得柔性扇出型晶圆级封装件；
d.切割所述柔性扇出型晶圆级封装件，得到多个柔性芯片。
2.根据权利要求1所述的柔性芯片的制备方法，其特征在于，步骤b包括：
对所述扇出型晶圆级封装件的封装层一侧进行机械减薄，使所述多个芯片与所述封装层被同步减薄；
对所述扇出型晶圆级封装件的封装层一侧进行再减薄，使所述多个芯片与所述封装层被同步减薄。
3.根据权利要求1所述的柔性芯片的制备方法，其特征在于，步骤b包括：
将所述扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上；
从所述扇出型晶圆级封装件的封装层一侧朝向所述第一刚性载板的方向，对所述扇出型晶圆级封装件进行减薄，使所述多个芯片与所述封装层被同步减薄。
4.根据权利要求3所述的柔性芯片的制备方法，其特征在于，当所述扇出型晶圆级封装件的重布线层一侧包含焊料凸点时，步骤d包括：
对所述柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片；
将划片后的柔性扇出型晶圆级封装件的重布线层一侧与所述第一刚性载板分离，得到多个柔性芯片。
5.根据权利要求3所述的柔性芯片的制备方法，其特征在于，当所述扇出型晶圆级封装件的重布线层一侧不包含焊料凸点时，步骤d之前，还包括：
将所述柔性扇出型晶圆级封装件的高聚物薄膜层一侧贴附在第二刚性载板上；
将所述柔性扇出型晶圆级封装件的重布线层一侧与所述第一刚性载板分离；
在所述柔性扇出型晶圆级封装件的重布线层上形成焊料凸点。
6.根据权利要求5所述的柔性芯片的制备方法，其特征在于，步骤d包括：
对形成焊料凸点后的柔性扇出型晶圆级封装件进行划片，每个划片区域内包含至少一个芯片；
将划片后的柔性扇出型晶圆级封装件的高聚物薄膜层一侧与所述第二刚性载板分离，得到多个柔性芯片。
7.根据权利要求5所述的柔性芯片的制备方法，其特征在于，在所述将所述扇出型晶圆级封装件的重布线层一侧贴附在第一刚性载板上的步骤中，以及，在所述将所述柔性扇出型晶圆级封装件的高聚物薄膜层一侧贴附在第二刚性载板上的步骤中，利用键合胶实现所述贴附连接，所述键合胶为UV解键合、热解键合或激光解键合的键合胶。
8.根据权利要求1-7任一项权利要求所述的柔性芯片的制备方法，其特征在于，步骤c中，通过旋涂、喷涂或热压形成所述高聚物薄膜层。
9.根据权利要求8所述的柔性芯片的制备方法，其特征在于，所述高聚物薄膜层为环氧树脂类、聚酰亚胺类或苯并环丁烯类高分子聚合物。
10.根据权利要求1所述的柔性芯片的制备方法，其特征在于，对所述扇出型晶圆级封装件的封装层一侧进行机械减薄，使所述多个芯片与所述封装层被同步减薄到的厚度为25μm～35μm，所述高聚物薄膜层的厚度为20μm～50μm。
11.一种柔性芯片，其特征在于，采用如权利要求1-10中任一项所述的柔性芯片的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910523339.2A CN110335815A (zh) | 2019-06-17 | 2019-06-17 | 柔性芯片的制备方法及柔性芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910523339.2A CN110335815A (zh) | 2019-06-17 | 2019-06-17 | 柔性芯片的制备方法及柔性芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110335815A true CN110335815A (zh) | 2019-10-15 |
Family
ID=68142538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910523339.2A Pending CN110335815A (zh) | 2019-06-17 | 2019-06-17 | 柔性芯片的制备方法及柔性芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110335815A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613579A (zh) * | 2020-05-17 | 2020-09-01 | 西北工业大学 | 一种ic芯片的柔性化制造方法 |
| CN112687650A (zh) * | 2019-10-17 | 2021-04-20 | 浙江荷清柔性电子技术有限公司 | 超薄芯片的封装结构、柔性集成封装方法 |
| CN113035796A (zh) * | 2021-03-01 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 天线封装结构及其制备方法、以及电子器件 |
| CN119400709A (zh) * | 2024-10-18 | 2025-02-07 | 浙江欣威电子科技有限公司 | 芯片组件的封装方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| CN101436554A (zh) * | 2007-11-15 | 2009-05-20 | 南茂科技股份有限公司 | 晶粒重新配置的封装结构中使用对准标志的制作方法 |
| CN102593016A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院微电子研究所 | 一种在柔性基板上安装薄芯片的方法 |
| CN103681458A (zh) * | 2012-09-03 | 2014-03-26 | 中国科学院微电子研究所 | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 |
| KR101393701B1 (ko) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | 웨이퍼의 휨 발생 방지와 방열기능을 부여하는 팬 아웃 웨이퍼 레벨 패키징 공정 |
| CN104701196A (zh) * | 2013-12-09 | 2015-06-10 | 矽品精密工业股份有限公司 | 半导体封装件的制法 |
| CN105957836A (zh) * | 2016-06-01 | 2016-09-21 | 格科微电子（上海）有限公司 | 半导体器件的扇出型晶圆级封装方法 |
| US9524959B1 (en) * | 2015-11-04 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | System on integrated chips and methods of forming same |
| CN106601628A (zh) * | 2016-12-30 | 2017-04-26 | 通富微电子股份有限公司 | 一种芯片的封装方法及芯片封装结构 |
| CN106876291A (zh) * | 2016-12-30 | 2017-06-20 | 清华大学 | 一种薄芯片柔性扇出封装方法及所制备的封装结构 |
-
2019
- 2019-06-17 CN CN201910523339.2A patent/CN110335815A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| CN101436554A (zh) * | 2007-11-15 | 2009-05-20 | 南茂科技股份有限公司 | 晶粒重新配置的封装结构中使用对准标志的制作方法 |
| CN102593016A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院微电子研究所 | 一种在柔性基板上安装薄芯片的方法 |
| CN103681458A (zh) * | 2012-09-03 | 2014-03-26 | 中国科学院微电子研究所 | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 |
| KR101393701B1 (ko) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | 웨이퍼의 휨 발생 방지와 방열기능을 부여하는 팬 아웃 웨이퍼 레벨 패키징 공정 |
| CN104701196A (zh) * | 2013-12-09 | 2015-06-10 | 矽品精密工业股份有限公司 | 半导体封装件的制法 |
| US9524959B1 (en) * | 2015-11-04 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | System on integrated chips and methods of forming same |
| CN105957836A (zh) * | 2016-06-01 | 2016-09-21 | 格科微电子（上海）有限公司 | 半导体器件的扇出型晶圆级封装方法 |
| CN106601628A (zh) * | 2016-12-30 | 2017-04-26 | 通富微电子股份有限公司 | 一种芯片的封装方法及芯片封装结构 |
| CN106876291A (zh) * | 2016-12-30 | 2017-06-20 | 清华大学 | 一种薄芯片柔性扇出封装方法及所制备的封装结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687650A (zh) * | 2019-10-17 | 2021-04-20 | 浙江荷清柔性电子技术有限公司 | 超薄芯片的封装结构、柔性集成封装方法 |
| CN111613579A (zh) * | 2020-05-17 | 2020-09-01 | 西北工业大学 | 一种ic芯片的柔性化制造方法 |
| CN111613579B (zh) * | 2020-05-17 | 2023-09-26 | 西北工业大学 | 一种ic芯片的柔性化制造方法 |
| CN113035796A (zh) * | 2021-03-01 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 天线封装结构及其制备方法、以及电子器件 |
| CN119400709A (zh) * | 2024-10-18 | 2025-02-07 | 浙江欣威电子科技有限公司 | 芯片组件的封装方法 |
| CN119400709B (zh) * | 2024-10-18 | 2025-10-17 | 浙江欣威电子科技有限公司 | 芯片组件的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210006733U (zh) | 芯片封装结构 | |
| TWI701790B (zh) | 晶片封裝結構與其形成方法 | |
| CN102163559B (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
| US12080565B2 (en) | Chip packaging method and package structure | |
| US10515837B2 (en) | Method of wafer bonding of dissimilar thickness die | |
| CN110335815A (zh) | 柔性芯片的制备方法及柔性芯片 | |
| US11232957B2 (en) | Chip packaging method and package structure | |
| US20220051909A1 (en) | Method of manufacturing an electronic device and electronic device manufactured thereby | |
| CN112005338B (zh) | 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法 | |
| KR20180056698A (ko) | 캐리어 초박형 기판 | |
| JP2003234359A (ja) | 半導体装置の製造方法 | |
| US20130295720A1 (en) | Methods for manufacturing a chip package | |
| CN101958255A (zh) | 超薄晶片加工处理的方法及薄晶片加工处理的产品 | |
| US12400877B2 (en) | Semiconductor devices with flexible reinforcement structure | |
| US11069652B2 (en) | Method of manufacturing semiconductor structure | |
| CN108242439B (zh) | 具有电磁防护的扇出型天线封装结构及其制备方法 | |
| US11610855B2 (en) | Chip packaging method and package structure | |
| CN115101426A (zh) | 一种半导体封装结构及其制备方法 | |
| US20020038905A1 (en) | Semiconductor device provided in thin package and method for manufacturing the same | |
| US11791284B2 (en) | Semiconductor device manufacturing method | |
| CN112038300A (zh) | 半导体封装结构及其制备方法 | |
| CN120237080A (zh) | 通过使用载体基底制造半导体封装件的方法 | |
| CN111668105A (zh) | 半导体封装方法 | |
| JP2020068250A (ja) | 半導体装置製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191015 |