TW202240808A - 使用於積體電路晶片封裝結構中的微型熱導管 - Google Patents

Abstract

本發明為微型導熱元件，該微型導熱元件包括一底部金屬板；一頂部金屬板；多個側壁，每一該側壁的一頂端接合該頂部金屬板，而每一該側壁的一底端接合該底部金屬板，其中該頂部金屬板、該底部金屬板及該些側壁形成一腔體在該微型導熱元件中；多個金屬柱位在該腔體中且位於該頂部金屬板與該底部金屬板之間，其中每一該金屬柱的一頂端接合該頂部金屬板，而每一該金屬柱的一底端接合該底部金屬板；一第一金屬層位在該腔體中且位於該頂部金屬板與該底部金屬板之間，其中該第一金屬層與每一該金屬柱相交且將每一該金屬柱分開分頂部部分及底部部分，其中多個開口位在該第一金屬層中，其中一第一空間位在該腔體中且位於該第一金屬層與該底部金屬板之間，而一第二空間位在該腔體中且位於該第一金屬層與該頂部金屬板之間；以及一液體位在該腔體的該第一空間中。

Description

使用於積體電路晶片封裝結構中的微型熱導管

本申請案主張2021年1月8日申請之美國暫時申請案號63/135,369，該案的發明名稱為”使用於積體電路晶片封裝結構中的微型熱導管”。本申請案經由上述引用之優先權將上述公開內容併入本說明書中。

本發明是有關於使用於積體電路晶片封裝結構中的微型熱傳導元件，該微型熱傳導元件也可稱為微型熱管、微型熱導管、微型熱傳導管、微型熱傳導元件或微型導熱元件。

無

本發明的其中之一內容提供使用在晶片封裝結構(單晶片封裝結構或多晶片封裝結構)中的一微型熱傳導元件，其中多晶片封裝結構可以係2D平面或3D堆疊封裝結構，該微型熱傳導元件係經由面板或晶圓基板上逐層形成的平面製造技術形成的，此平面製造技術係類似於使用在半導體IC晶圓製造技術或是使用在印刷電路板(printed circuit board (PCB))的製造技術；其包括電鍍技術、層壓(laminating) 技術、光刻圖案化(photolithography patterning) 技術、焊料層接合技術及/或金屬對金屬直接(熱和壓力)接合(metal-to-metal direct (thermal and pressure) bonding) 技術，此微型熱傳導元件係形成在平板或晶圓基板上，然後切割或分割變成多個單一微型熱傳導元件。

本發明另一個內容提供具有由一頂部金屬板、一底部金屬板及多個金屬側壁封閉並密封而成腔室或空腔的微型熱傳導元件，腔室或空腔被抽至接近真空，少量液體(例如水、甲醇或乙醇)被封閉並密封在腔室或空腔中，腔室或空腔中的一第一(或低的)空間包括該些液體，其適於將該些液體容納在第一空間中，並使液體從富含液體的區域快速流動和擴散到液體稀少的區域，腔室或空腔中的一第二(較高的)空間包括該液體的蒸氣，此蒸氣可從第二空間中的高壓(熱區)區域移動至一低壓(冷區)區域，也就是將熱從熱產生源移除至冷區域，在第一空間的熱區域中的液體被蒸發成蒸氣，因而第一空間的熱區域變成缺少液體狀態，而該液體從第一空間中的冷區域(富含液體)流動至熱區域(缺少液體)，一完整的熱移除循環依以下步驟被建立：(i)此熱產生源(例如經由在晶片封裝結構中的IC晶片產生)蒸發在第一空間中熱區域中的液體而變成蒸氣在第二空間的熱區域中，(ii) 在第二空間的熱區域中的蒸氣經由對流機制移動至在第二空間的熱區域中的冷區域(低壓)中，(iii)在冷區域中的熱被消散或擴散至外界環境，(iv) 在第二空間的冷區域中的蒸氣被冷卻及冷凝變成液體在第一空間中冷區域(富含液體)中，(v) 在第一空間中冷區域(富含液體)中的液體流動至在第一空間中熱區域(缺少液體)中。在腔室或空腔中總氣體壓力主要是來自於液體蒸氣的分壓。例如，液體蒸氣的分壓係大於總氣體壓力的99%或95%，該在腔室或空腔中總氣體壓力係低於5 KPa或20 KPa(在25°C下)。

本發明另外之揭露內容提供數種使用微型熱傳導元件的小型晶片封裝結構，此些小型晶片封裝結構的尺寸、面體及體積持續的縮減，該微型熱傳導元件適於用在小型化晶片封裝結構中，這數種的小型化晶片封裝結構包括單一晶片封裝結構或多晶片封裝結構，其中該多晶片封裝結構包括2D水平平面的多晶片封裝結構或3D垂直堆疊多晶片封裝結構，該微型熱傳導元件可位在晶片封裝結構的底部及/或位在晶片封裝結構頂部，該微型熱傳導元件可嵌入在晶片封裝結構中，例如在垂直堆疊多晶片封裝結構中，將微型熱傳導元件垂直地設置在二IC晶片之間。

本發明另外之揭露內容提供使用在一電子裝置或元件中的微型熱傳導元件，其需要小尺寸及重量輕等要求，例如是使用在便攜式設備或在便攜式設備中。該電子裝置或元件可包括IC晶片封裝結構與被動元件設置在印刷電路板上，例如使用表面貼焊(Surface-Mounted Technology (SMT))技術將一個(或多個)晶片封裝結構(例如球柵陣列封裝(BGA)結構)及/或一個(或多個)被動元件設置在PCB板上，一塊微型熱傳導元件貼合在一個(或多個)晶片封裝結構的背面上，該晶片封裝結構產生熱且變成熱區域在PCB板上或上方，此塊微型熱傳導元件從熱區域延伸至PCB板的其它區域上，且可位在或覆蓋在PCB板的其它元件上，此塊微型熱傳導元件從熱區域傳導熱能至在或覆蓋在PCB板的其它區域或是甚至超出PCB板的邊緣。

另一方面的揭露提供了一個標準商業邏輯驅動器，而一個人，使用者，或軟體開發者，或演算法/架構/ 應用開發者可以購買標準商業邏輯驅動並邊解軟體碼去編輯邏輯驅動去執行他/她的想要的演算法，架構和/或應用，例如，一個人工智慧，機器學習，深度學習，大資料，物連網，虛擬現實，電動車，圖像製程，數位訊號製程，為控制器，和/或中央製程的演算法、架構和/或應用。

將經由對說明性實施例、隨附圖式及申請專利範圍之以下詳細描述的評述，使本發明之此等以及其他組件、步驟、特徵、效益及優勢變得明朗。

當以下描述連同隨附圖式一起閱讀時，可更充分地理解本發明之配置，該等隨附圖式之性質應視為說明性而非限制性的。該等圖式未必按比例繪製，而是強調本發明之原理。

可編程邏輯區塊的說明/規範

第1圖揭露本發明之實施例的可編程邏輯單元的方塊圖的示意圖。參照第1圖，可編程邏輯區塊(LB)(或元件)可以包括一個(或多個)可編程邏輯單元(LC)2014，每個可編程邏輯單元(LC)2014用以在其輸入點處對其輸入資料組執行邏輯運算。每個可編程邏輯單元(LC)2014可以包括多個記憶體單元490 (即配置編程記憶體(CPM)單元)，每個記憶體單元490用以保存或儲存查找表(LUT)210的結果值之其中之一及一選擇線路211，例如是用於一第一輸入資料組之平行排列第一組的兩個輸入點(例如是A0和A1)及用於一第二輸入資料組之平行排列第二組的四個輸入點(例如是D0、D1、D2和D3)的多工器(MUXER)211，其中每一個記憶體單元490與該查找表(LUT)210中之儲存值或結果值之其中之一相關聯，該選擇線路211可配置用從其第二輸入資料組中選擇一資料輸入(亦即是D0, D1, D2或D3)，此選擇係依據與每一該可編程邏輯單元(LC)2014的輸入資料組相關聯的第一輸入資料組進行選擇，所選擇之該資料輸入作為位在每一該可編程邏輯單元(LC)2014的一輸出點處的一資料輸出Dout。

如第1圖所示，該選擇線路211可具有第二輸入資料組(即是D0, D1, D2及D3)，其每一個與其中之一記憶體單元490(即是CPM單元)的一資料輸出(即是CPM資料)相關聯，對於每一可編程邏輯單元(LC)2014，儲存在其中之一記憶體單元490(其可以是第一型揮發性記憶體單元，例如是SRAM單元)中的每一結果值或編程碼，其可與儲存在非揮發性記憶體單元(例如是FRAM單元、MRAM單元、RRAM單元、電子保險絲(e-fuses)或反保險絲(anti-fuses))的資料相關聯，或者，對於每一可編程邏輯單元(LC)2014，每一記憶體單元490可以是第二型記憶體單元(即是非揮發性記憶體單元)，其由一個或多個MRAM單元、一個或多個RRAM單元、一個或多個電子保險絲(e-fuses)或由MOS電晶體的浮動閘極所建構成的非揮發性記憶體單元。

參照第1圖，每個可編程邏輯單元(LC)2014可以具有記憶體單元490(即配置編程記憶體(CPM)單元)，其配置為可被編程為儲存或保存查找表(LUT)210的結果值或編程碼以執行邏輯運算，例如是AND運算、NAND運算、OR運算、NOR運算、EXOR運算或其他布爾(Boolean)運算，或組合兩個(或多個)以上運算操作的運算操作。對於這種情況，每一該可編程邏輯單元(LC)2014可以在其輸入點處對其輸入資料組(例如，A0和A1)執行邏輯操作運算，作為在其輸出點處的資料輸出Dout。更詳細解說，該每個可編程邏輯單元(LC)2014可以包括數量為2n的記憶體單元490(即配置編程記憶體(CPM)單元)，每個記憶體單元用以保存或儲存查找表(LUT)210的其中之一結果值、及具有平行排列設置之第一輸入資料組(例如A0-A1)的選擇線路211，及數量為2n個且平行排列的第二組輸入點的第二輸入資料組(例如D0-D3)，每個輸入點與查找表(LUT) 210中的結果值或編程碼之一相關聯，其中對於這種情況，數字n可介於2至8之間，在此例中為2。選擇線路211可被配置從其第二輸入資料組中選擇一資料輸入(亦即是D0-D3的其中之一個)，以作為在每一可編程邏輯單元(LC)2014的輸出點處充當該每個可編程邏輯單元(LC)2014的資料輸出，其中選擇係依據與該每個可編程邏輯單元(LC)2014的輸入資料組相關聯的第一輸入資料組進行選擇。

可編程或可配置開關單元的揭露說明

第2圖為本發明實施例之經由一可編程開關控制可編程交互連接線的線路示意圖。如第2圖所示，一交叉點開關可提供用於一可編程開關單元379(即是可配置開關單元)，其包括四個選擇線路211分別位在其頂部、底部、左側及右側，每一選擇線路211具有一多工器213、一通過/不通過開關或開關緩衝器292耦接至該多工器213及四組的記憶體單元362，其中該記憶體單元362用以儲存或保存編程碼以控制該多工器213及四個選擇線路211中其中之一個的通過/不通過開關或開關緩衝器292，對於可編程開關單元379，每一選擇線路211的該多工器213可配置依據位在第一組輸入點上的第一輸入資料組(其與儲存或保存在記憶體單元362中的其中之一編程碼相關聯)，從位在第二組輸入點上的第二輸入資料組中選擇一資料輸入作為資料輸出，每一選擇線路211中的通過/不通過開關292用以依據與儲存或保存在其記憶體單元362中另一編程碼相關聯的一第一資料輸入，耦接用於一第二資料輸入(其與每一選擇線路211的多工器213的資料輸出相關聯)的輸入點與用於資料輸出的輸出點之間，及放大該第二資料輸入作為每一選擇線路211的一資料輸出，四個選擇線路211的其中一個之多工器213的第二組三個輸入點中的每一個可耦接另二個選擇線路211之多工器213的第二組三個輸入點中的其中之一，且耦接四條可編程交互連接線361的其中之一條至其它個選擇線路211的輸出點，每一可編程交互連接線361可耦接四個選擇線路211的其中一個之輸出點及耦接其它三個選擇線路211的多工器213之第二組三輸入點中的其中之一。因此，對於可編程開關單元379的每一選擇線路211，其多工器213可依據位在第一組輸點處的第一輸入資料組從位在第二組三個輸入點處的第二輸入資料組中選擇一資料輸入，耦接至所對應的四個節點N23-N26中的三個，對應之節點耦接對應四個可編程交互連接線361中的三條(其分別延伸在四個不同方向)，且其第二型通過/不通過開關292用以使位在其它節點N23-N26處產生的每一選擇線路211的資料輸入耦接至其它的四個可編程交互連接線361。

例如，如第2圖所示，對於可編程開關單元379的上面的選擇線路211，其多工器213可依據位在第一組輸入點處的第一輸入資料組(其與儲存或保存在可編程開關單元379之記憶體單元362的其中之一編程碼相關聯)，從位在第二組三個輸入處的第二輸入資料組中選擇一資料輸入，耦接至對應三個節點24-N26且其節點分別耦接各別的三個可編程交互連接線361(分別向著左邊、下方及右邊延伸)，且其通過/不通過開關292用以依據與儲存或保存在其記憶體單元362中另一編程碼，使位在節點N23處之可編程開關單元379的上面的選擇線路211的資料輸出產生或不產生，該節點N23耦接至朝上方向延伸的可編程交互連接線361，因此從四個選擇線路211中的一個而來的資料可經由可編程開關單元379切換(通過或不通過)通過至另一個、二個或三個可編程交互連接線361。

如第2圖所示，對於可編程開關單元379，儲存在其中之一記憶體單元362(其可以是第一型記憶體，即是揮發性記憶體單元，例如是SRAM單元)中的每一編程碼可與儲存在非揮發性記憶體單元中資料相關聯，該非揮發性記憶體單元例如是FRAM單元、MRAM單元、RRAM單元件、電子保險絲(e-fuses)或反保險絲(anti-fuses)，或者，對於可編程開關單元379，每一記憶體單元362可以是第二型記憶體單元，例如是非揮發性記憶體單元，該非揮發性記憶體單元可以由一個或多個MRAM單元、一個或多個RRAM單元、一個或多個電子保險絲(e-fuses)、一個或多個反保險絲或MOS電晶體的浮動閘極所構成。

半導體積體電路(Integrated-circuit, IC)晶片的揭露內容

1. 第一型半導體IC晶片

第3A圖為本發明實施例第一型半導體IC晶片的剖面示意圖。如第3A圖所示，第一型半導體IC晶片100可包括：(1)一半導體基板2，例如是矽基板，(2)多個半導體元件4(例如是電晶體或被動元件)位在半導體基板2的主動表面上，(3)多個矽穿孔(TSVs) 157，其每一個分別垂直地穿過在半導體基板2中的盲孔(blind hole)，(3)一第一交互連接線結構560位在半導體基板2上，其中第一交互連接線結構560可包括多個絕緣介電層12及多個交互連接線金屬層6，其中每一交互連接線金屬層6位在每二相鄰絕緣介電層12之間，其中每一交互連接線金屬層6可耦接一個(或多個)半導體元件4及耦接一個(或多個)TSVs 157，其中第一交互連接線結構560的每一交互連接線金屬層6圖案化具有多個金屬接墊、線或連接線在二相鄰絕緣介電層12中上面那層絕緣介電層12中，以及圖案化具有多個金屬穿孔/栓塞 10(metal vias)在二相鄰絕緣介電層12中下面那層絕緣介電層12中，其中第一交互連接線結構560的每二相鄰交互連接線金屬層6提供第一交互連接線結構560的其中之一絕緣介電層12設置，其中第一交互連接線結構560的上面那層交互連接線金屬層6可經由在第一交互連接線結構560的上面那層交互連接線金屬層6與第一交互連接線結構560的下面那層交互連接線金屬層6之間的其中之一絕緣介電層12中的一開口，耦接至第一交互連接線結構560的下面那層交互連接線金屬層6，(4)一保護層14位在第一交互連接線結構560上，其中第一交互連接線結構560的最上面那層交互連接線金屬層6可具有多個金屬連接墊8位在保護層14的多個開口14a的底部上，其中保護層14可包括一移動離子捕捉(mobile ion-catching)層(多層)，例如一氮化矽、氮氧化矽及/或氮化矽碳(silicon carbon nitride)層的組合層經由CVD製程沉積形成在絕緣介電層12上，其中保護層14可包括厚度大於0.3µm的一氮化矽層，或者，該保護層14可包括厚度介於1至5µm的一聚合物層(例如是聚酰亞胺(polyimide))，包括一第二交互連接線結構588可選擇性地設置在該保護層14上，其中第二交互連接線結構588具有一個(或多個)交互連接線金屬層27經由在其保護層14中開口14a耦接至第一交互連接線結構560的最上層交互連接線金屬層6的金屬連接墊8，以及第二交互連接線結構588之每二相鄰交互連接線金屬層27的一或多層聚合物層42(即，絕緣介電層)，其位在第二交互連接線結構588之最底層交互連接線金屬層27的下方或位在最上層交互連接線金屬層27的上方，其中第二交互連接線結構588之較上層的交互連接線金屬層27可經由二相鄰交互連接線金屬層27之間的第二交互連接線結構588之其中之一聚合物層42中的一開口耦接至第二交互連接線結構588之較下層交互連接線金屬層27，其中第二交互連接線結構588之最頂層的交互連接線金屬層27具有複數金屬連接墊位在第二交互連接線結構588之最頂層聚合物層42中的複數開口42a的底部，及(6)多個微型金屬凸塊或金屬連接墊34可形成在第二交互連接線結構588之最頂層的交互連接線金屬層27的金屬連接墊上，該金屬連接墊位在第二交互連接線結構588之最頂層聚合物層42中的複數開口42a的底部。或是在沒有提供第二交互連接線結構588情況時，該微型金屬凸塊或金屬連接墊34可形成在第一交互連接線結構560的最上層交互連接線金屬層6之金屬連接墊8上且位在保護層14之開口14a的底部上。

如第3A圖所示，第一型半導體IC晶片100中，每一TSVs 157可經由第一交互連接線結構560的一個(或多個)交互連接線金屬層6耦接至一個(或多個)半導體元件4，每一TSVs 157可包括：(1)一絕緣襯裡層153(其材質例如是熱生成氧化矽(SiO ₂)層及/或一CVD氮化矽(Si ₃N ₄)層，或是由此二種材質構成)形成在其半導體基板2中的每一盲孔中，(2)一銅層156，以電鍍方式形成在半導體基板2中的每一盲孔中，(3)厚度介於1nm至50nm之間的一黏著層154(例如是鈦層或氮化鈦層)位在絕緣襯裡層153上且介於絕緣襯裡層153與銅層156之間，並位在銅層156的側壁及底部上，及(4)厚度介於3nm至200nm之間的一種子層155(例如是銅層)，且介於黏著層154及銅層156之間並位在銅層156的側壁及底部上。

如第3A圖所示，第一型半導體IC晶片100的第一交互連接線結構560中，每一交互連接線金屬層6的其中之一金屬接墊、線或連接線8的厚度介於3nm至500nm之間，且其寬度介於3nm至500nm之間，介於二相鄰交互連接線金屬層6的其中之一金屬連接墊、連接線8的間隔或間距可介於3nm至500nm之間，每一絕緣介電層12可包括厚度介於3nm至500nm之間的一氧化矽層、氮氧化矽層或碳氧化矽層，每一交互連接線金屬層6可包括：(1)一銅層24，其具有一底部位在一低的絕緣介電層12(例如是碳氧化矽層SiOC)中的開口中，其中絕緣介電層12的厚度介於3nm至500nm之間，且該銅層24另具有厚度介於3nm至500nm之間的一頂部位在低的絕緣介電層12上方及在上面那一絕緣介電層12的開口中；(2)厚度介於1nm至50nm之間的一黏著層18(例如是鈦或氮化鈦)位在每一底部銅層24的底部及側壁上，及位在銅層24的每一頂部的底部及側壁上，及(3)一種子層22(例如銅層)位在該銅層24及黏著層18之間，其中該銅層24的上表面大致上與上面一個絕緣介電層12的上表面共平面。例如，第一交互連接線結構560可形成具有一(或多個)被動元件，例如是電阻、電容或電感元件。

如第3A圖所示，第一型半導體晶片100的第二交互連接線結構588中，每一個交互連接線金屬層27可以包含(1)一個銅層40在聚合物層42的開口，聚合物層其下面部分具有介於0.3和20µm之間的厚度和上面部分具有介於0.3和20µm之間的厚度。(2)一個黏著層28a，例如鈦或氮化鈦具有一個介於1nm和50nm之間的厚度，於每一個銅層40下面部分的一個底部或側壁和每一個銅層40上面部分的一個底部，及(3)一個種子層28b，例如銅，介於銅層40和黏著層28a，且每一個銅層40上面部分可以有一個側壁沒有被黏著層28a覆蓋。每一個交互連接線金屬層27可以有一個金屬線或為量其厚度介於，例如0.3µm和40µm之間、0.5µm和30µm之間、1µm和20µm之間、1µm和15µm之間、1µm和10µm之間或0.5µm和5µm之間或大於等於0.3µm之間、0.7µm之間、1µm、2µm、3µm、5µm、7µm或10µm和一個寬度介於，例如，0.3µm和40µm之間、0.5µm和 30µm之間、1µm和20µm之間、1µm和15µm之間、1µm和10µm之間或0.5µm和5µm之間或大於等於0.3µm之間、0.7µm之間、1µm、2µm、3µm、5µm、7µm或10µm。每一個聚合物層42可以是一層聚酰亞胺、苯並環丁烯(BCB)、聚對二甲苯、聚苯並噁唑(PBO)、環氧基材料或化合物、光環氧樹脂SU-8、彈性體或矽膠，其厚度介於，例如0.3µm和50µm之間、0.3µm和30µm之間、0.5µm和20µm之間、1µm和10µm之間或0.5µm和5µm、或厚於等於0.3µm、0.5µm、0.7µm、1µm、1.5µm、2µm、3µm或5µm。其中一個交互連接線金屬層可以有兩個平面用於電源的電力和地面和/或用於熱消散或分散，每一個兩個平面可以有厚度，例如，介於5µm和50µm之間、5µm和30µm之間、5µm和20µm之間或5µm和15µm之間或大於等於5µm、10µm、20µm或30µm。兩個平面的配置可以是交錯的(interlacced或interleaved)形狀結構於一個平面或配置成一個叉狀。

或者，如第3A圖所示，每一第一交互連接線結構560及第二交互連接線結構588可形成具有一個(或多個)被動元件，例如是電阻、電容或電感。

如第3A圖所示，第一型半導體晶片100的微型金屬凸塊或金屬連接墊34可具有數種型式，如下所示，一第一型微型金屬凸塊或金屬連接墊34可包括(1)有厚度介於1nm至50nm之間的一黏著層26a(例如是鈦或氮化鈦層)形成在第二交互連接線結構588之最頂層的交互連接線金屬層27的金屬連接墊上，或是在沒有提供第二交互連接線結構588情況時，該微型金屬凸塊或金屬連接墊34可形成在第一交互連接線結構560的最上層交互連接線金屬層6之金屬連接墊8上，(2)一種子層26b(例如銅)形成在黏著層26a上，及(3)厚度介於1µm至60µm之間的一銅層32形成在種子層26b上。

或者，一第二型微型凸塊或金屬連接墊34可包括上述第一型微型金屬凸塊或連接墊34中的該黏著層26a、種子層26b及銅層32，且更可包括厚度介於1µm至50µm的一含錫銲料層33或錫銀合金層位在其銅層32上。

或者，一第三型微型凸塊或金屬連接墊34可以是一熱壓型凸塊，其包括上述之第一型微型金屬凸塊或連接墊34中的該黏著層26a、種子層26b及銅層32，且更包括第6A圖及第6B圖中之厚度t3介於2µm至20µm之間的銅層37，例如是3µm，且最大橫向尺寸w3(例如是直徑)介於1µm至25µm之間，位在其種子層26b上且由錫銀合金、錫金合金、錫銅合金、錫銦合金、銦或錫所製成的一銲料層38(其厚度介於1µm至15µm之間，且最大橫向尺寸(例如是直徑，介於1µm至15µm之間)位在其銅層37上，二相鄰第三微型凸塊或金屬連接墊34之間的間距可介於5µm至30µm之間或介於10µm至25µm。

或者，一第四型微型凸塊或金屬連接墊34可以是熱壓型連接墊，包括第一型微型金屬凸塊或連接墊34中的黏著層26a及種子層26b(位在黏著層26a上)，更可包括如第6A圖及第6B圖中厚度t2介於1µm至20µm之間或介於2µm至10µm之間一銅層48位在種子層26b上，該銅層48的最大橫向尺寸w2(例如是圓形的直徑)介於5µm至50µm之間，及由錫銀合金、錫金合金、錫銅合金、錫銦合金、銦、錫或金所製成的一銲料層49位在銅層48上，該銲料層49的厚度介於0.1µm至5µm之間，二相鄰第四微型凸塊或金屬連接墊34之間的間距可介於5µm至30µm之間或介於10µm至25µm。

2. 第二型半導體IC晶片

第3B圖為本發明實施例中第二型半導體IC晶片的剖面示意圖，如第3B圖所示，第二型半導體IC晶片100具有與第3A圖中第一型半導體IC晶片相似的結構，在第3B圖中與第3A圖中相同的元件符號，其揭露內容可參考第3A圖中的揭露說明，第二型半導體IC晶片100與第一型半導體IC晶片100二者之間的差異在於第二型半導體IC晶片100更包括一絕緣介電層257(例如是聚合物層)在第二交互連接線結構588最頂層聚合物層42上，或是在沒有形成第二交互連接線結構588情況下，絕緣介電層257則是形成在保護層14上，在第二型半導體IC晶片100中，其微型金屬凸塊或接墊34可以是第1E圖中第一型微型金屬凸塊或接墊34，且絕緣介電層257可覆蓋每一微型金屬凸塊或接墊34的銅層32的側壁上，其中絕緣介電層257可以是例如包括聚醯亞胺、苯基環丁烯(BenzoCycloButene (BCB))、聚對二甲苯、以環氧樹脂為基底之材質或化合物、光感性環氧樹脂SU-8、彈性體或矽膠(silicone)，該聚合物層例如可以是光阻型聚醯亞胺/PBO PIMEL™由日本Asahi Kasei公司提供，或是由日本Nagase ChemteX所提供之環氧樹脂基底的灌模材料或樹脂。

3. 第三型半導體IC晶片

第3C圖為本發明實施例中第三型半導體IC晶片的剖面示意圖，如第3C圖所示，第三型半導體IC晶片100具有與第3A圖中第一型半導體IC晶片相似的結構，在第3C圖中與第3A圖中相同的元件符號，其揭露內容可參考第3A圖中的揭露說明，第三型半導體IC晶片100與第一型半導體IC晶片100二者之間的差異在於第三型半導體IC晶片100可具有(1)一絕緣接合層52位在主動側上且位在第一交互連接線結構560之最頂層絕緣介電層12上，及(2)複數金屬接墊6a位在主動側上且在絕緣接合層52之複數開口52a中，且在第一交互連接線結構560之最頂層交連接線金屬層6中，取代在第3A圖中保護層14、第二交互連接線結構588及微型金屬凸塊或接墊34。在第三型半導體IC晶片100中，絕緣接合層52可包括厚度介於0.1至2µm的一氧化矽層，每一金屬接墊6a可包括(1)厚度介於3nm至500nm之間的一銅層24在絕緣接合層52的開口52a中，(2)厚度介於1nm至50nm之間的一黏著層18(例如是鈦或氮化鈦層)位在每一金屬接墊6a的銅層24的底部及側壁上，及(3)一種子層22(例如是銅)位在每一金屬接墊6a的銅層24與黏著層18之間，其中每一金屬接墊6a的銅層24的上表面與絕緣接合層52之氧化矽層的上表面共平面。

垂直穿孔(vertical-through-via (VTV))連接器(垂直交互連接線晶片或元件)的揭露內容

垂直穿孔(vertical-through-via (VTV))連接器具有多個VTVs用於垂直連接，以垂直方向傳輸訊號、時脈或傳輸電源電壓或接地電壓，此VTV連接器可以有以下數種型式：

1. 第一型VTV連接器

第4A圖為本發明實施例第一型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。如第4A圖示，第一型VTV連接器467可包括：(1)一半導體基板2(例如是矽基板)，其中該半導體基板2可替換為一玻璃基板，(2)一絕緣介電層12位在半導體基板2上，其中絕緣介電層12可包括厚度介於0.1微米(µm)至2µm之間的一氧化矽層，(3)多個VTVs 358在其半導體基板2中，其中每一VTVs 358垂直地延伸穿過位在半導體基板2及絕緣介電層12中的一穿孔，且VTVs 358的上表面與絕緣介電層12的上表面幾乎共平面，而VTVs 358的下表面與半導體基板2的底部表面幾乎共平面，其中每一VTVs 358具有的深度介於30 µm至200 µm之間或介於30 µm至800µm之間，且具有一最大橫向尺寸(例如是直徑或寬度)介於2µm至20µm之間或介於4µm至10µm之間，(4)一保護層14(例如是絕緣介電層)位在其絕緣介電層12的上表面上，其中保護層14可包括厚度大於0.3µm的一氮氧化層，及可選擇性地包括厚度介於1至5µm的一聚合物層(例如是聚酰亞胺(polyimide))位在保護層14的氮氧化層的上面，其中每一VTVs 358可具有一頂部接點位在其保護層14中的多個開口14a中的其中一個的底部上，其中在保護層14中的每個開口14a可具有一最大橫向尺寸(從上視圖觀之)介於0.5µm至20µm之間或介於20µm至200µm之間，(5)多個微型金屬凸塊或金屬連接墊34，每一個微型金屬凸塊或金屬連接墊34位在VTVs 358的每一頂部接點的頂部上，(6)一保護層15(例如是絕緣介電層)位在半導體基板2的底部表面上，其中保護層15可包括厚度大於0.3µm的一氮氧化層，及可選擇性地包括厚度介於1µm至5µm的一聚合物層(例如是聚酰亞胺(polyimide))位在保護層15的氮氧化層的底部上，其中每一VTVs 358可具有一底部接點位在其保護層15中的多個開口15a中的其中一個的頂部上，其中在保護層15中的每個開口15a可具有一最大橫向尺寸(從上視圖觀之)介於0.5µm至20µm之間或介於20µm至200µm之間，及(7)多個微型金屬凸塊或金屬連接墊35，每一個微型金屬凸塊或金屬連接墊35位在VTVs 358的底部接點的底部上，其中每一微型金屬凸塊或金屬連接墊35可與每一微型金屬凸塊或金屬連接墊34對齊或對準。

如第4A圖示，在第一型VTV連接器467中，每一VTVs 358可具有：(1)絕緣襯裡層153，例如是熱生成的二氧化矽(SiO2)、CVD形成的氮化矽(Si3N4)或二者的組合物，其位在半導體基板2中之盲孔的側壁及底部上，(2)一銅層156電鍍在半導體基板2中的盲孔中，(3)一黏著層154，例如是厚度介於1nm至50nm之間的鈦或氮化鈦層位在絕緣襯裡層153上，該黏著層154介於絕緣襯裡層153與銅層156之間且位在銅層156的側壁上，及(4)一種子層155，例如是厚度介於2nm至200nm之間的銅層，介於黏著層154與銅層156之間且位在銅層156的側壁上。每一微型金屬凸塊或金屬連接墊34可具有複數型式(例如是第一型、第二型、第三型及第四型)，其分別具有與第3A圖中第一型、第二型、第三型及第四型微型金屬凸塊或金屬連接墊34相同的揭露內容，該微型金屬凸塊或金屬連接墊34具有黏著層26a形成在VTVs 358的頂部接點上，每一微型金屬凸塊或金屬連接墊35具有與第3A圖中第一型微型金屬凸塊或金屬連接墊34相同的揭露內容，微型金屬凸塊或金屬連接墊35具有黏著層26a形成在VTVs 358的底部接點上，第一型VTV連接器467更可包括一絕緣介電層357(例如是聚合物層)位在保護層15上，其中絕緣介電層357可覆蓋每一微型金屬凸塊或金屬連接墊35的銅層32的側壁上且其底部表面與每一微型金屬凸塊或金屬連接墊35的銅層32表面共平面，其中絕緣介電層357可以是例如包括聚醯亞胺、苯基環丁烯(BenzoCycloButene (BCB))、聚對二甲苯、以環氧樹脂為基底之材質或化合物、光感性環氧樹脂SU-8、彈性體或矽膠(silicone)，該聚合物層例如可以是光阻型聚醯亞胺/PBO PIMEL™由日本Asahi Kasei公司提供，或是由日本Nagase ChemteX所提供之環氧樹脂基底的灌模材料或樹脂。

如第4A圖示，在第一型VTV連接器467中，介於二相鄰微型金屬凸塊或金屬連接墊34或35之間的間距WB _p可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於二相鄰之間的微型金屬凸塊或金屬連接墊34或35的空間WB _sptsv可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於其中之一微型金屬凸塊或金屬連接墊34與第一型VTV連接器467邊界之間的距離WB _sbt可小於介於二相鄰微型金屬凸塊或金屬連接墊34之間的空間WB _sptsv，而第一型VTV連接器467的邊界可選擇性地與其中之一微型金屬凸塊或金屬連接墊34的邊界對齊。或者，介於其中之一微型金屬凸塊或金屬連接墊34與第一型VTV連接器467邊界之間的距離WB _sbt可小於50, 40或30µm，第一型VTV連接器467的邊界可選擇性地與其中之一微型金屬凸塊或金屬連接墊35的邊界對齊，介於其中之一微型金屬凸塊或金屬連接墊35與第一型VTV連接器467邊界之間的距離WB _sbt小於50, 40或30µm，每二相鄰VTVs 358之間的間距W _p可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於二相鄰之間的VTVs 358的空間W _sptsv可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於其中之一VTVs 358與第一型VTV連接器467邊界之間的距離W _sbt可小於介於二相鄰VTVs 358之間的空間W _sptsv，而第一型VTV連接器467的邊界可選擇性地與其中之一VTVs 358的邊界對齊。或者，介於其中之一VTVs 358與第一型VTV連接器467邊界之間的距離W _sbt可小於50, 40或30µm。

2. 第二型VTV連接器

第4B圖為本發明實施例第二型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。如第4B圖所示，第二型VTV連接器467與第4A圖中的第一型VTV連接器467具有相似的結構，在第4B圖中與第4A圖中相同的元件符號，其揭露內容可參考第4A圖中的揭露說明，第二型VTV連接器467與第一型VTV連接器467二者之間的差異在於第二型VTV連接器467更包括一絕緣介電層257(例如是聚合物層)位在保護層14上，其中絕緣介電層257與第3B圖中第二型半導體IC晶片100中的絕緣介電層257具有相同的揭露內容，在第二型VTV連接器467中，每一微型金屬凸塊或金屬連接墊34與第3A圖中第一型微型金屬凸塊或金屬連接墊34具有相同的揭露內容，且其絕緣介電層257可覆蓋每一微型金屬凸塊或金屬連接墊34之銅層32的側壁且其上表面與每一微型金屬凸塊或金屬連接墊34之銅層32的上表面共平面。

3. 第三型VTV連接器

第4C圖為本發明實施例第三型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。如第4C圖所示，第三型VTV連接器467與第4A圖中的第一型VTV連接器467具有相似的結構，在第4C圖中與第4A圖中相同的元件符號，其揭露內容可參考第4A圖中的揭露說明，第三型VTV連接器467與第一型VTV連接器467二者之間的差異在於第三型VTV連接器467沒有第4A圖中第一型VTV連接器467的保護層14及微型金屬凸塊或金屬連接墊34，第三型VTV連接器467可包括一絕緣接合層52，此絕緣接合層52與第4A圖中第一型VTV連接器467的絕緣介電層12具有相同的揭露內容。

如第4C圖所示，在第三型VTV連接器467中，介於二相鄰微型金屬凸塊或金屬連接墊35之間的間距WB _p可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於二相鄰之間的微型金屬凸塊或金屬連接墊35的空間WB _sptsv可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，第一型VTV連接器467的邊界可選擇性地與其中之一微型金屬凸塊或金屬連接墊35的邊界對齊，介於其中之一微型金屬凸塊或金屬連接墊35與第一型VTV連接器467邊界之間的距離WB _sbt小於50, 40或30µm，每二相鄰VTVs 358之間的間距W _p可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於二相鄰之間的VTVs 358的空間W _sptsv可介於5µm至50µm之間或介於5µm至20µm之間，或小於50, 40或30µm，介於其中之一VTVs 358與第一型VTV連接器467邊界之間的距離W _sbt可小於介於二相鄰VTVs 358之間的空間W _sptsv，而第一型VTV連接器467的邊界可選擇性地與其中之一VTVs 358的邊界對齊。或者，介於其中之一VTVs 358與第一型VTV連接器467邊界之間的距離W _sbt可小於50, 40或30µm。

記憶體模組或單元的揭露說明

1. 第一型記憶體模組或單元

第5A圖為本發明實施例之第一型記憶體模組的剖面示意圖，如第5A圖所示，記憶體模組159可包括(1)複數堆疊在一起的第三HBM IC晶片(記憶體晶片)251-3，此第三HBM IC晶片251-3例如是用於VM模組之揮發性(volatile-memory (VM))IC 晶片、用於高頻寬記憶體(high-bitwidth memory, HBM)模組的DRAM IC模組、用於SRAM模組的SRAM IC晶片、用於MRAM模組的MRAM IC晶片、用於RRAM模組的RRAM IC晶片、用於FRAM模組的FRAM IC晶片或用於PCM模組的PCM IC晶片，其中在記憶體晶片251的數量可大於或等於2, 4, 8, 16, 32；(2)一控制晶片688(亦即是ASIC或邏輯晶片)位在記憶體晶片251的下方，記憶體晶片251堆疊在其上方，(3)位在二相鄰第三記憶體晶片251及位在最底部第三記憶體晶片251與控制晶片688之間的複數接合金屬凸塊或接點168。

如第5A圖所示，每一記憶體晶片251及控制晶片688可具有與第3A圖中第一型半導體晶片100相同的揭露說明，並將記憶體晶片251及控制晶片688翻轉朝下，第5A圖中與第3B圖中相同元件符號的揭露說明可參考第3B圖中的揭露說明，如第3B圖及第5A圖所示，在第一型記憶體模組159之每一記憶體晶片251及控制晶片688中，半導體基板2可被從上表面(位在其背面，除了最上面一個記憶體晶片251之外)研磨至每一TSVs 157的銅層156的上表面曝露出在其背面上，其中每一TSVs 157的銅層156的上表面可與半導體基板2的上表面共平面，且每一TSVs 157可對齊微型金屬凸塊或接墊34。

第6A圖及第6B圖為本發明實施例接合一熱壓式凸塊至一熱壓式接墊的製程剖面示意圖，如第3B圖、第5A圖、第6A圖及第6B圖所示，每一上面的記憶體晶片251可接合至下面的記憶體晶片251或控制晶片688，每一下面的記憶體晶片251及控制晶片688可形成具有：(1)一保護層15位在如第6A圖及第6B圖中半導體基板2背面的上表面上，其中在其保護層15中的每一開口15a可對齊TSVs 157的銅層156之上表面且其保護層15具有與第3A圖中保護層14相同的揭露說明，及(2)多個微型金屬凸塊或接墊570位在TSVs 157的銅層156之上表面上，其中每一金屬凸塊或接墊570可分別是第3A圖中第一型至第四型金屬凸塊或接墊中的任一種型式，其具有黏著層26a形成在TSVs 157的銅層156之上表面上。

在第一案例中，如第5A圖、第6A圖及第6B圖所示，一高的記憶體晶片251具有第三型微型金屬凸塊或接墊34接合至低的那個第四型微型金屬凸塊或接墊570，例如，高的記憶體晶片251之第三型微型金屬凸塊或接墊34的銲料錫層38可以熱壓方式(其溫度介於240至300°C之間且壓力介於0.3至3MPa之間，其壓合時間約3至15秒之間)接合至下面的記憶體晶片251或控制晶片688的第四型微型金屬凸塊或接墊570的金屬層(蓋)570上，形成複數接合金屬凸塊或接點168位在上面的記憶體晶片251與下面的記憶體晶片251之間或是位在上面的記憶體晶片251與控制晶片688之間，在一熱壓製程中施加一力量於上面的記憶體晶片251上，其壓力大致上為第三型微型金屬凸塊或接墊570與第四型微型金屬凸塊或接墊570之間接觸面積等於上面的記憶體晶片251的第三型微型金屬凸塊或接墊34的總數，上面的記憶體晶片251之每一第三型微型金屬凸塊或接墊570的銅層37之厚度t3大於下面的記憶體晶片251的第四型微型金屬凸塊或接墊570的銅層48之厚度t2，且上面的記憶體晶片251之每一第三型微型金屬凸塊或接墊570的銅層37最大橫向尺寸w3等於下面的記憶體晶片251或控制晶片688的第四型微型金屬凸塊或接墊570之銅層48的最大橫向尺寸w2的0.7至0.1倍，或者是，每一第三型微型金屬凸塊或接墊570的銅層37的剖面之面積等於下面的記憶體晶片251或控制晶片688的每一第四型微型金屬凸塊或接墊570之銅層48的剖面之面積的0.5至0.01倍。例如，對於的上面之記憶體晶片251，其第三型微型金屬凸塊或接墊34可分別形成在金屬接墊6b之正面上，其中金屬接墊6b係經由第二交互連接線結構 588的最高的交互連接線金屬層27所提供，或在沒有第二交互連接線結構 588的情況下，可經由第一交互連接線結構 560的最高的交互連接線金屬層6所提供，其中每一金屬接墊6b的厚度t1介於1µm至10µm之間或介於2µm至10µm之間，且其最大橫向尺寸w1(例如是圓形的直徑)介於1µm至25µm之間，例如是5µm，每一第三型微型金屬凸塊或接墊34之銅層37的厚度t3大於金屬接墊6b的厚度t1，且其最大橫向尺寸w3等於金屬接墊6b的最大橫向尺寸w1的0.7至0.1倍，或者，每一第三型微型金屬凸塊或接墊34的銅層37的剖面之面積等於金屬接墊6b的剖面之面積的0.5至0.01倍。位在其接合金屬凸塊或接點168的銅層37與銅層48之間的接合銲料可大部分的被保留在下面的記憶體晶片251或控制晶片688的其中之一第四型微型金屬凸塊或接墊570的銅層48的上表面且延伸超過下面的記憶體晶片251或控制晶片688的其中之一第四型微型金屬凸塊或接墊570的銅層48之邊界小於0.5µm，因此，二相鄰的接合金屬凸塊或接點168即使是細間距的方式，也可以避免二相鄰的接合金屬凸塊或接點168之間的短路。

或者，在第二案例中，如第5A圖所示，在第二案例中，上面的記憶體晶片251具有第二型微型金屬凸塊或接墊34接合至下面的記憶體晶片251或控制晶片688的第一型微型金屬凸塊或接墊570，例如上面的記憶體晶片251之第二型微型金屬凸塊或接墊34的銲料層33接合至下面的記憶體晶片251或控制晶片688的第一型微型金屬凸塊或接墊570之銅層32上，以形成複數接合金屬凸塊或接點168位在上面的及下面的二個記憶體晶片251之間或是位在上面的記憶體晶片251與控制晶片688之間，上面的記憶體晶片251或控制晶片688之每一第二型微型金屬凸塊或接墊34的銅層32之厚度大於下面的記憶體晶片251或控制晶片688的第一型微型金屬凸塊或接墊570之電鍍銅層32的厚度。

或者，在第三案例中，如第5A圖所示，在第三案例中，上面的記憶體晶片251可具有第一型微型金屬凸塊或接墊34接合至下面的記憶體晶片251或控制晶片688的第二型微型金屬凸塊或接墊570，例如，上面的記憶體晶片251可具有第一型微型金屬凸塊或接墊34之電鍍金屬層(例如是銅層)接合至下面的記憶體晶片251或控制晶片688的第二型微型金屬凸塊或接墊570之銲料層33上，以形成複數接合金屬凸塊或接點168位在上面的及下面的二個記憶體晶片251之間或是位在上面的記憶體晶片251與控制晶片688之間，上面的記憶體晶片251的每一第一型微型金屬凸塊或接墊34的電鍍銅層32之厚度大於下面的記憶體晶片251或控制晶片688的每一第二型微型金屬凸塊或接墊570之電鍍銅層32的厚度。

或者，在第四案例中，如第5A圖所示，在第四案例中，上面的記憶體晶片251可具有第二型微型金屬凸塊或接墊34接合至下面的記憶體晶片251或控制晶片688的第二型微型金屬凸塊或接墊570，例如，上面的記憶體晶片251可具有第二型微型金屬凸塊或接墊34之銲料層33接合至下面的記憶體晶片251或控制晶片688的第二型微型金屬凸塊或接墊570之銲料層33，以形成複數接合金屬凸塊或接點168位在上面的及下面的二個記憶體晶片251之間或是位在上面的記憶體晶片251與控制晶片688之間，上面的記憶體晶片251之第二型微型金屬凸塊或接墊34的電鍍銅層32的厚度大於下面的記憶體晶片251或控制晶片688的第二型微型金屬凸塊或接墊570之電鍍銅層32的厚度。

如第5A圖所示，每一記憶體晶片251及控制晶片688(除了最頂部記憶體晶片251)的TSVs 157可對齊且連接至位在其背面的接合金屬凸塊或接點168，在記憶體晶片251中的TSV 157，其排列成一垂直方向，該些TSV 157可經由相互對齊的接合金屬凸塊或接點168相互耦接，每一記憶體晶片251及控制晶片688可包括由第一交互連接線結構 560的交互連接線金屬層6及/或第二交互連接線結構 588的交互連接線金屬層27所提供的複數交互連接線696，其交互連接線696連接一個(或多個)TSV 157至位在每一記憶體晶片251及控制晶片688的底部表面的一個(或多個)接合金屬凸塊或接點168，底部填充材料(underfill)694(例如是聚合物)可填入每二相鄰記憶體晶片251之間以包圍位在之間的該些接合金屬凸塊或接點168，及填入最底部的記憶體晶片251與控制晶片688之間以包圍位在之間的該些接合金屬凸塊或接點168，一灌模材料695(例如是聚合物)可形成圍繞在記憶體晶片251及位在控制晶片688上方，其中最頂層的記憶體晶片251的頂部表面可與灌模材料695的上表面共平面。

如第5A圖所示，每一記憶體晶片251經由控制晶片688的微型金屬凸塊或接墊34之第一型記憶體模組159的外部電路(對外連接)，其中此外部電路的資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K。

第一型記憶體模組159可包括複數垂直交互連接線699，每一條垂直交互連接線699可由位在第一型記憶體模組159的每一記憶體晶片251及控制晶片688中的其中之一TSV 157所組成，其中在第一型記憶體模組159的每一垂直交互連接線699之TSVs 157可相互對齊，且連接至第一型記憶體模組159的每一記憶體晶片251及控制晶片688的半導體元件4的一個(或多個)電晶體，第一型記憶體模組159更可包括多個專用垂直旁路(dedicated vertical bypasses)698，每一專用垂直旁路698由，第一型記憶體模組159之每一個記憶體晶片251及控制晶片688的TSVs 157所構成，其中用於第一型記憶體模組159之每一專用垂直旁路698的TSVs 157構成，其中第一型記憶體模組159之每一專用垂直旁路698的TSVs 157可相互對齊，但不連接至第一型記憶體模組159之每一個記憶體晶片251及控制晶片688的任何電晶體，每一記憶體晶片251及控制晶片688可具有一個(或多個)小型I/O電路耦接至第一型記憶體模組159的其中之一垂直交互連接線699，每一小型I/O電路具有輸出電容或驅動能力(或負載)或輸入電容，例如，在0.05 pF與2pF之間、0.05 pF與1pF之間，或小於2 pF或1 Pf；或者，每一小型I/O電路耦接至第一型記憶體模組159的其中之一專用垂直旁路698，其中該小型I/O電路具有一個I/O能源效率小於0.5 pico-Joules/.每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅。

如第5A圖所示，其控制晶片688可用以控制其記憶體晶片251的資料存取，此控制晶片688可用在緩衝及控制該記憶體晶片251控制晶片688的每一TSV 157可對齊且連接位在底部表面上控制晶片688的微型金屬凸塊或接墊34。

2.第二型記憶體模組或單元

第5B圖為本發明實施例第二型記憶體模組的剖面示意圖，在第5B圖中第二型記憶體模組159的結構與第5A圖中第一型記憶體模組之結構相似，第5A圖與第5B圖中所示的相同圖號所表示的元件，可以使用相同的元件號碼，第5B圖中相同圖號所表示的元件的規格(及揭露說明)可以參考第5A圖中所示的元件的規格(及揭露說明)，其中第二型記憶體模組159與第一記憶體模組159的結構不同點如下列所示：第二型記憶體模組159中，其控制晶片更可包括一絕緣介電層257(例如是聚合物層)位在控制晶片688的第二交互連接線結構588之最底層的聚合物層42上，在控制晶片688上沒有形成第二交互連接線結構588情況下時，絕緣介電層257則是位在控制晶片688的保護層14上，控制晶片688的微型金屬凸塊或接墊34可以是第3A圖中的第一型微型金屬凸塊或接墊，且控制晶片688的絕緣介電層257可覆蓋控制晶片688的每一微型金屬凸塊或接墊34之銅層32的側壁，其中控制晶片688的絕緣介電層257的底部表面可與控制晶片688的每一微型金屬凸塊或接墊34之銅層32底部表面共平面，控制晶片688的絕緣介電層257具有與第3B圖中第二型半導體晶片100的絕緣介電層257相同的揭露說明。

3. 第三型記憶體模組或單元

第5C圖為本發明實施例第三型記憶體模組的剖面示意圖，在第5C圖中第三型記憶體模組159的結構與第5A圖中第一型記憶體模組之結構相似，第5A圖與第5C圖中所示的相同圖號所表示的元件，可以使用相同的元件號碼，第5C圖中相同圖號所表示的元件的規格(及揭露說明)可以參考第5A圖中所示的元件的規格(及揭露說明)，其中第三型記憶體模組159與第一記憶體模組159的結構不同點在於執行一直接接合製程(direct bonding process)用於第5C圖中的第三型記憶體模組159，第6C圖及第6D圖為本發明實施例中一直接接合製程的剖面示意圖，如第5C圖所示，每一記憶體晶片251及控制晶片688具有如第3C圖中第三型半導體IC晶片100的結構及相同的揭露說明內容且將其翻轉朝下，第3C圖與第5C圖中所示的相同圖號所表示的元件，可以使用相同的元件號碼，第5C圖中相同圖號所表示的元件的規格(及揭露說明)可以參考第3C圖中所示的元件的規格(及揭露說明)，如第3C圖及第5C圖所示，在第三型記憶體模組159的每一記憶體晶片251及控制晶片688中，其半導體基板2可被研磨，從位在其背面的上表面(除了最上層記憶體晶片251之外)研磨至每一TSVs 157的銅層156的上表面曝露在其背面上，其中每一TSVs 157的銅層156的上表面可與半導體基板2的上表面共平面，且每一TSVs 157可對齊金屬接墊6a。

如第3C圖、第5C圖、第6C圖及第6D圖所示，每一上面的記憶體晶片251可接合至下面的記憶體晶片251或控制晶片688，每一下面的記憶體晶片251及控制晶片可形成具有絕緣接合層521位在如第6C圖及第6D圖中半導體基板2背面上的上表面上，其中絕緣接合層521可包括厚度介於0.1至2µm的氧化矽層，其中絕緣接合層521的上表面可與每一TSVs 157的銅層156之上表面共平面。

如第5C圖、第6C圖及第6D圖所示，一上面的記憶體晶片251可接合至一下面的記憶體晶片251及控制晶片688上，經由(1)以氮等離子體激活位在上面的記憶體晶片251的主動側之絕緣接合層521的一接合表面(氧化矽)，及激活位在下面的記憶體晶片251及控制晶片688的背面之絕緣接合層521的一接合表面(氧化矽)以提高其親水性，(2)接著用去離子水吸收和清潔水沖洗上面的記憶體晶片251的主動側之絕緣接合層521的一接合表面及下面的記憶體晶片251及控制晶片688的背面之絕緣接合層521的一接合表面；(3)接著，將上面的記憶體晶片251放置在下面的記憶體晶片251和控制晶片688之上，其中位在上面的記憶體晶片251主動側的每一金屬接墊6a與位在下面的記憶體晶片251及控制晶片688的背面上的其中之一TSVs 157接觸，以及位在上面的記憶體晶片251主動側的絕緣接合層52的接合表面與位在下面的記憶體晶片251及控制晶片688的背面上的絕緣接合層521的接合表面接觸，及(4)接著，執行一直接接合製程，其包括：(a)溫度在100至200°C下且在5至20分鐘的條件下，執行氧化物至氧化物接合(oxide-to-oxide bonding)製程，以使上面的記憶體晶片251主動側的絕緣接合層52的接合表面接合至下面的記憶體晶片251及控制晶片688的背面上的絕緣接合層52的接合表面，及(b) 溫度在300至350°C下且在10至60分鐘的條件下，執行銅至銅接合(copper-to-copper bonding)製程，使上面的記憶體晶片251主動側的每一金屬接墊6a的銅層24接合至下面的記憶體晶片251及控制晶片688的背面上的其中之一TSVs 157，其中該氧化物至氧化物接合可能是因為上面的記憶體晶片251主動側的絕緣接合層521的接合表面與下面的記憶體晶片251及控制晶片688的背面上的絕緣接合層521的接合表面之間的脫附水反應所造成，而銅至銅接合製程係因為上面的記憶體晶片251主動側的每一金屬接墊6a的銅層24與下面的記憶體晶片251及控制晶片688的其中之一TSVs 157的銅層156之間的金屬擴散所造成。

4. 第四型記憶體模組或單元

第5D圖為本發明實施例之第四型記憶體模組的剖面示意圖。如第5D圖所示，第四型記憶體模組或單元159可包括：(1)多個記憶體IC晶片261相互堆疊在一起，且每一記憶體IC晶片261經由黏著層339(例如銀膠帶或導熱膠帶)相互接合，其中上面的記憶體IC晶片261可橫跨下面的記憶體IC晶片261的一邊界，其中每一記憶體IC晶片261可以是非揮發性(non-volatile memory (NVM))記憶體IC晶片，例如是NAND快閃晶片、NOR快閃晶片、磁阻式隨機存取(magnetoresistive random-access-memory (MRAM))記憶體IC晶片、電阻式隨機存取(resistive random access memory (RRAM))記憶體IC晶片、相變化隨機存取(phase-change random-access-memory (PCM))記憶體IC晶片或鐵電隨機存取(ferroelectric-random-access-memory (FRAM))記憶體IC晶片，或記憶體IC晶片261可以是揮發性記憶體IC晶片，例如是一高頻寬動態存取記憶體(DRAM) IC晶片、高頻寬靜態存取記憶體(DRAM) IC晶片，其中一舉例為每一記憶體IC晶片261可以都是DRAM晶片，或是另一舉例為，低的記憶體IC晶片261可以是DRAM晶片，而上面的記憶體IC晶片261可以是NAND快閃晶片或NOR快閃晶片，(2)一線路基板或球柵陣列封裝(BGA)基板335，其具有多個圖案化金屬層及多個聚合物層(即絕緣介電層(未繪示))，每一聚合物層位在線路基板或球柵陣列封裝(BGA)基板335之每二相鄰的圖案化金屬層之間，其中線路基板或球柵陣列封裝(BGA)基板335設置在該些記憶體IC晶片261下方，且下面的記憶體IC晶片261可經由一黏著層334(例如是銀膠帶或導熱膠帶)黏貼在線路基板或球柵陣列封裝(BGA)基板335的上表面，(3)複數連接導線(wirebonded wires)333，每一條連接導線333耦接其中一記憶體IC晶片261至線路基板或球柵陣列封裝(BGA)基板335的最頂層的圖案化金屬層，(4)一灌模聚合物層332位在線路基板或球柵陣列封裝(BGA)基板335的上表面上方，覆蓋著該些記憶體IC晶片261及該些連接導線333，及(5)多個銲料球337，每一個銲料球337設置在線路基板或球柵陣列封裝(BGA)基板335的最底層的圖案化金屬層上。

光學輸入/輸出(I/O)模組或單元的揭露說明

第一型光學輸入/輸出(I/O)模組

第5E圖分別為本發明實施例之第一型光學輸入/輸出(I/O)模組的剖面示意圖。如第5E圖所示，第一型光學輸入/輸出(I/O)模組801可包括一光學I/O晶片802具有與第3A圖中的第一型光學半導體IC晶片100相同的揭露內容且將翻轉朝下，其中光學I/O晶片802更可包括(1)一絕緣層803(例如二氧化矽)位在半導體基板2(例如是矽基板)的底部表面上，(2)一元件/裝置層(804)位在絕緣層803的底部表面上，其中元件層804可包括一半導體層805(例如矽層)位在絕緣層803的底部表面上，且光學I/O晶片802的半導體元件4可包括多個電晶體401、光波導(Optical waveguide)402、光柵耦合器(Grating coupler)403、光發射體或調製器(optical transmitters or modulators)404及光檢測器(photodetectors)405，每一半導體元件4具有一部分成在元件層804的半導體層805中，其中元件層804可具有一絕緣隔離器(insulating isolator)在半導體層805中且位在二相鄰的電晶體401、光波導402、光柵耦合器403、光發射體或調製器404及光檢測器405之間，(4)一絕緣層806(例如是二氧化矽)位在半導體層805的底部表面上。在第一型光學輸入/輸出(I/O)模組801中，光學I/O晶片802的第一交互連接線結構560可形成在光學I/O晶片802的絕緣層806之底部表面上，光學I/O晶片802的保護層14可形成在光學I/O晶片802的第一交互連接線結構560底部表面上，且可選擇性地光學I/O晶片802的第二交互連接線結構588可形成在光學I/O晶片802的保護層14底部表面上，如第3A圖所示。另外，第一型光學輸入/輸出(I/O)模組801中，光學I/O晶片802的每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34可形成在光學I/O晶片802的第二交互連接線結構588之最底部的交互連接線金屬層27上，或在其它案例中，若光學I/O晶片802的第二交互連接線結構588沒有形成時，每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34可形成在光學I/O晶片802的第一交互連接線結構560之金屬連接墊8的底部表面上，如第3A圖所示。另外，第一型光學輸入/輸出(I/O)模組801中，多個穿孔807更可垂直地延伸形成穿過光學I/O晶片802的半導體基板2，以曝露出光學I/O晶片802的氧化層(絕緣層)803，其中在光學I/O晶片802的半導體基板2中的每一穿孔807可垂直地對齊上方的光學I/O晶片802的其中之一(或多個)光波導402、光學I/O晶片802的其中之一(或多個)光柵耦合器403、光學I/O晶片802的其中之一(或多個)光發射體或調製器404及光學I/O晶片802的其中之一(或多個)光檢測器405。

如第5E圖所示，第一型光學輸入/輸出(I/O)模組801更可包括：(1)一線路板或BGA基板335，其具有多個圖案化金屬層及多個聚合物層(即絕緣介電層(未繪示))，每一聚合物層位在線路基板或球柵陣列封裝(BGA)基板335之每二相鄰的圖案化金屬層之間，其中線路基板或球柵陣列封裝(BGA)基板335設置在光學I/O晶片802下方，且光學I/O晶片802的每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34可接合至線路基板或球柵陣列封裝(BGA)基板335的最頂層圖案化金屬層的上表面上，(2)一底部填充材料694(例如是聚合物層)介於光學I/O晶片802與線路基板或球柵陣列封裝(BGA)基板335之間，以覆蓋包圍光學I/O晶片802的每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34，(3)多個銲料球337，每一個銲料球337設置在線路基板或球柵陣列封裝(BGA)基板335的最底層的圖案化金屬層上，(4)一光纖809在半導體基板2之每一穿孔807中，由此可從光纖809輸入光學訊號傳輸送或接收，以光學耦接至光學I/O晶片802的光波導402、光柵耦合器403及光檢測器405，其中光纖809可對齊及垂直地位在光學I/O晶片802的半導體基板2中的每一穿孔807下方，且對齊及垂直地位在光學I/O晶片802的半導體基板2中的每一穿孔807下方的光發射體或調製器404可產生輸出光學訊號光耦接至光纖809，及(5)一蓋子808，覆蓋光學I/O晶片802的半導體基板2中的每一穿孔807之頂部且固定光學I/O晶片802的每一光纖809。

第二型光學輸入/輸出(I/O)模組

第5F圖分別為本發明實施例之第二型光學輸入/輸出(I/O)模組的剖面示意圖。第5G圖分別為本發明實施例之第5F圖中第二型光學輸入/輸出(I/O)模組沿著A-A線的剖面示意圖。如第5F圖及第5G圖所示，第二型光學輸入/輸出(I/O)模組801可包括：(1)一線路板或BGA基板335，其具有多個圖案化金屬層及多個聚合物層(即絕緣介電層(未繪示))，每一聚合物層位在線路基板或球柵陣列封裝(BGA)基板335之每二相鄰的圖案化金屬層之間，(2)三個半導體IC晶片811, 821及831，每一半導體IC晶片811, 821及831的底部表面經由一黏著層334(例如是銀膠帶或導熱膠帶)黏貼在線路基板或球柵陣列封裝(BGA)基板335的上表面上，(3) 複數連接導線(wirebonded wires)333，每一條連接導線333耦接半導體IC晶片821及831至線路基板或球柵陣列封裝(BGA)基板335的最頂層的圖案化金屬層，或經由連接導線333耦接半導體IC晶片811至半導體IC晶片821，(4) 一蓋子338黏貼在線路基板或球柵陣列封裝(BGA)基板335的上表面上，其中蓋子338中的空腔(cavity)可容納每一半導體IC晶片811, 821及831及每一連接導線333，及(5)多個銲料球337，每一個銲料球337設置在線路基板或球柵陣列封裝(BGA)基板335的最底層的圖案化金屬層上。

如第5F圖及第5G圖所示，第二型光學輸入/輸出(I/O)模組801中，半導體IC晶片811可包括：(1)一半導體基板812(例如是矽基板)，(2)一絕緣層813(例如是二氧化矽層)位在半導體基板812的上表面上，(3)一鈮酸鋰(lithium niobate, LiNbO ₃)薄膜814位在絕緣層813的上表面上，其中鈮酸鋰薄膜814可包括一平坦底部815位在絕緣層813的上表面上及二個鰭部(fins)816在一方向上大致上水平延伸至紙中(圖中)且從平坦底部815的上表面凸出，(4)一圖案化金屬層817(例如是金層)位在平坦底部815的上表面，其中圖案化金屬層817可包括三個分離的金屬片817a, 817b及817c，此三個分離的金屬片817a, 817b及817c之中的每二個之間的一間隙可容納鈮酸鋰薄膜814的二個鰭部816中的一個，(5)一絕緣介電層818(例如二氧化矽層)位在圖案化金屬層817上及在鈮酸鋰薄膜814的二個鰭部816上，其中絕緣介電層818的一部分位在半導體IC晶片811之鈮酸鋰薄膜814的每一鰭部816與圖案化金屬層817的每一分離的金屬片817a, 817b及817c之間的間隙中，且其中在絕緣介電層818中的三個開口(圖中僅繪示一個)可形成在圖案化金屬層817的每一分離的金屬片817a, 817b及817c之上方，(6)一圖案化金屬層819(例如為金層)位在絕緣介電層818的上表面上，其中圖案化金屬層819可包括一第一金屬片經由絕緣介電層818中的三個開口中的其中之一耦接鰭部816的三個分離的金屬片中的其中之一個，以包括一第二金屬片(未繪示)分別經由絕緣介電層818中的三個開口中的另外二個分別耦接左邊及右邊鰭部816的三個分離的金屬片中的另外二個，及(7)一絕緣介電層820(例如二氧化矽)位在圖案化金屬層819及絕緣介電層818上，其中在絕緣介電層820中的二開口(未繪示)可分別形成在圖案化金屬層819的第一及第二金屬片上方，由此二連接導線333可分別經由此二開口分別接合在圖案化金屬層819的第一及第二金屬片上，使圖案化金屬層819的第一及第二金屬片耦接至半導體IC晶片821。因此，在第二型光學輸入/輸出(I/O)模組801中，半導體IC晶片811可適用於調製輸入的光學訊號至半導體IC晶片811中鈮酸鋰薄膜814的二個鰭部816中的一光學載波(optical carrier)中，其中調製輸入的光學訊號係經由施加二個電壓V1及V2(例如是電源供應電壓及接地參考電壓)至半導體IC晶片811的圖案化金屬層819的第一及第二金屬片上，使得半導體IC晶片811中鈮酸鋰薄膜814的二個鰭部816水平變形，半導體IC晶片811中鈮酸鋰薄膜814的二個鰭部816可光耦接至一個(或多個)光纖851。

如第5F圖及第5G圖所示，在第二型光學輸入/輸出(I/O)模組801中，半導體IC晶片821為一光學驅動器，用以依據從線路基板或球柵陣列封裝(BGA)基板335的圖案化金屬層傳輸而來的(經由一個(或多個)連接導線333)輸出電訊號產生二電壓V1及V2，並分別經由二個連接導線333施加電壓在半導體IC晶片811的圖案化金屬層819之第一及第二金屬片上。

如第5F圖及第5G圖所示，在第二型光學輸入/輸出(I/O)模組801中，半導體IC晶片831為一砷化鎵(GaAs) IC晶片以作為一光接收器，其適用於檢測或接收從一個(或多個)光纖852傳輸而來的光學訊號，以及傳輸輸入光學訊號所產生的輸入電訊號經由一個(或多個)連接導線333傳送至線路基板或球柵陣列封裝(BGA)基板335的圖案化金屬層。

子系統模組或單元的揭露說明

1. 第一型子系統模組或單元

第7A圖為本發明實施例中第一型子系統模組或單元的剖面示意圖，如第7A圖所示，第一型子系統模組190可包括一ASIC晶片399，其具有如第3C圖中第三型半導體IC晶片100的揭露說明，其中該ASIC晶片399例如可以是FPGA (field-programmable-gate-array) IC晶片、GPU (graphic-processing-unit) IC晶片、CPU (central-processing-unit) IC晶片、TPU (tensor-processing-unit) IC晶片、NPU (neural-network-processing-unit) IC晶片、DPU (data-processing-unit) IC晶片、微控制 IC晶片或DSP (digital-signal-processing) IC晶片。

如第7A圖所示，第一型子系統模組190可具有一記憶體模組159(如第5C圖中第三型記憶體模組159，且具有相同揭露說明內容)，經由氧化物接合氧化物及金屬接合至金屬的直接接合的方法接合至ASIC晶片399上，該氧化物接合氧化物及金屬接合至金屬的直接接合的方法可包括：(1)經由氧化物接合氧化物的方法將記憶體模組159之絕緣接合層52接合至ASIC晶片399的絕緣接合層52上，及(2) 經由及金屬接合至金屬的方法將記憶體模組159之金屬接墊6a(例如是銅接墊)接合至ASIC晶片399的金屬接墊6a(例如是銅接墊)上，記憶體模組159之控制晶片688可具有半導體元件4(例如是電晶體)位在如第5C圖中的半導體基板2之主動側上，及記憶體模組159之控制晶片688的半導體基板2之主動表面可面對ASIC晶片399的半導體基板2之一主動表面，其中該對ASIC晶片399具有半導體元件4(例如是電晶體)位在如第3C圖中的半導體基板2之主動側上。或者，該記憶體模組159可被己知好的記憶體或ASIC晶片397所取代，例如是高位元頻寬的記憶體晶片、揮發性記憶體IC晶片、動態存取記憶體(DRAM) IC晶片、靜態存取記憶體(DRAM) IC晶片、非揮發性記憶體IC晶片、NAND或NOR快閃記憶體IC晶片、MRAM (magnetoresistive-random-access-memory) IC晶片、RRAM (resistive-random-access-memory) IC晶片、PCM (phase-change-random-access-memory) IC晶片、FRAM (ferroelectric random-access-memory) IC晶片、邏輯晶片、輔助(auxiliary and cooperating (AC))IC晶片、專用I/O晶片、專用控制及I/O晶片、IP (intellectual-property)晶片、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，在第一型子系統模組190中，其己知好的記憶體或ASIC晶片397取代記憶體模組159的情況時，該己知好的記憶體或ASIC晶片397具有與第3C圖中第三型半導體IC晶片100相同的揭露說明，且可經由該氧化物接合氧化物及金屬接合至金屬的直接接合的方法接合至ASIC晶片399上，該氧化物接合氧化物及金屬接合至金屬的直接接合的方法可包括：(1)經由氧化物接合氧化物的方法將己知好的記憶體或ASIC晶片397主動側之絕緣接合層52接合至ASIC晶片399的絕緣接合層52上，及(2) 經由及金屬接合至金屬的方法將己知好的記憶體或ASIC晶片397主動側之金屬接墊6a(例如是銅接墊)接合至ASIC晶片399的金屬接墊6a(例如是銅接墊)上，在第一型子系統模組190中，取代記憶體模組159的己知好的記憶體或ASIC晶片397可具有半導體元件4(例如是電晶體)位在如第3C圖中的半導體基板2之主動側上，及己知好的記憶體或ASIC晶片397之半導體基板2之主動表面可面對ASIC晶片399的半導體基板2之一主動表面，其中該對ASIC晶片399具有半導體元件4(例如是電晶體)位在如第3C圖中的半導體基板2之主動側上。在第一型子系統模組190中，己知好的記憶體或ASIC晶片397可被用作為輔助IC晶片，用於支援與ASIC邏輯晶片399及與與ASIC邏輯晶片399共同工作。

或者，在第一型子系統模組190中，具有與第5A圖相同揭露說明的第一型記憶體模組159(在一某些案例中如第3A圖中第一型半導體IC晶片100的己知好的記憶體或ASIC晶片397可取代記憶體模組159)及如第3A圖中第一型半導體IC晶片100的ASIC晶片399，其中記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)具有第一型、第二型、第三型或第四型微金屬凸塊或接墊34，每一個微金屬凸塊或接墊34接合至ASIC晶片399的第一型、第二型、第三型或第四型微金屬凸塊或接墊34的其中之一種微金屬凸塊或接墊，以形成接合金屬凸塊或接點168於二者之間，此接合步驟係由第5A圖、第6A圖及第6B圖中第一種至第四種案例中的其中之一種的步驟進行接合，其中在第5A圖、第6A圖及第6B圖中記憶體模組159中的上面的記憶體晶片251可考慮作為上面的晶片，而ASIC晶片399可考慮作為如第5A圖、第6A圖及第6B圖中記憶體模組159中的下面的記憶體晶片251或控制晶片688。在此案例中，第一型子系統模組190更可包括一底部填充材料(例如是聚合物層)介於記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)與ASIC晶片399之間，覆蓋位在記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)與ASIC晶片399之間的每一接合金屬凸塊或接點168的側壁。

如第7A圖所示，第一型子系統模組190可包括VTV連接器467(其具有與第4C圖中第三型VTV連接器(將其翻轉朝下)相同的揭露說明)，其絕緣接合層52可經由氧化物接合氧化物的直接接合的方法接合至ASIC晶片399的絕緣接合層52，而VTV連接器467中的VTVs 358可經由金屬接合至金屬的直接接合的方法接合至ASIC晶片399的金屬接墊6a上(例如銅接合銅接合製程)。

如第7A圖所示，第一型子系統模組190可包括一聚合物層565(即樹脂或化合物)位在ASIC晶片399的絕緣接合層52上，其中聚合物層565具有一部分位在記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)與VTV連接器467之間，而聚合物層565的上表面與記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的上表面及VTV連接器467的上表面共平面，此聚合物層565可以是聚醯亞胺、苯基環丁烯(BenzoCycloButene (BCB))、聚對二甲苯、以環氧樹脂為基底之材質或化合物、光感性環氧樹脂SU-8、彈性體或矽膠(silicone)，該聚合物層例如可以是光阻型聚醯亞胺/PBO PIMEL™由日本Asahi Kasei公司提供，或是由日本Nagase ChemteX所提供之環氧樹脂基底的灌模材料或樹脂。

如第7A圖所示，在第一型子系統模組190中，記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的背面上的記憶體模組159之最頂層記憶體晶片251的絕緣襯裡層153、黏著層154及種子層155(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397的絕緣襯裡層153、黏著層154及種子層155)可被研磨而去除，因此VTV連接器467中的每一微金屬凸塊或接墊35的銅層32的上表面，以及可選擇性地記憶體模組159的最上層記憶體晶片251的每一TSVs 157之銅層32的背面(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一TSVs 157之銅層32的背面與VTV連接器467的絕緣介電層357的上表面、記憶體模組159的最上層記憶體晶片251的半導體基板2的上表面(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397之半導體基板2的上表面)及聚合物層565的上表面共平面，記憶體模組159的最上層記憶體晶片251的每一TSVs 157之絕緣襯裡層153、黏著層154及種子層155(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397的每一TSVs 157之絕緣襯裡層153、黏著層154及種子層155)可被保留在記憶體模組159的最上層記憶體晶片251的每一TSVs 157之銅層156的側壁上(或是保留在取代記憶體模組159的己知好的記憶體或ASIC晶片397之每一TSVs 157之銅層156的側壁上)。

如第7A圖所示，第一型子系統模組190可包括驅動器的一正面交互連接線結構(frontside interconnection scheme for a device (FISD))101位在記憶體模組159(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)、其VTV連接器467及聚合物層565上，第一型子系統模組190中，其FISD 101可包括：(1)一個(或多個)交互連接線金屬層27耦接VTV連接器467的微金屬凸塊或接墊35及記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的記憶體晶片251及控制晶片688的TSVs 157，及(2)一個(或多個)聚合物層42(即絕緣介電層)，位在FISD 101中每二相鄰交互連接線金屬層27之間，介於FISD 101的最底層交互連接線金屬層27與一平坦表面之間，該平坦表面係由VTV連接器467的絕緣介電層357的上表面、記憶體模組159之最頂層記憶體晶片251的半導體基板2之上表面(或取代記憶體模組159的己知好的記憶體或ASIC晶片397之半導體基板2之上表面)、及聚合物層565(位在FISD 101的最頂層交互連接線金屬層27上)的上表面所構成，其中FISD 101的最頂層交互連接線金屬層27具有多個金屬接墊位在FISD 101的最頂層聚合物層42中多個開口42A的底部上，每一FISD 101的最頂層交互連接線金屬層27具有與第3A圖中第一型半導體IC晶片100的第二交互連接線結構588相同的揭露說明，且每一FISD 101的聚合物層42具有與第3A圖中第一型半導體IC晶片100的第二交互連接線結構588相同的揭露說明，每一FISD 101之交互連接線金屬層27可水平延伸橫跨記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)及VTV連接器467的邊界。

如第7A圖所示，第一型子系統模組190可包括多個微金屬凸塊或接墊34，其可以是第3A圖中第一型至第四型微金屬凸塊或接墊34中的其中之一種且具有相同的揭露說明，每一微金屬凸塊或接墊34具有黏著層26a形成在FISD 101的最頂層交互連接線金屬層27的其中之一金屬接墊上，該金屬接墊位在FISD 101之最頂層聚合物層42中的開口42a之底部上。

如第7A圖中，在第一型操作模組190中，記憶體模組159的每一記憶體晶片251及控制晶片688(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)可具有複數小型I/O電路依序經由記憶體模組159的其中之一金屬接墊6a(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一金屬接墊6a)及ASIC晶片399的接合金屬接墊6a，耦接至ASIC邏輯晶片399的複數小型I/O電路用於資料傳輸，該資料傳輸的資料位元寬度等於或大於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K，其中記憶體模組159的每一記憶體晶片251及控制晶片688(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一輸入電容或驅動能力或加載例如是介於0.05 pF與2 pF之間或介於0.05 pF與1 pF之間，或小於2 pF或1 pF，且其輸入電容介於0.15 pF與4 pF之間或介於0.15 pF與2 pF之間，或大於0.15 pF。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一個I/O能源效率小於0.5 pico-Joules/.每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅，另外，ASIC晶片399可包括多個可編程邏輯單元(LC) 2014於其中(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示)，用於硬體加速器或機械學習操作器，另外，記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙及一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片399的可編程邏輯單元(LC) 2014之查找表(LUT) 210的記憶體單元490中儲存的一加密配置資料，或是來於ASIC邏輯晶片399的可編程開關單元379之記憶體單元362來的一加密配置資料，以傳輸至微金屬凸塊或接墊34，及(2)依據該密碼或鑰匙解密從微金屬凸塊或接墊34(如解密配置資料)來的加密配置資料，以被傳輸至用於ASIC邏輯晶片399的可編程邏輯單元(LC) 2014之查找表(LUT) 210的記憶體單元490儲存，或是傳輸至ASIC邏輯晶片399的可編程開關單元379之記憶體單元362儲存，另外，記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至ASIC邏輯晶片399的可編程邏輯單元(LC) 2014之LUT 210的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片399的可編程邏輯單元(LC)2014，或是傳輸通過至ASIC邏輯晶片399的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片399的可編程開關單元。另外記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括一調節區塊用以調節從一輸入電壓12, 5, 3.3或2.5伏特的一電源供應電壓，調節作為3.3, 2.5, 1.8, 1.5, 1.35, 1.2, 1.0, 0,75或0.5伏特的一輸出電壓，以傳導至其ASIC邏輯晶片399。

如第7A圖所示，第一型子系統模組190中，每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688可具有多個大型I/O電路，每一大型I/O電路經由FISD 101的交互連接線金屬層27耦接至其中之一微金屬凸塊或接墊34，用於訊號傳輸或電源或接地供應，其中每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。另外，ASIC邏輯晶片399可具有多個大型I/O電路，每個大型I/O電路依序經由VTV連接器467的其中之一VTVs 358、或如第5C圖中記憶體模組159的專用垂直旁路698、或取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一TSVs 157及FISD 101的交互連接線金屬層27耦接至其中之一微金屬凸塊或接墊34，用於訊號傳輸或電源或接地供應，其中之一專用垂直旁路698沒有連接至每一記憶體模組159的每一記憶體晶片251及控制晶片688的任何電晶體，或是沒有連接至取代記憶體模組159的己知好的記憶體或ASIC晶片397的任何電晶體，其中ASIC邏輯晶片399的每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，ASIC邏輯晶片399的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。在第5C圖中記憶體模組159的垂直交互連接線699，或取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一TSVs 157可經由FISD 101的交互連接線金屬層27耦接至其中之一微金屬凸塊或接墊34，及經由如第5C圖中記憶體模組159的控制晶片688的其中之一金屬接墊6a(或是經由取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一金屬接墊6a)耦接至ASIC晶片399。

如第7A圖所示，在第一型子系統模組190中，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當ASIC邏輯晶片399可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)所使用的半導體技術節點可以舊於ASIC邏輯晶片399使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可不同於ASIC邏輯晶片399，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用平面式MOSFETs電晶體，而ASIC邏輯晶片399則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的ASIC邏輯晶片399的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可高於己知良好的ASIC邏輯晶片399的電源供應電壓(Vcc)，當己知良好的ASIC邏輯晶片399的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的FET之閘極氧化物的厚度可大於己知良好的ASIC邏輯晶片399的FET之閘極氧化物的厚度。

更詳細的說明，如第7A圖所示，在第一型子系統模組190中，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片399係使用新的技術節點的技術製造而重新設計或用於新的應用而重新設計時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片399係使用新的技術節點的技術製造用於不同應用時，例如FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、MCU IC晶片或DSP IC晶片時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用舊技術節點下製造，其可與使用一技術節點製造的ASIC邏輯晶片399一起工作。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)係使用舊技術節點製造時其可與使用一技術節點製造的ASIC邏輯晶片399一起工作用於不同的應用，例如是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、MCU IC晶片或DSP IC晶片。或者，形成取代記憶體模組159的己知好的記憶體或ASIC晶片397的技術程序(製程)可不重新編譯，其中己知好的記憶體或ASIC晶片397可以是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片。

2. 第二型子系統模組190

第7B圖為本發明實施中第二型子系統模組190的剖面示意圖，如第7B圖所示，第二型子系統模組190具有與第7A圖中第一型子系統模組190相似的結構，第7B圖中與第7A圖中相同元件符號的揭露說明可參考第7A圖中的揭露說明，第一型及第二型子系統模組190二者的差異在於第二型子系統模組190更包括一絕緣介電層257(例如是聚合物層)在FISD 101之最頂層聚合物層42上，在第二型子系統模組190中，其微型金屬凸塊或接墊34可以是第3A圖及第7A圖中第一型微型金屬凸塊或接墊34，且絕緣介電層257可覆蓋每一第一型微型金屬凸塊或接墊34的銅層32的側壁上，其中絕緣介電層257可以是例如包括聚醯亞胺、苯基環丁烯(BenzoCycloButene (BCB))、聚對二甲苯、以環氧樹脂為基底之材質或化合物、光感性環氧樹脂SU-8或彈性體或矽膠(silicone)，該聚合物層例如可以是光阻型聚醯亞胺/PBO PIMEL™由日本Asahi Kasei公司提供，或是由日本Nagase ChemteX所提供之環氧樹脂基底的灌模材料或樹脂。

第一型微型熱導管或第一型微型熱傳導元件

第一型微型熱導管的熱傳導機制的揭露說明

第8圖為本發明實施例中第一型微型熱導管的熱傳導機制的示意圖。如第8圖所示，第一型微型熱導管700可由銅或鋁金屬形成且具有一腔室7112以一水平方向延伸於其中，及(2)一液體732(例如是水、乙醇、甲醇或含有上材質的溶液)密封在腔室7112中且適於在腔室7112的內底側流動。第一型微型熱導管700可具有一第一端7112a及一第二端7112b，該第一端7112a接合在一熱區792吸收熱能，其中此熱區792的熱能可經由一熱源(例如是半導體IC晶片)產生，而第二端7112接合一冷區793以釋放熱能至冷區793中。因此，在第一型微型熱導管700中，液體732在腔室7112之內底側流動，從第二端7112b流動至第一端7112a，此液體732可在第一端7112a被加熱而從熱區792吸收熱能，吸收熱能後第一端7112a因液體732蒸發成蒸氣7111使得第一端7112a的腔室7112的內側頂側及液體732上方具有相對高的蒸氣壓，蒸氣7111可在腔室7112的頂側流動，由於液體732在第一端7112a與第二端7112b之間的氣壓壓力不同，使蒸氣7111從其第一端7112a流動至第二端7112b，蒸氣7111從第一端7112a流動至第二端7112b後凝結成液體732，而在第二端7112b的蒸氣7111及液體732中的含有熱能可被釋放/出至冷區793中，因此，熱能可從熱區792傳導至冷區793。

第一型微型熱導管的各種類型的骨架

第一型微型熱導管的第一型骨架之揭露說明

第9A圖至第9D圖為本發明實施例製造第一型微型熱導管中的第一型骨架的製程剖面示意圖。第9A-1圖及第9D-1圖分別為本發明實施例製造第一型微型熱導管中的第一型骨架的製程剖面示意圖中第9A圖及第9D圖中的上視圖，其中第9A圖為第9A-1圖中沿著B-B線的剖面示意圖，而第9D圖為第9D-1圖中沿著C-C線的剖面示意圖，一金屬板702(例如是厚度介於5µm至100µm之間的銅箔(copper foil)或銅層)，可由層壓(laminated)方式經由使用膠層748設置在一暫時基板746上，其中此暫時基板746可以是矽晶圓或基板、玻璃面板或基板、陶瓷基板、塑膠基板或金屬基板。接著厚度介於0.1µm至5µm之間的一金屬層704(例如是鎳、銀、鈷、鐵或鉻)可電鍍形成在金屬板702上，金屬板702及金屬層704被形成作為第一型骨架的一底部金屬板7041。接著，具有高縱橫比的光阻層752(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層704上，然後經由使用光刻製程(即曝光和顯影技術)圖案化形成多個方形柱體，每一方形柱體的寬度w4可介於1µm至10µm之間、介於2µm至50µm之間或介於10µm至100µm之間，以及方形柱體的長度W5可介於1µm至10µm之間、2µm至50µm之間或介於10µm至100µm之間，以曝露金屬層704的一第一區域，其中光阻層752之每一方形柱體的長度w5可大於或等於每一方形柱體的寬度w4，光阻層752之每二相鄰方形柱體之間的空間s1在每一寬度及長度方向上可介於1µm至30µm之間。

接著，如第9B圖所示，厚度介於5µm至50µm之間的一金屬層706(銅層)可電鍍形成在金屬層704的第一區域上且不覆蓋在光阻層752上，接著，厚度介於0.1µm至2µm之間或介於0.1µm至3µm之間的一金屬層712(例如是鎳、銀、鈷、鐵或鉻) 可電鍍形成在金屬層706上且不覆蓋在光阻層752上，接著厚度介於0.5µm至5µm之間的一金屬層714(銅層)可電鍍形成在金屬層712上且不覆蓋在光阻層752上，接著，厚度介於0.1µm至5µm之間或介於0.1µm至3µm之間的一金屬層718(例如是鎳、銀、鈷、鐵或鉻)可電鍍形成在金屬層714上且不覆蓋在光阻層752上，接著厚度介於50µm至800µm之間的一金屬層722(銅層)可電鍍形成在金屬層718上且不覆蓋在光阻層752上，接著，厚度介於5µm至50µm之間的一銲料層736(含錫合金層) 可電鍍形成在金屬層722上且不覆蓋在光阻層752上。

接著，如第9C圖所示，光阻層752可被移除以曝露出金屬層704的多個第二區域(不在金屬層706下方)，以形成多個開口在每一金屬層706, 712, 714, 718及722及銲料層736中，且位在金屬層704的第二區域上方。

接著，如第9D圖及第9D-1圖所示，銅金屬材質的金屬層706, 714及722可部分地經由濕蝕刻製程移除，此濕蝕刻製程包括一溶劑(包含水、NH ₃(胺)及CuO(氧化銅))，從金屬層706, 714及722中多個開口的側壁上移除5µm至30µm之間的金屬層，以從金屬層712及718上形成一切割缺口，使得第一型骨架7201的多個金屬柱703可被形成，且每一個金屬柱703具有每一金屬層706, 714及722之第一塊(片)，第一型骨架7201的多個金屬軌734可被形成，每一金屬軌734具有每一金屬層706, 714及722之第二塊(片)，且每一金屬層712及718的一第二塊(片)對齊/準每一金屬層706, 714及722之第二塊(片)，第一型骨架的多個隔牆701可被形成，每一隔牆701具有每一金屬層706, 714及722之第三塊(片)及每一金屬層712及718的一第三塊(片)，且每一金屬層712及718的第三塊(片)對齊/準每一金屬層706, 714及722之第三塊(片)。因此，第一型骨架7201之隔牆701及底部金屬板7041可形成多個空腔713在第一型骨架7201中，多個開口712a或718a可形成在每一金屬層712及718中，意即是每一金屬層712及718的形狀像是金屬網或篩，其中在金屬層712中的每一開口712a可對齊在金屬層718a中開口718a，接著，銲料層736可被部分地經由濕蝕刻製程(含濃硝酸的溶劑)移除，形成有：(1)多個第一塊(片)在第一型骨架7201的其中之一金屬柱703上且具有一側壁從金屬柱703的金屬層722之側壁內縮，(2)多個第二塊(片)，每一第二塊(片)在第一型骨架7201的金屬軌734上且具有從金屬柱703的金屬層722之側壁內縮的一側壁，及(3)多個第三塊(片)，每一第三塊(片)位在第一型骨架7201的隔牆701上，且具有從隔牆701的金屬層722的一側壁內縮的一側壁。接著，對金屬層704、718和712的所曝露之表面進行氧化處理。

如第9D圖及第9D-1圖所示，在第一型骨架7201中，每一金屬柱703的金屬層706, 714及722之第一塊(片)的寬度w6介於20µm至200µm之間，每一金屬軌734的金屬層706, 714及722之第二塊(片)的寬度w7介於20µm至200µm之間，每一隔牆701可具有切割線7011沿著每一隔牆701，其中切割線7011的寬度w10介於50µm至1000µm之間，保留在後續製程中切割以產生多個第一型微型熱導管，從其中之一金屬柱703的金屬層706, 714及722之第一塊(片)至另一金屬柱703的金屬層706, 714及722之第一塊(片)(意即是二相鄰金屬柱703之間)之間的空間s3介於100µm至500µm之間，從其中之一金屬軌734的金屬層706, 714及722之第二塊(片)至其中之一金屬柱703的金屬層706, 714及722之第一塊(片)(意即是相鄰金屬軌734之間)之間的空間s4介於100µm至500µm之間，在每一金屬網(篩)的每一金屬層712及718中之每一開口712a及718a的寬度w8介於1µm至10µm之間、介於2µm至50µm之間或介於10µm至100µm之間，每一金屬網(篩)的每一金屬層712及718中二相鄰開口712a及718a之間的空間s5可介於1µm至30µm之間，其中之一金屬軌734的金屬層706, 714及722之第二塊(片)至其中之一隔牆701的金屬層706, 714及722之第三塊(片)(相鄰其中之一金屬軌734)之間的空間s2介於20µm至30µm之間或介於3µm至30µm之間，且空間s2可用作為一垂直液體毛細管或通道，用於通過毛細效應或表面張力垂直流動的液體。底部金屬板7041的金屬層702的厚度介於5µm至100µm之間，底部金屬板7041的金屬層704的厚度介於0.1µm至5µm之間，每一金屬柱703、金屬軌734及隔牆701的金屬層706之厚度介於5µm至50µm之間，且在二個金屬網(篩)中較低那個與底部金屬板7041中的金屬層712之間的保留一空間且具有一垂直距離可介於5µm至50µm之間，在每一金屬柱703、金屬軌734及隔牆701的金屬層712的厚度介於0.1µm至2µm之間或介於0.1µm至3µm之間，其中在每一金屬柱703、金屬軌734及隔牆701所相交的金屬層712被分割/切割為每一金屬柱703、金屬軌734及隔牆701，以產生頂部部分及底部部分，每一金屬柱703、金屬軌734及隔牆701的金屬層714的厚度介於0.5µm至5µm之間，且在二個金屬網(篩)中的金屬層712及718之間的保留一空間具有一垂直距離可介於0.5µm至5µm之間，在每一金屬柱703、金屬軌734及隔牆701的金屬層718的厚度介於0.1µm至5µm之間或介於0.1µm至3µm之間，其中每一金屬柱703、金屬軌734及隔牆701所相交的金屬層718被分割/切割為每一金屬柱703、金屬軌734及隔牆701，以產生頂部部分及底部部分，每一金屬柱703、金屬軌734及隔牆701的金屬層722之厚度介於50µm至800µm之間，在每一金屬柱703、金屬軌734及隔牆701上的銲料層736之厚度介於5µm至50µm之間，每一金屬柱703、金屬軌734及隔牆701具有一總垂直厚度t5介於60µm至900µm之間，其底部金屬板7041的厚度介於5µm至100µm之間。

第一型微型熱導管的第二型骨架之揭露說明

第10A圖至第10E圖為本發明實施例製造第一型微型熱導管中的第二型骨架的製程剖面示意圖。第10A-1圖、第10B-1圖及第10E-1圖分別為本發明實施例製造第一型微型熱導管中的第二型骨架的製程剖面示意圖中第10A圖、第10B圖及第10E圖中的上視圖，其中第10A圖為第10A-1圖中沿著D-D線的剖面示意圖，第10B圖為第10B-1圖中沿著E-E線的剖面示意圖，而第10E圖為第10E-1圖中沿著F-F線的剖面示意圖。第9A圖至第9D圖、第9A-1圖、第9D-1圖與第10A圖至第10E圖、第10A-1圖、第10B-1圖及第10E-1圖中所示的相同圖號所表示的元件，可以使用相同的元件號碼，第10A圖至第10E圖、第10A-1圖、第10B-1圖及第10E-1圖中相同圖號所表示的元件的規格(及揭露說明)可以參考第9A圖至第9D圖、第9A-1圖、第9D-1圖中所示的元件的規格(及揭露說明)，如第10A圖及第10A-1圖所示，一金屬板702(例如是銅箔或銅層，其厚度介於5µm至100µm之間)，以層壓方式經由一膠層748形成在一暫時基板746上，其中此暫時基板746可以是矽晶圓或基板、玻璃面板或基板。接著多個開口702a可經由光刻及濕蝕刻製程形成在金屬板702上且位在金屬板702的相同一側，每一開口702a的寬度或直徑介於100µm至1000µm之間。

接著，如第10B圖及第10B-1圖所示，厚度介於0.1µm至5µm之間的一金屬層704(例如是鎳、銀、鈷、鐵或鉻)經由電鍍形成在金屬板702上且在金屬板702中的每一開口702a之一側壁上，金屬板702及金屬層704被形成作為第二型骨架的一底部金屬板7041。接著，具有高縱橫比的光阻層752(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層704上且位在開口702a中及上方，然後經由使用光刻製程(即曝光和顯影技術)圖案化形成：(1)圖第9A圖及第9A-1圖中的方形柱體，(2)多個圓形柱752b，每一個分別位在金屬板702中的開口702a上方，及(3)二個水平地延伸柱752c耦接至二個光阻層752之圓形柱752b。

接著，如第10C圖所示，如第9B圖中的金屬層706可被電鍍在金屬層704的第一區域上但不被光阻層752覆蓋。接著，如第9B圖中的金屬層712可被電鍍在金屬層706上但不被光阻層752覆蓋。接著，如第9B圖中的金屬層714可被電鍍在金屬層712上但不被光阻層752覆蓋。接著，如第9B圖中的金屬層718可被電鍍在金屬層714上但不被光阻層752覆蓋。接著，如第9B圖中的金屬層722可被電鍍在金屬層718上但不被光阻層752覆蓋。接著，如第9B圖中的銲料層736可被電鍍在金屬層722上但不被光阻層752覆蓋。

接著，如第10D圖所示，光阻層752可被移除，以曝露金屬層704的多個第二區域(沒有位在金屬層706下方)及曝露在金屬板702中的多個開口702a，以在金屬層706, 712, 714, 718及722中形成多個開口並位在金屬層704的第二區域上方及/或位在其中之一開口702a上方。

接著，如第10E圖及第10E-1圖所示，銅金屬材質的金屬層706, 714及722可部分地經由濕蝕刻製程移除，此濕蝕刻製程包括一溶劑(包含水、NH ₃(胺)及CuO(氧化銅))，從金屬層706, 714及722中多個開口的側壁上移除5µm至30µm之間的金屬層，以從金屬層712及718上形成一切割缺口，使得如第9D圖及第9D-1圖中的金屬柱703、金屬軌734及隔牆701可被形成作為第二型骨架7202，接著，銲料層736可被部分地經由濕蝕刻製程(含濃硝酸的溶劑)移除，形成如第9D圖中之銲料層736的多個第一塊(片)、第二塊(片)及第三塊(片)，接著，對金屬層704、718和712的所曝露之表面進行氧化處理。接著暫時基板746及膠層748可從金屬板702上移除或剝離。

因此，如第10E圖及第10E-1圖所示，第二型骨架7202的隔牆701及底部金屬板7041可形成多個腔室713在第二型骨架7202中，在第二型骨架7202中，每一腔室713可連接至形成在其中之一隔牆701中的二個空位(vacancies)709a(意即是穿孔)，也就是空位形成在每一腔室713的左側，且每二個空位709a可被形成在金屬板702中的開口702a上方並連接開口702a。另外，二個第一型通道709可形成在其中之一隔牆701中且位在金屬層704上方，且每個第一型通道709可連接其中之一空位709a至每一腔室713，在此案例中，每一第一型通道709可具有一縱向(longitudinal)形狀。

如第10E圖及第10E-1圖所示，在第二型骨架7202中，每一第一型通道709的寛度w9可介於10µm至50µm之間，每一隔牆701可具有一切割線7011沿著每一隔牆701延伸，且在同一案例中穿過在每一隔牆701中的二個空位709a，其中切割線7011的寬度w10可介於10µm至1000µm之間，以保留後續製程中切割形成多個第一型微型熱導管。

另外，第11A圖為本發明實施例中第二型通道的上視圖。在第二型骨架7202中，在如第10E圖及第10E-1圖中的其中之一隔牆701之每個第一型通道709可被重新設計為如第11A圖中的一第二型通道709的型式，如第11A圖所示，在第二型骨架7202中，在其中之一隔牆701之每個第二型通道709可包括多個第一橫切部7091、一個(或多個)第二橫切部7092、一個(或多個)第一連接部7093(即是第11A圖中的彎曲部分或如第11B圖中直線部分)及一個(或多個)第二連接部7094(即是如第11A圖中彎曲部分或如第11B圖中直線部分)，其中第一橫切部7091沿著隔牆701的一橫切面方向延伸在隔牆701中，而第二橫切部7092延伸在隔牆701中並與每一第一橫切部7091平行並同介於每二第一橫切部7091之間，而每一第一連接部7093連接第二橫切部7092之一右端至第一橫切部7091的一右端(在第二橫切部7092的正面側上)，而每一第二連接部7094連接第二橫切部7092之一左端至第一橫切部7091的一左端(位在該第二橫切部7092的一後側上)，其中最正面(前面)的第一橫切部7091可具有一左端連接至其中之一空位709a，而最後面的一個第一橫切部7091可具有一右端連接每一腔室713。

另外，第11B圖為本發明另一實施例中第三型通道的上視圖。在第二型骨架7202中，在如第10E圖及第10E-1圖中的其中之一隔牆701之每個第一型通道709可被重新設計為如第11B圖中的一第三型通道709的型式，如第11B圖所示，在第二型骨架7202中，在其中之一隔牆701之每個第三型通道709可包括：(1)多個第一縱切部7096、(2)一個(或多個)第二縱切部7097、(3)一個(或多個)第一連接部7098(即是第11B圖中的彎曲部分或如第11B圖中直線部分)及(4)一個(或多個)第二連接部7099(即是如第11B圖中彎曲部分或如第11B圖中直線部分)，其中第一縱切部7096沿著隔牆701的一縱切面方向延伸在隔牆701中，而第二縱切部7097延伸在隔牆701中並與每一第一縱切部7096平行並同介於每二第一縱切部7096之間，而每一第一連接部7098連接第二縱切部7097之一後端至第一縱切部7096的一後端(在第二縱切部7097的左側上)，而每一第二連接部7099連接第二縱切部7097之一前(上)端至第一縱切部7096的一前(上)端(位在該第二縱切部7097的一右側上)，其中最左側的第一縱切部7096或7097可分別具有一前(上)端或後端連接至其中之一空位709a，而最右側的一個第一縱切部7096或第二縱切部7097可分別具有一後端或前(上)端連接每一腔室713。

第一型微型熱導管的第三型骨架之揭露說明

第10F圖為本發明實施例製造第一型微型熱導管中的第三型骨架的製程剖面示意圖。如第10F圖所示，第一型微型熱導管700的第三型骨架7203具有與第10A圖至第10E圖、第10A-1圖、第10B-1圖及第10E-1圖的第一型微型熱導管700的第二型骨架7202相似的結構，在第10F圖中與第10A圖至第10E圖、第10A-1圖、第10B-1圖及第10E-1圖中相同的元件符號，其揭露內容可參考第10A圖至第10E圖、第10A-1圖、第10B-1圖及第10E-1圖中的揭露說明，第三型骨架7203與第二型骨架7202二者之間的差異在於在第一型微型熱導管700的第三型骨架7203中，連接至每一腔室713的二個空位709a可分別形成在二個隔牆701中並位在隔牆701的相對二側(意即是隔牆713的左側及右側)及在金屬板702中的二個開口702a可分別形成且連接在二個空位709a下方，二個第一型通道709可分別形成在二個隔牆701中且每個第一型通道709可連接其中之一空位709a至腔室713，在此案例中，在第一型微型熱導管700的第三型骨架7203中，每一第一型通道709可具有一直線(straight)通道形狀。

另外，第11C圖為本發明另一實施例中另一第二型通道的上視圖。如第10F圖所示，第一型微型熱導管700的第三型骨架7203中，在每一腔室713左側的第一個隔牆701中的第一型通道709可被重新設計作為第11A圖中的第二型通道709，另外，在每一腔室713右側的第二個隔牆701中的第一型通道709可被重新設計作為第11C圖中另一個第二型通道709，其包括多個第三橫切部7191、一個(或多個) 第四橫切部7192、一個(或多個)第三連接部7193(即是第11C圖中的彎曲部分或如第11D圖中直線部分)及一個(或多個)第四連接部7194(即是如第11C圖中彎曲部分或如第11D圖中直線部分)，其中第三橫切部7191沿著第二隔牆701的一橫切面方向延伸在第二隔牆701中，而第四橫切部7192延伸在第二隔牆701中並與每一第三橫切部7191平行並同介於每二第三橫切部7191之間，而每一第三連接部7193連接第四橫切部7192之一左端至第三橫切部7191的一左端(在第四橫切部7192的正面側上)，而每一第四連接部7194連接第四橫切部7192之一右端至第三橫切部7191的一右端(位在該第四橫切部7192的一後側上)，其中最正面(前面)的第三橫切部7191可具有一右端連接至其中之一空位709a(位在第二個隔牆701中)，而最後面的一個第三橫切部7191可具有一左端連接每一腔室713。

另外，第11D圖為本發明另一實施例中另一第三型通道的上視圖。如第10F圖所示，在第一型微型熱導管700的第三型骨架7203中，在第一隔牆701中之第一型通道709可被重新設計為如第11B圖中的一第三型通道709的型式，另外，在第二隔牆701中之第一型通道709可被重新設計為如第11D圖中另一第三型通道709的型式，其包括：(1)多個第三縱切部7196、(2)一個(或多個)第四縱切部7197、(3)一個(或多個)第三連接部7198(即是第11C圖中的彎曲部分或如第11D圖中直線部分)及(4)一個(或多個)第四連接部7199(即是如第11C圖中彎曲部分或如第11D圖中直線部分)，其中第三縱切部7196沿著第二隔牆701的一縱切面方向延伸在第二隔牆701中，而第四縱切部7197延伸在第二隔牆701中並與每一第三縱切部7196平行並同介於每二第三縱切部7196之間，而每一第三連接部7198連接第四縱切部7197之一後端至第三縱切部7196的一後端(在第四縱切部7197的右側上)，而每一第四連接部7199連接第四縱切部7197之一前(上)端至第三縱切部7196的一前(上)端(位在該第四縱切部7197的一左側上)，其中最右側的第三縱切部7196或7197可分別具有一前(上)端或後端連接至在第二隔牆701的其中之一空位709a，而最左側的一個第三縱切部7196或第四縱切部7197可分別具有一後端或前(上)端連接每一腔室713。

如第10F圖所示，在第三型骨架7203中，每一隔牆701可具有一切割線7011沿著每一隔牆701延伸，且在同一案例中穿過在每一隔牆701中的二個空位709a的其中之一，其中切割線7011的寬度w10可介於10µm至1000µm之間，以保留後續製程中切割形成多個第一型微型熱導管。

第一型微型熱導管的第四型骨架之揭露說明

第12A圖至第12C圖為本發明實施例製造第一型微型熱導管中的第四型骨架的製程剖面示意圖。第12A-1圖及第12C-1圖分別為本發明實施例製造第一型微型熱導管中的第四型骨架的製程剖面示意圖中第12A圖及第12C圖中的上視圖，其中第12A圖為第12A-1圖中沿著G-G線的剖面示意圖，而第12C圖為第12C-1圖中沿著H-H線的剖面示意圖。如第12A圖及第12A-1圖所示，一金屬層764(例如是銅箔或銅層，其厚度介於5µm至15µm之間)，以層壓方式經由一膠層748形成在一暫時基板746上，其中此暫時基板746可以是矽晶圓或基板、陶瓷基板、塑膠基板、玻璃面板或基板或金屬基板。接著，具有高縱橫比的光阻層752(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層764上且經由使用光刻製程(即曝光和顯影技術)圖案化形成多個開口以曝露出金屬層764。

接著，如第12B圖所示，厚度介於100µm至1000µm之間的一金屬層767(例如銅金屬)可被電鍍形成在光阻層752中的開口中且位在不被光阻層752覆蓋的金屬層764上。

接著，如第12C圖及第12C-1圖所示，光阻層752可被移除以曝露出未在金屬層767下方的金屬層764，且未在金屬層767下方的金屬層764可經由濕蝕刻製程移除，使第四型骨架7204的多個金屬柱703、第四型骨架7204的多個金屬軌734及第四型骨架7204的多個隔牆701可被形成，每一個金屬柱703具有每一金屬層764及金屬層767的第一片(塊)，每一金屬軌734具有每一金屬層764及金屬層767的第二片(塊)，而每一隔牆701具有每一金屬層764及金屬層767的第三片(塊)。

因此，如第12C圖及第12C-1圖所示，第四型骨架7204的多個隔牆701可形成多個腔室713在第四型骨架7204中，在第四型骨架7204中，每一金屬柱703的每一金屬層767及764中的第一片(塊)的寬度w6介於20µm至200µm之間，每一金屬軌734的每一金屬層767及764中的第二片(塊)的寬度w7介於20µm至200µm之間，每一隔牆701的每一金屬層767及764中的第三片(塊)具有一切割線7011延著每一隔牆701延伸，此切割線7011將保留用於後續製程中切割以形成多個第一型微型熱導管，其中切割線7011的寬度w10介於50µm至150µm之間，每一金屬柱703的每一金屬層767及764中的第一片(塊)與相鄰的另一金屬柱703的每一金屬層767及764中的第一片(塊)之間的空間s3介於100µm至500µm之間，每一金屬軌734的每一金屬層767及764中的第二片(塊)與相鄰其中之一金屬軌734的的另一金屬柱703的每一金屬層767及764中的第一片(塊)之間的空間s4介於100µm至500µm之間，每一金屬軌734的每一金屬層767及764中的第二片(塊)與相鄰其中之一金屬軌734的隔牆701之每一金屬層767及764中的第三片(塊)之間的空間s2可小於20µm或30µm、或介於3至30µm之間，且空間s2可被用作為一垂直液體毛細管或通道，用於通過毛細效應或表面張力垂直流動的液體，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層767的厚度介於100µm至1000µm之間，每一金屬軌734及每一隔牆701的金屬層764的厚度介於5µm至15µm之間，每一金屬軌734及每一隔牆701的金屬層764的總垂直厚度t6介於100µm至1000µm之間。

第一型微型熱導管之第五型骨架的揭露說明

第13A圖至第13C圖為本發明實施例製造第一型微型熱導管中的第五型骨架的製程剖面示意圖。第13C-1圖為本發明實施例製造第一型微型熱導管中的第五型骨架的製程剖面示意圖中第12C圖中的上視圖，其中第13C圖為第13C-1圖中沿著I-I線的剖面示意圖。如第10F圖所示，第一型微型熱導管700的第五型骨架具有與第一型微型熱導管700的第一型骨架相似的結構，在第13A圖至第13C圖及第13C-1圖中與第9A圖至第9D圖、第9A-1圖及第9D-1圖中相同的元件符號，其揭露內容可參考第9A圖至第9D圖、第9A-1圖及第9D-1圖中的揭露說明，第13A圖至第13C圖及第13C-1圖中第五型骨架與第一型微型熱導管700的第一型骨架二者之間的差異在於第9B圖中電鍍金屬層718形成在金屬層714上後，在第9B圖至第9D圖中及第9D-1圖中用於第一型微型熱導管700的第一型骨架中的金屬層722可不形成在金屬層718上，但厚度介於5µm至50µm之間的含錫的銲料層713可被電鍍形成在金屬層718上，如第13A圖所示，在此案例中，光阻層752的厚度介於5µm至100µm之間。

接著，如第13B圖所示，光阻層752可被移除以曝露未在金屬層706下方的金屬層704中的第二區域，以形成多個開口在金屬層706, 712, 714及718, 銲料層736中，且該些開口位在金屬層704的第二區域上方。

接著，如第13C圖及第13C-1圖所示，銅材質的金屬層706及714可從金屬層706及714的開口中之側壁橫向被部分地經由一濕蝕刻製程移除5µm至30µm之間，此濕蝕刻製程中的溶劑包含水、NH ₃(胺)及CuO(氧化銅)，以從金屬層712及718上形成一切割缺口，使得第五型骨架7205的金屬柱703、第五型骨架7205的多個金屬軌734及第五型骨架7205的多個隔牆701可被形成，每一金屬柱703具有每一金屬層706及714的第一片(塊)，且每一金屬層712及718的第一片(塊)對齊每一金屬層706及714的第一片(塊)，每一金屬軌734具有每一金屬層706及714的第二片(塊)且每一金屬層712及718的第二片(塊)對齊每一金屬層706及714的第二片(塊)，每一隔牆701具有每一金屬層706及714的第三片(塊)且每一金屬層712及718的第三片(塊)對齊每一金屬層706及714的第三片(塊)。接著，對金屬層704、718和712的所曝露之表面進行氧化處理。

因此，如第13C圖及第13C-1圖所示，第五型骨架7205的多個隔牆701及底部金屬板7041可形成多個腔室713在第五型骨架7205中，在第五型骨架7205中，每一金屬柱703的每一金屬層706及714中的第一片(塊)的寬度w6介於20µm至200µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)的寬度w7介於20µm至200µm之間，每一隔牆701的每一金屬層706及714中的第三片(塊)具有一切割線7011延著每一隔牆701延伸，此切割線7011將保留用於後續製程中切割以形成多個第一型微型熱導管，其中切割線7011的寬度w10介於50µm至150µm之間，每一金屬柱703的每一金屬層706及714中的第一片(塊)與相鄰的另一金屬柱703的每一金屬層706及714中的第一片(塊)之間的空間s3介於100µm至500µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)與相鄰其中之一金屬軌734的的另一金屬柱703的每一金屬層706及714中的第一片(塊)之間的空間s4介於100µm至500µm之間，用於每一金屬網(篩)的每一金屬層712及718中的每一開口712a或718a的寬度w8介於1µm至10µm之間、介於2µm至50µm之間或介於10µm至100µm之間，用於每一金屬網(篩)的每一金屬層712及718中的二相鄰開口712a或718a之間的空間s5可介於1µm至30µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)與相鄰其中之一金屬軌734的隔牆701之每一金屬層706及714中的第三片(塊)之間的空間s2可小於20µm或30µm、或介於3至30µm之間，且空間s2可被用作為一垂直液體毛細管或通道，用於通過毛細效應或表面張力垂直流動的液體，用於每一底部金屬板7041的金屬板704的厚度介於5µm至100µm之間，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層706的厚度介於5µm至50µm之間，以支撐介於用於二個金屬網(篩)中較低的金屬網(篩)之金屬層712與其底部金屬板7041之間的一空間，該空間具有一垂直距離(其可介於5µm至50µm之間)，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層712之厚度可介於0.1µm至2µm之間或介於0.1µm至3µm之間，其中每一金屬柱703、金屬軌734及隔牆701相交的金屬層712可被分割(切割)成每一金屬柱703、金屬軌734及隔牆701，以產生頂端部分及底端部分，用於每一金屬柱703、金屬軌734及隔牆701的金屬層714之厚度可介於0.5µm至5µm之間，以支撐用於介於用於二個金屬網(篩)之金屬層712與718之間的空間，其空間具有一垂直距離(介於0.5µm至5µm之間)，用於每一金屬柱703、金屬軌734及隔牆701的金屬層718的厚度介於0.1µm至5µm之間或介於0.1µm至3µm之間，位在每一金屬柱703、金屬軌734及隔牆701上的銲料層736之厚度介於5µm至50µm之間，每一金屬軌734及每一隔牆701的金屬層764的總垂直厚度t7介於5µm至60µm之間。

第一型微型熱導管之第六型骨架的揭露說明

第14A圖至第14C圖為本發明實施例製造第一型微型熱導管中的第六型骨架的製程剖面示意圖。第14C-1圖為本發明實施例製造第一型微型熱導管中的第六型骨架的製程剖面示意圖中第14C圖中的上視圖，其中第14C圖為第14C-1圖中沿著N-N線的剖面示意圖。第一型微型熱導管700的第六型骨架的製程與第一型微型熱導管700的第二型骨架的製程相似，在第14A圖至第14C圖、第14C-1圖中與第10A圖至第10E圖、第10A-1圖、第10B-1圖、第10E-1圖、第11A圖、第11B圖中相同的元件符號，其揭露內容可參考第10E圖、第10A-1圖、第10B-1圖、第10E-1圖、第11A圖、第11B圖中的揭露說明，第一型微型熱導管700的第六型骨架與第一型微型熱導管700的第二型骨架二者之間的差異在於在第14A圖至第14C圖、第14C-1圖中第一型微型熱導管700的第六型骨架製程中，在第10C圖中電鍍金屬層718在金屬層714的步驟後，第10C圖至第10E圖及第10E-1圖中第一型微型熱導管700的第二型骨架之金屬層722沒有形成在金屬層718上，但厚度介於5µm至50µm之間具有含錫合金的銲料層736可電鍍形成在金屬層718上，如第14A圖所示，在本案例中，光阻層752的厚度可介於5µm至100µm之間。

接著，如第14B圖所示，光阻層752可被栘除以曝露出沒有在金屬層706下方之金屬層704的多個第二區域及曝露出在金屬板702中的二個開口702a，以形成多個開口在金屬層706, 712, 714及718及銲料層736中，每一開口位在金屬層704的多個第二區域上方及/或位在二個開口702a中的其中之一個上方。

接著，如第14C圖及第14C-1圖所示，銅質的金屬層706及714可部分地經由濕蝕刻製程移除，此濕蝕刻製程包括一溶劑(包含水、NH ₃(胺)及CuO(氧化銅))，從金屬層706及714中多個開口的側壁上移除5µm至30µm之間的金屬層，以從金屬層712及718上形成一切割缺口，使得第六型骨架7206的多個金屬柱703可被形成，且每一個金屬柱703具有每一金屬層706及714之第一塊(片)，且每一金屬層712及718的第一塊(片)對齊/準每一金屬層706及714之第一塊(片)，使得第六型骨架7206的多個金屬軌734可被形成，每一金屬軌734具有金屬層706及714之第二塊(片)且每一金屬層712及718的第二塊(片)對齊/準每一金屬層706及714之第二塊(片)，第六型骨架7206的多個隔牆701可被形成，每一隔牆701具有每一金屬層706及714之第三塊(片)且每一金屬層712及718的第三塊(片)對齊/準每一金屬層706及714之第三塊(片)。接著，對金屬層704、718和712的所曝露之表面進行氧化處理。

因此，如第14C圖及第14C-1圖所示，第六型骨架7206的隔牆701及底部金屬板7041可形成多個腔室713在第六型骨架7206中，在第六型骨架7206中，每一腔室713中可連接形成在一隔牆701中二個空位709a(意即穿孔)，即是位在腔室713的左側，且每一空位709a可形成在金屬板702中的其中之一開口702a的上方並連接開口702a。另外，二個第一型通道709可形成在其中之一隔牆701中且位在金屬層704上方，每一第一型通道709可連接其中之一空位709a至每一腔室713，在本案例中，每一第一型通道709可具有縱向(longitudinal)形狀。或者，在第六型骨架7206中，在第14C圖及第14C-1圖中其中之一隔牆701中的每一第一型通道709可被重新設計為如第11A圖及第11B圖中的一第二型或第三型通道709。

如第14C圖及第14C-1圖所示，在第六型骨架7206中，每一金屬柱703的每一金屬層706及714中的第一片(塊)的寬度w6介於20µm至200µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)的寬度w7介於20µm至200µm之間，每一金屬柱703的每一金屬層706及714中的第一片(塊)與相鄰的另一金屬柱703的每一金屬層706及714中的第一片(塊)之間的空間s3介於100µm至500µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)與相鄰其中之一金屬軌734的的另一金屬柱703的每一金屬層706及714中的第一片(塊)之間的空間s4介於100µm至500µm之間，用於每一金屬網(篩)的每一金屬層712及718中的每一開口712a或718a的寬度w8介於1µm至10µm之間、介於2µm至50µm之間或介於10µm至100µm之間，用於每一金屬網(篩)的每一金屬層712及718中的二相鄰開口712a或718a之間的空間s5可介於1µm至30µm之間，每一金屬軌734的每一金屬層706及714中的第二片(塊)與相鄰其中之一金屬軌734的隔牆701之每一金屬層706及714中的第三片(塊)之間的空間s2可小於20µm或30µm、或介於3至30µm之間，且空間s2可被用作為一垂直液體毛細管或通道，用於通過毛細效應或表面張力垂直流動的液體，用於每一底部金屬板7041的金屬板704的厚度介於5µm至100µm之間，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層706的厚度介於5µm至50µm之間，以支撐介於用於二個金屬網(篩)中較低的金屬網(篩)之金屬層712與其底部金屬板7041之間的一空間，該空間具有一垂直距離(其可介於5µm至50µm之間)，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層712之厚度可介於0.1µm至2µm之間或介於0.1µm至3µm之間，其中每一金屬柱703、金屬軌734及隔牆701相交的金屬層712可被分割(切割)成每一金屬柱703、金屬軌734及隔牆701，以產生頂端部分及底端部分，用於每一金屬柱703、金屬軌734及隔牆701的金屬層714之厚度可介於0.5µm至5µm之間，以支撐用於介於用於二個金屬網(篩)之金屬層712與718之間的空間，其空間具有一垂直距離(介於0.5µm至5µm之間)，用於每一金屬柱703、金屬軌734及隔牆701的金屬層718的厚度介於0.1µm至5µm之間或介於0.1µm至3µm之間，位在每一金屬柱703、金屬軌734及隔牆701上的銲料層736之厚度介於5µm至50µm之間，每一金屬軌734及每一隔牆701的金屬層764的總垂直厚度t7介於5µm至60µm之間。每一第一型通道709的寬度w9可介於10µm至50µm之間，每一隔牆701可具有一切割線7011沿著隔牆701延伸且穿過在每一隔牆701中的二個空位709a，其中切割線7011的寬度w10可介於100µm至1000µm之間，該切割線7011可保留於後續製程中切割，以形成多個第一型微型熱導管。

第一型微型熱導管之第七型骨架的揭露說明

第14D圖分別為本發明實施例製造第一型微型熱導管中的第七型骨架的上視圖。如第14D圖所示，第一型微型熱導管700之第七型骨架7207具有與第14A圖至第14C圖及第14C-1圖中之第一型微型熱導管700之第六型骨架7206相似的結構，在第14D圖中與第14A圖至第14C圖、第14C-1圖中相同的元件符號，其揭露內容可參考第14A圖至第14C圖、第14C-1圖中的揭露說明，第一型微型熱導管700之第七型骨架7207與第六型骨架7206二者之間的差異在於如第14D圖中，連接每一腔室713的二個空位709a可分別地形成在二個隔牆701中並位在每一腔室713的二相對側面上，即是每一腔室713的相對左邊及右邊側面上，在其金屬板702的二個開口702a中可分別形成在二空位709a下方且連接該二空位709a，二個第一型通道709可分別形成在二隔牆701中且每一第一型通道709可連接其中之一空位709a至每一腔室713，在本案例中，在第一型微型熱導管700之第七型骨架7207中，每一第一型通道709可以是直線(straight)通道。另外，在第七型骨架7207中，分別在二隔牆701中的二個第一型通道709可分別重新設計如第11A圖中的第二型通道709位在每一腔室713的左側上及如第11C圖中位在每一腔室713的右側上。或者，在第七型骨架7207中，分別在二個隔牆701中的二個第一型通道709可分別重新設計如第11B圖中的第三型通道709位在每一腔室713的左側上及如第11D圖中位在每一腔室713的右側上。

第一型微型熱導管之第八型骨架的揭露說明

第15A圖及第15B圖為本發明實施例製造第一型微型熱導管中的第八型骨架的製程剖面示意圖。第15B-1圖為本發明實施例製造第一型微型熱導管中的第八型骨架的製程剖面示意圖中第15B圖中的上視圖，其中第15B圖為第15B-1圖中沿著J-J線的剖面示意圖。

第一型微型熱導管700的第八型骨架的製程與第一型微型熱導管700的第四型骨架的製程相似，在第14A圖至第15A圖、第15B圖及第15B-1圖中與第12A圖至第12C圖、第12A-1圖及第12C-1圖中相同的元件符號，其揭露內容可參考第12C圖、第12A-1圖及第12C-1圖中的揭露說明，第一型微型熱導管700的第四型骨架與第一型微型熱導管700的第八型骨架二者之間的差異在於在第15A圖、第15B圖及第15B-1圖中第一型微型熱導管700的第八型骨架製程中，在第12A圖及第12A-1圖中的金屬層764可被替換為第15A圖中的金屬板702(例如是厚度介於5µm至100µm之間的銅箔或銅層)，此金屬板702可經由膠層748以層壓方式形成在暫時基板746上，金屬板702形成作為第八型骨架中的底部金屬板7041，接著，如第15A圖所示，具有高縱橫比的光阻層752(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層702上且經由使用光刻製程(即曝光和顯影技術)圖案化形成多個開口以曝露出金屬層702。接著，厚度介於100µm至1000µm之間的銅質金屬層767可電鍍形成在光阻層752中的開口中及沒有被光阻層752覆蓋的金屬板702上，接著，厚度介於5µm至50µm之間且含有錫金屬合金的一銲料層736可電鍍在沒有被光阻層752所覆蓋的金屬層767上。

如第15B圖及第15B-1圖所示，光阻層752可被移除以曝露出未在金屬板702下方的金屬層764，且未在金屬層767下方的金屬板702，使第八型骨架7208的多個金屬柱703、第八型骨架7208的多個金屬軌734及第八型骨架7208的多個隔牆701可被形成，每一個金屬柱703具有每一金屬層767的第一片(塊)，每一金屬軌734具有每一金屬層767的第二片(塊)，而每一隔牆701具有金屬層767的第三片(塊)。

如第15B圖及第15B-1圖所示，在第八型骨架7208中，每一金屬柱703的金屬層767中的第一片(塊)的寬度w6介於20µm至200µm之間，每一金屬軌734的金屬層767中的第二片(塊)的寬度w7介於20µm至200µm之間，每一隔牆701的金屬層767中的第三片(塊)具有一切割線7011延著每一隔牆701延伸，此切割線7011將保留用於後續製程中切割以形成多個第一型微型熱導管，其中切割線7011的寬度w10介於50µm至150µm之間，每一金屬柱703的金屬層767中的第一片(塊)與相鄰的另一金屬柱703的金屬層767中的第一片(塊)之間的空間s3介於100µm至500µm之間，每一金屬軌734的金屬層767中的第二片(塊)與相鄰其中之一金屬軌734的的另一金屬柱703的金屬層767中的第一片(塊)之間的空間s4介於100µm至500µm之間，每一金屬軌734的金屬層767中的第二片(塊)與相鄰其中之一金屬軌734的隔牆701之金屬層767中的第三片(塊)之間的空間s2可小於20µm或30µm、或介於3至30µm之間，且空間s2可被用作為一垂直液體毛細管或通道，用於通過毛細效應或表面張力垂直流動的液體，每一金屬柱703、每一金屬軌734及每一隔牆701的金屬層767的厚度介於100µm至1000µm之間，每一金屬軌734及每一隔牆701的銲料層736的厚度介於5µm至50µm之間，每一金屬軌734及每一隔牆701的金屬層764的總垂直厚度t8介於100µm至1000µm之間，其底部金屬板7041(即金屬板702)的厚度可介於5µm至100µm之間。

第一型微型熱導管的各種結構

第一種替代方案之第一型微型熱導管的揭露說明

第16A圖至第16C圖為本發明實施例製造第一態樣之第一型微型熱導管的製程剖面示意圖。如第16A圖所示，二個第一型骨架7201(如第9D圖及第9D-1圖中所提供之上部及底部骨架)，其中暫時基板746及膠層748可從金屬板702的外表面上移除，接著，一選擇性的步驟，一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)可填入在底部骨架7201的腔室713中(圖中僅繪示一個)，接著頂部及底部骨架7201可被放置在一封閉的腔室中(圖中未繪示)，且將液體732的蒸汽吹入腔室中，以排斥或趕出來自封閉腔室的空氣，接著，此選擇性的步驟被執行以填入液體732至底部骨架7201的腔室713中，接著頂部骨架7201可被翻轉朝下且頂部骨架7201之銲料層736接觸且對準底部骨架7201之銲料層736，其中頂部骨架7201之每一隔牆701的切割線7011可垂直地對齊底部骨架7201之隔牆701中的切割線，在此案例中，頂部及底部骨架7201之每一隔牆701的切割線7011的寬度w10可介於50µm至150µm之間。

接著，如第16B圖所示，在低於液體732沸點的溫度下且在一封閉腔室中執行一超音波壓縮(ultrasonic compression)接合製程使頂部骨架7201的銲料層736及底部骨架7201的銲料層736接合產生多個銲料接點7361，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7361可接合頂部骨架7201的其中之一金屬柱703至底部骨架7201的其中之一金屬柱703、接合頂部骨架7201的其中之一金屬軌734至底部骨架7201的其中之一金屬軌734或接合頂部骨架7201的其中之一隔牆701至底部骨架7201的其中之一隔牆701。例如，在此案例中，該液體732為水時，該超音波壓縮接合製程可在溫度介於80°C至90°C之間中在封閉腔室下執行，使頂部骨架7201的銲料層736接合至底部骨架7201的銲料層736。若該液體732為甲醇(methanol)時，該超音波壓縮接合製程可在溫度介於5°C至20°C之間中在封閉腔室下執行，使頂部骨架7201的銲料層736接合至底部骨架7201的銲料層736。若該液體732為乙醇(ethanol)時，該超音波壓縮接合製程可在溫度介於65°C至75°C之間中在封閉腔室下執行，使頂部骨架7201的銲料層736接合至底部骨架7201的銲料層736。因此，在頂部骨架7201的腔室713中可連接底部骨架7201中的腔室713(垂直地位在頂部骨架7201的腔室713下方)以形成由頂部骨架7201及底部骨架7201所封閉的一腔體7131(chamber)。接著，頂部骨架7201及底部骨架7201可移出該封閉腔室，接著暫時基板746及膠層748可從底部骨架7201的金屬板702的外表面上移除。

接著，如第16C圖所示，可執行一用於分割的機械切割製程，沿著頂部及底部骨架7201的隔牆701的垂直地對齊切割線7011，切割頂部金屬板7041、頂部骨架7201的隔牆701、底部金屬板7041及底部骨架7201的隔牆701，產生多個單元，其中在此案例中，每一頂部及底部骨架7201的隔牆701之切割線7011的寬度w10可介於50µm至150µm之間，每一頂部及底部骨架7201的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。接著，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7201的外側面、底部金屬板7041及底部骨架7201的外側牆7012，以形成第一種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第一種替代方案之第一型微型熱導管700中的蒸汽室，在第一種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718及金屬軌734全部係由每一頂部及底部骨架7201所提供，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7201所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第16C圖所示，在第一種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至2000µm之間、介於50µm至200µm之間、介於100µm至500µm之間或介於100µm至3000µm之間，在第一種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7201所提供的每一金屬柱703及由頂部骨架7201所提供的一金屬柱703(位在底部骨架7201所提供的每一金屬柱703的上方)二者形成一金屬支柱，該金屬支柱具有一頂端接合由頂部骨架7201所提供的頂部金屬板7041及具有一底端接合由底部骨架7201所提供的底部金屬板7041，其中在一案例中，該金屬支柱的高度小於500µm，以支撐介於頂部與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第二種替代方案之第一型微型熱導管

第17A圖至第17C圖為本發明實施例製造第二態樣之第一型微型熱導管的製程剖面示意圖。第17B-1圖為本發明實施例製造第二態樣之第一型微型熱導管的製程剖面示意圖中第17B圖中的上視圖，其中第17B圖為第17B-1圖中沿著K-K線的剖面示意圖。如第17A圖所示，提供如第9D圖及第9D-1圖中的第一型骨架7201作為一底部骨架，及提供如第10E圖、第10E-1圖、第11A圖及第11B圖的第二型骨架7202或提供如第10F圖、第11A圖至第11D圖的第三型骨架7203作為一頂部骨架，在第17A圖至第17C圖中的案例中，如第10E圖、第10E-1圖、第11A圖及第11B圖的第二型骨架7202係提供作為一頂部骨架，首先，頂部骨架7202或7203可被翻轉朝下且其頂部骨架7202或7203的之銲料層736接觸且對準底部骨架7201之銲料層736，其中頂部骨架7202或7203之每一隔牆701的切割線7011可垂直地對齊底部骨架7201之隔牆701中的切割線，在此案例中，頂部骨架7202(或7203)及底部骨架7201之每一隔牆701的切割線7011的寬度w10可介於100µm至1000µm之間。

接著，如第17B圖所示，可執行一熱壓接合製程使頂部骨架7202或7203的銲料層736接合底部骨架7201的銲料層736，以產生多個銲料接點7361(例如是厚度介於5µm至100µm之間的含錫合金)，每一銲料接點7361可接合頂部骨架7202或7203的金屬柱703與底部骨架7201的金屬柱703、接合頂部骨架7202或7203的金屬軌734與底部骨架7201的金屬軌734或接合頂部骨架7202或7203的隔牆701與底部骨架7201的隔牆701。

或者，接合頂部骨架7202或7203的銲料層736及底部骨架7201的銲料層736可以不形成，可在溫度介於300°C至350°C之間的條件下執行一直接接合製程或銅接合銅(copper-to-copper) 製程，時間介於10至60分鐘，以接合頂部骨架7202或7203的銅質金屬層722至底部骨架7201的銅質金屬層722，直到頂部骨架7202或7203的銅金屬層722與底部骨架7201的銅金屬層722之間的銅金屬相互擴散而接合，頂部骨架7202或7203的銅質金屬層722之每一第一塊(片)(作為頂部骨架7202或7203的金屬柱703)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的銅質金屬層722之第一塊(片)(作為底部骨架7201的金屬柱703)，頂部骨架7202或7203的銅質金屬層722之每一第二塊(片)(作為頂部骨架7202或7203的金屬軌734)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的銅質金屬層722之第二塊(片)(作為底部骨架7201的金屬軌734)，頂部骨架7202或7203的銅質金屬層722之每一第三塊(片)(作為頂部骨架7202或7203的隔牆701)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的銅質金屬層722之第三塊(片)(作為底部骨架7201的隔牆701)，因此，在頂部骨架7202或7203中的每一腔室713可連接垂直位在下方之底部骨架7201的腔室713，以形成被頂部骨架7202或7203及底部骨架7201所封閉的一腔體7131。

接著，如第17B圖所示，頂部骨架7202或7203及底部骨架7201可被放置在一封閉的腔室中(圖中未繪示)，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至封閉的腔室中，以排斥或趕出來自封閉腔室的空氣，接著，依下列路徑將液體732注入或填入每一腔體7131中，(1)在頂部骨架7202或7203的金屬板702中的一特定開口702a，(2)在頂部骨架7202或7203的隔牆701中二個空缺(vacancies)709a中的特定一個(位在特定開口702a下方)，及(3)在頂部骨架7202或7203的隔牆701中的一特定通道709(第一、第二或第三型通道709中的一種)且連接著特定空缺709a至每一腔體7131。接著，頂部骨架7202或7203及底部骨架7201可在溫度介於100°C至120°C之間的條件下加熱，使液體732在每一腔體7131中蒸發且在每一腔體7131中的空氣可依下列路徑被清除，(1)在頂部骨架7202或7203的二相對應隔牆701中的二個通道(第一、第二或第三型通道中的其中二種)及所連接的每一腔體7131，(2)在頂部骨架7202或7203的二相對應隔牆701中的二個空缺709a及所連接的每一腔體7131，及(3)垂直位在二相對應空缺709a上方且在頂部骨架7202或7203中的二個開口702a。接著，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在液體732的沸點之下，例如，在此案例中，此液體732為水時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在85°C至95°C之間。例如，在此案例中，此液體732為甲醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在5°C至20°C之間。在此案例中，此液體732為乙醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在65°C至75°C之間。接著，一聚合物(未繪示)可填入至在頂部骨架7202或7203的隔牆701中二個空缺709a及通道709(第一、第二或第三型通道709中的一種)中，以封閉每一腔體7131，接著，頂部骨架7202或7203及底部骨架7201可移出封閉的腔室，接著，一可選擇性的步驟，暫時基板746及膠層748可從底部骨架7201的金屬板702之外表面上移除。

接著，如第17B圖及第17B-1圖所示，頂部骨架7202或7203可具有多個壓縮密封區域(compressive seal regions)709b，每一個壓縮密封區域709b橫跨在隔牆701的一通道709(第一、第二或第三型通道709中的一種)上方，其中每一壓縮密封區域709b的寬度w11可介於100µm至500µm之間，頂部骨架7202或7203可在每一壓縮密封區域709b上被壓迫/壓下，以密封每一通道709(第一、第二或第三型通道709中的一種)，接著，該可選擇的製程可被執行，從底部骨架7201的金屬板702的外表面上移除該暫時基板746及膠層748。接著，執行一機械切割，沿著頂部骨架7202或7203及底部骨架7201的隔牆701的垂直地對齊切割線7011，切割頂部金屬板7041、頂部骨架7202或7203的隔牆701、底部金屬板7041及底部骨架7201的隔牆701，產生多個單元，每一頂部骨架7202或7203及底部骨架7201的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。

接著，如第17C圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7202或7203的外側面、底部金屬板7041及底部骨架7201的外側牆7012，以形成第二種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第二種替代方案之第一型微型熱導管700中的蒸汽室，在第二種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718及金屬軌734全部係由每一頂部及底部骨架7201所提供，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7201所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第17C圖所示，在第二種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至2000µm之間、介於50µm至200µm之間、介於100µm至500µm之間或介於100µm至3000µm之間，在第二種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7201所提供的每一金屬柱703及由頂部骨架7202或7203所提供的一金屬柱703(位在底部骨架7201所提供的每一金屬柱703的上方)二者形成一金屬支柱，該金屬支柱具有一頂端接合由頂部骨架7202或7203所提供的頂部金屬板7041及具有一底端接合由底部骨架7201所提供的底部金屬板7041，其中在一案例中，該金屬支柱的高度小於500µm，以支撐介於頂部與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第三種替代方案之第一型微型熱導管700的揭露說明

第18A圖至第18C圖為本發明實施例製造第三態樣之第一型微型熱導管的製程剖面示意圖。如第18A圖所示，如第9D圖及第9D-1圖中所提供的第一型骨架7201作為一底部骨架，首先，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至在底部骨架7201中的腔室713中(圖中僅繪示一個)，接著，底部骨架7201及一頂部金屬板758可被放置在一封閉腔室(未繪示)中，且將液體732的蒸汽吹入腔室中，以排斥或趕出來自封閉腔室的空氣，其中頂部金屬板758可以是厚度介於5µm至100µm之間的銅金屬層，接著，此選擇性的步驟被執行以填入液體732至底部骨架7201的腔室713中，接著頂部金屬板758可被放置且接觸底部骨架7201的銲料層736上，在此案例中，其中底部骨架7201的每一隔牆701之切割線7011的寬度w10可介於50µm至150µm之間。

接著，如第18B圖所示，在低於液體732沸點的溫度下且在一封閉腔室中執行一超音波壓縮(ultrasonic compression)接合製程使頂部金屬板758及底部骨架7201的銲料層736接合產生多個銲料接點7361，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7361可接合頂部金屬板758至底部骨架7201的其中之一金屬柱703、接合頂部金屬板758至底部骨架7201的其中之一金屬軌734或接合頂部金屬板758至底部骨架7201的其中之一隔牆701。例如，在此案例中，該液體732為水時，該超音波壓縮接合製程可在溫度介於80°C至90°C之間中在封閉腔室下執行，使頂部金屬板758接合至底部骨架7201的銲料層736。若該液體732為甲醇(methanol)時，該超音波壓縮接合製程可在溫度介於5°C至20°C之間中在封閉腔室下執行，使頂部金屬板758接合至底部骨架7201的銲料層736。若該液體732為乙醇(ethanol)時，該超音波壓縮接合製程可在溫度介於65°C至75°C之間中在封閉腔室下執行，使頂部金屬板758接合至底部骨架7201的銲料層736。因此，在底部骨架7201中的腔室713可被頂部金屬板758覆蓋以形成由頂部金屬板758及底部骨架7201所封閉的一腔體7131(chamber)。接著，頂部金屬板758及底部骨架7201可移出該封閉腔室，接著暫時基板746及膠層748可從底部骨架7201的金屬板702的外表面上移除。

接著，如第18C圖所示，可執行一用於分割的機械切割製程，沿著底部骨架7201的隔牆701的垂直地對齊切割線7011，切割頂部金屬板758、底部金屬板7041及底部骨架7201的隔牆701，產生多個單元，其中在此案例中，每一底部骨架7201的隔牆701之切割線7011的寬度w10可介於50µm至150µm之間，每一底部骨架7201的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。接著，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板758上、頂部骨架7201的外側面、底部金屬板7041及底部骨架7201的外側牆7012，以形成第三種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第三種替代方案之第一型微型熱導管700中的蒸汽室，在第三種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718及金屬軌734全部係由每一底部骨架7201所提供，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7201所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第18C圖所示，在第三種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至1000µm之間或介於50µm至200µm之間，在第三種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7201所提供的每一金屬柱703具有一頂端接合頂部金屬板758及具有一底端接合由底部骨架7201所提供的底部金屬板7041，其中在一案例中，每一金屬柱703的高度小於500µm，以支撐介於頂部金屬板758與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第四種替代方案之第一型微型熱導管700的揭露說明

第19A圖至第19C圖為本發明實施例製造第四態樣之第一型微型熱導管的製程剖面示意圖。第19B-1圖為本發明實施例製造第四態樣之第一型微型熱導管的製程剖面示意圖中第19B圖中的上視圖，其中第19B圖為第19B-1圖中沿著L-L線的剖面示意圖。如第19A圖所示，如第19A圖所示，如第10E圖、第10E-1圖第11A圖及第11B圖中所提供的第二型骨架7202可被形成，但沒有任何的開口702a在其金屬板702中，以作為第四種替代方案之第一型微型熱導管700的一底部骨架7209。或者，如第10F圖、第11A圖至第11D圖中所提供的第三型骨架7203可被形成，但沒有任何的開口702a在其金屬板702中，以作為第四種替代方案之第一型微型熱導管700的一底部骨架7209。在本案例第19A圖至第19C圖中，係提供在第10E圖、第10E-1圖第11A圖及第11B圖中所提供的第二型骨架7202(但沒有任何的開口702a在其金屬板702中)作為第四種替代方案之第一型微型熱導管700的一底部骨架7209。首先，一頂部金屬板7581(例如是厚度介於5µm至100µm之間的銅金屬層)，可被提供放置且接觸底部骨架7209的銲料層736，其中在頂部金屬板7581中的每一開口758a可對齊底部骨架7209之隔牆701中的二個空缺709a(的其中之一個)，在本案例中，底部骨架7209之隔牆701中的切割線7011的寬度w10可介於100µm至1000µm之間。接著，可執行一熱壓接合製程使頂部金屬板7581接合底部骨架7209的銲料層736，以產生多個銲料接點7361(例如是厚度介於5µm至100µm之間的含錫合金)，每一銲料接點7361可接合頂部金屬板7581與底部骨架7209的金屬柱703、接合頂部金屬板7581與底部骨架7209的金屬軌734或接合頂部金屬板7581與底部骨架7209的隔牆701。

或者，底部骨架7209的銲料層736可以不形成，可在溫度介於300°C至350°C之間的條件下執行一直接接合製程或銅接合銅(copper-to-copper) 製程，時間介於10至60分鐘，以接合頂部金屬板7581至底部骨架7209的銅質金屬層722，直到頂部金屬板7581與底部骨架7209的銅金屬層722之間的銅金屬相互擴散而接合，銅質的頂部金屬板7581可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7209的銅質金屬層722之第一塊(片)(作為底部骨架7209的金屬柱703)，銅質的頂部金屬板7581可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7209的銅質金屬層722之第二塊(片)(作為底部骨架7209的金屬軌734)，銅質的頂部金屬板7581可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7209的銅質金屬層722之第三塊(片)(作為底部骨架7209的隔牆701)，因此，在底部骨架7209中的每一腔室713可被頂部金屬板7581覆蓋，以形成被頂部金屬板7581及底部骨架7209所封閉的一腔體7131。

接著，如第19B圖所示，頂部金屬板7581及底部骨架7209可被放置在一封閉的腔室中(圖中未繪示)，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至封閉的腔室中，以排斥或趕出來自封閉腔室的空氣，接著，依下列路徑將液體732注入或填入每一腔體7131中，(1)在頂部金屬板7581的一特定開口758a，(2)在底部骨架7209的隔牆701中二個空缺(vacancies)709a中的特定一個(位在特定開口758a下方)，及(3)在底部骨架7209的隔牆701中的一特定通道709(第一、第二或第三型通道709中的一種)且連接著特定空缺709a至每一腔體7131。接著，頂部金屬板7581及底部骨架7209可在溫度介於100°C至120°C之間的條件下加熱，使液體732在每一腔體7131中蒸發且在每一腔體7131中的空氣可依下列路徑被清除，(1)在底部骨架7209的二相對應隔牆701中的二個通道(第一、第二或第三型通道中的其中二種)及所連接的每一腔體7131，(2)在底部骨架7209的二相對應隔牆701中的二個空缺709a及經由對應的二個第一型、第二型或第三型通道709所連接的每一腔體7131，及(3)垂直位在二相對應空缺709a上方且在頂部金屬板7581中的二個開口758a。接著，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口758a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在液體732的沸點之下，例如，在此案例中，此液體732為水時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口758a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在85°C至95°C之間。例如，在此案例中，此液體732為甲醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口758a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在5°C至20°C之間。在此案例中，此液體732為乙醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口758a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在65°C至75°C之間。接著，一聚合物(未繪示)可填入至在底部骨架7209的隔牆701中二個空缺709a及通道709(第一、第二或第三型通道709中的一種)中，以封閉每一腔體7131，接著，頂部金屬板7581及底部骨架7209可移出封閉的腔室，接著，一可選擇性的步驟，暫時基板746及膠層748可從底部骨架7209的金屬板702之外表面上移除。

接著，如第19B圖及第19B-1圖所示，頂部金屬板7581可具有多個壓縮密封區域(compressive seal regions)709b，每一個壓縮密封區域709b橫跨在底部骨架7209之隔牆701的一通道709(第一、第二或第三型通道709中的一種)上方，其中每一壓縮密封區域709b的寬度w11可介於100µm至500µm之間，頂部金屬板7581可在每一壓縮密封區域709b上被壓迫/壓下，以密封每一通道709(第一、第二或第三型通道709中的一種)，接著，該可選擇的製程可被執行，從底部骨架7209的金屬板702的外表面上移除該暫時基板746及膠層748。接著，執行一機械切割，沿著頂部金屬板7581及底部骨架7209的隔牆701的垂直地對齊切割線7011，切割頂部金屬板7581及底部骨架7209的隔牆701，產生多個單元，每一底部骨架7209的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。

接著，如第19C圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上及底部骨架7209的外側牆7012及底部金屬板7041上及形成在頂部金屬板7581上，以形成第四種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第四種替代方案之第一型微型熱導管700中的蒸汽室，在第四種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718及金屬軌734全部係由底部骨架7209所提供，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7209所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第19C圖所示，在第四種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至1000µm之間或介於50µm至200µm之間，在第四種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7209所提供的每一金屬柱703，其具有一頂端接合由頂部金屬板7581所提供的頂部金屬板7041及其具有一底端接合由底部骨架7209所提供的底部金屬板7041，其中在一案例中，該金屬柱703的高度小於500µm，以支撐介於頂部金屬板7581與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第五種替代方案之第一型微型熱導管700的揭露說明

第20A圖至第20E圖為本發明實施例製造第五態樣之第一型微型熱導管的製程剖面示意圖。如第20A圖至第20E圖所示，在第12C圖及第12C-1圖中的第四型骨架7204被提供作為一中間骨架7204，在第9D圖及第9D-1圖中的二個第一型骨架7201分別被提供作為頂部及底部骨架，首先，如第20A圖所示，頂部骨架7201可被翻轉朝下，且頂部骨架7201的銲料層736接觸且對齊銅質中間骨架7204的金屬層767，其中頂部骨架7201的每一隔牆701之切割線7011可垂直地對齊中間骨架7204的隔牆701之切割線7011，在本案例中，頂部骨架7201及中間骨架7204的隔牆701之切割線7011寬度w10可介於50µm至150µm之間。接著，如第20B圖所示，可執行一熱壓接合製程使頂部骨架7201的銲料層736接合中間骨架7204的金屬層767，以產生多個銲料接點7362(例如是厚度介於5µm至100µm之間的含錫合金)，每一銲料接點7362可接合頂部骨架7201的金屬柱703與中間骨架7204的金屬柱703、接合頂部骨架7201的金屬軌734與中間骨架7204的金屬軌734或接合頂部骨架7201的隔牆701與中間骨架7204的隔牆701。接著，暫時基板746及膠層748可從第20C圖中的中間骨架7204之金屬層764的底部表面上移除。

接著，如第20C圖所示，接著，一選擇性的步驟，一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)可填入在底部骨架7201的腔室713中(圖中僅繪示一個)，接著頂部及底部骨架7201及中間骨架7204可被放置在一封閉的腔室中(圖中未繪示)，且將液體732的蒸汽吹入腔室中，以排斥或趕出來自封閉腔室的空氣，接著，此選擇性的步驟被執行以填入液體732至底部骨架7201的腔室713中，接著頂部及中間骨架7201及7204可被移動，使中間骨架7204的金屬層764對齊且接觸底部骨架7201，其中頂部骨架7201之每一隔牆701的切割線7011可垂直地對齊底部骨架7201之隔牆701中的切割線7011及中間骨架7204之隔牆701中的切割線7011，在此案例中，底部骨架7201之每一隔牆701的切割線7011的寬度w10可介於50µm至150µm之間。

接著，如第20C圖及第20D圖所示，在低於液體732沸點的溫度下且在一封閉腔室中執行一超音波壓縮(ultrasonic compression)接合製程使中間骨架7204的金屬層764及底部骨架7201的銲料層736接合產生多個銲料接點7361，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7361可接合中間骨架7204的其中之一金屬柱703至底部骨架7201的其中之一金屬柱703、接合中間骨架7204的其中之一金屬軌734至底部骨架7201的其中之一金屬軌734或接合中間骨架7204的其中之一隔牆701至底部骨架7201的其中之一隔牆701。例如，在此案例中，該液體732為水時，該超音波壓縮接合製程可在溫度介於80°C至90°C之間中在封閉腔室下執行，使中間骨架7204的金屬層764接合至底部骨架7201的銲料層736。若該液體732為甲醇(methanol)時，該超音波壓縮接合製程可在溫度介於5°C至20°C之間中在封閉腔室下執行，使中間骨架7204的金屬層764接合至底部骨架7201的銲料層736。若該液體732為乙醇(ethanol)時，該超音波壓縮接合製程可在溫度介於65°C至75°C之間中在封閉腔室下執行，使中間骨架7204的金屬層764接合至底部骨架7201的銲料層736。因此，在頂部骨架7201的腔室713中可經由在中間骨架7204中的腔室713 (垂直地位在頂部骨架7201的腔室713下方)連接底部骨架7201中的腔室713以形成由頂部骨架7201、中間骨架7204及底部骨架7201所封閉的一腔體7131(chamber)。接著，頂部骨架7201、中間骨架7204及底部骨架7201可移出該封閉腔室，接著暫時基板746及膠層748可從底部骨架7201的金屬板702的外表面上移除，如第20D圖所示。

接著，如第20D圖及第20E圖所示，可執行一用於分割的機械切割製程，沿著頂部及底部骨架7201及中間骨架7204的隔牆701中的垂直對齊之切割線7011，切割頂部金屬板7041、頂部骨架7201的隔牆701、中間骨架7204的隔牆701、底部金屬板7041及底部骨架7201的隔牆701，產生多個單元，每一頂部及底部骨架7201及中間骨架7204的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。接著，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7201的外側面7012、中間骨架7204的外側面7012、底部金屬板7041及底部骨架7201的外側牆7012，以形成第五種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第五種替代方案之第一型微型熱導管700中的蒸汽室，在第五種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718(由每一頂部及底部骨架7201所提供)及金屬軌734(由頂部及底部骨架7201及中間骨架7204提供)，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7201所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第20E圖所示，在第五種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於1mm至3mm之間或介於50µm至200µm之間，在第五種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7201所提供的每一金屬柱703、由中間骨架7204所提供的金屬柱703(位在每一底部骨架7201之金屬柱703上方)及由頂部骨架7201所提供的每一金屬柱703(位在每一中間骨架7204之金屬柱703)形成一金屬支柱，該金屬支柱具有一頂端接合頂部骨架7201所提供的頂部金屬板7041及具有一底端接合由底部骨架7201所提供的底部金屬板7041，其中在一案例中，每一金屬支柱的高度小於500µm，以支撐介於頂部金屬板與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第六種替代方案之第一型微型熱導管700的揭露說明

第21A圖至第21E圖為本發明實施例製造第六態樣之第一型微型熱導管的製程剖面示意圖。第21D-1圖為本發明實施例製造第六態樣之第一型微型熱導管的製程剖面示意圖中第21D圖中的上視圖，其中第21D圖為第21D-1圖中沿著M-M線的剖面示意圖。如第21A圖至第21E圖所示，第12C圖及第12C-1圖中的第四型骨架7204可被提供作為一中間骨架，第10E圖及第10E-1圖、第11A圖及第11B圖中的第二型骨架7202或第10F圖、第11A圖至第11D圖中第三型骨架7204可被提供作為一頂部骨架，及第9D圖及第9D-1圖中的第一型骨架7201可被提供作為一底部骨架。在第21A圖至第21E圖中的案例中，第10E圖及第10E-1圖、第11A圖及第11B圖中的第二型骨架7202可被提供作為一頂部骨架，首先，如第21A圖所示，頂部骨架7202或7203可被翻轉朝下，其頂部骨架7202或7203的銲料層736接觸且對齊銅質中間骨架7204的金屬層767，其中頂部骨架7202或7203的每一隔牆701之切割線7011可垂直地對齊中間骨架7204的隔牆701之切割線7011，在本案例中，頂部骨架7202或7203及中間骨架7204的隔牆701之切割線7011寬度w10可介於100µm至1000µm之間。接著，如第20B圖所示，可執行一熱壓接合製程使頂部骨架7202或7203的銲料層736接合中間骨架7204的金屬層767，以產生多個銲料接點7362(例如是厚度介於5µm至100µm之間的含錫合金)，每一銲料接點7362可接合頂部骨架7202或7203的金屬柱703與中間骨架7204的金屬柱703、接合頂部骨架7202或7203的金屬軌734與中間骨架7204的金屬軌734或接合頂部骨架7202或7203的隔牆701與中間骨架7204的隔牆701。接著，暫時基板746及膠層748可從第21C圖中的中間骨架7204之金屬層764的底部表面上移除。

接著，如第21C圖所示，接著頂部骨架7202或7203及中間骨架7204可被移動，使中間骨架7204的金屬層764對齊且接觸底部骨架7201，其中頂部骨架7202或7203之每一隔牆701的切割線7011可垂直地對齊底部骨架7201之隔牆701中的切割線7011及中間骨架7204之隔牆701中的切割線7011，在此案例中，底部骨架7201之每一隔牆701的切割線7011的寬度w10可介於100µm至1000µm之間。

接著，如第21D圖所示，執行一熱壓接合製程使中間骨架7204的金屬層764及底部骨架7201的銲料層736接合產生多個銲料接點7361，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7361可接合中間骨架7204的其中之一金屬柱703至底部骨架7201的其中之一金屬柱703、接合中間骨架7204的其中之一金屬軌734至底部骨架7201的其中之一金屬軌734或接合中間骨架7204的其中之一隔牆701至底部骨架7201的其中之一隔牆701。

或者，底部骨架7201的銲料層736可以不形成，可在溫度介於300°C至350°C之間的條件下執行一直接接合製程或銅接合銅(copper-to-copper) 製程，時間介於10至60分鐘，以接合中間骨架7204的金屬層764至底部骨架7201的金屬層764，直到中間骨架7204的銅金屬層722與底部骨架7201的銅金屬層722之間的銅金屬相互擴散而接合，中間骨架7204的金屬層764之每一第一塊(片)(作為中間骨架7204的金屬柱703)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的金屬層764之第一塊(片)(作為底部骨架7201的金屬柱703)，中間骨架7204的金屬層764之每一第二塊(片)(作為中間骨架7204的金屬軌734)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的金屬層764之第二塊(片)(作為底部骨架7201的金屬軌734)，中間骨架7204的金屬層764之每一第三塊(片)(作為中間骨架7204的隔牆701)可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7201的金屬層764之第三塊(片)(作為底部骨架7201的隔牆701)，因此，在頂部骨架7202或7203中的每一腔室713可經由中間骨架7204之腔室713(垂直地位在頂部骨架7202或7203中的腔室713下方)連接垂直位在下方之底部骨架7201的腔室713，以形成被頂部骨架7202或7203、中間骨架7204及底部骨架7201所封閉的一腔體7131。

接著，如第21D圖所示，頂部骨架7202或7203、中間骨架7204及底部骨架7201可被放置在一封閉的腔室中(圖中未繪示)，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至封閉的腔室中，以排斥或趕出來自封閉腔室的空氣，接著，依下列路徑將液體732注入或填入每一腔體7131中，(1)在頂部骨架7202或7203的金屬板702中的一特定開口702a，(2)在頂部骨架7202或7203的隔牆701中二個空缺(vacancies)709a中的特定一個(位在特定開口702a下方)，及(3)在頂部骨架7202或7203的隔牆701中的一特定通道709(第一、第二或第三型通道709中的一種)且連接著特定空缺709a至每一腔體7131。接著，頂部骨架7202或7203、中間骨架7204及底部骨架7201可在溫度介於100°C至120°C之間的條件下加熱，使液體732在每一腔體7131中蒸發且在每一腔體7131中的空氣可依下列路徑被清除，(1)在頂部骨架7202或7203的二相對應隔牆701中的二個通道(第一、第二或第三型通道中的其中二種)及所連接的每一腔體7131，(2)在頂部骨架7202或7203的二相對應隔牆701中的二個空缺709a及所連接的每一腔體7131，及(3)垂直位在二相對應空缺709a上方且在頂部骨架7202或7203中的二個開口702a。接著，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在液體732的沸點之下，例如，在此案例中，此液體732為水時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在85°C至95°C之間。例如，在此案例中，此液體732為甲醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在5°C至20°C之間。在此案例中，此液體732為乙醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在65°C至75°C之間。接著，一聚合物(未繪示)可填入至在頂部骨架7202或7203的隔牆701中二個空缺709a及通道709(第一、第二或第三型通道709中的一種)中，以封閉每一腔體7131，接著，頂部骨架7202或7203、中間骨架7204及底部骨架7201可移出封閉的腔室，接著，一可選擇性的步驟，暫時基板746及膠層748可從底部骨架7201的金屬板702之外表面上移除。

接著，如第21D圖及第21D-1圖所示，頂部骨架7202或7203可具有多個壓縮密封區域(compressive seal regions)709b，每一個壓縮密封區域709b橫跨在隔牆701的一通道709(第一、第二或第三型通道709中的一種)上方，其中每一壓縮密封區域709b的寬度w11可介於100µm至500µm之間，頂部骨架7202或7203可在每一壓縮密封區域709b上被壓迫/壓下，以密封每一通道709(第一、第二或第三型通道709中的一種)，接著，該可選擇的製程可被執行，從底部骨架7201的金屬板702的外表面上移除該暫時基板746及膠層748。接著，執行一機械切割，沿著頂部骨架7202或7203、中間骨架7204及底部骨架7201的隔牆701的垂直地對齊切割線7011，切割頂部金屬板7041、頂部骨架7202或7203的隔牆701、中間骨架7204的隔牆701、底部金屬板7041及底部骨架7201的隔牆701，產生多個單元，每一頂部骨架7202或7203、中間骨架7204的隔牆701及底部骨架7201的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。

接著，如第21E圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7202或7203的外側面7012、中間骨架7204的外側面7012、底部金屬板7041及底部骨架7201的外側牆7012，以形成第六種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第六種替代方案之第一型微型熱導管700中的蒸汽室，在第六種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718(由每一頂部骨架7202或7203、中間骨架7204及底部骨架7201所提供)及金屬軌734(由頂部骨架7202或7203、中間骨架7204及底部骨架7201提供)，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131中的多個金屬篩或網712及718(由底部骨架7201所提供)下方(或之中)的空間流動，此液體流動具有高的傳輸效率。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718上方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第21E圖所示，在第六種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於1mm至3mm之間或介於50µm至200µm之間，在第六種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7201所提供的每一金屬柱703、由中間骨架7204所提供的金屬柱703(位在每一底部骨架7201之金屬柱703上方)及由頂部骨架7202或7203所提供的每一金屬柱703(位在每一中間骨架7204之金屬柱703)形成一金屬支柱，該金屬支柱具有一頂端接合頂部骨架7202或7203所提供的頂部金屬板7041及具有一底端接合由底部骨架7201所提供的底部金屬板7041，其中在一案例中，每一金屬支柱的高度小於500µm，以支撐介於頂部金屬板與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第七種替代方案之第一型微型熱導管700的揭露說明

第22A圖及第22B圖為本發明實施例製造第七態樣之第一型微型熱導管的製程剖面示意圖。如第22A圖所示，在第15B圖中的第八型骨架7208可被提供作為一底部骨架，在第13C圖及第13C-1圖中的第五型骨架7205可被提供作為一頂部骨架，其中暫時基板746及膠層748可從金屬板702的外表面上移除，接著，一選擇性的步驟，一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)可填入在底部骨架7205的腔室713中(圖中僅繪示一個)，接著頂部骨架7205及底部骨架7208可被放置在一封閉的腔室中(圖中未繪示)，且將液體732的蒸汽吹入腔室中，以排斥或趕出來自封閉腔室的空氣，接著，此選擇性的步驟被執行以填入液體732至底部骨架7208的腔室713中，接著頂部骨架7205可被翻轉朝下且頂部骨架7205之銲料層736接觸且對準底部骨架7208之銲料層736，其中頂部骨架7205之每一隔牆701的切割線7011可垂直地對齊底部骨架7208之隔牆701中的切割線，在此案例中，頂部骨架7205及底部骨架7208之每一隔牆701的切割線7011的寬度w10可介於50µm至150µm之間。

接著，如第22A圖及第22B圖所示，在低於液體732沸點的溫度下且在一封閉腔室中執行一超音波壓縮(ultrasonic compression)接合製程使頂部骨架7205的銲料層736及底部骨架7208的銲料層736接合產生多個銲料接點7361，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7361可接合頂部骨架7205的其中之一金屬柱703至底部骨架7208的其中之一金屬柱703、接合頂部骨架7205的其中之一金屬軌734至底部骨架7208的其中之一金屬軌734或接合頂部骨架7205的其中之一隔牆701至底部骨架7208的其中之一隔牆701。例如，在此案例中，該液體732為水時，該超音波壓縮接合製程可在溫度介於80°C至90°C之間中在封閉腔室下執行，使頂部骨架7205的銲料層736接合至底部骨架7208的銲料層736。若該液體732為甲醇(methanol)時，該超音波壓縮接合製程可在溫度介於5°C至20°C之間中在封閉腔室下執行，使頂部骨架7205的銲料層736接合至底部骨架7208的銲料層736。若該液體732為乙醇(ethanol)時，該超音波壓縮接合製程可在溫度介於65°C至75°C之間中在封閉腔室下執行，使頂部骨架7205的銲料層736接合至底部骨架7208的銲料層736。因此，在頂部骨架7201的腔室713中可 (垂直地位在頂部骨架7205的腔室713下方)連接底部骨架7208中的腔室713以形成由頂部骨架7205及底部骨架7208所封閉的一腔體7131(chamber)。接著，頂部骨架7205及底部骨架7208可移出該封閉腔室，接著暫時基板746及膠層748可從底部骨架7208的金屬板702的外表面上移除。

接著，如第22A圖及第22B圖所示，可執行一用於分割的機械切割製程，沿著頂部骨架7205及底部骨架7208的隔牆701中的垂直對齊之切割線7011，切割頂部金屬板7041、頂部骨架7205的隔牆701、底部金屬板7041及底部骨架7208的隔牆701，產生多個單元，其中在此案例中，頂部骨架7205及底部骨架7208的隔牆701之切割線7011的寬度w10介於50微米至150微米之間，每一頂部骨架7205及底部骨架7208的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。接著，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7205的外側面7012、中間骨架7204的外側面7012、底部金屬板7041及底部骨架7208的外側牆7012，以形成第七種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第七種替代方案之第一型微型熱導管700中的蒸汽室，在第七種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718(由每一頂部骨架7205及底部骨架7208所提供)及金屬軌734(由頂部骨架7205及底部骨架7208提供)，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732可流入在腔體7131中由頂部骨架7205所提供的金屬篩或網712及718上方的空間中，其具有高效率的液體轉移。另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718下方(或之中)流動(依據對流制)，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第22B圖所示，在第七種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至2000µm之間、介於50µm至200µm之間、介於100µm至500µm之間或介於100µm至3000µm之間，在第七種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7208所提供的每一金屬柱703及由頂部骨架7205所提供的每一金屬柱703(位在每一中間骨架7204之金屬柱703)形成一金屬支柱，該金屬支柱具有一頂端接合頂部骨架7205所提供的頂部金屬板7041及具有一底端接合由底部骨架7208所提供的底部金屬板7041，其中在一案例中，每一金屬支柱的高度小於500µm，以支撐介於頂部金屬板與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第八種替代方案之第一型微型熱導管700的揭露說明

第23A圖至第23C圖為本發明實施例製造第八態樣之第一型微型熱導管的製程剖面示意圖。第23B-1圖為本發明實施例製造第八態樣之第一型微型熱導管的製程剖面示意圖中第23B圖中的上視圖，其中第23B圖為第23B-1圖中沿著O-O線的剖面示意圖。如第23A圖所示，在第15B圖中的第八型骨架7208可提供作為一底部骨架及在第14C圖及第14C-1中的第六型骨架7206或第14D圖中的第七型骨架7207可提供作為一頂部骨架，在本案列之第23A圖至第23C圖中，第14C圖及第14C-1中的第六型骨架7206提供作為一頂部骨架，首先，頂部骨架7206或7207可被翻轉朝下，並且頂部骨架7206或7207的銲料層736接觸且對齊底部骨架7208的銲料層736，其中在頂部骨架7206或7207的隔牆701中的切割線7011可垂直地對齊底部骨架7208的隔牆701中的切割線7011，在本案例中，頂部骨架7206或7207及底部骨架7208的隔牆701中之切割線7011的寬度w10介於100µm至100µm之間。

接著，如第23A圖及第23B圖所示，可執行一熱壓接合製程使頂部骨架7206或7207的銲料層736接合底部骨架7208的銲料層736，以產生多個銲料接點7361(例如是厚度介於5µm至100µm之間的含錫合金)，每一銲料接點7361可接合頂部骨架7206或7207的金屬柱703與底部骨架7208的金屬柱703、接合頂部骨架7206或7207的金屬軌734與底部骨架7208的金屬軌734或接合頂部骨架7206或7207的隔牆701與底部骨架7208的隔牆701。因此，在頂部骨架7206或7207中的每一腔室713可連接在底部骨架7208中的腔室713(垂直地位在頂部骨架7206或7207中的腔室713下方)，以形成由頂部骨架7206或7207及底部骨架7208所封閉的一腔體7131。

接著，如第23A圖及第23B圖所示，頂部骨架7206或7207及底部骨架7208可被放置在一封閉的腔室中(圖中未繪示)，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至封閉的腔室中，以排斥或趕出來自封閉腔室的空氣，接著，依下列路徑將液體732注入或填入每一腔體7131中，(1)在頂部骨架7206或7207的金屬板702中的一特定開口702a，(2)在頂部骨架7206或7207的隔牆701中二個空缺(vacancies)709a中的特定一個(位在特定開口702a下方)，及(3)在頂部骨架7206或7207的隔牆701中的一特定通道709(第一、第二或第三型通道709中的一種)且連接著特定空缺709a至每一腔體7131。接著，頂部骨架7206或7207及底部骨架7208可在溫度介於100°C至120°C之間的條件下加熱，使液體732在每一腔體7131中蒸發且在每一腔體7131中的空氣可依下列路徑被清除，(1)在頂部骨架7206或7207的二相對應隔牆701中的二個通道(第一、第二或第三型通道中的其中二種)及所連接的每一腔體7131，(2)在頂部骨架7206或7207的二相對應隔牆701中的二個空缺709a及所連接的每一腔體7131，及(3)垂直位在二相對應空缺709a上方且在頂部骨架7206或7207中的二個開口702a。接著，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在液體732的沸點之下，例如，在此案例中，此液體732為水時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在85°C至95°C之間。例如，在此案例中，此液體732為甲醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在5°C至20°C之間。在此案例中，此液體732為乙醇時，液體732可依序再填入(或注入)至每一腔體7131中，(1)特定的一開口702a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在65°C至75°C之間。接著，一聚合物(未繪示)可填入至在頂部骨架7206或7207的隔牆701中二個空缺709a及通道709(第一、第二或第三型通道709中的一種)中，以封閉每一腔體7131，接著，頂部骨架7206或7207及底部骨架7208可移出封閉的腔室，接著，一可選擇性的步驟，暫時基板746及膠層748可從底部骨架7208的金屬板702之外表面上移除。

接著，如第23B圖及第23B-1圖所示，頂部骨架7206或7207可具有多個壓縮密封區域(compressive seal regions)709b，每一個壓縮密封區域709b橫跨在隔牆701的一通道709(第一、第二或第三型通道709中的一種)上方，其中每一壓縮密封區域709b的寬度w11可介於100µm至500µm之間，頂部骨架7206或7207可在每一壓縮密封區域709b上被壓迫/壓下，以密封每一通道709(第一、第二或第三型通道709中的一種)，接著，該可選擇的製程可被執行，從底部骨架7208的金屬板702的外表面上移除該暫時基板746及膠層748。接著，執行一機械切割，沿著頂部骨架7206或7207及底部骨架7208的隔牆701的垂直地對齊切割線7011，切割頂部金屬板7041、頂部骨架7206或7207的隔牆701的隔牆701、底部金屬板7041及底部骨架7208的隔牆701，產生多個單元，每一頂部骨架7206或7207的隔牆701及底部骨架7208的隔牆701可被切割產生相對應二個相鄰單元的二個外側牆7012。

接著，如第23C圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，如形成在外側牆7012上、形成在頂部金屬板7041上、頂部骨架7206或7207的外側面7012的外側面7012、底部金屬板7041及底部骨架7208的外側牆7012，以形成第八種替代方案之第一型微型熱導管700。因此該液體732可被封閉在腔體7131中，此腔體7131被用作為第八種替代方案之第一型微型熱導管700中的蒸汽室，在第八種替代方案之第一型微型熱導管700中，因為在此腔體7131中的多個金屬篩或網712及718(由每一頂部骨架7206或7207及底部骨架7208所提供)及金屬軌734(由頂部骨架7206或7207及底部骨架7208提供)，且空間s2可用作垂直液體毛細管或用於其液體732的通道，該液體732通過毛細效應或表面張力垂直流動，其液體732可在腔體7131(由頂部骨架7206或7207及底部骨架7208提供)中的多個金屬篩或網712及718的上方的空間中流動，此液體流動具有高的傳輸效率，另外，液體732的蒸氣可在腔體7131中的多個金屬篩或網712及718下方的空間中流動(依據對流制)，，在腔體7131中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascal kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其腔體7131中總氣體壓力的99%或95%。

如第23C圖所示，在第八種替代方案之第一型微型熱導管700中，第一型微型熱導管700的總高度可介於50µm至2000µm之間、介於50µm至200µm之間、介於100µm至500µm之間或介於100µm至3000µm之間，在第八種替代方案之第一型微型熱導管700中，每一外側牆7012的寬度可介於50µm至1000µm之間，且每一外側牆7012的寬度加上(位在每一外側牆7012上)金屬層738的厚度的橫向尺寸可介於50µm至1000µm之間，底部金屬板7041的垂直尺寸加上(位在底部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，頂部金屬板7041的垂直尺寸加上(位在頂部金屬板7041上)金屬層738的厚度的橫向尺寸可介於5µm至100µm之間，由底部骨架7208所提供的每一金屬柱703及由頂部骨架7206或7207所提供的每一金屬柱703(位在每一底部骨架7208之金屬柱703上方)形成一金屬支柱，該金屬支柱具有一頂端接合頂部骨架7206或7207所提供的頂部金屬板7041及具有一底端接合由底部骨架7208所提供的底部金屬板7041，其中在一案例中，每一金屬支柱的高度小於500µm，以支撐介於頂部金屬板與底部金屬板7041之間的空間(此空間的垂直距離可小於500µm)。

第二型微型熱導管的揭露說明(非均勻振盪(脈動)微型熱導管)

第二型微型熱導管的熱傳導機制的揭露說明

第24A圖至第24C圖為本發明實施例在x-y平面上之第二型微型熱導管的熱傳導機制的示意圖。如第24A圖所示，第二型微型熱導管700可包括由銅金屬或鋁金屬所形成的一主體711，該主體711具有：(1)內部縱向壁715，其寬度w14介於5µm至30µm之間，及(2)多個外側壁717，其寬度w15介於50µm至1000µm之間，且環繞著主體711之內部縱向壁715。

另外，如第24A圖所示，寬管784及窄管786可形成在主體711的內部縱向壁715之相對二側且每一個(寬管784及窄管786)係位在主體711的內部縱向壁715之相對二側與主體711的其中之一外側壁717之間，寬管784可沿著y方向延伸且寬度w12介於20µm至200µm之間，窄管786可沿著y方向延伸(與寬管784平行)且寬度w13介於10µm至100µm之間，寬管784的寬度(或直徑)與窄管786的寬度(或直徑)的比值介於2至40。二個連接管787可形成在主體711的內部縱向壁715之相對二側且每一連接管787介於主體711的內部縱向壁715之相對二側與主體711的其中之一外側壁717之間，每一連接管787可以如圖24A所示以弧形延伸或沿著一直線連接寬管784二端中的一端至窄管786二端中的一端(橫跨該主體711的內部縱向壁715並相對應於該寬管784二端中的一端)，寬管784、窄管786及連接管787可形成一閉環(close loop)。

如第24A圖所示，第二型微型熱導管700更包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784、窄管786及連接管787中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在寬管784的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784、窄管786及連接管787的內部表面中其它區域之粗糙度。

如第24A圖所示，第二型微型熱導管700可具有一第一端7001接合在一熱區792上及具有一第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，液體732可在其寬管784、窄管786及連接管787中以逆時針方向循環流動，以進行熱循環。在其第二端7002處從其窄管786流出的其液體732可在其寬管784、窄管786及其第一端7001處的其中一個連接管787中被加熱，以吸收來自熱區792的熱量，氣泡可在其第一端7001處的其中一個氣泡形成增強區域768處大量膨脹產生(或爆炸)，以在其寬管784中形成蒸汽空間788，如圖24B所示，沿著具有蒸汽空間788(體積逐漸擴大)的寬管784流動，如第24C圖所示。在蒸汽空間788中的氣泡中的氣體沿著寬管784流動，且在第一端7001流動的蒸汽可在第二端7002的寬管784、窄管786及其中一個連接管787中可同時冷凝成液體(即液體732的一部分)(當蒸汽空間788可以具有逐漸縮小的體積時，如第24B圖及第24C圖所示)，在第二端7002處蒸汽空間788的體積可小於移動至第二端7002之前的蒸汽空間788的體積，因此，在第二端7002處寬管784、窄管786及其中一個連接管787中的液體732及/或液體732的蒸汽所含有的熱量可在冷區793上被釋放，在第二端7002處寬管784、窄管786及其中一個連接管787中的液體732經由其窄管786流動至在第一端7001處寬管784、窄管786及其中一個連接管787(因為其窄管786的毛細作用和蒸汽空間788的收縮引起的拉力使其流動)，因此熱量可從熱區792傳遞至冷區793。

或者，在第二型微型熱導管700中，因為其它的氣泡形成增強區域768形成在其第二端7002處，其第一端可接合至一冷區而其第二端7002可接合至一熱區，在寬管784、窄管786及連接管787中的液體732以順時鍾方向流動，以將熱量從熱區傳輸至冷區。

或者，在第二型微型熱導管700中，氣泡形成增強區域768可形成在第一端7001及第二端7002處的寬管784之一內部表面上及在第一端7001及第二端7002處的窄管786之一內部表面上，其中每一氣泡形成增強區域768之表面粗糙度大於寬管784、窄管786及連接管787中的其它區域的內部表面。

第二型微型熱導管700之各種結構

第一種替代方案之第二型微型熱導管的揭露說明

第25圖為本發明實施例在x-y平面上第一態樣(替代方案)之第二型微型熱導管的上視圖。如第25圖所示，第一種替代方案之第二型微型熱導管700可包括銅質或鋁質的一主體711，其具有(1)多個第一內部縱向壁715a，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，(2)多個第二內部縱向壁715b，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，(3)多個外側壁717，其寬度w15介於50µm至1000µm之間且環繞著主體711之第一內部縱向壁715a及第二內部縱向壁715b，其中主體711之每一第二內部縱向壁715b可介於主體711之二相鄰第一內部縱向壁715a之間且接合主體711的外側壁717的前側壁717a及後側壁717b。

另外，如第25圖所示，在第一替代方案之第二型微型熱導管700中，其中之一寬管784及其中之一窄管786可形成在主體711之每一第一內部縱向壁715a的二相對側上，沿著y方向延伸的其中之一寬管784之寬度(或直徑)w12介於20µm至200µm之間，且沿著y方向延伸的其中之一窄管786之寬度(或直徑)w13介於10µm至100µm之間，其中之一寬管784之寬度(或直徑)與其中之一窄管786之寬度(或直徑)的比值可介於2至40之間。二個連接管787可形成在主體711的每一第一內部縱向壁715a的二相對側之間及形成在主體711的每一第一內部縱向壁715a的二相對側中其中之一與主體711的外側壁717的前側壁717a與後側壁717b之間，其中該兩個連接管787中的每一個都可以如圖25所示的弧形延伸或是沿著直線連接其中之一寬管784至其中之一窄管786的其中之一端(該窄管786係相對應於該其中之一寬管784的其中之一端並橫跨主體711的每一第一內部縱向壁715a)，圍繞其主體711的每個第一內縱向壁715a的其中之一該寬管784、其中之一窄管786及二該連接管787可以形成閉合迴路。主體711的每一第二內縱向壁715b可分離成其中之一寬管784及其中之一窄管786位在主體711的每一第二內縱向壁715b之相對側上並彼此分開。

如第25圖所示，第一替代方案之第二型微型熱導管700更可包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784、窄管786及連接管787中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在第一端7001處及第二端7002處寬管784、窄管786的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784、窄管786及連接管787的內部表面中其它區域之粗糙度。

如第25圖所示，第一替代方案之第二型微型熱導管700的第一端7001可接合至一熱區792上及具有一第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784、窄管786及連接管787(環繞著主體711的第一內縱向壁715a)中以逆時針方向循環流動，以進行熱循環。

第二種替代方案之第二型微型熱導管的揭露說明

第26圖為本發明實施例在x-y平面上第二態樣(替代方案)之第二型微型熱導管的上視圖。如第26圖所示，第二種替代方案之第二型微型熱導管700可包括銅質或鋁質的一主體711，其具有(1)多個第一內部縱向壁715c，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，(2)多個第二內部縱向壁715d，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，(3)一第三內部縱向壁715e，每一個沿著x方向延伸且接合主體711的每一第一內部縱向壁715c的後端，及(4)多個外側壁717，其寬度w15介於50µm至1000µm之間且環繞著主體711之第一、第二及第三內部縱向壁715c, 715d及715e，其中主體711之每一第二內部縱向壁715d可介於主體711之二相鄰第一內部縱向壁715c之間且接合主體711的外側壁717的前側壁717a。

為了更詳細地說明，如第26圖所示，在第二種替代方案之第二型微型熱導管700中，其中之一寬管784a及其中之一第一窄管786a可形成在主體711的每一第一內部縱向壁715c的相對二側，其中之一寬管784a及其中之一第一窄管786a可形成在主體711的每一第二內部縱向壁715d的相對二側，第二窄管786b可形成在主體711的第三內部縱向壁715e與主體711的外側壁717的一後側壁717b之間，每一寬管784a可沿著y方向延伸且其寬度(或直徑)w12介於20µm至200µm之間，每一第一窄管786a可沿著y方向延伸(即與每一寬管784a平行)且其寬度(或直徑)w13介於10µm至100µm之間，第二窄管786b可沿著x方向延伸(即與每一寬管784a及第一窄管786a相互垂直)且其寬度(或直徑)w13介於10µm至100µm之間且連接最左邊的寬管784a的一後端至最右邊的第一窄管786a的一後端，每一寬管784a的寬度(或直徑)與每一第一窄管786a及第二窄管786b的寬度(或直徑)的比值係介於2至40之間，其中之一第一連接管787a可形成在主體711的每一第一內部縱向壁715a的一前端且介於主體711的每一第一內部縱向壁715a的前端與主體711的外側壁717之前側壁717a之間，第一連接管787a連接位在主體711的每一第一內部縱向壁715a一左側的其中之一寬管784a之一前端至位在主體711的每一第一內部縱向壁715a一右側的其中之一第一窄管786a的一前端，其中之一第二連接管787b可形成在主體711的每一第二內部縱向壁715b的一前端且介於主體711的每一第二內部縱向壁715b的後端與主體711的第三內部縱向壁715e之間，第二連接管787b連接位在主體711的每一第二內部縱向壁715b一右側的其中之一寬管784a之一後端至位在主體711的每一第二內部縱向壁715b一左側的其中之一第一窄管786a的一後端，寬管784a、第一窄管786a、第二窄管786b、第一連接管787a及第二連接管787b可形成一閉環。

如第26圖所示，第二替代方案之第二型微型熱導管700更可包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784a、第一窄管786a、第二窄管786b、第一連接管787a及第二連接管787b中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在第一端7001處及第二端7002處寬管784a、第一窄管786a的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784a、第一窄管786a、第二窄管786b、第一連接管787a及第二連接管787b的內部表面中其它區域之粗糙度。

如第26圖所示，第二替代方案之第二型微型熱導管700的第一端7001可接合至一熱區792上及具有一第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784a、第一窄管786a、第二窄管786b、第一連接管787a及第二連接管787b流動，以進行熱循環。

第三種替代方案之第二型微型熱導管的揭露說明

第27圖為本發明實施例在x-y平面上第三態樣(替代方案)之第二型微型熱導管的上視圖。如第27圖所示，第三種替代方案之第二型微型熱導管包括銅質或鋁質的一主體711，其具有：(1)以y方向延伸的多個第一內部縱向壁715f，且其寬度w14介於5µm至30µm之間，(2)以y方向延伸的多個第二內部縱向壁715g並介於主體711的二相鄰第一內部縱向壁715f，且其寬度w14介於5µm至30µm之間，(3)以y方向延伸的多個第三內部縱向壁715h，且其寬度w14介於5µm至30µm之間，(5)以弧形延伸(或是以直線方向延伸)的多個第一內部連接壁719a，如第27圖所示，第一內部連接壁719a具有一第一端接合主體711的其中之一第一內部縱向壁715f的一後端及具有一第二端接合主體711的其中之一第二內部縱向壁715g的一後端，(6) 以弧形延伸(或是以直線方向延伸)的多個第二內部連接壁719b，如第27圖所示，第二內部連接壁719a具有一第一端接合主體711的其中之一第一內部縱向壁715f的一前端及具有一第二端接合主體711的其中之一第二內部縱向壁715g的一前端，及(7)多個外側壁717，其寬度w15介於50µm至1000µm之間且圍繞主體711的第一內部縱向壁715f、第二內部縱向壁715g、第三內部縱向壁715h、第四內部縱向壁715i、第一內部連接壁719a及第二內部連接壁719b，其中主體711的每一第三內部縱向壁715h可介於主體711的二相鄰第一內部縱向壁715f、第二內部縱向壁715g之間，且接合主體711的外側壁717之一前側壁717a，及主體711的每一第四三內部縱向壁715i可介於主體711的二相鄰第一內部縱向壁715f、第二內部縱向壁715g之間，且接合主體711的外側壁717之一後側壁717b。

為了更詳細地說明，如第27圖所示，在第三種替代方案之第二型微型熱導管700中，其中之一寬管784及其中之一窄管786可形成在主體711的每一第一內部縱向壁715f的相對二側，其中之一寬管784及其中之一窄管786可形成在主體711的每一第二內部縱向壁715g的相對二側，每一寬管784可沿著y方向延伸且其寬度(或直徑)w12介於20µm至200µm之間，每一窄管786可沿著y方向延伸(即與每一寬管784平行)且其寬度(或直徑)w13介於10µm至100µm之間，每一寬管784的寬度(或直徑)與每一窄管786的寬度(或直徑)的比值係介於2至40之間，其中之一第一連接管787c可形成在主體711的第一內部連接壁719a與主體711的外側壁717之後側壁717b之間，第一連接管787c連接位在主體711的一左側的其中之一第一內部縱向壁715f的其中一寬管784一後端，且接合主體711的每一第一內部連接壁719a之第一端至位在主體711的一右側的其中之一第二內部縱向壁715g的其中一窄管786一後端，且接合主體711的每一第一內部連接壁719a之第二端。其中之一第二連接管787d可形成在介於主體711的每一第二內部連接壁719b與主體711的外側壁717之前側壁717a之間，該第二連接管787d連接位在主體711的左側的一第二內部縱向壁715g之一寬管784的一前端，並接合主體711的每一第二內部連接壁719b之第二端至位在主體711的右側一第一內部縱向壁715f之一窄管786的一前端，並接合主體711的每一第二內部連接壁719b的第一端。第三連接管787e可形成位在主體711的最左側的第一內部縱向壁715f的一前端處且介於主體711的最左側的第一內部縱向壁715f的該前端與主體711的外側壁717之前側壁717a之間，該第三連接管787e連接位在主體711的最左側的第一內部縱向壁715f之左側的寬管784的一前端至主體711的最左側的第一內部縱向壁715f之右側的窄管786之一前端。第四連接管787f可形成在主體711的最右側第一內部縱向壁715f的一後端處且介於主體711的最右側的第一內部縱向壁715f的該後端與主體711的外側壁717之後側壁717b之間，該第四連接管787f連接位在主體711的最右側的第一內部縱向壁715f之左側的寬管784的一後端至主體711的最右側的第一內部縱向壁715f之一窄管786之一後端。其中之一第五連接管787g可形成在主體711的每一第三內部縱向壁715h的一後端處且介於主體711的每一第三內部縱向壁715h的該後端與主體711的一第一內部連接壁719a之間，該第五連接管787g連接位在主體711的右側第一內部縱向壁715f處一窄管786的一後端，並接合主體711的該第一內部連接壁719a之該第一端至主體711的一左側第二內部縱向壁715g處的寬管784之一後端，並接合主體711之該第一內部連接壁719a的該第二端。其中之一第六連接管787h可形成在主體711的每一第四內部縱向壁715i的一前端處且介於主體711的每一第四內部縱向壁715i的該前端與主體711的一第二內部連接壁719b之間，該第六連接管787h連接位在主體711的右側一第二內部縱向壁715g處的一窄管786的一前端，以接合主體711該第二內部連接壁719b的該第二端至位在主體711的左側第一內部縱向壁715f的一寬管784的一前端，接合主體711的該內部連接壁719b的該第一端。寬管784、窄管786、第一連接管787c、第二連接管787d、第三連接管787e、第四連接管787f、第五連接管787g、第六連接管787h可形成一閉環。

如第27圖所示，第三替代方案之第二型微型熱導管700更可包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784、窄管786、第一連接管787c、第二連接管787d、第三連接管787e、第四連接管787f、第五連接管787g、第六連接管787h中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在第一端7001處及第二端7002處寬管784、窄管786的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784、窄管786、第一連接管787c、第二連接管787d、第三連接管787e、第四連接管787f、第五連接管787g、第六連接管787h的內部表面中其它區域之粗糙度。

如第27圖所示，第三替代方案之第二型微型熱導管700的第一端7001可接合至一熱區792上及具有一第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784、窄管786、第一連接管787c、第二連接管787d、第三連接管787e、第四連接管787f、第五連接管787g、第六連接管787h流動，以進行熱循環。

第四種替代方案之第二型微型熱導管的揭露說明

第28圖為本發明實施例在x-y平面上第四態樣(替代方案)之第二型微型熱導管的上視圖。如第28圖所示，第四種替代方案之第二型微型熱導管700可包括銅質或鋁質的一主體711，其具有(1)多個內部縱向壁715，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，(2)多個外側壁717，其寬度w15介於50µm至1000µm之間且環繞著主體711之內部縱向壁715。

另外，如第28圖所示，在第四替代方案之第二型微型熱導管700中，其中之一寬管784及其中之一窄管786可形成在主體711之每一內部縱向壁715的二相對側上，沿著y方向延伸的其中之一寬管784之寬度(或直徑)w12介於20µm至200µm之間，且沿著y方向延伸的其中之一窄管786之寬度(或直徑)w13介於10µm至100µm之間，其中之一寬管784之寬度(或直徑)與其中之一窄管786之寬度(或直徑)的比值可介於2至40之間。二個以x方向延伸的連接管787可分別沿著主體711的外側壁717的前側壁717a及後側壁717b形成，其中前端的一連接管787可連接每一寬管784及窄管786的一前端，而後端的連接管787可連接每一寬管784及窄管786的一後端，寬管784、窄管786及二個連接管78形成一閉環。

如第28圖所示，第四替代方案之第二型微型熱導管700更可包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784、窄管786及連接管787中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在第一端7001處及第二端7002處寬管784、窄管786的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784、窄管786及連接管787的內部表面中其它區域之粗糙度。

如第28圖所示，第四替代方案之第二型微型熱導管700的第一端7001可接合至一熱區792上及具有一第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784、窄管786及連接管787循環流動，以進行熱循環。

第五種替代方案之第二型微型熱導管的揭露說明

第29圖為本發明實施例在x-y平面上第五態樣(替代方案)之第二型微型熱導管的上視圖。如第29圖所示，第五種替代方案之第二型微型熱導管可包括前端微型熱導管700a及後端微型熱導管700b，其每個微型熱導管700a及700b具有與第25圖中第一態樣(替代方案)之第二型微型熱導管相似的結構，其中第五態樣(替代方案)之第二型微型熱導管可包括一中間側壁717c作為第25圖中前端微型熱導管700a的外側壁717之後側壁717b及作為後端微型熱導管700b的外側壁717之後側壁717b，第25圖中與第29圖中相同元件符號的揭露說明可參考第25圖中的揭露說明，其二者的差異為氣泡形成增加區768可不在第一端7001處的寬管784及窄管786的內部表面上形成，及在第29圖之後端微型熱導管700b中，其氣泡形成增加區768可不在第二端7002處的寬管784及窄管786的內部表面上形成。

如第29圖所示，在第五態樣(替代方案)之第二型微型熱導管中，後端微型熱導管700b的第一端7001及前端微型熱導管700a的第二端7002可接合至一熱區792上及後端微型熱導管700b的一第二端7002及前端微型熱導管700a的第一端7001接合在多個冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784、窄管786及連接管787循環流動，以進行熱循環。

第六種替代方案之第二型微型熱導管的揭露說明

第30圖為本發明實施例在x-y平面上第六態樣(替代方案)之第二型微型熱導管的上視圖。如第30圖所示，第六種替代方案之第二型微型熱導管可包括前端微型熱導管700c及後端微型熱導管700d，其中每個微型熱導管700a及700b具有與第27圖中第三態樣(替代方案)之第二型微型熱導管相似的結構，其中第六態樣(替代方案)之第二型微型熱導管可包括一中間側壁717c作為第27圖中前端微型熱導管700c的外側壁717之後側壁717b及作為後端微型熱導管700d的外側壁717之後側壁717b，第27圖中與第30圖中相同元件符號的揭露說明可參考第27圖中的揭露說明，其二者的差異為氣泡形成增加區768可不在第一端7001處的寬管784及窄管786的內部表面上形成，及在第29圖之後端微型熱導管700d中，其氣泡形成增加區768可不在第二端7002處的寬管784及窄管786的內部表面上形成。

如第30圖所示，在第六態樣(替代方案)之第二型微型熱導管中，後端微型熱導管700d的第一端7001及前端微型熱導管700c的第二端7002可接合至一熱區792上及後端微型熱導管700d的一第二端7002及前端微型熱導管700c的第一端7001接合在多個冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784、窄管786、第一連接管787c、第二連接管787d、第三連接管787e、第四連接管787f、第五連接管787g、第六連接管787h循環流動，以進行熱循環。

第七種替代方案之第二型微型熱導管的揭露說明

第31圖為本發明實施例在x-y平面上第七態樣(替代方案)之第二型微型熱導管的上視圖。如第30圖所示，第七種替代方案之第二型微型熱導管可包括相互連接的前端微型熱導管700e及後端微型熱導管700f，其中前端微型熱導管700e具有與第26圖中第二態樣(替代方案)之第二型微型熱導管相似的結構，第26圖中與第31圖中相同元件符號的揭露說明可參考第26圖中的揭露說明，其二者的差異為第26圖中第二態樣(替代方案)之第二型微型熱導管之第二窄管786b可不形成在第31圖中的前端微型熱導管700e中，但在第七種替代方案之第二型微型熱導管中，其主體711更可具有一後端微型熱導管700f，其中前端微型熱導管700e的最左邊寬管784a的後端連接其後端微型熱導管700f，且前端微型熱導管700e的最右邊第一窄管786a的後端連接其後端微型熱導管700f。另外，前端微型熱導管700e的氣泡形成增加區768可不在第一端7001處的前端微型熱導管700e的之寬管784及窄管786的內部表面上形成。

如第31圖所示，第七種替代方案之第二型微型熱導管700可包括銅質或鋁質的後端微型熱導管700f之一主體711，其更具有(1)多個第四內部縱向壁715j，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間且具有一後端接合主體711的第三內部縱向壁715e，及(2)多個第五內部縱向壁715k，每一個沿著y方向延伸且其寬度w14介於5µm至30µm之間，其中主體711的外側壁717之寬度w15介於50µm至1000µm之間且環繞著主體711之第一、第二、第三、第四及第五內部縱向壁715c, 715d, 715e, 715j及715k，其中主體711之每一第五內部縱向壁715k可介於主體711之二相鄰第四內部縱向壁715j之間且接合主體711的外側壁717的後側壁717b。

為了更詳細地說明，在第七種替代方案之第二型微型熱導管700的後端微型熱導管700f中，如第31圖所示，第七種替代方案之第二型微型熱導管700中，其中之一寬管784b及其中之一第三窄管786c可形成在主體711的每一第一內部縱向壁715f的相對二側，其中之一寬管784b及其中之一第三窄管786c可形成在主體711的每一第五內部縱向壁715k的相對二側，每一寬管784b可沿著y方向延伸且其寬度(或直徑)w12介於20µm至200µm之間，其中最右邊的寬管784b之前端連接至最右邊第一窄管786a的後端，每一第三窄管786c可沿著y方向延伸(即與每一寬管784b平行)且其寬度(或直徑)w13介於10µm至100µm之間，其中最左邊的第三窄管786c之前端連接至最左邊第一寬管784a的後端，每一寬管784a及寬管784b的寬度(或直徑)與每一第三窄管786a及786c的寬度(或直徑)的比值係介於2至40之間，其中之一第三連接管787g可形成在主體711的第四內部縱向壁715j之一後端與主體711的外側壁717之後側壁717b之間，第三連接管787g連接位在主體711的一右側的每一第四內部縱向壁715j之其中一寬管784b一後端至主體711的一左側的每一第四內部縱向壁715j之其中第三窄管786c一後端。其中之一第四連接管787h可形成在介於主體711的每一第五內部縱向壁715k之一前端之間及位在主體711的每一第五內部縱向壁715k之前端與主體711的第三內部縱向壁715e之間，第四連接管787h連接位在主體711的每一第五內部縱向壁715k左側處的寬管784b的一前端至主體711的每一第五內部縱向壁715k右側的第三窄管786c的一前端。寬管784a、寬管784b、第一窄管786a、第三窄管786c、第一連接管787a、第二連接管787b、第三連接管787g、第四連接管787h可形成一閉環。

如第31圖所示，第七替代方案之第二型微型熱導管700更可包括一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)填入及封閉在寬管784a、寬管784b、第一窄管786a、第三窄管786c、第一連接管787a、第二連接管787b、第三連接管787g、第四連接管787h中，且一個(或多個)氣泡形成增加區768(bubble-formation enhancement regions)(即是比較粗糙的區域)位在前端微型熱導管700e的第二端7002處之寬管784a及第一窄管786a的一內部表面上及位在後端微型熱導管700f的第一端7001處之第三窄管786c的一內部表面上，以增加液體732形成蒸氣氣泡的能力，其中每一氣泡形成增加區768之表面粗糙度大於每一寬管784a、寬管784b、第一窄管786a、第三窄管786c、第一連接管787a、第二連接管787b、第三連接管787g、第四連接管787h的內部表面中其它區域之粗糙度。

如第31圖所示，第七替代方案之第二型微型熱導管700中，前端微型熱導管700e的第二端7002及後端微型熱導管700f的第一端7001可接合至一熱區792上及前端微型熱導管700e的第一端7001及後端微型熱導管700f的第二端7002接合在一冷區793上，該熱區792可經由熱源(例如是半導體積體電路晶片)產生熱並從熱區792吸收熱，並至冷區793釋放熱量，因此，與第24A圖至第24C圖中相同的理由，液體732可在其寬管784a、寬管784b、第一窄管786a、第三窄管786c、第一連接管787a、第二連接管787b、第三連接管787g、第四連接管787h循環流動，以進行熱循環。

第二型微型熱導管的製程說明揭露

第二型微型熱導管的製程之第一舉例揭露

第32A圖至第32F圖為本發明實施例製造第一態樣至第七態樣之第二型微型熱導管的製程剖面示意圖，其中第32E圖為第一舉例之第25圖至第31圖的每一圖示中沿著P-P線的剖面示意圖，而第32F圖為第一舉例之第25圖至第30圖的每一圖示中沿著Q-Q線的剖面示意圖。如第32A圖及第32F圖所示，一金屬板702(例如是厚度介於5µm至100µm之間的銅箔或銅層)可經由使用一膠層748層壓在一暫時基板746上，其中暫時基板746可以是矽晶圓或基板、陶瓷基板、塑膠基板、玻璃面板或基板或金屬基板。接著厚度介於0.1µm至5µm之間的一金屬層704(例如是鎳、銀、鈷、鐵或鉻)可電鍍形成在金屬板702上，金屬板702及金屬層704被形成作為第25圖至第31圖中第一至第七替代方案中的每一第二型微型熱導管700之第一型骨架7941的一底部金屬板7041。接著，如第32A圖所示，第25圖至第31圖中第一至第七替代方案中的每一第二型微型熱導管700之氣泡形成增加區768可形成在金屬層704上，經由旋塗方式將第一光阻層(未繪示)形成在金屬層704上，然後使用光刻製程(即曝光和顯影技術)圖案化形成多個開口以曝露出金屬層704。接著，電鍍多個微金屬凸塊772(例如是鎳、銀、金、鉑、鈷、鐵或鉻等金屬)在金屬層704上及在光阻層的多個開口中，接著移除一光阻層以曝露出未在微金屬凸塊772下方的金屬層704。

接著，如第32B圖及第32F圖所示，具有高縱橫比的第二光阻層753(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層704上，然後經由使用光刻製程(即曝光和顯影技術)圖案化形成多個開口曝露出金屬層704的多個第一區域。接著，厚度介於30µm至800µm之間或介於50µm至800µm之間的一銅質的金屬層776可電鍍在金屬層704的多個第一區域上且在第二光阻層753的多個開口中。接著，電鍍厚度介於0.1µm至5µm之間一金屬層778(例如是鎳、銀、金、鉑、鈷、鐵或鉻等金屬)在金屬層776上且在第二光阻層753的多個開口中，接著，電鍍厚度介於5µm至50µm之間一銲料層(含錫合金) 在金屬層778上且在第二光阻層753的多個開口中。接著將第二光阻層753移除，如第32C圖所示，以曝露出金屬層704的多個未在金屬層776下方的第二區域(其包括氣泡形成增加區768)。

接著，如第32C圖及第32F圖所示，金屬層776可選擇性地使用濕蝕刻製程從金屬層776的側壁上部分移除，此濕蝕刻製程包括一溶劑(包含水、NH ₃(胺)及CuO(氧化銅))，到目前為止，第25圖及第31圖中第一至第七替代方案中的每一第二型微型熱導管之第一型骨架7941可形成完成，在第32C圖至第32F圖中的元件號碼715所代表的每一元件可以是第25圖至第31圖中主體711的第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715中的其中之一，及主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715可形成具有第一型骨架7941的金屬層776之一第一片(塊)，且第一型骨架7941的金屬層778之一第二片(塊)對齊第一型骨架7941的金屬層776之一第一片(塊)。在第27圖及第30圖中第三替代及第六替代方案中的第二型微型熱導管700中，主體711中的每一第一及第二內部連接壁719a及719b可被形成，每一內部連接壁719a及719b具有第一型骨架7941的金屬層776之一第三片(塊)及第一型骨架7941的金屬層778之一第三片(塊)對齊第一型骨架7941的金屬層776之第三片(塊)。因此，第二型骨架7942之隔牆781及底部金屬板7041可在第二型骨架7942中形成多個管道結構791，在第一至第七替代方案中每一第二型骨架7942中，在第一型骨架7941中的每一管道結構791可經由主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715被分割/切割，及在本案例中第三替代方案中，及經由主體711中的第一及第二內部連接壁719a及719b分割/切割產生在第25圖至第31圖中的寬管784、寬管784a、寬管784b、窄管786、窄管786a、窄管786b、連接管787、第一接管787a、第二接管787b、第一至第四連接管787c-787f或第一至第四連接管787a, 787b, 787g及787h，每一在第32C圖至第32F圖中的每一元件號碼784可代表第25圖至第31圖中寬管784或784a，每一在第32C圖至第32F圖中的每一元件號碼786可代表第25圖至第31圖中窄管786或786a。另外，每一隔牆781的切割線7811沿著每一隔牆781延伸，其中切割線7811的寬度w16介於50µm至150µm之間，用以保留在後續製程中切割，以製造出用於每一第一至第七替代方案中的多個第二型微型熱導管。

接著，如第32D圖及第32F圖所示，第一型骨架7941可作為一底部骨架，一選擇性的步驟，一液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)可填入在底部骨架7941的管道結構791中(圖中僅繪示一個)，接著頂部及底部骨架7941及頂部金屬板783可被放置在一封閉的腔室中(圖中未繪示)，且將液體732的蒸汽吹入腔室中，以排斥或趕出來自封閉腔室的空氣，其中頂部金屬板783可以是厚度介於5µm至100µm之間的銅層，接著，此選擇性的步驟被執行以填入液體732至底部骨架7941的管道結構791中，接著頂部金屬板783可放置及接觸底部骨架7941的銲料層779。接著，在低於液體732沸點的溫度下且在一封閉腔室中執行一超音波壓縮(ultrasonic compression)接合製程使頂部金屬板783及底部骨架7941的銲料層779接合產生多個銲料接點7791，例如是厚度介於5µm至100µm之間的含錫合金層，每一銲料接點7791接合頂部金屬板783至底部骨架7941的第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715、底部骨架7941的隔牆781及/或底部骨架7941的第一及第二內部連接壁719a及719b。例如，在此案例中，該液體732為水時，該超音波壓縮接合製程可在溫度介於80°C至90°C之間中在封閉腔室下執行，使頂部金屬板783接合至底部骨架7941的銲料層779。若該液體732為甲醇(methanol)時，該超音波壓縮接合製程可在溫度介於5°C至20°C之間中在封閉腔室下執行，使頂部金屬板783接合至底部骨架7941的銲料層779。若該液體732為乙醇(ethanol)時，該超音波壓縮接合製程可在溫度介於65°C至75°C之間中在封閉腔室下執行，使頂部金屬板783接合至底部骨架7941的銲料層779。因此，在底部骨架7941的管道結構791可被頂部金屬板783覆蓋及封閉形成一管道結構7911，頂部金屬板783及底部骨架7941可移出該封閉腔室，接著暫時基板746及膠層748可從底部骨架7941的金屬板702的外表面上移除。接著，執行一機械切割，沿著底部骨架7941的隔牆781中的切割線7811切割頂部金屬板783、底部金屬板7041及底部骨架7941的隔牆781，產生如第25圖至第31圖、第32E圖及第32F圖中的多個單元，其中底部骨架7941的每一隔牆781可切割成相對應二個相鄰單元的二個外側壁717。

如第32E圖及第32F圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在形成在頂部金屬板783上、底部金屬板783及底部骨架7941的外側壁717，以形成第一種至第七種替代方案之第二型微型熱導管700。因此該液體732可被封閉在管道結構7911中，此管道結構7911被用作為第一種至第七種替代方案之第二型微型熱導管700中的蒸汽室，在第一種至第七種替代方案之第二型微型熱導管700中，，在管道結構7911中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)。

如第32E圖及第32F圖所示，在第25圖至第31圖中的第一種至第七種替代方案之第二型微型熱導管700，每一氣泡形成增加區768中的每一微型金屬凸塊772的寬度介於0.5µm至10µm之間且厚度(或高度)介於0.5µm至5µm之間，且每一氣泡形成增加區768中的二相鄰微型金屬凸塊772之間的空間介於0.5µm至5µm之間，主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715的金屬層776之第一片(塊)的寬度w14介於5µm至30µm之間，主體711中的每一外側壁717之第二片(塊)的寬度w15介於50µm至1000µm之間，主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715的總垂直厚度介於30µm至800µm之間或介於50µm至800µm之間，其底部金屬板7042的厚度介於5µm至100µm之間。

第二型微型熱導管的製程之第二舉例揭露

第33A圖至第33D圖、第32E圖及第32F圖為本發明實施例製造第一態樣至第七態樣之第二型微型熱導管的製程剖面示意圖，其中第25圖至第31圖為第二舉例之第32E圖之步驟的上視圖，其中第32E圖為第二舉例之第25圖至第31圖的每一圖示中沿著P-P線的剖面示意圖，而第32F圖為第二舉例之第25圖至第30圖的每一圖示中沿著Q-Q線的剖面示意圖。第33B-1圖為本發明實施例製造第26圖示中第二態樣之第二型微型熱導管的製程中在第33B圖步驟中的上視圖，其中第33B圖為第33B-1圖中沿著R-R線的剖面示意圖。第33D-1圖為本發明實施例製造第26圖示中第二態樣之第二型微型熱導管的製程中在第33D圖步驟中的上視圖，其中第33D圖為第33D-1圖中沿著S-S線的剖面示意圖。第32A圖至第32F圖、第33A圖至第33C圖、第33B-1圖與第33C-1圖中所示的相同圖號所表示的元件，可以使用相同的元件號碼，第33A圖至第33C圖、第33B-1圖與第33C-1圖中相同圖號所表示的元件的規格(及揭露說明)可以參考第32A圖至第32F圖中所示的元件的規格(及揭露說明)。如第33A圖所示，一金屬板702(例如是厚度介於5µm至100µm之間的銅箔或銅層)可經由使用一膠層748層壓在一暫時基板上，其中暫時基板可以是矽晶圓或玻璃面板。接著厚度介於0.1µm至5µm之間的一金屬層704(例如是鎳、銀、鈷、鐵或鉻)可電鍍形成在金屬板702上，金屬板702及金屬層704被形成作為第25圖至第31圖中第一至第七替代方案中的每一第二型微型熱導管700之第二型骨架7942的一底部金屬板7041。接著，第25圖至第31圖中第一至第七替代方案中的每一第二型微型熱導管700之氣泡形成增加區768可形成在金屬層704上，經由第32A圖中所示的步驟，接著，高縱橫比的第二光阻層753(其厚度介於20µm至800µm之間)以層壓或旋塗的方式形成在金屬層704上，然後經由使用光刻製程(即曝光和顯影技術)圖案化形成多個開口曝露出金屬層704的多個第一區域。接著，金屬層776、778及銲料層779可依序的電鍍在在金屬層704的多個第一區域上方且在第二光阻層753的多個開口中，如第32B圖所示。接著將第二光阻層753移除，如第33B圖所示，以曝露出金屬層704的多個未在金屬層776下方的第二區域(其包括氣泡形成增加區768)。接著，如第33B圖、第33B-1圖、第32E圖及第32F圖所示，金屬層776可選擇性地使用濕蝕刻製程從金屬層776的側壁上部分移除，此濕蝕刻製程包括一溶劑(包含水、NH ₃(胺)及CuO(氧化銅))，到目前為止，第25圖及第31圖中第一至第七替代方案中的每一第二型微型熱導管之第二型骨架7942可形成完成，在第33B圖、第33B-1圖、第32E圖及第32F圖中的元件號碼715所代表的每一元件可以是第25圖至第31圖中主體711的第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715中的其中之一，及主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715可形成具有第二型骨架7942的金屬層776之一第一片(塊)，且第二型骨架7942的金屬層778之一第二片(塊)對齊第二型骨架7942的金屬層776之一第一片(塊)。在第27圖及第30圖中第三替代及第六替代方案中的第二型微型熱導管700中，主體711中的每一第一及第二內部連接壁719a及719b可被形成，每一內部連接壁719a及719b具有第二型骨架7942的金屬層776之一第三片(塊)及第二型骨架7942的金屬層778之一第三片(塊)對齊第二型骨架7942的金屬層776之第三片(塊)。因此，第二型骨架7942之隔牆781及底部金屬板7041可在第二型骨架7942中形成多個管道結構791，在第一至第七替代方案中每一第二型骨架7942中，在第二型骨架7942中的每一管道結構791可經由主體711中的每一第一內部縱向壁(715a, 715f)、第二內部縱向壁(715b, 715g)、第三內部縱向壁(715c, 715h)、第四內部縱向壁(715d, 715i, 715j)或第五內部縱向壁(715e, 715k)或內部縱向壁715被分割/切割，及在本案例中第三替代方案中，及經由主體711中的第一及第二內部連接壁719a及719b分割/切割產生在第25圖至第31圖中的寬管784、寬管784a、寬管784b、窄管786、窄管786a、窄管786b、連接管787、第一接管787a、第二接管787b、第一至第四連接管787c-787f或第一至第四連接管787a, 787b, 787g及787h，每一在第33B圖至第33C圖中的每一元件號碼784可代表第25圖至第31圖中寬管784或784a，每一在第33B圖至第33C圖中的每一元件號碼786可代表第25圖至第31圖中窄管786或786a。在第二型骨架7942中，每一管道結構791可連接二個空缺709a(經由穿孔)形成在一隔牆781中(即是位在每一管道結構791左側的位置)，另外二個第一型通道709(未在第25圖至第31圖中繪示)可形成在一隔牆781中且在金屬層704上方，且每一第一型通道709可連接二個空缺709a至每一個管道結構791，在本案例中，每一第一型通道709可以是長方形，每一第一型通道709的寬度w9可介於10µm至50µm之間。

或者，在二個空缺709a設在相對二側的案例中，連接至如第33B-1圖中每一管道結構791的二個空缺709a可分別形成在二個隔牆781中(位在每一管道結構791的相對二側)，即位在管道結構791的左側及右側，以及二個第一型通道709可分別形成在二個隔牆781中，其中每一第一型通道709可連接空缺709a至每一每一管道結構791且其形狀可以是一直線通道。或者，設置在相對二側的二個空缺709a中，位在每一管道結構791左側處一第一隔牆781中的第一型通道709可重新設計如第11A圖中的第二型通道709，其中在第一個隔牆781中之第二型通道709的最後一個第一個橫斷面7091之右端連接至每一管道結構791，且位在每一管道結構791右側處一第二隔牆781中的第一型通道709可重新設計如第11C圖中的第二型通道709，其中在第二個隔牆781中之另一第二型通道709的最後一個第三個橫斷面7191之左端連接至每一管道結構791。或者，設置在相對二側的二個空缺709a中，位在每一管道結構791左側處一第一隔牆781中的第三型通道709可重新設計如第11B圖中的第三型通道709，其中在第一個隔牆781中之第三型通道709的最右側一個第一個或第二個縱向截面(縱切部)7096或7097之對應的後端或前端連接至每一管道結構791，且位在每一管道結構791右側處一第二隔牆781中的第一型通道709可重新設計如第11D圖中的第三型通道709，其中在第二個隔牆781中之另一第三型通道709的最左邊一個第三個或第四個縱向截面(縱切部)7196或7197之對應的後端或前端連接至每一管道結構791。

如第33B圖及第33B-1圖所示，每一隔牆781的一切割線7812沿著每一隔牆781延伸，且在同一案例中，該切割線7812通過在每一隔牆781中的一個或二個空缺709a，其中該切割線7812的寬度w17可介於100µm至1000µm之間並保留至後續製程中切割，以形成多個第二型微型熱導管。

接著，如第33C圖所示，第二型骨架7942可用作為一底部骨架及一頂部金屬板7831(例如厚度介於5µm至100µm之間的銅層)可提供放置且接觸在底部骨架7942的銲料層779上，其中在頂部金屬板7831中的每一開口783a可對齊底部骨架7942的一隔牆781中之一空缺709a，接著，可執行一熱壓接合製程使頂部金屬板7831接合底部骨架7942的銲料層779產生多個銲料接點7791(例如是厚度介於5µm至100µm之間的含錫合金)，每一個銲料接點7791接合頂部金屬板7831至底部骨架7942的第一、第二、第三、第四或第五內部縱向壁715a, 715b, 715c, 715d, 715e, 715f, 715g, 715h, 715i, 715j、715k或底部骨架7942的內部縱向壁715、底部骨架7942的一個(或多個)隔牆781及/或底部骨架7942的一個(或多個)第一及第二內部連接壁719a及719b。

底部骨架7942的銲料層779及金屬層778可以不形成，可在溫度介於300°C至350°C之間的條件下執行一直接接合製程或銅接合銅(copper-to-copper) 製程，時間介於10至60分鐘，以接合頂部金屬板7831至底部骨架7942的銅質金屬層776，直到頂部金屬板7831與底部骨架7942的銅金屬層776之間的銅金屬相互擴散而接合，銅質的頂部金屬板7831可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7942的銅質金屬層776之第一塊(片)(作為底部骨架7942的第一、第二、第三、第四或第五內部縱向壁715a, 715b, 715c, 715d, 715e, 715f, 715g, 715h, 715i, 715j、715k或底部骨架7942的內部縱向壁715、底部骨架7942的一個(或多個)隔牆781)，銅質的頂部金屬板7831可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7942的銅質金屬層776之第二塊(片)(作為底部骨架7942的一個(或多個隔牆781))，銅質的頂部金屬板7831可直接地經由銅接合銅相互擴散(copper-to-copper inter-diffusion)接合底部骨架7942的銅質金屬層776之第三塊(片)(作為底部骨架7942的第一及第二內部連接壁719a及719b)，因此，在底部骨架7942中的每一通道結構7831可被頂部金屬板7831覆蓋，以形成被頂部金屬板7831及底部骨架7942所封閉的一通道結構7911。

接著，如第33D圖及第33D-1圖所示，頂部金屬板7831及底部骨架7942可被放置在一封閉的腔室中(圖中未繪示)，填入(吹入)液體732(例如是水、乙醇、甲醇或含有上述物質的溶液)的蒸汽至封閉的腔室中，以排斥或趕出來自封閉腔室的空氣，接著，依下列路徑將液體732注入或填入每一通道結構7911中，(1)在頂部金屬板7831的的一特定開口783a，(2)在底部骨架7942的隔牆781中二個空缺(vacancies)709a中的特定一個(位在特定開口783a下方)，及(3)在底部骨架7942的隔牆781中的一特定通道709(第一、第二或第三型通道709中的一種)且連接著特定空缺709a至每一通道結構7911。接著，頂部金屬板7831及底部骨架7942可在溫度介於100°C至120°C之間的條件下加熱，使液體732在每一通道結構7911中蒸發且在每一通道結構7911中的空氣可依下列路徑被清除，(1)在底部骨架7942的二相對應隔牆781中的二個通道(第一、第二或第三型通道中的其中二種)及所連接的每一通道結構7911，(2)在底部骨架7942的二相對應隔牆781中的二個空缺709a及經由對應的二個第一型、第二型或第三型通道709所連接的每一通道結構7911，及(3)垂直位在二相對應空缺709a上方且在頂部金屬板7831中的二個開口783a。接著，液體732可依序再填入(或注入)至每一通道結構7911中，(1)特定的一開口783a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在液體732的沸點之下，例如，在此案例中，此液體732為水時，液體732可依序再填入(或注入)至每一通道結構7911中，(1)特定的一開口783a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在85°C至95°C之間。例如，在此案例中，此液體732為甲醇時，液體732可依序再填入(或注入)至每一通道結構7911中，(1)特定的一開口783a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在5°C至20°C之間。在此案例中，此液體732為乙醇時，液體732可依序再填入(或注入)至每一通道結構7911中，(1)特定的一開口783a，(2)二個空缺709a中的特定一個，及(3)特定的一通道709(第一、第二或第三型通道709中的一種)，填入液體732係在封閉腔室中且溫度在65°C至75°C之間。接著，一聚合物(未繪示)可填入至在底部骨架7942的隔牆781中二個空缺709a及通道709(第一、第二或第三型通道709中的一種)中，以封閉每一通道結構7911，接著，頂部金屬板7831及底部骨架7942可移出封閉的腔室，接著，一可選擇性的步驟，暫時基板746及膠層748可從底部骨架7942的金屬板702之外表面上移除。

接著，如第33D圖及第33D-1圖所示，頂部金屬板7831可具有多個壓縮密封區域(compressive seal regions)709b，每一個壓縮密封區域709b橫跨在底部骨架7942之隔牆781的一通道709(第一、第二或第三型通道709中的一種)上方，其中每一壓縮密封區域709b的寬度w11可介於100µm至500µm之間，頂部金屬板7831可在每一壓縮密封區域709b上被壓迫/壓下，以密封每一通道709(第一、第二或第三型通道709中的一種)，接著，該可選擇的製程可被執行，從底部骨架7942的金屬板702的外表面上移除該暫時基板746及膠層748。接著，執行一機械切割，沿著頂部金屬板7831及底部骨架7942的隔牆781的垂直地對齊切割線7812，切割頂部金屬板7831及底部骨架7942的隔牆781，產生多個單元，每一底部骨架7942的隔牆781可被切割產生相對應二個相鄰單元的二個外側壁717。

接著，如第32E圖及第32F圖所示，在每一單元中，厚度介於1µm至15µm之間的一金屬層738(例如銅或鎳)可電鍍在每一外圍牆的外表面上，例如形成在頂部金屬板7831上、形成在底部金屬板7041上及底部骨架7941的外側壁717上，以形成第一種至第七種替代方案之第二型微型熱導管700。因此該液體732可被封閉在通道結構7911中，此通道結構7911被用作為第一種至第七種替代方案之第二型微型熱導管700中的蒸汽室，在第一種至第七種替代方案之第二型微型熱導管700中，通道結構7911中的總壓力(即是蒸氣壓)可小於20千帕 (kilopascals, kPa)或5 kPa(在攝氏溫度的25°C下)，且液體732的蒸氣分壓可以大於其通道結構7911中總氣體壓力的99%或95%。

堆疊單元結構的揭露說明

1. 第一型堆疊單元結構的製程及其結構

第34A圖至第34E圖為本發明實施例在x-z平面上形成第一型堆疊單元的製程剖面示意圖。第34F圖為本發明實施例在y-z平面上第一型及第二型堆疊單元的剖面示意圖。第34A圖所示，提供一暫時基板589(可以是玻璃基板或矽基板589)及一犠牲接合層591形成在暫時基板589上，該犠牲接合層591可具有使玻璃基板或矽基板589容易在隨後的製程上從犧牲接合層591上剝離或移除，例如犠牲接合層591可以是光至熱轉換(Light-To-Heat Conversion)材質，且經由絲網印刷方式、旋塗方式或膠合黏貼方式形成在玻璃基板或矽基板589上，接著加熱固化或乾燥，該犠牲接合層的厚度大於1微米或是介於0.5微米至2微米之間，該LTHC的材質可以是在溶劑混合物中包含炭黑和粘合劑的液體墨水。

接著，如第34A圖所示，多個ASIC晶片398(圖中僅繪示一個，且具有與第3B圖中的第二型半導體IC晶片100相同的揭露說明)，每一個ASIC晶片398可包括一半導體基板2的背面黏貼在暫時基板590的犠牲接合層591上，每一ASIC晶片398可以是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元(micro-control-unit (MCU))IC晶片或DSP IC晶片。或者，每一ASIC晶片398可被如第7B圖中第二型子系統模組190所取代，其可包括位在其背面上，ASIC晶片399的底部表面黏貼在暫時基板590的犠牲接合層591上。另外，多個VTV連接器467(每一個具有與如第4B圖中第二型VTV連接器467相同的揭露說明)，且每一個VTV連接器467具有絕緣介電層357位在其背面貼合在暫時基板590的犠牲接合層591上，且位在VTV連接器467背面上的微金屬凸塊或接墊35貼合在暫時基板590的犠牲接合層591上。另外，可提供多個偽半導體晶片(dummy semiconductor chips)367(由矽製成的晶片)，如第34F圖所示，其每一偽半導體晶片367的底部表面貼合在暫時基板590的犠牲接合層591上。

接著，如第34B圖及第34F圖所示，一聚合物層92(或絕緣介電層)可填入每二相鄰ASIC晶片398(或取代ASIC晶片398的子系統模組190)之間、填入VTV連接器467及填入偽半導體晶片367之間的間隙中，且經由旋塗或網版印刷、滴注或灌模的方式覆蓋絕緣介電層257、覆蓋每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34、覆蓋絕緣介電層257、覆蓋每一VTV連接器467的微金屬凸塊或接墊34及覆蓋每一偽半導體晶片367的上表面，此聚合物層92可以是例如包括聚醯亞胺、苯基環丁烯(BenzoCycloButene (BCB))、聚對二甲苯、以環氧樹脂為基底之材質或化合物、光感性環氧樹脂SU-8或彈性體或矽膠(silicone)，該聚合物層例如可以是光阻型聚醯亞胺/PBO PIMEL™由日本Asahi Kasei公司提供，或是由日本Nagase ChemteX所提供之環氧樹脂基底的灌模材料或樹脂。

接著，如第34C圖及第34F圖所示，執行一CMP、研磨或拋光等方式，移除聚合物層92的一頂部部分，以平坦聚合物層92的一上表面、以平坦每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34之銅層32的上表面、以平坦每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的絕緣介電層357之上表面、以平坦每一VTV連接器467的絕緣介電層257之上表面及以平坦每一偽半導體晶片367的上表面，因此，聚合物層92的上表面、ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34之銅層32的上表面、每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的絕緣介電層357之上表面、每一VTV連接器467的絕緣介電層257之上表面及每一偽半導體晶片367的上表面可被曝露。

接著，如第34D圖及第34F圖所示，FISD 101可形成在聚合物層92的上表面、ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34之銅層32的上表面、每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的絕緣介電層357之上表面、每一VTV連接器467的絕緣介電層257之上表面及每一偽半導體晶片367的上表面，該FISD 101可包括：(1)一個(或多個)交互連接線金屬層27耦接至每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的第一型微金屬凸塊或接墊34，以及每一VTV連接器467的微金屬凸塊或接墊34，及(2)每二相鄰交互連接線金屬層27之間的一個(或多個)聚合物層42(絕緣介電層)，聚合物層42位於最底層交互連接線金屬層27及一平坦表面(由聚合物層92的上表面、ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34之銅層32的上表面、每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的絕緣介電層357之上表面及每一VTV連接器467的絕緣介電層257之上表面構成)之間，，或聚合物層42位在最頂層交互連接線金屬層27之上，其中最頂層交互連接線金屬層27可被圖案化具有多個金屬接墊位在最頂層聚合物層42中多個開口42a的底部。每一交互連接線金屬層27可包括：(1)厚度介於0.3µm至20µm之間的一銅層40，其較低的部分位在聚合物層42之開口中，且其較高的部分則位在聚合物層42上方，(2) 厚度介於1nm至20nm之間的一黏著層28a(例如是鈦或氮化鈦)位在銅層40之每一較低的部分之底部及側壁上及位在銅層40之每一較高的部分之底部，及(3)一種子層28b(例如是銅)，介於銅層40與黏著層28a之間，其中銅層40之每一較高的部分之側壁沒有被黏著層28a所覆蓋。FISD 101的每一交互連接線金屬層27具有與第3A圖中的第一型半導體晶片100的第二交互連接線結構588之交互連接線金屬層27相同的揭露說明，FISD 101的每一聚合物層42具有與第3A圖中第一型半導體晶片100的第二交互連接線結構588之聚合物層42相同的揭露說明，FISD 101的每一交互連接線金屬層27可水平延伸橫跨每一ASIC晶片398(或取代ASIC晶片398的子系統模組190)的邊界， 每一VTV連接器467的一邊界及每一偽半導體晶片367的一邊界。

接著，如第34D圖及第34F圖所示，排列成矩陣的多個金屬凸塊或接墊580，其分別可以是第1A圖中第一型至第四型微金屬凸塊或接墊34中的其中之一種且具有相同的揭露說明，此金屬凸塊或接墊580具有黏著層26a形成在FISD 101的最頂層交互連接線金屬層27的金屬接墊上，該金屬接墊位在FISD 101的最頂層聚合物層42之開口42a的底部上。

在第34D圖中的玻璃或矽基板589可從犠牲接合層591上剝離分開，例如在此案例中，該犠牲接合層591為LTHC材質而玻璃或矽基板589為玻璃材質，產生一雷射光593(例如是具有波長1064 nm 及輸出功率介於20至50W，且焦點處的光斑直徑為0.3mm之YAG雷射)從玻璃或矽基板589的背面穿過玻璃或矽基板589至犠牲接合層591，並且以例如8.0m/s的速度掃描該犠牲接合層591，如此該犠牲接合層591可被分解且玻璃或矽基板589可以很容易的從犠牲接合層591上分離，接著一黏著剝離帶(未示出)可以貼到犧牲接合層591的保留的底部表面，接著，黏著剝離帶可拉出殘留的犠牲接合層591並黏附在黏著剝離帶上，使每一ASIC晶片398的半導體基板2的底部表面(或取代ASIC晶片398的子系統模組190的底部表面)、每一VTV連接器467的絕緣介電層357之底部表面、每一VTV連接器467的每一微金屬凸塊或接墊35的一底部表面、聚合物層92的一底部表面及偽半導體晶片367的底部表面被曝露及共平面，接著，FISD 101的聚合物層42及聚合物層92可經由雷射切割或機械切割程序被切割或分割成多個單獨的單元(圖中僅繪示一個)，用作為第34E圖及第34F圖中之第一型堆疊單元421。

2. 第二型堆疊單元結構的結構

第34G圖為本發明實施例在x-z平面上第二型堆疊單元的剖面示意圖。如第34G圖所示，第二型堆疊單元結構422具有與第34E圖及第34F圖中第一型堆疊單元結構421相似的結構，在第34G圖中與第34E圖及第34F圖中相同的元件符號，其揭露內容可參考第34E圖及第34F圖中的揭露說明，第一型堆疊單元結構421及第二型堆疊單元結構422二者之間的差異在於第二型堆疊單元結構422更包括多個TPV 158(也就是金屬柱)取代第一型堆疊單元結構421中的每一個VTV連接器467，在第二型堆疊單元結構422中，FISD 101的交互連接線金屬層27可耦接至一個TPV 158至ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34或是耦接至一微金屬凸塊或接墊580，每一TPV 158可垂直地穿過且接觸聚合物層92，其中每一TPV 158可以是銅柱或金屬柱，該TPV 158的厚度介於30µm至200µm之間或介於30µm至800µm之間且最大橫向尺寸(例如是直徑或寬度)介於10µm至200µm之間或介於20µm至100µm之間，每一TPV 158(例如是銅柱或金屬柱)的上表面與聚合物層92的上表面、ASIC晶片398(或取代ASIC晶片398的子系統模組190)的微金屬凸塊或接墊34之銅層32的上表面共平面，且每一TPV 158的底部表面與ASIC晶片398(或取代ASIC晶片398的子系統模組190之ASIC晶片399的底部表面)及聚合物層92的底部表面共平面。

3. 第三型堆疊單元結構的製程及其結構

第35A圖至第35D圖為本發明實施例在x-z平面上形成第三型堆疊單元的製程剖面示意圖。如第35A圖所示，提供一暫時基板590(與第34A圖中的暫時基板590相同的揭露說明)，接著，提供多個微型熱導管700(圖中僅繪示一個)，每一個微型熱導管700可以是第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中第一至第八替代方案中的任一第一型微型熱導管700及第25圖至第31圖中第一至第七替代方案中的任一第二型微型熱導管700，微型熱導管700的底部表面黏貼在暫時基板590的犠牲接合層591上，其中每一微型熱導管700的厚度介於100µm至400µm之間。另外，提供多個VTV連接器467(每一個具有與第4B圖中第二型VTV連接器467相同的揭露說明)，每一個VTV連接器467中位在背面上的絕緣介電層357可黏貼在暫時基板590的犠牲接合層591上，而VTV連接器467中位在背面上的微型金屬凸塊或金屬連接墊35可黏貼在暫時基板590的犠牲接合層591上。

接著，如第35B圖所示，一聚合物層92(即絕緣介電層)可經由例如旋塗、網版印刷、滴注或灌模等方式，將聚合物層92填入至每二相鄰微型熱導管700及VTV連接器467之間的間隙中，且覆蓋微型熱導管700及每一VTV連接器467的微型金屬凸塊或金屬連接墊34及絕緣介電層257上，該聚合物層92具有與第34A圖至第34E圖中第一型堆疊單元421中的聚合物層92相同的揭露說明。

接著，如第35C圖所示，執行一CMP、研磨或拋光等方式，移除聚合物層92的一頂部部分，以平坦聚合物層92的一上表面、每一微型熱導管700的上表面、每一VTV連接器467的絕緣介電層257之上表面及每一VTV連接器467的微型金屬凸塊或金屬連接墊34之銅層32的上表面，因此每一微型熱導管700的上表面、每一VTV連接器467的絕緣介電層257之上表面及每一VTV連接器467的微型金屬凸塊或金屬連接墊34之銅層32的上表面被曝露。

接著，在第35C圖中的玻璃或矽基板589可從犠牲接合層591上剝離分開，其詳細的步驟可參考第34D圖中剝離玻璃或矽基板589的步驟，接著，接著一黏著剝離帶(未示出)可以貼到犧牲接合層591的保留的底部表面，接著，黏著剝離帶可拉出殘留的犠牲接合層591並黏附在黏著剝離帶上，使每一微型熱導管700的底部表面、每一VTV連接器467的絕緣介電層357之底部表面、每一VTV連接器467的絕緣介電層357的一底部表面、每一VTV連接器467的微型金屬凸塊或金屬連接墊35之一底部表面及聚合物層92的一底部表面被曝露及共平面，接著，聚合物層92可經由雷射切割或機械切割的方式被切割或分割成多個單獨的單元(圖中僅繪示一個)，每一單獨的單元用作為第35D圖中第三型堆疊單元423。

4. 第四型堆疊單元結構的結構

第35E圖為本發明實施例在x-z平面上第四型堆疊單元的剖面示意圖。如第35E圖所示，第四型堆疊單元結構424具有與第35D圖中第三型堆疊單元結構423相似的結構，在第35A圖至第35D圖中與第35E圖中相同的元件符號，其揭露內容可參考第35A圖至第35D圖中的揭露說明，第三型堆疊單元結構423及第四型堆疊單元結構424二者之間的差異在於第四型堆疊單元結構424更包括多個TPV 158(也就是金屬柱)取代第三型堆疊單元結構423中的每一個VTV連接器467，每一TPV 158可垂直地延伸穿過聚合物層92，其中每一TPV 158可以是銅柱或金屬柱，該TPV 158的厚度介於30µm至200µm之間或介於30µm至800µm之間且最大橫向尺寸(例如是直徑或寬度)介於10µm至200µm之間或介於20µm至100µm之間，每一TPV 158(例如是銅柱或金屬柱)的上表面與聚合物層92的上表面及每一微型熱導管700的上表面共平面，而每一TPV 158的底部表面與聚合物層92的底部表面及每一微型熱導管700的底部表面共平面。

5. 第五型堆疊單元結構的結構

第36A圖為本發明實施例在x-z平面上第五型堆疊單元的剖面示意圖。第36B圖為本發明實施例在y-z平面上第五型及第六型堆疊單元的剖面示意圖。如第36A圖及第36B圖所示，第五型堆疊單元425可包括：(1)一記憶體模組159(具有與第5B圖中第二型記憶體模組159相同的揭露說明)，其中記憶體模組159可被己知好的記憶體或ASIC晶片397取代，例如是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片、輔助(auxiliary and cooperating (AC))IC晶片、專用I/O晶片、專用控制及I/O晶片、IP (intellectual-property)晶片、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，該己知好的記憶體或ASIC晶片397具有與第3B圖中第二型半導體晶片100相同的揭露說明，將己知好的記憶體或ASIC晶片397翻轉朝下，其中己知好的記憶體或ASIC晶片397可包括類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中，(2)多個VTV連接器467，每一個VTV連接器467具有與第4B圖中第二型VTV連接器467相同的揭露說明，將VTV連接器467翻轉朝下，(3)多個由銅板或鋁板所製成的金屬板567，其中每一金屬板567可以是長方體形狀且其一側表面朝向記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)，金屬板567具有一寬度垂直於每一金屬板567的表面，其中每一金屬板567的側表面可在其頂部和底部分別具有兩個縱向邊界，每一個邊界延伸一長度介於2 毫米(mm)到 2 厘米(cm)之間，且每一金屬板567的寬度可介於500µm至5mm之間，(4)一聚合物層92(或絕緣介電層)介於每二相鄰記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)之間、每二VTV連接器467之間及每二金屬板567之間，其中聚合物層92具有與第34A圖至第34E圖中第一型堆疊單元421相同的揭露說明，其中每一VTV連接器467的每一微型金屬凸塊或金屬連接墊34之銅層32的底部表面與每一VTV連接器467的絕緣介電層257之一底部表面、與記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397) 的每一微型金屬凸塊或金屬連接墊34之銅層32的底部表面、記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397) 的絕緣介電層257之一底部表面、聚合物層92的一底部表面及每一金屬板567的一底部表面共平面，其中每一VTV連接器467的微型金屬凸塊或金屬連接墊35之銅層32的一上表面與每一VTV連接器467的絕緣介電層357之一上表面、記憶體模組159中最上面的記憶體晶片251之半導體基板2的一上表面(或取代記憶體模組159的己知好的記憶體或ASIC晶片397之一上表面)、聚合物層92的一上表面及每一金屬板567的一上表面共平面，及(5)以矩陣型式排列的多個金屬凸塊或接墊580(即金屬接點)，其分別具有黏著層26a形成在VTV連接器467的微型金屬凸塊或金屬連接墊34之銅層32的底部表面上。

6. 第六型堆疊單元結構的結構

第36C圖為本發明實施例在x-z平面上第六型堆疊單元的剖面示意圖。如第36C圖所示，第六型堆疊單元結構426具有與第36A圖及第36B圖中第五型堆疊單元結構425相似的結構，在第36A圖及第36B圖中與第36C圖中相同的元件符號，其揭露內容可參考第36A圖及第36B圖中的揭露說明，第五型堆疊單元結構425及第六型堆疊單元結構426二者之間的差異在於第六型堆疊單元結構426更包括多個TPV 158(也就是金屬柱)取代第五型堆疊單元結構425中的每一個VTV連接器467，每一TPV 158可垂直地延伸穿過且接觸聚合物層92，其中每一TPV 158可以是銅柱或金屬柱，該TPV 158的厚度介於30µm至200µm之間或介於30µm至800µm之間且最大橫向尺寸(例如是直徑或寬度)介於10µm至200µm之間或介於20µm至100µm之間，每一TPV 158(例如是銅柱或金屬柱)的上表面與記憶體模組159中最上面的記憶體晶片251之半導體基板2的上表面(或取代記憶體模組159的己知好的記憶體或ASIC晶片397之上表面)、聚合物層92的上表面及每一金屬板567的上表面共平面，每一TPV 158的底部表面與每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397) 的每一微型金屬凸塊或金屬連接墊34之銅層32的底部表面、記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的絕緣介電層257之底部表面、聚合物層92的底部表面及每一金屬板567的底部表面共平面，每一金屬凸塊或接墊580具有黏著層26a形成在TPV 158的底部表面上。

7. 第七型堆疊單元結構的結構

第36D圖及第36E圖分別為本發明實施例在x-z平面上及在在y-z平面上第七型堆疊單元的剖面示意圖。如第36D圖及第36E圖所示，第七型堆疊單元結構427具有與第36A圖及第36B圖中第五型堆疊單元結構425相似的結構，在第36A圖及第36B圖中與第36D圖及第36E圖中相同的元件符號，其揭露內容可參考第36A圖及第36B圖中的揭露說明，第七型堆疊單元結構427及第五型堆疊單元結構425二者之間的差異在於第七型堆疊單元結構427更包括一FISD 101位在聚合物層92的底部表面、每一VTV連接器467的每一微型金屬凸塊或金屬連接墊34之銅層32的底部表面、每一VTV連接器467的絕緣介電層257的底部表面、記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一微型金屬凸塊或金屬連接墊34之銅層32的底部表面、記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的絕緣介電層257之底部表面及每一金屬板567的底部表面上。在第七型堆疊單元結構427中，FISD 101可包括：(1)一個(或多個)交互連接線金屬層27耦接記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的微型金屬凸塊或金屬連接墊34及耦接每一VTV連接器467的微型金屬凸塊或金屬連接墊34，及(2)一個(或多個)聚合物層42(即絕緣介電層)位在FISD 101之每二相鄰交互連接線金屬層27之間、位在FISD 101之最上層交互連接線金屬層27與一平坦表面(由每一VTV連接器467的之絕緣介電層257的底部表面、記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的絕緣介電層257之底部表面及聚合物層92的底部表面所構成)之間，或位在FISD 101之最下層交互連接線金屬層27下方，其中FISD 101之最下層交互連接線金屬層27可圖案化多個金屬接墊位在FISD 101之最下層聚合物層42的多個開口42a之頂端上，FISD 101之每一交互連接線金屬層27可包括：(1)一銅層40，銅層40之上端部(厚度介於0.3µm至20µm之間)位在FISD 101之聚合物層42的開口中，銅層40之下端部(厚度介於0.3µm至20µm之間)位在聚合物層42上，(2)一黏著層28a(例如是厚度介於1nm至50nm之間的鈦或氮化鈦)位在銅層40的每一上端部的頂部及側壁上，並位在銅層40的每一下端部的頂端上，及(3)一種子層28b(例如是銅)介於銅層40與黏著層28a之間，其中銅層40的每一下端部之側壁沒有被黏著層28a所覆蓋，FISD 101之每一交互連接線金屬層27可具有一金屬線或連接線，其金屬線或連接線的厚度例如是介於0.3µm至40µm之間、介於0.5µm至30µm之間、介於1µm至20µm之間、介於1µm至15µm之間、介於1µm至10µm之間或介於0.5µm至5µm之間，或大於或等於0.3 µm, 0.7 µm, 1µm, 2 µm, 3 µm, 5µm, 7 µm或10 µm，且其寬度例如介於0.3µm至40µm之間、介於0.5µm至30µm之間、介於1µm至20µm之間、介於1µm至15µm之間、介於1µm至10µm之間或介於0.5µm至5µm之間，或大於或等於0.3 µm, 0.7 µm, 1µm, 2 µm, 3 µm, 5µm, 7 µm或10 µm，FISD 101之每一聚合物層42可以是一層聚酰亞胺、苯並環丁烯(BCB)、聚對二甲苯、聚苯並噁唑(PBO)、環氧基材料或化合物、光環氧樹脂SU-8、彈性體或矽膠，其厚度介於，例如0.3µm和50µm之間、0.3µm和30µm之間、0.5µm和20µm之間、1µm和10µm之間或0.5µm和5µm、或厚於等於0.3µm、0.5µm、0.7µm、1µm、1.5µm、2µm、3µm或5µm。其中一個交互連接線金屬層可以有兩個平面用於電源的電力和地面和/或用於熱消散或分散，每一個兩個平面可以有厚度，例如，介於5µm和50µm之間、5µm和30µm之間、5µm和20µm之間或5µm和15µm之間或大於等於5µm、10µm、20µm或30µm。兩個平面的配置可以是交錯的(interlacced或interleaved)形狀結構於一個平面或配置成一個叉狀。FISD 101之每一交互連接線金屬層27可水平延伸橫跨記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的一邊界及橫跨每一VTV連接器467的邊界。

如第36E圖所示，在第七型堆疊單元427中，FISD 101之每一交互連接線金屬層27具有一金屬穿孔/栓塞271垂直地位在其中之一金屬板567下方，其中金屬穿孔/栓塞271可耦接至其中之一金屬板567，但不耦接至VTV連接器467及記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397或396)，且其中金屬穿孔/栓塞271可與FISD 101之另一個交互連接線金屬層27的金屬穿孔/栓塞271(垂直地位在其中之一金屬板567下方)一起堆疊。

8. 第八型堆疊單元結構的結構

第37A圖及第37B圖分別為本發明實施例在x-z平面上及在在y-z平面上第八型堆疊單元的剖面示意圖。如第37A圖及第37B圖所示，第八型堆疊單元結構428具有與第36E圖及第36F圖中第一型堆疊單元結構421相似的結構，在第36A圖及第36B圖中與第37A圖及第37B圖中相同的元件符號，其揭露內容可參考第36A圖及第36B圖中的揭露說明，第八型堆疊單元結構428及第一型堆疊單元結構421二者之間的差異在於第八型堆疊單元結構428可包括多個偽半導體晶片367及金屬板567，以水平面方式排例環繞ASIC晶片398、或取代ASIC晶片398的記憶體模組159(但不沒有包括第一型堆疊單元421的VTV連接器467)。在第八型堆疊單元結構428中，FISD 101之每一交互連接線金屬層27可具有一金屬穿孔/栓塞271(垂直地位在其中之一金屬板567下方)，其中金屬穿孔/栓塞271可耦接至其中之一金屬板567，但不耦接至ASIC晶片398(或取代ASIC晶片398的子系統模組190)，且其中金屬穿孔/栓塞271可與FISD 101之另一個交互連接線金屬層27的金屬穿孔/栓塞271(垂直地位在其中之一金屬板567下方)一起堆疊。每一金屬板567可以是長方體的形狀且其一側表面朝向ASIC晶片398(或取代ASIC晶片398的子系統模組190)，金屬板567具有一寬度垂直於每一金屬板567的表面，其中每一金屬板567的側表面可在其頂部和底部分別具有兩個縱向邊界，每一個邊界延伸一長度介於2 毫米(mm)到 2 厘米(cm)之間，且每一金屬板567的寬度可介於500µm至5mm之間

9. 第九型堆疊單元結構的結構

第38圖為本發明實施例第九型堆疊單元的剖面示意圖。如第38圖所示，第九型堆疊單元結構4429可包括：(1)一記憶體模組159(具有與第5C圖中第三型記憶體模組159相同的揭露說明)，(2)一ASIC晶片398(具有與第3C圖中第三型半導體晶片100相同的揭露說明)，其中ASIC晶片398例如可以是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元(micro-control-unit (MCU))IC晶片或DSP IC晶片，及(3)第一型VTV連接器467-1(具有與第4C圖中第三型VTV連接器467相同的揭露說明)。

如第38圖所示，在第九型堆疊單元結構的結構429中，記憶體模組159中的控制晶片688可以經由氧化物至氧化物接合(oxide-to-oxide bonding)及金屬至金屬接合(metal-to- metal bonding)製程接合至ASIC晶片398上，該氧化物至氧化物接合(oxide-to-oxide bonding)及金屬至金屬接合(metal-to- metal bonding)製程可包括：(1) 記憶體模組159中的控制晶片688之絕緣接合層52以氧化物至氧化物接合至ASIC晶片398的絕緣接合層52上，及(2) 記憶體模組159中的控制晶片688之金屬接墊6a(例如是銅接墊)以金屬至金屬接合製程(例如是銅至銅接合) ASIC晶片398的金屬接墊6a(例如是銅接墊)上，記憶體模組159中的控制晶片688可具有半導體元件4(例如是如第5C圖中電晶體位在半導體基板2的主動表面上)，且記憶體模組159中的控制晶片688之半導體基板2的主動表面朝向ASIC晶片398的半導體基板2之主動表面，其中ASIC晶片398具有半導體元件4(例如是如第3C圖中電晶體位在半導體基板2的主動表面上)，記憶體模組159中的控制晶片688具有絕緣接合層52經由氧化物至氧化物接合(oxide-to-oxide bonding)製程接合至第一型VTV連接器467-1的絕緣接合層52，及經由金屬至金屬接合(例如是銅接合至銅) 製程將金屬接墊6a接合至第一型VTV連接器467-1的金屬接墊6a。

或者，如第38圖所示，記憶體模組159可被己知好的記憶體或ASIC晶片397所取代，例如是高位元頻寬的記憶體晶片、揮發性記憶體IC晶片、動態存取記憶體(DRAM) IC晶片、靜態存取記憶體(DRAM) IC晶片、非揮發性記憶體IC晶片、NAND或NOR快閃記憶體IC晶片、MRAM (magnetoresistive-random-access-memory) IC晶片、RRAM (resistive-random-access-memory) IC晶片、PCM (phase-change-random-access-memory) IC晶片、FRAM (ferroelectric random-access-memory) IC晶片、邏輯晶片、輔助(auxiliary and cooperating (AC))IC晶片、專用I/O晶片、專用控制及I/O晶片、IP (intellectual-property)晶片、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片。在第九型堆疊單元結構的結構429中，己知好的記憶體或ASIC晶片397(取代記憶體模組159，且具有第3C圖中第三型半導體晶片100相同的揭露說明)翻轉朝下，且可經由經由氧化物至氧化物接合及金屬至金屬接合製程接合接合至ASIC晶片398，該氧化物至氧化物接合及金屬至金屬接合製程包括：(1)己知好的記憶體或ASIC晶片397之絕緣接合層52以氧化物至氧化物接合至ASIC晶片398的絕緣接合層52上，及(2) 己知好的記憶體或ASIC晶片397之主動側上的金屬接墊6a(例如是銅接墊)以金屬至金屬接合製程(例如是銅至銅接合) ASIC晶片398的金屬接墊6a(例如是銅接墊)上，在第九型堆疊單元結構429中，己知好的記憶體或ASIC晶片397(取代記憶體模組159)可包括一類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中，在第九型堆疊單元結構429中，己知好的記憶體或ASIC晶片397(取代記憶體模組159)可具有半導體元件4(例如是如第3C圖中電晶體位在半導體基板2的主動表面上)，且己知好的記憶體或ASIC晶片397之半導體基板2的主動表面朝向ASIC晶片398的半導體基板2之主動表面，其中ASIC晶片398具有半導體元件4(例如是如第3C圖中電晶體位在半導體基板2的主動表面上)，在第九型堆疊單元結構429中，己知好的記憶體或ASIC晶片397(取代記憶體模組159)可經由氧化物至氧化物接合及金屬至金屬接合製程接合至第一型VTV連接器467-1，該氧化物至氧化物接合及金屬至金屬接合製程可包括：(1)位在己知好的記憶體或ASIC晶片397主動側上的絕緣接合層52以氧化物至氧化物接合製程接合至第一型VTV連接器467-1的絕緣接合層52上，及(2)位在己知好的記憶體或ASIC晶片397主動側上的金屬接墊6a(例如銅接墊) 以金屬至金屬接合製程接合至第一型VTV連接器467-1的金屬接墊6a(例如銅接墊)。

或者，在第九型堆疊單元結構的結構429中，其記憶體模組159與第5A圖中的第一型記憶體模組159具有相同的揭露說明，其中記憶體模組159可被己知好的記憶體或ASIC晶片397所取代，該己知好的記憶體或ASIC晶片397與第3A圖中的第一型半導體晶片100具有相同的揭露說明，其第一型VTV連接器467-1具有與第4A圖中的第一型VTV連接器467具有相同的揭露說明，以及該ASIC晶片398與第3A圖中的第一型半導體晶片100具有相同的揭露說明，其中每一ASIC晶片398及第一型VTV連接器467-1可提供具有第一、第二、第三或第四型微型金屬凸塊或金屬接墊34，每一微型金屬凸塊或金屬接墊34接合至記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的第一、第二、第三或第四型(其中之一型)微型金屬凸塊或金屬接墊34，而產生一接合金屬凸塊或接點168位在二者之間，其中接合的步驟可經由第5A圖、第6A圖及第6B圖中第一至第四案例中其中一種步驟形成，其中每一ASIC晶片398及第一型VTV連接器467-1可以考慮為第5A圖、第6A圖及第6B圖中憶體模組159的上面的記憶體晶片251，以及記憶體模組159可被己知好的記憶體或ASIC晶片397所取代時，則可被考慮為第5A圖、第6A圖及第6B圖中憶體模組159的下面的記憶體晶片251或控制晶片688。在此案例中，第九型堆疊單元結構429更可包括一底部填充材料(underfill)(例如是聚合物層)位在ASIC晶片398與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間，及位在第一型VTV連接器467-1與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間，且底部填充材料覆蓋位在ASIC晶片398與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間或位在第一型VTV連接器467-1與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間的接合金屬凸塊或接點168側壁。

如第38圖所示，第九型堆疊單元結構429更可包括一第一聚合物層92-1(樹脂或化合物)位在憶體模組159的控制晶片688之絕緣接合層52上或位在己知好的記憶體或ASIC晶片397(取代記憶體模組159)的絕緣接合層52上，其中第一聚合物層92-1具有與第34A圖至第34E圖中第一型堆疊單元結構421中之聚合物層92相同的揭露說明。在第九型堆疊單元結構429中，其第一聚合物層92-1的一部分位在記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)與第一型VTV連接器467-1之間，且第一聚合物層92-1的一底部表面與ASIC晶片398之底部表面及第一型VTV連接器467-1之底部表面共平面。更詳細之說明為第一型VTV連接器467-1的每一微型金屬凸塊或金屬連接墊35之銅層32的一底部表面與第一聚合物層92-1的底部表面及第一型VTV連接器467-1的絕緣介電層357之底部表面共平面。

如第38圖所示，第九型堆疊單元結構429可包括：(1) 第二型VTV連接器467-2，其具有與第3B圖中的第二型VTV連接器467具有相同的揭露說明，及(2)一第二聚合物層92-2(例如是樹脂或化合物)接合在第一聚合物層92-1的一側壁、第二型VTV連接器467-2的一側壁及灌模材料695的一側壁、記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的控制晶片的一側壁，其中第二聚合物層92-2具有與第一聚合物層92-1相同的揭露說明。在第九型堆疊單元結構429中，第二聚合物層92-2具有一部分位在第二型VTV連接器467-2與第一聚合物層92-1之間且位在第二型VTV連接器467-2與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間，第二聚合物層92-2之一底部表面與第一聚合物層92-1的底部表面、第一型VTV連接器467-1之每一微型金屬凸塊或金屬連接墊35的銅層之底部表面、第一型VTV連接器467-1之絕緣介電層的底部表面、第二型VTV連接器467-2之每一微型金屬凸塊或金屬連接墊35的銅層之底部表面及第二型VTV連接器467-2之絕緣介電層的底部表面共平面，記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的背面被研磨或拋光，將位在背面處的記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的絕緣襯裡層153、黏著層154及種子層155移除，而使記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的TSVs 157之銅層156的背面可與記憶體模組159之最頂端的記憶體晶片251之上表面(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397之上表面)及第二聚合物層92-2的上表面共平面。記憶體模組159之最頂端的記憶體晶片251 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一TSVs 157之絕緣襯裡層153、黏著層154及種子層155可被留在記憶體模組159之最頂端的記憶體晶片251 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一TSVs 157之銅層156的側壁上，第二型VTV連接器467-2的每一微型金屬凸塊或金屬連接墊35之銅層32的上表面可與第二聚合物層92-2之上表面、第二型VTV連接器467-2的絕緣介電層257之上表面及記憶體模組159之最頂端的記憶體晶片251 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的上表面共平面。更詳細的說明，第二型VTV連接器467-2的每一微型金屬凸塊或金屬連接墊35之銅層32的上表面可與記憶體模組159之最頂端的記憶體晶片251 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一TSVs 157之銅層156的背面共平面。

如第38圖所示，第九型堆疊單元結構429可包括一背面交互連接線結構(backside interconnection scheme for a device (BISD)) 79可形成在記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)、第二型VTV連接器467-2及第二聚合物層92-2上，在第九型堆疊單元結構429中，BISD 79可包括：(1)一(或多個)交互連接線金屬層27耦接第二型VTV連接器467-2之微型金屬凸塊或金屬連接墊34及記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的控制晶片688及記憶體晶片251之TSVs 157，及(2) 一(或多個)聚合物層42(即絕緣介電層)位在BISD 79之每二相鄰交互連接線金屬層27之間、位在BISD 79之最底層的交互連接線金屬層27與一平坦表面之間，該平坦表面係由第二型VTV連接器467-2的每一微型金屬凸塊或金屬連接墊35之銅層32的上表面、第二聚合物層92-2之上表面、第二型VTV連接器467-2的絕緣介電層257之上表面及記憶體模組159之最頂端的記憶體晶片251 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的上表面所構成，或是聚合物層42位在BISD 79之最頂端的交互連接線金屬層27上，其中BISD 79之最頂端的交互連接線金屬層27可具有多個金屬接墊，位在BISD 79之最頂端的聚合物層42的多個開口42a的底部上，BISD 79的每一交互連接線金屬層27具有與第3A圖中第一型半導體晶片100之第二交互連接線結構588的交互連接線金屬層27相同的揭露說明，且BISD 79的聚合物層42具有與第3A圖中第一型半導體晶片100之聚合物層42相同的揭露說明，BISD 79的每一交互連接線金屬層27可水平延伸橫跨記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)的一邊界及橫向第二型VTV連接器467-2的一邊界。

如第38圖所示，第九型堆疊單元結構429可包括多個以矩陣型式排列的金屬凸塊或接墊580(即是金屬接點)，其可分別是第3A圖中第一型至第四型微型金屬凸塊或金屬連接墊34的其中之一種且具有相同的揭露說明，每一金屬凸塊或接墊580具有黏著層26a形成在BISD 79之最頂端的交互連接線金屬層27的其中之一金屬接墊上(該金屬接墊位在BISD 79之最頂端的聚合物層42的多個開口42a的底部上)。

如第38圖所示，在第九型堆疊單元結構429中，記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可具有多個小型I/O電路，每一小型I/O電路依序經由記憶體模組159(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的一接合金屬接墊6a及ASIC晶片398的一接合金屬接墊6a耦接至ASIC晶片398的小型I/O電路(用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)，其中記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路及ASIC晶片398的小型I/O電路具有一輸出電容或驅動能力或加載例如是介於0.05 pF與2 pF之間或介於0.05 pF與1 pF之間，或小於2 pF或1 pF，且其輸入電容介於0.15 pF與4 pF之間或介於0.15 pF與2 pF之間，或大於0.15 pF。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一個I/O能源效率小於0.5 pico-Joules/每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅。另外，ASIC晶片398可具有多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙及一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，以傳輸至金屬凸塊或接墊580，及(2)依據該密碼或鑰匙解密從金屬凸塊或接墊580(如解密配置資料)來的加密配置資料，以被傳輸至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。另外記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括一調節區塊用以調節從一輸入電壓12, 5, 3.3或2.5伏特的一電源供應電壓，調節作為3.3, 2.5, 1.8, 1.5, 1.35, 1.2, 1.0, 0,75或0.5伏特的一輸出電壓，以傳導至其ASIC邏輯晶片398。

如第38圖所示，在第九型堆疊單元結構429中，每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688可具有多個大型I/O電路，每一大型I/O電路經由BISD 79的每一交互連接線金屬層27耦接至其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其中每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，每一記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。另外，ASIC邏輯晶片398可具有多個大型I/O電路，每個大型I/O電路依序經由如第5C圖中記憶體模組159的專用垂直旁路698、或取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一TSVs 157及BISD 79的每一交互連接線金屬層27耦接至其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其中之一專用垂直旁路698沒有連接至每一記憶體模組159的每一記憶體晶片251及控制晶片688的任何電晶體，或是沒有連接至取代記憶體模組159的己知好的記憶體或ASIC晶片397的任何電晶體，其中ASIC邏輯晶片398的每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，ASIC邏輯晶片398的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。在第5C圖中記憶體模組159的垂直交互連接線699，或取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一TSVs 157可經由BISD 79的交互連接線金屬層27耦接至其中之一金屬凸塊或接墊580，及經由如第7C圖中記憶體模組159的控制晶片688的其中之一金屬接墊6a(或是經由取代記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一金屬接墊6a)耦接至ASIC晶片398。

如第38圖所示，在第九型堆疊單元結構429中，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)所使用的半導體技術節點可以舊於ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可不同於ASIC邏輯晶片398，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用平面式MOSFETs電晶體，而ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可高於己知良好的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的FET之閘極氧化物的厚度可大於己知良好的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

如第38圖所示，在第九型堆疊單元結構429中，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片398係使用新的技術節點的技術製造而重新設計或用於新的應用而重新設計時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片398係使用新的技術節點的技術製造用於不同應用時，例如FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用舊技術節點下製造，其可與使用一技術節點製造的ASIC邏輯晶片398一起工作。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)係使用舊技術節點製造時其可與使用一技術節點製造的ASIC邏輯晶片398一起工作用於不同的應用，例如是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片。或者，形成取代記憶體模組159的己知好的記憶體或ASIC晶片397的技術程序(製程)可不重新編譯，其中己知好的記憶體或ASIC晶片397可以是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片。

10. 第十型堆疊單元結構

第39圖為本發明實施例第十型堆疊單元的剖面示意圖。如第39圖所示，第十型堆疊單元結構可包括：(1)一記憶體模組159(具有與第5C圖中第三型記憶體模組159相同的揭露說明)，(2)一ASIC晶片398(具有與第3C圖中第三型半導體晶片100相同的揭露說明)，其中ASIC晶片398例如可以是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元(micro-control-unit (MCU))IC晶片或DSP IC晶片，及(3)多個VTV連接器467(具有與第4C圖中第三型VTV連接器467相同的揭露說明)翻轉朝下。

如第39圖所示，在第十型堆疊單元結構430中，ASIC晶片398的絕緣接合層52經由氧化物至氧化物接合製程接合至記憶體模組159之控制晶片688的絕緣接合層52上，及經由金屬至金屬接合製程(例如銅至銅接合製程)使ASIC晶片398的金屬接墊6a(例如銅接墊)接合至記憶體模組159之控制晶片688的金屬接墊6a(例如銅接墊)。記憶體模組159之控制晶片688具有半導體元件4(例如是電晶體)位在半導體基板2的主動表面上，如第5C圖所示，記憶體模組159之控制晶片688的半導體基板2的主動表面朝向ASIC晶片398的半導體基板2的主動表面，其中ASIC晶片398具有半導體元件4(例如是電晶體)位在半導體基板2的主動表面上，如第3C圖所示，每一VTV連接器467可提供有絕緣接合層52經由氧化物至氧化物接合製程接合至記憶體模組159之控制晶片688的絕緣接合層52，及經由金屬至金屬接合製程(例如銅至銅接合製程)使VTV連接器467的金屬接墊6a接合至記憶體模組159之控制晶片688的金屬接墊6a(例如銅接墊)。

或者，如第39圖所示，在第十型堆疊單元結構430中，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是高位元記憶體晶片、揮發性記憶體IC晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片、邏輯晶片、輔助(auxiliary and cooperating (AC))IC晶、專用I/O晶片、專用控制及I/O晶片、IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片。在第十型堆疊單元結構430中，取代記憶體模組159的己知好的記憶體或ASIC晶片397具有如第3C圖中第三型半導體IC晶片100相同的揭露說明，該己知好的記憶體或ASIC晶片397可經由氧化物至氧化物接合製程及金屬至金屬接合製程(例如銅至銅接合製程)接合至ASIC晶片398及每一VTV連接器467，該氧化物接合製程及金屬至金屬接合製程可包括：(1)經由氧化物接合氧化物的方法將記憶體模組159之絕緣接合層52接合至ASIC晶片398的絕緣接合層52上及接合至每一VTV連接器467的絕緣接合層52上，及(2) 經由及金屬接合至金屬的方法將記憶體模組159之金屬接墊6a(例如是銅接墊)接合至ASIC晶片398的金屬接墊6a(例如是銅接墊)上及接合至每一VTV連接器467的金屬接墊6a(例如是銅接墊)上。在第十型堆疊單元結構430中，己知好的記憶體或ASIC晶片397可包括類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中。在第十型堆疊單元結構430中，己知好的記憶體或ASIC晶片397可具有半導體元件4(例如是電晶體)位在如第3C圖中的半導體基板2之主動側上，ASIC晶片397的半導體基板2之主動表面可面對ASIC晶片398的半導體基板2之一主動表面，ASIC晶片398具有半導體元件4(例如是電晶體)位在如第3C圖中的半導體基板2之主動側上。

或者，在第十型堆疊單元結構430中，其記憶體模組159與第5A圖中的第一型記憶體模組159具有相同的揭露說明，其中記憶體模組159可被己知好的記憶體或ASIC晶片397所取代，該己知好的記憶體或ASIC晶片397與第3A圖中的第一型半導體晶片100具有相同的揭露說明，其VTV連接器467具有與第4A圖中的第一型VTV連接器467具有相同的揭露說明，以及該ASIC晶片398與第3A圖中的第一型半導體晶片100具有相同的揭露說明，其中每一VTV連接器467及記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)可提供具有第一、第二、第三或第四型微型金屬凸塊或金屬接墊34，每一微型金屬凸塊或金屬接墊34接合至ASIC晶片398的第一、第二、第三或第四型(其中之一型)微型金屬凸塊或金屬接墊34，而產生一接合金屬凸塊或接點168位在二者之間，其中接合的步驟可經由第5A圖、第6A圖及第6B圖中第一至第四案例中其中一種步驟形成，其中每一記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)及VTV連接器467可以考慮為第5A圖、第6A圖及第6B圖中憶體模組159的上面的記憶體晶片251，以及ASIC晶片398記，則可被考慮為第5A圖、第6A圖及第6B圖中憶體模組159的下面的記憶體晶片251或控制晶片688。在此案例中，第十型堆疊單元結構430更可包括一底部填充材料(underfill)(例如是聚合物層)位在ASIC晶片398與每一VTV連接器467之間，且底部填充材料覆蓋位在ASIC晶片398與記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)之間或位在ASIC晶片398與VTV連接器467之間的接合金屬凸塊或接點168側壁。

如第39圖所示，第十型堆疊單元結構430可包括一聚合物層92(例如是樹脂或化合物)位在憶體模組159的控制晶片688之絕緣接合層52上或位在己知好的記憶體或ASIC晶片397(取代記憶體模組159)的絕緣接合層52上，其中聚合物層92具有與第九型堆疊單元結構429中之第一聚合物層92-1相同的揭露說明。在第十型堆疊單元結構430中，其聚合物層92的一部分位在記憶體模組159(或可被己知好的記憶體或ASIC晶片397所取代)與其中之一VTV連接器467之間，且聚合物層92的一頂部表面與ASIC晶片398之頂部表面及每一VTV連接器467之頂部表面共平面。更詳細之說明為每一VTV連接器467的每一微型金屬凸塊或金屬連接墊35之銅層32的一頂部表面與聚合物層92的頂部表面及每一VTV連接器467的絕緣介電層357之頂部表面共平面。

如第39圖所示，在第十型堆疊單元結構430中，記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可具有多個小型I/O電路，每一小型I/O電路依序經由記憶體模組159(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的一接合金屬接墊6a及ASIC晶片398的一接合金屬接墊6a耦接至ASIC晶片398的小型I/O電路(用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)，其中記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路及ASIC晶片398的小型I/O電路具有一輸出電容或驅動能力或加載例如是介於0.05 pF與2 pF之間或介於0.05 pF與1 pF之間，或小於2 pF或1 pF，且其輸入電容介於0.15 pF與4 pF之間或介於0.15 pF與2 pF之間，或大於0.15 pF。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一個I/O能源效率小於0.5 pico-Joules/每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅。另外，ASIC晶片398可具有多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，記憶體模組159(或取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙，且其ASIC晶片398可包括一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，以經由每一VTV連接器467的的VTVs 358傳輸至每一VTV連接器467的微金屬凸塊或接墊35，及(2)依據該密碼或鑰匙解密從每一VTV連接器467的微金屬凸塊或接墊35(如解密配置資料)經由每一VTV連接器467的的VTVs 358傳送，以傳輸加密配置資料至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。另外記憶體模組159 (或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可包括一調節區塊用以調節從一輸入電壓12, 5, 3.3或2.5伏特的一電源供應電壓，調節作為3.3, 2.5, 1.8, 1.5, 1.35, 1.2, 1.0, 0,75或0.5伏特的一輸出電壓，以傳導至其ASIC邏輯晶片398。

如第39圖所示，在第十型堆疊單元結構430中，另外，ASIC邏輯晶片398可具有多個大型I/O電路，每個大型I/O電路經由VTV連接器467的一VTV358耦接VTV連接器467的微型金屬凸塊或接墊35，用於訊號傳輸或電源供應電壓或接地參考電壓的傳輸，其中ASIC邏輯晶片398的每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，ASIC邏輯晶片398的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。

如第39圖所示，在第十型堆疊單元結構430中，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)所使用的半導體技術節點可以舊於ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可不同於ASIC邏輯晶片398，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用平面式MOSFETs電晶體，而ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可高於己知良好的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)的FET之閘極氧化物的厚度可大於己知良好的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

如第39圖所示，在第十型堆疊單元結構430中，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片398係使用新的技術節點的技術製造而重新設計或用於新的應用而重新設計時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，取代記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當ASIC邏輯晶片398係使用新的技術節點的技術製造用於不同應用時，例如FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)可使用舊技術節點下製造，其可與使用一技術節點製造的ASIC邏輯晶片398一起工作。或者，記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代記憶體模組159的己知好的記憶體或ASIC晶片397)係使用舊技術節點製造時其可與使用一技術節點製造的ASIC邏輯晶片398一起工作用於不同的應用，例如是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片。或者，形成取代記憶體模組159的己知好的記憶體或ASIC晶片397的技術程序(製程)可不重新編譯，其中己知好的記憶體或ASIC晶片397可以是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片。

11. 第十一型堆疊單元結構

第40圖為本發明實施例第十一型堆疊單元的剖面示意圖。如第40圖所示，第十一型堆疊單元結構431可包括：(1)一電路板545，其具有多個圖案化金屬層(未繪示)及多個聚合物層(即絕緣介電層，未繪示)，每一聚合物層位在電路板545之每二相鄰案化金屬層之間，(2)多個銲料金屬球546，每一個黏著接合在電路板545之最底部圖案化金屬層的金屬接墊上，(3)一ASIC晶片398提供位在電路板545上方且翻轉朝下，此ASIC晶片398具有與第3A圖中之第一型半導體晶片100相同的揭露說明，其中ASIC晶片398的每一微型金屬凸塊或金屬連接墊34可接合至電路板545之最頂部圖案化金屬層的金屬接墊548上，其中ASIC晶片398可以是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片，其中ASIC晶片398或許可由如第7A圖中之第一型子系統模組190取代，提供第一型子系統模組190在電路板545上方並將其翻轉朝下，該第一型子系統模組190的微型金屬凸塊或金屬連接墊34接合至接合至電路板545之最頂部圖案化金屬層的金屬接墊548上，(5)提供一底部填充材料694(例如是聚合物層)介於電路板545與每一ASIC晶片398(或取代ASIC晶片398的第一型子系統模組190)之間及介於第一型VTV連接器467之間，覆蓋每一ASIC晶片398(或取代ASIC晶片398的第一型子系統模組190)的每一微型金屬凸塊或金屬連接墊34的側壁及第一型VTV連接器467的每一微型金屬凸塊或金屬連接墊34的側壁，(6)提供一聚合物層92(或絕緣介電層)位在電路板545上方且位在每二相鄰ASIC晶片398(或取代ASIC晶片398的第一型子系統模組190)與VTV連接器467之間，其中聚合物層92具有與第34A圖庄第34E圖中第一型堆疊單元421中的聚合物層92相同的揭露說明，其中每一VTV連接器467的微型金屬凸塊或金屬連接墊35之銅層32的上表面與每一VTV連接器467的絕緣介電層357之上表面、ASIC晶片398之半導體基板2(或取代ASIC晶片398的第一型子系統模組190之ASIC晶片399的半導體基板2)的上表面及聚合物層92的上表面呈現一共平面關係。

晶片封裝結構的揭露說明

1. 第一型晶片封裝結構的揭露說明

第41A圖為本發明實施例第一型晶片封裝結構的透視圖。第41B圖為本發明實施例在x-z平面上第一型晶片封裝結構的剖面示意圖。第41C圖為本發明實施例在y-z平面上第一型及第二型晶片封裝結構的剖面示意圖。如第41A圖、第41B圖及第41C圖所示，第一型晶片封裝結構511可包括：(1)如第37A圖及第37B圖中的第八型堆疊單元結構428，(2)提供如第36A圖及第36B圖中第五型堆疊單元結構425位於第八型堆疊單元結構428的上方，第五型堆疊單元結構425的每一金屬凸塊或接墊580經由第5A圖、第6A圖及第6B圖中第一至第四案例中的一種步驟接合至第八型堆疊單元結構428的金屬凸塊或接墊580，以形成接合金屬凸塊或接點168，其中第五型堆疊單元結構425可考慮作為第5A圖、第6A圖及第6B圖中記憶體模組159中的上面的記憶體晶片251，而第八型堆疊單元結構428可考慮作為第5A圖、第6A圖及第6B圖中記憶體模組159中的下面的記憶體晶片251或控制晶片688，其中一底部填充材料(即聚合物層)可提供位在第五型堆疊單元結構425與第八型堆疊單元結構428之間，且覆蓋第五型堆疊單元結構425與第八型堆疊單元結構428之間每一接合金屬凸塊或接點168的側壁，(3)提供在第35D圖中的第三型堆疊單元結構423位在第五型堆疊單元結構425的上方，其中含錫凸塊167可被提供於其中，其頂端接合第三型堆疊單元結構423的每一VTV連接器467的每一微型金屬凸塊或接墊35之底部表面，而其底端接合第五型堆疊單元結構425之VTV連接器467的微型金屬凸塊或接墊35之頂部表面，而含錫凸塊167可被提供於其中，其頂端可作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在底部表面處第三型堆疊單元結構423的微型熱導管700且一底部端接合第五型堆疊單元結構425之每一金屬板567的上表面，其中一底部填充材料694(即聚合物層)可被提供在第三型堆疊單元結構423與第五型堆疊單元結構425之間，且覆蓋第三型堆疊單元結構423與第五型堆疊單元結構425之間的含錫凸塊167的側壁，(4)提供如第34E圖及第34F圖中第一型堆疊單元結構421在第三型堆疊單元結構423上方，其中含錫凸塊167的一頂端接合第一型堆疊單元結構421的每一VTV連接器467的每一微型金屬凸塊或接墊35之底部表面，而其底端接合第三型堆疊單元結構423之VTV連接器467的微型金屬凸塊或接墊35之頂部表面，含錫凸塊167可被提供於其中，其頂端接合第一型堆疊單元結構421的ASIC晶片398之半導體基板2的底部表面(或是取代ASIC晶片398的操作單元190的ASIC晶片399之底部表面)，其底端可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第三型堆疊單元結構423之微型熱導管700，且含錫凸塊167的頂端接合第一型堆疊單元結構421的每一假的半導體晶片之底部表面，及含錫凸塊167的底端作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第三型堆疊單元結構423之微型熱導管700，其中提供底部填充材料694(即聚合物層)位在第一型堆疊單元結構421與第三型堆疊單元結構423之間，且覆蓋第三型堆疊單元結構423與第一型堆疊單元結構421之間的含錫凸塊167的側壁，及(5)另一個微型熱導管700(其可以係第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種)位在第八型堆疊單元結構428下方的底部處，此微型熱導管700的厚度介於100µm至400µm之間，其中提供一導熱黏膠層601(例如是含錫材料)，其頂端接合第八型堆疊單元結構428之ASIC晶片398的半導體基板2之底部表面(或是取代ASIC晶片398的操作單元190的ASIC晶片399之底部表面)、接合第八型堆疊單元結構428之每一假的半導體晶片367的底部表面及接合第八型堆疊單元結構428之每一金屬板567的底部表面，而導熱黏膠層601的底端接合微型熱導管700的上表面。第八型堆疊單元結構428之ASIC晶片398(或是取代ASIC晶片398的操作單元190的ASIC晶片399)可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該熱區792對齊位在其底部的微型熱導管700，第八型堆疊單元結構428之每一假的半導體晶片367可作為一冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該冷區793可對齊位在其底部的微型熱導管700。

或者，如第41A圖、第41B圖及第41C圖所示，在第一型晶片封裝結構511中，第五型堆疊單元結構425可被第36D圖及第36E圖中的第七型堆疊單元結構427取代而提供位於第八型堆疊單元結構428的上方，第七型堆疊單元結構427的金屬凸塊或接墊580可接合至第八型堆疊單元結構428的金屬凸塊或接墊580而形成接合金屬凸塊或接點168(經由在第5A圖、第6A圖及第6B圖中第一至第四種方式中的一種步驟)，其中第七型堆疊單元結構427可考慮作為第5A圖、第6A圖及第6B圖中記憶體模組159的其中之一記憶體晶片251或控制晶片688，其中底部填充材料694(例如聚合物層)可提供在第七型堆疊單元結構427與第八型堆疊單元結構428之間，且覆蓋位於第七型堆疊單元結構427與第八型堆疊單元結構428之間的金屬凸塊或接點168之側壁。第三型堆疊單元結構423可提供位在第七型堆疊單元結構427上方，其中含錫凸塊167之頂端接合第三型堆疊單元結構423之每一VTV連接器467的每一微型金屬凸塊或金屬連接墊35之底部表面，且含錫凸塊167之底端接合第七型堆疊單元結構427的一VTV連接器467的一微型金屬凸塊或金屬連接墊35之頂部表面，且一含錫凸塊167的一頂端可提供作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該冷區793接合位在底部表面處的第三型堆疊單元結構423之微型熱導管700，而含錫凸塊167的一底端接合第七型堆疊單元結構427的每一金屬板567的上表面，其中底部填充材料694(例如聚合物層)可提供在第三型堆疊單元結構423與第七型堆疊單元結構427之間，且覆蓋位於第三型堆疊單元結構423與第七型堆疊單元結構427之間的金屬凸塊或接點168之側壁。

如第41A圖、第41B圖及第41C圖所示，在第一型晶片封裝結構511中(或其替代方案中)，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可具有多個小型I/O電路，每一小型I/O電路依序經由第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的一微型金屬凸塊或接墊34、第七型堆疊單元結構427的FISD 101之每一交互連接線金屬層27、位於第五型堆疊單元結構425或第七型堆疊單元結構427與第八型堆疊單元結構428之間的其中之一接合金屬凸塊或接點168、第八型堆疊單元結構428的FISD 101之每一交互連接線金屬層27及第八型堆疊單元結構428的ASIC晶片398之微型金屬凸塊或接墊34，接合或耦接至第八型堆疊單元結構428的ASIC晶片398的小型I/O電路(用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)，其中第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路及第八型堆疊單元結構428的ASIC晶片398的小型I/O電路具有一輸出電容或驅動能力或加載例如是介於0.05 pF與2 pF之間或介於0.05 pF與1 pF之間，或小於2 pF或1 pF，且其輸入電容介於0.15 pF與4 pF之間或介於0.15 pF與2 pF之間，或大於0.15 pF。或者，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一個I/O能源效率小於0.5 pico-Joules/每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅。另外，第八型堆疊單元結構428的ASIC晶片398可具有多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159(或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙，且其第八型堆疊單元結構428的ASIC晶片398可包括一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，傳輸至第一型堆疊單元結構421的金屬凸塊或接墊580，及(2)依據該密碼或鑰匙解密從第一型堆疊單元結構421的金屬凸塊或接墊580(如解密配置資料)傳輸加密配置資料至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159 (或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。另外第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159 (或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括一調節區塊用以調節從一輸入電壓12, 5, 3.3或2.5伏特的一電源供應電壓，調節作為3.3, 2.5, 1.8, 1.5, 1.35, 1.2, 1.0, 0,75或0.5伏特的一輸出電壓，以傳導至其第八型堆疊單元結構428的ASIC邏輯晶片398。

如第41A圖、第41B圖及第41C圖所示，在第一型晶片封裝結構511中，每一第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159(或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688可具有多個大型I/O電路，每一大型I/O電路經由BISD 79的每一交互連接線金屬層27耦接至第一型堆疊單元結構421的其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其耦接的路徑依序為第八型堆疊單元結構428的FISD 101的一個(或多個)交互連接線金屬層27、第五型堆疊單元結構425的一VTV連接器467的一VTVs 358、第一型堆疊單元結構421的一VTV連接器467的一VTVs 358及第一型堆疊單元結構421的FISD 101的一個(或多個)交互連接線金屬層27，或其替代方案，(2)路徑依序為第七型堆疊單元結構427的FISD 101的一個(或多個)交互連接線金屬層27、第七型堆疊單元結構427的一VTV連接器467的一VTVs 358、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第一型堆疊單元結構421的一VTV連接器467的一VTVs 358及第一型堆疊單元結構421的FISD 101的一個(或多個)交互連接線金屬層27，其中每一第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159(或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，每一第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159(或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。另外，第八型堆疊單元結構428的ASIC邏輯晶片398可具有多個大型I/O電路，每個大型I/O電路依序經由如第5C圖中第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的專用垂直旁路698、或取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397的其中之一TSVs 157及BISD 79的每一交互連接線金屬層27耦接至第一型堆疊單元結構421的其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其耦接的路徑依序為第八型堆疊單元結構428的FISD 101的一個(或多個)交互連接線金屬層27、第五型堆疊單元結構425或第七型堆疊單元結構427的一VTV連接器467的一VTVs 358、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第一型堆疊單元結構421的一VTV連接器467的一VTVs 358及第一型堆疊單元結構421的FISD 101的一個(或多個)交互連接線金屬層27，其中第八型堆疊單元結構428的ASIC邏輯晶片398的每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，第八型堆疊單元結構428的ASIC邏輯晶片398的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。

如第41A圖、第41B圖及第41C圖所示，在第一型晶片封裝結構511中，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當第八型堆疊單元結構428的ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)所使用的半導體技術節點可以舊於第八型堆疊單元結構428的ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可不同於第八型堆疊單元結構428的ASIC邏輯晶片398，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用平面式MOSFETs電晶體，而第八型堆疊單元結構428的ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可高於己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的FET之閘極氧化物的厚度可大於己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

更詳盡的說明，如第41A圖、第41B圖及第41C圖所示，在第一型晶片封裝結構511中，取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當第八型堆疊單元結構428的ASIC邏輯晶片398係使用新的技術節點的技術製造而重新設計或用於新的應用而重新設計時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當第八型堆疊單元結構428的ASIC邏輯晶片398係使用新的技術節點的技術製造用於不同應用時，例如FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用舊技術節點下製造，其可與使用一技術節點製造的第八型堆疊單元結構428的ASIC邏輯晶片398一起工作。或者，第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)係使用舊技術節點製造時其可與使用一技術節點製造的第八型堆疊單元結構428的ASIC邏輯晶片398一起工作用於不同的應用，例如是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片。或者，形成取代第五型堆疊單元結構425或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397的技術程序(製程)可不重新編譯，其中己知好的記憶體或ASIC晶片397可以是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片。

2. 第二型晶片封裝結構

第41D圖為本發明實施例在x-z平面上第二型晶片封裝結構的剖面示意圖。如第41C圖及第41D圖所示，第二型晶片封裝結構512可包括：(1)如第36B圖及第36C圖中的第六型堆疊單元結構426，(2)提供如第36A圖及第36B圖中第五型堆疊單元結構425位於第六型堆疊單元結構426的上方，第六型堆疊單元結構426的每一金屬凸塊或接墊580經由第5A圖、第6A圖及第6B圖中第一至第四案例中的一種步驟接合至第六型堆疊單元結構426的金屬凸塊或接墊580，以形成接合金屬凸塊或接點168，其中第六型堆疊單元結構426可考慮作為第5A圖、第6A圖及第6B圖中記憶體模組159中的上面的記憶體晶片251，而第六型堆疊單元結構426可考慮作為第5A圖、第6A圖及第6B圖中記憶體模組159中的下面的記憶體晶片251或控制晶片688，其中一底部填充材料(即聚合物層)可提供位在第六型堆疊單元結構426與第六型堆疊單元結構426之間，且覆蓋第六型堆疊單元結構426與第六型堆疊單元結構426之間每一接合金屬凸塊或接點168的側壁，(3)提供在第35D圖中的第四型堆疊單元結構424位在第六型堆疊單元結構426的上方，其中含錫凸塊167可被提供於其中，其頂端接合第四型堆疊單元結構424的每一TPVs 158之底部表面，而其底端接合第六型堆疊單元結構426之每一TPVS 158之頂部表面，而含錫凸塊167可被提供於其中，其頂端可作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合第四型堆疊單元結構424的微型熱導管700的底部表面且一底部端接合第六型堆疊單元結構426之每一金屬板567的上表面，其中一底部填充材料694(即聚合物層)可被提供在第四型堆疊單元結構424與第六型堆疊單元結構426之間，且覆蓋第四型堆疊單元結構424與第六型堆疊單元結構426之間的含錫凸塊167的側壁，(4)提供如第34F圖及第34G圖中第二型堆疊單元結構422位在第四型堆疊單元結構424上方，其中含錫凸塊167的一頂端接合第二型堆疊單元結構422的每一TPVs 158之底部表面，而其底端接合第四型堆疊單元結構424之每一TPVS 158之頂部表面，含錫凸塊167可被提供於其中，其頂端接合第二型堆疊單元結構422的ASIC晶片398之半導體基板2的底部表面(或是取代ASIC晶片398的操作單元190的ASIC晶片399之底部表面)，其底端可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第四型堆疊單元結構424之微型熱導管700，且含錫凸塊167的頂端接合第二型堆疊單元結構422的每一假的半導體晶片之底部表面，及含錫凸塊167的底端作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第四型堆疊單元結構424之微型熱導管700，其中提供底部填充材料694(即聚合物層)位在第二型堆疊單元結構422與第四型堆疊單元結構424之間，並覆蓋第二型堆疊單元結構422與第四型堆疊單元結構424之間每一含錫凸塊167的側壁，及(5)另一個微型熱導管700(其可以係第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種)位在第八型堆疊單元結構428下方的底部處，此微型熱導管700的厚度介於100µm至400µm之間，其中提供一導熱黏膠層601(例如是含錫材料)，其頂端接合第八型堆疊單元結構428之ASIC晶片398的半導體基板2之底部表面(或是取代ASIC晶片398的操作單元190的ASIC晶片399之底部表面)、接合第八型堆疊單元結構428之每一假的半導體晶片367的底部表面及接合第八型堆疊單元結構428之每一金屬板567的底部表面，而導熱黏膠層601的底端接合微型熱導管700的上表面。第八型堆疊單元結構428之ASIC晶片398(或是取代ASIC晶片398的操作單元190的ASIC晶片399)可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該熱區792對齊位在其底部的微型熱導管700，第八型堆疊單元結構428之每一假的半導體晶片367可作為一冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該冷區793可對齊位在其底部的微型熱導管700。

如第41D圖所示，在第二型晶片封裝結構512中，在第一型晶片封裝結構511中(或其替代方案中)，第六型堆疊單元結構426的記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)可具有多個小型I/O電路，每一小型I/O電路依序經由第六型堆疊單元結構426的記憶體模組159(或是取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的一微型金屬凸塊或接墊34、位於第六型堆疊單元結構426與第八型堆疊單元結構428之間的其中之一接合金屬凸塊或接點168、第八型堆疊單元結構428的FISD 101之每一交互連接線金屬層27及第八型堆疊單元結構428的ASIC晶片398之微型金屬凸塊或接墊34，接合或耦接至第八型堆疊單元結構428的ASIC晶片398的小型I/O電路(用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)，其中第六型堆疊單元結構426的記憶體模組159之每一記憶體晶片251及控制晶片688(或是取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路及第八型堆疊單元結構428的ASIC晶片398的小型I/O電路具有一輸出電容或驅動能力或加載例如是介於0.05 pF與2 pF之間或介於0.05 pF與1 pF之間，或小於2 pF或1 pF，且其輸入電容介於0.15 pF與4 pF之間或介於0.15 pF與2 pF之間，或大於0.15 pF。或者，第六型堆疊單元結構426的記憶體模組159的每一記憶體晶片251及控制晶片688(或取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一小型I/O電路可具有一個I/O能源效率小於0.5 pico-Joules/每位元、每開關或每電壓擺幅，或I/O能源效率介於0.01和0.5pico-Joules/每位元、每開關或每電壓擺幅。另外，第八型堆疊單元結構428的ASIC晶片398可具有多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，第六型堆疊單元結構426的記憶體模組159(或取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙，且其第八型堆疊單元結構428的ASIC晶片398可包括一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，傳輸至第一型堆疊單元結構421的金屬凸塊或接墊580，及(2)依據該密碼或鑰匙解密從第一型堆疊單元結構421的金屬凸塊或接墊580(如解密配置資料)傳輸加密配置資料至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，第六型堆疊單元結構426的記憶體模組159 (或是取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至第八型堆疊單元結構428的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。另外第六型堆疊單元結構426的記憶體模組159 (或是取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)可包括一調節區塊用以調節從一輸入電壓12, 5, 3.3或2.5伏特的一電源供應電壓，調節作為3.3, 2.5, 1.8, 1.5, 1.35, 1.2, 1.0, 0,75或0.5伏特的一輸出電壓，以傳導至其第八型堆疊單元結構428的ASIC邏輯晶片398。

如第41D圖所示，在第二型晶片封裝結構512中，每一第六型堆疊單元結構426的記憶體模組159(或取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688可具有多個大型I/O電路，每一大型I/O電路經由BISD 79的每一交互連接線金屬層27耦接至第一型堆疊單元結構421的其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其耦接的路徑依序為(1)第八型堆疊單元結構428的FISD 101的一個(或多個)交互連接線金屬層27、第六型堆疊單元結構426的一TPVs 158、第四型堆疊單元結構424的一TPVs 158、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27，其中每一第六型堆疊單元結構426的記憶體模組159(或取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，每一第六型堆疊單元結構426的記憶體模組159(或取代第六型堆疊單元結構426的記憶體模組159的己知好的記憶體或ASIC晶片397)的每一記憶體晶片251及控制晶片688的每一大型I/O電路具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。另外，第八型堆疊單元結構428的ASIC邏輯晶片398可具有多個大型I/O電路，每個大型I/O電路依序經由第八型堆疊單元結構428的FISD 101的每一交互連接線金屬層27、第六型堆疊單元結構426的一TPVs 158、第四型堆疊單元結構424的一TPVs 158、、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構421的FISD 101的一個(或多個)交互連接線金屬層27，其中第八型堆疊單元結構428的ASIC邏輯晶片398的每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，第八型堆疊單元結構428的ASIC邏輯晶片398的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。

第一型及第二型晶片封裝結構

在第41A圖、第41B圖及第41C圖中的第一型晶片封裝結構及在第41D圖中第二型晶片封裝結構中，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當第八型堆疊單元結構428的ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)所使用的半導體技術節點可以舊於第八型堆疊單元結構428的ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)中的電晶體可不同於第八型堆疊單元結構428的ASIC邏輯晶片398，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用平面式MOSFETs電晶體，而第八型堆疊單元結構428的ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的電源供應電壓(Vcc)可高於己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)的FET之閘極氧化物的厚度可大於己知良好的第八型堆疊單元結構428的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

更詳盡的說明，在第41A圖、第41B圖及第41C圖中每一第一型晶片封裝結構511及第41D圖第二型晶片封裝結構512中，取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當第八型堆疊單元結構428的ASIC邏輯晶片398係使用新的技術節點的技術製造而重新設計或用於新的應用而重新設計時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397可以是IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片，當第八型堆疊單元結構428的ASIC邏輯晶片398係使用新的技術節點的技術製造用於不同應用時，例如FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片時，則該ASIC晶片397不需要重設計或重新編譯且可保持在一舊技術節點下使用原始設計。或者，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)可使用舊技術節點下製造，其可與使用一技術節點製造的第八型堆疊單元結構428的ASIC邏輯晶片398一起工作。或者，第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的每一記憶體晶片251及控制晶片688(或是取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397)係使用舊技術節點製造時其可與使用一技術節點製造的第八型堆疊單元結構428的ASIC邏輯晶片398一起工作用於不同的應用，例如是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片。或者，形成取代第五型堆疊單元結構425、第六型堆疊單元結構426或第七型堆疊單元結構427的記憶體模組159的己知好的記憶體或ASIC晶片397的技術程序(製程)可不重新編譯，其中己知好的記憶體或ASIC晶片397可以是高位元寬記憶體晶片、揮發性記憶體晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片。

3. 第三型晶片封裝結構

第42圖為本發明實施例第三型晶片封裝結構的剖面示意圖。如第42圖所示，第三型晶片封裝結構513可包括：(1)如第39圖中的第十型堆疊單元結構430，(2)提供如第35D圖中第三型堆疊單元結構423位於第十型堆疊單元結構430的上方，其中含錫凸塊167可被提供於其中，其頂端接合第三型堆疊單元結構423的每一VTV連接器467的每一微型金屬凸塊或接墊35之底部表面，而其底端接合第十型堆疊單元結構430之VTV連接器467的微型金屬凸塊或接墊35之頂部表面，其中一底部填充材料694(即聚合物層)可被提供在第三型堆疊單元結構423與第十型堆疊單元結構430之間，且覆蓋第三型堆疊單元結構423與第十型堆疊單元結構430之間的含錫凸塊167的側壁，(4)提供如第39圖中第一型堆疊單元結構421在第三型堆疊單元結構423上方，其中含錫凸塊167的一頂端接合第九型堆疊單元結構429的每一第一VTV連接器467-1及第二VTV連接器467-2的每一微型金屬凸塊或接墊35之底部表面，而其底端接合第三型堆疊單元結構423之第一VTV連接器467-1及第二VTV連接器467-2的微型金屬凸塊或接墊35之頂部表面，含錫凸塊167可被提供於其中，其頂端接合第九型堆疊單元結構429的ASIC晶片398之半導體基板2的底部表面，其底端可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第三型堆疊單元結構423之微型熱導管700，其中提供底部填充材料694(即聚合物層)位在第九型堆疊單元結構429與第三型堆疊單元結構423之間，且覆蓋第三型堆疊單元結構423與第九型堆疊單元結構429之間的含錫凸塊167的側壁，及(5)另一個微型熱導管700(其可以係第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種)位在第十型堆疊單元結構430下方的底部處，此微型熱導管700的厚度介於100µm至400µm之間，其中提供一導熱黏膠層601(例如是含錫材料)，其頂端接合第十型堆疊單元結構430之ASIC晶片398的半導體基板2之底部表面而其底端接合微型熱導管700的上表面。第十型堆疊單元結構430之ASIC晶片398可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，該熱區792對齊位在其底部的微型熱導管700。

如第42圖所示，在第三型晶片封裝結構513中，第十型堆疊單元結構430的ASIC邏輯晶片398可具有多個大型I/O電路，每一大型I/O電路經由BISD 79的每一交互連接線金屬層27耦接至第九型堆疊單元結構429的其中之一金屬凸塊或接墊580，用於訊號傳輸或電源或接地供應，其耦接的路徑依序為第十型堆疊單元結構430的一VTV連接器467的一VTVs 358、第九型堆疊單元結構429的一第一型VTV連接器467-1及第二型VTV連接器467-2的一VTVs 358及第九型堆疊單元結構429的BISD 79的一個(或多個)交互連接線金屬層27，或其替代方案，(2)路徑依序為第十型堆疊單元結構430的一VTV連接器467的一VTVs 358、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第九型堆疊單元結構429的一第一型VTV連接器467-1的一VTVs 358、第九型堆疊單元結構429的記憶體模組159之其中之一專用垂直旁路698，或取代記憶體模組159的己知良好的記憶體或ASIC晶片397的TSVs 157及第九型堆疊單元結構429的BISD 79的一個(或多個)交互連接線金屬層27，其中第十型堆疊單元結構430的ASIC邏輯晶片398之每一大型I/O電路可具有驅動能力、加載、輸出電容(能力)或電容可介於2 pF至100 pF之間、介於2 pF至50 pF之間、介於2 pF至30 pF之間、介於2 pF至20 pF之間、介於2 pF至15 pF之間、介於2 pF至10 pF之間或介於2 pF至5 pF之間，或大於2 pF, 3 pF, 5 pF, 10 pF, 15 pF或20 pF，以及具有一輸入電容介於0.15 pF至4 pF之間或介於0.15 pF至2 pF之間，或例如大於0.15 pF。或者，第十型堆疊單元結構430的ASIC邏輯晶片398的每一大型I/O電路可具有I/O能源效率大於3, 5或10 pico-Joules/.每位元、每開關或每電壓擺幅。

4. 第四型晶片封裝結構

第43A圖為本發明實施例在x-z平面上第四型晶片封裝結構的剖面示意圖。第43B圖為本發明實施例在y-z平面上第四型晶片封裝結構的剖面示意圖。如第43A圖及第43B圖所示，第四型晶片封裝結構514可包括：(1)如第5圖中的第四型記憶體模組159(翻轉朝下)，其中第四型記憶體模組159可被(i)第5E圖或第5F圖及第5G圖中的第一型或第二型光學輸入/輸出(I/O)模組801(翻轉朝下)所取代，或(ii)一類比模組(即類比晶片封裝結構)(翻轉朝下)，具有與第5E圖中第一型光學輸入/輸出(I/O)模組801相同的揭露說明，但是其中第一型光學輸入/輸出(I/O)模組801與類比模組二者不同處為類比模組可包括一類比積體電路(IC)晶片取代第一型光學輸入/輸出(I/O)模組801中的光學I/O晶片802，其中類比模組的類比IC晶片具有類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中，(2)提供如第35D圖中第三型堆疊單元結構423位在第四型記憶體模組159的上方(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)，其中第四型記憶體模組159的銲料球337(每一個)接合第三型堆疊單元結構423的一VTV連接器467的一微型金屬凸塊或接墊35，其中一底部填充材料(即聚合物層)可提供位在第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)與第三型堆疊單元結構423之間，且覆蓋第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)與第三型堆疊單元結構423之間每一接合金屬凸塊或接點168的側壁，(3)提供如第34F圖及第34G圖中的第二型堆疊單元結構422位在第三型堆疊單元結構423上方，其中含錫凸塊167的一頂端接合第二型堆疊單元結構422的一VTV連接器467的一微型金屬凸塊或接墊34之底部表面，而其底端接合第三型堆疊單元結構423之一VTV連接器467的一微型金屬凸塊或接墊34之頂部表面，含錫凸塊167可被提供於其中，其頂端接合第二型堆疊單元結構422的ASIC晶片398之半導體基板2的底部表面(或是取代ASIC晶片398的操作單元190的ASIC晶片399之底部表面)，其底端可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第三型堆疊單元結構423之微型熱導管700，且含錫凸塊167的頂端接合第二型堆疊單元結構422的每一假的半導體晶片之底部表面，及含錫凸塊167的底端作為冷區793，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在上表面處的第三型堆疊單元結構423之微型熱導管700，其中提供底部填充材料694(即聚合物層)位在第二型堆疊單元結構422與第三型堆疊單元結構423之間，並覆蓋第二型堆疊單元結構422與第三型堆疊單元結構423之間每一含錫凸塊167的側壁。

5. 第五型晶片封裝結構

第43C圖為本發明實施例第五型晶片封裝結構的剖面示意圖。如第43C圖所示，第五型晶片封裝結構515可具有與第43A圖及第43B圖中第四型晶片封裝結構514類似的結構，在第43C圖中與第43A圖及第43B圖中相同的元件符號，其揭露內容可參考第43A圖及第43B圖中的揭露說明，第五型晶片封裝結構515與第四型晶片封裝結構514二者的差異在於第五型晶片封裝結構515沒有提供第四型晶片封裝結構514之第三型堆疊單元結構423，因此，在第五型晶片封裝結構515中，提供如第34F圖及第34G圖中第二型堆疊單元結構422在第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)上方，其中第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)的銲料球337(每一個)接合至第二型堆疊單元結構422的一TPVs 158的底部表面，其中提供底部填充材料694(即聚合物層)位在第二型堆疊單元結構422與第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)之間，並覆蓋第二型堆疊單元結構422與第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)之間每一含錫凸塊167的側壁。

第四型晶片封裝結構及第五型晶片封裝結構的揭露說明

在第43A圖及第43B圖中的每一第四型晶片封裝結構514及在第43C圖中的第五型晶片封裝結構515中，第四型記憶體模組159的每一記憶體IC晶片261可耦接至第二型堆疊單元結構422的ASIC晶片398經由以下多個路徑進行資料傳輸 (用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)：(1)其路徑依下列順序構成，在第43A圖及第43B中第四型晶片封裝結構514中，第四型記憶體模組159的一連接導線333、第四型記憶體模組159的之電路板或BGA基板335的每一圖案化金屬層、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27，或(2)其路徑依下列順序構成，在第43C中第五型晶片封裝結構515中，第四型記憶體模組159的一連接導線333、第四型記憶體模組159的之電路板或BGA基板335的每一圖案化金屬層、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27。另外，第二型堆疊單元結構422的ASIC晶片398可包括多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，第四型記憶體模組159的每一記憶體IC晶片261可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙，且其第二型堆疊單元結構422的ASIC晶片398可包括一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於第二型堆疊單元結構422的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，傳輸至第一型堆疊單元結構421的金屬凸塊或接墊580，及(2)依據該密碼或鑰匙解密從第一型堆疊單元結構421的金屬凸塊或接墊580(如解密配置資料)傳輸加密配置資料至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至第二型堆疊單元結構422的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，第四型記憶體模組159的每一記憶體IC晶片261可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至第二型堆疊單元結構422的ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至第二型堆疊單元結構422的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。

或者，在第43A圖及第43B圖中的每一第四型晶片封裝結構514及在第43C圖中的第五型晶片封裝結構515中，第一型光學I/O模組801取代第四型記憶體模組159，第一型光學I/O模組801的光學I/O晶片802之每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34(其中之一型)可耦接至第二型堆疊單元結構422的ASIC晶片398，經由以下交互連接線路徑：(1)其路徑依下列順序構成，在第43A圖及第43B中第四型晶片封裝結構514中，第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27，或(2)其路徑依下列順序構成，在第43C圖中第五型晶片封裝結構515中，第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27。因此，在第5E圖中從光纖809傳輸的輸入光學訊號可通過其第一型光學I/O模組801的I/O晶片802轉換為輸入電信號，經由交互連接線路徑傳送至第二型堆疊單元結構422的ASIC晶片398。或者，輸出電信號從第二型堆疊單元結構422的ASIC晶片398經由交互連接線路徑傳送至第一型光學I/O模組801的光學I/O晶片802轉換成如第5E圖中的輸出光學訊號傳送至光纖809中。或者，交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。

或者，在第43A圖及第43B圖中的每一第四型晶片封裝結構514及在第43C圖中的第五型晶片封裝結構515中，第二型光學I/O模組801取代第四型記憶體模組159，第二型光學I/O模組801的半導體IC晶片821可耦接至第二型堆疊單元結構422的ASIC晶片398，經由以下第一交互連接線路徑：(1)其路徑依下列順序構成，在第43A圖及第43B中第四型晶片封裝結構514中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27，或(2)其路徑依下列順序構成，在第43C圖中第五型晶片封裝結構515中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27。因此，第二型光學I/O模組801的半導體IC晶片821可依據從第二型堆疊單元結構422的ASIC晶片398傳輸的輸出電訊號(經由第一交互連接線路徑)產生如第5F圖及第5G圖中的二個電壓V1及V2，以分別經由連接導線333施加在第二型光學I/O模組801的半導體IC晶片811的圖案化金屬層818之第一金屬片(塊)或第二金屬片(塊)。或者，第一交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。另外，第二型光學I/O模組801的半導體IC晶片831可耦接至第二型堆疊單元結構422的ASIC晶片398，經由以下第二交互連接線路徑：(1)其路徑依下列順序構成，在第43A圖及第43B中第四型晶片封裝結構514中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27，或(2)其路徑依下列順序構成，在第43C圖中第五型晶片封裝結構515中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第二型堆疊單元結構422的一TPVs 158及第二型堆疊單元結構422的FISD 101的一個(或多個)交互連接線金屬層27。因此，第二型光學I/O模組801的半導體IC晶片831可檢測或接收從光纖852傳輸而來的輸入光學訊號及轉換產生如第5F圖及第5G圖中的輸入電訊號，以傳輸至第二型堆疊單元結構422的ASIC晶片398(經由第二交互連接線路徑)。或者，第二交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。

在第43A圖及第43B圖中的第四型晶片封裝結構514及第43C圖第五型晶片封裝結構515中，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當第二型堆疊單元結構422的ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)所使用的半導體技術節點可以舊於第二型堆疊單元結構422的ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)中的電晶體可不同於第二型堆疊單元結構422的ASIC邏輯晶片398，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)可使用平面式MOSFETs電晶體，而第二型堆疊單元結構422的ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的第二型堆疊單元結構422的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的電源供應電壓(Vcc)可高於己知良好的第二型堆疊單元結構422的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的第二型堆疊單元結構422的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的FET之閘極氧化物的厚度可大於己知良好的第二型堆疊單元結構422的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

6. 第六型晶片封裝結構

第44A圖為本發明實施例第六型晶片封裝結構的剖面示意圖。如第44A圖所示，第六型晶片封裝結構516可包括：(1)如第40圖中的第十一型堆疊單元結構431，(2)提供如第35D圖中第三型堆疊單元結構423位於第十一型堆疊單元結構431上方，其中含錫凸塊167的頂端接合第三型堆疊單元結構423的每一VTV連接器467的每一微型金屬凸塊或接墊35的底部表面，而含錫凸塊167的底端接合第十一型堆疊單元結構431的一VTV連接器467的微型金屬凸塊或接墊35之上表面，及一含錫凸塊167的一頂端可作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，接合位在底部表面處第三型堆疊單元結構423之微型熱導管700，而含錫凸塊167的一底端接合第十一型堆疊單元結構431的ASIC晶片398之半導體基板2的上表面，或取代第十一型堆疊單元結構431的ASIC晶片398的第十一型堆疊單元結構431的第一型操作單元190的ASIC晶片399之半導體基板2的頂部表面，其中底部填充材料694(即聚合物層)位在第三型堆疊單元結構423與第十一型堆疊單元結構431之間，且覆蓋位在第三型堆疊單元結構423與第十一型堆疊單元結構431之間的含錫凸塊167之側壁，及(3)提供如第5D圖中的第四型記憶體模組159在第三型堆疊單元結構423上方，第四型記憶體模組159的銲料球337(每一)接合至第三型堆疊單元結構423的一VTV連接器467之一微型金屬凸塊或接墊34的上表面，其中第四型記憶體模組159可被(i)第5E圖或第5F圖及第5G圖中的第一型或第二型光學輸入/輸出(I/O)模組801所取代，或(ii)一類比模組(即類比晶片封裝結構)，具有與第5E圖中第一型光學輸入/輸出(I/O)模組801相同的揭露說明，但是其中第一型光學輸入/輸出(I/O)模組801與類比模組二者不同處為類比模組可包括一類比積體電路(IC)晶片取代第一型光學輸入/輸出(I/O)模組801中的光學I/O晶片802，其中類比模組的類比IC晶片具有類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中，其中類比模組的銲料球337 (每一個)接合第三型堆疊單元結構423的一VTV連接器467的一微型金屬凸塊或接墊34的上表面，其中一底部填充材料(即聚合物層)可提供位在第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)與第三型堆疊單元結構423之間，且覆蓋第四型記憶體模組159(或是取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)與第三型堆疊單元結構423之間每一接合金屬凸塊或接點168的側壁。

7. 第七型晶片封裝結構

第44B圖為本發明實施例第七型晶片封裝結構的剖面示意圖。如第44B圖所示，第七型晶片封裝結構517可包括：(1)如第40圖中的第十一型堆疊單元結構431，(2)微型熱導管700的底部表面接合第十一型堆疊單元結構431的ASIC晶片398之半導體基板2的上表面，作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示，或取代第十一型堆疊單元結構431的ASIC晶片398的第十一型堆疊單元結構431的第一型操作單元190的ASIC晶片399之半導體基板2的頂部表面，其接合係經由導熱黏膠層601(例如含錫材料)，其中微型熱導管700的厚度介於100µm至400µm之間，(3)提供如第5D圖中的第四型記憶體模組159在第十一型堆疊單元結構431及微型熱導管700的上方，第四型記憶體模組159的銲料球337(每一)接合至第十一型堆疊單元結構431的一VTV連接器467之一微型金屬凸塊或接墊35上表面上形成的銲料層(solder cap)，以形成接合金屬凸塊或接點168位在第十一型堆疊單元結構431之一VTV連接器467的一微型金屬凸塊或接墊35與第四型記憶體模組159之間，其中第四型記憶體模組159可被(i)第5F圖及第5G圖中的第一型或第二型光學輸入/輸出(I/O)模組801所取代，或(ii)一類比模組(即類比晶片封裝結構)，具有與第5E圖中第一型光學輸入/輸出(I/O)模組801相同的揭露說明，但是其中第一型光學輸入/輸出(I/O)模組801與類比模組二者不同處為類比模組可包括一類比積體電路(IC)晶片取代第一型光學輸入/輸出(I/O)模組801中的光學I/O晶片802，其中類比模組的類比IC晶片具有類比電路、混合模式信號電路、射頻 (RF) 電路和/或發射器、接收器或收發器電路於其中，其中取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組可提供位在第十一型堆疊單元結構431及微型熱導管700上方，該第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組的銲料球337 (每一個)接合第十一型堆疊單元結構431的一VTV連接器467的一微型金屬凸塊或接墊35上表面上的一銲料層(solder cap)，以形成接合金屬凸塊或接點168位在第十一型堆疊單元結構431之一VTV連接器467的一微型金屬凸塊或接墊35與第一型或第二型光學輸入/輸出(I/O)模組801或類比模組之間，(4)一阻焊層(solder mask)602(即聚合物層或絕緣介電層)在第十一型堆疊單元結構431的聚合物層92的上表面上，其中阻焊層602中的多個開口可容納其微型熱導管700或容納一接合金屬凸塊或接點168於其中，及(5)其中一底部填充材料(即聚合物層)可提供位在阻焊層602與第四型記憶體模組159(或取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)之間，並覆蓋每一金屬凸塊或接點168的一側壁及微型熱導管700的一側壁。

8. 第八型晶片封裝結構

第44C圖為本發明實施例第八型晶片封裝結構的剖面示意圖。如第44C圖所示，第八型晶片封裝結構518與第44A圖中的第六型晶片封裝結構516類似，第44C圖中與第44A圖中相同元件符號的揭露說明可參考第44A圖中的揭露說明，第八型晶片封裝結構518與第六型晶片封裝結構516二者之間的差異為第八型晶片封裝結構518中沒有第六型晶片封裝結構516中的第三型堆疊單元結構423。因此，在第八型晶片封裝結構518中，其第四型記憶體模組159提供位於第十一型堆疊單元結構431上方，且第四型記憶體模組159(其中第四型記憶體模組159可被第5E圖中的第一型光學輸入/輸出(I/O)模組801取代或第5F圖及第5G圖中的第二型光學輸入/輸出(I/O)模組801取代或由類比模組取代)的銲料球337(每一個)接合至第十一型堆疊單元結構431的一VTV連接器467的一微型金屬凸塊或金屬連接墊35之上表面，其中底部填充材料(即聚合物層)可提供位在第十一型堆疊單元結構431與第四型記憶體模組159(或取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)之間，並覆蓋位於第十一型堆疊單元結構431與第四型記憶體模組159(或取代第四型記憶體模組159的第一型或第二型光學輸入/輸出(I/O)模組801或類比模組)之間的每一銲料球337的一側壁。

第六型晶片封裝結構、第七型晶片封裝結構及第八型晶片封裝結構的揭露說明

在第44A圖中的每一第六型晶片封裝結構516、在第44B圖中的第七型晶片封裝結構51及第44C圖中的第八型晶片封裝結構518中，第四型記憶體模組159的每一記憶體IC晶片261可耦接至第十一型堆疊單元結構431的ASIC晶片398經由以下多個路徑進行資料傳輸 (用於二者之間的資料傳輸，其資料位元寬度大於或等於64, 128, 256, 512, 1024, 2048, 4096, 8K或16K)：(1)其路徑依下列順序構成，在第44A圖中第六型晶片封裝結構516中，第四型記憶體模組159的一連接導線333、第四型記憶體模組159的之電路板或BGA基板335的每一圖案化金屬層、第四型記憶體模組159的的銲料球337、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第十一型堆疊單元結構431的一VTV連接器467的一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(2)其路徑依下列順序構成，在第44B中第七型晶片封裝結構517中，第四型記憶體模組159的一連接導線333、第四型記憶體模組159的之電路板或BGA基板335的每一圖案化金屬層、其中之一接合金屬凸塊或接點168、第十一型堆疊單元結構431的一VTV連接器467的一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(3)其路徑依下列順序構成，在第44C圖中的第八型晶片封裝結構518中，第四型記憶體模組159的一連接導線333、第四型記憶體模組159的之電路板或BGA基板335的每一圖案化金屬層、第四型記憶體模組159的的銲料球337、第十一型堆疊單元結構431的一VTV連接器467的一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，。另外，第十一型堆疊單元結構431的ASIC晶片398可包括多個可編程邏輯單元(LC)2014(每一個如第1圖中所示)及多個可配置開關379(每一個如第2圖中所示) 用於硬體加速器或機械學習操作器，另外，第四型記憶體模組159的每一記憶體IC晶片261可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以儲存密碼或鑰匙，且其第十一型堆疊單元結構431的ASIC晶片398可包括一密碼區塊或電路用以(1)依據該密碼或鑰匙從用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490中儲存的一加密配置資料，或是來於第十一型堆疊單元結構431的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362來的一加密配置資料，傳輸至第一型堆疊單元結構421的銲料球546，及(2)依據該密碼或鑰匙解密從第一型堆疊單元結構421的銲料球546(如解密配置資料)傳輸加密配置資料至用於ASIC邏輯晶片398的可編程邏輯單元(LC)2014之查找表(LUT)210的記憶體單元490儲存，或是傳輸至第十一型堆疊單元結構431的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362e儲存，另外，第四型記憶體模組159的每一記憶體IC晶片261可包括多個非揮發性記憶體單元，例如是NAND記憶體單元、NOR記憶體單元、RRAM記憶體單元、MRAM記憶體單元、FRAM記憶體單元或PCM記憶體單元，用以配置以儲存配置資料，傳輸通過至第十一型堆疊單元結構431的ASIC邏輯晶片398的可編程邏輯單元(LC)2014之LUT的記憶體單元490中儲存，用於編程或配置ASIC邏輯晶片398的可編程邏輯單元(LC)2014，或是傳輸通過至第十一型堆疊單元結構431的ASIC邏輯晶片398的可編程開關單元379之記憶體單元362中儲存，以編程或配置ASIC邏輯晶片398的可編程開關單元379。

或者，在第44A圖中的每一第六型晶片封裝結構516、在第44B圖中的第七型晶片封裝結構517及在第44C圖中的第八型晶片封裝結構518中，第一型光學I/O模組801取代第四型記憶體模組159，第一型光學I/O模組801的光學I/O晶片802之每一第一型、第二型、第三型或第四型微型金屬凸塊或金屬連接墊34(其中之一型)可耦接至第十一型堆疊單元結構431的ASIC晶片398，經由以下交互連接線路徑：(1)其路徑依下列順序構成，在第43A圖及第43B中第六型晶片封裝結構516中，第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(2)其路徑依下列順序構成，在第44B圖中第七型晶片封裝結構517中，第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、其中之一接合金屬凸塊或接點168、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(3)其路徑依下列順序構成，在第44C圖中第八型晶片封裝結構518中，第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層。因此，在第5E圖中從光纖809傳輸的輸入光學訊號可通過其第一型光學I/O模組801的I/O晶片802轉換為輸入電信號，經由交互連接線路徑傳送至第十一型堆疊單元結構431的ASIC晶片398。或者，輸出電信號從第十一型堆疊單元結構431的ASIC晶片398經由交互連接線路徑傳送至第一型光學I/O模組801的光學I/O晶片802轉換成如第5E圖中的輸出光學訊號傳送至光纖809中。或者，交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。

或者，在第44A圖中的每一第六型晶片封裝結構516、在第44B圖中的第七型晶片封裝結構517及在第44C圖中的第八型晶片封裝結構518中，第二型光學I/O模組801取代第四型記憶體模組159，第二型光學I/O模組801的半導體IC晶片821可耦接至第十一型堆疊單元結構431的ASIC晶片398，經由以下第一交互連接線路徑：(1)其路徑依下列順序構成，在第44A中第六型晶片封裝結構516中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(2)其路徑依下列順序構成，在第44B圖中第七型晶片封裝結構517中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、其中之一接合金屬凸塊或接點168、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(3)其路徑依下列順序構成，在第44C圖中第八型晶片封裝結構518中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，。因此，第二型光學I/O模組801的半導體IC晶片821可依據從第十一型堆疊單元結構431的ASIC晶片398傳輸的輸出電訊號(經由第一交互連接線路徑)產生如第5F圖及第5G圖中的二個電壓V1及V2，以分別經由連接導線333施加在第二型光學I/O模組801的半導體IC晶片811的圖案化金屬層818之第一金屬片(塊)或第二金屬片(塊)。或者，第一交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。另外，第二型光學I/O模組801的半導體IC晶片831可耦接至第十一型堆疊單元結構431的ASIC晶片398，經由以下第二交互連接線路徑：(1)其路徑依下列順序構成，在第44A中第六型晶片封裝結構516中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第三型堆疊單元結構423的一VTV連接器467的一VTVs 358、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(2)其路徑依下列順序構成，在第44B圖中第七型晶片封裝結構517中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、其中之一接合金屬凸塊或接點168、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，或(3)其路徑依下列順序構成，在第44C圖中第八型晶片封裝結構518中，一個(或多個)連接導線333、第一型光學I/O模組801的之電路板或BGA基板335的每一圖案化金屬層、第一型光學I/O模組801的其中之一銲料球337、第十一型堆疊單元結構431的VTV連接器467之一VTVs 358及第十一型堆疊單元結構431的電路板545的一個(或多個)圖案化金屬層，。因此，第二型光學I/O模組801的半導體IC晶片831可檢測或接收從光纖852傳輸而來的輸入光學訊號及轉換產生如第5F圖及第5G圖中的輸入電訊號，以傳輸至第十一型堆疊單元結構431的ASIC晶片398(經由第二交互連接線路徑)。或者，第二交互連接線路徑可提供作為電源供應電壓、接地參考電壓或時脈訊號傳輸。

在第44A圖中的第六型晶片封裝結構516、第44B圖第七型晶片封裝結構517及第44C圖第八型晶片封裝結構518中，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)可使用一半導體技術節點小於或等於20 nm, 30 nm, 40 nm, 50 nm, 90 nm, 130 nm, 250 nm, 350 nm或500 nm的技術節點實施或製造；當第十一型堆疊單元結構431的ASIC邏輯晶片398可使用一半導體技術節點先進行20nm或10nm的技術實施或製造，例如是係使用16 nm, 14 nm, 12 nm, 10 nm, 7 nm, 5 nm, 3 nm或2 nm半導體技術節點實施或製造；第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)所使用的半導體技術節點可以舊於第十一型堆疊單元結構431的ASIC邏輯晶片398使用的半導體技術節點約1, 2, 3, 4, 5 或大於5技術節點，在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)中的電晶體可包括具有FDSOI MOSFETs、PDFOI MOSFETs或一平面式MOSFETs電晶體，而在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)中的電晶體可不同於第十一型堆疊單元結構431的ASIC邏輯晶片398，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)可使用平面式MOSFETs電晶體，而第十一型堆疊單元結構431的ASIC邏輯晶片398則可使用FINFETs或GAAFETs型式的電晶體。當施加在己知良好的第十一型堆疊單元結構431的ASIC邏輯晶片398的電源供應電壓(Vcc)可小於1.8、1.5或1伏特時，施加在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的電源供應電壓(Vcc)可大於或等於1.5, 2.0, 2.5, 3, 3.3, 4或5伏特，施加在第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的電源供應電壓(Vcc)可高於己知良好的第十一型堆疊單元結構431的ASIC邏輯晶片398的電源供應電壓(Vcc)，當己知良好的第十一型堆疊單元結構431的ASIC邏輯晶片398的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度小於4.5 nm, 4 nm, 3 nm或2 nm時，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的場效電晶體(field effect transistor (FET))之閘極氧化物的厚度大於或等於5 nm, 6 nm, 7.5 nm, 10 nm, 12.5 nm或15 nm，第四型記憶體模組159的每一記憶體IC晶片261(取代第四型記憶體模組159的第一光學I/O模組801的光學I/O晶片802或第二光學I/O模組801的每一半導體IC晶片811、821及831)的FET之閘極氧化物的厚度可大於己知良好的第十一型堆疊單元結構431的ASIC邏輯晶片398的FET之閘極氧化物的厚度。

晶片封裝結構與微型熱導管的封裝結構

第45A圖為本發明實施例中封裝一晶片封裝結構及一微型熱導管的電子裝置之上視圖。第45B圖為本發明實施例中封裝一晶片封裝結構及一微型熱導管的電子裝置之剖面示意圖，其中第45B圖為第45A圖中沿著T-T線的剖面示意圖。如第45A圖及第45B圖所示，一電子封裝結構611可包括：(1)一印刷電路板(printed circuit board (PCB))612，(2)一高耗能(high-power)晶片封裝結構613，設置在PCB 612的上表面上，(3)一低耗能(low-power)晶片封裝結構614，設置在PCB 612的上表面上，(4)多被動元件615(例如是電阻、電容或電感其中之一) ，設置在PCB 612的上表面上，及(5)一微型熱導管700設置在高耗能晶片封裝結構613的頂端，其中該微型熱導管700可水平延伸位在高耗能晶片封裝結構613、低耗能晶片封裝結構614及被動元件615上方且超出PCB 612 的多個邊界。在電子封裝結構611中，該高耗能晶片封裝結構613可包括：(1)一BGA基板616，(2)一ASIC晶片398(其具有與第3A圖中第一型半導體晶片100相同的揭露說明)翻轉朝下，其具有多個微型金屬凸塊或金屬連接墊34(每一個)接合高耗能晶片封裝結構613的BGA基板616上的一銲錫層，產生多個接合金屬接點617於ASIC晶片398與接合高耗能晶片封裝結構613的BGA基板616之間，(3)一底部填充材料618(聚合物層)填入ASIC晶片398與接合高耗能晶片封裝結構613的BGA基板616之間，覆蓋ASIC晶片398與接合高耗能晶片封裝結構613的BGA基板616之間每一接合金屬接點617的側壁，(4)多個銲料球619(例如是含錫合金)位在高耗能晶片封裝結構613的BGA基板616之底部，接合至PCB 612的上表面上，該銲料球619位在高耗能晶片封裝結構613的BGA基板616與PCB 612的上表面之間。電子封裝結構611更可包括一底部填充材料620(例如聚合物層)填入高耗能晶片封裝結構613的BGA基板616與PCB 612的上表面之間，覆蓋高耗能晶片封裝結構613的每一銲料球619的側壁。高耗能晶片封裝結構613的ASIC晶片398可以是FPGA IC晶片、GPU IC晶片、CPU IC晶片、TPU IC晶片、NPU IC晶片、APU IC晶片、資料處理單元(data-processing-unit (DPU)) IC晶片、微控制單元晶片或DSP IC晶片。另外，在電子封裝結構611中，微型熱導管700可經由一導熱膠623接合在高耗能晶片封裝結構613的ASIC晶片398的背面，高耗能晶片封裝結構613的ASIC晶片398作為一熱區792，微型熱導管700如第一至第八種替代方案的第一型微型熱導管中第16C圖、第17C圖、第18C圖、第19C圖、第20E圖、第21E圖、第22B圖及第23C圖中的任一種所示或如第一至第七種替代方案的第二型微型熱導管中第25圖至第31圖中任一種所示。

如第45A圖及第45B圖所示，在電子封裝結構611中，其低耗能晶片封裝結構614可包括一己知好的記憶體或ASIC晶片，例如是高位元記憶體晶片、揮發性記憶體IC晶片、DRAM IC晶片、SRAM IC晶片、非揮發性記憶體IC晶片、NAND或NOR記憶體IC晶片、MRAM IC晶片、RRAM IC晶片、PCM IC晶片、FRAM IC晶片、邏輯晶片、輔助(auxiliary and cooperating (AC))IC晶、專用I/O晶片、專用控制及I/O晶片、IP (intellectual-property)晶片(例如是接口晶片)、網路晶片、USB (universal-serial-bus)晶片、Serdes晶片、類比IC晶片或電源管理IC晶片封裝於其中。該低耗能晶片封裝結構614更可包括多個銲料球621(例如是含錫合金)位在其底部，且接合至PCB 612的上表面，電子封裝結構611更可包括一底部填充材料622(聚合物層)填入低耗能晶片封裝結構614與PCB 612的上表面之間，覆蓋低耗能晶片封裝結構614的每一銲料球621的側壁。

如第45A圖及第45B圖所示，電子封裝結構611更可包括：(1)多個銲料接點624(例如一含錫合金)，(每一個)接合一被動元件615的一端點至PCB 612的上表面，及(2) 底部填充材料625(聚合物層)填入被動元件615與PCB 612的上表面之間，覆蓋每一銲料接點624的側壁。

保護範圍之限制係僅由申請專利範圍所定義，保護範圍係意圖及應該以在申請專利範圍中所使用之用語之一般意義來做成寬廣之解釋，並可根據說明書及之後的審查過程對申請專利範圍做出解釋，在解釋時亦會包含其全部結構上及功能上之均等物件。

除非另有述及，否則經敘述於本專利說明書中之所有度量值、數值、等級、位置、程度、大小及其他規格，包括在下文請求項中，係為近似或額定值，而未必精確；其係意欲具有合理範圍其係與其有關聯之功能及與此項技藝中所習用與其相關者一致。

已被陳述或說明者之中全無意欲或應被解釋為會造成任何組件、步驟、特徵、目的、利益、優點或公開之相當事物之專用，而不管其是否被敘述於請求項中。

92:聚合物層 852:光纖 831:半導體IC晶片 821:半導體IC晶片 820:絕緣介電層 819:圖案化金屬層 818:絕緣介電層 817:圖案化金屬層 816:鰭部(fins) 815:平坦底部 814:鈮酸鋰薄膜 813:絕緣層 812:半導體基板 811:半導體IC晶片 809:光纖 808:蓋子 807:穿孔 806:絕緣層 805:半導體層 804:元件層 803:絕緣層 802:光學I/O晶片 801:光學輸入/輸出(I/O)模組 8:金屬連接墊 7942:骨架 7941:骨架 793:冷區 792:熱區 7911:通道結構 791:管道結構 79:BISD 788:蒸汽空間 787b:接管 787a:接管 787:連接管 786:窄管 784:寬管 783a:開口 783:金屬板 7812:切割線 781:隔牆 7791:銲料接合點 779:銲料層 778:金屬層 776:金屬層 772:金屬凸塊 768:氣泡形成增加區 767:金屬層 764:金屬層 758a:開口 758:頂部金屬板 753:光阻層 752b:圓形柱 752:光阻層 748:膠層 746:暫時基板 738:金屬層 7362:銲料接點 7361:銲料接點 736:銲料層 734:金屬軌 732:液體 722:金屬層 7209:底部骨架 7208:骨架 7207:骨架 7206:骨架 7205:骨架 7204:骨架 7203:骨架 7202:骨架 7201:骨架 719b:內部連接壁 719a:內部連接壁 7199:連接部 7198:連接部 7197:縱向截面 7196:縱向截面 7194:連接部 7193:連接部 7192:橫切部 7191:橫切部 718a:開口 718:金屬層 718:金屬篩或網 717c:中間側壁 717b:後側壁 717a:前側壁 717:外側壁 715b:內縱向壁 715a:內縱向壁 715:內部縱向壁 714:金屬層 7131:腔體 713:腔室 712a:開口 712:金屬層 712:金屬篩或網 7112b:第二端 7112a:第一端 7112:腔室 7111:蒸氣 711:主體 709b:密封區域 709a:空位 7099:連接部 7098:連接部 7097:縱切部 7096:縱切部 7094:連接部 7093:連接部 7092:橫切部 7091:橫切部 709:通道 706:金屬層 7041:底部金屬板 7041:頂部金屬板 704:金屬層 703:金屬柱 702a:開口 702:金屬板 7012:外側牆 7012:外側面 7011:切割線 701:隔牆 7002:第二端 7001:第一端 700:微型熱導管 6b:金屬接墊 6a:金屬接墊 699:垂直交互連接線 698:專用垂直旁路 696:交互連接線 695:灌模材料 694:底部填充材料 688:控制晶片 625:底部填充材料 623:導熱膠 622:底部填充材料 620:底部填充材料 619:銲料球 617:接合金屬接點 616:BGA基板 615:被動元件 614:低耗能晶片封裝結構 613:高耗能晶片封裝結構 612:印刷電路板 611:電子封裝結構 601:導熱黏膠層 6:交互連接線金屬層 593:雷射光 591:犠牲接合層 590:暫時基板 589:暫時基板 588:第二交互連接線結構 580:金屬凸塊或接墊 570:微型金屬凸塊或接墊 567:金屬板 565:聚合物層 560:第一交互連接線結構 548:金屬接墊 546:銲料金屬球 545:電路板 52a:開口 52:絕緣接合層 518:晶片封裝結構 517:晶片封裝結構 516:晶片封裝結構 515:晶片封裝結構 514:晶片封裝結構 513:晶片封裝結構 512:晶片封裝結構 511:晶片封裝結構 490:記憶體單元 49:銲料層 48:銅層 467:VTV連接器 431:堆疊單元結構 430:堆疊單元結構 42a:開口 429:堆疊單元結構 428:堆疊單元結構 427:堆疊單元結構 426:堆疊單元結構 425:堆疊單元結構 424:堆疊單元結構 423:堆疊單元結構 422:堆疊單元結構 421:堆疊單元結構 42:聚合物層 405:光檢測器 404:光發射體或調製器 403:光柵耦合器 402:光波導 401:電晶體 40:銅層 4:半導體元件 399:ASIC晶片 398:ASIC晶片 397:己知好的記憶體或ASIC晶片 379:開關單元 37:銅層 367:偽半導體晶片 362:記憶體單元 361:交互連接線 358:VTVs 357:絕緣介電層 35:微型金屬凸塊或金屬連接墊 34:微型金屬凸塊或金屬連接墊 339:黏著層 338:蓋子 337:銲料球 335:路基板或球柵陣列封裝(BGA)基板 334:黏著層 333:連接導線 332:灌模聚合物層 33:含錫銲料層 32:銅層 292:緩衝器 292:通過/不通過開關 28b:種子層 28a:黏著層 271:金屬穿孔/栓塞 27:交互連接線金屬層 26b:種子層 26a:黏著層 261:記憶體IC晶片 257:絕緣介電層 251:記憶體晶片 24:銅層 22:種子層 213:多工器 211:選擇線路 210:查找表(LUT) 2014:可編程邏輯單元(LC) 2:半導體基板 190:子系統模組 18:黏著層 168:接合金屬凸塊或接點 167:含錫凸塊 15a:開口 159:記憶體模組 158:TPV 157:矽穿孔(TSVs) 156:銅層 155:種子層 154:黏著層 153:絕緣襯裡層 15:保護層 14a:開口 14:保護層 12:絕緣介電層 101:FISD 100:半導體IC晶片 10:金屬穿孔/栓塞

圖式揭示本發明之說明性實施例。其並未闡述所有實施例。可另外或替代使用其他實施例。為節省空間或更有效地說明，可省略顯而易見或不必要之細節。相反，可實施一些實施例而不揭示所有細節。當相同數字出現在不同圖式中時，其係指相同或類似組件或步驟。

當以下描述連同隨附圖式一起閱讀時，可更充分地理解本發明之態樣，該等隨附圖式之性質應視為說明性而非限制性的。該等圖式未必按比例繪製，而是強調本發明之原理。

第1圖揭露本發明之實施例的可編程邏輯單元的方塊圖的示意圖。

第2圖為本發明實施例之經由一可編程開關控制可編程交互連接線的線路示意圖。

第3A圖為本發明實施例第一型半導體IC晶片的剖面示意圖。

第3B圖為本發明實施例第二型半導體IC晶片的剖面示意圖。

第4A圖為本發明實施例第一型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。

第4B圖為本發明實施例第二型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。

第4C圖為本發明實施例第三型垂直穿孔(vertical-through-via (VTV))連接器的剖面示意圖。

第5A圖及第5D圖分別為本發明實施例之第一型至第四型記憶體模組的剖面示意圖。

第5E圖分別為本發明實施例之第一型光學輸入/輸出(I/O)模組的剖面示意圖。

第5F圖分別為本發明實施例之第二型光學輸入/輸出(I/O)模組的剖面示意圖。

第5G圖分別為本發明實施例之第5F圖中第二型光學輸入/輸出(I/O)模組沿著A-A線的剖面示意圖。

第6A圖及第6B圖為本發明實施例接合一熱壓式凸塊至一熱壓式接墊的製程剖面示意圖。

第6C圖及第6D圖為本發明實施例中一直接接合製程的剖面示意圖。

第7A圖為本發明實施例中第一型次系統模組的剖面示意圖。

第7B圖為本發明實施例中第二型次系統模組的剖面示意圖。

第8圖為本發明實施例中第一型微型熱導管的熱傳導機制的示意圖。

第9A圖至第9D圖為本發明實施例製造第一型微型熱導管中的第一型骨架的製程剖面示意圖。

第9A-1圖及第9D-1圖分別為本發明實施例製造第一型微型熱導管中的第一型骨架的製程剖面示意圖中第9A圖及第9D圖中的上視圖，其中第9A圖為第9A-1圖中沿著B-B線的剖面示意圖，而第9D圖為第9D-1圖中沿著C-C線的剖面示意圖。

第10A圖至第10E圖為本發明實施例製造第一型微型熱導管中的第二型骨架的製程剖面示意圖。

第10A-1圖、第10B-1圖及第10E-1圖分別為本發明實施例製造第一型微型熱導管中的第二型骨架的製程剖面示意圖中第10A圖、第10B圖及第10E圖中的上視圖，其中第10A圖為第10A-1圖中沿著D-D線的剖面示意圖，第10B圖為第10B-1圖中沿著E-E線的剖面示意圖，而第10E圖為第10E-1圖中沿著F-F線的剖面示意圖。

第10F圖為本發明實施例製造第一型微型熱導管中的第三型骨架的製程剖面示意圖。

第11A圖為本發明實施例中第二型通道的上視圖。

第11B圖為本發明另一實施例中第三型通道的上視圖。

第11C圖為本發明另一實施例中另一第二型通道的上視圖。

第11D圖為本發明另一實施例中另一第三型通道的上視圖。

第12A圖至第12C圖為本發明實施例製造第一型微型熱導管中的第四型骨架的製程剖面示意圖。

第12A-1圖及第12C-1圖分別為本發明實施例製造第一型微型熱導管中的第四型骨架的製程剖面示意圖中第12A圖及第12C圖中的上視圖，其中第12A圖為第12A-1圖中沿著G-G線的剖面示意圖，而第12C圖為第12C-1圖中沿著H-H線的剖面示意圖。

第13A圖至第13C圖為本發明實施例製造第一型微型熱導管中的第五型骨架的製程剖面示意圖。

第13C-1圖為本發明實施例製造第一型微型熱導管中的第五型骨架的製程剖面示意圖中第12C圖中的上視圖，其中第13C圖為第13C-1圖中沿著I-I線的剖面示意圖。

第14A圖至第14C圖為本發明實施例製造第一型微型熱導管中的第六型骨架的製程剖面示意圖。

第14D圖分別為本發明實施例製造第一型微型熱導管中的第七型骨架的上視圖。

第14C-1圖為本發明實施例製造第一型微型熱導管中的第六型骨架的製程剖面示意圖中第14C圖中的上視圖，其中第14C圖為第14C-1圖中沿著N-N線的剖面示意圖。

第15A圖及第15B圖為本發明實施例製造第一型微型熱導管中的第八型骨架的製程剖面示意圖。

第15B-1圖為本發明實施例製造第一型微型熱導管中的第八型骨架的製程剖面示意圖中第15B圖中的上視圖，其中第15B圖為第15B-1圖中沿著J-J線的剖面示意圖。

第16A圖至第16C圖為本發明實施例製造第一態樣之第一型微型熱導管的製程剖面示意圖。

第17A圖至第17C圖為本發明實施例製造第二態樣之第一型微型熱導管的製程剖面示意圖。

第17B-1圖為本發明實施例製造第二態樣之第一型微型熱導管的製程剖面示意圖中第17B圖中的上視圖，其中第17B圖為第17B-1圖中沿著K-K線的剖面示意圖。

第18A圖至第18C圖為本發明實施例製造第三態樣之第一型微型熱導管的製程剖面示意圖。

第19A圖至第19C圖為本發明實施例製造第四態樣之第一型微型熱導管的製程剖面示意圖。

第19B-1圖為本發明實施例製造第四態樣之第一型微型熱導管的製程剖面示意圖中第19B圖中的上視圖，其中第19B圖為第19B-1圖中沿著L-L線的剖面示意圖。

第20A圖至第20E圖為本發明實施例製造第五態樣之第一型微型熱導管的製程剖面示意圖。

第21A圖至第21E圖為本發明實施例製造第六態樣之第一型微型熱導管的製程剖面示意圖。

第21D-1圖為本發明實施例製造第六態樣之第一型微型熱導管的製程剖面示意圖中第21D圖中的上視圖，其中第21D圖為第21D-1圖中沿著M-M線的剖面示意圖。

第22A圖及第22B圖為本發明實施例製造第七態樣之第一型微型熱導管的製程剖面示意圖。

第23A圖至第23C圖為本發明實施例製造第八態樣之第一型微型熱導管的製程剖面示意圖。

第23B-1圖為本發明實施例製造第八態樣之第一型微型熱導管的製程剖面示意圖中第23B圖中的上視圖，其中第23B圖為第23B-1圖中沿著O-O線的剖面示意圖。

第24A圖至第24C圖為本發明實施例在x-y平面上之第二型微型熱導管的熱傳導機制的示意圖。

第25圖至第31圖分別為本發明實施例在x-y平面上第一態樣至第七態樣之第二型微型熱導管的上視圖。

第32A圖至第32F圖為本發明實施例製造第一態樣至第七態樣之第二型微型熱導管的製程剖面示意圖，其中第32E圖為第一舉例之第25圖至第31圖的每一圖示中沿著P-P線的剖面示意圖，而第32F圖為第一舉例之第25圖至第30圖的每一圖示中沿著Q-Q線的剖面示意圖。

第33A圖至第33D圖、第32E圖及第32F圖為本發明實施例製造第一態樣至第七態樣之第二型微型熱導管的製程剖面示意圖，其中第25圖至第31圖為第二舉例之第32E圖之步驟的上視圖，其中第32E圖為第二舉例之第25圖至第31圖的每一圖示中沿著P-P線的剖面示意圖，而第32F圖為第二舉例之第25圖至第30圖的每一圖示中沿著Q-Q線的剖面示意圖。

第33B-1圖為本發明實施例製造第26圖示中第二態樣之第二型微型熱導管的製程中在第33B圖步驟中的上視圖，其中第33B圖為第33B-1圖中沿著R-R線的剖面示意圖。

第33D-1圖為本發明實施例製造第26圖示中第二態樣之第二型微型熱導管的製程中在第33D圖步驟中的上視圖，其中第33D圖為第33D-1圖中沿著S-S線的剖面示意圖。

第34A圖至第34E圖為本發明實施例在x-z平面上形成第一型堆疊單元的製程剖面示意圖。

第34F圖為本發明實施例在y-z平面上第一型及第二型堆疊單元的剖面示意圖。

第34G圖為本發明實施例在x-z平面上第二型堆疊單元的剖面示意圖。

第35A圖至第35D圖為本發明實施例在x-z平面上形成第三型堆疊單元的製程剖面示意圖。

第35E圖為本發明實施例在x-z平面上第四型堆疊單元的剖面示意圖。

第36A圖為本發明實施例在x-z平面上第五型堆疊單元的剖面示意圖。

第36B圖為本發明實施例在y-z平面上第五型及第六型堆疊單元的剖面示意圖。

第36C圖為本發明實施例在x-z平面上第六型堆疊單元的剖面示意圖。

第36D圖及第36E圖分別為本發明實施例在x-z平面上及在在y-z平面上第七型堆疊單元的剖面示意圖。

第37A圖及第37B圖分別為本發明實施例在x-z平面上及在在y-z平面上第八型堆疊單元的剖面示意圖。

第38圖為本發明實施例第九型堆疊單元的剖面示意圖。

第39圖為本發明實施例第十型堆疊單元的剖面示意圖。

第40圖為本發明實施例第十一型堆疊單元的剖面示意圖。

第41A圖為本發明實施例第一型晶片封裝結構的透視圖。

第41B圖為本發明實施例在x-z平面上第一型晶片封裝結構的剖面示意圖。

第41C圖為本發明實施例在y-z平面上第一型及第二型晶片封裝結構的剖面示意圖。

第41D圖為本發明實施例在x-z平面上第二型晶片封裝結構的剖面示意圖。

第42圖為本發明實施例第三型晶片封裝結構的剖面示意圖。

第43A圖為本發明實施例在x-z平面上第四型晶片封裝結構的剖面示意圖。

第43B圖為本發明實施例在y-z平面上第四型晶片封裝結構的剖面示意圖。

第43C圖為本發明實施例第五型晶片封裝結構的剖面示意圖。

第44A圖為本發明實施例第六型晶片封裝結構的剖面示意圖。

第44B圖為本發明實施例第七型晶片封裝結構的剖面示意圖。

第44C圖為本發明實施例第八型晶片封裝結構的剖面示意圖。

第45A圖為本發明實施例中封裝一晶片封裝結構及一微型熱導管的電子裝置之上視圖。

第45B圖為本發明實施例中封裝一晶片封裝結構及一微型熱導管的電子裝置之剖面示意圖，其中第45B圖為第45A圖中沿著T-T線的剖面示意圖。

雖然在圖式中已描繪某些實施例，但熟習此項技術者應瞭解，所描繪之實施例為說明性的，且可在本發明之範疇內構想並實施彼等所示實施例之變化以及本文所述之其他實施例。

7201:骨架

701:隔牆

734:金屬軌

703:金屬柱

7131:腔體

732:液體

700:微型熱導管

738:金屬層

758:金屬板

7361:銲料接合點

722:金屬層

7012:外側牆

718:金屬層

714:金屬層

706:金屬層

704:金屬層

702:金屬層

7041:金屬板

Claims (22)

1. 一微型導熱元件，包括： 一底部金屬板； 一頂部金屬板； 多個側壁，每一該側壁的一頂端接合該頂部金屬板，而每一該側壁的一底端接合該底部金屬板，其中該頂部金屬板、該底部金屬板及該些側壁形成一腔體在該微型導熱元件中； 多個金屬柱位在該腔體中且位於該頂部金屬板與該底部金屬板之間，其中每一該金屬柱的一頂端接合該頂部金屬板，而每一該金屬柱的一底端接合該底部金屬板； 一第一金屬層位在該腔體中且位於該頂部金屬板與該底部金屬板之間，其中該第一金屬層與每一該金屬柱相交且將每一該金屬柱分開分頂部部分及底部部分，其中多個開口位在該第一金屬層中，其中一第一空間位在該腔體中且位於該第一金屬層與該底部金屬板之間，而一第二空間位在該腔體中且位於該第一金屬層與該頂部金屬板之間；以及 一液體位在該腔體的該第一空間中。
2. 如申請專利範圍第1項所請求之微型導熱元件，其中介於該第一金屬層與該底部金屬板之間的一垂直距離介於5微米至50微米之間。
3. 如申請專利範圍第1項所請求之微型導熱元件，更包括一第二金屬層在該腔體中，該第二金屬層介於該頂部金屬板與該第一金屬層之間且與每一該金屬柱相交，其中多個第二開口位在該第二金屬層中。
4. 如申請專利範圍第3項所請求之微型導熱元件，其中介於該第一金屬層與該第二金屬層之間的一垂直距離介於0.5微米至5微米之間。
5. 如申請專利範圍第1項所請求之微型導熱元件，其中該第一金屬層包括一鎳層。
6. 如申請專利範圍第1項所請求之微型導熱元件，其中該第一金屬層的厚度介於0.1微米至3微米之間。
7. 如申請專利範圍第1項所請求之微型導熱元件，其中每一該第一開口寬度介於1微米至10微米之間。
8. 如申請專利範圍第1項所請求之微型導熱元件，其中該液體包括水。
9. 如申請專利範圍第1項所請求之微型導熱元件，其中該液體包括甲醇。
10. 如申請專利範圍第1項所請求之微型導熱元件，其中該金屬柱包括一銅層。
11. 如申請專利範圍第1項所請求之微型導熱元件，其中介於該頂部金屬板與該底部金屬板之間的一垂直距離小於500微米。
12. 如申請專利範圍第1項所請求之微型導熱元件，其中該第一空間用作於該液體依據毛細現象(capillary mechanism)在該第一空間中流動，而該第二空間用作於該液體的一蒸氣依據對流現象(convection mechanism)在該第二空間中流動。
13. 如申請專利範圍第1項所請求之微型導熱元件，其中在溫度25°C時，該腔體中的一總壓力在小於20千帕 (kilopascals, kPa)。
14. 一微型導熱元件，包括： 一底部金屬板； 一頂部金屬板； 多個側壁，每一該側壁的一頂端接合該頂部金屬板，而每一該側壁的一底端接合該底部金屬板，其中該頂部金屬板、該底部金屬板及該些側壁形成一腔體在該微型導熱元件中； 多個金屬柱位在該腔體中且位於該頂部金屬板與該底部金屬板之間，其中每一該金屬柱的一頂端接合該頂部金屬板，而每一該金屬柱的一底端接合該底部金屬板，其中每一該金屬柱的高度小於500微米；以及 一液體位在該腔體中。
15. 如申請專利範圍第1項所請求之微型導熱元件，更包括一金屬層在該腔體中，介於該頂部金屬板與該底部金屬板之間且與每一該金屬柱相交，其中在該腔體中一第一空間介於該金屬層與該底部金屬板之間，而該腔體中一第二空間係介於該金屬層與該頂部金屬板之間。
16. 如申請專利範圍第15項所請求之微型導熱元件，其中該金屬層包括一鎳層。
17. 如申請專利範圍第15項所請求之微型導熱元件，其中該金屬層的厚度介於0.1微米至3微米之間。
18. 如申請專利範圍第15項所請求之微型導熱元件，其中該第一空間用作於該液體依據毛細現象(capillary mechanism)在該第一空間中流動，而該第二空間用作於該液體的一蒸氣依據對流現象(convection mechanism)在該第二空間中流動。
19. 如申請專利範圍第14項所請求之微型導熱元件，其中該液體包括水。
20. 如申請專利範圍第14項所請求之微型導熱元件，其中該液體包括甲醇。
21. 如申請專利範圍第14項所請求之微型導熱元件，其中該金屬柱包括一銅層。
22. 如申請專利範圍第14項所請求之微型導熱元件，其中在溫度25°C時，該腔體中的一總壓力在小於20千帕 (kilopascals, kPa)。

Images