WO2026009777A1

WO2026009777A1 - 積層セラミック電子部品

Info

Publication number: WO2026009777A1
Application number: PCT/JP2025/022782
Authority: WO
Inventors: 忠輝山田; 孝太善哉
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2024-07-02
Filing date: 2025-06-25
Publication date: 2026-01-08
Anticipated expiration: 2027-01-02

Abstract

スペーサと積層セラミックコンデンサとが外れてしまったり、基板実装後に基板と積層セラミック電子部品とが外れてしまったりすることを抑止しうる積層セラミック電子部品を提供すること。　本発明にかかる積層セラミック電子部品１００は、高さ方向に相対する第１の面及び第２の面と、高さ方向に直交する第１の方向に相対する第３の面及び第４の面と、高さ方向及び第１の方向に直交する第２の方向に相対する第５の面及び第６の面と、を備える積層体と、積層体の第２の面上及び第３の面上に配置される第１の外部電極と、積層体の第２の面上及び第４の面上に配置される第２の外部電極とを含む積層セラミックコンデンサと、第１の外部電極と接続された第１のスペーサと、第２の外部電極と接続された第２のスペーサと、第１のスペーサと第２のスペーサとの間に配置される第３のスペーサとを備える。第１のスペーサは、中央領域と、中央領域の周辺に位置する周辺領域とを有し、第１のスペーサの金属成分比率が、８６．４％以上９４．３％以下であり、中央領域の金属成分比率は、９１．６％以上９４．２％以下である。

Description

積層セラミック電子部品

　本発明は、積層セラミック電子部品に関する。

　積層セラミックコンデンサは、誘電体層と内部電極とが交互に積み重ねられた内層部を有する。そして、その内層部の上部と下部とに外層部としての誘電体層が配置された直方体状の積層体が形成され、積層体の長手方向の両端面に外部電極が設けられて積層セラミックコンデンサが形成される。積層セラミックコンデンサは、内部電極同士が誘電体層を介して対向することで静電容量が発生する。このとき、積層セラミックコンデンサは、圧電現象によって振動が発生し、この振動が基板に伝わることで、いわゆる「鳴き」が発生することが知られている。

　「鳴き」の発生を抑制するには、例えば、積層セラミックコンデンサと基板とを離すことが有効である。そのため、例えば、積層セラミックコンデンサにおいて基板に実装される側に外部電極の一部を覆うように形成されたバンプ（スペーサ）を備える積層セラミック電子部品が知られている。

　例えば、特許文献１では、コンデンサ本体上にインターポーザ形成用ペーストを塗布し、熱処理を行うことで、インターポーザ（スペーサ）を形成する積層セラミックコンデンサが記載されている。

特開２０２２－１７７５１８号公報

　しかしながら、例えば、衝撃によってインターポーザとコンデンサ本体とが外れてしまったり、基板実装後に基板とインターポーザが取り付けられた積層セラミックコンデンサとが外れてしまったりする恐れがあった。

　したがって、本発明は、スペーサと積層セラミックコンデンサとが外れてしまったり、基板実装後に基板と積層セラミック電子部品とが外れてしまったりすることを抑止しうる積層セラミック電子部品を提供することを目的とする。

　本発明にかかる積層セラミック電子部品は、高さ方向に相対する第１の面及び第２の面と、高さ方向に直交する第１の方向に相対する第３の面及び第４の面と、高さ方向及び第１の方向に直交する第２の方向に相対する第５の面及び第６の面と、を備える積層体と、積層体の第２の面上及び第３の面上に配置される第１の外部電極と、積層体の第２の面上及び第４の面上に配置される第２の外部電極とを含む積層セラミックコンデンサと、第１の外部電極と接続された第１のスペーサと、第２の外部電極と接続された第２のスペーサと、第１のスペーサと第２のスペーサとの間に配置される第３のスペーサとを備え、第１のスペーサは、第１の中央領域と、第１の中央領域の周辺に位置する第１の周辺領域とを有し、第１のスペーサの金属成分比率が、８６．４％以上９４．３％以下であり、第１の中央領域の金属成分比率は、９１．６％以上９４．２％以下であることを特徴とする。

　本発明にかかる積層セラミック電子部品によれば、積層セラミックコンデンサと、第１の外部電極と接続された第１のスペーサと、第２の外部電極と接続された第２のスペーサと、第１のスペーサと第２のスペーサとの間に配置される第３のスペーサとを備え、第１のスペーサは、第１の中央領域と、第１の中央領域の周辺に位置する第１の周辺領域とを有し、第１のスペーサの金属成分比率が、８６．４％以上９４．３％以下であり、第１の中央領域の金属成分比率は、９１．６％以上９４．２％以下であるので、第１のスペーサ及び第２のスペーサと積層セラミックコンデンサとの固着力を向上させ、積層セラミックコンデンサからスペーサが外れてしまったり、積層セラミック電子部品が実装された基板から外れてしまったりすることを抑止することができる。

　本発明によれば、スペーサと積層セラミックコンデンサとが外れてしまったり、基板実装後に基板と積層セラミック電子部品とが外れてしまったりすることを抑止しうる積層セラミック電子部品を提供することができる。

　本発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

本発明の実施の形態にかかる積層セラミック電子部品を示す外観斜視図である。本発明の実施の形態にかかる積層セラミック電子部品を示す正面図である。本発明の実施の形態にかかる積層セラミック電子部品の底面図である。図２の線ＩＶ－ＩＶにおける断面図である。図３の線Ｖ－Ｖにおける断面図である。本発明の実施の形態にかかる積層セラミック電子部品の第１のスペーサ（第２のスペーサ）と第３のスペーサを拡大した拡大断面図である。本発明の実施の形態にかかる積層セラミック電子部品の実装状態を示す図である。

１．積層セラミック電子部品
　本発明にかかる積層セラミック電子部品１００について図１ないし図６に基づいて説明する。図１は、本発明の実施の形態にかかる積層セラミック電子部品を示す外観斜視図である。図２は、本発明の実施の形態にかかる積層セラミック電子部品を示す正面図である。図３は、本発明の実施の形態にかかる積層セラミック電子部品の底面図である。図４は、図２の線ＩＶ－ＩＶにおける断面図である。図５は、図３の線Ｖ－Ｖにおける断面図である。図６は、本発明の実施の形態にかかる積層セラミック電子部品の第１のスペーサ（第２のスペーサ）と第３のスペーサを拡大した拡大断面図である。

　本発明にかかる積層セラミック電子部品１００は、積層体１２と２つの外部電極３０ａ、３０ｂとを備えた積層セラミックコンデンサ１０と、一方の外部電極３０ａと接続された第１のスペーサ５２と、他方の外部電極３０ｂと接続された第２のスペーサ５４と、第１のスペーサ５２と第２のスペーサ５４との間に配置された第３のスペーサ５６とを備える。

（積層体）
　積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極１６とを有する。積層体１２は、高さ方向ｘに相対する第１の面１２ａ及び第２の面１２ｂと、高さ方向ｘに直交し、第１の方向ｙに相対する第３の面１２ｃ及び第４の面１２ｄと、高さ方向ｘ及び第１の方向ｙに直交し、第２の方向ｚに相対する第５の面１２ｅ及び第６の面１２ｆと、を有する。本実施の形態において、積層体１２の第１の面１２ａ側が非実装面側であり、積層体１２の第２の面１２ｂ側が実装面側である。高さ方向ｘは、実装面Ｓと垂直な方向である。また、積層体１２の第５の面１２ｅと第６の面１２ｆと結ぶ方向である第２の方向ｚが積層方向であってもよい。

　積層体１２は、六面体形状を有している。また、積層体１２は、角部及び稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の面１２ａ及び第２の面１２ｂ、第３の面１２ｃ及び第４の面１２ｄ、並びに第５の面１２ｅ及び第６の面１２ｆの一部又は全部に凹凸などが形成されていてもよい。

　積層体１２は、複数の内部電極１６が対向する内層部１８を有する。言い換えると、内層部１８では、第１の内部電極１６ａと第２の内部電極１６ｂとが対向している。

　積層体１２は、第１の面１２ａ側に位置し、第１の面１２ａと第１の面１２ａ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第１の外層部２０ａを有する。

　同様に、積層体１２は、第２の面１２ｂ側に位置し、第２の面１２ｂと第２の面１２ｂ側の内層部１８の最表面とその最表面の延長線上との間に位置する複数の誘電体層１４から形成される第２の外層部２０ｂを有する。

（誘電体層）
　誘電体層１４を構成するセラミック材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。

　また、誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。さらに、誘電体層１４の枚数は、第１の外層部２０ａ及び第２の外層部２０ｂを含め、１０枚以上７００枚以下であることが好ましい。

（内部電極）
　内部電極１６は、複数の第１の内部電極１６ａ及び複数の第２の内部電極１６ｂを有する。

　第１の内部電極１６ａは、複数の誘電体層１４上に配置され、第３の面１２ｃに露出している。

　第２の内部電極１６ｂは、複数の誘電体層１４上に配置され、第４の面１２ｄに露出している。

　第１の内部電極１６ａは、第２の内部電極１６ｂと互いに対向する第１の対向電極部２６ａと、第１の対向電極部２６ａから積層体１２の第３の面１２ｃに引き出される第１の引出電極部２８ａとを備える。また、第１の内部電極１６ａの第１の引出電極部２８ａは、端部が積層体１２の第３の面１２ｃの表面に引き出されており、露出部を形成している。

　第２の内部電極１６ｂは、第１の内部電極１６ａと互いに対向する第２の対向電極部２６ｂと、第２の対向電極部２６ｂから積層体１２の第４の面１２ｄに引き出される第２の引出電極部２８ｂとを備える。また、第２の内部電極１６ｂの第２の引出電極部２８ｂは、端部が積層体１２の第４の面１２ｄの表面に引き出されており、露出部を形成している。

　第１の内部電極１６ａの第１の対向電極部２６ａ及び第２の内部電極１６ｂの第２の対向電極部２６ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部を丸められていたり、コーナー部を斜めに形成したりしてよい（テーパー状）。

　第１の内部電極１６ａの第１の引出電極部２８ａ及び第２の内部電極１６ｂの第２の引出電極部２８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部を丸められていたり、コーナー部を斜めに形成したりしてよい（テーパー状）。

　第１の内部電極１６ａの第１の対向電極部２６ａ及び第２の内部電極１６ｂの第２の対向電極部２６ｂの幅と、第１の内部電極１６ａの第１の引出電極部２８ａ及び第２の内部電極１６ｂの第２の引出電極部２８ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。

　本実施の形態では、内部電極１６の対向電極部２６同士が誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。

　第１の内部電極１６ａ及び第２の内部電極１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。

　また、第１の内部電極１６ａ及び第２の内部電極１６ｂと、誘電体層１４との間にＳｎの固溶層を含むことで内部電極１６と誘電体層１４との界面への電界集中を緩和でき、高温負荷信頼性向上に繋がる。このとき、Ｓｎは、第１の内部電極１６ａ及び第２の内部電極１６ｂのいずれか片方の内部電極１６のみに含まれていても十分に効果を発揮することができる。

　第１の内部電極１６ａ及び第２の内部電極１６ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。内部電極１６の枚数は、１０枚以上７００枚以下であることが好ましい。

（外部電極）
　外部電極３０は、第１の外部電極３０ａと第２の外部電極３０ｂとを有する。

　第１の外部電極３０ａは、第１の内部電極１６ａに接続され、第３の面１２ｃ上及び第２の面１２ｂ上に配置されている。また、第１の面１２ａの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にも配置されていてもよい。本実施の形態では、第３の面１２ｃ上から第１の面１２ａの一部及び第２の面１２ｂの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にまで延びて形成されている。

　第２の外部電極３０ｂは、第２の内部電極１６ｂに接続され、第４の面１２ｄ上及び第２の面１２ｂ上に配置されている。また、第１の面１２ａの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にも配置されていてもよい。本実施の形態では、第４の面１２ｄ上から第１の面１２ａの一部及び第２の面１２ｂの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にまで延びて形成されている。

　第１の外部電極３０ａ及び第２の外部電極３０ｂは、積層体１２の表面に配置される下地電極層３２と、下地電極層３２を覆うように配置されるめっき層３４とを有している。

（下地電極層）
　下地電極層３２は、第３の面１２ｃ上及び第４の面１２ｄ上に配置されている。また、第１の外部電極３０ａ側及び第２の外部電極３０ｂ側のそれぞれにおいて、第１の面１２ａの一部及び第２の面１２ｂの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にも配置されていてもよい。本実施の形態では、第１の外部電極３０ａ側及び第２の外部電極３０ｂ側のそれぞれにおいて、第３の面１２ｃ及び第４の面１２ｄ上から第１の面１２ａの一部及び第２の面１２ｂの一部、第５の面１２ｅの一部及び第６の面１２ｆの一部にまで延びて形成されている。

　下地電極層３２は、第１の下地電極層３２ａと第２の下地電極層３２ｂとを有する。

　下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。

　（焼付け層の場合）
　焼付け層は、ガラス成分と金属とを含む。焼付け層のガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉから選ばれる少なくとも１つを含む。焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。

　焼付け層は、複数層であってもよい。また、焼付け層は、ガラス及び金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものである。焼付け層は、内部電極１６及び誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成して形成したものでもよく、内部電極１６及び誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極１６及び誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて形成することが好ましい。

　第３の面１２ｃに位置する第１の焼付け層の第１の面１２ａ及び第２の面１２ｂを結ぶ高さ方向ｘの中央部における第３の面１２ｃ及び第４の面１２ｄを結ぶ第１の方向ｙの厚み（すなわち、第３の面１２ｃの中央部の下地電極層の厚み）は、例えば、３μｍ以上１６０μｍ以下であることが好ましい。

　第４の面１２ｄに位置する第２の焼付け層の第１の面１２ａ及び第２の面１２ｂを結ぶ高さ方向ｘの中央部における第３の面１２ｃ及び第４の面１２ｄを結ぶ第１の方向ｙの厚み（すなわち、第４の面１２ｄの中央部の下地電極層の厚み）は、例えば、３μｍ以上１６０μｍ以下であることが好ましい。

　また、第１の面１２ａの一部、第２の面１２ｂの一部に位置する第１の焼付け層の第３の面１２ｃ及び第４の面１２ｄを結ぶ第１の方向ｙの中央部における第１の面１２ａ及び第２の面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下であることが好ましい。

　また、第１の面１２ａの一部、第２の面１２ｂの一部に位置する第２の焼付け層の第３の面１２ｃ及び第４の面１２ｄを結ぶ第１の方向ｙの中央部における第１の面１２ａ及び第２の面１２ｂを結ぶ高さ方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下であることが好ましい。

　（導電性樹脂層の場合）
　下地電極層３２として、導電性樹脂層を設ける場合、導電性樹脂層は、焼付け層を覆うように配置されてもよい。また、焼付け層を設けずに積層体１２上に直接配置されてもよい。
　導電性樹脂層は、下地電極層３２上を完全に覆っていてもよいし、下地電極層３２の一部を覆っていてもよい。
　また、導電性樹脂層は、複数層で形成されていてもよい。

　導電性樹脂層は、例えば、熱硬化性樹脂と金属成分とを含む。

　熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。

　導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。

　導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又は、それらを含む合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性樹脂層に含まれる金属として、Ａｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。さらに、導電性樹脂層に含まれる金属として、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。また、導電性樹脂層に含まれる金属として、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。

　導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。また、導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー（導電性樹脂層に含まれる金属）同士が接触することにより、導電性樹脂層の内部に通電経路が形成される。

　導電性樹脂層は、熱硬化性樹脂を含むため、例えば、めっき膜や導電性ペーストの焼成物からなる下地電極層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。

　導電性樹脂層の最も厚い部分の厚みは、例えば１０μｍ以上１５０μｍ以下であることが好ましい。

　（薄膜層の場合）
　薄膜層は、スパッタリング法又は蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

（めっき層）
　めっき層３４は、第１のめっき層３４ａと第２のめっき層３４ｂとを有する。
　第１のめっき層３４ａは、第１の下地電極層３２ａを覆うように配置されている。
　第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置されている。

　また、めっき層３４としては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。

　めっき層３４は複数層により形成されていてもよい。好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層３２が積層セラミック電子部品１００を実装する際のはんだによって侵食されることを防止することができる。また、Ｓｎめっき層は、積層セラミック電子部品１００を実装する際の半田の濡れ性を向上させ、容易に実装することができる。

　また、めっき層３４の１層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。

　なお、下地電極層３２を設けずにめっき層３４だけで外部電極３０を形成してもよい。以下、下地電極層３２を設けずにめっき層３４を設ける構造について説明する。

　第１の外部電極３０ａ及び第２の外部電極３０ｂのそれぞれは、下地電極層３２を設けずに、めっき層３４が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極１６ａと第２の内部電極１６ｂとに直接的に接続されるめっき層３４を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層３４が形成されてもよい。

　下地電極層３２を設けずに積層体１２上に直接めっき層を形成する場合は、下地電極層３２の厚みを削減した分を低背化すなわち薄型化、又は、積層体１２の厚みすなわち内層部１８（有効層部）の厚みに転化できるため、薄型チップの設計自由度を向上することができる。

　また、めっき層３４は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。

　下層めっき電極及び上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属又は当該金属を含む合金を含むことが好ましい。

　下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎを用いて形成されることが好ましい。

　また、例えば、第１の内部電極１６ａ及び第２の内部電極１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａ及び第２の外部電極３０ｂはそれぞれ、下層めっき電極のみで構成されてもよい。

　めっき層３４は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。

　下地電極層３２を設けずに配置するめっき層３４の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層３４は、ガラスを含まないことが好ましい。めっき層３４の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。

　積層セラミックコンデンサ１０の第１の方向ｙの寸法をＬ寸法とする。Ｌ寸法は、１．０ｍｍ以上１０ｍｍ以下であることが好ましい。積層セラミックコンデンサ１０の第２の方向ｚの寸法をＷ寸法とする。Ｗ寸法は、０．５ｍｍ以上５ｍｍ以下であることが好ましい。積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とする。Ｔ寸法は、０．５ｍｍ以上５ｍｍ以下であることが好ましい。
　より好ましくは、Ｌ寸法は、１．０ｍｍ以上２．１ｍｍ以下が好ましい。Ｗ寸法は、０．５ｍｍ以上１．３ｍｍ以下であることが好ましい。Ｔ寸法は、０．５ｍｍ以上１．３ｍｍ以下であることが好ましい。

（スペーサ）
　積層セラミック電子部品１００は、積層セラミックコンデンサ１０とスペーサ５０とを含む。スペーサ５０は、第１の外部電極３０ａの少なくとも一部を被覆した第１のスペーサ５２と、第２の外部電極３０ｂの少なくとも一部を被覆した第２のスペーサ５４と、積層体１２の一部、第１のスペーサ５２の一部及び第２のスペーサ５４の一部を被覆した第３のスペーサ５６とを含む。なお、本実施の形態では、第１のスペーサ５２、第２のスペーサ５４及び第３のスペーサ５６をそれぞれ区別して説明するが、第１のスペーサ５２、第２のスペーサ５４及び第３のスペーサ５６が一体化していて判別出来ない場合がある。

　図７に示すように、積層セラミック電子部品１００が実装基板６０上に実装されるとき、第１のスペーサ５２及び第２のスペーサ５４が、それぞれ半田６２を介してランド電極６４ａ、６４ｂに電気的に接続されかつ機械的に接続される。このとき、半田６２は、第１のスペーサ５２及び第１の外部電極３０ａならびに第２のスペーサ５４及び第２の外部電極３０ｂに沿ってフィレットを形成する。なお、半田６２によるフィレットは、第１のスペーサ５２や第２のスペーサ５４にのみ形成される場合もある。フィレットが第１のスペーサ５２及び第２のスペーサ５４のみに形成されると、積層セラミックコンデンサ１０への半田６２の濡れ上がり量を少なくすることができるため、鳴きを抑制することができる。

　（第１のスペーサ及び第２のスペーサ）
　第１のスペーサ５２は、第１の外部電極３０ａと実装面Ｓとの間に配置され、第１の外部電極３０ａに接続されている。第２のスペーサ５４は、第２の外部電極３０ｂと実装面Ｓとの間に配置され、第２の外部電極３０ｂに接続されている。

　第１のスペーサ５２及び第２のスペーサ５４の形状は、特に限定されない。言い換えると、第１のスペーサ５２及び第２のスペーサ５４の形状は、例えば、略六面体形状であってもよい。以下では、第１のスペーサ５２及び第２のスペーサ５４の形状は、六面体形状であるとして説明する。

　第１のスペーサ５２は、高さ方向ｘに相対する第１の面５２ａ及び第２の面５２ｂと、高さ方向ｘに直交し、第１の方向ｙに相対する第３の面５２ｃ及び第４の面５２ｄと、高さ方向ｘ及び第１の方向ｙに直交し、第２の方向ｚに相対する第５の面５２ｅ及び第６の面５２ｆと、を有する。このとき、第１のスペーサ５２は、第１の面５２ａの面積より、第２の面５２ｂの面積が小さくなるような四角錐台状の形状でもよい。

　第１のスペーサ５２の第２の面５２ｂは、実装面Ｓ側に位置される。
　第１のスペーサ５２の第１の面５２ａは、第１の外部電極３０ａと接続する。また、第１のスペーサ５２において、第１のスペーサ５２の積層セラミックコンデンサ１０の第１の方向ｙの中心側の端縁部は、第１の外部電極３０ａの積層セラミックコンデンサ１０の第１の方向ｙの中心側の端部よりも中心側に位置している。また、第１のスペーサ５２において、第１のスペーサ５２の第１の面５２ａと第４の面５２ｄとが交わる稜線部は、第１の外部電極３０ａの積層セラミックコンデンサ１０の第１の方向ｙの中心側の端部よりも第１の方向ｙの中心側に位置している。したがって、第１のスペーサ５２は、第１の面５２ａにおいて、第１の外部電極３０ａに接する部分と、第１の外部電極３０ａに接する部分から第１の方向ｙの中心側へ延伸する部分とを有する。

　第２のスペーサ５４は、高さ方向ｘに相対する第１の面５４ａ及び第２の面５４ｂと、高さ方向ｘに直交し、第１の方向ｙに相対する第３の面５４ｃ及び第４の面５４ｄと、高さ方向ｘ及び第１の方向ｙに直交し、第２の方向ｚに相対する第５の面５４ｅ及び第６の面５４ｆと、を有する。このとき、第２のスペーサ５４は、第１の面５４ａの面積より、第２の面５４ｂの面積が小さくなるような四角錐台状の形状でもよい。

　第２のスペーサ５４の第２の面５４ｂは、実装面Ｓ側に位置される。
　第２のスペーサ５４の第１の面５４ａは、第２の外部電極３０ｂと接続する。また、第２のスペーサ５４において、第２のスペーサ５４の積層セラミックコンデンサ１０の第１の方向ｙの中心側の端縁部は、第２の外部電極３０ｂの積層セラミックコンデンサ１０の第１の方向ｙの中心側の端部よりも中心側に位置している。また、第２のスペーサ５４において、第２のスペーサ５４の第１の面５４ａと第４の面５４ｄとが交わる稜線部は、第２の外部電極３０ｂの積層セラミックコンデンサ１０の第１の方向ｙの中心側の端部よりも第１の方向ｙの中心側に位置している。したがって、第２のスペーサ５４は、第１の面５４ａにおいて、第２の外部電極３０ｂに接する部分と、第２の外部電極３０ｂに接する部分から第１の方向ｙの中心側へ延伸する部分とを有する。

　第１のスペーサ５２及び第２のスペーサ５４が積層セラミックコンデンサ１０と実装面Ｓとの間に配置されていることで、積層セラミックコンデンサ１０の容量形成部である内層部１８と実装面Ｓとの間の距離を遠ざけることができるため、「鳴き」を抑制することができる。

　このとき、積層セラミックコンデンサ１０の高さ方向ｘの寸法Ｔにもよるが、第１のスペーサ５２及び第２のスペーサ５４の高さ方向ｘの寸法は、例えば、１２０μｍ以上２５０μｍ以下であることが好ましい。例えば、積層セラミックコンデンサ１０の第１の方向ｙの寸法Ｌが１．６ｍｍ、積層セラミックコンデンサ１０の第２の方向ｚの寸法Ｗが０．８ｍｍ、積層セラミックコンデンサ１０の高さ方向ｘの寸法Ｔが０．８ｍｍであるとき、第１のスペーサ５２及び第２のスペーサ５４の高さ方向ｘの寸法は１６０μｍ程度であることが好ましい。例えば、積層セラミックコンデンサ１０の第１の方向ｙの寸法Ｌが２．０ｍｍ、積層セラミックコンデンサ１０の第２の方向ｚの寸法Ｗが１．２５ｍｍ、であるとき、積層セラミック電子部品１００の実装面に垂直な方向の寸法は１．６０ｍｍ程度であることが好ましい。また、第１のスペーサ５２及び第２のスペーサ５４の一部に凹凸がついていても良い。第１のスペーサ５２及び第２のスペーサ５４の形状によって一部に凹凸などがついている場合は、第１のスペーサ５２及び第２のスペーサ５４の高さ方向ｘの寸法の最低の厚みが１２０μｍ程度であることが好ましい。各種の寸法は、第１の方向ｙ、第２の方向ｚ、実装面に垂直な方向ｘにおいて、最も長い寸法を持つ部分によって定義される。
　なお、第１のスペーサ５２と第２のスペーサ５４との第１の方向ｙの距離は、０．４ｍｍ以上であることが好ましい。

　図６に示すように、第１のスペーサ５２及び第２のスペーサ５４は金属粉により形成される金属領域Ｍを含む。金属粉は、Ｃｕ、Ｎｉ、Ｓｎのうちの少なくとも１つを含むことが好ましい。また、これに加えて、Ａｇを含んでいてもよい。Ｃｕ、Ｎｉ、Ｓｎによって形成される金属間化合物は、積層セラミック電子部品を基板に実装するときにはんだ付けをする際にも、熱による変形が少なく、形状を維持しやすくすることができる。

　また、これに加えて、図６に示すように、第１のスペーサ５２及び第２のスペーサ５４は、樹脂成分による樹脂領域Ｒを有する。樹脂成分を含んでいると、樹脂によって応力を緩和することができる。より好ましくは、樹脂成分は、５ｗｔ％以上１５ｗｔ％以下であることが好ましい。樹脂成分としては、フェノール樹脂である。フェノール樹脂は、金属間化合物の粒子を被覆するとともに、粒子間の隙間を埋めるように点在する。第１のスペーサ５２及び第２のスペーサ５４がフェノール樹脂を含むとき、フェノール樹脂は、金属粉の粒子を被覆するとともに、粒子間の隙間を埋めるように点在する。フェノール樹脂は、金属間化合物の粒子を完全に被覆しない状態であってもよい。フェノール樹脂を含むと耐熱性が良いので、第１のスペーサ５２及び第２のスペーサ５４を形成するときの熱処理工程における熱処理温度にて揮発しにくくなる。そのため、スペーサ内に形成される空隙の量を少なくすることができる。

　フェノール樹脂は、第１のスペーサ５２及び第２のスペーサ５４の表面に表出し、第１のスペーサ５２及び第２のスペーサ５４の表面の少なくとも一部を被覆してもよい。フェノール樹脂が第１のスペーサ５２及び第２のスペーサ５４の表面を被覆することにより、第１のスペーサ５２及び第２のスペーサ５４の表面の平滑性が向上し、第１のスペーサ５２及び第２のスペーサ５４の機械的強度を高めることができる。

　フェノール樹脂は、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、Ｔｃｒｔ－ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂などのノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレンなどのポリオキシスチレンなどが挙げられる。

　さらに、第１のスペーサ５２及び第２のスペーサ５４は樹脂の中に金属粉を含む構成であってもよい。樹脂成分を金属粉よりも多く含むと、積層セラミックコンデンサ１０の振動を樹脂成分によって緩衝し、基板に伝わる振動を低減させることができる。このとき、第１のスペーサ５２及び第２のスペーサ５４の表面にめっき処理が施されていてもよい。

　また、第１のスペーサ５２及び第２のスペーサ５４の内部には、複数の空隙Ｐが配置される。

　本実施の形態において、第１のスペーサ５２全体及び第２のスペーサ５４全体の金属成分比率は、８６．４％以上９４．３％以下である。ここで、第１のスペーサ５２全体及び第２のスペーサ５４全体の金属成分比率とは、第１のスペーサ５２及び第２のスペーサ５４の第１の方向ｙ×高さ方向ｘの露出される断面において、金属領域Ｍが占める割合である。

　また、図６に示すように、第１のスペーサ５２の第１の方向ｙ×高さ方向ｘの露出される断面において、第１のスペーサ５２を中央領域Ａと、中央領域Ａの周囲に配置される周辺領域Ｂとに分けたとき、中央領域Ａにおける金属領域Ｍが占める割合である金属成分比率は、９１．６％以上９４．２％以下である。同様に、第２のスペーサ５４の第１の方向ｙ×高さ方向ｘの露出される断面において、第２のスペーサ５４を中央領域Ａと、中央領域Ａの周囲に配置される周辺領域Ｂとに分けたとき、中央領域Ａにおける金属領域Ｍが占める割合である金属成分比率は、９１．６％以上９４．２％以下である。これによって、後述する第３のスペーサ５６と第１のスペーサ５２の固着力及びはんだとの接続性を向上させることができるため、実装後に基板と積層セラミック電子部品とが、第１のスペーサ５２、第２のスペーサ５４と積層セラミックコンデンサとが外れてしまう可能性を低下させることができ、かつ、基板実装後に、基板と積層セラミック電子部品１００とが外れてしまったりすることを抑制しうる。

　なお、周辺領域Ｂにおける金属領域Ｍが占める割合である金属成分比率は、６４．２％以上９７．４％以下であることが好ましい。

　以下に、各領域の金属成分比率の測定方法を示す。
　積層セラミック電子部品を第２の方向ｚに１／２Ｗの位置まで断面研磨をし、第１の方向ｙ×高さ方向ｘの断面を露出させる。その後、ＩｍａｇｅＪ（画像処理ソフトウェア）で、第１のスペーサ５２及び第２のスペーサ５４の外形を囲うように画像を切り取る。このとき、ＩｍａｇｅＪの画像タイプは８ビットとする。中央領域Ａは、３００μｍ×１００μｍの矩形の領域であり、かつ、第１のスペーサ５２及び第２のスペーサ５４の輪郭にかからない部分の任意の領域を中央領域Ａとし、中央領域Ａと第１のスペーサ５２及び第２のスペーサ５４の輪郭との間の領域を周辺領域Ｂとする。なお、３００μｍ×１００μｍの矩形の領域として特定される中央領域Ａは、第１のスペーサ５２及び第２のスペーサ５４の輪郭から１０μｍ内側の任意の領域で特定される。そして、得られた画像に対して、空隙Ｐと樹脂Ｒの位置が白となるように閾値を０から１４０までの範囲で設定する。そして、その設定された閾値により２値化を行うことで、金属領域Ｍとそれ以外の領域として、それぞれの面積から粒子解析を実行し、金属成分の面積比率（金属成分比率）を測定する。

　第１のスペーサ５２及び第２のスペーサ５４の成分は、例えば、以下のようにして検出することができる。
　積層セラミック電子部品１００を実装面Ｓに垂直かつ第２の方向ｚの１／２Ｗまで断面研磨を行い、高さ方向ｘ及び第１の方向ｙの断面（ＬＴ面）を露出させる。断面研磨して得られた断面において、例えば、ＦＥ－ＳＥＭ（日立ハイテク社製，ＳＵ８２３０）のＥＤＸにより定性分析することで、第１のスペーサ５２及び第２のスペーサ５４の成分を検出することができる。
　なお、断面研磨して得られた断面に対して、顕微鏡（オリンパス社製，ＢＸ－５１）で総合倍率５０倍に拡大し、顕微鏡用デジタルカメラ（オリンパス社製，ＤＰ２２）で撮影することで、第１のスペーサ５２及び第２のスペーサ５４内の金属種や第１のスペーサ５２及び第２のスペーサ５４上にめっきがあった場合、めっきの金属種の違いを観察することができる。
　また、これに限らず、顕微鏡（ＺＥＩＳＳ社製，Ａｘｉｏ（登録商標）－Ｉｍａｇｅｒ－ＭＡＴ）を使用して総合倍率１００倍以上５００倍以下にて撮影することで、第１のスペーサ５２及び第２のスペーサ５４内の金属種や第１のスペーサ５２及び第２のスペーサ５４上にめっきがあった場合、めっきの金属種の違いを観察することもできる。また、これに加えて、第２の方向ｚの１／２Ｗまで断面研磨を行ってもよい。

　（第３のスペーサ）
　第３のスペーサ５６は、積層体１２の一部、第１のスペーサ５２の一部及び第２のスペーサ５４の一部を被覆している。より具体的には、実装面Ｓと垂直な方向視において、第３のスペーサ５６は、第１のスペーサ５２を被覆している。同様に、実装面Ｓと垂直な方向視において、第３のスペーサ５６は、第２のスペーサ５４を被覆している。例えば、第３のスペーサ５６は、第１のスペーサ５２の第４の面５２ｄを被覆し、第２のスペーサ５４の第４の面５４ｄを被覆している。このとき、第３のスペーサ５６の一部が、第１のスペーサ５２に入り込むように配置されていてもよい。これにより、第１のスペーサ５２と第３のスペーサ５６との固着力をより向上させることができる。また、第３のスペーサ５６の一部が、第２のスペーサ５４に入り込むように配置されてもよい。これにより、第２のスペーサ５４と第３のスペーサ５６との固着力をより向上させることができる。

　このとき、第３のスペーサ５６は、第１のスペーサ５２と積層体１２との間、及び第２のスペーサ５４と積層体１２との間に入り込むように配置されていることが好ましい。また、第３のスペーサ５６は、積層体１２の表面を連続的に被覆していることが好ましい。これにより、最も振動する第１の方向ｙの中央部と積層セラミック電子部品１００との距離を長くとることができるため、実装基板と積層セラミック電子部品１００とが接触する可能性を低下させることができる。

　なお、積層セラミック電子部品１００を底面（実装面側）から見たときと、平面（非実装面）側から見たときの色相は異なっていることが好ましい。色相が異なっていることで、基板に実装するときに方向選別が容易になり、実装されるべき面と異なる面での積層セラミック電子部品１００の実装を減らすことができる。

　第３のスペーサ５６は、例えば、炭素（カーボン）、Ｃｏ、Ａｌ、Ｃｕ、Ｎ又はＣｒを含む。これに加えて、第３のスペーサ５６は、エポキシ樹脂や、硬化剤、その他の有機溶剤を含んでいてもよい。

　例えば、第３のスペーサ５６に炭素を多く含む場合、第３のスペーサ５６の色相を黒色に近づけることができる。また、第３のスペーサ５６にＣｏ、Ａｌ又はＣｒを多く含む場合、第３のスペーサ５６の色相を青色に近づけることができる。このほかにも種々の材料を用いることで、色相を変更することができる。

　色相を変更するための種々の材料の含有率は、第３のスペーサ５６の固形分、すなわち「溶剤を除いた固形分（エポキシ樹脂、フェノール樹脂）、添加剤（カップリング剤、触媒）、無機材（シリカ、アルミナ）の量」を基準として０．１ｗｔ％以上５．０ｗｔ％以下であることが好ましい。重量比が小さくなるとその色相の変化が十分ではなく、画像処理時に正しく認識されない恐れがある。また、重量比を大きくしすぎると第３のスペーサ５６によって、第１の外部電極３０ａと第２の外部電極３０ｂとが導通してしまったり、第１のスペーサ５２と第２のスペーサ５４とが導通してしまったりする恐れがある。種々の材料の分布によっては、部分的に色相の異なる領域が存在している場合があるが、その場合においても十分に色相が異なっていれば方向選別することが可能になる。実装面側のうち、第１のスペーサ５２と第２のスペーサ５４との間の領域の半分以上の面積において色相が異なっていることが好ましい。

　第３のスペーサ５６が存在する部分と、それ以外の部分とを区別するため、積層セラミック電子部品１００の実装面側の色相と非実装面側の色相の測定方法について説明する。
　積層セラミック電子部品１００の非実装面側である第１の面１２ａ及び実装面側である第２の面１２ｂを、デジタルマイクロスコープ（キーエンス社製、ＶＨＸ－６０００）を使用して測定する（ＲＧＢ測定）。測定条件は、明るさをオート「１００」とし、ゲインをオート「１００」とし、反射除去に関してリング除去「中」とする。実装面側は、積層セラミック電子部品１００の１／２Ｗ上で、積層セラミック電子部品１００の１／２Ｌ、第１のスペーサ５２と積層体１２との接点及び第２のスペーサ５４と積層体１２との接点を測定する。また、非実装面側は、積層セラミック電子部品１００の１／２Ｗ上で、積層セラミック電子部品１００の１／２Ｌ、第１の外部電極３０ａと積層体１２との接点の近傍及び第２の外部電極３０ｂと積層体１２との接点の近傍を測定する。積層セラミック電子部品１００の実装面及び非実装面をそれぞれ測定したときの、Ｒ、Ｇ、Ｂの値のいずれかが１０以上異なっていたとき、色相が異なると定義する。このとき、測定箇所のうち一か所でも色相が異なれば色相が異なると判断する。

　図１に示す積層セラミック電子部品１００によれば、第１のスペーサ５２全体の金属成分比率は、８６．４％以上９４．３％以下である。そして、少なくとも第１のスペーサ５２の第１の方向ｙ×高さ方向ｘの露出される断面において、第１のスペーサ５２を中央領域Ａと、中央領域Ａの周囲に配置される周辺領域Ｂとに分けたとき、中央領域Ａにおける金属領域Ｍが占める割合である金属成分比率は、９１．６％以上９４．２％以下であるので、第１のスペーサ５２と積層セラミックコンデンサ１０との固着力を向上させることができることから、第１のスペーサ５２が積層セラミックコンデンサ１０から外れてしまうことを抑制することができる。
　同様に、第２のスペーサ５４全体の金属成分比率は、８６．４％以上９４．３％以下である。そして、少なくとも第２のスペーサ５４の第１の方向ｙ×高さ方向ｘの露出される断面において、第２のスペーサ５４を中央領域Ａと、中央領域Ａの周囲に配置される周辺領域Ｂとに分けたとき、中央領域Ａにおける金属領域Ｍが占める割合である金属成分比率は、９１．６％以上９４．２％以下であると、第２のスペーサ５４と積層セラミックコンデンサ１０との固着力を向上させることができることから、第２のスペーサ５４が積層セラミックコンデンサ１０から外れてしまうことを抑制することができる。

２．積層セラミック電子部品の製造方法
　次に積層セラミック電子部品の製造方法について説明する。

　まず、誘電体シート及び内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダ及び溶剤が含まれる。バインダ及び溶剤は公知のものを用いることができる。

　次に、内部電極パターンが印刷されていない誘電体シートと、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、第１の内部電極パターンが印刷された誘電体シート及び第２の内部電極パターンが印刷された誘電体シートと、を準備する。

　次に、内部電極パターンが印刷されていない誘電体シートを所定枚数積層し、その上に、第１の内部電極パターン及び第２の内部電極パターンが印刷された誘電体シートを順次積層し内層部１８となる部分を形成する。さらに、内層部１８となる部分の上に内部電極パターンが印刷されていない誘電体シートを所定枚数積層して積層シートを作製する。

　次に、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。

　次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。

　次に、積層チップを焼成し積層体１２を作製する。焼成温度は、誘電体層１４や内部電極１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

　次に、積層体１２の第３の面１２ｃ及び第４の面１２ｄに下地電極層３２となる導電性ペーストを塗布し、下地電極層３２を形成する。本実施の形態では、下地電極層３２として、焼付け層を形成した。焼付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層３２を形成する。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。

　なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。また、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体上に直接形成してもよい。

　導電性樹脂層の形成方法としては、熱硬化性樹脂及び金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、熱硬化性樹脂を熱硬化させ、導電性樹脂層を形成する。このときの熱処理時の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、熱硬化性樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

　また、下地電極層３２を薄膜層で形成する場合は、スパッタ法又は蒸着法等の薄膜形成法により下地電極層３２を形成することができる。薄膜層で形成された下地電極層３２は金属粒子が堆積された１μｍ以下の層とする。

　さらに、下地電極層３２を設けずに積層体１２の内部電極１６の露出部にめっき層３４を設けてもよい。その場合は、以下の方法で形成することができる。

　積層体１２の第３の面１２ｃ及び第４の面１２ｄにめっき処理を施し、内部電極１６の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。

　その後、下地電極層３２の表面、導電性樹脂層の表面もしくは下層めっき電極の表面、上層めっき電極の表面に、めっき層３４が形成される。本実施の形態では焼付け層上にＮｉめっき層及びＳｎめっき層を形成した。Ｎｉめっき層及びＳｎめっき層は、例えばバレルめっき法により、順次形成される。

　このようにして、積層セラミックコンデンサ１０が製造される。

　次に、積層セラミックコンデンサ１０に第１のスペーサ５２及び第２のスペーサ５４を配置させる方法について説明する。

　第１のスペーサ５２の製造に用いる第１のスペーサ製造用ペーストと、第２のスペーサ５４の製造に用いる第２のスペーサ製造用ペーストとを準備する。第１のスペーサ製造用ペースト及び第２のスペーサ製造用ペーストは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ等の少なくとも１つを含む金属と樹脂成分とを含んでいる。しかし、これに限定されず、第１のスペーサ製造用ペースト及び第２のスペーサ製造用ペーストは、導電性のペーストから構成されても良い。
　次に、保持基板（例えばアルミナ板）の上に第１のスペーサ製造用ペースト及び第２のスペーサ製造用ペーストをスクリーン印刷法又はディスペンス法等によって配置する。次に、積層セラミックコンデンサ１０を保持基板に対向する姿勢でスペーサ製造用ペーストの上面に載置する。このとき、第１の外部電極３０ａと第１のスペーサ製造用ペースト、第２の外部電極３０ｂと第２のスペーサ製造用ペーストとが位置合わせされ、積層セラミックコンデンサ１０に第１のスペーサ製造用ペースト及び第２のスペーサ製造用ペーストを付着させる。

　その後、熱処理を行うことによって第１のスペーサ５２及び第２のスペーサ５４が形成される。この熱処理における昇温温度やＴＯＰ温度、あるいは熱処理を行う時間を適宜調整することにより、第１のスペーサ５２及び第２のスペーサ５４のそれぞれの全体の金属成分比率を８６．４％以上９４．３％以下とし、第１のスペーサ５２及び第２のスペーサ５４のそれぞれの周辺領域Ｂの金属成分比率を６４．２％以上９７．４％以下とすることができる。なお、第１のスペーサ５２及び第２のスペーサ５４の熱処理温度は、２００℃以上３００℃以下、Ｎ₂雰囲気で、昇温スピードを制御することによって形成される。昇温スピード及び熱処理の条件を制御しないと、第１のスペーサ５２及び第２のスペーサ５４の外から熱が伝わりやすくなるため、第１のスペーサ５２及び第２のスペーサ５４全体としての空隙率が多くなりすぎる懸念がある。

　また、以下の方法によっても積層セラミックコンデンサ１０に第１のスペーサ５２及び第２のスペーサ５４を配置させることができる。
　保持基板（例えばアルミナ板）の上に接着剤を用いて積層セラミックコンデンサ１０を配置する。保持基板の上に配置された積層セラミックコンデンサ１０の外部電極３０の上にそれぞれのスペーサ製造用ペーストをスクリーン印刷法又はディスペンス法等によって配置する。第１の外部電極３０ａと第１のスペーサ製造用ペースト、第２の外部電極３０ｂと第２のスペーサ製造用ペーストとが位置合わせされ、積層セラミックコンデンサ１０に第１のスペーサ製造用ペースト及び第２のスペーサ製造用ペーストを付着させる。

　上記のスペーサ配置工程において、ペースト量を変化させたり、マスクの設計を変更したりすることで所望の形状や所望の配置の第１のスペーサ５２及び第２のスペーサ５４を形成することができる。

　その後、熱処理を行うことによって第１のスペーサ５２及び第２のスペーサ５４が形成される。この熱処理における昇温温度やＴＯＰ温度、あるいは熱処理を行う時間を適宜調整することにより、第１のスペーサ５２及び第２のスペーサ５４のそれぞれの全体の金属成分比率を８６．４％以上９４．３％以下とし、第１のスペーサ５２及び第２のスペーサ５４のそれぞれの周辺領域Ｂの金属成分比率を６４．２％以上９７．４％以下とすることができる。

　次に、積層セラミックコンデンサ１０に第３のスペーサ５６を配置させる方法について説明する。

　第１のスペーサ５２及び第２のスペーサ５４が配置された積層セラミックコンデンサ１０の表面を溶剤で洗浄する。洗浄が完了した後、第１のスペーサ５２及び第２のスペーサ５４が配置された積層セラミックコンデンサ１０を、第１のスペーサ５２及び第２のスペーサ５４が上向きになるように整列させる。

　次に、第３のスペーサ５６の製造に用いる第３のスペーサ製造用ペーストを準備する。第３のスペーサ５６の製造に用いる第３のスペーサ製造用ペーストは、絶縁性ペーストから構成される。第３のスペーサ５６は、添加剤として種々の材料を添加することによって色相を変更させることができる。

　次に、第１のスペーサ５２及び第２のスペーサ５４が配置された積層セラミックコンデンサ１０に対して、ディスペンサーもしくはスキージ印刷を用いて、第１のスペーサ５２と第２のスペーサ５４との間に第３のスペーサ５６を形成する。第３のスペーサ製造用ペーストの量によって第１のスペーサ５２及び第２のスペーサ５４への濡れあがり量を変化させることができる。

　積層体１２と第１のスペーサ５２との間、積層体１２と第２のスペーサ５４との間に第３のスペーサ５６を入り込ませる場合は、第３のスペーサ製造用ペーストを配置した後に真空引きを行うことで入りこませることができる。真空引きの時間、圧力を変化させることで入り込み量を操作することができる。

　その後、第１のスペーサ５２及び第２のスペーサ５４が配置された積層セラミックコンデンサ１０に対して第３のスペーサ５６を形成したチップが、１００℃以上２００℃以下の温度条件で２０分以上８０分以下の間加熱される。

　以上の工程により、本実施の形態の積層セラミック電子部品１００が製造される。

３．実験例
　次に、上述した本発明にかかる積層セラミック電子部品の効果を確認するために、実験の試料として上述した製造方法にしたがって、第１のスペーサの周辺領域Ｂの金属成分比率の変化させた積層セラミック電子部品を作製し、落下試験を行った。

（１）実験例の試料として作製した積層セラミックコンデンサの仕様
　上記実施の形態にかかる製造方法を用いて、試料番号１ないし試料番号６の試料である積層セラミック電子部品が備える積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法（設計値）
　Ｌ寸法：１．６ｍｍ±０．１ｍｍ
　Ｗ寸法：０．８ｍｍ±０．１ｍｍ
　Ｔ寸法：０．８ｍｍ±０．１ｍｍ
・セラミック材料：ＢａＴｉＯ₃
・内部電極の材料：Ｎｉ
・外部電極の下地電極層：導電性金属（Ｃｕ）とガラス成分
・めっき層
　Ｎｉめっき層とＳｎめっき層との２層形成
　　Ｎｉめっき層厚み：約３μｍ
　　Ｓｎめっき層厚み：約５μｍ

（２）実験例の試料として積層セラミック電子部品のスペーサの仕様
　上記実施の形態にかかる製造方法を用いて、試料番号１ないし試料番号６の試料である積層セラミック電子部品のスペーサを形成した。
　・第１及び第２のスペーサの第１の方向の寸法：０．４５ｍｍ±０．０５ｍｍ
　・第１及び第２のスペーサの第２の方向の寸法：０．８５ｍｍ±０．０５ｍｍ
　・第１及び第２のスペーサの高さ方向の寸法　：０．１５ｍｍ±０．０５ｍｍ
　・硬化後の第３のスペーサを形成するための樹脂の量：１０μｇ
　・第１及び第２のスペーサの成分：Ｄ５０が５μｍのＣｕ－１０ｗｔ％Ｎｉ粉末を３１．５ｗｔ％、Ｓｎ－３ｗｔ％Ａｇ－０．５ｗｔ％Ｃｕ組成のはんだ粉末を５８．５ｗｔ％、及びフェノール樹脂と溶剤と添加剤の成分を合わせて１０ｗｔ％を含むもの
　・第３のスペーサの成分：エポキシ樹脂、フェノール樹脂、添加剤（カップリング剤、触媒）、無機物（シリカ、アルミナ）、顔料

　試料番号１ないし試料番号６に対する、第１のスペーサおける中央領域Ａの金属成分比率は、表１に記載される。なお、試料番号４ないし試料番号６における各試料の第１のスペーサの中央領域Ａの金属成分比率は、９１．６％以上９４．２％以下の範囲内であり、このときの第１スペーサの全体の金属領域Ｍの面積比率は、８６．４％以上９４．３５％以下の範囲であった。一方、試料番号１ないし試料番号３における各試料の第１のスペーサ全体の金属成分比率は、８６．４％以上９４．３％以下の範囲外であった。

（３）第１のスペーサの断面の全体における金属成分比率及び中央領域Ａの金属成分比率の測定方法
　各試料における、金属成分比率は、以下のようにして算出した。
　すなわち、まず、各試料番号の試料である積層セラミック電子部品を第２の方向ｚに断面研磨をし、第１の方向ｙ×高さ方向ｘの断面を露出させた。その後、ＩｍａｇｅＪ（画像処理ソフトウェア）で、第１のスペーサの外形を囲うように画像を切り取った。このとき、ＩｍａｇｅＪの画像タイプは８ビットとした。中央領域Ａは、３００μｍ×１００μｍの矩形の領域であり、かつ、第１のスペーサ及び第２のスペーサの輪郭にかからない部分の任意の領域を中央領域Ａとし、中央領域Ａと第１のスペーサ及び第２のスペーサの輪郭との間の領域を周辺領域Ｂとした。なお、３００μｍ×１００μｍの矩形の領域として特定される中央領域Ａは、第１のスペーサの輪郭から１０μｍ内側の任意の領域で特定した。そして、得られた画像に対して、空隙Ｐと樹脂Ｒの位置が白となるように閾値を０から１４０までの範囲で設定した。そして、その設定された閾値により２値化を行うことで、金属領域Ｍとそれ以外の領域として、それぞれの面積から粒子解析を実行し、金属成分の比率を測定した。

（４）落下試験の方法
　上記の各試料である積層セラミック電子部品を、半田量を０．０１５０ｍｍ³として評価基板に実装した。その後、評価基板を下にして高さ１．５ｍから６０回落下させたときに積層セラミック電子部品が評価基板から外れた時の個数を測定した。落下試験に用いた各試料番号にかかる試料数は、１００個とした。
（５）結果
　表１に、試料番号１ないし試料番号６による各試料の積層セラミック電子部品において、周辺領域Ｂの金属成分比率の変化に対する落下試験の結果を示す。

　表１によれば、試料番号４ないし試料番号６の各試料では、中央領域Ａの金属成分比率が、９１．６％以上９４．２％以下のとき、落下試験の結果、各試料の積層セラミックコンデンサが評価基板から外れたときの個数が０個となった。

　一方、試料番号１ないし試料番号３の各試料における中央領域Ａの金属成分比率は、それぞれ７９．３％、８１．７％及び８４．９％と９１．６％より小さいため、落下試験の結果、各試料において１００個中８個以上の積層セラミック電子部品が評価基板から外れる結果が得られた。

　以上の結果から、この発明では、第１のスペーサ全体の金属成分比率が８６．４％以上９４．３％以下の範囲の場合、第１のスペーサの中央領域Ａの金属成分比率は、９１．６％以上９４．２％以下であれば、積層セラミック電子部品の基板に対する固着力を向上させることができることが示唆された。

　なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。

　すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

　１００　積層セラミック電子部品
　１０　積層セラミックコンデンサ
　１２　積層体
　１２ａ　第１の面
　１２ｂ　第２の面
　１２ｃ　第３の面
　１２ｄ　第４の面
　１２ｅ　第５の面
　１２ｆ　第６の面
　１４　誘電体層
　１６　内部電極
　１６ａ　第１の内部電極
　１６ｂ　第２の内部電極
　１８　内層部
　２０ａ　第１の外層部
　２０ｂ　第２の外層部
　２６　対向電極部
　２６ａ　第１の対向電極部
　２６ｂ　第２の対向電極部
　２８　引出電極部
　２８ａ　第１の引出電極部
　２８ｂ　第２の引出電極部
　３０　外部電極
　３０ａ　第１の外部電極
　３０ｂ　第２の外部電極
　３２　下地電極層
　３２ａ　第１の下地電極層
　３２ｂ　第２の下地電極層
　３４　めっき層
　３４ａ　第１のめっき層
　３４ｂ　第２のめっき層
　５０　スペーサ
　５２　第１のスペーサ
　５２ａ　第１のスペーサの第１の面
　５２ｂ　第１のスペーサの第２の面
　５２ｃ　第１のスペーサの第３の面
　５２ｄ　第１のスペーサの第４の面
　５２ｅ　第１のスペーサの第５の面
　５２ｆ　第１のスペーサの第６の面
　５４　第２のスペーサ
　５４ａ　第２のスペーサの第１の面
　５４ｂ　第２のスペーサの第２の面
　５４ｃ　第２のスペーサの第３の面
　５４ｄ　第２のスペーサの第４の面
　５４ｅ　第２のスペーサの第５の面
　５４ｆ　第２のスペーサの第６の面
　５６　第３のスペーサ
　６０　実装基板
　６２　半田

　ｘ　高さ方向（積層方向）
　ｙ　第１の方向
　ｚ　第２の方向（長手方向）

　Ｔ　積層セラミックコンデンサの高さ方向の寸法
　Ｗ　積層セラミックコンデンサの第２の方向の寸法
　Ｌ　積層セラミックコンデンサの第１の方向の寸法
　ｔ_s　第１のスペーサ及び第２のスペーサの高さ方向の寸法
　Ｓ　実装面

Claims

　高さ方向に相対する第１の面及び第２の面と、前記高さ方向に直交する第１の方向に相対する第３の面及び第４の面と、前記高さ方向及び前記第１の方向に直交する第２の方向に相対する第５の面及び第６の面と、を備える積層体と、
　前記積層体の第２の面上及び第３の面上に配置される第１の外部電極と、
　前記積層体の第２の面上及び第４の面上に配置される第２の外部電極と
を含む積層セラミックコンデンサと、
　前記第１の外部電極と接続された第１のスペーサと、
　前記第２の外部電極と接続された第２のスペーサと、
　前記第１のスペーサと前記第２のスペーサとの間に配置される第３のスペーサと
を備え、
　前記第１のスペーサは、
　　中央領域と、
　　前記中央領域の周辺に位置する周辺領域と
を有し、
　前記第１のスペーサの金属成分比率が、８６．４％以上９４．３％以下であり、
　前記周辺領域の金属成分比率は、６４．２％以上９７．４％以下である、積層セラミック電子部品。
　高さ方向に相対する第１の面及び第２の面と、前記高さ方向に直交する第１の方向に相対する第３の面及び第４の面と、前記高さ方向及び前記第１の方向に直交する第２の方向に相対する第５の面及び第６の面と、を備える積層体と、
　前記積層体の第１の面上及び第３の面上に配置される第１の外部電極と、
　前記積層体の第１の面上及び第４の面上に配置される第２の外部電極と
を含む積層セラミックコンデンサと、
　前記第１の外部電極と接続された第１のスペーサと、
　前記第２の外部電極と接続された第２のスペーサと、
　前記第１のスペーサと前記第２のスペーサとの間に配置される第３のスペーサと
を備え、
　前記第１のスペーサの金属成分比率が、８６．４％以上９４．３％以下である、積層セラミック電子部品。
　前記第３のスペーサは、前記第１のスペーサの中に入り込むように配置される、請求項１または請求項２に記載の積層セラミック電子部品。
　前記第３のスペーサは、前記積層体と前記第１のスペーサとの間に入り込むように配置される、請求項１または請求項２に記載の積層セラミック電子部品。