[go: up one dir, main page]

JP6806035B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6806035B2
JP6806035B2 JP2017211319A JP2017211319A JP6806035B2 JP 6806035 B2 JP6806035 B2 JP 6806035B2 JP 2017211319 A JP2017211319 A JP 2017211319A JP 2017211319 A JP2017211319 A JP 2017211319A JP 6806035 B2 JP6806035 B2 JP 6806035B2
Authority
JP
Japan
Prior art keywords
electrode layer
resin
layer
ceramic capacitor
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017211319A
Other languages
English (en)
Other versions
JP2019083291A (ja
Inventor
啓介 福村
啓介 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017211319A priority Critical patent/JP6806035B2/ja
Priority to KR1020180126803A priority patent/KR102242091B1/ko
Priority to US16/171,390 priority patent/US10950385B2/en
Priority to CN201811282443.9A priority patent/CN109727770B/zh
Publication of JP2019083291A publication Critical patent/JP2019083291A/ja
Application granted granted Critical
Publication of JP6806035B2 publication Critical patent/JP6806035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、積層セラミックコンデンサに関し、特に、複層構造の外部電極を備えた積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べて過酷な環境下で使用されるようになってきている。
たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサは、落下などの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、落下などの衝撃を受けても、実装基板から脱落せず、クラックが生じないようにする必要がある。また、ECUなどの車載機器に用いられる積層セラミックコンデンサは、熱サイクルなどの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、熱サイクルを受けて実装基板が線膨張・収縮することにより発生するたわみ応力や外部電極にかかる引張り応力を受けても、クラックが生じないようにする必要がある。
上記のような要求に応じることを目的として、熱硬化性樹脂層を含む外部電極を備えた積層セラミックコンデンサが知られている。特許文献1では、従来の電極層とNiめっきとの間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でもコンデンサ本体(積層体)にクラックが入らないような対策を行っている(たわみ耐性の向上)。
特開平11−162771号公報
しかしながら、特許文献1のように、電極層上に、たとえば、エポキシ系熱硬化性樹脂からなる樹脂層を設ける構造とする場合、電極層の先端を確実に樹脂層で覆わないと、落下衝撃や実装基板のたわみ応力が発生した際に、樹脂層において応力を十分に吸収することができず(すなわち、樹脂層内で凝集破壊を発生することができず)、コンデンサ本体にクラックが発生してしまうおそれがある。
近年、電子機器などの小型化が進んでいる中、このような設計保証の実現、具体的には、樹脂電極層形成の制御、樹脂電極層形成の精度の確保が徐々に困難化しつつあり、電極層の先端を確実に樹脂層で覆うことが容易ではなくなってきている。
それゆえに、この発明の主たる目的は、機械強度の設計保証が容易に達成でき、信頼性の高い積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された内部電極層とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、内部電極層に接続される、端面上、および第1および第2の主面上の一部、および第1および第2の側面上に配置された一対の外部電極と、を有する積層セラミックコンデンサにおいて、積層体の第2の主面が実装面とされ、一対の外部電極のそれぞれは、導電性金属およびガラス成分を含む下地電極層と、熱硬化性樹脂および金属成分を含む樹脂電極層と、熱硬化性樹脂を含み導電性成分を含まない樹脂層と、を含み、下地電極層は、第1の端面および第2の端面から第1の主面および第2の主面の一部、第1の側面および第2の側面の一部まで延びて配置されており、樹脂層は、少なくとも第2の主面側に位置する領域において、下地電極層の表面および前記下地電極層の先端部を完全に覆うように配置されており、樹脂電極層は、樹脂層が配置されていない部分における下地電極層を直接覆い、かつ、樹脂層上を覆う、積層セラミックコンデンサである。
この発明に係る積層セラミックコンデンサは、樹脂層が、第2の主面側から第1の端面および第2の端面の少なくとも一部にまでそれぞれ延びて配置されることを特徴とする。
また、この発明に係る積層セラミックコンデンサは、樹脂層が、第2の主面側から前記第1の端面および前記第2の端面の高さ方向の寸法の1/10以上1/5以下の高さで設けられることが好ましい。
また、この発明に係る積層セラミックコンデンサは、樹脂層が、第2の主面において、下地電極層が配置されていない領域全体を覆っていることが好ましい。
さらに、この発明に係る積層セラミックコンデンサは、第1の主面または第2の主面、第1の側面または第2の側面上に位置する下地電極層上の樹脂層の厚みと樹脂層上に位置する樹脂電極層の合計の厚みが、第1の端面または第2の端面上に位置する下地電極層に直接配置される樹脂電極層の厚みと略同等であることが好ましい。
また、この発明に係る積層セラミックコンデンサは、樹脂電極層上において、めっき層が配置されていることが好ましい。
さらに、この発明に係る積層セラミックコンデンサは、樹脂層が、第1の主面側に位置する領域の少なくとも一部において、下地電極層を覆うように配置されており、樹脂電極層が、樹脂層が配置されていない部分における下地電極層を覆い、かつ、樹脂層上を覆うことが好ましい。
また、この発明に係る積層セラミックコンデンサは、樹脂層が、第1の側面側および第2の側面側に位置する領域において、下地電極層を覆うように配置されており、樹脂電極層が、樹脂層が配置されていない部分における下地電極層を覆い、かつ、樹脂層上を覆うことが好ましい。
さらに、この発明に係る積層セラミックコンデンサは、樹脂層が、第1の側面側および第2の側面側において、第1の端面および第2の端面の少なくとも一部にまで延びて配置され、樹脂電極層は、第1および第2の端面中央部のみで下地電極層と接続され、かつ、樹脂層上を覆うことが好ましい。
この発明に係る積層セラミックコンデンサは、樹脂層が、少なくとも第2の主面側に位置する下地電極層を覆うように配置されているので、樹脂電極層を形成するための制御方法や精度を考慮することなく、下地電極層の先端部分においても樹脂層で覆うことが可能になる。また、樹脂層には、導電性成分を有さないため、より高い弾性を付与することができることから、落下衝撃や実装基板のたわみ応力が発生した際に、より確実にその応力を吸収することができ、積層体にクラックが発生してしまうことを抑制することができる。
また、この発明に係る積層セラミックコンデンサでは、樹脂層が、第2の主面において、下地電極層が配置されていない領域全体を覆うように形成されると、積層セラミックコンデンサの製造工程において、第2の主面の一部を露出するためにマスキングをする必要がないため、樹脂層を容易に形成することができる。
さらに、この発明に係る積層セラミックコンデンサは、樹脂電極層が、樹脂層の配置されていない部分における下地電極層を覆っていると、落下衝撃や実装基板たわみ応力が発生した際に、応力を吸収することができる。
また、この発明に係る積層セラミックコンデンサでは、第1の主面または第2の主面、第1の側面または第2の側面上に位置する下地電極層上の樹脂層の厚みと樹脂層上に位置する樹脂電極層の合計の厚みは、第1の端面または第2の端面上に位置する下地電極層に直接配置される樹脂電極層の厚みと略同等であると、積層セラミックコンデンサの製品寸法を維持しつつ、上述した本発明の効果を得ることができる。
さらに、この発明に係る積層セラミックコンデンサでは、樹脂層が、第1の主面側に位置する領域の少なくとも一部において、下地電極層を覆うように配置されており、樹脂電極層が、樹脂層の配置されていない部分における下地電極層を覆い、かつ、樹脂層上を覆うと、第1の主面および第2の主面のどちらにおいても、基板対して、積層セラミックコンデンサの実装が可能となり、積層セラミックコンデンサをテーピングする(すなわち、製品をくぼみ状に成型したテープに積層セラミックコンデンサを収納する)際に、積層セラミックコンデンサの実装方向の選別が不要になる。
また、この発明に係る積層セラミックコンデンサでは、樹脂層が、第1の側面側および第2の側面側に位置する領域において、下地電極層を覆うように配置され、樹脂電極層が、樹脂層の配置されていない部分における下地電極層を覆い、かつ、樹脂層上を覆うと、第1の主面、第2の主面、第1の側面および第2の側面のいずれにおいても、基板対して、積層セラミックコンデンサの実装が可能となり、積層セラミックコンデンサをテーピングする際に、積層セラミックコンデンサの実装方向の選別が不要になる。
さらに、この発明に係る積層セラミックコンデンサでは、樹脂層が、第1の側面側および第2の側面側において、第1の端面および第2の端面の少なくとも一部にまで延びて配置され、樹脂電極層が、第1の端面および第2の端面のそれぞれの端面中央部のみで下地電極層と接続され、かつ、樹脂層上を覆うと、第1の主面、第2の主面、第1の側面および第2の側面のいずれにおいても、基板対して、積層セラミックコンデンサの実装が可能となり、積層セラミックコンデンサをテーピングする際に、積層セラミックコンデンサの実装方向の選別が不要になるとともに、下地電極層と樹脂電極等との導電性も確保することができる。
この発明によれば、機械強度の設計保証が容易に達成でき、信頼性の高い積層セラミックコンデンサを提供し得る。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第1の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。 この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図1のII−II線における断面図である。 この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図2のIII−III線における断面図である。 この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図2のIV−IV線における断面図である。 この発明の第1の実施の形態の第1の変形例に係る積層セラミックコンデンサを示す外観斜視図である。 この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図6のVII−VII線における断面図である。 この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図7のVIII−VIII線における断面図である。 この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図7のIX−IX線における断面図である。 この発明の第2の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図10のXI−XI線における断面図である。 この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図11のXII−XII線における断面図である。 この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図11のXIII−XIII線における断面図である。 この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図14のXV−XV線における断面図である。 この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図15のXVI−XVI線における断面図である。 この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図15のXVII−XVII線における断面図である。 この発明の第3の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図18のXIX−XIX線における断面図である。 この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図19のXX−XX線における断面図である。 この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図19のXXI−XXI線における断面図である。 この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。 この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図22のXXIII−XXIII線における断面図である。 この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図23のXXIV−XXIV線における断面図である。 この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図23のXXV−XXV線における断面図である。 比較例1に係る積層セラミックコンデンサの断面図である。 比較例2に係る積層セラミックコンデンサの断面図である。
(第1の実施の形態)
1.積層セラミックコンデンサ
この発明の第1の実施の形態に係る積層セラミックコンデンサについて説明する。図1は、この発明の第1の実施の形態に係る積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図1のII−II線における断面図であり、図3は、この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図1のIII−III線における断面図である。図4は、この発明の第1の実施の形態に係る積層セラミックコンデンサを示す図2のIV−IV線における断面図である。
図1ないし図3に示すように、積層セラミックコンデンサ10は、直方体状の積層体12を含む。
積層体12は、積層された複数の誘電体層14と複数の内部電極層16とを有する。さらに、積層体12は、高さ方向xに相対する第1の主面12aおよび第2の主面12bと、高さ方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、高さ方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。この積層体12には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。
積層体12は、複数枚の誘電体層14から構成される外層部14aと単数もしくは複数枚の誘電体層14とそれらの上に配置される複数枚の内部電極層16から構成される内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層16との間に位置する複数枚の誘電体層14、および第2の主面12bと最も第2の主面12bに近い内部電極層16との間に位置する複数枚の誘電体層14の集合体である。そして、両外層部14aに挟まれた領域が内層部14bである。なお、外層部14aの厚みは、10μm以上300μm以下であることが好ましい。
積層される誘電体層14の枚数は、特に限定されないが、外層部14aを含み、73枚以上361枚以下であることが好ましい。
積層体12の寸法は、特に限定されないが、長さ方向zの寸法は、0.230mm以上0.540mm以下、幅方向yの寸法は、0.112mm以上0.280mm以下、高さ方向xの寸法は、0.112mm以上0.280mm以下であることが好ましい。
誘電体層14は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層14の厚みは、0.4μm以上20μm以下であることが好ましい。
積層体12は、複数の内部電極層16として、たとえば略矩形状の複数の第1の内部電極層16aおよび複数の第2の内部電極層16bを有する。複数の第1の内部電極層16aおよび複数の第2の内部電極層16bは、積層体12の高さ方向xに沿って誘電体層14を挟んで等間隔に交互に配置されるように埋設されている。
第1の内部電極層16aは、第2の内部電極層16bと対向する第1の対向電極部18aと、第1の内部電極層16aの一端側に位置し、第1の対向電極部18aから積層体12の第1の端面12eまでの第1の引出電極部20aを有する。第1の引出電極部20aは、その端部が第1の端面12eに引き出され、露出している。
第2の内部電極層16bは、第1の内部電極層16aと対向する第2の対向電極部18bと、第2の内部電極層16bの一端側に位置し、第2の対向電極部18bから積層体12の第2の端面12fまでの第2の引出電極部20bを有する。第2の引出電極部20bは、その端部が第2の端面12fに引き出され、露出している。
積層体12は、第1の対向電極部18aおよび第2の対向電極部18bの幅方向yの一端と第1の側面12cとの間および第1の対向電極部18aおよび第2の対向電極部18bの幅方向yの他端と第2の側面12dとの間に形成される積層体12の側部(以下、「Wギャップ」という。)22aを含む。さらに、積層体12は、第1の内部電極層16aの第1の引出電極部20aとは反対側の端部と第2の端面12fとの間および第2の内部電極層16bの第2の引出電極部20bとは反対側の端部と第1の端面12eとの間に形成される積層体12の端部(以下、「Lギャップ」という。)22bを含む。
内部電極層16は、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag−Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。内部電極層16は、さらに誘電体層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極層16の厚みは、0.2μm以上2.0μm以下であることが好ましい。また、内部電極層16の枚数は、2枚以上1600枚以下であることが好ましい。さらに、内部電極層16が誘電体層14を覆っている割合は、50%以上95%以下であることが好ましい。
内部電極層16は、実装される基板面に対して平行となるように設けられていてもよく、垂直となるように設けられていてもよいが、基板面に対して平行となるように設けられているのがより好ましい。
積層体12の第1の端面12e側および第2の端面12f側には、外部電極24が配置される。外部電極24は、第1の外部電極24aおよび第2の外部電極24bを有する。
第1の外部電極24aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第1の外部電極24aは、第1の内部電極層16aの第1の引出電極部20aと電気的に接続される。
第2の外部電極24bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第2の外部電極24bは、第2の内部電極層16bの第2の引出電極部20bと電気的に接続される。
積層体12内においては、第1の内部電極層16aの第1の対向電極部18aと第2の内部電極層16bの第2の対向電極部18bとが誘電体層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層16aが接続された第1の外部電極24aと第2の内部電極層16bが接続された第2の外部電極24bとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
外部電極24は、導電性金属およびガラス成分を含む下地電極層26と、熱硬化性樹脂および金属成分を含む樹脂電極層28と、導電性成分を有さない樹脂層30と、めっき層32とを含む。
下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。
第1の下地電極層26aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
また、第2の下地電極層26bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
なお、第1の下地電極層26aは、積層体12の第1の端面12eの表面のみに配置されてもよいし、第2の下地電極層26bは、積層体12の第2の端面12fの表面にのみ配置されてもよい。
下地電極層26は、導電性金属およびガラス成分を含む。下地電極層26の金属としては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、下地電極層26のガラスとしては、B、Si、Ba、Mg、AlおよびLi等から選ばれる少なくとも1つを含む。下地電極層26は、複数層であってもよい。下地電極層26は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、誘電体層14および内部電極層16と同時に焼成したものでもよく、誘電体層14および内部電極層16を焼成した後に焼き付けたものでもよい。下地電極層26のうちの最も厚い部分の厚みは、10μm以上150μm以下であることが好ましい。
樹脂電極層28は、第1の樹脂電極層28aおよび第2の樹脂電極層28bを有する。
第1の樹脂電極層28aは、第1の端面12eの中央部より第2の主面12b側に位置する領域において、樹脂層30を介して第1の下地電極層26aを覆うように配置される。具体的には、第1の樹脂電極層28aは、第1の下地電極層26aの表面の第1の端面12eに配置され、第2の主面12bの表面に位置する第1の下地電極層26aの表面、第1の端面12eの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面、第1の側面12cの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面、および第2の側面12dの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面において、樹脂層30を介して第1の下地電極層26aを覆うように配置される。
第2の樹脂電極層28bは、第2の端面12fの中央部より第2の主面12b側に位置する領域において、樹脂層30を介して第2の下地電極層26bを覆うように配置される。具体的には、第2の樹脂電極層28bは、第2の下地電極層26bの表面の第2の端面12fに配置され、第2の主面12bの表面に位置する第2の下地電極層26bの表面、第2の端面12fの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面、第1の側面12cの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面、および第2の側面12dの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面において、樹脂層30を介して第2の下地電極層26bを覆うように配置される。
また、第1の樹脂電極層28aは、第1の端面12eの中央部から第1の主面12a側に位置する領域において、第1の下地電極層26aを直接覆っている。第2の樹脂電極層28bは、第2の端面12fの中央部から第1の主面12a側に位置する領域において、第2の下地電極層26bを直接覆っている。
なお、この時、下地電極層26を覆う樹脂電極層28は、完全に下地電極層を覆っていることが好ましいが、下地電極層26より短く配置されており、下地電極層26の先端部を覆っていなくてもよい。
また、上述したように、第1の樹脂電極層28aは、第1の端面12eの中央部から第1の主面12a側に位置する領域において、第1の下地電極層26aを直接覆っており、第2の樹脂電極層28bは、第2の端面12eの中央部から第1の主面12a側に位置する領域において、第2の下地電極層26bを直接覆っているが、覆っていなくてもよい。
第1の下地電極層26aの表面に位置する樹脂層30と樹脂層30の表面に位置する第1の樹脂電極層28aとを合わせた厚みは、第1の下地電極層26aの表面に直接配置される第1の樹脂電極層28aの厚みと略同等であることが好ましい。同様に、第2の下地電極層26bの表面に位置する樹脂層30と樹脂層30の表面に位置する第2の樹脂電極層28bとを合わせた厚みは、第2の下地電極層26bの表面に直接配置される第2の樹脂電極層28bの厚みと略同等であることが好ましい。
第1の主面12aおよび第2の主面12bの表面に位置する樹脂電極層28について、第1の端面12eと第2の端面12fとを結ぶ方向の長さ、および第1の側面12cおよび第2の側面12dの表面に位置する樹脂電極層28について、第1の端面12eと第2の端面12fとを結ぶ方向の長さは、100μm以上200μm以下であることが好ましい。
第1の主面12aおよび第2の主面12bの表面、または第1の側面12cおよび第2の側面12dの表面に位置する樹脂電極層28の厚みは、たとえば、10μm以上25μm以下であることが好ましい。また、第1の端面12eおよび第2の端面12fの表面に位置する樹脂電極層28の厚みは、たとえば、10μm以上25μm以下であることが好ましい。
樹脂電極層28は、熱硬化性樹脂および金属成分を含む。樹脂電極層28は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる下地電極層26よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ10に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、樹脂電極層28が緩衝層として機能し、積層セラミックコンデンサ10へのクラックの発生を防止することができる。
樹脂電極層28に含まれる熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。樹脂電極層28には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
樹脂電極層28に含まれる金属としては、Ag、Cu、またはそれらの合金を使用することができる。また、金属粉の表面にAgコーティングされたものを使用することができる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCuやNiを用いることが好ましい。また、Cuに酸化防止処理を施したものを使用することもできる。Agコーティングされた金属を用いる理由は、上記のAgの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
樹脂電極層28に含まれる金属は、樹脂電極全体の体積に対して、35vol%以上75vol%以下で含まれていることが好ましい。樹脂電極層28に含まれる金属は、導電性フィラー(金属粉)として含まれる。導電性フィラーの形状は、特に限定されない。導電性フィラーは、球形状、扁平状等であってもよいが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。樹脂電極層28に含まれる導電性フィラーの平均粒径は、たとえば、0.3μm以上10.0μmであってもよいが、特に限定されない。樹脂電極層28に含まれる導電性フィラーは、主に、樹脂電極層28の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、樹脂電極層28内部に通電経路が形成される。樹脂電極層28の先端は、下地電極層26の先端から50μm以上800μm以下延びて形成されていることが好ましい。これにより、熱衝撃サイクル時の応力を減少させるための樹脂電極層の面積を十分に取ることができ、半田クラック緩和効果を得ることができる。
樹脂層30は、第1の樹脂層30aおよび第2の樹脂層30bを有する。
第1の樹脂層30aは、第1の端面12eの中央部より第2の主面12b側に位置する領域において、少なくとも、第1の下地電極層26aと第1の樹脂電極層28aとの間に配置されている。具体的には、第1の樹脂層30aは、第2の主面12bの表面に位置する第1の下地電極層26aの表面、第1の端面12eの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面、第1の側面12cの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面、および第2の側面12dの中央部から第2の主面12b側に位置する第1の下地電極層26aの表面に配置される。したがって、第1の樹脂層30aは、第1の端面12e側から、第1の側面12c、第2の側面12dおよび第2の主面12bへ延伸して配置される。
第2の樹脂層30bは、第2の端面12fの中央部より第2の主面12b側に位置する領域において、少なくとも、第2の下地電極層26bと第2の樹脂電極層28bとの間に配置されている。具体的には、第2の樹脂層30bは、第2の主面12bの表面に位置する第2の下地電極層26bの表面、第2の端面12fの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面、第1の側面12cの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面、および第2の側面12dの中央部から第2の主面12b側に位置する第2の下地電極層26bの表面に配置される。したがって、第2の樹脂層30bは、第2の端面12f側から、第1の側面12c、第2の側面12dおよび第2の主面12bへ延伸して配置される。
また、第1の樹脂層30aは、第2の主面12bに配置される第1の下地電極層26aの先端部を完全に覆うように配置され、第2の樹脂層30bは、第2の主面12bに配置される第2の下地電極層26bの先端部を完全に覆うように配置される。これにより、実装面側において、樹脂電極層28と下地電極層26との間に樹脂層30を設けているため、確実に下地電極層26の表面を樹脂層30で覆うことが可能となる。したがって、樹脂電極層28の形成の制御方法や精度を考慮することなく、機械強度の設計保証が容易に達成することができる。
そして、第1の樹脂層30aを覆うように、第1の樹脂電極層28aが設けられる。ままた、第2の樹脂層30bを覆うように、第2の樹脂電極層28bが設けられる。
第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層26aを覆う第1の樹脂層30aと、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層26aを覆う第1の樹脂層30aの表面に位置する第1の樹脂電極層28aの厚みの合計は、第1の端面12eの表面に位置する第1の下地電極層26aの表面に直接配置される第1の樹脂電極層28aの厚みと略同等であるのが好ましい。同様に、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第2の下地電極層26bを覆う第2の樹脂層30bと、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第2の下地電極層26bを覆う第2の樹脂層30bの表面に位置する第2の樹脂電極層28bの厚みの合計は、第2の端面12fの表面に位置する第2の下地電極層26bの表面に直接配置される第2の樹脂電極層28bの厚みと略同等であるのが好ましい。
第1の樹脂層30aの厚みは、特に限定されないが、たとえば、第1の下地電極層26aと第1の樹脂電極層28aとの間に位置する部分においては、3μm以上10μm以下であることが好ましく、積層体12上に位置する部分においては、3μm以上10μm以下であることが好ましい。また、第2の樹脂層30bの厚みも、特に限定されないが、たとえば、第2の下地電極層26bと第2の樹脂電極層28bとの間に位置する部分においては、3μm以上10μm以下であることが好ましく、積層体12上に位置する部分においては、3μm以上10μm以下であることが好ましい。
第1の端面12eにおける第1の樹脂層30aの端部を設ける位置(高さ)は、積層セラミックコンデンサ10の底面(実装面)から高さ方向xのT寸法の1/10以上1/5以下の高さで設けることが好ましい。また、第2の端面12fにおける第2の樹脂層30bの端部を設ける位置(高さ)は、積層セラミックコンデンサ10の底面(実装面)から高さ方向xのT寸法の1/10以上1/5以下の高さで設けることが好ましい。これにより、機械強度の改善効果の確保と電気的な接続性の良質を図ることができる。
樹脂層30は、絶縁性を有し、導電性成分を有していない。具体的には、金属成分を有していないことが好ましい。これにより、高い弾性を付与することができる。したがって、落下衝撃や実装基板のたわみ応力が発生した際に、より確実にその応力を吸収することができ、積層セラミックコンデンサ10へのクラックが発生してしまうことを抑制することができる。
樹脂層30に用いられる樹脂は、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂を用いることが好ましい。
めっき層32は、第1のめっき層32aおよび第2のめっき層32bを有する。
第1のめっき層32aは、第1の樹脂電極層28aを覆うように配置される。具体的には、第1のめっき層32aは、第1の端面12e上に位置する第1の樹脂電極層28aの表面に配置され、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dに位置する第1の樹脂電極層28aの表面にも至るように設けられていることが好ましい。
第2のめっき層32bは、第2の樹脂電極層28bを覆うように配置される。具体的には、第2のめっき層32bは、第2の端面12f上に位置する第2の樹脂電極層28bの表面に配置され、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dに位置する第2の樹脂電極層28bの表面にも至るように設けられていることが好ましい。
めっき層32は、たとえば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。めっき層32は、複数層により形成されてもよい。好ましくは、Niめっき、Snめっきの2層構造であることが好ましい。樹脂電極層28を覆うようにNiめっきからなるめっき層(Niめっき層)を設けることにより、積層セラミックコンデンサ10を実装する際に、実装に用いられるはんだによって樹脂電極層28やその下の下地電極層26が侵食されることを防止することができる。また、Niめっきからなるめっき層の表面に、さらに、Snめっきからなるめっき層(Snめっき層)を設けることにより、積層セラミックコンデンサ10を実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。
めっき層32の厚みは、1μm以上15μm以下であることが好ましい。
なお、めっき層32には、必要に応じては形成される。
積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の高さ方向xの寸法をT寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が0.250mm以上0.600mm以下、幅方向yのW寸法が0.125mm以上0.300mm以下、高さ方向xのT寸法が0.125mm以上0.300mm以下である。
図1に示す積層セラミックコンデンサ10では、外部電極24において、樹脂電極層28と下地電極層26との間に樹脂層30を設けているので、確実に下地電極層26の表面を樹脂層30で覆うことが可能となる。したがって、樹脂電極層28を形成するための制御方法や精度を考慮することなく、下地電極層26の先端部分においても樹脂層30で覆うことが可能となる。
また、樹脂層30には、金属成分を含まないため、より高い弾性を付与することができる。したがって、落下衝撃や実装基板のたわみ応力が発生した際に、より確実にその応力を吸収することができ、積層体にクラックが発生してしまうことを抑制することができる。
以上のことから、図1に示す積層セラミックコンデンサ10では、機械強度の設計保証が容易に達成でき、信頼性の高い積層セラミックコンデンサを提供することができる。
また、図1に示す積層セラミックコンデンサ10では、第1の樹脂電極層28aが、第1の端面12eの中央部から第1の主面12a側に位置する領域において、第1の下地電極層26aを直接覆っており、第2の樹脂電極層28bが、第2の端面12fの中央部から第1の主面12a側に位置する領域において、第2の下地電極層26bを直接覆っているので、落下衝撃や実装基板たわみ応力が発生した際に、応力を吸収することができる。
さらに、図1に示す積層セラミックコンデンサ10では、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層26aを覆う第1の樹脂層30aと、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層26aを覆う第1の樹脂層30aの表面に位置する第1の樹脂電極層28aの厚みの合計が、第1の端面12eの表面に位置する第1の下地電極層26aの表面に直接配置される第1の樹脂電極層28aの厚みと略同等であり、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第2の下地電極層26bを覆う第2の樹脂層30bと、第2の主面12b、第1の側面12cおよび第2の側面12dの表面に位置する第2の下地電極層26bを覆う第2の樹脂層30bの表面に位置する第2の樹脂電極層28bの厚みの合計が、第2の端面12fの表面に位置する第2の下地電極層26bの表面に直接配置される第2の樹脂電極層28bの厚みと略同等であると、積層セラミックコンデンサ10の製品寸法を維持しつつ、上述した本発明の効果を得ることができる。
次に、この発明の第1の実施の形態の第1の変形例に係る積層セラミックコンデンサについて説明する。図5は、この発明の第1の実施の形態の第1の変形例に係る積層セラミックコンデンサを示す外観斜視図である。なお、この実施の形態に係る積層セラミックコンデンサ10’は、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。また、この変形例に係る積層セラミックコンデンサ10’の断面図は、第1の実施の形態に係る積層セラミックコンデンサを示す図2ないし図4と共通であるので、省略する。
この発明の第1の実施の形態の第1の変形例に係る積層セラミックコンデンサ10’は、第1の樹脂層30aが、第2の主面12b側に位置する領域において、第1の下地電極層26aを覆うように配置されており、第2の樹脂層30bが、第2の主面12b側に位置する領域において、第2の下地電極層26bを覆うように配置されている。そして、図5に示すように、図1に示す積層セラミックコンデンサ10とは異なり、第1の樹脂層30aと第2の樹脂層30bとは、第2の主面12b側の第1の側面12cにおいて接続されておらず、同様に、第2の主面12b側の第2の側面12dにおいて接続されていない。従って、第2の主面12b側に位置する第1の樹脂層30aと第2の樹脂層30bとのL方向の間隔と同一長さの間隔が、第2の主面12b側の第1の側面12cおよび第2の主面12b側の第2の側面12dにおいても設けられている。
次に、この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサについて説明する。図6は、この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。図7は、この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図6のVII−VII線における断面図であり、図8は、この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図7のVIII−VIII線における断面図であり、図9は、この発明の第1の実施の形態の第2の変形例に係る積層セラミックコンデンサを示す図7のIX−IX線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ10Aは、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。従って、図1に示した積層セラミックコンデンサ10と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ10Aの樹脂層30は、第1の樹脂層30aおよび第2の樹脂層30bを有する。なお、第1の樹脂層30aおよび第2の樹脂層30bの配置される態様は、積層セラミックコンデンサ10と共通であるので、その説明を省略する。
第2の主面12bにおいて、下地電極層26が形成されてない領域(積層体12の表面が露出している領域)を被覆するように、第1の樹脂層30aと第2の樹脂層30bとの間に第1の被覆部34aが配置される。すなわち、積層セラミックコンデンサ10Aでは、第1の樹脂層30a、第2の樹脂層30bおよび第1の被覆部34aが一体に形成され、それぞれが所定の位置に配置される。また、第1の被覆部34aの材料は、樹脂層34と同一である。
図6に示す積層セラミックコンデンサ10Aによれば、図1に示す積層セラミックコンデンサ10と同様の効果を奏するとともに、次の効果も奏する。
すなわち、後述するように、積層セラミックコンデンサ10Aの製造工程において、第2の主面12bの一部を露出するためにマスキングをする必要がないため、樹脂層30を容易に形成することができる。
次に、この発明の第2の実施の形態に係る積層セラミックコンデンサについて説明する。図10は、この発明の第2の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図11は、この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図10のXI−XI線における断面図であり、図12は、この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図11のXII−XII線における断面図であり、図13は、この発明の第2の実施の形態に係る積層セラミックコンデンサを示す図11のXIII−XIII線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ110は、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。従って、図1に示した積層セラミックコンデンサ10と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ110の樹脂層30は、第1の樹脂層30a、第2の樹脂層30b、第3の樹脂層30cおよび第4の樹脂層30dを有する。なお、第1の樹脂層30aおよび第2の樹脂層30bの配置される態様は、積層セラミックコンデンサ10と共通であるので、その説明を省略する。
第3の樹脂層30cは、第1の端面12eの中央部より第1の主面12a側に位置する領域において、少なくとも、第1の下地電極層26aと第1の樹脂電極層28aとの間に配置されている。具体的には、第3の樹脂層30cは、第1の主面12aの表面に位置する第1の下地電極層26aの表面、第1の端面12eの中央部から第1の主面12a側に位置する第1の下地電極層26aの表面、第1の側面12cの中央部から第1の主面12a側に位置する第1の下地電極層26aの表面、および第2の側面12dの中央部から第1の主面12a側に位置する第1の下地電極層26aの表面に配置される。したがって、第3の樹脂層30cは、第1の端面12e側から、第1の側面12c、第2の側面12dおよび第1の主面12aへ延伸して配置される。
第4の樹脂層30dは、第2の端面12fの中央部より第1の主面12a側に位置する領域において、少なくとも、第2の下地電極層26bと第2の樹脂電極層28bとの間に配置されている。具体的には、第4の樹脂層30bは、第1の主面12aの表面に位置する第2の下地電極層26bの表面、第2の端面12fの中央部から第1の主面12a側に位置する第2の下地電極層26bの表面、第1の側面12cの中央部から第1の主面12a側に位置する第2の下地電極層26bの表面、および第2の側面12dの中央部から第1の主面12a側に位置する第2の下地電極層26bの表面に配置される。したがって、第4の樹脂層30dは、第2の端面12f側から、第1の側面12c、第2の側面12dおよび第1の主面12aへ延伸して配置される。
なお、第3の樹脂層30cと第4の樹脂層30dとは、第1の主面12a側の第1の側面12cにおいて接続されており、同様に、第1の主面12a側の第2の側面12dにおいて接続されているが、両側面において、それぞれ接続されていなくてもよい。
図10に示す積層セラミックコンデンサ110によれば、図1に示す積層セラミックコンデンサ10と同様の効果を奏するとともに、次の効果を奏する。
すなわち、第1の主面12a側にも樹脂層30が形成されることにより、第1の主面12aおよび第2の主面12bのどちらにおいても、基板対して、積層セラミックコンデンサの実装が可能となり、積層セラミックコンデンサをテーピングする(すなわち、製品をくぼみ状に成型したテープに積層セラミックコンデンサを収納する)際に、積層セラミックコンデンサの実装方向の選別が不要になる。このことは、特に、積層セラミックコンデンサのT寸がW寸よりも大きい積層セラミックコンデンサで有効となる。
この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサについて説明する。図14は、この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。図15は、この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図14のXV−XV線における断面図であり、図16は、この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図15のXVI−XVI線における断面図であり、図17は、この発明の第2の実施の形態の変形例に係る積層セラミックコンデンサを示す図15のXVII−XVII線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ110Aは、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。従って、図1に示した積層セラミックコンデンサ10と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ110Aの樹脂層30は、第1の樹脂層30a、第2の樹脂層30b、第3の樹脂層30cおよび第4の樹脂層30dを有する。なお、第1の樹脂層30a、第2の樹脂層30b、第3の樹脂層30cおよび第4の樹脂層30dの配置される態様は、積層セラミックコンデンサ110と共通であるので、その説明を省略する。
第2の主面12bにおいて、樹脂層30が形成されてない領域(積層体12の表面が露出している領域)を被覆するように、第1の樹脂層30aと第2の樹脂層30bとの間に第1の被覆部34aが配置される。すなわち、積層セラミックコンデンサ10Aでは、第1の樹脂層30a、第2の樹脂層30bおよび第1の被覆部34aが一体に形成され、配置される。さらに、第1の主面12aにおいて、樹脂層30が形成されていない領域(積層体12の表面が露出している領域)を被覆するように、第3の樹脂層30cと第4の樹脂層30dとの間に第2の被覆部34bが配置される。すなわち、積層セラミックコンデンサ10Aでは、第3の樹脂層30c、第4の樹脂層30dおよび第2の被覆部34bが一体に形成され、配置される。また、第1の被覆部34aおよび第2の被覆部34bの材料は、樹脂層34と同一である。
図14に示す積層セラミックコンデンサ110Aによれば、図10に示す積層セラミックコンデンサ110と同様の効果を奏するとともに、次の効果を奏する。
すなわち、積層セラミックコンデンサ110Aの製造工程において、第1の主面12aおよび第2の主面12bの一部を露出するためにマスキングをする必要がないため、樹脂層30を容易に形成することができる。
この発明の第3の実施の形態に係る積層セラミックコンデンサについて説明する。図18は、この発明の第3の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図19は、この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図18のXIX−XIX線における断面図であり、図20は、この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図19のXX−XX線における断面図であり、図21は、この発明の第3の実施の形態に係る積層セラミックコンデンサを示す図19のXXI−XXI線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ210は、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。従って、図1に示した積層セラミックコンデンサ10と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ210の樹脂層30は、第5の樹脂層30eおよび第6の樹脂層30fを有する。
第5の樹脂層30eは、第1の端面12eにおいて、その中央部を除く領域において、第1の下地電極層26aと第1の樹脂電極層28aとの間に配置される。すなわち、第5の樹脂層30eは、第1の端面12eの周縁部分に沿って第1の下地電極層26aと第1の樹脂電極層28aとの間に配置される。さらに、第5の樹脂層30eは、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d側に位置する領域において、少なくとも、第1の下地電極層26aと第1の樹脂電極層28aとの間に配置されている。具体的には、第5の樹脂層30eは、第1の端面12eの中央部を除く領域における第1の下地電極層26aの表面、第1の主面12aの表面に位置する第1の下地電極層26aの表面、第2の主面12bの表面に位置する第1の下地電極層26aの表面、第1の側面12cの第1の下地電極層26aの表面、および第2の側面12dに位置する第1の下地電極層26aの表面に配置される。したがって、第5の樹脂層30eは、第1の端面12e側から、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dへ延伸して配置される。
第6の樹脂層30fは、第2の端面12fにおいて、その中央部を除く領域において、第2の下地電極層26bと第2の樹脂電極層28bとの間に配置される。すなわち、第6の樹脂層30fは、第2の端面12fの周縁部分に沿って第2の下地電極層26bと第2の樹脂電極層28bとの間に配置される。さらに、第6の樹脂層30fは、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d側に位置する領域において、少なくとも、第2の下地電極層26bと第2の樹脂電極層28bとの間に配置されている。具体的には、第6の樹脂層30fは、第2の端面12fの中央部を除く領域における第2の下地電極層26bの表面、第1の主面12aの表面に位置する第2の下地電極層26bの表面、第2の主面12bの表面に位置する第2の下地電極層26bの表面、第1の側面12cの第2の下地電極層26bの表面、および第2の側面12dに位置する第2の下地電極層26bの表面に配置される。したがって、第6の樹脂層30fは、第2の端面12f側から、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dへ延伸して配置される。
樹脂電極層28は、第1の樹脂電極層28aおよび第2の樹脂電極層28bを有する。
第1の樹脂電極層28aは、第1の端面12eの中央部においてのみ第1の下地電極層26aと電気的に接続され、さらに、第1の端面12eの周縁部分において、第5の樹脂層30eを介して第1の下地電極層26aを覆うように配置される。具体的には、第1の樹脂電極層28aは、第1の端面12eの中央部を除く領域における第1の下地電極層26aの表面、第1の主面12aの表面に位置する第1の下地電極層26aの表面、第2の主面12bの表面に位置する第1の下地電極層26aの表面、第1の側面12cに位置する第1の下地電極層26aの表面、および第2の側面12dに位置する第1の下地電極層26aの表面において、第5の樹脂層30eを介して第1の下地電極層26aを覆うように配置される。
第2の樹脂電極層28bは、第2の端面12fの中央部においてのみ第2の下地電極層26bと電気的に接続され、さらに、第2の端面12fの周縁部分において、第6の樹脂層30fを介して第2の下地電極層26bを覆うように配置される。具体的には、第2の樹脂電極層28bは、第2の端面12fの中央部を除く領域における第2の下地電極層26bの表面、第1の主面12aの表面に位置する第2の下地電極層26bの表面、第2の主面12bの表面に位置する第2の下地電極層26bの表面、第1の側面12cに位置する第2の下地電極層26bの表面、および第2の側面12dに位置する第2の下地電極層26bの表面において、第6の樹脂層30fを介して第2の下地電極層28aを覆うように配置される。
図18に示す積層セラミックコンデンサ210によれば、図10に示す積層セラミックコンデンサ110と同様の効果を奏するとともに、次の効果を奏する。
第1の主面12a側および第2の主面12b側だけでなく、第1の側面12c側および第2の側面12d側にも樹脂層30が形成されることにより、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのいずれにおいても、基板対して、積層セラミックコンデンサの実装が可能となり、積層セラミックコンデンサをテーピングする(すなわち、製品をくぼみ状に成型したテープに積層セラミックコンデンサを収納する)際に、積層セラミックコンデンサの実装方向の選別が不要になる。このことは、特に、積層セラミックコンデンサのT寸とW寸の寸法が同じ部品で有効となる。
また、樹脂電極層28が、第1の端面12eおよび第2の端面12fの中央部で下地電極層26aと電気的に接続されるので、上述した発明の効果とともに、下地電極層26と樹脂電極層28との導電性を確保することができる。
この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサについて説明する。図22は、この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサの一例を示す外観斜視図である。図23は、この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図22のXXIII−XXIII線における断面図であり、図24は、この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図23のXXIV−XXIV線における断面図であり、図25は、この発明の第3の実施の形態の変形例に係る積層セラミックコンデンサを示す図23のXXV−XXV線における断面図である。なお、この実施の形態に係る積層セラミックコンデンサ210Aは、外部電極における樹脂層の配置される態様が異なることを除いて、図1を用いて説明した積層セラミックコンデンサ10と同様の構成を有する。従って、図1に示した積層セラミックコンデンサ10と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ210Aの樹脂層30は、第5の樹脂層30eおよび第6の樹脂層30fを有する。なお、第5の樹脂層30eおよび第6の樹脂層30fの配置される態様は、積層セラミックコンデンサ210と共通であるので、その説明を省略する。
第2の主面12bにおいて、樹脂層30が形成されてない領域(積層体12の表面が露出している領域)を被覆するように、第5の樹脂層30eと第6の樹脂層30fとの間に第1の被覆部34aが配置され、第1の主面12aにおいて、樹脂層30が形成されていない領域(積層体12の表面が露出している領域)を被覆するように、第5の樹脂層30eと第6の樹脂層30fとの間に第2の被覆部34bが配置される。
さらに、第1の側面12cにおいて、樹脂層30が形成されてない領域(積層体12の表面が露出している領域)を被覆するように、第5の樹脂層30eと第6の樹脂層30fとの間に第3の被覆部34cが配置され、第2の側面12dにおいて、樹脂層30が形成されていない領域(積層体12の表面が露出している領域)を被覆するように、第5の樹脂層30eと第6の樹脂層30fとの間に第4の被覆部34dが配置される。
また、第1の被覆部34a、第2の被覆部34b、第3の被覆部34cおよび第4の被覆部34dの材料は、樹脂層34と同一である。
図22に示す積層セラミックコンデンサ210Aによれば、図18に示す積層セラミックコンデンサ210と同様の効果を奏するとともに、次の効果を奏する。
これにより、積層セラミックコンデンサ210Aの製造工程において、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dの一部を露出するためにマスキングをする必要がないため、樹脂層30を容易に形成することができる。
2.積層セラミックコンデンサの製造方法
次に、以上の構成からなる積層セラミックコンデンサの製造方法の一実施の形態について、図1に示す積層セラミックコンデンサ10の製造方法を例にして説明する。
まず、セラミックグリーンシート、内部電極層16を形成するための内部電極用導電性ペーストおよび外部電極24の下地電極層26を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極パターンが形成される。なお、内分電極用導電性ペーストは、スクリーン印刷法やグラビア印刷法などの公知の方法により印刷することができる。
次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により高さ方向xに圧着させてもよい。
その後、マザー積層体が所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生の積層体チップが焼成され、積層体が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、900℃以上1300℃以下であることが好ましい。
次に、下地電極層26が形成される。まず、焼成後の積層体チップの両端面に外部電極用導電性ペーストを塗布し、焼き付け、第1の外部電極24aの第1の下地電極層26aおよび第2の外部電極24bの第2の下地電極層26bが形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。
続いて、樹脂電極層28および樹脂層30が形成される。なお、樹脂電極層28および樹脂層30を形成する方法として、2種類の方法がある。以下、それぞれの方法について説明する。
第1の方法について説明する。
下地電極層を形成した積層体チップを樹脂ペーストが充填された樹脂ペースト槽に対して、実装面となる第2の主面が樹脂ペースト面とほぼ平行になるように任意の深さ浸漬させ、下地電極層を形成した積層体チップに樹脂ペーストを塗布する。その後、250℃以上550℃以下の温度で熱処理を行い、樹脂ペーストを熱硬化させ、樹脂層を形成する。そして、第2の主面の一部を露出させるために、樹脂ペーストが付着しないようにマスキングを行い、塗布を実施する。なお、図6に示すような積層セラミックコンデンサ10Aを形成するために、第2の主面において、第1の樹脂層と第2の樹脂層との間に第1の被覆部を形成し、第2の主面の一部を露出させない場合には、マスキングをする必要はない。
なお、熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。
樹脂層が形成された積層体チップを端面で保持し、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが充填された導電性樹脂ペースト槽に対して、第1および第2の端面が導電性樹脂ペースト面と平行となるように、下地電極層を覆うまで浸漬させ、樹脂層が形成された積層体チップに導電性樹脂ペーストを塗布する。なお、樹脂電極層の端面の厚みをフラットにするため、導電性樹脂ペースト塗布後、定盤などに押し付け、無駄なペーストをかきとることで端面の厚みを制御してもよい。
その後、250℃以上550℃以下の温度で熱処理を行い、導電性樹脂ペーストを硬化させ、樹脂電極層を形成する。
なお、熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は、100ppm以下に抑えることが好ましい。
第2の方法について説明する。
下地電極層を形成した積層体チップを樹脂ペーストが充填された樹脂ペースト槽に対して、実装面となる第2の主面が樹脂ペースト面とほぼ平行になるように任意の深さ浸漬させ、下地電極層を形成した積層チップに樹脂ペーストを塗布する。その後、120℃以上150℃以下の温度で、20分以上30分以下の時間、乾燥させる。
そして、樹脂ペーストを塗布乾燥させた積層体チップを端面で保持し、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストが充填された導電性樹脂ペースト槽に対して、第1および第2の端面が導電性樹脂ペースト面と平行となるように、下地電極層を覆うまで浸漬させ、樹脂層が形成された積層体チップに導電性樹脂ペーストを塗布する。なお、樹脂電極層の端面の厚みをフラットにするため、導電性樹脂ペースト塗布後、定盤などに押し付け、無駄なペーストをかきとることで端面の厚みを制御してもよい。
その後、250℃以上550℃以下の温度で熱処理を行い、乾燥させた樹脂ペーストおよび乾燥させた導電性ペーストを熱硬化させ、樹脂層および樹脂電極層を形成する。
次に、上記いずれかの方法により、樹脂層および樹脂電極層が形成された後、めっき層32が形成される。まず、第1の樹脂電極層を覆うように、第1のめっき層のNiめっき層が形成され、第2の樹脂電極層を覆うように第2のめっき層のNiめっき層が形成される。それぞれのNiめっき層の形成方法は、電解めっきを用いる。
さらに、必要に応じて、第1のめっき層のNiめっき層の表面にSnめっき層が形成され、第2のめっき層32bのNiめっき層の表面にSnめっき層が形成される。
以上のようにして、積層セラミックコンデンサ10が製造される。
3.実験例
次に、上述の方法により得られた積層セラミックコンデンサについて、樹脂層を設けた実施例と樹脂層を設けない比較例の試料を準備した上で、耐基板曲げ性試験を行った。なお、樹脂層および樹脂電極層の形成方法は、第1の方法とした。
上述した積層セラミックコンデンサの製造方法にしたがって、以下に記載するような仕様を有する図1に示す積層セラミックコンデンサのサンプルを作製した。
実施例1は、図1に示す積層セラミックコンデンサ10であり、以下のようなスペックの積層セラミックコンデンサである。
・積層セラミックコンデンサのサイズ(設計値):長さ×幅×高さ=0.640mm×0.340mm×0.340mm
・誘電体層の材料:BaTiO3
・容量:1.0μF
・定格電圧:10V
・内部電極の材料:Ni
・外部電極の構造
下地電極層
下地電極層の材料:Cuとガラスとを含む
下地電極層の厚み:10μm(端面中央部の最も厚い部分)
樹脂層
構造:第2の主面の表面の一部は露出
:積層体の両端面において、第2の主面からT寸法の15%の高さまで形成
樹脂層の厚み:5μm(下地電極層と樹脂電極層との間に位置する部分)
樹脂:エポキシ樹脂
樹脂電極層
導電性フィラー(金属粉):Ag
樹脂:エポキシ系
導電性樹脂層の厚み:15μm(端面中央部の最も厚い部分)
めっき層:Niめっき層とその表面にSnめっき層が配置される2層構造
Niめっき層の厚み:4.0μm
Snめっき層の厚み:3.0μm
実施例2は、図6に示す積層セラミックコンデンサ10Aである。すなわち、実施例2は、樹脂層が、第2の主面の露出した表面(下地電極層の配置されていない領域)を、第1の樹脂層と第2の樹脂層と連結して、第1の被覆部で覆うように形成されている。その他の仕様は、実施例1と同一である。
また、比較のために、樹脂層を有さない試料の積層セラミックコンデンサを作製した。比較例1の積層セラミックコンデンサ1は、図26に示すように、図2に示す積層セラミックコンデンサ10に対して樹脂層を設けない構成とし、外部電極2は、下地電極層4と、下地電極層4を覆う樹脂電極層6と、下地電極層4および樹脂電極層6を覆うめっき層8により構成され、その他の仕様は、実施例1と同様とした。
また、比較例2の積層セラミックコンデンサ1Aは、図27に示すように、図2に示す積層セラミックコンデンサ10に対して樹脂層を設けない構成とし、かつ、外部電極2は、下地電極層4と、下地電極層4を覆う樹脂電極層6と、下地電極層4および樹脂電極層6を覆うめっき層8により構成される。なお、樹脂電極層6は、下地電極層4の先端部分よりも50μm両端面側に向かって後退させるようにして設けたものである。その他の仕様は、実施例1と同様とした。
(耐基板曲げ性試験)
厚さ0.8mmのJIS基板(ガラスエポキシ基板)に半田ペーストを用いて、積層セラミックコンデンサのサンプルを実装した。実装されていない基板面から径5μmの押し棒にて押して基板を曲げ、基板に対して機械的ストレスをかけた。この時、保持時間を5秒とし、曲げ量は8mmとした。基板曲げ後、基板から積層セラミックコンデンサのサンプルを外し、基板面に対して垂直方向に研磨を行い、クラックを観察し、各試料におけるクラックの生じたサンプルの発生数をカウントした。各試料のサンプル数は、n=10とした。
以上の、積層セラミックコンデンサの各試料のそれぞれに対する耐基板曲げ性試験の結果を表1に示す。
表1に示すように、実施例1および実施例2に係るサンプルは、本発明の構成を有しており、すなわち、実装面側において、樹脂電極層と下地電極層との間に樹脂層を設けることで、確実に下地電極層上を樹脂層で覆うことが可能となる。したがって、樹脂電極層形成の制御方法や精度を考慮することなく、機械強度の設計保証が容易に達成でき、信頼性の高い積層セラミックコンデンサを得ることができる。なお、実施例1および実施例2ともに、基板曲げ性試験において、不良は発生していないが、実施例2の方が、製造工程上、容易に形成することが可能である。
一方、比較例1に係るサンプルは、10個中3個の不良が発生し、比較例2に係るサンプルでは、10個すべてについて不良が発生した。この結果から、樹脂電極層により、下地電極層を覆うことの有効性が示唆された。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
たとえば、積層セラミックコンデンサ10において、第1の樹脂層30aは、第1の端面12eの中央部より第2の主面12b側に位置する領域において配置され、第2の樹脂層30bは、第2の端面12fの中央部より第2の主面12b側に位置する領域において配置されているが、これに限るものではなく、第1の樹脂層30aは、少なくとも第2の主面12b側に位置する第1の下地電極層26aのみを覆うようにし、第2の樹脂層30bは、少なくとも第2の主面12b側に位置する第2の下地電極層26bのみを覆うように配置されてもよい。
また、積層セラックコンデンサ110において、第1の樹脂層30aは、第1の端面12eの中央部より第2の主面12b側に位置する領域において配置され、第2の樹脂層30bは、第2の端面12fの中央部より第2の主面12b側に位置する領域において配置されていることに加えて、第3の樹脂層30cは、第1の端面12eの中央部より第1の主面12a側に位置する領域において配置され、第4の樹脂層30dは、第2の端面12fの中央部より第1の主面12a側に位置する領域において配置されているが、これに限るものではなく、第1の樹脂層30aは、少なくとも第2の主面12b側に位置する第1の下地電極層26aのみを覆うようにし、第2の樹脂層30bは、少なくとも第2の主面12b側に位置する第2の下地電極層26bのみを覆うように配置され、第3の樹脂層30cは、少なくとも第1の主面12a側に位置する第1の下地電極層26aのみを覆うようにし、第4の樹脂層30dは、少なくとも第1の主面12a側に位置する第2の下地電極層26bのみを覆うように配置されてもよい。
10、10’、10A、110、110A、210、210A 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
18a 第1の引出電極部
18b 第2の引出電極部
20a 第1の露出部
20b 第2の露出部
22a 対向電極部
22b 側部(Wギャップ)
22c 端部(Lギャップ)
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 樹脂電極層
28a 第1の樹脂電極層
28b 第2の樹脂電極層
30 樹脂層
30a 第1の樹脂層
30b 第2の樹脂層
30c 第3の樹脂層
30d 第4の樹脂層
30e 第5の樹脂層
30f 第6の樹脂層
32 めっき層
32a 第1のめっき層
32b 第2のめっき層
34a 第1の被覆部
34b 第2の被覆部
34c 第3の被覆部
34d 第4の被覆部
x 高さ方向
y 幅方向
z 長さ方向

Claims (8)

  1. 積層された複数の誘電体層と積層された内部電極層とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、
    前記内部電極層に接続される、前記端面上、および前記第1および第2の主面上の一部、および第1および第2の側面上に配置された一対の外部電極と、を有する積層セラミックコンデンサにおいて、
    前記積層体の第2の主面が実装面とされ、
    前記一対の外部電極のそれぞれは、
    導電性金属およびガラス成分を含む下地電極層と、熱硬化性樹脂および金属成分を含む樹脂電極層と、熱硬化性樹脂を含み導電性成分を含まない樹脂層と、を含み、
    前記下地電極層は、前記第1の端面および第2の端面から前記第1の主面および前記第2の主面の一部、前記第1の側面および前記第2の側面の一部まで延びて配置されており、
    前記樹脂層は、少なくとも前記第2の主面側に位置する領域において、前記下地電極層の表面および前記下地電極層の先端部を完全に覆うように配置されており、かつ、前記第2の主面側から前記第1の端面および前記第2の端面の少なくとも一部にまでそれぞれ延びて配置されており、
    前記樹脂電極層は、前記樹脂層が配置されていない部分における前記下地電極層を直接覆い、かつ、前記樹脂層上を覆う、積層セラミックコンデンサ。
  2. 前記樹脂層は、前記第2の主面側から前記第1の端面および前記第2の端面の高さ方向の寸法の1/10以上1/5以下の高さで設けられる、請求項1に記載の積層セラミックコンデンサ。
  3. 前記樹脂層は、前記第2の主面において、前記下地電極層が配置されていない領域全体を覆っている、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記第1の主面または前記第2の主面、前記第1の側面または前記第2の側面上に位置する下地電極層上の樹脂層の厚みと前記樹脂層上に位置する前記樹脂電極層の合計の厚みは、前記第1の端面または前記第2の端面上に位置する下地電極層に直接配置される樹脂電極層の厚みと略同等である、請求項1ないし請求項のいずれかに記載の積層セラミックコンデンサ。
  5. 前記樹脂電極層上には、めっき層が配置されている、請求項1ないし請求項のいずれかに記載の積層セラミックコンデンサ。
  6. 前記樹脂層は、前記第1の主面側に位置する領域の少なくとも一部において、前記下地電極層の表面および前記下地電極層の先端部を完全に覆うように配置されており、
    前記樹脂電極層は、前記樹脂層が配置されていない部分における前記下地電極層を直接覆い、かつ、前記樹脂層上を覆う、請求項1ないし請求項のいずれかに記載の積層セラミックコンデンサ。
  7. 前記樹脂層は、前記第1の側面側および前記第2の側面側に位置する領域において、前記下地電極層の表面および前記下地電極層の先端部を完全に覆うように配置されており、
    前記樹脂電極層は、前記樹脂層が配置されていない部分における前記下地電極層を覆い、かつ、前記樹脂層上を覆う、請求項1ないし請求項のいずれかに記載の積層セラミックコンデンサ。
  8. 前記樹脂層は、前記第1の側面側および前記第2の側面側において、前記第1の端面および前記第2の端面の少なくとも一部にまで延びて配置され、前記樹脂電極層は、前記第1および第2の端面中央部のみで前記下地電極層と直接接続され、かつ、前記樹脂層上を覆う、請求項に記載の積層セラミックコンデンサ。
JP2017211319A 2017-10-31 2017-10-31 積層セラミックコンデンサ Active JP6806035B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017211319A JP6806035B2 (ja) 2017-10-31 2017-10-31 積層セラミックコンデンサ
KR1020180126803A KR102242091B1 (ko) 2017-10-31 2018-10-23 적층 세라믹 콘덴서
US16/171,390 US10950385B2 (en) 2017-10-31 2018-10-26 Multilayer ceramic capacitor with outer electrodes including resin layers
CN201811282443.9A CN109727770B (zh) 2017-10-31 2018-10-30 层叠陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211319A JP6806035B2 (ja) 2017-10-31 2017-10-31 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2019083291A JP2019083291A (ja) 2019-05-30
JP6806035B2 true JP6806035B2 (ja) 2021-01-06

Family

ID=66243163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211319A Active JP6806035B2 (ja) 2017-10-31 2017-10-31 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US10950385B2 (ja)
JP (1) JP6806035B2 (ja)
KR (1) KR102242091B1 (ja)
CN (1) CN109727770B (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102297593B1 (ko) * 2016-09-23 2021-09-06 티디케이가부시기가이샤 전자 부품 및 전자 부품 장치
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層型キャパシタ
JP7230517B2 (ja) * 2019-01-15 2023-03-01 Tdk株式会社 電子部品
JP7234638B2 (ja) * 2019-01-15 2023-03-08 Tdk株式会社 電子部品
KR102222944B1 (ko) * 2019-02-01 2021-03-05 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP7070840B2 (ja) * 2019-03-29 2022-05-18 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP7247740B2 (ja) 2019-05-15 2023-03-29 株式会社村田製作所 電子部品の実装構造体及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7275951B2 (ja) 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2021034458A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 積層セラミック電子部品
KR102283077B1 (ko) 2019-09-06 2021-07-30 삼성전기주식회사 적층형 전자 부품
KR102762880B1 (ko) 2019-08-28 2025-02-07 삼성전기주식회사 적층형 전자 부품
CN215417894U (zh) * 2019-08-28 2022-01-04 三星电机株式会社 多层电子组件
KR102276514B1 (ko) * 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR20190116166A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
KR102293305B1 (ko) 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR102867849B1 (ko) * 2019-09-20 2025-10-01 삼성전기주식회사 적층형 전자 부품
KR102762891B1 (ko) 2019-09-20 2025-02-07 삼성전기주식회사 적층 세라믹 전자부품
KR102281451B1 (ko) 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
KR102827658B1 (ko) 2019-12-18 2025-07-02 삼성전기주식회사 적층형 전자 부품
JP7234974B2 (ja) * 2020-02-27 2023-03-08 株式会社村田製作所 積層セラミック電子部品
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174865A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7405014B2 (ja) * 2020-06-22 2023-12-26 Tdk株式会社 電子部品及び電子部品の製造方法
JP2022061638A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR102776256B1 (ko) * 2020-11-19 2025-03-07 삼성전기주식회사 적층형 전자 부품
US12308172B2 (en) 2020-12-08 2025-05-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board component having the same
KR102900301B1 (ko) * 2020-12-24 2025-12-12 삼성전기주식회사 적층형 전자 부품
US11967466B2 (en) 2020-12-31 2024-04-23 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic electronic component
JP7471040B2 (ja) * 2021-02-01 2024-04-19 Tdk株式会社 電子部品
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2022142213A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142212A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142214A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP7707010B2 (ja) * 2021-09-24 2025-07-14 株式会社村田製作所 積層セラミックコンデンサ
US12354806B2 (en) * 2021-10-07 2025-07-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20230087078A (ko) * 2021-12-09 2023-06-16 삼성전기주식회사 전자 부품
KR20230091622A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 세라믹 전자부품
KR20230103573A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103352A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103495A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터
KR20230103631A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103097A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103058A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103350A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230103096A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품
KR20230114068A (ko) * 2022-01-24 2023-08-01 삼성전기주식회사 적층형 전자 부품
KR20230119426A (ko) * 2022-02-07 2023-08-16 삼성전기주식회사 적층형 전자 부품
KR20230120835A (ko) * 2022-02-10 2023-08-17 삼성전기주식회사 적층형 전자 부품 및 그 제조방법
JP2023118628A (ja) * 2022-02-15 2023-08-25 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR20230123310A (ko) * 2022-02-16 2023-08-23 삼성전기주식회사 적층형 전자 부품
JP2024014404A (ja) * 2022-07-22 2024-02-01 太陽誘電株式会社 全固体電池およびその製造方法
US12512267B2 (en) * 2023-01-02 2025-12-30 Samsung Electro-Mechanics Co., Ltd. Multilayered capacitor
KR20240129380A (ko) 2023-02-20 2024-08-27 삼성전기주식회사 적층형 커패시터
EP4557336A1 (en) * 2023-11-16 2025-05-21 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20250072095A (ko) 2023-11-16 2025-05-23 삼성전기주식회사 적층 세라믹 커패시터
WO2025203843A1 (ja) * 2024-03-27 2025-10-02 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3528077A1 (de) * 1985-08-05 1987-02-12 Siemens Ag Elektrischer kondensator, insbesondere in chip-bauweise
EP0229286B1 (de) * 1985-12-17 1990-03-28 Siemens Aktiengesellschaft Elektrisches Bauelement in Chip-Bauweise
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP4423707B2 (ja) * 1999-07-22 2010-03-03 Tdk株式会社 積層セラミック電子部品の製造方法
JP4349235B2 (ja) * 2004-08-09 2009-10-21 株式会社村田製作所 積層電子部品およびその製造方法
JP2008085280A (ja) * 2006-09-26 2008-04-10 Taiyo Yuden Co Ltd 表面実装型電子部品とその製造方法
JP2008181956A (ja) * 2007-01-23 2008-08-07 Tdk Corp セラミック電子部品
JP2009088319A (ja) * 2007-10-01 2009-04-23 Taiyo Yuden Co Ltd 積層電子部品とその製造方法
JP5278709B2 (ja) * 2009-12-04 2013-09-04 株式会社村田製作所 導電性樹脂組成物およびチップ型電子部品
KR101525652B1 (ko) * 2012-05-04 2015-06-03 삼성전기주식회사 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP6044153B2 (ja) * 2012-07-26 2016-12-14 Tdk株式会社 電子部品
WO2014024593A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 セラミック電子部品
KR101462769B1 (ko) * 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
JP6220898B2 (ja) * 2014-01-17 2017-10-25 京セラ株式会社 積層型電子部品およびその実装構造体
KR102715894B1 (ko) * 2016-11-21 2024-10-11 삼성전기주식회사 커패시터 및 그 제조 방법
KR102653205B1 (ko) * 2016-11-23 2024-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102789018B1 (ko) * 2016-12-22 2025-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102776261B1 (ko) * 2016-12-22 2025-03-07 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
KR20190049479A (ko) 2019-05-09
CN109727770B (zh) 2022-02-18
JP2019083291A (ja) 2019-05-30
US20190131076A1 (en) 2019-05-02
KR102242091B1 (ko) 2021-04-20
CN109727770A (zh) 2019-05-07
US10950385B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
JP6806035B2 (ja) 積層セラミックコンデンサ
US10840021B2 (en) Multilayer ceramic electronic component
US10475584B2 (en) Electronic component mount structure, electronic component, and method for manufacturing electronic component
US10453612B2 (en) Multilayer ceramic capacitor
US10186378B2 (en) Multilayer ceramic capacitor
US8988850B1 (en) Ceramic electronic component
US11062848B2 (en) Multilayer ceramic electronic component
JP6780673B2 (ja) 積層セラミックコンデンサおよびその実装構造
US10615327B2 (en) Monolithic ceramic electronic component
JP6631547B2 (ja) 積層セラミックコンデンサ
JP2021034440A (ja) 積層セラミック電子部品
JP2020088190A (ja) 積層セラミック電子部品
US10879004B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure
JP2021034458A (ja) 積層セラミック電子部品
JP2019040943A (ja) 積層セラミックコンデンサ
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP2021089924A (ja) 積層セラミック電子部品
JP2018160500A (ja) 電子部品の製造方法
JP2022077451A (ja) 積層セラミックコンデンサ
WO2024176578A1 (ja) 積層セラミックコンデンサ
JP2019179820A (ja) 積層セラミックコンデンサ
WO2025046969A1 (ja) 積層セラミック電子部品
WO2025004487A1 (ja) 積層セラミックコンデンサ
WO2025150229A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6806035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150