WO2019216012A1 - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- WO2019216012A1 WO2019216012A1 PCT/JP2019/008989 JP2019008989W WO2019216012A1 WO 2019216012 A1 WO2019216012 A1 WO 2019216012A1 JP 2019008989 W JP2019008989 W JP 2019008989W WO 2019216012 A1 WO2019216012 A1 WO 2019216012A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electroless plating
- layer
- plating layer
- electroplating
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1605—Process or apparatus coating on selected surface areas by masking
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
- C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
- C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
- C23C18/206—Use of metal other than noble metals and tin, e.g. activation, sensitisation with metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/34—Pretreatment of metallic surfaces to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Definitions
- the present disclosure relates to a printed wiring board and a method for manufacturing the printed wiring board.
- This application claims priority based on Japanese Patent Application No. 2018-92173 filed on May 11, 2018, and incorporates all the description content described in the above Japanese application.
- a semi-additive method is employed as a method for setting the wiring portion of the printed wiring board to a fine pitch.
- an electroless plating layer is formed on the surface of the insulating resin layer, and the portions other than the circuit forming portion are covered with a plating resist, and then the electroplating layer is selectively formed only on the circuit portion by electroplating. To do. Further, the plating resist is removed, and the electroless plating layer other than the circuit portion is etched to form a printed wiring board (see Japanese Patent Application Laid-Open No. 2004-6773).
- a printed wiring board includes an insulating base film, and a conductive pattern including a plurality of wiring portions that are stacked on and parallel to at least one surface of the base film,
- the plurality of wiring portions have an average width of 5 ⁇ m or more and 15 ⁇ m or less, the plurality of wiring portions have an electroless plating layer and an electroplating layer laminated on the electroless plating layer, and the plurality of wirings
- the void density at the interface between the electroless plating layer and the electroplating layer in the cross section in the thickness direction of the part is 0.01 ⁇ m 2 / ⁇ m or less.
- a conductive pattern including a plurality of wiring portions arranged in parallel is formed on at least one surface of the insulating base film by a semi-additive method.
- a step of forming a resist pattern comprising: a step of performing plasma treatment on the surface of the electroless plating layer and the resist pattern after the resist pattern formation step; and electroplating on a surface of the electroless plating layer after the plasma treatment step
- the average width of the plurality of wiring portions is not less than 5 ⁇ m and not more than 15 ⁇ m, and the resist by the plasma treatment step
- the ashing amount of the pattern is 60 nm or more and 300 nm or less.
- An object is to provide a printed wiring board and a method for manufacturing the printed wiring board.
- the printed wiring board according to the embodiment of the present disclosure can sufficiently suppress the peeling between the electroless plating layer and the electroplating layer of the wiring portion even when the width of the wiring portion is reduced.
- the printed wiring board manufacturing method according to the embodiment of the present disclosure is a printed wiring board that can sufficiently suppress the peeling between the electroless plating layer and the electroplating layer of the wiring portion even when the width of the wiring portion is reduced. Can be manufactured.
- a printed wiring board includes an insulating base film, and a conductive pattern including a plurality of wiring portions that are stacked on and parallel to at least one surface of the base film,
- the plurality of wiring portions have an average width of 5 ⁇ m or more and 15 ⁇ m or less, the plurality of wiring portions have an electroless plating layer and an electroplating layer laminated on the electroless plating layer, and the plurality of wirings
- the void density at the interface between the electroless plating layer and the electroplating layer in the cross section in the thickness direction of the part is 0.01 ⁇ m 2 / ⁇ m or less.
- the electroless plating layer As a result of intensive studies by the present inventors, in a printed wiring board in which the wiring portion has a laminated structure of an electroless plating layer and an electroplating layer, and the average width of the plurality of wiring portions is within the above range, the electroless plating layer It was also found that voids formed at the interface between the electroplating layers affected delamination. In the printed wiring board, since the void density at the interface between the electroless plating layer and the electroplating layer in the cross section in the thickness direction of the plurality of wiring portions is not more than the above upper limit, the average width of the plurality of wiring portions is within the above range. However, peeling between the electroless plating layer and the electroplating layer can be sufficiently suppressed.
- the maximum area of voids formed at the interface is preferably 0.01 ⁇ m 2 or less.
- peeling between the electroless plating layer and the electroplating layer of the plurality of wiring portions can be more reliably suppressed.
- the average interval between the plurality of wiring portions is preferably 5 ⁇ m or more and 15 ⁇ m or less. As described above, when the average interval between the plurality of wiring portions is within the above range, the fine pitch of the plurality of wiring portions can be promoted. Further, the printed wiring board can sufficiently suppress the peeling between the electroless plating layer and the electroplating layer of the plurality of wiring portions even if the average interval between the plurality of wiring portions is within the above range.
- the main component of the electroless plating layer and the electroplating layer is preferably copper.
- the main component of the electroless plating layer and the electroplating layer is copper, an inexpensive and highly conductive pattern with suppressed delamination can be formed.
- a conductive pattern including a plurality of wiring portions arranged in parallel is provided on at least one surface of a base film having an insulating property.
- An electroplating step on the surface, and the average width of the plurality of wiring portions is 5 ⁇ m or more and 15 ⁇ m or less, and the plasma processing step
- the ashing amount of the resist pattern is 60 nm or more and 300 nm or less.
- the printed wiring board manufacturing method includes a step of performing plasma treatment on the surface of the electroless plating layer and the resist pattern after the resist pattern forming step, and the ashing amount of the resist pattern by the plasma treatment step is within the above range.
- the method for manufacturing the printed wiring board is to manufacture a printed wiring board that can sufficiently suppress the peeling between the electroless plating layer and the electroplating layer even if the average width of the plurality of wiring portions is within the above range. Can do.
- the initial current density in the electroplating process 0.003A / m 2 or more 0.015A / m 2 or less.
- the crystal grain size of the plated metal is increased in the initial stage of electroplating to suppress recrystallization of the plated metal, and voids are formed at the interface with the electroless plating layer. Can be prevented from being formed.
- “parallel” means that the angle between the two is 5 ° or less, preferably 3 ° or less.
- the “width” of the wiring portion is a value obtained by averaging the maximum width in a cross section perpendicular to the longitudinal direction of the wiring portion in the longitudinal direction of the wiring portion.
- the “interval” between the wiring portions is a value obtained by averaging the minimum distance between the opposing side edges of the adjacent wiring portions in the longitudinal direction of these wiring portions.
- the “average width” and “average interval” mean values obtained by averaging the above “width” and “interval” measured for a plurality of wiring portions, respectively.
- Main component refers to a component having the largest content in terms of mass, for example, a component having a content of 50% by mass or more.
- the “initial current density in the electroplating process” refers to the average value of the current density during the time corresponding to the initial 3% to 20% with respect to the total plating time in the electroplating process.
- “Resist pattern ashing amount” means the resist pattern surface in the tape covered area and the tape uncovered area when a part of the resist pattern surface is coated with ashing-resistant tape and the resist pattern is ashed. Means the difference between the height of the resist pattern and the surface of the resist pattern, and is a value calculated by averaging five arbitrary points.
- the printed wiring board of FIG. 1 includes a base film 1 having an insulating property, and a conductive pattern 2 including a plurality of wiring portions 11 stacked on one surface of the base film 1 and arranged in parallel.
- the wiring part 11 has an electroless plating layer 11a and an electroplating layer 11b laminated on the electroless plating layer 11a.
- the wiring part 11 has the seed layer 11c laminated
- the average width W of the plurality of wiring portions 11 is not less than 5 ⁇ m and not more than 15 ⁇ m.
- the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b in the cross section in the thickness direction of the plurality of wiring portions 11 is 0.01 ⁇ m 2 / ⁇ m or less.
- the wiring portion 11 has a laminated structure of the electroless plating layer 11a and the electroplating layer 11b, and the average width W of the plurality of wiring portions 11 is within the above range. It was found that voids formed at the interface between the electroless plating layer 11a and the electroplating layer 11b affect delamination. In the printed wiring board, since the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b in the cross section in the thickness direction of the plurality of wiring portions 11 is less than or equal to the above upper limit, the average width W of the plurality of wiring portions 11 is reduced. Even within the above range, peeling between the electroless plating layer 11a and the electroplating layer 11b can be sufficiently suppressed.
- the base film 1 is mainly composed of a synthetic resin and has electrical insulation.
- the base film 1 is a base material layer for forming the conductive pattern 2.
- the base film 1 may have flexibility. When the base film 1 has flexibility, the printed wiring board is used as a flexible printed wiring board.
- Examples of the synthetic resin include polyimide, polyethylene terephthalate, liquid crystal polymer, and fluororesin.
- the lower limit of the average thickness of the base film 1 is preferably 5 ⁇ m and more preferably 10 ⁇ m.
- the upper limit of the average thickness of the base film 1 is preferably 50 ⁇ m, and more preferably 40 ⁇ m.
- the insulation strength of the base film 1 may become inadequate that the average thickness of the base film 1 is less than the said minimum.
- the printed wiring board may be unnecessarily thick, or the flexibility may be insufficient.
- the conductive pattern 2 is a layer made of a conductive material, and includes a plurality of wiring portions 11 arranged in parallel on one surface of the base film 1 in plan view.
- the plurality of wiring parts 11 are wirings that form, for example, a coil pattern.
- the conductive pattern 2 may include a pattern other than the wiring part 11 such as a land part.
- the conductive pattern 2 includes a seed layer 11c laminated on one surface of the base film 1, and an electroless plating layer laminated on one surface of the seed layer 11c (a surface opposite to the surface laminated with the base film 1). 11a and an electroplating layer 11b laminated on one surface of the electroless plating layer 11a (a surface opposite to the surface on which the seed layer 11c is laminated).
- the seed layer 11c, the electroless plating layer 11a, and the electroplating layer 11b are directly laminated in this order without interposing other layers.
- the conductive pattern 2 is a three-layer structure including a seed layer 11c, an electroless plating layer 11a, and an electroplating layer 11b.
- the seed layer 11 c is a metal layer for plating formation for performing electroplating on one surface of the base film 1.
- the method for laminating the seed layer 11c on one surface of the base film 1 is not particularly limited, and a known method such as a vapor deposition method or a sputtering method can be employed.
- the seed layer 11c may be a sintered layer of metal particles obtained by applying an ink containing metal particles to one surface of the base film 1 and sintering the metal particles. Examples of the main component of the seed layer 11c include nickel, gold, silver, tungsten, molybdenum, copper, tin, cobalt, chromium, iron, and zinc.
- the adhesion with the base film 1 is high and plating is started. Copper suitable as the surface is preferred.
- the average thickness of the seed layer 11c can be set to, for example, 10 nm or more and 2 ⁇ m or less from the viewpoint of improving the removal efficiency by etching while preventing the occurrence of a break in the plane direction.
- the electroless plating layer 11a is formed by electroless plating.
- the main component of the electroless plating layer 11a include copper, nickel, silver, and the like. Among them, the electroconductivity plating layer 11a has a high conductivity, is relatively inexpensive, and the seed layer 11c has a main component of the seed layer 11c. Copper is preferred because it provides high adhesion.
- the average thickness of the electroless plating layer 11a is, for example, 50 nm or more and 2 ⁇ m from the viewpoint of sufficiently covering the surface of the seed layer 11c and suppressing the decrease in productivity due to an increase in the time required for the electroless plating. It can be as follows.
- the electroplating layer 11b is formed by electroplating.
- the main component of the electroplating layer 11b include copper, nickel, silver, etc. Among them, the electroconductivity is high when the electroconductivity is high and the electroless plating layer 11a is made of copper. Copper that can provide high adhesion to the layer 11a is preferred.
- the electroplating layer 11b is formed by electroplating using a copper sulfate plating bath containing an additive from the viewpoint of being relatively inexpensive and easy to adjust the thickness.
- the surface of the printed wiring board on which the electroplating layer 11b of the electroless plating layer 11a is laminated is subjected to plasma treatment.
- the said printed wiring board has remove
- the printed wiring board has a reduced initial current density during electroplating.
- the printed wiring board is considered to have a large crystal grain size of the plated metal at the initial stage of electroplating, and it is easy to suppress recrystallization of the plated metal and to suppress generation of voids based on the additive. Therefore, the printed wiring board can sufficiently suppress generation of voids at the interface between the electroless plating layer 11a and the electroplating layer 11b even when electroplating is performed using a copper sulfate plating bath containing an additive. it can.
- the average thickness of the electroplating layer 11b is not particularly limited and is set depending on what kind of printed circuit is to be produced, and can be, for example, 1 ⁇ m or more and 100 ⁇ m or less.
- the plurality of wiring portions 11 are formed in a linear shape and substantially the same shape.
- the plurality of wiring portions 11 have a small width and are arranged at a narrow pitch. In other words, the plurality of wiring portions 11 are arranged at a fine pitch.
- the lower limit of the average width W of the plurality of wiring portions 11 is 5 ⁇ m as described above, and more preferably 8 ⁇ m.
- the upper limit of the average width W of the plurality of wiring portions 11 is 15 ⁇ m as described above, and more preferably 12 ⁇ m. If the average width W is less than the lower limit, it may be difficult to manufacture the plurality of wiring portions 11. Conversely, if the average width W exceeds the upper limit, it may be difficult to obtain a desired wiring density.
- the conventional printed wiring board has a high possibility of peeling at the interface between the electroless plating layer and the electroplating layer, but the printed wiring board has an electroless plating layer 11a. Further, by sufficiently suppressing generation of voids at the interface between the electroplating layer 11b, peeling between the electroless plating layer 11a and the electroplating layer 11b can be sufficiently suppressed.
- the lower limit of the average interval D between the plurality of wiring portions 11 is preferably 5 ⁇ m, and more preferably 8 ⁇ m.
- the upper limit of the average interval D between the plurality of wiring portions 11 is preferably 15 ⁇ m, and more preferably 12 ⁇ m. If the average distance D is less than the lower limit, it may be difficult to manufacture the plurality of wiring portions 11. Conversely, if the average distance D exceeds the upper limit, it may be difficult to obtain a desired wiring density.
- the lower limit of the ratio (W / D) of the average width W to the average interval D of the plurality of wiring portions 11 is preferably 0.3, and more preferably 0.8.
- the upper limit of W / D is preferably 3.0, and more preferably 1.5. If W / D is less than the above lower limit, the average interval D between the plurality of wiring portions 11 becomes unnecessarily large, and it may be difficult to obtain a desired wiring density, or the average width W of the plurality of wiring portions 11 becomes small. The circuit may be easily peeled off.
- the average width W of the plurality of wiring portions 11 becomes unnecessarily large, and it may be difficult to obtain a desired wiring density, or the average interval D of the plurality of wiring portions 11 may increase. There is a possibility that the resist pattern is easily peeled off when the plurality of wiring portions 11 are formed.
- the upper limit of the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b is 0.01 ⁇ m 2 / ⁇ m as described above, preferably 0.005 ⁇ m 2 / ⁇ m, and 0.002 ⁇ m 2 / ⁇ m. More preferred. If the void density exceeds the upper limit, peeling between the electroless plating layer 11a and the electroplating layer 11b may not be sufficiently suppressed. On the other hand, it is preferable that the void density is small, and the lower limit thereof can be set to 0 ⁇ m 2 / ⁇ m.
- the void at the interface between the electroless plating layer 11a and the electroplating layer 11b was taken using an electron microscope such as a scanning electron microscope (SEM) as a cross-sectional photograph of the wiring portion 11 in the thickness direction. Can be measured by binarizing the void so that the void becomes black using image processing software such as GNU Image Manipulation Program. Furthermore, the measurement of the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b can be performed by calculating the black ratio from the brightness histogram obtained using the image processing software.
- SEM scanning electron microscope
- the upper limit of the maximum area of the voids formed at the interface between the electroless plating layer 11a and the electroplating layer 11b preferably 0.01 [mu] m 2, more preferably 0.005 .mu.m 2, more preferably 0.003 .mu.m 2.
- the maximum area exceeds the upper limit, peeling between the electroless plating layer 11a and the electroplating layer 11b may not be sufficiently suppressed.
- the void does not exist. In this case, the maximum area is 0 ⁇ m 2 .
- the upper limit of the continuous void existing rate with respect to all the voids per unit length ( ⁇ m) is preferably 10%.
- the abundance ratio exceeds the upper limit, peeling between the electroless plating layer 11a and the electroplating layer 11b may not be sufficiently suppressed. On the other hand, it is preferable that the abundance is small, and the lower limit thereof can be 0%.
- the presence rate of the continuous void with respect to all the voids per unit length (micrometer) can be measured with the following method. First, any 10 cross-sectional photographs in the thickness direction of the wiring portion 11 are taken with the above-described electron microscope such as SEM, and a predetermined interface at the interface between the electroless plating layer 11a and the electroplating layer 11b is taken from these cross-sectional photographs.
- a length region is cut out, and the presence rate of continuous voids per unit length ( ⁇ m) of each cross-sectional photograph is calculated. Subsequently, the average value of the presence rate of continuous voids in 10 cross-sectional photographs is calculated, and this average value is set as the presence rate of continuous voids with respect to all the voids per unit length ( ⁇ m).
- the manufacturing method of the printed wiring board is a step of forming a conductive pattern 2 including a plurality of wiring portions 11 arranged in parallel on one surface of an insulating base film 1 by a semi-additive method (forming step). Is provided.
- the forming step includes a step of electroless plating on the one surface of the base film 1 (electroless plating step) and a plurality of wiring portions 11 on the surface of the electroless plating layer 11a formed in the electroless plating step.
- a step of forming a resist pattern R having an inverted shape resist pattern forming step
- a step of performing plasma processing on the surface of the electroless plating layer 11a and the resist pattern R after the resist pattern forming step plasma processing step
- the forming step includes a step of laminating a seed layer 11c on substantially the entire surface of one surface of the base film 1 (seed layer laminating step) before the electroless plating step, and the resist layer after the electroplating step.
- a step (removal step) of removing a region overlapping with the resist pattern R formed in the pattern formation step and the resist pattern R of the seed layer 11c and the electroless plating layer 11a in plan view is not less than 5 ⁇ m and not more than 15 ⁇ m.
- the ashing amount of the resist pattern R by the plasma treatment process is 60 nm or more and 300 nm or less.
- a seed layer 11c and an electroless plating layer 11a are laminated in this order on substantially the entire surface of one surface of the base film 1, and the inverted shape of the plurality of wiring portions 11 is formed on the surface of the electroless plating layer 11a.
- a resist pattern R having the following is formed.
- the surfaces of the electroless plating layer 11a and the resist pattern R after the resist pattern forming step are subjected to plasma treatment to remove stains such as organic substances attached to the surface of the electroless plating layer 11a.
- the resist pattern R and the resist pattern R of the seed layer 11c and the electroless plating layer 11a are formed.
- a plurality of wiring parts 11 are manufactured by removing regions overlapping in plan view.
- the printed wiring board manufacturing method of FIG. 1 can sufficiently suppress the peeling between the electroless plating layer 11a and the electroplating layer 11b even if the average width of the plurality of wiring portions 11 is within the above range.
- a wiring board can be manufactured.
- a seed layer 11c (metal layer) for plating formation for electroplating is deposited on substantially the entire one surface of the base film 1.
- the method for laminating the seed layer 11c in the seed layer laminating step is not particularly limited, and examples thereof include a vapor deposition method and a sputtering method.
- an ink containing metal particles is applied to substantially the entire surface of one side of the base film 1, and the metal particles are sintered to sinter the metal particles on one side of the base film 1.
- a sintered layer may be laminated.
- Examples of the main component of the seed layer 11c include nickel, gold, silver, tungsten, molybdenum, copper, tin, cobalt, chromium, iron, and zinc. Among them, the adhesion with the base film 1 is high and plating is started. Copper suitable as the surface is preferred.
- the electroless plating layer 11a is laminated on substantially the entire surface of the seed layer 11c laminated in the seed layer lamination step.
- the metal used in the electroless plating step include copper, nickel, silver, and the like. Among them, the conductivity is high, the price is relatively low, and the seed layer 11c is made of copper when the main component of the seed layer 11c is copper. Copper is preferred because it provides high adhesion.
- a photoresist film is laminated on substantially the entire surface of the electroless plating layer 11a laminated in the electroless plating step.
- This photoresist film is a negative resist composition in which the polymer bond is strengthened by exposure to light and the solubility in the developer is lowered, or the polymer bond is weakened by exposure to be soluble in the developer. Is formed by a positive resist composition that increases.
- the photoresist film is formed on the surface of the electroless plating layer 11a by, for example, applying and drying a liquid resist composition or by thermocompression bonding of a dry film resist that does not have fluidity at room temperature.
- a positive liquid resist composition from the viewpoint that the ashing amount is easily stabilized and the etching amount in the plasma processing step described later can be easily controlled by controlling the ashing amount.
- the photoresist film is selectively exposed using a photomask or the like to form a portion that dissolves in the developer and a portion that does not dissolve in the photoresist film. Subsequently, a highly soluble portion of the photoresist film is washed away using a developing solution to form a resist pattern R having openings corresponding to the formation regions of the plurality of wiring portions 11 as shown in FIG. 2C.
- the surface of the electroless plating layer 11a and the resist pattern R after the resist pattern formation step is contacted and etched. This removes organic contaminants adhering to the surface of the electroless plating layer 11a.
- the method for manufacturing the printed wiring board is to remove the organic matter adhering to the surface of the electroless plating layer 11a in the plasma treatment step, so that the electroplating layer 11b is formed on the electroless plating layer 11a by the electroplating step described later. It suppresses that a void arises in the interface of both when laminating
- Examples of the processing gas used in the plasma processing in the plasma processing step include oxygen, nitrogen, air, fluorine-based gas, and the like, and these can be used alone or in combination of two or more.
- a fluorine-type gas is included from a viewpoint of an ashing rate. More specifically, a mixed gas of oxygen, nitrogen and fluorine-based gas is preferable, and a mixed gas of oxygen, nitrogen and tetrafluoromethane is more preferable.
- the lower limit of the ashing amount of the resist pattern R in the plasma process is 60 nm as described above, and preferably 80 nm.
- the upper limit of the ashing amount is 300 nm as described above, and 200 nm is more preferable. If the ashing amount is less than the lower limit, the surface of the electroless plating layer 11a cannot be sufficiently removed, and it is sufficient that voids are generated at the interface between the electroless plating layer 11a and the electroplating layer 11b. There is a risk that it cannot be suppressed. On the other hand, if the ashing amount exceeds the upper limit, the plasma processing time becomes unnecessarily long and the manufacturing cost may be increased, or the surface of the electroless plating layer 11a may be burned or scratched. .
- the lower limit of the plasma treatment time (plasma irradiation time) in the plasma treatment step is preferably 25 seconds, and more preferably 30 seconds.
- the upper limit of the plasma treatment time is preferably 60 seconds, and more preferably 40 seconds. If the plasma treatment time is less than the lower limit, the ashing amount of the resist pattern R becomes insufficient, and the surface of the electroless plating layer 11a may not be sufficiently removed. On the contrary, if the plasma treatment time exceeds the upper limit, the plasma treatment time becomes unnecessarily long and the production cost may increase, or the surface of the electroless plating layer 11a may be burned or scratched. is there.
- the lower limit of the plasma output in the plasma treatment is preferably 400 W, and more preferably 500 W.
- the upper limit of the plasma output is preferably 1000 W, and more preferably 800 W. If the plasma output is less than the lower limit, the ashing amount of the resist pattern R becomes insufficient, and the surface of the electroless plating layer 11a may not be sufficiently removed. On the other hand, when the plasma output exceeds the upper limit, the manufacturing cost may increase, or the surface of the electroless plating layer 11a may be burned or scratched.
- the electroplating layer 11b is laminated on the surface of the electroless plating layer 11a plasma-treated by the plasma treatment step.
- the electroplating layer 11b is laminated on the surface of the electroless plating layer 11a in the non-laminated region of the resist pattern R (region corresponding to the opening of the resist pattern R).
- the metal used in the electroplating step examples include copper, nickel, silver, and the like. Among them, the electroconductivity is high when the electroconductivity is high and the electroless plating layer 11a is mainly composed of copper. Copper that can provide high adhesion to the layer 11a is preferred.
- the electroplating step uses a copper sulfate plating bath containing an additive from the viewpoint of being relatively inexpensive and easily adjusting the thickness of the electroplating layer 11b. It is preferable to perform electroplating.
- a copper sulfate plating bath containing an additive has a large number of microvoids, and a huge void derived from the microvoids is easily formed during the recrystallization process of the plating metal.
- the method of manufacturing the printed wiring board can reduce recrystallization of the plated metal by reducing the initial current density in the electroplating process as described later, and the huge voids derived from the microvoids. Can be sufficiently suppressed.
- the lower limit of the initial current density in the electroplating process preferably 0.003A / m 2, 0.005A / m 2 is more preferable.
- the upper limit of the initial current density is preferably 0.015A / m 2, 0.012A / m 2 is more preferable. If the initial current density is less than the lower limit, the layer having a large crystal grain size becomes thin, and recrystallization of the plated metal cannot be sufficiently suppressed, and the void suppressing effect may be insufficient. Further, if the initial current density is less than the lower limit, it takes time to obtain a predetermined thickness, which may reduce productivity.
- the crystal grain size of the plated metal becomes insufficient at the initial stage of electroplating, recrystallization of the plated metal is promoted, and voids are formed at the interface with the electroless plating layer 11a. May be easily formed, and it may be difficult to form the electroplating layer 11b with a uniform thickness.
- the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b after the electroplating step, the maximum void area and the abundance ratio of continuous voids per unit length ( ⁇ m) are shown in FIG. This is the same as the void density at the interface between the electroless plating layer 11a and the electroplating layer 11b in the printed wiring board, the maximum void area, and the abundance ratio of continuous voids to all voids per unit length ( ⁇ m).
- the resist pattern R is removed by peeling the resist pattern R from the electroless plating layer 11a.
- the resist pattern R is formed by immersing the laminate after the electroplating step having the base film 1, the seed layer 11c, the electroless plating layer 11a, the electroplating layer 11b, and the resist pattern R in a stripping solution. Inflate with stripping solution. Thereby, a repulsive force is generated between the resist pattern R and the electroless plating layer 11a, and the resist pattern R is peeled from the electroless plating layer 11a.
- this stripper a known one can be used.
- the exposed portion of the electroless plating layer 11a exposed by the peeling of the resist pattern R and the seed layer 11c overlapping the exposed portion are removed by etching.
- an etching solution that erodes the metal forming the seed layer 11c and the electroless plating layer 11a is used.
- a plurality of wiring portions 11 are formed on one surface of the base film 1.
- the electroplating layer 11b is hardly peeled off from the surface of the electroless plating layer 11a due to the stripping solution, the etching solution, or the like. .
- the printed wiring board may have a pair of conductive patterns laminated on both surfaces of the base film.
- the manufacturing method of the said printed wiring board may form a pair of conductive pattern on both surfaces of a base film.
- the wiring part does not necessarily have a seed layer.
- the wiring part may have an electroless plating layer directly laminated on one surface of the base film and an electroplating layer laminated on the electroless plating layer. Even when the wiring portion has the seed layer, the seed layer may be laminated on one surface of the base film with an adhesive.
- electroless copper plating was performed on substantially the entire surface of the seed layer laminated in the seed layer lamination step, and an electroless plating layer having an average thickness of 0.25 ⁇ m was laminated (electroless plating step).
- a photoresist film is laminated on the substantially entire surface of the electroless plating layer by thermocompression bonding of an acrylic dry film resist, and then the photoresist film is selectively exposed using a photomask, whereby the photo By forming a portion that dissolves in the developer and a portion that does not dissolve in the resist film, and washing away the highly soluble portion of the photoresist film using the developer, openings corresponding to the formation regions of the plurality of wiring portions are formed.
- a resist pattern was formed (resist pattern forming step).
- the resist pattern was ashed by covering a part of the surface of the resist pattern with a tape having ashing resistance.
- the plasma processing step is performed by measuring the difference in height between the surface of the resist pattern in the coated region of the tape and the surface of the resist pattern in the non-coated region of the tape at any five points, and calculating the average value of the measured values
- the ashing amount [nm] of the resist pattern was obtained. The measurement results are shown in Table 1.
- electroplating was performed on the surface of the electroless plating layer after the plasma treatment step, thereby laminating an electroplating layer having an average thickness of 10 ⁇ m (electroplating step).
- the electroplating was performed under the following conditions.
- Composition of plating bath copper sulfate pentahydrate 100 g / L, sulfuric acid 180 g / L, chlorine 50 mg / L, additive (RF-MU (manufactured by JCU) 10 mL / L, RF-B (manufactured by JCU)) 75mL / L)
- Initial current density 0.005 A / m 2
- Plating bath temperature 25 ° C
- Anode Insoluble anode
- No. 1 printed wiring board was manufactured.
- No. Table 1 shows the average width and average interval of a plurality of wiring portions of one printed wiring board.
- the maximum void area [ ⁇ m 2 ] in the 10 cross-sectional photographs was determined.
- the maximum area of this void is shown in Table 1.
- the area of the continuous void is defined as one void area.
- FIG. 4 shows a binary diagram of the interface between the two electroless plating layers and the electroplating layer.
- the peeling rate is 0%. This is because when a plurality of wiring portions are arranged at a fine pitch, the adhesion between the electroless plating layer and the electroplating layer tends to be insufficient, and both the electroless plating layer and the electroplating layer are firmly adhered to each other. This indicates that it is necessary to control the void density at the interface. No. 8 and no. In No. 11, the ashing amount and the initial current density are both the same. The void density of No. 8 is no. It is larger than the void density of 11. This indicates that voids are likely to occur at the interface between the electroless plating layer and the electroplating layer when the wiring portions are arranged at a fine pitch.
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Automation & Control Theory (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本開示の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの少なくとも一方の面に積層され、平行に配設される複数の配線部を含む導電パターンとを備え、上記複数の配線部の平均幅が5μm以上15μm以下であり、上記複数の配線部が、無電解めっき層と、上記無電解めっき層に積層される電気めっき層とを有し、上記複数の配線部の厚さ方向断面における上記無電解めっき層及び上記電気めっき層間の界面のボイド密度が0.01μm2/μm以下である。
Description
本開示は、プリント配線板及びプリント配線板の製造方法に関する。
本出願は、2018年5月11日出願の日本出願第2018-92173号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
本出願は、2018年5月11日出願の日本出願第2018-92173号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
電子機器の小型軽量化に伴い、プリント配線板の配線部のファインピッチ化が図られている。プリント配線板の配線部をファインピッチにするための方法としてセミアディティブ法が採用されている。このセミアディティブ法では、例えば絶縁樹脂層の表面に無電解めっき層を形成し、回路を形成する部分以外をめっきレジストで被覆した後、電気めっきにより回路部分にのみ選択的に電気めっき層を形成する。さらに、めっきレジストを剥離し、回路部分以外の無電解めっき層をエッチングすることでプリント配線板を形成する(特開2004-6773号公報参照)。
本開示の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの少なくとも一方の面に積層され、平行に配設される複数の配線部を含む導電パターンとを備え、上記複数の配線部の平均幅が5μm以上15μm以下であり、上記複数の配線部が、無電解めっき層と、上記無電解めっき層に積層される電気めっき層とを有し、上記複数の配線部の厚さ方向断面における上記無電解めっき層及び上記電気めっき層間の界面のボイド密度が0.01μm2/μm以下である。
また、本開示の一態様に係るプリント配線板の製造方法は、絶縁性を有するベースフィルムの少なくとも一方の面に、平行に配設される複数の配線部を含む導電パターンをセミアディティブ法によって形成する工程を備え、上記形成工程が、上記ベースフィルムの上記一方の面に無電解めっきする工程と、上記無電解めっき工程で形成される無電解めっき層の表面に上記複数の配線部の反転形状を有するレジストパターンを形成する工程と、上記レジストパターン形成工程後の上記無電解めっき層及びレジストパターンの表面にプラズマ処理する工程と、上記プラズマ処理工程後の無電解めっき層の表面に電気めっきする工程とを有し、上記複数の配線部の平均幅が5μm以上15μm以下であり、上記プラズマ処理工程による上記レジストパターンのアッシング量が60nm以上300nm以下である。
[本開示が解決しようとする課題]
無電解めっき層上に電気めっき層を積層することでファインピッチな配線パターンを形成した場合、無電解めっき層及び電気めっき層間の密着性が不十分となり、層間剥離を生じやすい。
無電解めっき層上に電気めっき層を積層することでファインピッチな配線パターンを形成した場合、無電解めっき層及び電気めっき層間の密着性が不十分となり、層間剥離を生じやすい。
本開示は、このような事情に基づいてなされたものであり、配線部の幅を小さくした場合でも、この配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制することが可能なプリント配線板及びプリント配線板の製造方法の提供を課題とする。
[本開示の効果]
本開示の実施形態に係るプリント配線板は、配線部の幅を小さくした場合でも、この配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制することができる。また、本開示の実施形態に係るプリント配線板の製造方法は、配線部の幅を小さくした場合でも、この配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制可能なプリント配線板を製造することができる。
本開示の実施形態に係るプリント配線板は、配線部の幅を小さくした場合でも、この配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制することができる。また、本開示の実施形態に係るプリント配線板の製造方法は、配線部の幅を小さくした場合でも、この配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制可能なプリント配線板を製造することができる。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。
最初に本開示の実施態様を列記して説明する。
本開示の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの少なくとも一方の面に積層され、平行に配設される複数の配線部を含む導電パターンとを備え、上記複数の配線部の平均幅が5μm以上15μm以下であり、上記複数の配線部が、無電解めっき層と、上記無電解めっき層に積層される電気めっき層とを有し、上記複数の配線部の厚さ方向断面における上記無電解めっき層及び上記電気めっき層間の界面のボイド密度が0.01μm2/μm以下である。
本発明者らが鋭意検討したところ、配線部が無電解めっき層及び電気めっき層の積層構造を有し、複数の配線部の平均幅が上記範囲内であるプリント配線板では、無電解めっき層及び電気めっき層間の界面に形成されるボイドが層間剥離に影響を及ぼしていることが分かった。当該プリント配線板は、複数の配線部の厚さ方向断面における無電解めっき層及び電気めっき層間の界面のボイド密度が上記上限以下であるので、複数の配線部の平均幅が上記範囲内であっても上記無電解めっき層及び電気めっき層間の剥離を十分に抑制することができる。
上記界面に形成されるボイドの最大面積としては、0.01μm2以下が好ましい。このように、上記界面に形成されるボイドの最大面積が上記上限以下であることによって、上記複数の配線部の無電解めっき層及び電気めっき層間の剥離をより確実に抑制することができる。
上記複数の配線部の平均間隔としては、5μm以上15μm以下が好ましい。このように、上記複数の配線部の平均間隔が上記範囲内であることによって、上記複数の配線部のファインピッチ化を促進することができる。また、当該プリント配線板は、上記複数の配線部の平均間隔が上記範囲内であっても、上記複数の配線部の無電解めっき層及び電気めっき層間の剥離を十分に抑制することができる。
上記無電解めっき層及び電気めっき層の主成分が銅であるとよい。このように、上記無電解めっき層及び電気めっき層の主成分が銅であることによって、層間剥離が抑制された安価で導電性の高い導電パターンを形成することができる。
また、本開示の他の一態様に係るプリント配線板の製造方法は、絶縁性を有するベースフィルムの少なくとも一方の面に、平行に配設される複数の配線部を含む導電パターンをセミアディティブ法によって形成する工程を備え、上記形成工程が、上記ベースフィルムの上記一方の面に無電解めっきする工程と、上記無電解めっき工程で形成される上記無電解めっき層の表面に上記複数の配線部の反転形状を有するレジストパターンを形成する工程と、上記レジストパターン形成工程後の上記無電解めっき層及び上記レジストパターンの表面にプラズマ処理する工程と、上記プラズマ処理工程後の上記無電解めっき層の表面に電気めっきする工程とを有し、上記複数の配線部の平均幅が5μm以上15μm以下であり、上記プラズマ処理工程による上記レジストパターンのアッシング量が60nm以上300nm以下である。
当該プリント配線板の製造方法は、レジストパターン形成工程後の無電解めっき層及びレジストパターンの表面にプラズマ処理する工程を備え、このプラズマ処理工程による上記レジストパターンのアッシング量が上記範囲内であるので、無電解めっき層及び電気めっき層間の界面にボイドが形成され難い。そのため、当該プリント配線板の製造方法は、複数の配線部の平均幅が上記範囲内であっても上記無電解めっき層及び電気めっき層間の剥離を十分に抑制可能なプリント配線板を製造することができる。
上記電気めっき工程における初期電流密度としては、0.003A/m2以上0.015A/m2以下が好ましい。上記電気めっき工程における初期電流密度が上記範囲内であることによって、電気めっき初期におけるめっき金属の結晶粒径を大きくしてこのめっき金属の再結晶化を抑え、無電解めっき層との界面にボイドが形成されることを抑制することができる。
なお、本開示において、「平行」とは、両者のなす角度が5°以下、好ましくは3°以下であることをいう。配線部の「幅」とは、配線部の長手方向と垂直な断面における最大幅を配線部の長手方向に平均した値をいう。配線部の「間隔」とは、隣接する配線部の対向する側縁間の最小距離をこれらの配線部の長手方向に平均した値をいう。また、「平均幅」及び「平均間隔」とは、複数の配線部について測定した上記の「幅」及び「間隔」をそれぞれ平均した値をいう。「主成分」とは、質量換算で含有量が最も大きい成分をいい、例えば含有量が50質量%以上の成分をいう。「電気めっき工程における初期電流密度」とは、電気めっき工程の全めっき時間に対し、最初の3%から20%に相当する時間の電流密度の平均値をいう。「レジストパターンのアッシング量」とは、レジストパターンの表面の一部にアッシング耐性を有するテープを被覆し上記レジストパターンをアッシングした際の、テープの被覆領域におけるレジストパターンの表面とテープの非被覆領域におけるレジストパターンの表面との高さの差を意味し、任意の5点の平均値によって算出される値をいう。
[本開示の実施形態の詳細]
以下、本開示の実施形態に係るプリント配線板及びプリント配線板の製造方法について図面を参照しつつ詳説する。
以下、本開示の実施形態に係るプリント配線板及びプリント配線板の製造方法について図面を参照しつつ詳説する。
[プリント配線板]
図1のプリント配線板は、絶縁性を有するベースフィルム1と、ベースフィルム1の一方の面に積層され、平行に配設される複数の配線部11を含む導電パターン2とを備える。配線部11は、無電解めっき層11aと、無電解めっき層11aに積層される電気めっき層11bとを有する。また、配線部11は、無電解めっき層11aの電気めっき層11bが積層される側と反対側の面に積層されるシード層11cを有する。複数の配線部11の平均幅Wは5μm以上15μm以下である。当該プリント配線板は、複数の配線部11の厚さ方向断面における無電解めっき層11a及び電気めっき層11b間の界面のボイド密度が0.01μm2/μm以下である。
図1のプリント配線板は、絶縁性を有するベースフィルム1と、ベースフィルム1の一方の面に積層され、平行に配設される複数の配線部11を含む導電パターン2とを備える。配線部11は、無電解めっき層11aと、無電解めっき層11aに積層される電気めっき層11bとを有する。また、配線部11は、無電解めっき層11aの電気めっき層11bが積層される側と反対側の面に積層されるシード層11cを有する。複数の配線部11の平均幅Wは5μm以上15μm以下である。当該プリント配線板は、複数の配線部11の厚さ方向断面における無電解めっき層11a及び電気めっき層11b間の界面のボイド密度が0.01μm2/μm以下である。
本発明者らが鋭意検討したところ、配線部11が無電解めっき層11a及び電気めっき層11bの積層構造を有し、複数の配線部11の平均幅Wが上記範囲内であるプリント配線板では、無電解めっき層11a及び電気めっき層11b間の界面に形成されるボイドが層間剥離に影響を及ぼしていることが分かった。当該プリント配線板は、複数の配線部11の厚さ方向断面における無電解めっき層11a及び電気めっき層11b間の界面のボイド密度が上記上限以下であるので、複数の配線部11の平均幅Wが上記範囲内であっても無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制することができる。
<ベースフィルム>
ベースフィルム1は、合成樹脂を主成分とし、電気絶縁性を有する。ベースフィルム1は、導電パターン2を形成するための基材層である。ベースフィルム1は可撓性を有していてもよい。ベースフィルム1が可撓性を有する場合、当該プリント配線板はフレキシブルプリント配線板として用いられる。
ベースフィルム1は、合成樹脂を主成分とし、電気絶縁性を有する。ベースフィルム1は、導電パターン2を形成するための基材層である。ベースフィルム1は可撓性を有していてもよい。ベースフィルム1が可撓性を有する場合、当該プリント配線板はフレキシブルプリント配線板として用いられる。
上記合成樹脂としては、例えばポリイミド、ポリエチレンテレフタレート、液晶ポリマー、フッ素樹脂等が挙げられる。
当該プリント配線板がフレキシブルプリント配線板である場合、ベースフィルム1の平均厚さの下限としては、5μmが好ましく、10μmがより好ましい。一方、ベースフィルム1の平均厚さの上限としては、50μmが好ましく、40μmがより好ましい。ベースフィルム1の平均厚さが上記下限未満であると、ベースフィルム1の絶縁強度が不十分となるおそれがある。逆に、ベースフィルム1の平均厚さが上記上限を超えると、当該プリント配線板が不必要に厚くなるおそれや、可撓性が不十分となるおそれがある。
<導電パターン>
導電パターン2は、導電性を有する材料からなる層であり、ベースフィルム1の一方の面において平面視で平行に配設される複数の配線部11を含む。複数の配線部11は、例えばコイルパターンを形成する配線である。また、導電パターン2は、配線部11以外の例えばランド部等のパターンを含んでもよい。
導電パターン2は、導電性を有する材料からなる層であり、ベースフィルム1の一方の面において平面視で平行に配設される複数の配線部11を含む。複数の配線部11は、例えばコイルパターンを形成する配線である。また、導電パターン2は、配線部11以外の例えばランド部等のパターンを含んでもよい。
導電パターン2は、ベースフィルム1の一方の面に積層されるシード層11cと、シード層11cの一方の面(ベースフィルム1との積層面と反対側の面)に積層される無電解めっき層11aと、無電解めっき層11aの一方の面(シード層11cとの積層面と反対側の面)に積層される電気めっき層11bとを有する。シード層11c、無電解めっき層11a及び電気めっき層11bは、他の層を介さずこの順で直接積層されている。導電パターン2は、シード層11c、無電解めっき層11a及び電気めっき層11bの3層構造体である。
〈シード層〉
シード層11cは、ベースフィルム1の一方の面に電気めっきを施すためのめっき形成用の金属層である。シード層11cをベースフィルム1の一方の面に積層する方法としては、特に限定されるものではなく、例えば蒸着法、スパッタリング法等の公知の方法を採用することができる。また、シード層11cは、ベースフィルム1の一方の面に金属粒子を含むインクを塗布し、金属粒子を焼結させた金属粒子の焼結層であってもよい。シード層11cの主成分としては、例えばニッケル、金、銀、タングステン、モリブデン、銅、スズ、コバルト、クロム、鉄、亜鉛等が挙げられ、中でもベースフィルム1との密着性が高く、かつめっき開始表面として適する銅が好ましい。シード層11cの平均厚さとしては、平面方向において切れ目が生じるのを防止しつつ、エッチングによる除去効率を高める観点から、例えば10nm以上2μm以下とすることができる。
シード層11cは、ベースフィルム1の一方の面に電気めっきを施すためのめっき形成用の金属層である。シード層11cをベースフィルム1の一方の面に積層する方法としては、特に限定されるものではなく、例えば蒸着法、スパッタリング法等の公知の方法を採用することができる。また、シード層11cは、ベースフィルム1の一方の面に金属粒子を含むインクを塗布し、金属粒子を焼結させた金属粒子の焼結層であってもよい。シード層11cの主成分としては、例えばニッケル、金、銀、タングステン、モリブデン、銅、スズ、コバルト、クロム、鉄、亜鉛等が挙げられ、中でもベースフィルム1との密着性が高く、かつめっき開始表面として適する銅が好ましい。シード層11cの平均厚さとしては、平面方向において切れ目が生じるのを防止しつつ、エッチングによる除去効率を高める観点から、例えば10nm以上2μm以下とすることができる。
〈無電解めっき層〉
無電解めっき層11aは無電解めっきによって形成される。無電解めっき層11aの主成分としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、シード層11cの主成分が銅である場合にシード層11cとの高い密着性が得られる銅が好ましい。無電解めっき層11aの平均厚さとしては、シード層11cの表面を十分に被覆すると共に、無電解めっきに要する時間が長くなることで生産性が低下することを抑える観点から、例えば50nm以上2μm以下とすることができる。
無電解めっき層11aは無電解めっきによって形成される。無電解めっき層11aの主成分としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、シード層11cの主成分が銅である場合にシード層11cとの高い密着性が得られる銅が好ましい。無電解めっき層11aの平均厚さとしては、シード層11cの表面を十分に被覆すると共に、無電解めっきに要する時間が長くなることで生産性が低下することを抑える観点から、例えば50nm以上2μm以下とすることができる。
〈電気めっき層〉
電気めっき層11bは電気めっきによって形成される。電気めっき層11bの主成分としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、無電解めっき層11aの主成分が銅である場合に無電解めっき層11aとの高い密着性が得られる銅が好ましい。電気めっき層11bの主成分が銅である場合、電気めっき層11bは、比較的安価でかつ厚さを調節しやすい等の観点から、添加剤を含む硫酸銅めっき浴を用いた電気めっきによって形成されることが好ましい。当該プリント配線板は、後述するように、無電解めっき層11aの電気めっき層11bが積層される側の表面がプラズマ処理されている。これにより、当該プリント配線板は、無電解めっきにより無電解めっき層11a表面に付着された有機物等の汚れが除去されている。また、当該プリント配線板は、後述するように、電気めっき時の初期電流密度が抑えられている。これにより、当該プリント配線板は、電気めっき初期のめっき金属の結晶粒径が大きくなり、めっき金属の再結晶化を抑制して上記添加剤に基づくボイドの発生を抑えやすいと考えられる。そのため、当該プリント配線板は、添加剤を含む硫酸銅めっき浴を用いて電気めっきを行った場合でも、無電解めっき層11a及び電気めっき層11b間の界面のボイドの発生を十分に抑えることができる。
電気めっき層11bは電気めっきによって形成される。電気めっき層11bの主成分としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、無電解めっき層11aの主成分が銅である場合に無電解めっき層11aとの高い密着性が得られる銅が好ましい。電気めっき層11bの主成分が銅である場合、電気めっき層11bは、比較的安価でかつ厚さを調節しやすい等の観点から、添加剤を含む硫酸銅めっき浴を用いた電気めっきによって形成されることが好ましい。当該プリント配線板は、後述するように、無電解めっき層11aの電気めっき層11bが積層される側の表面がプラズマ処理されている。これにより、当該プリント配線板は、無電解めっきにより無電解めっき層11a表面に付着された有機物等の汚れが除去されている。また、当該プリント配線板は、後述するように、電気めっき時の初期電流密度が抑えられている。これにより、当該プリント配線板は、電気めっき初期のめっき金属の結晶粒径が大きくなり、めっき金属の再結晶化を抑制して上記添加剤に基づくボイドの発生を抑えやすいと考えられる。そのため、当該プリント配線板は、添加剤を含む硫酸銅めっき浴を用いて電気めっきを行った場合でも、無電解めっき層11a及び電気めっき層11b間の界面のボイドの発生を十分に抑えることができる。
電気めっき層11bの平均厚さとしては、どのようなプリント回路を作製するかによって設定されるもので特に限定されるものではなく、例えば1μm以上100μm以下とすることができる。
〈配線部〉
複数の配線部11は、線状かつ略同一形状に形成されている。複数の配線部11は、それぞれ幅が小さく、かつ狭ピッチで配設されている。換言すると、複数の配線部11は、ファインピッチで配設されている。
複数の配線部11は、線状かつ略同一形状に形成されている。複数の配線部11は、それぞれ幅が小さく、かつ狭ピッチで配設されている。換言すると、複数の配線部11は、ファインピッチで配設されている。
複数の配線部11の平均幅Wの下限としては、上述のように5μmであり、8μmがより好ましい。一方、複数の配線部11の平均幅Wの上限としては、上述のように15μmであり、12μmがより好ましい。上記平均幅Wが上記下限に満たないと、複数の配線部11の製造が容易でなくなるおそれがある。逆に、上記平均幅Wが上記上限を超えると、所望の配線密度を得難くなるおそれがある。これに対し、上記平均幅Wが上記範囲内である場合、従来のプリント配線板では無電解めっき層及び電気めっき層間の界面で剥離するおそれが高いが、当該プリント配線板は無電解めっき層11a及び電気めっき層11b間の界面のボイドの発生を十分に抑えることで、無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制することができる。
複数の配線部11の平均間隔Dの下限としては、5μmが好ましく、8μmがより好ましい。一方、複数の配線部11の平均間隔Dの上限としては、15μmが好ましく、12μmがより好ましい。上記平均間隔Dが上記下限に満たないと、複数の配線部11の製造が容易でなくなるおそれがある。逆に、上記平均間隔Dが上記上限を超えると、所望の配線密度を得難くなるおそれがある。
複数の配線部11の平均間隔Dに対する平均幅Wの比(W/D)の下限としては、0.3が好ましく、0.8がより好ましい。一方、W/Dの上限としては、3.0が好ましく、1.5がより好ましい。W/Dが上記下限に満たないと、複数の配線部11の平均間隔Dが不必要に大きくなり、所望の配線密度を得難くなるおそれや、複数の配線部11の平均幅Wが小さくなり、回路が剥がれやすくなるおそれがある。逆に、W/Dが上記上限を超えると、複数の配線部11の平均幅Wが不必要に大きくなり、所望の配線密度を得難くなるおそれや、複数の配線部11の平均間隔Dが小さくなり、複数の配線部11の形成時にレジストパターンが剥がれやすくなるおそれがある。
無電解めっき層11a及び電気めっき層11b間の界面のボイド密度の上限としては、上述のように0.01μm2/μmであり、0.005μm2/μmが好ましく、0.002μm2/μmがより好ましい。上記ボイド密度が上記上限を超えると、無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制することができないおそれがある。一方、上記ボイド密度は小さい方が好ましく、その下限としては、0μm2/μmとすることができる。なお、無電解めっき層11a及び電気めっき層11b間の界面のボイドは、配線部11の厚さ方向の断面写真を走査型電子顕微鏡(SEM)等の電子顕微鏡を用いて撮影し、この断面写真をGNU Image Manipulation Program等の画像処理ソフトを用いてボイドが黒色となるよう二値化することで測定することができる。さらに、無電解めっき層11a及び電気めっき層11b間の界面のボイド密度の測定は、上記画像処理ソフトを用いて得られた明度のヒストグラムから黒色の割合を算出することで行うことができる。より詳しくは、まず上記電子顕微鏡によって配線部11の厚さ方向の任意の10点の断面写真を撮影し、これらの断面写真から無電解めっき層11a及び電気めっき層11b間の界面の所定の長さ領域を切り出し、各断面写真において上記界面の単位長さ(μm)当たりに存在するボイドの面積を測定しボイド密度を算出する。続いて、10点の断面写真のボイド密度の平均値を算出し、この平均値を無電解めっき層11a及び電気めっき層11b間の界面のボイド密度とすることができる。
無電解めっき層11a及び電気めっき層11b間の界面に形成されるボイドの最大面積の上限としては、0.01μm2が好ましく、0.005μm2がより好ましく、0.003μm2がさらに好ましい。上記最大面積が上記上限を超えると、無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制することができないおそれがある。一方、上記ボイドは存在しない方が好ましく、この場合上記最大面積は0μm2である。
無電解めっき層11a及び電気めっき層11b間の界面に複数のボイドが形成される場合、隣接するボイド同士は繋がっていないことが好ましい。換言すると、無電解めっき層11a及び電気めっき層11b間には連続ボイドが形成されないことが好ましい。隣接するボイド同士が繋がっていないことで、無電解めっき層11a及び電気めっき層11bの層間剥離をより確実に抑制することができる。無電解めっき層11a及び電気めっき層11b間の界面に複数のボイドが形成される場合、単位長さ(μm)当たりの全ボイドに対する連続ボイドの存在率の上限としては、10%が好ましく、5%がより好ましい。上記存在率が上記上限を超えると、無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制することができないおそれがある。一方、上記存在率は小さい方が好ましく、その下限としては、0%とすることができる。なお、単位長さ(μm)当たりの全ボイドに対する連続ボイドの存在率は以下の方法で測定することができる。まず、SEM等の上述の電子顕微鏡によって配線部11の厚さ方向の任意の10点の断面写真を撮影し、これらの断面写真から無電解めっき層11a及び電気めっき層11b間の界面の所定の長さ領域を切り出し、各断面写真の単位長さ(μm)当たりの連続ボイドの存在率を算出する。続いて、10点の断面写真の連続ボイドの存在率の平均値を算出し、この平均値を単位長さ(μm)当たりの全ボイドに対する連続ボイドの存在率とする。
[プリント配線板の製造方法]
次に、図2A~図2Fを参照して、図1のプリント配線板の製造方法の一例について説明する。
次に、図2A~図2Fを参照して、図1のプリント配線板の製造方法の一例について説明する。
当該プリント配線板の製造方法は、絶縁性を有するベースフィルム1の一方の面に、平行に配設される複数の配線部11を含む導電パターン2をセミアディティブ法によって形成する工程(形成工程)を備える。上記形成工程は、ベースフィルム1の上記一方の面に無電解めっきする工程(無電解めっき工程)と、上記無電解めっき工程で形成される無電解めっき層11aの表面に複数の配線部11の反転形状を有するレジストパターンRを形成する工程(レジストパターン形成工程)と、上記レジストパターン形成工程後の無電解めっき層11a及びレジストパターンRの表面にプラズマ処理する工程(プラズマ処理工程)と、上記プラズマ処理工程後の無電解めっき層11aの表面に電気めっきする工程(電気めっき工程)とを有する。また、上記形成工程は、上記無電解めっき工程より前に、ベースフィルム1の一方の面の略全面にシード層11cを積層する工程(シード層積層工程)と、上記電気めっき工程後に、上記レジストパターン形成工程で形成したレジストパターンR、並びにシード層11c及び無電解めっき層11aのレジストパターンRと平面視で重なり合う領域を除去する工程(除去工程)とを有する。複数の配線部11の平均幅は5μm以上15μm以下である。上記プラズマ処理工程によるレジストパターンRのアッシング量は60nm以上300nm以下である。
上記形成工程では、まずベースフィルム1の一方の面の略全面にシード層11c及び無電解めっき層11aをこの順で積層したうえ、無電解めっき層11aの表面に複数の配線部11の反転形状を有するレジストパターンRを形成する。続いて、上記レジストパターン形成工程後の無電解めっき層11a及びレジストパターンRの表面にプラズマ処理し、無電解めっき層11a表面に付着されている有機物等の汚れを除去する。次に、上記プラズマ処理後の無電解めっき層11a表面のレジストパターンRの非積層領域に電気めっき層11bを積層した後、レジストパターンR、並びにシード層11c及び無電解めっき層11aのレジストパターンRと平面視で重なり合う領域を除去することで複数の配線部11を製造する。
当該プリント配線板の製造方法は、上記プラズマ処理工程で、上記レジストパターン形成工程後の無電解めっき層11a及びレジストパターンRの表面に上記アッシング量でプラズマ処理するので、無電解めっき層11a及び電気めっき層11b間の界面にボイドが形成され難い。そのため、当該プリント配線板の製造方法は、複数の配線部11の平均幅が上記範囲内であっても無電解めっき層11a及び電気めっき層11b間の剥離を十分に抑制可能な図1のプリント配線板を製造することができる。
(シード層積層工程)
上記シード層積層工程では、図2Aに示すように、ベースフィルム1の一方の面の略全面に電気めっきを施すためのめっき形成用のシード層11c(金属層)を積層する。上記シード層積層工程でシード層11cを積層する方法としては、特に限定されるものではなく、例えば蒸着法、スパッタリング法等が挙げられる。また、上記シード層積層工程では、ベースフィルム1の一方の面の略全面に金属粒子を含むインクを塗布し、この金属粒子を焼結させることで、ベースフィルム1の一方の面に金属粒子の焼結層を積層してもよい。シード層11cの主成分としては、例えばニッケル、金、銀、タングステン、モリブデン、銅、スズ、コバルト、クロム、鉄、亜鉛等が挙げられ、中でもベースフィルム1との密着性が高く、かつめっき開始表面として適する銅が好ましい。
上記シード層積層工程では、図2Aに示すように、ベースフィルム1の一方の面の略全面に電気めっきを施すためのめっき形成用のシード層11c(金属層)を積層する。上記シード層積層工程でシード層11cを積層する方法としては、特に限定されるものではなく、例えば蒸着法、スパッタリング法等が挙げられる。また、上記シード層積層工程では、ベースフィルム1の一方の面の略全面に金属粒子を含むインクを塗布し、この金属粒子を焼結させることで、ベースフィルム1の一方の面に金属粒子の焼結層を積層してもよい。シード層11cの主成分としては、例えばニッケル、金、銀、タングステン、モリブデン、銅、スズ、コバルト、クロム、鉄、亜鉛等が挙げられ、中でもベースフィルム1との密着性が高く、かつめっき開始表面として適する銅が好ましい。
(無電解めっき工程)
上記無電解めっき工程では、図2Bに示すように、上記シード層積層工程で積層されたシード層11cの表面の略全面に無電解めっき層11aを積層する。上記無電解めっき工程に用いる金属としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、シード層11cの主成分が銅である場合にシード層11cとの高い密着性が得られる銅が好ましい。
上記無電解めっき工程では、図2Bに示すように、上記シード層積層工程で積層されたシード層11cの表面の略全面に無電解めっき層11aを積層する。上記無電解めっき工程に用いる金属としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、シード層11cの主成分が銅である場合にシード層11cとの高い密着性が得られる銅が好ましい。
(レジストパターン形成工程)
上記レジストパターン形成工程では、まず上記無電解めっき工程で積層された無電解めっき層11aの表面の略全面にフォトレジスト膜を積層する。このフォトレジスト膜は、感光することにより高分子の結合が強化されて現像液に対する溶解性が低下するネガ型レジスト組成物、又は感光することにより高分子の結合が弱化されて現像液に対する溶解性が増大するポジ型レジスト組成物によって形成される。
上記レジストパターン形成工程では、まず上記無電解めっき工程で積層された無電解めっき層11aの表面の略全面にフォトレジスト膜を積層する。このフォトレジスト膜は、感光することにより高分子の結合が強化されて現像液に対する溶解性が低下するネガ型レジスト組成物、又は感光することにより高分子の結合が弱化されて現像液に対する溶解性が増大するポジ型レジスト組成物によって形成される。
上記レジストパターン形成工程では、上記フォトレジスト膜を、例えば液状レジスト組成物の塗工及び乾燥によって、又は室温で流動性を有しないドライフィルムレジストの熱圧着によって無電解めっき層11aの表面に形成する。中でも、上記レジストパターン形成工程では、アッシング量が安定しやすく、このアッシング量の制御によって後述のプラズマ処理工程におけるエッチング量を制御しやすい観点から、ポジ型液状レジスト組成物を用いることが好ましい。
次に、上記レジストパターン形成工程では、フォトマスク等を用いて上記フォトレジスト膜を選択的に露光することにより、上記フォトレジスト膜に現像液に溶解する部分と溶解しない部分とを形成する。続いて、現像液を用いて上記フォトレジスト膜の溶解性の高い部分を洗い流すことで、図2Cに示すように複数の配線部11の形成領域に対応する開口を有するレジストパターンRを形成する。
(プラズマ処理工程)
上記プラズマ処理工程では、図2Dに示すように、上記レジストパターン形成工程後の無電解めっき層11a及びレジストパターンRの表面にプラズマを接触させてエッチングする。これにより、無電解めっき層11a表面に付着した有機物の汚れを除去する。当該プリント配線板の製造方法は、上記プラズマ処理工程で無電解めっき層11aの表面に付着した有機物の汚れを除去することで、後述の電気めっき工程によって無電解めっき層11aに電気めっき層11bを積層した際に両者の界面にボイドが生じることを抑制する。
上記プラズマ処理工程では、図2Dに示すように、上記レジストパターン形成工程後の無電解めっき層11a及びレジストパターンRの表面にプラズマを接触させてエッチングする。これにより、無電解めっき層11a表面に付着した有機物の汚れを除去する。当該プリント配線板の製造方法は、上記プラズマ処理工程で無電解めっき層11aの表面に付着した有機物の汚れを除去することで、後述の電気めっき工程によって無電解めっき層11aに電気めっき層11bを積層した際に両者の界面にボイドが生じることを抑制する。
上記プラズマ処理工程におけるプラズマ処理で用いる処理ガスとしては、例えば酸素、窒素、空気、フッ素系ガス等が挙げられ、これらを1種単独で又は2種以上を混合して用いることができる。中でも、アッシングレートの観点からフッ素系ガスを含むことが好ましい。より具体的には、酸素、窒素及びフッ素系ガスの混合ガスが好ましく、酸素、窒素及び四フッ化メタンの混合ガスがより好ましい。
上記プラズマ工程におけるレジストパターンRのアッシング量の下限としては、上述のように60nmであり、80nmが好ましい。一方、上記アッシング量の上限としては、上述のように300nmであり、200nmがより好ましい。上記アッシング量が上記下限に満たないと、無電解めっき層11a表面の汚れを十分に除去することができず、無電解めっき層11a及び電気めっき層11b間の界面にボイドが発生するのを十分に抑制することができないおそれがある。逆に、上記アッシング量が上記上限を超えると、プラズマ処理時間が不必要に長くなり、製造コストが高くなるおそれや、無電解めっき層11aの表面に焦げ、傷等が形成されるおそれがある。
上記プラズマ処理工程のプラズマ処理時間(プラズマ照射時間)の下限としては、25秒が好ましく、30秒がより好ましい。一方、上記プラズマ処理時間の上限としては、60秒が好ましく、40秒がより好ましい。上記プラズマ処理時間が上記下限に満たないと、レジストパターンRのアッシング量が不十分となり、無電解めっき層11a表面の汚れを十分に除去することができないおそれがある。逆に、上記プラズマ処理時間が上記上限を超えると、プラズマ処理時間が不必要に長くなり、製造コストが高くなるおそれや、無電解めっき層11aの表面に焦げ、傷等が形成されるおそれがある。
上記プラズマ処理におけるプラズマ出力の下限としては、400Wが好ましく、500Wがより好ましい。一方、上記プラズマ出力の上限としては、1000Wが好ましく、800Wがより好ましい。上記プラズマ出力が上記下限に満たないと、レジストパターンRのアッシング量が不十分となり、無電解めっき層11a表面の汚れを十分に除去することができないおそれがある。逆に、上記プラズマ出力が上記上限を超えると、製造コストが高くなるおそれや、無電解めっき層11aの表面に焦げ、傷等が形成されるおそれがある。
(電気めっき工程)
上記電気めっき工程では、図2Eに示すように、上記プラズマ処理工程によってプラズマ処理された無電解めっき層11aの表面に電気めっき層11bを積層する。上記電気めっき工程では、無電解めっき層11aの表面のうち、レジストパターンRの非積層領域(レジストパターンRの開口に対応する領域)に電気めっき層11bを積層する。
上記電気めっき工程では、図2Eに示すように、上記プラズマ処理工程によってプラズマ処理された無電解めっき層11aの表面に電気めっき層11bを積層する。上記電気めっき工程では、無電解めっき層11aの表面のうち、レジストパターンRの非積層領域(レジストパターンRの開口に対応する領域)に電気めっき層11bを積層する。
上記電気めっき工程に用いる金属としては、銅、ニッケル、銀等が挙げられ、中でも導電性が高く、比較的安価であると共に、無電解めっき層11aの主成分が銅である場合に無電解めっき層11aとの高い密着性が得られる銅が好ましい。上記電気めっき工程で用いる金属が銅である場合、上記電気めっき工程では、比較的安価でかつ電気めっき層11bの厚さを調節しやすい等の観点から、添加剤を含む硫酸銅めっき浴を用いた電気めっきを行うことが好ましい。通常、添加剤を含む硫酸銅めっき浴には多数のマイクロボイドが存在しており、めっき金属の再結晶過程で上記マイクロボイドに由来する巨大なボイドが形成されやすい。しかしながら、当該プリント配線板の製造方法は、後述のように上記電気めっき工程における初期電流密度を小さくすることで、めっき金属の再結晶化を抑えることができ、上記マイクロボイドに由来する巨大なボイドの形成を十分に抑制することができる。
上記電気めっき工程における初期電流密度の下限としては、0.003A/m2が好ましく、0.005A/m2がより好ましい。一方、上記初期電流密度の上限としては、0.015A/m2が好ましく、0.012A/m2がより好ましい。上記初期電流密度が上記下限に満たないと、結晶粒径の大きい層が薄くなり、めっき金属の再結晶化を十分に抑制できず、ボイド抑制効果が不十分となるおそれがある。また、上記初期電流密度が上記下限に満たないと、所定の厚みを得るのに時間がかかり、生産性が低下するおそれがある。逆に、上記初期電流密度が上記上限を超えると、電気めっき初期におけるめっき金属の結晶粒径が不十分となり、このめっき金属の再結晶化が促進され、無電解めっき層11aとの界面にボイドが形成されやすくなるおそれや、電気めっき層11bを均一な厚さに形成し難くなるおそれがある。
上記電気めっき工程後における無電解めっき層11a及び電気めっき層11b間の界面のボイド密度、ボイドの最大面積及び単位長さ(μm)当たりの全ボイドに対する連続ボイドの存在率としては、図1のプリント配線板における無電解めっき層11a及び電気めっき層11b間の界面のボイド密度、ボイドの最大面積及び単位長さ(μm)当たりの全ボイドに対する連続ボイドの存在率と同様である。
(除去工程)
上記除去工程では、図2Fに示すように、上記電気めっき工程後に、レジストパターンR、並びにシード層11c及び無電解めっき層11aのレジストパターンRと平面視で重なり合う領域を除去する。
上記除去工程では、図2Fに示すように、上記電気めっき工程後に、レジストパターンR、並びにシード層11c及び無電解めっき層11aのレジストパターンRと平面視で重なり合う領域を除去する。
上記除去工程では、まずレジストパターンRを無電解めっき層11aから剥離することでレジストパターンRを除去する。具体的には、ベースフィルム1、シード層11c、無電解めっき層11a、電気めっき層11b及びレジストパターンRを有する上記電気めっき工程後の積層体を剥離液に浸漬させることで、レジストパターンRを剥離液により膨張させる。これにより、レジストパターンRと無電解めっき層11aとの間に反発力が生じ、レジストパターンRが無電解めっき層11aから剥離する。この剥離液としては公知のものを用いることができる。
次に、上記除去工程では、レジストパターンRの剥離によって露出した無電解めっき層11aの露出部分及びこの露出部分に重なり合うシード層11cをエッチングにより除去する。このエッチングにはシード層11c及び無電解めっき層11aを形成する金属を浸食するエッチング液が使用される。このシード層11c及び無電解めっき層11aの除去によって、ベースフィルム1の一方の面に複数の配線部11が形成される。当該プリント配線板の製造方法は、上述のように無電解めっき層11a及び電気めっき層11b間の界面におけるボイドの発生が抑制されているので、上記除去工程で用いる剥離液、エッチング液等が無電解めっき層11a及び電気めっき層11b間の界面に浸透し難い。そのため、当該プリント配線板の製造方法は、ファインピッチの配線部11を形成した場合でも、上記剥離液、エッチング液等に起因して電気めっき層11bが無電解めっき層11aの表面から剥離し難い。
[その他の実施形態]
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
例えば上記実施形態ではベースフィルムの一方の面に導電パターンが積層される構成について説明したが、当該プリント配線板はベースフィルムの両面に一対の導電パターンが積層されてもよい。また、当該プリント配線板の製造方法は、ベースフィルムの両面に一対の導電パターンを形成してもよい。
上記配線部は、必ずしもシード層を有しなくてもよい。例えば上記配線部は、ベースフィルムの一方の面に直接積層される無電解めっき層と、この無電解めっき層に積層される電気めっき層とを有していてもよい。また、上記配線部が上記シード層を有する場合でも、このシード層は接着剤によってベースフィルムの一方の面に積層されてもよい。
以下、実施例によって本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
[No.1]
平均厚さ25μmのポリイミドフィルム(株式会社カネカ製「アピカル(登録商標)NPI」)からなるベースフィルムを用意した。このベースフィルムの一方の面に、平行に配設される複数(1000本)の配線部を含む導電パターンをセミアディティブ法によって形成した。具体的には、まず水中に銅ナノ粒子が分散した銅ナノ粒子分散液をベースフィルムの一方の面に塗布し、焼成することで、ベースフィルムの一方の面に銅ナノ粒子の焼結体からなる平均厚さ0.3μmのシード層を積層した(シード層積層工程)。次に、上記シード層積層工程で積層されたシード層の表面の略全面に無電解銅めっきを施し、平均厚さ0.25μmの無電解めっき層を積層した(無電解めっき工程)。続いて、無電解めっき層の表面の略全面にアクリル系ドライフィルムレジストの熱圧着によってフォトレジスト膜を積層した後、フォトマスクを用いて上記フォトレジスト膜を選択的に露光することにより、上記フォトレジスト膜に現像液に溶解する部分と溶解しない部分とを形成し、現像液を用いて上記フォトレジスト膜の溶解性の高い部分を洗い流すことで、複数の配線部の形成領域に対応する開口を有するレジストパターンを形成した(レジストパターン形成工程)。
平均厚さ25μmのポリイミドフィルム(株式会社カネカ製「アピカル(登録商標)NPI」)からなるベースフィルムを用意した。このベースフィルムの一方の面に、平行に配設される複数(1000本)の配線部を含む導電パターンをセミアディティブ法によって形成した。具体的には、まず水中に銅ナノ粒子が分散した銅ナノ粒子分散液をベースフィルムの一方の面に塗布し、焼成することで、ベースフィルムの一方の面に銅ナノ粒子の焼結体からなる平均厚さ0.3μmのシード層を積層した(シード層積層工程)。次に、上記シード層積層工程で積層されたシード層の表面の略全面に無電解銅めっきを施し、平均厚さ0.25μmの無電解めっき層を積層した(無電解めっき工程)。続いて、無電解めっき層の表面の略全面にアクリル系ドライフィルムレジストの熱圧着によってフォトレジスト膜を積層した後、フォトマスクを用いて上記フォトレジスト膜を選択的に露光することにより、上記フォトレジスト膜に現像液に溶解する部分と溶解しない部分とを形成し、現像液を用いて上記フォトレジスト膜の溶解性の高い部分を洗い流すことで、複数の配線部の形成領域に対応する開口を有するレジストパターンを形成した(レジストパターン形成工程)。
続いて、上記レジストパターン形成工程で形成されたレジストパターン及びこのレジストパターンの開口から露出する無電解めっき層の表面に、Top Range Machinery社製の真空プラズマ装置を用い、以下の条件でプラズマ処理を施した(プラズマ処理工程)。
プラズマ方式:マイクロ波プラズマ
ガス:O2、CF4、N2混合ガス
ガス流量:O2:CF4:N2=2000mL/L:200mL/L:2mL/L
チャンバー内圧力:80Pa
プラズマ出力:500W
プラズマ処理時間:30秒
プラズマ方式:マイクロ波プラズマ
ガス:O2、CF4、N2混合ガス
ガス流量:O2:CF4:N2=2000mL/L:200mL/L:2mL/L
チャンバー内圧力:80Pa
プラズマ出力:500W
プラズマ処理時間:30秒
上記プラズマ処理工程では、レジストパターンの表面の一部にアッシング耐性を有するテープを被覆し上記レジストパターンをアッシングした。テープの被覆領域におけるレジストパターンの表面とテープの非被覆領域におけるレジストパターンの表面との高さの差を任意の5点において測定し、この測定値の平均値を算出することで上記プラズマ処理工程によるレジストパターンのアッシング量[nm]を求めた。この測定結果を表1に示す。
次に、上記プラズマ処理工程後の無電解めっき層の表面に電気銅めっきを施すことで、平均厚さ10μmの電気めっき層を積層した(電気めっき工程)。
上記電気めっきは下記の条件で行った。
めっき浴の組成:硫酸銅五水和物100g/L、硫酸180g/L、塩素50mg/L、添加剤(RF-MU(JCU社製)10mL/L、RF-B(JCU社製)0.75mL/L)
初期電流密度:0.005A/m2
めっき浴温度:25℃
アノード:不溶性アノード
上記電気めっきは下記の条件で行った。
めっき浴の組成:硫酸銅五水和物100g/L、硫酸180g/L、塩素50mg/L、添加剤(RF-MU(JCU社製)10mL/L、RF-B(JCU社製)0.75mL/L)
初期電流密度:0.005A/m2
めっき浴温度:25℃
アノード:不溶性アノード
次に、上記電気めっき工程後に剥離液を用いてレジストパターンを除去し、さらにレジストパターンの剥離によって露出する無電解めっき層の露出部分及びこの露出部分に重なり合うシード層をエッチングにより除去し(除去工程)、No.1のプリント配線板を製造した。No.1のプリント配線板の複数の配線部の平均幅及び平均間隔を表1に示す。
(ボイド密度)
プリント配線板の配線部の厚さ方向の任意の10点の断面写真を走査型電子顕微鏡(SEM)を用いて撮影し、これらの断面写真から無電解めっき層及び電気めっき層間の界面の4μmの領域を切り出し、GNU Image Manipulation Programを用いてボイドが黒色となるよう二値化した。さらに、得られた明度のヒストグラムで対象ピクセルをカウントし、各断面写真におけるボイド密度[μm2/μm]を算出した。さらに、10点の断面写真のボイド密度の平均値を求めることでNo.1のボイド密度とした。このボイド密度を表1に示す。また、No.1の無電解めっき層及び電気めっき層間の界面の二値化図を図3に示す。
プリント配線板の配線部の厚さ方向の任意の10点の断面写真を走査型電子顕微鏡(SEM)を用いて撮影し、これらの断面写真から無電解めっき層及び電気めっき層間の界面の4μmの領域を切り出し、GNU Image Manipulation Programを用いてボイドが黒色となるよう二値化した。さらに、得られた明度のヒストグラムで対象ピクセルをカウントし、各断面写真におけるボイド密度[μm2/μm]を算出した。さらに、10点の断面写真のボイド密度の平均値を求めることでNo.1のボイド密度とした。このボイド密度を表1に示す。また、No.1の無電解めっき層及び電気めっき層間の界面の二値化図を図3に示す。
(ボイドの最大面積)
上記10点の断面写真におけるボイドの最大面積[μm2]を求めた。このボイドの最大面積を表1に示す。なお、本実施例において、複数のボイドが連続して1つの連続ボイドが形成されている場合、この連続ボイドの面積を1つのボイド面積とした。
上記10点の断面写真におけるボイドの最大面積[μm2]を求めた。このボイドの最大面積を表1に示す。なお、本実施例において、複数のボイドが連続して1つの連続ボイドが形成されている場合、この連続ボイドの面積を1つのボイド面積とした。
[No.2~No.6]
上記プラズマ処理工程にけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.2~No.6のプリント配線板を製造した。No.2~No.6のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。また、No.2の無電解めっき層及び電気めっき層間の界面の二値化図を図4に示す。
上記プラズマ処理工程にけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.2~No.6のプリント配線板を製造した。No.2~No.6のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。また、No.2の無電解めっき層及び電気めっき層間の界面の二値化図を図4に示す。
[No.7]
上記プラズマ処理工程におけるガス流量及びプラズマ出力を以下の通りとした以外、No.2と同様にしてNo.7のプリント配線板を製造した。No.7のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
ガス流量:O2:CF4:N2=1900mL/L:300mL/L:2mL/L
プラズマ出力:800W
上記プラズマ処理工程におけるガス流量及びプラズマ出力を以下の通りとした以外、No.2と同様にしてNo.7のプリント配線板を製造した。No.7のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
ガス流量:O2:CF4:N2=1900mL/L:300mL/L:2mL/L
プラズマ出力:800W
[No.8]
上記プラズマ処理工程におけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.8のプリント配線板を製造した。No.8のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。また、No.8の無電解めっき層及び電気めっき層間の界面の二値化図を図5に示す。
上記プラズマ処理工程におけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.8のプリント配線板を製造した。No.8のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。また、No.8の無電解めっき層及び電気めっき層間の界面の二値化図を図5に示す。
[No.9]
上記プラズマ処理工程におけるガス流量及びプラズマ出力を以下の通りとした以外、No.2と同様にしてNo.9のプリント配線板を製造した。No.9のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
ガス流量:O2:CF4:N2=1900mL/L:300mL/L:2mL/L
プラズマ出力:1100W
上記プラズマ処理工程におけるガス流量及びプラズマ出力を以下の通りとした以外、No.2と同様にしてNo.9のプリント配線板を製造した。No.9のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
ガス流量:O2:CF4:N2=1900mL/L:300mL/L:2mL/L
プラズマ出力:1100W
[No.10]
上記プラズマ処理工程に代えて、無電解めっき層の表面にアルカリ処理を施した以外はNo.1と同様にしてNo.10のプリント配線板を製造した。上記アルカリ処理は、無電解めっき層の表面に40℃の環境下で20g/Lの水酸化ナトリウム水溶液を1分間接触させることで行った。No.10のボイド密度及びボイドの最大面積を表1に示す。
上記プラズマ処理工程に代えて、無電解めっき層の表面にアルカリ処理を施した以外はNo.1と同様にしてNo.10のプリント配線板を製造した。上記アルカリ処理は、無電解めっき層の表面に40℃の環境下で20g/Lの水酸化ナトリウム水溶液を1分間接触させることで行った。No.10のボイド密度及びボイドの最大面積を表1に示す。
[参考例]
[No.11]
上記プラズマ処理工程におけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.11のプリント配線板を製造した。No.11のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
[No.11]
上記プラズマ処理工程におけるプラズマ処理時間、上記電気めっき工程における初期電流密度、複数の配線部の平均幅及び平均間隔を表1の通りとした以外、No.1と同様にしてNo.11のプリント配線板を製造した。No.11のレジストパターンのアッシング量、ボイド密度及びボイドの最大面積を表1に示す。
<プリント配線板の品質>
(剥がれ率)
No.1~No.11のプリント配線板をそれぞれ10個ずつ製造し、各プリント配線板の無電解めっき層及び電気めっき層間の剥がれの有無を確認した。複数の配線部の一部にでも剥がれがある場合は剥がれありとして評価した。各プリント配線板のサンプル数(10個)に対する剥がれのあったサンプルの個数を剥がれ率として算出した。この算出結果を表2に示す。
(剥がれ率)
No.1~No.11のプリント配線板をそれぞれ10個ずつ製造し、各プリント配線板の無電解めっき層及び電気めっき層間の剥がれの有無を確認した。複数の配線部の一部にでも剥がれがある場合は剥がれありとして評価した。各プリント配線板のサンプル数(10個)に対する剥がれのあったサンプルの個数を剥がれ率として算出した。この算出結果を表2に示す。
(無電解めっき層表面の品質)
上記各10個のプリント配線板について、プラズマ処理工程又はアルカリ処理工程後の無電解めっき層の表面を目視にて確認し、無電解めっき層表面の品質を以下の基準で評価した。この評価結果を表2に示す。
A:無電解めっき層の表面に焦げ、傷、溶解等の劣化が視認されない。
B:無電解めっき層の表面に焦げ、傷、溶解等の劣化が視認される。
上記各10個のプリント配線板について、プラズマ処理工程又はアルカリ処理工程後の無電解めっき層の表面を目視にて確認し、無電解めっき層表面の品質を以下の基準で評価した。この評価結果を表2に示す。
A:無電解めっき層の表面に焦げ、傷、溶解等の劣化が視認されない。
B:無電解めっき層の表面に焦げ、傷、溶解等の劣化が視認される。
<評価結果>
表1及び表2に示すように、ボイド密度が0.01μm2/μm以下であるNo.1~No.7、No.9は、無電解めっき層及び電気めっき層間の剥がれ率が0%に抑えられている。中でも、プラズマ処理工程におけるレジストパターンのアッシング量が60nm以上300nm以下であるNo.1~No.7は、無電解めっき層表面の品質が良好である。なお、ボイド密度が0.014μm2/μmであるNo.10は剥がれ率が10%であるのに対し、複数の配線部の配線幅及び配線間隔をいずれも20μmとしたNo.11は、ボイド密度がNo.10と同じである一方、剥がれ率は0%である。これは、複数の配線部がファインピッチに配設されると、無電解めっき層及び電気めっき層間の密着性が不十分となりやすく、無電解めっき層及び電気めっき層間を強固に密着するために両者の界面のボイド密度を制御する必要が生じることを示している。また、No.8及びNo.11では、アッシング量及び初期電流密度がいずれも同じであるのに対し、No.8のボイド密度はNo.11のボイド密度よりも大きくなっている。これは、配線部がファインピッチに配設されると、無電解めっき層及び電気めっき層間の界面にボイドが生じやすくなることを示している。
表1及び表2に示すように、ボイド密度が0.01μm2/μm以下であるNo.1~No.7、No.9は、無電解めっき層及び電気めっき層間の剥がれ率が0%に抑えられている。中でも、プラズマ処理工程におけるレジストパターンのアッシング量が60nm以上300nm以下であるNo.1~No.7は、無電解めっき層表面の品質が良好である。なお、ボイド密度が0.014μm2/μmであるNo.10は剥がれ率が10%であるのに対し、複数の配線部の配線幅及び配線間隔をいずれも20μmとしたNo.11は、ボイド密度がNo.10と同じである一方、剥がれ率は0%である。これは、複数の配線部がファインピッチに配設されると、無電解めっき層及び電気めっき層間の密着性が不十分となりやすく、無電解めっき層及び電気めっき層間を強固に密着するために両者の界面のボイド密度を制御する必要が生じることを示している。また、No.8及びNo.11では、アッシング量及び初期電流密度がいずれも同じであるのに対し、No.8のボイド密度はNo.11のボイド密度よりも大きくなっている。これは、配線部がファインピッチに配設されると、無電解めっき層及び電気めっき層間の界面にボイドが生じやすくなることを示している。
1 ベースフィルム 2 導電パターン
11 配線部 11a 無電解めっき層 11b 電気めっき層
11c シード層
R レジストパターン
11 配線部 11a 無電解めっき層 11b 電気めっき層
11c シード層
R レジストパターン
Claims (6)
- 絶縁性を有するベースフィルムと、
上記ベースフィルムの少なくとも一方の面に積層され、平行に配設される複数の配線部を含む導電パターンと
を備え、
上記複数の配線部の平均幅が5μm以上15μm以下であり、
上記複数の配線部が、無電解めっき層と、上記無電解めっき層に積層される電気めっき層とを有し、
上記複数の配線部の厚さ方向断面における上記無電解めっき層及び上記電気めっき層間の界面のボイド密度が0.01μm2/μm以下であるプリント配線板。 - 上記界面に形成されるボイドの最大面積が0.01μm2以下である請求項1に記載のプリント配線板。
- 上記複数の配線部の平均間隔が5μm以上15μm以下である請求項1又は請求項2に記載のプリント配線板。
- 上記無電解めっき層及び上記電気めっき層の主成分が銅である請求項1、請求項2又は請求項3に記載のプリント配線板。
- 絶縁性を有するベースフィルムの少なくとも一方の面に、平行に配設される複数の配線部を含む導電パターンをセミアディティブ法によって形成する工程を備え、
上記形成工程が、
上記ベースフィルムの上記一方の面に無電解めっきする工程と、
上記無電解めっき工程で形成される無電解めっき層の表面に上記複数の配線部の反転形状を有するレジストパターンを形成する工程と、
上記レジストパターン形成工程後の上記無電解めっき層及び上記レジストパターンの表面にプラズマ処理する工程と、
上記プラズマ処理工程後の上記無電解めっき層の表面に電気めっきする工程と
を有し、
上記複数の配線部の平均幅が5μm以上15μm以下であり、
上記プラズマ処理工程による上記レジストパターンのアッシング量が60nm以上300nm以下であるプリント配線板の製造方法。 - 上記電気めっき工程における初期電流密度が0.003A/m2以上0.015A/m2以下である請求項5に記載のプリント配線板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201980030539.2A CN112106451B (zh) | 2018-05-11 | 2019-03-07 | 印刷配线板及印刷配线板的制造方法 |
| US17/048,806 US11304309B2 (en) | 2018-05-11 | 2019-03-07 | Printed circuit board and method for manufacturing printed circuit board |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018092173A JP7063101B2 (ja) | 2018-05-11 | 2018-05-11 | プリント配線板及びプリント配線板の製造方法 |
| JP2018-092173 | 2018-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2019216012A1 true WO2019216012A1 (ja) | 2019-11-14 |
Family
ID=68467928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2019/008989 Ceased WO2019216012A1 (ja) | 2018-05-11 | 2019-03-07 | プリント配線板及びプリント配線板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11304309B2 (ja) |
| JP (1) | JP7063101B2 (ja) |
| CN (1) | CN112106451B (ja) |
| WO (1) | WO2019216012A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2022075239A1 (ja) * | 2020-10-09 | 2022-04-14 | ||
| CN116209791A (zh) * | 2020-09-11 | 2023-06-02 | 株式会社力森诺科 | 制造配线基板的方法及配线基板 |
| WO2025088897A1 (ja) * | 2023-10-25 | 2025-05-01 | 住友電工プリントサーキット株式会社 | プリント配線板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7304492B2 (ja) * | 2020-07-08 | 2023-07-06 | 住友電気工業株式会社 | フレキシブルプリント配線板及びその製造方法 |
| JP2022119619A (ja) * | 2021-02-04 | 2022-08-17 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2022142042A (ja) | 2021-03-16 | 2022-09-30 | イビデン株式会社 | プリント配線板の製造方法およびその方法の実施に用いられるラミネートシステム |
| JP2023012708A (ja) * | 2021-07-14 | 2023-01-26 | イビデン株式会社 | プリント配線板の製造方法およびその方法の実施に用いられるコーティングシステム |
| CN118120341A (zh) * | 2021-10-28 | 2024-05-31 | 京瓷株式会社 | 布线基板以及其制造方法 |
| CN118056476A (zh) * | 2022-03-29 | 2024-05-17 | 住友电气工业株式会社 | 印刷布线板用基板以及印刷布线板 |
| US20240407086A1 (en) * | 2022-06-14 | 2024-12-05 | Sumitomo Electric Industries, Ltd. | Printed circuit board |
| CN118056477A (zh) * | 2022-06-14 | 2024-05-17 | 住友电气工业株式会社 | 印刷布线板 |
| WO2025215999A1 (ja) * | 2024-04-12 | 2025-10-16 | 住友電気工業株式会社 | プリント配線板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 |
| JP2003045871A (ja) * | 2001-07-26 | 2003-02-14 | Shinko Electric Ind Co Ltd | 配線パターンの形成方法 |
| JP2004315889A (ja) * | 2003-04-16 | 2004-11-11 | Ebara Corp | 半導体基板のめっき方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4269746B2 (ja) | 2002-04-02 | 2009-05-27 | 凸版印刷株式会社 | プリント配線板の製造方法、プリント配線板および半導体パッケージ |
| JP2003318544A (ja) * | 2002-04-22 | 2003-11-07 | Toppan Printing Co Ltd | 多層配線基板およびその製造方法 |
| US20070048447A1 (en) | 2005-08-31 | 2007-03-01 | Alan Lee | System and method for forming patterned copper lines through electroless copper plating |
| US8161637B2 (en) * | 2009-07-24 | 2012-04-24 | Ibiden Co., Ltd. | Manufacturing method for printed wiring board |
| JP2011124315A (ja) * | 2009-12-09 | 2011-06-23 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器 |
| JP2011249511A (ja) * | 2010-05-26 | 2011-12-08 | Sumitomo Bakelite Co Ltd | 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置 |
| JP2013089910A (ja) * | 2011-10-21 | 2013-05-13 | Fujikura Ltd | フレキシブルプリント基板及びその製造方法 |
| JP6057641B2 (ja) * | 2012-09-20 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR101482429B1 (ko) * | 2013-08-12 | 2015-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP6350064B2 (ja) * | 2013-10-09 | 2018-07-04 | 日立化成株式会社 | 多層配線基板の製造方法 |
| WO2017029972A1 (ja) | 2015-08-17 | 2017-02-23 | 住友電気工業株式会社 | プリント配線板及び電子部品 |
| US10537020B2 (en) | 2015-08-17 | 2020-01-14 | Sumitomo Electric Industries, Ltd. | Printed circuit board and electronic component |
| JP2017103350A (ja) * | 2015-12-02 | 2017-06-08 | イビデン株式会社 | プリント配線板及びその製造方法 |
| CN106304668B (zh) * | 2016-10-31 | 2019-03-05 | 广州市安旭特电子有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN106793576B (zh) * | 2016-12-27 | 2019-04-02 | 江门崇达电路技术有限公司 | 一种pcb中盲孔的填孔方法 |
| JPWO2019035237A1 (ja) * | 2017-08-14 | 2020-07-30 | 住友電気工業株式会社 | 樹脂フィルム、プリント配線板用基材及びプリント配線板 |
-
2018
- 2018-05-11 JP JP2018092173A patent/JP7063101B2/ja active Active
-
2019
- 2019-03-07 WO PCT/JP2019/008989 patent/WO2019216012A1/ja not_active Ceased
- 2019-03-07 CN CN201980030539.2A patent/CN112106451B/zh active Active
- 2019-03-07 US US17/048,806 patent/US11304309B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000080496A (ja) * | 1998-09-03 | 2000-03-21 | Ebara Corp | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 |
| JP2003045871A (ja) * | 2001-07-26 | 2003-02-14 | Shinko Electric Ind Co Ltd | 配線パターンの形成方法 |
| JP2004315889A (ja) * | 2003-04-16 | 2004-11-11 | Ebara Corp | 半導体基板のめっき方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116209791A (zh) * | 2020-09-11 | 2023-06-02 | 株式会社力森诺科 | 制造配线基板的方法及配线基板 |
| JPWO2022075239A1 (ja) * | 2020-10-09 | 2022-04-14 | ||
| WO2022075239A1 (ja) * | 2020-10-09 | 2022-04-14 | 住友電気工業株式会社 | プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法 |
| CN116323183A (zh) * | 2020-10-09 | 2023-06-23 | 住友电气工业株式会社 | 印刷电路用基材、印刷电路以及印刷电路用基材的制造方法 |
| JP7640942B2 (ja) | 2020-10-09 | 2025-03-06 | 住友電気工業株式会社 | プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法 |
| CN116323183B (zh) * | 2020-10-09 | 2025-12-16 | 住友电气工业株式会社 | 印刷电路用基材、印刷电路以及印刷电路用基材的制造方法 |
| WO2025088897A1 (ja) * | 2023-10-25 | 2025-05-01 | 住友電工プリントサーキット株式会社 | プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112106451A (zh) | 2020-12-18 |
| JP7063101B2 (ja) | 2022-05-09 |
| US11304309B2 (en) | 2022-04-12 |
| CN112106451B (zh) | 2024-05-31 |
| JP2019197851A (ja) | 2019-11-14 |
| US20210153358A1 (en) | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019216012A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| CN103687312B (zh) | 镀金线路板制作方法 | |
| CN101466207B (zh) | 电路板及其制作方法 | |
| CN106304668B (zh) | 一种采用增强型半加成法制作印制线路板的制作方法 | |
| KR100814564B1 (ko) | 프린트 배선 기판의 제조 방법 | |
| JP5706386B2 (ja) | 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板 | |
| WO2017149810A1 (ja) | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 | |
| US11653454B2 (en) | Printed wiring board and manufacturing method thereof | |
| TWI541835B (zh) | 配線電路基板之製造方法 | |
| CN113438806A (zh) | 微粗糙电解铜箔以及铜箔基板 | |
| JP7304492B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP5248684B2 (ja) | 電子回路及びその形成方法並びに電子回路形成用銅張積層板 | |
| JP2011014848A (ja) | プリント配線基板及びその製造方法 | |
| JP7597147B2 (ja) | プリント配線板及びその製造方法 | |
| TWI486487B (zh) | The formation of electronic circuits | |
| TWI487437B (zh) | Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit | |
| TWI436706B (zh) | A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method | |
| JP7464040B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2009117721A (ja) | 配線基板、回路基板、これらの製造方法 | |
| CN1781348A (zh) | 印刷电路板,制造方法及电路装置 | |
| JP4872257B2 (ja) | 2層めっき基板およびその製造方法 | |
| WO2012132572A1 (ja) | 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法 | |
| JPWO2018128037A1 (ja) | プリント配線板の製造方法 | |
| TWI621379B (zh) | 電路板及其製造方法 | |
| CN120897352A (zh) | 一种低线阻oled线路板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19799241 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 19799241 Country of ref document: EP Kind code of ref document: A1 |