[go: up one dir, main page]

WO2022075239A1 - プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法 - Google Patents

プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法 Download PDF

Info

Publication number
WO2022075239A1
WO2022075239A1 PCT/JP2021/036551 JP2021036551W WO2022075239A1 WO 2022075239 A1 WO2022075239 A1 WO 2022075239A1 JP 2021036551 W JP2021036551 W JP 2021036551W WO 2022075239 A1 WO2022075239 A1 WO 2022075239A1
Authority
WO
WIPO (PCT)
Prior art keywords
base film
conductor layer
printed circuit
electroless plating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/036551
Other languages
English (en)
French (fr)
Inventor
拓斗 部谷
宏介 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN202180064645.XA priority Critical patent/CN116323183B/zh
Priority to JP2022555452A priority patent/JP7640942B2/ja
Priority to US18/029,128 priority patent/US20230371176A1/en
Publication of WO2022075239A1 publication Critical patent/WO2022075239A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/088—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyamides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Definitions

  • the present disclosure relates to a base material for a printed circuit, a printed circuit, and a method for manufacturing a base material for a printed circuit.
  • Patent Document 1 discloses a substrate for a printed circuit including a base film containing polyimide as a main component and a conductive layer.
  • the conductive layer of Patent Document 1 is a first conductive layer formed by coating and firing a conductive ink containing metal particles, and a second conductive layer formed by electroless plating on one surface side of the first conductive layer. And have.
  • the method for manufacturing a base material for a printed circuit of Patent Document 1 is a step of forming a first conductive layer by applying a conductive ink to one surface side on a base film and firing, and after forming the first conductive layer, palladium. It is provided with a step of forming a second conductive layer on the surface of the first conductive layer by performing electroless plating using the above as a catalyst, and a step of dispersing palladium in the base film by heat treatment after electroless plating.
  • the steps of forming the second conductive layer by electroless plating include a step of adsorbing palladium on the first conductive layer and immersing the laminate on which the first conductive layer is formed in the electroless plating solution.
  • a step of precipitating a metal such as copper to be the second conductive layer on the surface of the first conductive layer is provided.
  • the disclosed substrate includes a base film containing polyimide as a main component and a conductor layer formed on at least one surface side of the base film, and the conductor layer is a metal-fired film formed on the base film.
  • the number of voids having a layer and a electroless plating layer formed on the metal sintered layer and having a maximum width of 5 ⁇ m or more in a plan view in the base film is 0 on the surface of the base film. The number is 10 or less per reference unit area of .25 mm 2 .
  • the disclosed printed circuit comprises a base film containing polyimide as a main component and a conductive pattern formed on at least one surface side of the base film, wherein the conductive pattern has a minimum conductor width and a minimum conductor spacing. Either or both of the minimum conductor width and the minimum conductor spacing is 20 ⁇ m or less, and the conductive pattern is formed on the metal sintered layer formed on the base film and nothing formed on the metal sintered layer.
  • the number of voids having a maximum width of 5 ⁇ m or more in a plan view is 10 or less per 0.25 mm 2 reference unit area on the surface of the base film.
  • the disclosed manufacturing methods include a step of forming a first conductor layer, which is a metal sintered layer, on one surface side of a base film containing polyimide as a main component, and no use of a catalyst on the first conductor layer.
  • the step of forming the second conductor layer is provided with a step of forming the second conductor layer by electrolytic plating, and the step of forming the second conductor layer is the electroless plating by electrolytic assist in which a potential is applied to the first conductor layer in the electroless plating solution. This includes precipitating the conductor serving as the catalyst from the liquid onto the first conductor layer.
  • FIG. 1 is a schematic cross-sectional view of a base material for a printed circuit according to an embodiment.
  • FIG. 2 is a flowchart showing a method of manufacturing a base material for a printed circuit according to an embodiment.
  • FIG. 3 is a schematic plan view showing an electroless plating apparatus.
  • FIG. 4 is a schematic cross-sectional view of the printed circuit.
  • FIG. 5 is a schematic cross-sectional view showing the inner wall and the periphery of the through hole included in the base film.
  • FIG. 6 is a flowchart showing a method of manufacturing a base material for a printed circuit according to a reference example.
  • FIG. 7 is a schematic cross-sectional view of a base material for a printed circuit according to a reference example.
  • FIG. 1 is a schematic cross-sectional view of a base material for a printed circuit according to an embodiment.
  • FIG. 2 is a flowchart showing a method of manufacturing a base material for a printed circuit according to an embodiment.
  • FIG. 8 is an enlarged cross-sectional view of a void generation portion in the substrate for a printed circuit according to a reference example.
  • FIG. 9 is an enlarged cross-sectional view of the base film after the conductor layer is removed from the circuit substrate shown in FIG. 8 by etching.
  • FIG. 10 is an enlarged image (schematic diagram) of a void generation portion on the surface of the base film.
  • the present inventors have found that the voids present in the base film cause circuit defects in a printed circuit having a fine pattern.
  • the void is about several ⁇ m and is relatively small. Therefore, in the case of a normal printed circuit in which the conductor width or the conductor spacing of the conductive pattern is sufficiently larger than that of the void, the presence of the void is hardly a problem.
  • the conductor width or the conductor spacing is fine, the presence of voids causes a circuit failure.
  • the size of the void is about the same as or larger than the narrow conductor width, if the conductor is present on the surface of the base film expanded by the void, the conductor may be peeled off and poor continuity may occur. In addition, peeling of conductors may cause poor insulation between conductors.
  • the substrate for a printed circuit includes a base film containing polyimide as a main component and a conductor layer formed on at least one surface side of the base film, and the conductor layer is the base. It has a metal sintered layer formed on the film and an electroless plating layer formed on the metal sintered layer, and the number of voids having a maximum width of 5 ⁇ m or more in a plan view in the base film is large. , 10 or less per reference unit area of 0.25 mm 2 on the surface of the base film.
  • the substrate for a printed circuit according to the embodiment is used for a printed circuit having a fine pattern (for example, one or both of the minimum conductor width and the minimum conductor spacing is 20 ⁇ m or less), a circuit defect is caused. Since the number of potentially voids is small, it is possible to suppress circuit defects in the fine pattern print circuit.
  • the fine pattern includes both or one of a minimum conductor width of 20 ⁇ m or less and a minimum conductor spacing of 20 ⁇ m or less.
  • the "void" described in the present specification is a void formed in the vicinity of the interface between the base film and the conductor layer in the base film, unless otherwise specified.
  • the conductor layer may further have an electroplating layer or a metal foil layer on the electroless plating layer.
  • An electroplating layer or a metal foil layer is further provided on the electroless plating layer.
  • the metal foil layer may be an ultrathin metal foil layer, for example, an ultrathin copper foil layer.
  • the number of the voids may be 5 or less per the reference unit area. By reducing the number of voids, circuit defects can be further suppressed.
  • the base film does not contain palladium.
  • the base film does not contain palladium means that the base film does not contain any palladium or the base film contains substantially no palladium.
  • substantially free of palladium in the base film means that the base film does not contain except for the inevitable content of palladium.
  • the content unavoidably contained is, for example, a content of 0.05 ppm or more and 10 ppm or less, which is the result of ICP analysis by cutting out the polyimide on the surface of the base film on the conductor layer side.
  • the height of the surface of the base film in the place where the void is present may be 1.5 ⁇ m or more with respect to the surface of the base film in the place where the void is not present in the base film.
  • the height of the void is 1.5 ⁇ m or more, the circuit defect is likely to occur due to the void, but as described above, the small number of voids appropriately suppresses the circuit defect.
  • the height of the void is measured by observing the surface of the base film from which the conductor layer has been removed with a laser microscope.
  • the printed circuit according to the embodiment includes a base film containing polyimide as a main component and a conductive pattern formed on at least one surface side of the base film, and the conductive pattern has a minimum conductor width and a minimum conductor spacing.
  • the minimum conductor width and one or both of the minimum conductor spacings are 20 ⁇ m or less, and the conductive pattern is formed on the metal sintered layer formed on the base film and on the metal sintered layer.
  • the number of voids having a maximum width of 5 ⁇ m or more in plan view in the base film is 10 or less per 0.25 mm 2 reference unit area on the surface of the base film. be.
  • either or both of the minimum conductor width and the minimum conductor spacing is 15 ⁇ m or less.
  • the base film has through holes penetrating in the thickness direction.
  • the method for manufacturing a base material for a printed circuit includes a step of forming a first conductor layer, which is a metal sintered layer, on one surface side of a base film containing polyimide as a main component, and the above-mentioned first.
  • a step of forming a second conductor layer by electroless plating using a catalyst is provided on one conductor layer, and the step of forming the second conductor layer is a step of forming a potential on the first conductor layer in the electroless plating solution.
  • the present invention comprises depositing a conductor serving as a catalyst from the electroless plating solution on the first conductor layer by an electrolytic assist in which the above is applied.
  • the printed circuit base material 200 shown in FIG. 1 includes a base film 1 having an insulating property and a conductor layer 2 laminated on at least one surface side of the base film 1.
  • the printed circuit 300 is manufactured by forming a conductive pattern of the circuit on the conductor layer 2 of the base material 200 for a printed circuit.
  • the print circuit 300 is, for example, a flexible print circuit (FPC).
  • the base film 1 is a sheet-like member.
  • the base film 1 supports a conductive pattern in a print circuit 300 formed by using a base material 200 for a print circuit.
  • the material of the base film 1 is polyimide.
  • the base film 1 is sufficient as long as the main component is polyimide, and may contain other components.
  • the "main component” here means a component having a content of 50 wt% or more. Alternatively, the “main component” means the component having the highest content among the contained components.
  • Polyimide may be used because it has a large bonding force with a metal oxide or the like formed on the surface of the conductor layer 2.
  • the thickness of the base film 1 is set by the print circuit 300 using the base film 200 for the print circuit and is not particularly limited.
  • the lower limit of the average thickness of the base film 1 may be 5 ⁇ m. It may be 12 ⁇ m.
  • the upper limit of the average thickness of the base film 1 may be 2 mm or 1.6 mm. If the average thickness of the base film 1 is less than 5 ⁇ m, the strength of the base film 1 may be insufficient. On the contrary, when the average thickness of the base film 1 exceeds 2 mm, it may be difficult to thin the print circuit 300.
  • the surface of the base film 1 on the side where the conductor layer 2 is laminated may be hydrophilized.
  • the hydrophilization treatment may be, for example, a plasma treatment in which the surface is hydrophilized by irradiating with plasma, or an alkaline treatment in which the surface is hydrophilized with an alkaline solution.
  • the conductor layer 2 has at least a first conductor layer 4 and a second conductor layer 5.
  • the conductor layer 2 may further include a first conductor layer 4, a second conductor layer 5, and a third conductor layer 6 formed on the second conductor layer 5.
  • the first conductor layer 4 is a conductor firing layer formed by applying and firing a conductive ink containing conductor particles such as metal particles.
  • the first conductor layer 4 is formed on the base film 1.
  • the second conductor layer 5 is an electroless plating layer formed by electroless plating on one surface side (opposite side of the base film 1) of the first conductor layer 4.
  • the third conductor layer 6 is, for example, an electroplating layer formed by electroplating on one surface side (opposite side of the base film 1) of the second conductor layer 5.
  • the thickness of the conductor layer 2 is determined by what kind of print circuit 300 is created by using the base material 200 for the print circuit.
  • the lower limit of the average thickness of the conductor layer 2 is not particularly limited, but may be 1 ⁇ m or 2 ⁇ m.
  • the upper limit of the average thickness of the conductor layer 2 is not particularly limited, but may be 100 ⁇ m or 50 ⁇ m. If the average thickness of the conductor layer 2 is less than 1 ⁇ m, the conductor layer 2 may be easily damaged. On the contrary, when the average thickness of the conductor layer 2 exceeds 100 ⁇ m, it may be difficult to thin the printed circuit 300.
  • the first conductor layer 4 is a metal sintered layer.
  • the metal sintered layer is, for example, a sintered layer of metal particles.
  • the first conductor layer 4 is formed, for example, by applying and firing a conductive ink containing metal particles.
  • the first conductor layer 4 is laminated on one surface of the base film 1.
  • the first conductor layer 4 is formed by firing after applying the conductive ink in order to remove unnecessary organic substances and the like in the conductive ink and surely fix the metal particles to one surface of the base film 1. Will be done.
  • the conductive ink forming the first conductor layer 4 contains metal particles as a conductive substance that brings conductivity.
  • the conductive ink an ink containing metal particles, a dispersant for dispersing the metal particles, and a dispersion medium is used.
  • the first conductor layer 4 made of fine metal particles is laminated on one surface of the base film 1.
  • the metal constituting the metal particles contained in the conductive ink is not particularly limited, but is a metal oxide based on the metal from the viewpoint of improving the adhesion between the first conductor layer 4 and the base film 1.
  • a group derived from the metal oxide and a metal hydroxide based on the metal or a group derived from the metal hydroxide may be produced, for example, copper, nickel, aluminum, gold or. Silver can be used.
  • copper may be used because it has good conductivity and excellent adhesion to the base film 1.
  • the lower limit of the average particle diameter of the metal particles contained in the conductive ink may be 1 nm or 30 nm.
  • the upper limit of the average particle diameter of the metal particles may be 500 nm or 100 nm. If the average particle size of the metal particles is less than 1 nm, the dispersibility and stability of the metal particles in the conductive ink may decrease. On the contrary, when the average particle diameter of the metal particles exceeds 500 nm, the metal particles may easily precipitate, or the density of the metal particles may not be uniform when the conductive ink is applied.
  • the lower limit of the average thickness of the first conductor layer 4 may be 0.05 ⁇ m or 0.1 ⁇ m.
  • the upper limit of the average thickness of the first conductor layer 4 may be 2 ⁇ m or 1.5 ⁇ m. If the average thickness of the first conductor layer 4 is less than 0.05 ⁇ m, the first conductor layer 4 may be cut and the conductivity may be lowered. On the contrary, when the average thickness of the first conductor layer 4 exceeds 2 ⁇ m, it may be difficult to make the conductor layer 2 thinner, or when the second conductor layer 5 described later is formed in the pores of the first conductor layer 4. The metal cannot be filled, and the conductivity and strength of the first conductor layer 4 and thus the conductor layer 2 may be insufficient.
  • the second conductor layer 5 is laminated on the surface of the first conductor layer 4, that is, the surface opposite to the base film 1 by electroless plating. Since the second conductor layer 5 is formed by electroless plating in this way, the voids between the metal particles forming the first conductor layer 4 are filled with the metal of the second conductor layer 5. If a gap remains in the first conductor layer 4, the gap portion becomes a fracture starting point and the first conductor layer 4 easily peels off from the base film 1, but the second conductor layer 5 is formed in the gap portion. The peeling of the first conductor layer 4 is suppressed by being filled with the metal.
  • Copper, nickel, silver, or the like having good conductivity can be used as the metal used for electroless plating, but when copper is used for the metal particles forming the first conductor layer 4, the first conductor layer 4 is used. Copper or nickel may be used in consideration of the adhesiveness of the material. When a metal other than nickel is used for electroless plating, the plating solution used for electroless plating may contain nickel or a nickel compound in addition to the plating metal.
  • the lower limit of the average thickness of the second conductor layer 5 formed by electroless plating may be 0.2 ⁇ m or 0.3 ⁇ m.
  • the upper limit of the average thickness of the second conductor layer 5 formed by electroless plating may be 1 ⁇ m or 0.5 ⁇ m. If the average thickness of the second conductor layer 5 formed by electroless plating is less than 0.2 ⁇ m, the second conductor layer 5 may not be sufficiently filled in the void portion of the first conductor layer 4, and the conductivity may decrease. There is. On the contrary, when the average thickness of the second conductor layer 5 formed by electroless plating exceeds 1 ⁇ m, the time required for electroless plating may become long and the productivity may decrease.
  • the third conductor layer 6 is formed, for example, by being laminated on the surface of the second conductor layer 5 formed by electroless plating by electroplating.
  • the third conductor layer 6 in this case is an electroplating layer formed by electroplating.
  • the third conductor layer 6 may be a metal foil layer provided on the surface of the second conductor layer 5.
  • the metal foil layer may be an ultrathin metal foil layer, for example, an ultrathin copper foil layer.
  • the thickness of the metal foil layer is, for example, 0.5 ⁇ m or more and 10 ⁇ m or less.
  • the metal used for electroplating forming the third conductor layer 6 copper, nickel, silver or the like having good conductivity can be used.
  • the third conductor layer 6 is an ultrathin copper foil layer, it can be laminated by joining by thermocompression bonding or the like.
  • the thickness of the third conductor layer 6 is determined according to the required thickness of the entire conductor layer 2.
  • FIG. 2 shows a procedure of a method for manufacturing a base material for a printed circuit shown in FIG.
  • the method for manufacturing the base material for a printed circuit includes a conductive ink preparation step (step S11), a conductive ink coating and baking step (step S12), an electrolytic plating step (step S14), and a heat treatment step (step S14).
  • a step S15) and an electroplating step (step S16) are provided.
  • the conductive ink containing the metal particles is adjusted.
  • the dispersant is dissolved in the dispersion medium, and the above-mentioned metal particles are dispersed in the dispersion medium. That is, the dispersant surrounds the metal particles to suppress aggregation and disperse the metal particles well in the dispersion medium.
  • the dispersant can also be added to the reaction system in the form of a solution dissolved in water or a water-soluble organic solvent.
  • water As the dispersion medium of the conductive ink, water, a highly polar solvent, or a mixture of two or three or more of these can be used. Among them, a highly polar solvent containing water as a main component and compatible with water. Is preferably used.
  • the dispersant contained in the conductive ink may not contain sulfur, phosphorus, boron, halogen and alkali from the viewpoint of preventing deterioration of the substrate for the printed circuit.
  • a dispersant include amine-based polymer dispersants such as polyethyleneimine and polyvinylpyrrolidone, hydrocarbon-based polymer dispersants having a carboxylic acid group in molecules such as polyacrylic acid and carboxymethyl cellulose, and Poval ( Polyvinyl alcohol), styrene-maleic acid copolymer, olefin-maleic acid copolymer, polymer dispersant having a polar group such as a copolymer having a polyethyleneimine moiety and a polyethylene oxide moiety in one molecule, etc. be able to.
  • the first conductor layer 4 is formed by coating and firing the conductive ink on one surface side of the insulating base film 1.
  • the conductive ink prepared in step S11 is applied to the surface of the base film 1, dried, and then heated and fired.
  • the surface of the base film 1 to which the conductive ink is applied has been subjected to a hydrophilization treatment such as the above-mentioned alkali treatment in advance to be modified.
  • a spin coating method As a method of applying the conductive ink in which metal particles are dispersed to one surface of the base film 1, a spin coating method, a spray coating method, a bar coating method, a die coating method, a slit coating method, a roll coating method, and a dip coating method are used. A conventionally known coating method such as the above can be used. Further, the conductive ink may be applied only to a part of one surface of the base film 1 by screen printing, a dispenser or the like.
  • the dispersion medium in the conductive ink applied to the base film 1 is evaporated to dry the conductive ink.
  • the conductive ink As a method for drying the conductive ink, natural drying, drying by heating, drying by warm air, etc. can be applied. However, the method is such that the conductive ink before drying is not exposed to a strong wind that roughens the surface thereof.
  • the dispersion medium in the conductive ink is thermally decomposed and the metal particles are fired to form the first conductor layer 4.
  • the metal particles are in a state of being sintered or in a state of being in close contact with each other and solid-bonded in the stage before sintering. Therefore, the first conductor layer 4 after the conductive ink coating and firing step may have pores corresponding to the gaps between the metal particles.
  • the above firing is performed in an atmosphere containing a certain amount of oxygen.
  • the lower limit of the oxygen concentration in the atmosphere at the time of firing is 1 volume ppm, and may be 10 volume ppm.
  • the upper limit of the oxygen concentration is 10,000 volume ppm, and may be 1,000 volume ppm.
  • the oxygen concentration is less than 1 volume ppm, the amount of metal oxide produced in the vicinity of the interface of the first conductor layer 4 is reduced, and the adhesion between the first conductor layer 4 and the base film 1 is improved by the metal oxide. The effect may not be sufficient.
  • the oxygen concentration exceeds 10,000 volumes by volume the metal particles may be excessively oxidized and the conductivity of the first conductor layer 4 may be lowered.
  • the lower limit of the firing temperature may be 150 ° C. or 200 ° C. Further, the upper limit of the firing temperature may be 500 ° C. or 400 ° C.
  • the firing temperature is less than 150 ° C., the amount of metal oxide produced in the vicinity of the interface low peel strength of the first conductor layer 4 decreases, and the adhesion between the first conductor layer 4 and the base film 1 due to the metal oxide becomes small. There is a possibility that the improvement effect of On the other hand, if the firing temperature exceeds 500 ° C., the base film 1 may be deformed when the base film 1 is an organic resin such as polyimide.
  • step S14 metal is deposited on the surface of the first conductor layer 4 and the pores inside the first conductor layer 4 by performing electroplating using the electroless plating solution.
  • the second conductor layer 5 is formed.
  • the base film 1 on which the first conductor layer 4 is formed may be subjected to degreasing cleaning and pickling treatment.
  • the electroless plating solution precipitates metal.
  • the metal to be deposited include copper, nickel, silver and the like as described above.
  • a copper plating solution containing a trace amount of nickel is used as the copper plating solution used for electroless plating.
  • the copper plating solution may contain, for example, 0.1 mol or more and 60 mol or less of nickel with respect to 100 mol of copper.
  • other components such as a complexing agent, a reducing agent, and a pH adjuster may be appropriately added to the copper plating solution.
  • the electroless plating step of step S14 includes a step (step S14-1) of precipitating a metal (conductor) serving as a catalyst from the electroless plating solution on the first conductor layer 4 by electrolysis assist.
  • the metal (conductor) deposited by the electrolysis assist of step S14-1 is used as a catalyst, and the metal (conductor) is deposited on the surface and the inside of the first conductor layer 4 by electroless plating.
  • pretreatment to attach a catalyst such as palladium is required, but in the electroless plating step in step S14, the metal precipitated from the electroless plating is used as a catalyst, so that a catalyst such as palladium is used.
  • the printed circuit substrate 200 manufactured by the method for producing a printed circuit substrate of the present disclosure has palladium (Pd), platinum (Pt), nickel (Ni), cobalt (Co), and iron (Fe) in the base film 1. ), Chromium (Cr), silver (Ag), and gold (Au) are not contained at all or substantially not contained.
  • Electrolysis assist is a method of applying an electric potential to a product (object to be plated) treated with an electroless plating solution at the time of initial precipitation of electroless plating.
  • metal is deposited on the first conductor layer 4 from the electroless plating solution by using electric energy like electroplating (electroplating) while using the electroless plating solution. That is, in the electrolysis assist, the electroless plating solution is used and the plating is assisted by energization.
  • the base film 110 which is a product treated with the electroless plating solution, has the first conductor layer 4 formed on the surface thereof to provide conductivity. Have.
  • the electroless plating processed product can be energized by the first conductor layer 4, and the metal is deposited on the first conductor layer 4 from the electroless plating solution by electric energy.
  • FIG. 3 shows an example of an electroless plating apparatus 100 capable of performing an electrolytic plating step (step S14) including an electrolytic assist step (step S14-1).
  • the electroless plating apparatus 100 includes an electroless plating treatment tank 101 containing an electroless plating solution.
  • the electroless plating apparatus 100 includes a roller 102 that conveys the base film 110 on which the first conductor layer 4 is formed to the electroless plating processing tank 101.
  • the base film 110 on which the first conductor layer 4 is formed is conveyed into the electroless plating treatment tank 101 by the rollers 102 and immersed in the electroless plating solution.
  • the roller 102 is made of a conductive material, for example, SUS.
  • the roller 102 is connected to the negative electrode of the DC power supply 105, and applies a negative potential to the base film 110 on which the first conductor layer 4 is formed. In this way, the roller 102 acts as a first electrode for applying a negative potential to the first conductor layer 4 outside the electroless plating treatment tank 101.
  • a Ti plate serving as a counter electrode 103 (second electrode) is provided in the electroless plating treatment tank 101.
  • the counter electrode 103 is connected to the positive electrode of the DC power supply 105, and a positive potential is applied to the electroless plating solution.
  • the electrolysis assist step is also a step of adhering the catalyst for electroless plating to the first conductor layer 4.
  • electroless plating is performed using the metal deposited by the electrolysis assist as a catalyst.
  • the second conductor layer 5 is formed by precipitating metal on the surface of the first conductor layer 4, and at the same time, the metal is also deposited in the pores inside the first conductor layer 4.
  • the first conductor layer 4 is densified. The densification of the first conductor layer 4 not only improves the conductivity of the first conductor layer 4, but also increases the contact area of the first conductor layer 4 with respect to the base film 1, thereby increasing the contact area of the first conductor layer 4. As a result, the peel strength of the conductor layer 2 from the base film 1 is increased.
  • step S14 when the base film 110 on which the first conductor layer 4 is formed is immersed in the electroless plating solution, plating by electrolysis assist is instantly formed on the surface of the first conductor layer 4. After that, electroless plating with an electroless plating solution is formed. Therefore, the electroless plating solution is suppressed from entering the base film 1. As a result, the damage caused by the electroless plating solution to the base film 1 can be suppressed. By suppressing the damage given to the base film 1, the thermal decomposition of the base film 1 is suppressed. As described above, since the base film 1 is plated by electrolysis assist, even if the base film 1 is electroless plated, the damage caused by the electroless plating is suppressed and the thermal decomposition is suppressed. The base film 1 is obtained.
  • a post-pickling treatment may be performed.
  • the heat treatment step of step S15 is performed after the electroless plating step.
  • the lower limit of the treatment temperature in the heat treatment step may be 150 ° C. or 200 ° C.
  • the upper limit of the treatment temperature in the heat treatment step may be 500 ° C. or 400 ° C.
  • the lower limit of the heat treatment time in the heat treatment step may be 15 minutes or 30 minutes.
  • the upper limit of the heat treatment time in the heat treatment step may be 720 minutes or 360 minutes.
  • the third conductor layer 6 is formed by further laminating a metal by electroplating on the surface of the second conductor layer 5 formed in the electroless plating step of step S14. At this time, the pores remaining inside the first conductor layer 4 are filled with metal by electroplating to make the first conductor layer 4 more compact, and the peel strength of the first conductor layer 4 from the base film 1 is further increased. Let me. By this electroplating step, the thickness of the conductor layer 2 can be easily and surely grown to a desired thickness.
  • thermocompression bonding of the ultrathin copper foil can be performed.
  • an ultrathin copper foil layer is formed as the third conductor layer 6.
  • the print circuit 300 is manufactured by subjecting the printed circuit base material 200 shown in FIG. 1 to a circuit pattern forming process for forming a conductive pattern.
  • FIG. 4 shows the print circuit 300.
  • Conductive patterns 2A, 2B, and 2C are formed on the base film 1.
  • the conductive patterns 2A, 2B, and 2C in the printed circuit 300 according to the embodiment are fine patterns and have a very small minimum conductor width W and a very small minimum conductor spacing S.
  • the minimum conductor width W means the smallest conductor width included in the conductive patterns 2A, 2B, and 2C.
  • the minimum conductor spacing refers to the smallest spacing between conductors formed by the conductive patterns 2A, 2B, and 2C.
  • the minimum conductor width W may be 20 ⁇ m or less, 15 ⁇ m or less, or 10 ⁇ m or less. Further, the minimum conductor spacing S may be 20 ⁇ m or less, 15 ⁇ m or less, or 10 ⁇ m or less. It is sufficient if either the minimum conductor width or the minimum conductor spacing is the above numerical value, but both the minimum conductor width and the minimum conductor spacing may be the above numerical values.
  • Each of the conductive patterns 2A, 2B, and 2C includes a conductor layer 2 on the base film 1.
  • the conductor layer 2 includes a first conductor layer 4 and a second conductor layer 5 on the first conductor layer.
  • a third conductor layer 6 may be further provided on the second conductor layer 5.
  • Each of the conductive patterns 2A, 2B, and 2C may be provided with one or more fourth conductor layers 7 on the conductor layer 2.
  • the base film 1 may be provided with through holes penetrating in the thickness direction.
  • FIG. 5 is a schematic cross-sectional view showing the inner wall of the through hole and its surroundings when the through hole is provided.
  • the circuit pattern forming process is, for example, a subtractive method or a semi-additive method.
  • a photosensitive resist is coated on one surface of the base material 200 for a printed circuit, and the resist is patterned according to the conductive pattern by exposure, development, or the like. Subsequently, the conductor layer 2 in the portion other than the conductive pattern is removed by etching using the patterned resist as a mask. Finally, by removing the remaining resist, the printed circuit 300 having a conductive pattern formed from the remaining portion of the conductor layer 2 of the printed circuit substrate 200 of FIG. 1 is obtained.
  • a photosensitive resist is coated on one surface of the base material 200 for a printed circuit, and openings corresponding to the conductive pattern are patterned on the resist by exposure, development, or the like. Subsequently, by performing plating using the patterned resist as a mask, the conductor layer is selectively laminated on the conductor layer 2 exposed in the opening of the mask. Then, after the resist was peeled off, the surface of the conductor layer and the conductor layer 2 on which the conductor layer was not formed were removed by etching, so that the conductor layer 2 of the substrate 200 for the printed circuit of FIG. 1 was left. The printed circuit having a conductive pattern formed by laminating a further conductor layer on a portion is obtained.
  • the base film 1 in the base film 200 for a printed circuit manufactured by the manufacturing method of FIG. 2 does not contain palladium. This is because the manufacturing method of FIG. 2 does not have a step of adhering palladium as a catalyst for electroless plating in step S14.
  • the base film does not contain palladium means that the base film does not contain any palladium or the base film contains substantially no palladium.
  • Substantially free of palladium in the base film means that the base film does not contain palladium except for the unavoidable content.
  • the content unavoidably contained is, for example, a content of 0.05 ppm or more and 10 ppm or less, which is the result of ICP analysis by cutting out the polyimide on the surface of the base film on the conductor layer side.
  • the generation of voids (see FIGS. 8 to 10) in the base film 1 can be suppressed.
  • the generation of voids will be described in detail in the description of the method for manufacturing a base material for a printed circuit according to a reference example described later.
  • the number of voids generated in the base film 1 is 10 per reference unit area D of 0.25 mm 2 on the surface of the base film. It is as follows.
  • the number of voids per reference unit area D may be 5 or less, or may be 1 or less. It is preferable that the number of voids is zero.
  • the void may have a maximum void width L (see FIGS. 8 and 9) of the base film in a plan view of 5 ⁇ m or more and 10 ⁇ m or less. Voids having a maximum width L of 5 ⁇ m or more and 10 ⁇ m or less are likely to cause circuit defects in the fine pattern as described above, but when the number of voids is 10 or less per reference unit area D, the probability of occurrence of circuit defects is increased. It can be sufficiently suppressed.
  • the maximum width L of the void may be 1/4 times or more of the minimum conductor width W, or may be 1/4 times or more of the minimum conductor spacing S. Further, the maximum width L of the void may be 1/2 times or less of the minimum conductor width W, or may be 1/2 times or less of the minimum conductor spacing S. If the maximum width L of the void is as large as this, circuit defects are likely to occur in the fine pattern, but if the number of voids is 10 or less per reference unit area D, the probability of occurrence of circuit defects can be sufficiently suppressed. can.
  • the area of the void may be 20 ⁇ m 2 or more and 100 ⁇ m 2 or less. If it is large to this extent, circuit defects are likely to occur in the fine pattern, but if the number of voids is 10 or less per reference unit area D, the probability of circuit defects can be sufficiently suppressed.
  • the void may have a height H (see FIGS. 8 and 9) of 1.5 ⁇ m or more and 5 ⁇ m or less. Voids with a large height H tend to cause circuit defects.
  • the height H is defined as the height of the base film surface at the location 1B where the voids are present with respect to the base film surface at the location 1A where the voids are not present in the base film.
  • FIG. 9 shows a cross section of the base film after the conductor layer 2 is removed from the printed circuit substrate 200 of FIG. 8 by etching.
  • the portion having the lowest height on the surface of the base film may be selected.
  • the height H can be determined by scanning the surface of the base film with a laser microscope.
  • FIG. 6 shows a procedure of a method for manufacturing a base material for a printed circuit according to a reference example.
  • the manufacturing method shown in FIG. 6 is different from the manufacturing method shown in FIG. 2 in that the pretreatment step (step S13) is performed before the electroless plating step and the electroless plating step does not perform electrolytic assist. It is a point.
  • the conductive ink preparation step (step S11), the conductive ink coating and baking step (step S12), and the electroplating step (step S16) are the same as the manufacturing method shown in FIG. ..
  • the pretreatment step (step S13), the electroless plating step (step S14A), and the heat treatment step (step S15) shown in FIG. 6 will be described.
  • step S13 for example, palladium, which is a catalyst in electroless plating, is adsorbed on the first conductor layer 4.
  • the first conductor layer 4 is brought into contact with a catalytic solution containing palladium to adsorb palladium ions, and the palladium ions are reduced to metallic palladium.
  • the palladium concentration of this catalyst solution can be, for example, 20 mass ppm or more and 1000 mass ppm or less.
  • the lower limit of the temperature of the catalyst solution at the time of immersion may be 30 ° C. or 40 ° C., although it depends on the immersion time.
  • the upper limit of the temperature of the catalyst solution at the time of immersion may be 70 ° C. or 60 ° C.
  • the lower limit of the immersion time in the catalyst solution may be 1 minute, 2 minutes, or 3 minutes, depending on the temperature of the catalyst solution.
  • the upper limit of the immersion time in the catalyst solution may be 10 minutes, 7 minutes, or 5 minutes.
  • step S14A no electrolytic assist
  • step S14A metal is deposited on the surface and inside of the first conductor layer 4 using the palladium adsorbed on the first conductor layer 4 in the pretreatment step of step S13 as a catalyst.
  • electrolysis assist is not performed.
  • step S14A metal is deposited on the surface of the first conductor layer 4 and the pores inside the first conductor layer 4 by performing electroplating using the electroless plating solution.
  • the second conductor layer 5 is formed.
  • the base film 1 on which the first conductor layer 4 is formed may be subjected to degreasing cleaning and pickling treatment.
  • Palladium penetrates into the base film 1 during electroless plating. Further, the electroless plating solution penetrates into the base film 1 through the first conductor layer 4.
  • the heat treatment step of step S15 shown in FIG. 6 is performed in the same manner as the heat treatment step shown in FIG. However, the heat treatment promotes the intrusion of palladium present in the vicinity of the interface between the conductor layer 2 and the base film 1 into the base film 1.
  • FIG. 7 shows a substrate for a printed circuit in which palladium is dispersed inside the base film 1.
  • the base film 1 shown in FIG. 7 has a dispersed portion 3 in which palladium is dispersed and present.
  • the palladium content in the base film 1 by ICP mass spectrometry becomes 290 ppm or more in the dispersed portion 3.
  • the dispersion portion 3 is formed by introducing and dispersing palladium from the surface of the base film 1 into the inside of the base film 1. Palladium is introduced and dispersed substantially evenly from the interface of the base film 1 with the conductor layer 2 in the dispersed portion 3, and a part or all of the base film 1 is formed in the thickness direction with the interface with the conductor layer 2 as the base end. It is formed in layers having a substantially constant thickness so as to occupy. That is, the dispersed portion 3 may include a region from the interface of the base film 1 with the conductor layer 2 to a certain depth.
  • voids 10 are generated in the base film 1 as shown in FIGS. 8 to 10.
  • the void 10 is a cavity formed inside the base film 1.
  • the void 10 is formed in the vicinity of the interface 11 between the base film 1 and the conductor layer 2, and locally expands the surface of the base film 1 toward the conductor layer 2.
  • Voids 10 are scattered on the surface of the base film 1.
  • the void 10 is amorphous, but is generally formed in dots.
  • the cause of the void 10 is palladium that has penetrated into the base film 1 containing polyimide as a main component.
  • the palladium catalyst penetrates into the base film 1 during electroless plating. Gas is generated in the base film 1 when it penetrates into the base film 1 and a reduction reaction occurs due to the catalytic action of palladium. Due to the generation of gas, voids 10 are generated in the base film 1.
  • FIG. 8 is an enlarged cross-sectional view of a void generation portion in the substrate for a printed circuit according to a reference example.
  • the void 10 has a maximum width L in a plan view of the base film of about 1 ⁇ m to 10 ⁇ m.
  • the height H of the void 10 is approximately 0.1 ⁇ m to 5 ⁇ m.
  • a large number of voids 10 are confirmed in the base film of the substrate for the printed circuit according to the reference example.
  • voids 10 having a maximum width L of 5 ⁇ m or more are suppressed in a plan view.
  • the maximum width L of the void 10 according to the reference example and the void suppressed in the printed circuit substrate of the present disclosure is obtained by, for example, removing the conductor layer 2 of the manufactured printed circuit substrate by etching and using the base. It is measured by observing the surface of the film 1 with a fluorescence microscope. Further, the height H of the void 10 is measured, for example, by observing the surface of the base film 1 from which the conductor layer 2 has been removed with a laser microscope.
  • Void 10 is relatively small. Therefore, in a normal printed circuit in which the conductor width or the conductor spacing is sufficiently larger than that of the void, the presence of the void 10 is hardly a problem. However, when the printed circuit has a fine pattern, the conductor width or the conductor spacing is fine, so that the presence of the void 10 may cause a circuit defect. For example, if a conductive pattern having a conductor width equal to or smaller than the size of the void 10 is present directly above the void 10 shown in FIGS. 8 to 10, there is a possibility that the conduction pattern may be poorly conducted. Such a circuit defect is more likely to occur as the maximum width L of the void 10 is larger, and is more likely to occur when the height H of the void 10 is larger.
  • voids 10 are generated in the base film 1 and there is a possibility that a circuit defect may occur in the fine pattern print circuit.
  • the base material for a fine pattern print circuit is manufactured by the manufacturing method shown in FIG. 2, the generation of voids 10 can be suppressed.
  • a catalyst generated by electrolysis assist is used without using a metal catalyst such as palladium. Since the palladium that causes the generation of the void 10 does not exist, the generation of the void 10 in the base film 1 is suppressed.
  • a fine pattern print circuit is manufactured from a base material for a print circuit in which the void 10 is scarcely present, it is possible to suppress the occurrence of circuit defects.
  • the first, second, and third prototypes of the base material for the printed circuit were manufactured according to steps S11, S12, and S14 shown in FIG. Specifically, it was manufactured as follows. First, copper particles having an average particle diameter of 60 nm were dispersed in water as a solvent to prepare a conductive ink having a copper concentration of 26% by mass. Further, both sides of a polyimide film having an average thickness of 25 ⁇ m (Kapton “EN-S” of Toray DuPont Co., Ltd.) as an insulating base film were modified by alkaline treatment. The conductive ink is applied to both sides of the modified polyimide film, dried in the air, and then heated at 350 ° C. for 2 hours in a nitrogen atmosphere having an oxygen concentration of 100% by volume to form the conductive ink. The copper particles were fired to form a first conductor layer, which is a sintered layer having an average thickness of 0.15 ⁇ m.
  • step S14 electroless plating (step S14) including electrolysis assist (step S14-1) was performed using the electroless plating apparatus 100 shown in FIG.
  • electroless plating step S14
  • copper precipitated from the electroless copper plating solution by electrolysis assist was used as a catalyst for electroless plating without using palladium.
  • the electroless copper plating solution a solution containing 0.1 mol of nickel with respect to 100 mol of copper was used.
  • a second conductor layer having an average thickness of 0.4 ⁇ m was formed on each of the first conductor layers on both sides of the base film.
  • the formation of the third conductor layer was omitted, and a base material for a printed circuit in which the first conductor layer and the second conductor layer were formed on the base film was obtained.
  • the first, second, and third prototypes were all manufactured by the above manufacturing methods, but were manufactured by different production lines (plating liquid tanks).
  • the fourth prototype of the substrate for the printed circuit was manufactured according to steps S11, S12, S13, and S14A shown in FIG.
  • the process up to the production of the first conductor layer, which is the sintered layer of the metal particles, was carried out in the same manner as in the first, second and third prototypes.
  • step S13 In the production of the fourth prototype, after the formation of the first conductor layer, palladium was adsorbed on the first conductor layer as a pretreatment (step S13).
  • the catalyst solution a solution containing 50 mass ppm of palladium was used, and the palladium was adsorbed on the first conductor layer by immersing the solution at a liquid temperature of 40 ° C. for 120 seconds.
  • step S14A electroless plating (step S14A) using palladium as a catalyst was performed using the electroless plating apparatus 100 shown in FIG. 3 without performing electrolysis assist (step S14-1). .
  • the electroless copper plating solution the same one used for producing the first, second, and third prototypes was used.
  • a second conductor layer having an average thickness of 0.4 ⁇ m was formed on each of the first conductor layers on both sides of the base film.
  • the formation of the third conductor layer was omitted, and a second prototype of a substrate for a printed circuit in which the first conductor layer and the second conductor layer were formed on the base film was obtained.
  • the 5th prototype of the base material for the printed circuit is the one in which the 1st conductor layer is omitted from the 4th prototype.
  • the fifth prototype is similar to the fourth prototype. That is, the fifth prototype comprises a base film and a second conductor layer formed directly on the base film.
  • the production of the fifth prototype is performed by omitting the conductive ink adjusting step (step S11) and the conductive ink coating and firing step (step S12) in the manufacturing process of the fourth prototype from the manufacturing process of the fourth prototype. It was conducted.
  • electroless plating step S14A
  • step S14A electroless plating using palladium as a catalyst was performed using the electroless plating apparatus 100 shown in FIG.
  • the electrolysis assist step S14-1 is not performed.
  • the sixth prototype of the base material for a printed circuit is formed by replacing the first conductor layer in the first, second, and third prototypes with a sintered layer of metal particles and forming a vacuum-deposited layer.
  • the vacuum vapor deposition was carried out using a high vacuum vapor deposition apparatus RD-1400 manufactured by SANVAC with a purity of 4N copper at a vacuum degree of 5 ⁇ 10 -4 Pa or less.
  • the vacuum vapor deposition layer had a thickness of 100 nm.
  • the sixth prototype is similar to the first, second, and third prototypes.
  • the sixth prototype is formed by a base film, a first conductor layer which is a vacuum vapor deposition layer formed on the base film, and an electroless plating step (step S14) including an electrolysis assist step (step S14-1).
  • a second conductor layer formed is provided.
  • the palladium content of each prototype was measured by ICP mass spectrometry.
  • An ICPMS7700X manufactured by Agilent Technologies was used as the ICPMS analyzer.
  • the exposed polyimide portion (interface with the conductor layer 2) of the base film was cut off, and the cut out polyimide was completely decomposed by microwave in 8 mL of concentrated sulfuric acid. Ultrapure water was added to the liquid after total decomposition, and the volume was adjusted to 50 mL.
  • the amount of carbon dioxide released from the first prototype and the fourth prototype was measured in a high temperature state in order to evaluate that the thermal decomposition was suppressed.
  • the size of the first prototype used for the measurement was 20 ⁇ 20 mm (8 cm 2 on both sides).
  • thermal balance-mass spectrometer (TG-MS) was used for the measurement.
  • STA449 F5 Jupiter manufactured by NETZSCH and JMS-Q1500GC manufactured by JEOL Ltd. were used.
  • Helium was used as the measurement atmosphere gas.
  • the electron ionization method was used as the ionization method for the generated gas component.
  • the temperature was raised from room temperature (RT) to 100 ° C. at a rate of 10 ° C./min, then raised to 350 ° C. at a rate of 5 ° C./min, and held at 350 ° C. for 90 minutes. bottom.
  • the amount of carbon dioxide generated from each of the first prototype and the fourth prototype was measured when the product was held at 350 ° C. for 90 minutes.
  • a known amount of carbon dioxide was introduced into a thermal balance-mass spectrometer, and a calibration curve was created from the detected intensity. Then, the detection intensities of the first prototype and the fourth prototype at the time of measurement were converted into the amount of carbon dioxide generated using a calibration curve.
  • the amount of carbon dioxide generated when left at 350 ° C. for 90 minutes was 0.5 ⁇ g / cm 2 .
  • the amount of carbon dioxide generated when left at 350 ° C. for 90 minutes was 8.3 ⁇ g / cm 2 .
  • the amount of carbon dioxide generated when left at 350 ° C. for 90 minutes was 1 ⁇ g / cm 2 or less, the damage caused by electroless plating was suppressed, and the thermal decomposition was suppressed. You can see that there is.
  • the conductor layers of each of the first to sixth prototypes were etched to expose the surface of the base film. Etching was performed by immersing in an iron chloride-containing etching solution (specific gravity 1.33 g / cm 3 , free hydrochloric acid concentration 0.2 mol / L, temperature 45 ° C.) for 2 minutes. After soaking, it was washed with water and dried. The surface of the base film that appeared after being removed by etching was observed. To observe the surface of the base film, a metallurgical microscope BX51 manufactured by OLYMPUS was used, and an image was taken in a bright field.
  • an iron chloride-containing etching solution specific gravity 1.33 g / cm 3 , free hydrochloric acid concentration 0.2 mol / L, temperature 45 ° C.
  • the number N of voids per reference unit area D of 0.25 mm 2 was visually measured.
  • voids having a maximum width of less than 5 ⁇ m were not included in the measurement. That is, the measured voids have a maximum void width L of 5 ⁇ m or more and a height H of 1.5 ⁇ m or more in a metallurgical microscope image of the base film in a plan view.
  • the maximum width L of the void was obtained by applying image processing for extracting the void region to the metallurgical microscope image and measuring the maximum width of the extracted void region.
  • the area of the void was determined by counting the number of pixels in the extracted void region.
  • the height H was determined by scanning the surface of the base film with a laser microscope.
  • the number of voids per reference unit area D was obtained by converting the total number T of voids existing in the metallurgical microscope image into the number N of voids per reference unit area D. Specifically, since a region X of 0.02 mm 2 minutes on the surface of the base film appears in the metallurgical microscope image, the number N of voids per reference unit area D is set to T / (X /). It was obtained by the calculation of D).
  • the number N of voids per reference unit area D was three.
  • the maximum width L of the largest void was 6 ⁇ m, and the height H was 3 ⁇ m.
  • the number N of voids per reference unit area D was 9.
  • the maximum width L of the largest void was 8 ⁇ m
  • the height H was 4 ⁇ m.
  • Voids were scattered on the surface of the base film of the 4th prototype.
  • the number N of voids per reference unit area D was 76.
  • the maximum width L of the largest void was 8 ⁇ m, and the height H was 2 ⁇ m.
  • the number N of voids per reference unit area D was 135.
  • the maximum width L of the largest void was 25 ⁇ m, and the height H was 2.5 ⁇ m.
  • the number N of voids per reference unit area D was zero.
  • the number N of voids per reference unit area D was evaluated on a scale of A to D. Of these four stages, A or B is the better evaluation result. The evaluation results are shown below.
  • the number of voids N is 5 or less
  • B The number of voids N is 6 or more and 10 or less
  • C The number of voids N is 11 or more and 100 or less
  • D The number of voids N is 101 or more
  • the first, second, and third prototypes have a smaller number of voids than the fourth and fifth prototypes, they are suitable because they can suppress circuit defects in a printed circuit having a fine pattern. ..
  • the fifth prototype has a very large number of voids and a large size of voids, so that circuit defects are likely to occur frequently, which is disadvantageous.
  • the amount of Pd was 7 ppm or less in the first, second, third, and sixth prototypes in which electroless plating was performed by electrolysis assist. These are Pds unintentionally contained in each production line (plating liquid tank) and are inevitably introduced. On the other hand, the 4th prototype and the 5th prototype in which electroless plating was performed using a Pd catalyst were 291 ppm and 1485 ppm, respectively.
  • Adhesive strength is evaluated based on JIS-K-6854-2 (1999) "Adhesive-Peeling Adhesive Strength Test Method-2 Part: 180 Degree Peeling" to determine the peeling strength between the base film made of polyimide and the conductor layers. It was measured. Specifically, it was evaluated using a load cell 50N in the AGS-X series of desktop precision testing machines manufactured by Shimadzu Corporation.
  • Peeling strength is 9N / cm or more
  • the first and second prototypes have a small number of voids N per reference unit area D and are good (evaluation: A), and the adhesion is also very good (evaluation: A). As for the evaluation, it was determined that the evaluation was A (see Table 1).
  • the third prototype has a small number of voids N per reference unit area D and is good (evaluation: B), and also has good adhesion (evaluation: A). It is also evaluated as a comprehensive evaluation of the number of voids and adhesion. : B was determined (see Table 1).
  • the 4th prototype had low adhesion (evaluation: C) and a large number of voids (evaluation: C), so it was judged that the overall evaluation was evaluation: C (see Table 1).
  • the fifth prototype had a low adhesion (evaluation: D) and a very large number of voids (evaluation: D), so it was judged that the overall evaluation was evaluation: D (see Table 1).
  • the sixth prototype has a small number of voids N per reference unit area D and is very good (evaluation: A), but the adhesion is very low (evaluation: E), so the overall evaluation is evaluation: D. (See Table 1).
  • Base film 1A Location where voids do not exist 1B Location where voids exist 2 Conductor layer 3 Distributed portion 4 First conductor layer (sintered layer of metal particles, metal sintered layer) 5 Second conductor layer (electroless plating layer) 6 3rd conductor layer 7 4th conductor layer 8 Through hole 10 Void 11 Interface 100 Electroless plating device 101 Electroless plating treatment layer tank 102 Roll (1st pole) 103 Opposite pole (2nd pole) 105 Power supply 200 Base material for print circuit 300 Print circuit 110 Base film on which the first conductor layer is formed S11 Conductive ink preparation S12 Conductive ink application adjustment S13 Pretreatment S14 Electrolytic plating S14-1 Electric field assist S14A Electrolytic plating ( No electric field assist) S15 Heat treatment S16 Electroplating 2A, 2B, 2C Conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

開示のプリント回路用基板は、ポリイミドを主成分とするベースフィルムと、前記ベースフィルムの少なくとも一方の面側に形成された導体層とを備え、前記導体層は、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層とを有し、前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である。

Description

プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法
　本開示は、プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法に関する。本出願は、２０２０年１０月０９日出願の日本出願第２０２０‐１７１１７０号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　特許文献１は、ポリイミドを主成分とするベースフィルムと導電層とを備えたプリント回路用基材を開示している。
　特許文献１の導電層は、金属粒子を含む導電性インクの塗布及び焼成により形成される第１導電層と、第１導電層の一方の面側に無電解めっきにより形成される第２導電層と、を有する。
　特許文献１のプリント回路用基材の製造方法は、ベースフィルム上の一方の面側への導電性インクの塗布及び焼成により第１導電層を形成する工程と、第１導電層形成後に、パラジウムを触媒として無電解めっきを施すことにより、第１導電層の表面に第２導電層を形成する工程と、無電解めっき後に、熱処理によりベースフィルム中にパラジウム分散させる工程と、を備える。
　特許文献１において、無電解めっきにより第２導電層を形成する工程は、第１導電層にパラジウムを吸着させる工程と、第１導電層が形成された積層体を無電解めっき液に浸漬することで、第１導電層の表面に、第２導電層となる銅などの金属を析出させる工程と、を備える。
特開２０１６－１１９４２４号公報
　本開示のある側面は、プリント回路用の基材である。開示の基材は、ポリイミドを主成分とするベースフィルムと、前記ベースフィルムの少なくとも一方の面側に形成された導体層とを備え、前記導体層は、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層と、を有し、前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である。
　本開示の他の側面は、プリント回路である。開示のプリント回路は、ポリイミドを主成分とするベースフィルムと、前記ベースフィルムの少なくとも一方の面側に形成された導電パターンを備え、前記導電パターンは最小導体幅及び最小導体間隔を有し、前記最小導体幅及び前記最小導体間隔のいずれか一方又は両方が２０μｍ以下であり、前記導電パターンは、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層を含み、前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である。
　本開示の他の側面は、プリント回路用基材の製造方法である。開示の製造方法は、ポリイミドを主成分とするベースフィルムの一方の面側に、金属焼結層である第１導体層を形成する工程と、前記第１導体層上に、触媒を用いた無電解めっきにより第２導体層を形成する工程と、を備え、前記第２導体層を形成する工程は、無電解めっき液中の前記第１導体層に電位を印加する電解アシストによって前記無電解めっき液から前記触媒となる導体を前記第１導体層上に析出させることを含む。
図１は、実施形態に係るプリント回路用基材の概略断面図である。 図２は、実施形態に係るプリント回路用基材の製造方法を示すフローチャートである。 図３は、無電解めっき装置を示す概略平面図である。 図４は、プリント回路の概略断面図である。 図５は、ベースフィルムに含まれるスルーホールの内壁と周囲を示す概略断面図である。 図６は、参考例に係るプリント回路用基材の製造方法を示すフローチャートである。 図７は、参考例に係るプリント回路用基材の概略断面図である。 図８は、参考例に係るプリント回路用基材におけるボイド発生箇所の拡大断面図である。 図９は、図８に示す回路用基材からエッチングによって導体層を除去した後のベースフィルムの拡大断面図である。 図１０は、ベースフィルム表面におけるボイド発生箇所の拡大画像（模式図）である。
［本開示が解決しようとする課題］
　特許文献１のように無電解めっきにより導電層を形成すると、ポリイミドを主成分とするベースフィルム内にボイドが発生する。ボイドは、ベースフィルムの内部に生じる空洞である。ボイドは、ベースフィルムと導電層との界面近傍に形成され、ベースフィルム表面を局所的に膨張させる。
　本発明者らは、ベースフィルムに存在するボイドが、ファインパターンを有するプリント回路における回路不良の原因になることを見出した。ボイドは、数μｍ程度であって比較的小さい。このため、導電パターンの導体幅又は導体間隔がボイドに比べて十分に大きい通常のプリント回路の場合には、ボイドの存在はほとんど問題にならない。しかし、ファインパターンの場合、導体幅又は導体間隔が微細であるため、ボイドの存在によって回路不良が生じる。例えば、ボイドの大きさが、狭い導体幅と同程度かそれ以上である場合、ボイドにより膨張したベースフィルム表面上に導体が存在すると、導体が剥離し、導通不良が生じるおそれがある。また、導体の剥離により導体間の絶縁不良が生じるおそれもある。
　したがって、ポリイミドを主成分とするベースフィルムと無電解めっき層とを備えるファインパターンのプリント回路用の基板において、回路不良を抑制することが望まれる。
［本開示の効果］
　本開示によれば、ファインパターンを有するプリント回路の回路不良を抑制できる。
［本開示の実施形態の説明］
（１）実施形態に係るプリント回路用基材は、ポリイミドを主成分とするベースフィルムと、前記ベースフィルムの少なくとも一方の面側に形成された導体層とを備え、前記導体層は、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層と、を有し、前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である。特に、実施形態に係るプリント回路用基材が、ファインパターン（たとえば、最小導体幅及び最小導体間隔のいずれか一方又は両方が２０μｍ以下）のプリント回路に用いられたときに、回路不良を生じさせるおそれのあるボイドの数が少ないことで、ファインパターンのプリント回路における回路不良を抑制できる。ここでファインパターンとは、２０μｍ以下の最小導体幅と２０μｍ以下の最小導体間隔のうち両方又はいずれか一方を備える。
　以下、本明細書で記載する「ボイド」は、特に記載がない限り、ベースフィルム内における、ベースフィルムと導体層との界面近傍に形成されるボイドである。
（２）前記導体層は、前記無電解めっき層上に電気めっき層又は金属箔層をさらに有してもよい。前記無電解めっき層上に電気めっき層又は金属箔層をさらに有する。前記電気めっき層又は金属箔層を形成することにより、導体層全体の厚さの調整が容易かつ正確に行える。金属箔層は極薄金属箔層であってもよく、例えば、極薄銅箔層である。
（３）前記ボイドの数は、前記基準単位面積あたり５個以下であってもよい。ボイドの数がより少ないことにより、回路不良をより抑制できる。
（４）前記ベースフィルムはパラジウムを含まない。「ベースフィルムはパラジウムを含まない」とは、ベースフィルムにパラジウムを全く含まない、又はベースフィルムにパラジウムを実質的に含んでいないことをいう。「ベースフィルムにパラジウムを実質的に含んでいない」とは、ベースフィルムは、パラジウムが不可避的に含まれる含有量を除いて含んでいない。不可避的に含まれる含有量とは、例えば、導体層側のベースフィルム表面のポリイミドを切り出しＩＣＰ分析した結果である０．０５ｐｐｍ以上１０ｐｐｍ以下の含有量である。パラジウムを含まないことにより、ベースフィルムにおけるボイドの発生を抑制できる。
（５）前記ベースフィルムにおいて前記ボイドが存在しない箇所におけるベースフィルム表面に対する、前記ボイドが存在する箇所におけるベースフィルム表面の高さが、１．５μｍ以上であってもよい。ボイドの高さが１．５μｍ以上であると、ボイドによって回路不良が生じ易いが、前述のようにボイドの数が少ないことで、回路不良が適切に抑制される。ここで、ボイドの高さは、導体層が除去されたベースフィルムの表面をレーザ顕微鏡観察することによって計測される。
（６）実施形態に係るプリント回路は、ポリイミドを主成分とするベースフィルムと、前記ベースフィルムの少なくとも一方の面側に形成された導電パターンを備え、前記導電パターンは最小導体幅及び最小導体間隔を有し、前記最小導体幅及び前記最小導体間隔のいずれか一方又は両方が２０μｍ以下であり、前記導電パターンは、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層を含み、前記ベースフィルム内にいて、平面視の最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である。回路不良を生じさせるおそれのあるボイドの数が少ないことで、ファインパターンプリント回路における回路不良を抑制できる。
（７）実施形態に係るプリント回路は、前記最小導体幅及び前記最小導体間隔のいずれか一方又は両方が１５μｍ以下である。回路不良を生じさせるおそれのあるボイドの数が少ないことで、ファインパターンプリント回路における回路不良を抑制できる。
（８）前記ベースフィルムは、厚さ方向に貫通するスルーホールを備える。
（９）実施形態に係るプリント回路用基材の製造方法は、ポリイミドを主成分とするベースフィルムの一方の面側に、金属焼結層である第１導体層を形成する工程と、前記第１導体層上に、触媒を用いた無電解めっきにより第２導体層を形成する工程とを備え、前記第２導体層を形成する工程は、無電解めっき液中の前記第１導体層に電位を印加する電解アシストによって前記無電解めっき液から前記触媒となる導体を前記第１導体層上に析出させることを含む。
［本開示の実施形態の詳細］
　以下、本開示の実施形態の詳細を、図面を参照しつつ説明する。
［プリント回路用基材］
　図１に示すプリント回路用基材２００は、絶縁性を有するベースフィルム１と、このベースフィルム１の少なくとも一方の面側に積層される導体層２とを備える。プリント回路用基材２００の導体層２に、回路の導電パターンを形成することで、プリント回路３００が製造される。プリント回路３００は、例えば、フレキシブルプリント回路（ＦＰＣ）である。
［ベースフィルム］
　ベースフィルム１は、シート状の部材である。このベースフィルム１は、プリント回路用基材２００を用いて形成されるプリント回路３００において、導電パターンを支持する。
　実施形態において、ベースフィルム１の材料は、ポリイミドである。ベースフィルム１は、主成分がポリイミドであれば足り、他の成分を含んでいてもよい。ここでいう「主成分」とは、含有量が５０ｗｔ％以上である成分をいう。または「主成分」とは、含有されている成分のうち最も含有量が大きい成分をいう。導体層２の表面に形成される金属酸化物等との結合力が大きいという理由で、ポリイミドを用いてもよい。
　ベースフィルム１の厚さは、プリント回路用基材２００を利用するプリント回路３００によって設定されるものであり特に限定されないが、例えばベースフィルム１の平均厚さの下限としては、５μｍであってもよく、１２μｍであってもよい。一方、ベースフィルム１の平均厚さの上限としては、２ｍｍであってもよく、１．６ｍｍであってもよい。ベースフィルム１の平均厚さが５μｍに満たない場合、ベースフィルム１の強度が不十分となるおそれがある。逆に、ベースフィルム１の平均厚さが２ｍｍを超える場合、プリント回路３００の薄板化が困難となるおそれがある。
　上記ベースフィルム１には、導体層２を積層する側の表面に親水化処理を施してもよい。上記親水化処理は、例えばプラズマを照射して表面を親水化するプラズマ処理であってもよいし、アルカリ溶液で表面を親水化するアルカリ処理であってもよい。ベースフィルム１に親水化処理を施すことにより、導電性インクのベースフィルム１に対する表面張力が小さくなるので、導電性インクをベースフィルム１に均一に塗り易くなる。
［導体層］
　導体層２は、少なくとも、第１導体層４と、第２導体層５とを有する。導体層２は、第１導体層４と、第２導体層５と、この第２導体層５上に形成された第３導体層６をさらに有してもよい。第１導体層４は、金属粒子などの導体粒子を含む導電性インクの塗布及び焼成により形成される導体焼成層である。第１導体層４は、ベースフィルム１上に形成される。第２導体層５は、第１導体層４の一方の面側（ベースフィルム１と反対側）に無電解めっきにより形成される無電解めっき層である。第３導体層６は、例えば、第２導体層５の一方の面側（ベースフィルム１と反対側）に電気めっきにより形成される電気めっき層である。
　導体層２の厚さは、プリント回路用基材２００を用いてどのようなプリント回路３００を作成するかによって定められる。導体層２の平均厚さの下限としては、特に限定されないが、１μｍであってもよく、２μｍであってもよい。一方、導体層２の平均厚さの上限としては、特に限定されないが、１００μｍであってもよく、５０μｍであってもよい。導体層２の平均厚さが１μｍに満たない場合、導体層２が損傷し易くなるおそれがある。逆に、導体層２の平均厚さが１００μｍを超える場合、プリント回路３００の薄板化が困難となるおそれがある。
［第１導体層］
　第１導体層４は、金属焼結層である。金属焼結層は、例えば、金属粒子の焼結層である。第１導体層４は、例えば、金属粒子を含む導電性インクの塗布及び焼成により形成される。第１導体層４は、ベースフィルム１の一方の面に積層されている。プリント回路用基材２００では、導電性インクの塗布及び焼成により第１導体層４が形成されているので、ベースフィルム１の一方の面を容易に導電性の皮膜で覆うことができる。なお、導電性インク中の不要な有機物等を除去して金属粒子を確実にベースフィルム１の一方の面に固着させるため、第１導体層４は導電性インクの塗布後に焼成されることにより形成される。
　第１導体層４を形成する導電性インクは、導電性をもたらす導電性物質として金属粒子を含んでいる。本実施形態では、導電性インクとして、金属粒子と、その金属粒子を分散させる分散剤と、分散媒とを含むものを用いる。このような導電性インクを用いて塗布することで、微細な金属粒子による第１導体層４がベースフィルム１の一方の面に積層される。
　導電性インクに含まれる金属粒子を構成する金属は、特に限定されるものではないが、第１導体層４とベースフィルム１との間の密着力向上の観点より、その金属に基づく金属酸化物又はその金属酸化物に由来する基並びにその金属に基づく金属水酸化物又はその金属水酸化物に由来する基が生成されるものであるものであってよく、例えば銅、ニッケル、アルミニウム、金又は銀を用いることができる。この中でも、導電性がよく、ベースフィルム１との密着性に優れるため、銅を用いてもよい。
　導電性インクに含まれる金属粒子の平均粒子径の下限としては、１ｎｍであってもよく、３０ｎｍであってもよい。一方、上記金属粒子の平均粒子径の上限としては、５００ｎｍであってもよく、１００ｎｍであってもよい。上記金属粒子の平均粒子径が１ｎｍに満たない場合、導電性インク中での金属粒子の分散性及び安定性が低下するおそれがある。逆に、上記金属粒子の平均粒子径が５００ｎｍを超える場合、金属粒子が沈殿し易くなるおそれや、導電性インクを塗布した際に金属粒子の密度が均一になり難くなるおそれがある。
　第１導体層４の平均厚さの下限としては、０．０５μｍであってもよく、０．１μｍであってもよい。一方、上記第１導体層４の平均厚さの上限としては、２μｍであってもよく、１．５μｍであってもよい。上記第１導体層４の平均厚さが０．０５μｍに満たない場合、第１導体層４に切れ目が生じて導電性が低下するおそれがある。逆に、上記第１導体層４の平均厚さが２μｍを超える場合、導体層２の薄膜化が困難となるおそれや、第１導体層４の空孔に後述する第２導体層５形成時に金属を充填できず、第１導体層４ひいては導体層２の導電性及び強度が不十分となるおそれがある。
［第２導体層］
　第２導体層５は、無電解めっきにより第１導体層４の表面、つまりベースフィルム１と反対側の面に積層されている。このように第２導体層５が無電解めっきにより形成されているので、第１導体層４を形成する金属粒子間の空隙には第２導体層５の金属が充填されている。第１導体層４に空隙が残存していると、この空隙部分が破壊起点となって第１導体層４がベースフィルム１から剥離し易くなるが、この空隙部分に第２導体層５を構成する金属が充填されていることにより第１導体層４の剥離が抑制される。
　無電解めっきに用いる金属として、導通性のよい銅、ニッケル、銀等を用いることができるが、第１導体層４を形成する金属粒子に銅を使用する場合には、第１導体層４との密着性を考慮して、銅又はニッケルを用いてもよい。なお、無電解めっきに用いるめっき液は、ニッケル以外の金属を無電解めっきに用いる場合、めっき金属に加えてニッケル又はニッケル化合物を含有させたものを用いてもよい。
　無電解めっきにより形成する第２導体層５の平均厚さの下限としては、０．２μｍであってもよく、０．３μｍであってもよい。一方、無電解めっきにより形成する第２導体層５の平均厚さの上限としては、１μｍであってもよく、０．５μｍであってもよい。無電解めっきにより形成する第２導体層５の平均厚さが０．２μｍに満たない場合、第２導体層５が第１導体層４の空隙部分に十分に充填されず導電性が低下するおそれがある。逆に、無電解めっきにより形成する第２導体層５の平均厚さが１μｍを超える場合、無電解めっきに要する時間が長くなり生産性が低下するおそれがある。
［第３導体層］
　第３導体層６は、例えば、無電解めっきにより形成される第２導体層５の表面に、電気めっきにより積層して形成される。この場合の第３導体層６は、電気めっきにより形成される電気めっき層である。また、第３導体層６は、第２導体層５の表面に設けられた金属箔層であってもよい。金属箔層は極薄金属箔層であってもよく、例えば、極薄銅箔層である。金属箔層の厚さは、例えば、０．５μｍ以上１０μｍ以下である。このように、第２導体層５の表面に第３導体層６を積層することによって、導体層２の厚さの調整が容易かつ正確に行え、また比較的短時間でプリント回路３００を形成するのに必要な厚さの導体層を形成することができる。
　第３導体層６を形成する電気めっきに用いる金属として、導通性のよい銅、ニッケル、銀等を用いることができる。第３導体層６が極薄銅箔層である場合は、熱圧着等で接合させることで積層させることができる。
　第３導体層６の厚さは、必要とされる導体層２全体の厚さに応じて定められる。
［プリント回路用基材の製造方法］
　図２は、図１に示すプリント回路用基材の製造方法の手順を示している。
　実施形態において、プリント回路用基材の製造方法は、導電性インク調製工程（ステップＳ１１）と、導電性インク塗布焼成工程（ステップＳ１２）と、無電解めっき工程（ステップＳ１４）と、熱処理工程（ステップＳ１５）と、電気めっき工程（ステップＳ１６）と、を備える。
［調製工程（ステップＳ１１）］
　ステップＳ１１の調整工程では、金属粒子を含む導電性インクが調整される。調製工程では、分散媒に分散剤を溶解し、上述の金属粒子を分散媒中に分散させる。つまり、分散剤が金属粒子を取り囲むことで凝集を抑制して金属粒子を分散媒中に良好に分散させる。
なお、分散剤は、水又は水溶性有機溶媒に溶解した溶液の状態で反応系に添加することもできる。
　導電性インクの分散媒としては、水、高極性溶媒、又はこれらの２種若しくは３種以上を混合したものを使用することができ、中でも水を主成分とし、水と相溶する高極性溶媒を混合したものが好適に使用される。
　導電性インクに含まれる分散剤としては、当該プリント回路用基材の劣化防止の観点より、硫黄、リン、ホウ素、ハロゲン及びアルカリを含まないものであるとよい。このような分散剤としては、ポリエチレンイミン、ポリビニルピロリドン等のアミン系の高分子分散剤、ポリアクリル酸、カルボキシメチルセルロース等の分子中にカルボン酸基を有する炭化水素系の高分子分散剤、ポバール（ポリビニルアルコール）、スチレン－マレイン酸共重合体、オレフィン－マレイン酸共重合体、１分子中にポリエチレンイミン部分とポリエチレンオキサイド部分とを有する共重合体等の極性基を有する高分子分散剤等を挙げることができる。
［塗布焼成工程（ステップＳ１２）］
　ステップＳ１２の塗布焼成工程では、絶縁性を有するベースフィルム１の一方の面側への導電性インクの塗布及び焼成により第１導体層４が形成される。塗布焼成工程では、ステップＳ１１で調製した導電性インクをベースフィルム１の表面に塗布し、乾燥した後、加熱して焼成する。なお、導電性インクが塗布されるベースフィルム１の表面は、前述のアルカリ処理などの親水化処理が予め施されており、改質されている。
　金属粒子を分散させた導電性インクをベースフィルム１の一方の面に塗布する方法としては、スピンコート法、スプレーコート法、バーコート法、ダイコート法、スリットコート法、ロールコート法、ディップコート法等の従来公知の塗布法を用いることができる。
またスクリーン印刷、ディスペンサ等によりベースフィルム１の一方の面の一部のみに導電性インクを塗布するようにしてもよい。
　続いて、ベースフィルム１に塗布した導電性インク中の分散媒を蒸発させて、この導電性インクを乾燥する。
　導電性インクの乾燥方法としては、自然乾燥、加熱による乾燥、温風による乾燥等を適用することができる。但し、乾燥前の導電性インクにその表面を荒らすような強い風を当てないような方法とされる。
　さらに、乾燥した導電性インクを加熱することによって導電性インク中の分散媒を熱分解すると共に金属粒子を焼成し、第１導体層４を形成する。この焼成により、金属粒子が焼結状態又は焼結に至る前段階にあって相互に密着して固体接合したような状態となる。
このため、この導電性インク塗布焼成工程後の第１導体層４は、上記金属粒子の粒子間の隙間に相当する空孔を有するものとなり得る。
　上記焼成は、一定量の酸素が含まれる雰囲気下で行う。焼成時の雰囲気の酸素濃度の下限は、１体積ｐｐｍであり、１０体積ｐｐｍであってもよい。また、上記酸素濃度の上限としては、１０，０００体積ｐｐｍであり、１，０００体積ｐｐｍであってもよい。上記酸素濃度が１体積ｐｐｍに満たない場合、第１導体層４の界面近傍における金属酸化物の生成量が少なくなり、金属酸化物による第１導体層４とベースフィルム１との密着力の向上効果が十分に得られないおそれがある。一方、上記酸素濃度が１０，０００体積ｐｐｍを超える場合、金属粒子が過剰に酸化してしまい第１導体層４の導電性が低下するおそれがある。
　上記焼成の温度の下限としては、１５０℃であってもよく、２００℃であってもよい。また、上記焼成の温度の上限としては、５００℃であってもよく、４００℃であってもよい。上記焼成の温度が１５０℃未満になると、第１導体層４の界面低剥離強度近傍における金属酸化物の生成量が少なくなり、金属酸化物による第１導体層４とベースフィルム１との密着力の向上効果が十分に得られないおそれがある。一方、上記焼成の温度が５００℃を超えると、ベースフィルム１がポリイミド等の有機樹脂の場合にベースフィルム１が変形するおそれがある。
［無電解めっき工程（ステップＳ１４）］
　ステップＳ１４の無電解めっき工程では、無電解めっき液を用いて、無電解めっきを施すことにより、第１導体層４の表面及び第１導体層４の内部の空孔に金属を析出させることにより第２導体層５を形成する。なお、ステップＳ１４の無電解めっき工程の前に、第１導体層４が表面に形成されたベースフィルム１に対して、脱脂洗浄および酸洗処理がなされてもよい。
　無電解めっき液は、金属を析出させる。析出する金属としては、上述したように、銅、ニッケル、銀等が挙げられる。例えば銅を析出させる場合、無電解めっきで用いる銅めっき液として、微量のニッケルを含有する銅めっき液を用いる。ニッケル又はニッケル化合物を含有させた銅めっき液を用いることにより、低応力の第２導体層５を形成することができる。銅めっき液として、例えば１００モルの銅に対し０．１モル以上６０モル以下のニッケルを含有するものであってもよい。また、銅めっき液に、錯化剤、還元剤、ｐＨ調整剤等の他の成分を適宜配合させてもよい。
　ステップＳ１４の無電解めっき工程は、電解アシストによって無電解めっき液から触媒となる金属（導体）を第１導体層４上に析出させる工程（ステップＳ１４－１）を有する。ステップＳ１４の無電解めっき工程では、ステップＳ１４－１の電解アシストによって析出した金属（導体）を触媒として、無電解めっきによって第１導体層４の表面及び内部に金属（導体）を析出させる。一般的な無電解めっき工程ではパラジウムなどの触媒を付着させる前処理が必要であるが、ステップＳ１４の無電解めっき工程では無電解めっきから析出される金属を触媒として利用するため、パラジウムなどの触媒を付着させる前処理が不要である。一般的な無電解めっき工程で使用され得る触媒として、パラジウム以外では、例えば、白金（Ｐｔ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、クロム（Ｃｒ）、銀（Ａｇ），金（Ａｕ）がある。本開示のプリント回路用基材の製造方法により製造されプリント回路用基材２００は、ベースフィルム１において、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、クロム（Ｃｒ）、銀（Ａｇ），金（Ａｕ）のうち少なくとも一種が全く含有されていない、又は実質的に含有されていない。
　電解アシストは、無電解めっきの初期析出の際に、無電解めっき液による処理品（被めっき物）に電位を印加してめっきする手法である。電解アシストを行うことで、無電解めっき液を用いつつも、電気めっき（電解めっき）のように電気エネルギーを利用して、無電解めっき液から第１導体層４上に金属が析出する。つまり、電解アシストでは、無電解めっき液を用いて、通電によって、補助的に、めっきが行われる。実施形態に係る製造方法では、ステップＳ１４の無電解めっき工程の前に、無電解めっき液による処理品であるベースフィルム１１０は、その表面に第１導体層４が形成されており、導電性を有する。
電解アシストでは、無電解めっきの処理品が、第１導体層４により通電可能であることを利用し、電気エネルギーによって、無電解めっき液から金属を第１導体層４に析出させる。
　図３は、電解アシスト工程（ステップＳ１４－１）を含む電解めっき工程（ステップＳ１４）を行える無電解めっき装置１００の例を示している。無電解めっき装置１００は、無電解めっき液が入れられた無電解めっき処理槽１０１を備える。無電解めっき装置１００は、第１導体層４が形成されたベースフィルム１１０を、無電解めっき処理槽１０１へ搬送するローラ１０２を備える。第１導体層４が形成されたベースフィルム１１０は、ローラ１０２によって、無電解めっき処理槽１０１内へ搬送され、無電解めっき液に浸漬される。
　ローラ１０２は、導電性を有する材料、例えば、ＳＵＳによって構成されている。ローラ１０２は、直流電源１０５の負極に接続されており、第１導体層４が形成されたベースフィルム１１０に負電位を印加する。このようにローラ１０２は、無電解めっき処理槽１０１外において、第１導体層４に負電位を印加する第１電極として働く。また、無電解めっき処理槽１０１内には、対極１０３（第２電極）となるＴｉ板が設けられている。対極１０３は、直流電源１０５の正極に接続されており、無電解めっき液に正電位が印加される。
　第１導体層４に、第１電極としてのローラ１０２から負電位が印加されることで、無電解めっき液に浸漬された第１導体層４の電位が下がる。これにより、無電解めっき液から銅などの金属が、無電解めっき液に浸漬された第１導体層４上に析出する。電解アシストにより析出した金属は、無電解めっきのための触媒となる。このように、電解アシスト工程は、無電解めっきのための触媒を、第１導体層４に付着させる工程でもある。
　無電解めっき処理槽１０１では、電解アシストによって析出した金属を触媒として、無電解めっきが行われる。この無電解めっきにより、第１導体層４表面に金属を析出させることによって第２導体層５が形成されると同時に、第１導体層４内部の空孔内にも金属が析出することによって、第１導体層４が緻密化される。この第１導体層４の緻密化によって、第１導体層４の導電性が向上するだけでなく、ベースフィルム１に対する第１導体層４の密着面積が増加することにより、この第１導体層４ひいては導体層２のベースフィルム１からの剥離強度が増大する。
　ステップＳ１４の無電解めっき工程では、第１導体層４が形成されたベースフィルム１１０が無電解めっき液に浸漬されると、瞬時に、第１導体層４の表面に電解アシストによるめっきが形成され、その後、無電解めっき液による無電解めっきが形成される。このため、無電解めっき液が、ベースフィルム１に侵入することが抑制される。この結果、無電解めっき液がベースフィルム１に与えるダメージを抑制できる。ベースフィルム１に与えるダメージを抑制することでベースフィルム１の熱分解が抑制される。このように、ベースフィルム１に電解アシストによるめっきが形成されていることで、ベースフィルム１に無電解めっきが施されていても、無電解めっきによるダメージが抑制されて、熱分解が抑制されたベースフィルム１が得られる。
　なお、ステップＳ１４の無電解めっき工程の後には、後酸洗処理が行われてもよい。
［熱処理工程（ステップＳ１５）］
　図２に戻り、無電解めっき工程後に、ステップＳ１５の熱処理工程が行われる。熱処理工程における処理温度の下限としては、１５０℃であってもよく、２００℃であってもよい。一方、熱処理工程における処理温度の上限としては、５００℃であってもよく、４００℃であってもよい。熱処理工程における熱処理時間の下限としては、１５分であってもよく、３０分であってもよい。一方、熱処理工程における熱処理時間の上限としては、７２０分であってもよく、３６０分であってもよい。
［電気めっき工程（ステップＳ１６）］
　ステップＳ１６の電気めっき工程では、ステップＳ１４の無電解めっき工程において形成した第２導体層５の表面に電気めっきにより金属をさらに積層することによって、第３導体層６を形成する。このとき、第１導体層４の内部に残る空孔に電気めっきにより金属を充填することで第１導体層４をより緻密化し、第１導体層４のベースフィルム１からの剥離強度をさらに増大させる。この電気めっき工程により、導体層２の厚さを所望の厚さまで、容易かつ確実に成長させられる。
　この電気めっき工程における電気めっきの具体的方法としては、公知の電気めっき方法を適用することができる。なお、電気めっき工程（ステップＳ１６）の代わりに、極薄銅箔の熱圧着を実施することができる。この場合、第３導体層６として極薄銅箔層が形成される。
［プリント回路］
　プリント回路３００は、図１に示す上記プリント回路用基材２００に導電パターンを形成する回路パターン形成加工を施すことにより製造される。
　図４はプリント回路３００を示す。ベースフィルム１上に、導電パターン２Ａ，２Ｂ，２Ｃが形成される。実施形態に係るプリント回路３００における導電パターン２Ａ，２Ｂ，２Ｃは、ファインパターンであり、非常に小さい最小導体幅Ｗと、同じく非常に小さい最小導体間隔Ｓと、を有する。ここで、最小導体幅Ｗは、導電パターン２Ａ，２Ｂ，２Ｃに含まれる導体幅のうち、最小のものをいう。また、最小導体間隔は、導電パターン２Ａ，２Ｂ，２Ｃで形成される導体間の間隔のうち、最小のものをいう。
　最小導体幅Ｗは、２０μｍ以下であってもよく、１５μｍ以下であってもよく、１０μｍ以下であってもよい。また、最小導体間隔Ｓは、２０μｍ以下であってよく、１５μｍ以下であってもよく、１０μｍ以下であってもよい。最小導体幅及び最小導体間隔のいずれか一方が、上記数値であれば足りるが、最小導体幅及び最小導体間隔の両方が、上記数値であってもよい。
　導電パターン２Ａ，２Ｂ，２Ｃそれぞれは、ベースフィルム１の上に、導体層２を備える。導体層２は、第１導体層４、第１導体層の上に第２導体層５を備える。第２の導体層５の上にさらに第３の導体層６を備えてもよい。導電パターン２Ａ，２Ｂ，２Ｃそれぞれは、導体層２の上にさらなる１又は複数の第４導体層７を備えてもよい。ベースフィルム１は、厚さ方向に貫通するスルーホールを備えてもよい。図５は、スルーホールを備えた場合の、スルーホール内壁と周囲を示す概略断面図である。
［プリント回路の製造方法］
　回路パターン形成加工は、例えば、サブトラクティブ法又はセミアディティブ法である。
　サブトラクティブ法では、プリント回路用基材２００の一方の面に、感光性のレジストを被覆形成し、露光、現像等によりレジストに対して導電パターンに対応するパターニングを行う。続いて、パターニングしたレジストをマスクとしてエッチングにより導電パターン以外の部分の導体層２を除去する。そして最後に、残ったレジストを除去することにより、図１の当該プリント回路用基材２００の導体層２の残された部分から形成される導電パターンを有する当該プリント回路３００が得られる。
　セミアディティブ法では、プリント回路用基材２００の一方の面に、感光性のレジストを被覆形成し、露光、現像等によりレジストに対して導電パターンに対応する開口をパターニングする。続いて、パターニングしたレジストをマスクとしてめっきを行うことにより、このマスクの開口部に露出している導体層２に選択的に導体層を積層する。その後、レジストを剥離してからエッチングにより上記導体層の表面及び導体層が形成されていない導体層２を除去することにより、図１の当該プリント回路用基材２００の導体層２の残された部分にさらなる導体層が積層されて形成される導電パターンを有する当該プリント回路が得られる。
　図２の製造方法により製造されたプリント回路用基材２００におけるベースフィルム１はパラジウムを含まない。これは、図２の製造方法では、ステップＳ１４の無電解めっきのための触媒としてのパラジウムを付着させる工程がないためである。「ベースフィルムはパラジウムを含まない」とは、ベースフィルムにパラジウムを全く含まない、又はベースフィルムにパラジウムを実質的に含んでいないことをいう。「ベースフィルムにパラジウムを実質的に含んでいない」とは、ベースフィルムに、パラジウムは不可避的に含まれる含有量を除いて含まれていない。不可避的に含まれる含有量とは、例えば、導体層側のベースフィルム表面のポリイミドを切り出しＩＣＰ分析した結果である０．０５ｐｐｍ以上１０ｐｐｍ以下の含有量である。
　ベースフィルム１においてパラジウムを含まないことにより、ベースフィルム１におけるボイド（図８から図１０参照）の発生を抑制できる。ボイドの発生については、後述の参考例に係るプリント回路用基材の製造方法の説明において詳述する。
　図２の製造方法により製造されたプリント回路用基材２００におけるベースフィルム１は、ベースフィルム１内に発生する、ボイドの数が、ベースフィルム表面における０．２５ｍｍ２の基準単位面積Ｄあたり１０個以下である。基準単位面積Ｄあたりのボイドの数は、５個以下であってもよく、１個以下であってもよい。ボイドの数はゼロであるのが好適である。
　ボイドは、ベースフィルムの平面視におけるボイド最大幅Ｌ（図８及び図９参照）が、５μｍ以上１０μｍ以下であってよい。最大幅Ｌが５μｍ以上１０μｍ以下であるボイドは、上記のようなファインパターンにおいて回路不良を生じさせ易いが、上記ボイドが基準単位面積Ｄあたり１０個以下であることで、回路不良の発生確率を十分に抑えることができる。
　なお、ボイドの最大幅Ｌは、最小導体幅Ｗの１／４倍以上であってもよく、最小導体間隔Ｓの１／４倍以上であってよい。また、ボイドの最大幅Ｌは、最小導体幅Ｗの１／２倍以下であってもよく、最小導体間隔Ｓの１／２倍以下であってよい。ボイドの最大幅Ｌがこの程度に大きいと、ファインパターンにおいて回路不良を生じさせ易いが、上記ボイドが基準単位面積Ｄあたり１０個以下であることで、回路不良の発生確率を十分に抑えることができる。
　ボイドの面積は、２０μｍ２以上１００μｍ２以下であってよい。この程度に大きいと、ファインパターンにおいて回路不良を生じさせ易いが、上記ボイドが基準単位面積Ｄあたり１０個以下であることで、回路不良の発生確率を十分に抑えることができる。
　また、ボイドは、高さＨ（図８及び図９参照）が、１．５μｍ以上で５μｍ以下あってよい。高さＨが大きいボイドは、回路不良の原因になり易い。図９に示すように、高さＨは、ベースフィルムにおいてボイドが存在しない箇所１Ａにおけるベースフィルム表面に対する、ボイドが存在する箇所１Ｂにおけるベースフィルム表面の高さとして定義される。なお、図９は、図８のプリント回路用基材２００から、エッチングによって導体層２を除去した後のベースフィルムの断面を示している。ベースフィルムにおいてボイドが存在しない箇所１Ａとしては、ベースフィルム表面において最も高さが低い箇所を選択すればよい。高さＨは、レーザ顕微鏡によってベースフィルム表面を走査することで求めることができる。
［参考例に係るプリント回路用基材の製造方法］
　図６は、参考例に係るプリント回路用基材の製造方法の手順を示している。図６に示す製造方法が、図２に示す製造方法と異なる点は、無電解めっき工程の前に前処理工程（ステップＳ１３）が行われることと、無電解めっき工程において電解アシストが行われない点である。なお、図６に示す製造方法において、導電性インク調製工程（ステップＳ１１）、導電性インク塗布焼成工程（ステップＳ１２）、電気めっき工程（ステップＳ１６）は、図２に示す製造方法と同様である。以下では、図６に示す、前処理工程（ステップＳ１３）、無電解めっき工程（ステップＳ１４Ａ）、熱処理工程（ステップＳ１５）について説明する。
［前処理工程（ステップＳ１３）］
　ステップＳ１３の前処理工程では、第１導体層４に、無電解めっきにおける触媒となる例えばパラジウムが吸着される。前処理工程では、第１導体層４を、パラジウムを含む触媒溶液に接触させることによりパラジウムイオンを吸着させ、このパラジウムイオンを金属パラジウムに還元する。この触媒溶液のパラジウム濃度としては、例えば２０質量ｐｐｍ以上１０００質量ｐｐｍ以下とすることができる。
　浸漬時の触媒溶液の温度の下限としては、浸漬時間にもよるが、３０℃であってもよく、４０℃であってもよい。一方、浸漬時の触媒溶液の温度の上限としては、７０℃であってもよく、６０℃であってもよい。
　触媒溶液への浸漬時間の下限としては、触媒溶液の温度にもよるが、１分であってもよく、２分であってもよく、３分であってもよい。一方、触媒溶液への浸漬時間の上限としては、１０分であってもよく、７分であってもよく、５分であってもよい。
［無電解めっき工程（ステップＳ１４Ａ：電解アシスト無）］
　ステップＳ１４Ａの無電解めっき工程では、ステップＳ１３の前処理工程にて第１導体層４に吸着されたパラジウムを触媒として、第１導体層４の表面及び内部に金属を析出させる。参考例に係る製造方法では、パラジウムが触媒として用いられるため、電解アシストは行われない。
　ステップＳ１４Ａの無電解めっき工程では、無電解めっき液を用いて、無電解めっきを施すことにより、第１導体層４の表面及び第１導体層４の内部の空孔に金属を析出させることにより第２導体層５を形成する。なお、ステップＳ１４の無電解めっき工程の前に、第１導体層４が表面に形成されたベースフィルム１に対して、脱脂洗浄および酸洗処理がなされてもよい。
　パラジウムは、無電解めっき時に、ベースフィルム１内に侵入する。また、無電解めっき液は、第１導体層４を通って、ベースフィルム１に侵入する。
［熱処理工程（ステップＳ１５）］
　図６に示すステップＳ１５の熱処理工程は、図２に示す熱処理工程と同様に行われる。
ただし、熱処理によって、導体層２のベースフィルム１との界面近傍に存在するパラジウムのベースフィルム１内の侵入が促進される。
　図７は、ベースフィルム１の内部にパラジウムが分散したプリント回路用基材を示している。図７に示すベースフィルム１は、その中にパラジウムが分散して存在する分散部分３を有する。図６に示す参考例の製造方法の場合、分散部分３において、ＩＣＰ質量分析によるベースフィルム１中のパラジウム含有量が２９０ｐｐｍ以上になる。
　分散部分３は、ベースフィルム１の表面からベースフィルム１の内部にパラジウムが導入及び分散されて形成される。この分散部分３は、ベースフィルム１の導体層２との界面からパラジウムが略均等に導入及び分散され、導体層２との界面を基端として厚さ方向にベースフィルム１の一部又は全部を占めるよう、略一定の厚さを有する層状に形成される。つまり、分散部分３は、ベースフィルム１の導体層２との界面から一定の深さまでの領域を含んでもよい。
　参考例に係る製造方法によってプリント回路用基材を製造すると、図８から図１０に示すように、ベースフィルム１内にボイド１０が発生する。ボイド１０は、ベースフィルム１の内部に生じる空洞である。ボイド１０は、ベースフィルム１と導体層２との界面１１近傍に形成され、ベースフィルム１表面を導体層２側へ局所的に膨張させる。ボイド１０は、ベースフィルム１表面において散点的に発生する。ボイド１０は、不定形であるが、概ね点状に形成される。
　本発明者らは、ボイド１０の発生原因が、ポリイミドを主成分とするベースフィルム１内に侵入したパラジウムにあることを見出した。パラジウム触媒は、無電解めっき時にベースフィルム１に侵入する。ベースフィルム１内に侵入しパラジウムの触媒作用で還元反応が生じた際にベースフィルム１内でガスが発生する。ガスの発生により、ベースフィルム１内にボイド１０が発生する。
　図８は、参考例に係るプリント回路用基材におけるボイド発生箇所の拡大断面図である。参考例において、ボイド１０は、ベースフィルム平面視における最大幅Ｌが、概ね、１μｍから１０μｍ程度である。また、ボイド１０は、高さＨが、概ね、０．１μｍから５μｍである。参考例に係るプリント回路用基材のベースフィルム内においてボイド１０が多数確認される。一方で、本開示のプリント回路用基材のベースフィルム１において、平面視において最大幅Ｌが５μｍ以上のボイド１０が抑制されている。ここで、参考例にかかるボイド１０及び本開示のプリント回路用基材において抑制されているボイドの最大幅Ｌは例えば、製造されたプリント回路用基材の導体層２をエッチングによって除去し、ベースフィルム１の表面を蛍光顕微鏡観察することによって計測される。また、ボイド１０の高さＨは、例えば、導体層２が除去されたベースフィルム１の表面をレーザ顕微鏡観察することによって計測される。
　ボイド１０は、比較的小さい。このため、導体幅又は導体間隔がボイドに比べて十分に大きい通常のプリント回路であれば、ボイド１０の存在はほとんど問題にならない。しかし、プリント回路がファインパターンを有する場合、導体幅又は導体間隔が微細であるため、ボイド１０の存在によって回路不良が生じるおそれがある。例えば、図８から図１０に示すボイド１０の直上に、ボイド１０の大きさと同程度又はそれ以下の導体幅の導電パターンが存在すると、導電パターンの導通不良が生じるおそれがある。このような回路不良は、ボイド１０の最大幅Ｌが大きいほど生じ易く、ボイド１０の高さＨが大きいとより生じ易い。
　このように、図６に示す参考例に係る製造方法によってファインパターンプリント回路用基材を製造すると、ベースフィルム１にボイド１０が発生し、ファインパターンプリント回路に回路不良を生じさせるおそれがある。これに対して、図２に示す製造方法によってファインパターンプリント回路用基材を製造すると、ボイド１０の発生を抑制できる。
図２に示す製造方法では、無電解メッキ工程において、パラジウム等の金属触媒を用いずに、電解アシストにより生じた触媒を用いる。ボイド１０の発生原因となるパラジウムが存在しないため、ベースフィルム１におけるボイド１０の発生が抑制される。ボイド１０がほとんど存在しないプリント回路用基材からファインパターンプリント回路を製造すると、回路不良の発生を抑えることができる。
　以下、プリント回路用基材を試作した結果を説明する。
［第１、第２、第３試作品（電解アシスト有：銅触媒）］
　プリント回路用基材の第１、第２、第３試作品は、図２に示すステップＳ１１，Ｓ１２，Ｓ１４に従って製造された。具体的には、次の要領で製造された。まず、平均粒子径が６０ｎｍの銅粒子を溶媒の水に分散させ、銅濃度が２６質量％の導電性インクを調製した。また、絶縁性を有するベースフィルムとして平均厚さ２５μｍのポリイミドフィルム（東レ・デュポン株式会社のカプトン「ＥＮ－Ｓ」）の両面をアルカリ処理により改質した。改質されたポリイミドフィルムの両面に上記導電性インクを塗布し、大気中で乾燥した後、酸素濃度が１００体積ｐｐｍの窒素雰囲気中において３５０℃で２時間加熱することにより上記導電性インク中の銅粒子を焼成して平均厚さ０．１５μｍの焼結層である第１導体層を形成した。
　次に、図３に示す無電解めっき装置１００を用いて、電解アシスト（ステップＳ１４－１）を含む無電解めっき（ステップＳ１４）を行った。第１、第２、第３試作品の製造では、無電解めっきのための触媒として、パラジウムは用いずに、電解アシストにより無電解銅めっき液から析出した銅を用いた。無電解銅めっき液としては、銅１００モルに対してニッケル０．１モルを含有するものを用いた。無電解めっきによって、ベースフィルム両面の第１導体層上それぞれに、平均厚さ０．４μｍの第２導体層を形成した。第３導体層の形成は省略し、ベースフィルム上に第１導体層及び第２導体層が形成されたプリント回路用基材を得た。第１、第２，第３試作品は、全て上記の製造方法により製造したが、それぞれ異なる製造ライン（めっき液槽）により製造した。
［第４試作品（電解アシスト無：パラジウム触媒）］
　プリント回路用基材の第４試作品は、図６に示すステップＳ１１，Ｓ１２，Ｓ１３，Ｓ１４Ａに従って製造された。第４試作品の製造において、金属粒子の焼結層である第１導体層を製造するところまでは、第１、第２，第３試作品と同様に行われた。
　第４試作品の製造においては、第１導体層の形成後、前処理（ステップＳ１３）として、パラジウムを第１導体層に吸着させた。触媒溶液として、パラジウムを５０質量ｐｐｍ含有するものを用い、液温４０℃で１２０秒間浸漬することにより、第１導体層にパラジウムを吸着させた。
　第４試作品の製造においては、図３に示す無電解めっき装置１００を用いて、電解アシスト（ステップＳ１４－１）を行うことなく、パラジウムを触媒とする無電解めっき（ステップＳ１４Ａ）を行った。無電解銅めっき液としては、第１、第２、第３試作品の製造に用いたものと同じものを用いた。無電解めっきによって、ベースフィルム両面の第１導体層上それぞれに、平均厚さ０．４μｍの第２導体層を形成した。第３導体層の形成は省略し、ベースフィルム上に第１導体層及び第２導体層が形成されたプリント回路用基材の第２試作品を得た。
［第５試作品］
　プリント回路用基材の第５試作品は、第４試作品から第１導体層を省略したものである。その他の点において、第５試作品は、第４試作品と同様である。すなわち、第５試作品は、ベースフィルムと、ベースフィルム上に直接形成された第２導体層を備える。第５試作品の製造は、第４試作品の製造工程から、第４試作品の製造工程における導電インク調整工程（ステップＳ１１）及び導電性インク塗布焼成工程（ステップＳ１２）を、省略することによって行われた。なお、第２導体層の形成には、図３に示す無電解めっき装置１００を用いて、パラジウムを触媒とする無電解めっき（ステップＳ１４Ａ）を行った。ただし、第５試作品の製造において、電解アシスト（ステップＳ１４－１）は行っていない。
［第６試作品］
　プリント回路用基材の第６試作品は、第１、第２、第３試作品における第１導体層を、金属粒子の焼結層に替えて、真空蒸着層によって構成したものである。真空蒸着は、ＳＡＮＶＡＣ社製、高真空蒸着装置ＲＤ－１４００を用いて、純度４Ｎの銅を真空度５×１０－４Ｐａ以下で行った。真空蒸着層は厚さ１００ｎｍとした。その他の点において、第６試作品は、第１、第２、第３試作品と同様である。すなわち、第６試作品は、ベースフィルムと、ベースフィルム上に形成された真空蒸着層である第１導体層と、電解アシスト工程（ステップＳ１４－１）を含む無電解めっき工程（ステップＳ１４）によって形成された第２導体層と、を備える。
［パラジウム含有率の測定］
　試作品それぞれについて、ＩＣＰ質量分析によりパラジウム含有量を測定した。ＩＣＰＭＳ分析装置としてアジレントテクノロジー社製 ＩＣＰＭＳ７７００Ｘを使用した。前処理としては、ベースフィルムのポリイミド露出部分（導体層２との界面）を切り取り、切り出したポリイミドを濃硫酸８ｍＬ中でマイクロウェーブにて全分解した。全分解後の液に超純水を加え５０ｍＬに定容した。
［二酸化炭素発生量の測定］
　電解アシストを用いた第１試作品は、熱分解が抑制されていることを評価するため、高温状態において第１試作品及び第４試作品から放出される二酸化炭素の量を測定した。測定に用いた第１試作品のサイズは、２０×２０ｍｍ（両面で８ｃｍ２）とした。
　測定には、熱天秤－質量分析装置(ＴＧ－ＭＳ)を用いた。熱天秤－質量分析装置としては、ＮＥＴＺＳＣＨ製 ＳＴＡ４４９ Ｆ５ Ｊｕｐｉｔｅｒと日本電子製ＪＭＳ－Ｑ１５００ＧＣとを用いた。測定雰囲気ガスとして、ヘリウムを用いた。発生ガス成分のイオン化法としては、電子イオン化法を用いた。温度条件としては、室温（Ｒ．Ｔ．）から、１０℃／ｍｉｎの速度で１００℃まで昇温し、その後、５℃／ｍｉｎの速度で３５０℃まで昇温し、３５０℃で９０分保持した。３５０℃で９０分保持したときに、第１試作品及び第４試作品それぞれから発生した二酸化炭素量を測定した。なお、二酸化炭素発生量の計算は、既知量の二酸化炭素を熱天秤－質量分析装置に導入し、その検出強度から検量線を作成した。そして、第１試作品及び第４試作品それぞれの測定時の検出強度から検量線を用いて二酸化炭素発生量に換算した。
　第１試作品では、３５０℃で９０分置いた際の二酸化炭素発生量は、０．５μｇ／ｃｍ２であった。また、第４試作品では、３５０℃で９０分置いた際の二酸化炭素発生量は、８．３μｇ／ｃｍ２であった。このように、第１試作品では、３５０℃で９０分置いた際の二酸化炭素発生量を１μｇ／ｃｍ２以下にできており、無電解めっきによるダメージが抑制されて、熱分解が抑制されていることがわかる。
［試作品の観察結果］
　第１から第６試作品それぞれの導体層にエッチングを施し、ベースフィルム表面を露出させた。エッチングは、塩化鉄含有エッチング液(比重１．３３ｇ／ｃｍ３、遊離塩酸濃度０．２ｍｏｌ／Ｌ、温度４５℃)に２分間浸漬することにより行われた。浸漬後、水洗及び乾燥をした。エッチングにより除去して現れたベースフィルム表面を観察した。ベースフィルム表面の観察には、ＯＬＹＭＰＵＳ社製の金属顕微鏡ＢＸ５１を用い、明視野にて撮像した。
　金属顕微鏡画像において、０．２５ｍｍ２の基準単位面積Ｄあたりのボイドの数Ｎを目視にて計測した。ここで、最大幅が５μｍ未満のボイドは計測対象としなかった。つまり、計測したボイドは、ベースフィルムを平面視した金属顕微鏡画像において、ボイド最大幅Ｌが、５μｍ以上であり、高さＨが、１．５μｍ以上であるものとした。
　ボイドの最大幅Ｌは、ボイド領域を抽出する画像処理を金属顕微鏡画像に施し、抽出されたボイド領域の最大幅を計測することによって求めた。また、ボイドの面積は、抽出されたボイド領域の画素数をカウントすることによって求めた。高さＨは、レーザ顕微鏡によってベースフィルム表面を走査することで求めた。
　基準単位面積Ｄあたりのボイドの数は、金属顕微鏡画像中に存在するボイドの総数Ｔを、基準単位面積Ｄあたりのボイドの数Ｎに換算することで求めた。具体的には、金属顕微鏡画像には、ベースフィルム表面の０．０２ｍｍ２分の広さＸの領域が現れていることから、基準単位面積Ｄあたりのボイドの数Ｎを、Ｔ／（Ｘ／Ｄ）の演算によって求めた。
　第１試作品のベースフィルム表面には、最大幅が５μｍ以上のボイドは観察されなかった。つまり、第１試作品において、基準単位面積Ｄあたりのボイドの数Ｎは０であった。
　第２試作品において、基準単位面積Ｄあたりのボイドの数Ｎは３個であった。第２試作品において確認されたボイドのうち最大のボイドの最大幅Ｌは６μｍであり、高さＨは、３μｍであった。
　第３試作品において３、基準単位面積Ｄあたりのボイドの数Ｎは９個であった。第３試作品において確認されたボイドのうち最大のボイドの最大幅Ｌは８μｍであり、高さＨは、４μｍであった。
　第４試作品のベースフィルム表面には、ボイドが散点的に存在していた。第４試作品において、基準単位面積Ｄあたりのボイドの数Ｎは７６個であった。第４試作品において確認されたボイドのうち最大のボイドの最大幅Ｌは８μｍであり、高さＨは、２μｍであった。
　第５試作品において、基準単位面積Ｄあたりのボイドの数Ｎは１３５個であった。
第５試作品において確認されたボイドのうち最大のボイドの最大幅Ｌは、２５μｍであり、高さＨは、２．５μｍであった。
　第６試作品において、基準単位面積Ｄあたりのボイドの数Ｎはゼロであった。
　基準単位面積Ｄあたりのボイドの数ＮをＡ～Ｄの４段階で評価した。これら４段階のうち、評価結果としては、Ａ又はＢが良好である。評価結果を以下に示す。
Figure JPOXMLDOC01-appb-T000001
　Ａ：ボイド数Ｎが５個以下である
　Ｂ：ボイド数Ｎが６個以上１０個以下である
　Ｃ：ボイド数Ｎが１１個以上１００個以下である
　Ｄ：ボイド数Ｎが１０１個以上である
　第１、第２、第３試作品は、第４試作品及び第５試作品に比べて、ボイドの数が少ないため、ファインパターンを有するプリント回路における回路不良を抑制することができ好適である。特に、第５試作品は、ボイドの数が非常に多く、ボイドのサイズも大きいため、回路不良が多発し易く、不利である。
［Ｐｄ量の評価］
　Ｐｄ量は、電解アシストにより無電解めっきを実施した第１、第２，第３、第６試作品において、７ｐｐｍ以下であった。これらは、各製造ライン（めっき液槽）に意図せず含まれるＰｄであり、不可避的に導入されたものである。一方、Ｐｄ触媒を使用して無電解めっきを実施した第４試作品、第５試作品は、それぞれ２９１ｐｐｍ、１４８５ｐｐｍであった。
［試作品の密着力の評価］
　第１から第６試作品それぞれの第２導体層上に、電気銅めっきにより、平均厚さ２０μｍの電気銅めっき層を形成したものを、密着力の評価表のサンプルとした。密着力の評価は、ＪＩＳ－Ｋ－６８５４－２（１９９９）「接着剤－はく離接着強さ試験方法－２部：１８０度はく離」に準拠してポリイミドからなるベースフィルム及び導体層間の剥離強度を測定した。具体的には、島津製作所製卓上精密試験機ＡＧＳ―Ｘシリーズにおいてロードセル５０Ｎを用いて評価した。測定条件は、ストローク長５０ｍｍ、速度５０ｍｍ/ｍｉｎで口出しをした銅箔側をつかんで１８０度ピールを実施した。測定結果を、ストローク長１０～５０ｍｍの範囲の平均を剥離強度として算出した。得られた測定結果に基づいて、ベースフィルム及び導体層間の密着力を以下のＡ～Ｅの５段階で評価した。これら５段階のうち、評価結果としては、Ａ又はＢが良好である。評価結果を表１に示す。
　Ａ：剥離強度が９Ｎ／ｃｍ以上である
　Ｂ：剥離強度が７Ｎ／ｃｍ以上９Ｎ／ｃｍ未満である
　Ｃ：剥離強度が５Ｎ／ｃｍ以上７Ｎ／ｃｍ未満である
　Ｄ：剥離強度が３Ｎ／ｃｍ以上５Ｎ／ｃｍ未満である
　Ｅ：剥離強度が３Ｎ／ｃｍ未満である
［ボイド数と密着力の総合評価］
　ボイド数と密着力の総合評価を、Ａ～Ｄの４段階で行った。Ａが最もよく、Ｂ，Ｃ，Ｄの順で評価が低くなる。
　第１、第２試作品は、基準単位面積Ｄあたりのボイド数Ｎが少なく良好（評価：Ａ）であるとともに、密着力も非常に良好（評価：Ａ）であり、ボイド数と密着力の総合評価としても、評価：Ａであると判定された（表１参照）。
　第３試作品は、基準単位面積Ｄあたりのボイド数Ｎが少なく良好（評価：B）であるとともに、密着力も良好（評価：Ａ）であり、ボイド数と密着力の総合評価としても、評価：Ｂであると判定された（表１参照）。
　第４試作品は、密着力が低く（評価：C）、ボイド数が多い（評価：Ｃ）ため、総合評価としては、評価：Ｃであると判定された（表１参照）。
　第５試作品は、密着力が低く（評価：D）、ボイド数が非常多い（評価：Ｄ）ため、総合評価としては、評価：Ｄであると判定された（表１参照）。
　第６試作品は、基準単位面積Ｄあたりのボイド数Ｎが少なく非常に良好（評価：Ａ）であるものの、密着力が非常に低い（評価：Ｅ）ため、総合評価としては、評価：Ｄであると判定された（表１参照）。
　なお、今回開示された実施の形態及び実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
１　ベースフィルム
１Ａ　ボイドが存在しない箇所
１Ｂ　ボイドが存在する箇所
２　導体層
３　分散部分
４　第１導体層（金属粒子の焼結層、金属焼結層）
５　第２導体層（無電解めっき層）
６　第３導体層
７　第４導体層
８　スルーホール
１０　ボイド
１１　界面
１００　無電解めっき装置
１０１　無電解めっき処理層槽
１０２　ロール（第１極）
１０３　対極（第２極）
１０５　電源
２００　プリント回路用基材
３００　プリント回路
１１０　第１導体層が形成されたベースフィルム
Ｓ１１　導電性インク調製
Ｓ１２　導電性インク塗布調整
Ｓ１３　前処理
Ｓ１４　無電解めっき
Ｓ１４－１　電界アシスト
Ｓ１４Ａ　無電解めっき（電界アシスト無）
Ｓ１５　熱処理
Ｓ１６　電気めっき
２Ａ，２Ｂ，２Ｃ　導電パターン

Claims (9)

  1. 　ポリイミドを主成分とするベースフィルムと、
    　前記ベースフィルムの少なくとも一方の面側に形成された導体層と、
    を備え、
    　前記導体層は、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層と、を有し、
    　前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である、
    　プリント回路用基材。
  2. 　前記導体層は、前記無電解めっき層上に電気めっき層又は金属箔層をさらに有する
    　請求項１に記載のプリント回路用基材。
  3. 　前記ボイドの数は、前記基準単位面積あたり５個以下である
    　請求項１又は請求項２に記載のプリント回路用基材。
  4. 　前記ベースフィルムはパラジウムを含まない
    　請求項１から請求項３のいずれか１項に記載のプリント回路用基材。
  5. 　前記ベースフィルムにおいて前記ボイドが存在しない箇所におけるベースフィルム表面に対する、前記ボイドが存在する箇所におけるベースフィルム表面の高さが、１．５μｍ以上である
    　請求項１から請求項４のいずれか１項に記載のプリント回路用基材。
  6. 　ポリイミドを主成分とするベースフィルムと、
    　前記ベースフィルムの少なくとも一方の面側に形成された導電パターンを備え、
    　前記導電パターンは、最小導体幅及び最小導体間隔を有し、
    　前記最小導体幅及び前記最小導体間隔のいずれか一方又は両方が２０μｍ以下であり、
    　前記導電パターンは、前記ベースフィルム上に形成された金属焼結層と、前記金属焼結層上に形成された無電解めっき層を含み、
    　前記ベースフィルム内において、平面視において最大幅５μｍ以上のボイドの数が、前記ベースフィルムの表面における０．２５ｍｍ２の基準単位面積あたり１０個以下である
    　プリント回路。
  7. 　前記最小導体幅及び前記最小導体間隔のいずれか一方又は両方が１５μｍ以下である
    　請求項６に記載のプリント回路。
  8. 　前記ベースフィルムは、厚さ方向に貫通するスルーホールを備える
    　請求項６又は請求項７に記載のプリント回路。
  9. 　ポリイミドを主成分とするベースフィルムの一方の面側に、金属焼結層である第１導体層を形成する工程と、
    　前記第１導体層上に、触媒を用いた無電解めっきにより第２導体層を形成する工程と、
    を備え、
    　前記第２導体層を形成する工程は、無電解めっき液中の前記第１導体層に電位を印加する電解アシストによって前記無電解めっき液から前記触媒となる導体を前記第１導体層上に析出させることを含む
    　プリント回路用基材の製造方法。
PCT/JP2021/036551 2020-10-09 2021-10-04 プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法 Ceased WO2022075239A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180064645.XA CN116323183B (zh) 2020-10-09 2021-10-04 印刷电路用基材、印刷电路以及印刷电路用基材的制造方法
JP2022555452A JP7640942B2 (ja) 2020-10-09 2021-10-04 プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法
US18/029,128 US20230371176A1 (en) 2020-10-09 2021-10-04 Base material for printed circuit, printed circuit, and method of manufacturing base material for printed circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020171170 2020-10-09
JP2020-171170 2020-10-09

Publications (1)

Publication Number Publication Date
WO2022075239A1 true WO2022075239A1 (ja) 2022-04-14

Family

ID=81126898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/036551 Ceased WO2022075239A1 (ja) 2020-10-09 2021-10-04 プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法

Country Status (4)

Country Link
US (1) US20230371176A1 (ja)
JP (1) JP7640942B2 (ja)
CN (1) CN116323183B (ja)
WO (1) WO2022075239A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124214A (ja) * 2001-10-15 2003-04-25 Ebara Corp 配線形成方法及びその装置
WO2010095723A1 (ja) * 2009-02-20 2010-08-26 大日本印刷株式会社 導電性基板
WO2019216012A1 (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
JP2020057799A (ja) * 2014-12-25 2020-04-09 住友電気工業株式会社 プリント配線板用基板、プリント配線板、プリント配線板用基板の製造方法、及びプリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922397A (en) * 1997-03-03 1999-07-13 Ormet Corporation Metal-plating of cured and sintered transient liquid phase sintering pastes
JP4521345B2 (ja) * 2005-10-04 2010-08-11 アルプス電気株式会社 触媒処理方法、無電解めっき方法および無電解めっき方法を用いた回路形成方法
JP5135572B2 (ja) * 2005-10-29 2013-02-06 国立大学法人岩手大学 有機薄膜トランジスタ装置及びその製造方法並びに金属薄膜の形成方法
JP5445818B2 (ja) * 2008-04-28 2014-03-19 日立化成株式会社 無電解めっき方法及び活性化前処理方法
JP2012035178A (ja) * 2010-08-05 2012-02-23 Toyota Motor Corp 触媒の製造方法及び触媒
US10076028B2 (en) * 2015-01-22 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
WO2016194972A1 (ja) * 2015-06-04 2016-12-08 住友電気工業株式会社 プリント配線板用原板及びプリント配線板、並びにプリント配線板用原板の製造方法
WO2017029972A1 (ja) * 2015-08-17 2017-02-23 住友電気工業株式会社 プリント配線板及び電子部品
JP7032127B2 (ja) * 2017-12-25 2022-03-08 住友電気工業株式会社 プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP7215478B2 (ja) * 2018-04-26 2023-01-31 住友電気工業株式会社 プリント配線板用基材、プリント配線板用基材の製造方法、及びプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124214A (ja) * 2001-10-15 2003-04-25 Ebara Corp 配線形成方法及びその装置
WO2010095723A1 (ja) * 2009-02-20 2010-08-26 大日本印刷株式会社 導電性基板
JP2020057799A (ja) * 2014-12-25 2020-04-09 住友電気工業株式会社 プリント配線板用基板、プリント配線板、プリント配線板用基板の製造方法、及びプリント配線板の製造方法
WO2019216012A1 (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US20230371176A1 (en) 2023-11-16
JPWO2022075239A1 (ja) 2022-04-14
JP7640942B2 (ja) 2025-03-06
CN116323183A (zh) 2023-06-23
CN116323183B (zh) 2025-12-16

Similar Documents

Publication Publication Date Title
WO2010122918A1 (ja) プリント配線板用基板、プリント配線板、及びそれらの製造方法
US10076028B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
US10596782B2 (en) Substrate for printed circuit board and printed circuit board
CN107113981B (zh) 印刷线路板用基板以及印刷线路板用基板的制造方法
CN107113982A (zh) 印刷配线板用基板、制作印刷配线板用基板的方法、印刷配线板、制作印刷配线板的方法以及树脂基材
US10076032B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP2012114152A (ja) プリント配線板用基板およびプリント配線板ならびにプリント配線板用基板の製造方法
US10292265B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10225931B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP6466110B2 (ja) プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
CN111213436A (zh) 印刷线路板用基材以及印刷线路板
JP6484026B2 (ja) プリント配線板用基板及びプリント配線板並びにプリント配線板用基板の製造方法
JP2010219075A (ja) プリント配線板及びその製造方法
JP6609153B2 (ja) プリント配線板用基材、プリント配線板及び電子部品
WO2022075239A1 (ja) プリント回路用基材、プリント回路、及びプリント回路用基材の製造方法
CN111886937A (zh) 印刷电路板用基板、印刷电路板、制造印刷电路板用基板的方法和铜纳米油墨
JP7032127B2 (ja) プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
CN107113970B (zh) 印刷电路板用基板、印刷电路板和制作印刷电路板用基板的方法
CN111213437A (zh) 印刷线路板用基材以及印刷线路板
JP2019038148A (ja) プリント配線板用基材及びプリント配線板用基材の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21877538

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022555452

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21877538

Country of ref document: EP

Kind code of ref document: A1