[go: up one dir, main page]

WO2025215999A1 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
WO2025215999A1
WO2025215999A1 PCT/JP2025/009699 JP2025009699W WO2025215999A1 WO 2025215999 A1 WO2025215999 A1 WO 2025215999A1 JP 2025009699 W JP2025009699 W JP 2025009699W WO 2025215999 A1 WO2025215999 A1 WO 2025215999A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
base layer
laminated
laminated portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/009699
Other languages
English (en)
French (fr)
Inventor
拓斗 部谷
勝成 御影
貴志 関谷
昌 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Original Assignee
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Sumitomo Electric Printed Circuits Inc filed Critical Sumitomo Electric Industries Ltd
Publication of WO2025215999A1 publication Critical patent/WO2025215999A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Definitions

  • Patent Document 1 discloses a substrate for a printed wiring board that includes a base film and an electroless plating layer.
  • the printed wiring board according to the present disclosure comprises a base film and a laminate portion.
  • the base film has a main surface.
  • the laminate portion is disposed on the main surface.
  • the proportion of the area occupied by crystal grains having a circular equivalent diameter of 3 ⁇ m or more in a first region extending 4 ⁇ m from the main surface is defined as a first area ratio.
  • the first area ratio is 0.8 or more.
  • FIG. 1 is a cross-sectional view showing the configuration of a substrate for a printed wiring board according to the first embodiment.
  • FIG. 2 is a flowchart showing a method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing one step of the method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 4 is a cross-sectional view showing one step of the method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 5 is a cross-sectional view showing the configuration of a modified example of the substrate for a printed wiring board according to the first embodiment.
  • FIG. 6 is a flowchart showing a modified manufacturing method for a printed wiring board substrate according to the first embodiment.
  • FIG. 7 is a cross-sectional view showing one step of the method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 8 is a cross-sectional view showing one step of the method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 9 is a schematic diagram of the plating apparatus.
  • FIG. 10 is a cross-sectional view showing one step of the method for manufacturing a substrate for a printed wiring board according to the first embodiment.
  • FIG. 11 is a cross-sectional view showing the configuration of a printed wiring board according to the second embodiment.
  • FIG. 12 is a flowchart showing a method for manufacturing a printed wiring board according to the second embodiment.
  • FIG. 13 is a cross-sectional view showing one step of a method for manufacturing a printed wiring board according to the second embodiment.
  • FIG. 14 is a cross-sectional view showing one step of a method for manufacturing a printed wiring board according to the second embodiment.
  • FIG. 15 is a cross-sectional view showing one step of a method for manufacturing a printed wiring board according to the second embodiment.
  • FIG. 16 shows a printed wiring board that is the object of measurement for crystal orientation distribution.
  • FIG. 17 is a schematic cross-sectional view of the stack shown in region XVII of FIG.
  • FIG. 18 is a cross-sectional view of a substrate for a printed wiring board showing an object to be measured for crystal orientation distribution.
  • FIG. 19 shows the crystal grain distribution in the laminated portion of Sample 1.
  • FIG. 19 shows the crystal grain distribution in the laminated portion of Sample 1.
  • FIG. 20 shows the crystal grain distribution in the laminated portion of Sample 7.
  • FIG. 21 shows the crystal grain distribution in the laminated portion of Sample 1.
  • FIG. 22 shows the crystal grain distribution in the laminated portion of Sample 7.
  • Figure 23 is a plan view of the evaluation TEG (Test Element Group).
  • the purpose of this disclosure is to provide a printed wiring board with circuits that have excellent rectangularity.
  • a printed wiring board comprises a base film and a laminate portion.
  • the base film has a main surface.
  • the laminate portion is disposed on the main surface.
  • the proportion of the area occupied by crystal grains having a circular equivalent diameter of 3 ⁇ m or more in a first region extending 4 ⁇ m from the main surface is defined as a first area ratio.
  • the first area ratio is 0.8 or more.
  • the second area ratio may be the proportion of the area occupied by crystal grains having a circular equivalent diameter of 3 ⁇ m or more in a second region other than the first region in the cross section of the laminate.
  • the first area ratio may be 0.8 times or more the second area ratio.
  • the direction perpendicular to the main surface may be the first direction.
  • the direction perpendicular to the first direction may be the second direction.
  • the direction perpendicular to the first direction and the second direction may be the third direction.
  • the laminated portion may be formed to extend linearly along the second direction.
  • the laminated portion may include adjacent first and second laminated portions.
  • the width of each of the first and second laminated portions may be 15 ⁇ m or less.
  • the shortest distance in the third direction from the first laminated portion to the second laminated portion may be 15 ⁇ m or less.
  • the width of each of the first laminated portion and the second laminated portion may be 10 ⁇ m or less.
  • the shortest distance in the third direction from the first laminated portion to the second laminated portion may be 10 ⁇ m or less.
  • the width of each of the first laminated portion and the second laminated portion may be 2 ⁇ m or more.
  • the shortest distance in the third direction from the first laminated portion to the second laminated portion may be 2 ⁇ m or more.
  • the laminate portion may include an underlayer and an electroplated layer.
  • the underlayer may be in contact with the main surface.
  • the electroplated layer may be in contact with the underlayer.
  • the substrate for a printed wiring board and the printed wiring board according to the embodiments are referred to as a substrate for a printed wiring board 100 (100a, 100b) and a printed wiring board 200, respectively.
  • FIG. 1 is a cross-sectional view of a printed wiring board substrate 100a.
  • the printed wiring board substrate 100a includes a base film 1 and an underlayer 2.
  • the base film 1 has a main surface 1s.
  • the base film 1 is made of a flexible, insulating material.
  • the base film 1 is made of, for example, polyimide.
  • the base layer 2 is in contact with the principal surface 1s.
  • the base layer 2 is composed of either a sputtered copper layer or a nano-copper sintered body layer.
  • the nano-copper sintered body layer is formed from a plurality of sintered copper particles. Therefore, the nano-copper sintered body layer is porous.
  • the average particle size of the copper particles contained in the nano-copper sintered body layer may be 1 nm or more, or 30 nm or more.
  • the average particle size of the copper particles contained in the nano-copper sintered body layer may be 100 nm or less, or 500 nm or less.
  • the copper particles contained in the nano-copper sintered body layer may be nano-copper particles.
  • the average particle size of the copper particles contained in the paste used to form the nano-copper sintered body layer is measured using a particle size distribution measurement device (e.g., a Microtrac particle size distribution meter UPA-150EX manufactured by Nikkiso Co., Ltd.).
  • a particle size distribution measurement device e.g., a Microtrac particle size distribution meter UPA-150EX manufactured by Nikkiso Co., Ltd.
  • an electroless copper plating layer may be formed on the principal surface 1s.
  • the base layer 2 has a base layer surface 2s.
  • the base layer surface 2s is the surface of the base layer 2 opposite to the surface in contact with the principal surface 1s.
  • the distance H in the first direction from the principal surface 1s to the base layer surface 2s may be 1 ⁇ m or less or 0.5 ⁇ m or less.
  • the thickness H of the base layer 2 is 1 ⁇ m or less, the fine line formability of the laminate portion 20 is improved. As a result, the circuit of the printed wiring board 200 can be miniaturized.
  • Fig. 2 is a flowchart illustrating the method for manufacturing the substrate 100a for printed wiring boards. As shown in Fig. 2, the method for manufacturing the substrate 100a for printed wiring boards includes a step S1a of preparing a base film 1 and a step S2a of forming an underlayer 2.
  • Process S2a of forming the base layer is performed after process S1a of preparing the base film 1.
  • FIG. 3 is a cross-sectional view illustrating step S1a of preparing a base film 1.
  • step S1a of preparing a base film 1 the base film 1 is prepared as shown in Figure 3.
  • step S1a of preparing a base film 1 no underlayer 2 is disposed on the main surface 1s of the prepared base film 1.
  • the principal surface 1s is subjected to, for example, an alkali treatment and an excimer treatment.
  • the base film 1 is made of, for example, polyimide
  • the alkali treatment on the principal surface 1s hydrolyzes the polyimide.
  • the alkali treatment is performed on the principal surface 1s of the base film 1 by spraying an alkaline solution onto the principal surface 1s of the base film 1.
  • the alkali treatment on the principal surface 1s of the base film 1 may also be performed by immersing the base film 1 in the alkaline solution.
  • the alkaline solution may be an aqueous solution containing, for example, potassium hydroxide or sodium hydroxide.
  • the amount (by weight) of potassium hydroxide or sodium hydroxide contained in the alkaline solution is 200 g or more and 300 g or less per liter of alkaline solution.
  • the drying temperature in the drying treatment is, for example, 30°C or more and 60°C or less.
  • the drying time in the drying treatment may be, for example, 30 minutes to 5 hours.
  • carboxyl groups are formed on the principal surface 1s, and the base film 1 becomes hydrophilic.
  • the principal surface 1s is copper metallized by applying a paste or electroless plating, crystal growth becomes uniform.
  • the structure of the electroplated layer 3 grows continuously with the structure of the underlayer 2.
  • the structure of the electroplated layer 3 becomes integrated with the structure of the underlayer 2, improving the integrity of the structure in the laminate 20.
  • the principal surface 1s may be subjected to an excimer treatment after the alkali treatment. Specifically, the principal surface 1s is irradiated with excimer light.
  • the wavelength of the excimer light is, for example, 172 nm. In this way, crystal growth can be controlled to be uniform.
  • FIG. 4 is a cross-sectional view illustrating step S2a of forming the underlayer 2.
  • step S2a of forming the underlayer 2 is formed on the main surface 1s.
  • a paste containing copper particles is applied to the main surface 1s.
  • the solvent contained in the applied paste is dried.
  • the dried paste is fired.
  • the copper particles contained in the dried paste are sintered to form the underlayer 2.
  • the underlayer 2 may be formed by sputtering.
  • the underlayer 2 may also be formed using a plating apparatus 300 described below. After the underlayer 2 is formed using the plating apparatus 300, the base film 1 is annealed at an annealing temperature of 300°C for 1 hour.
  • the printed wiring board substrate 100a shown in Figure 1 is manufactured.
  • the structure of the electrolytic plating layer 3 grows integrally with the structure of the base layer 2.
  • the etching rate of the laminated portion 20 in the first direction X will be uniform.
  • the laminated portion 20 is composed of the electrolytic plating layer 3 and the base layer 2.
  • the etching solution used in the semi-additive process is generally a sulfuric acid-hydrogen peroxide etching solution.
  • a laminated portion 20 with excellent rectangularity is formed. In this way, the printed wiring board 200 according to the second embodiment, which will be described later, is obtained.
  • the structural integrity of the laminate 20, which is composed of the base layer 2 and the electroplated layer 3, is evaluated by the proportion of the area occupied by crystal grains in the laminate 20. As described below, the area occupied by crystal grains in the printed wiring board substrate 100 is measured using electron backscattered diffraction (EBSD). Specifically, for example, as shown in Figure 18, when the laminate 20 is formed to include the electroplated layer 3 and the base layer 2, the electroplated layer 3 contacts the base layer 2.
  • the laminate 20 has a first surface 21s. The first surface 21s is positioned so that the height Ht of the laminate from the main surface 1s to the first surface 21s is 1 ⁇ m or more.
  • the cross section of the printed wiring board substrate 500 is processed using argon ion polishing.
  • the ion beam acceleration voltage is set to, for example, 6 kV.
  • the area occupied by the crystal grains in the laminate 20 is measured using EBSD.
  • the area occupied by the crystal grains is measured using a ZEISS Germini 450 and an Oxford Symmetry.
  • the EBSD measurement conditions are as follows: acceleration voltage: 15 kV; electron beam irradiation current: 20 nA; electron beam integration time: 0.8 ms; SEM stage tilt angle: 70°; SEM working distance (WD): 15 mm.
  • the crystal grains to be evaluated using EBSD are measured under the condition that the grain boundary threshold is 10° or less.
  • the crystal grains to be evaluated must have an equivalent circle diameter of 3.0 ⁇ m or more so that minute crystal grains are not included as crystal grains to be evaluated.
  • twin grain boundaries are not included as crystal grains to be evaluated.
  • the "equivalent circle diameter” is the diameter of a circle having the same area as the projected area of the crystal grain.
  • the structural integrity of the laminate portion 20 is evaluated from the area occupied by the crystal grains contained in the laminate portion 20 in the first region V1.
  • the first region V1 is a region extending 4 ⁇ m from the main surface 1s.
  • the ratio of the area occupied by crystal grains contained in the first region V1 and having an equivalent circle diameter of 3.0 ⁇ m or more is defined as the first area ratio r1.
  • the first area ratio r1 is the ratio of the area occupied by crystal grains having an equivalent circle diameter of 3.0 ⁇ m or more to the area of the first region V1.
  • the first area ratio r1 in the printed wiring board substrate 100 according to the first embodiment is 0.8 or more. In this way, a printed wiring board substrate 100a having improved structural integrity in the laminate portion 20 is obtained.
  • the proportion of the area occupied by the crystal grains contained in the laminate 20 in each of the first region V1 and second region V2 shown in FIG. 18 may be compared.
  • the second region V2 is the region other than the first region V1 in the cross section of the laminate 20.
  • the second region V2 is the region from the first surface 21s to the first region V1.
  • the proportion of the area occupied by crystal grains contained in the second region V2 and having a circular equivalent diameter of 3.0 ⁇ m or more is defined as the second area ratio r2.
  • the second area ratio r2 is the proportion of the area occupied by crystal grains having a circular equivalent diameter of 3.0 ⁇ m or more in the second region V2.
  • the first area ratio r1 may be 0.8 times or more, or 1.0 times or more, of the second area ratio r2.
  • FIG. 5 is a cross-sectional view of a modified example of the printed wiring board substrate 100a according to the first embodiment.
  • FIG. 5 corresponds to FIG. 1.
  • the printed wiring board substrate 100b shown in FIG. 5 has a configuration similar to that of the printed wiring board substrate 100a shown in FIG. 1, but differs in that the base layer 2 includes an electroless copper plating layer.
  • the base layer 2 includes a first base layer 2a and a second base layer 2b.
  • the first base layer 2a is specifically composed of either a sputtered copper layer or a nano-copper sintered body layer.
  • the first base layer 2a has an intermediate base layer surface s.
  • the intermediate base layer surface s is the surface opposite the main surface 1s.
  • the second base layer 2b is in contact with the first base layer 2a at the intermediate base layer surface s.
  • the second base layer 2b is, for example, a copper plating formed by electroless plating. In this manner, the base layer 2 is formed.
  • the distance Ha in the first direction X from the main surface 1s to the intermediate underlayer surface s may be 0.5 ⁇ m or less or 0.1 ⁇ m or less.
  • the base layer 2 does not have to include the first base layer 2a.
  • the base layer 2 may be composed only of the second base layer 2b, which is an electroless copper plating layer.
  • Figure 6 is a flowchart illustrating a method for manufacturing the printed wiring board substrate 100b.
  • Figure 6 corresponds to Figure 2.
  • the method for manufacturing the printed wiring board substrate 100b includes step S1b of preparing a base film 1, step S2b of forming a first underlayer 2a, step S3b of forming a second underlayer 2b, and step S4b of annealing the printed wiring board substrate 100b.
  • Process S2b of forming the first underlayer 2a is performed after process S1b of preparing the base film 1.
  • Process S3b of forming the second underlayer 2b is performed after process S2b of forming the first underlayer 2a.
  • Process S4b of annealing the printed wiring board substrate 100b is performed after process S3b of forming the second underlayer 2b.
  • FIG. 7 is a cross-sectional view illustrating step S1b of preparing a base film 1.
  • the base film 1 is prepared as shown in Figure 7.
  • the base film 1 prepared in step S1b of preparing a base film 1 does not have an underlayer 2 disposed on the main surface 1s.
  • the main surface 1s is subjected to alkali treatment and excimer treatment.
  • FIG 8 is a cross-sectional view illustrating step S2b of forming the first underlayer 2a.
  • step S2b of forming the first underlayer 2a as shown in Figure 8, the first underlayer 2a is formed on the main surface 1s.
  • a paste containing copper particles is applied to the main surface 1s.
  • the solvent contained in the applied paste is dried.
  • the dried paste is fired. This sinters the copper particles contained in the dried paste to form the first underlayer 2a.
  • the first underlayer 2a may be formed by heat-treating the paste containing copper particles using a batch-type hot air furnace.
  • the paste containing copper particles When heat-treating the paste containing copper particles using a batch-type hot air furnace, the paste containing copper particles is heat-treated for 30 minutes or more at a firing temperature of 250°C or higher. This promotes sintering between the copper particles. As a result, the growth rate of the copper plating can be made uniform when forming the electroplated layer 3 on the underlayer 2.
  • the paste containing copper particles When a paste containing copper particles is heat-treated using a batch-type hot air furnace, the paste containing copper particles may be heat-treated at a firing temperature of 300°C or higher for 30 minutes or more.
  • the first underlayer 2a may be formed by photo-firing the paste containing copper particles using a flash lamp.
  • the first underlayer 2a may be formed by sputtering. Note that step S2b of forming the first underlayer 2a does not necessarily have to be performed.
  • Process S3b of forming the second base layer 2b is performed using a plating apparatus 300.
  • Figure 9 is a schematic diagram of the plating apparatus 300 used in process S3b of forming the second base layer 2b. As shown in Figure 9, the plating apparatus 300 has a plating tank 310, multiple rollers 320, electrode rollers 331 and 332, and a power source 340.
  • Plating solution is stored in plating tank 310.
  • the plating solution contains copper.
  • the plating solution may also contain nickel.
  • An electrode 311 is disposed inside plating tank 310. Electrode 311 is made of a conductive material. For example, electrode 311 is made of titanium. Electrode 311 is immersed in the plating solution.
  • the multiple rollers 320 are aligned along the transport direction of the base film 1 (see the arrow in Figure 9). By rotating the multiple rollers 320, the base film 1 is transported along the transport direction. During the transport process, the base film 1 passes through the plating solution stored in the plating tank 310.
  • Electrode rollers 331 and 332 are positioned so that they come into contact with base film 1 before it passes through the plating solution. At least one of electrode rollers 331 and 332 comes into contact with first underlayer 2a. Electrode rollers 331 and 332 are made of, for example, stainless steel.
  • the power supply 340 is electrically connected to the electrode 311 and the electrode rollers 331 and 332. More specifically, the positive pole of the power supply 340 is electrically connected to the electrode 311, and the negative pole of the power supply 340 is electrically connected to the electrode rollers 331 and 332.
  • FIG 10 is a cross-sectional view illustrating step S3b of forming the second base layer 2b.
  • a power source 340 applies electricity between the electrode 311 and the electrode rollers 331 and 332.
  • the second base layer 2b is rapidly formed on the surface of the first base layer 2a (intermediate base layer surface s). Thereafter, the application of electricity between the electrode 311 and the electrode rollers 331 and 332 is stopped.
  • step S4b is carried out to anneal the printed wiring board substrate 100b.
  • the printed wiring board substrate 100b is annealed for one hour at an annealing temperature of 300°C in an inert gas atmosphere such as nitrogen.
  • an inert gas atmosphere such as nitrogen.
  • the oxygen concentration contained in the inert gas may be, for example, 50 ppm or less, or 10 ppm or less. This makes it possible to make the crystalline state of the copper contained in the underlayer 2 uniform.
  • the printed wiring board substrate 100b having the structure shown in Figure 5 is manufactured.
  • the printed wiring board substrate 100b manufactured in this manner has a base layer 2 formed thereon that can improve the structural integrity of the laminate portion 20.
  • Fig. 11 is a cross-sectional view of printed wiring board 200. As shown in Fig. 11, printed wiring board 200 includes base film 1 and a plurality of laminated portions 20.
  • the direction perpendicular to the main surface 1s is defined as the first direction X.
  • the direction perpendicular to the first direction X is defined as the second direction Y.
  • the direction perpendicular to the first direction X and the second direction Y is defined as the third direction Z.
  • a plurality of laminated portions 20 are arranged on the main surface 1s.
  • the plurality of laminated portions 20 are formed so as to extend linearly along the second direction Y.
  • the plurality of laminated portions 20 are arranged at equal intervals in the third direction Z. If the shortest distance S between two adjacent laminated portions 20 in the third direction Z and the width L of each of the plurality of laminated portions 20 are less than 2 ⁇ m, it will take a long time to form the resist pattern 4 in step S5, which will be described later. Therefore, as shown in FIG. 11 , the shortest distance S between two adjacent laminated portions 20 in the third direction Z may be 2 ⁇ m or more.
  • the width L of each of the plurality of laminated portions 20 may be 2 ⁇ m or more.
  • the multiple laminated sections 20 include adjacent first laminated sections 20a and second laminated sections 20b.
  • the shortest distance S in the third direction Z from the first laminated section 20a to the second laminated section 20b may be 2 ⁇ m or more.
  • the shortest distance S in the third direction Z from the first laminated section 20a to the second laminated section 20b may be 15 ⁇ m or less, or may be 10 ⁇ m or less.
  • the width L of each of the multiple laminated sections 20 may be 15 ⁇ m or less, or may be 10 ⁇ m or less. Specifically, the width L of each of the first laminated section 20a and the second laminated section 20b may be 15 ⁇ m or less, or may be 10 ⁇ m or less.
  • the laminated portion 20 includes an underlayer 2 and an electroplated layer 3.
  • the underlayer 2 is in contact with the main surface 1s.
  • the electroplated layer 3 is in contact with the underlayer 2.
  • the electroplated layer 3 is a copper layer formed by electroplating.
  • Figure 12 is a flowchart illustrating a method for manufacturing printed wiring board 200.
  • Printed wiring board 200 is basically manufactured using a semi-additive process. Specifically, as shown in Figure 12, the method for manufacturing printed wiring board 200 includes step S5 of forming a resist pattern 4, step S6 of forming an electrolytic plating layer 3, step S7 of removing resist pattern 4, and step S8 of removing base layer 2.
  • step S5 is carried out to form a resist pattern 4.
  • the resist pattern 4 is formed on the base layer 2. Any method, such as photolithography, can be used to form the resist pattern 4.
  • Step S6 to form the electrolytic plating layer 3 is carried out after step S5 to form the resist pattern 4.
  • Step S7 to remove the resist pattern 4 is carried out after step S6 to form the electrolytic plating layer 3.
  • Step S8 to remove the base layer 2 is carried out after step S7 to remove the resist pattern 4.
  • the printed wiring board 200 is manufactured using the printed wiring board substrate 100a or the printed wiring board substrate 100b according to embodiment 1.
  • Figure 13 is a cross-sectional view illustrating step S5 of forming a resist pattern 4.
  • step S5 of forming a resist pattern 4 as shown in Figure 13, the resist pattern 4 is formed on the base layer 2.
  • the resist pattern 4 has openings 4a.
  • the openings 4a are areas where the resist pattern 4 is not formed.
  • the base layer 2 is exposed through the openings 4a.
  • step S5 of forming the resist pattern 4 first, a resist in the form of a film, for example, is applied to the base layer 2. Second, the resist placed on the base layer 2 is exposed and developed. As a result, the remaining resist that was not removed becomes the resist pattern 4, and the removed resist portion becomes the opening 4a.
  • FIG 14 is a cross-sectional view illustrating step S6 of forming the electrolytic plating layer 3.
  • step S6 of forming the electrolytic plating layer 3 as shown in Figure 14, the electrolytic plating layer 3 is formed on the base layer 2 exposed from the opening 4a.
  • the electrolytic plating layer 3 is formed by passing a current through the base layer 2 in a plating solution containing copper.
  • Figure 15 is a cross-sectional view illustrating step S7 of removing the resist pattern 4.
  • step S7 of removing the resist pattern 4 as shown in Figure 15, the resist pattern 4 is removed from the base layer 2.
  • the base layer 2 is exposed between two adjacent electroplated layers 3.
  • step S8 of removing the base layer 2 the portion of the base layer 2 exposed between two adjacent electroplated layers 3 is removed by etching. Specifically, the base layer 2 is removed using a sulfuric acid-hydrogen peroxide etching solution. If the structure of the base layer 2 and the structure of the electroplated layer 3 are not integrated, the etching rate in the laminate 20 will differ. If the structure of the base layer 2 and the structure of the electroplated layer 3 are not integrated, etching will also progress on the side surface 20s of the laminate 20 by the time the base layer 2 is etched down to the main surface 1s. As a result, the laminate 20 will have poor rectangularity. By using the printed wiring board substrate 100 according to embodiment 1, the structural integrity of the laminate 20 is improved. As a result, the etching rate of the laminate 20 in the first direction X is uniform, resulting in a laminate 20 with excellent rectangularity.
  • the laminate 20 includes the base layer 2 and the electroplated layer 3.
  • the base layer 2 is in contact with the main surface 1s.
  • the electroplated layer 3 is in contact with the base layer 2.
  • the first region V1 is a region extending 4 ⁇ m from the main surface 1s.
  • the proportion of the area occupied by crystal grains contained in the first region V1 and having an equivalent circle diameter of 3.0 ⁇ m or more is defined as the first area ratio r1.
  • the first area ratio r1 is the proportion of the area occupied by crystal grains having an equivalent circle diameter of 3.0 ⁇ m or more in the first region V1.
  • the first area ratio r1 in the printed wiring board 200 according to the first embodiment is 0.8 or greater. In this way, a printed wiring board 200 with improved structural integrity in the laminate portion 20 is obtained.
  • the proportion of the area occupied by the crystal grains contained in the laminate 20 in each of the first region V1 and second region V2 shown in FIG. 16 may be compared.
  • the second region V2 is the region other than the first region V1 in the cross section of the laminate 20.
  • the second region V2 is the region from the first surface 21s to the first region V1.
  • the proportion of the area occupied by crystal grains contained in the second region V2 and having a circular equivalent diameter of 3.0 ⁇ m or more is defined as the second area ratio r2.
  • the second area ratio r2 is the proportion of the area occupied by crystal grains having a circular equivalent diameter of 3.0 ⁇ m or more in the second region V2.
  • the first area ratio r1 may be 0.8 times or more, or 1.0 times or more, of the second area ratio r2.
  • the width of the laminate 20 may vary in the first direction X.
  • the rectangularity of the laminate 20 is evaluated using the rectangularity evaluation index Et.
  • the laminate 20 in a cross-section of the laminate 20 perpendicular to the second direction Y, the laminate 20 has a first surface 21s, a second surface 22s, a minimum surface 23s, a maximum surface 24s, and two side surfaces 20s.
  • the first surface 21s is the surface of the laminate 20 that is farthest from the main surface 1s in the first direction X.
  • the second surface 22s is the surface of the laminate 20 that is in contact with the main surface 1s.
  • the two side surfaces 20s are surfaces that connect the first surface 21s and the second surface 22s.
  • the minimum surface 23s and the maximum surface 24s may be surfaces located between the first surface 21s and the second surface 22s.
  • the minimum surface 23s and the maximum surface 24s may be surfaces along the main surface 1s.
  • the minimum surface 23s has a minimum width W3.
  • the minimum width W3 is the smallest width in the third direction Z of the stacked portion 20 in the third direction Z.
  • the first surface 21s may become the minimum surface 23s.
  • the maximum surface 24s has a maximum width W4.
  • the maximum width W4 is the largest width in the third direction Z of the stacked portion 20 in the third direction Z.
  • the value obtained by dividing the maximum width W4 from the minimum width W3 (i.e., the rectangularity evaluation index Et) should be 0.8 or greater. Specifically, the rectangularity evaluation index Et is 0.8 or greater. The rectangularity evaluation index Et may also be 0.9 or greater. In this manner, the rectangularity of the laminated portion 20 is evaluated.
  • the rectangularity of the laminate portion 20 may be evaluated from another perspective. Specifically, the rectangularity of the laminate portion 20 may be evaluated by either the recess amount L1 or the protrusion amount L2. If the structure of the base layer 2 and the structure of the electroplated layer 3 are not integrated, the shape of the side surface 20s of the laminate portion 20 may be a V-shape that protrudes inward. Specifically, at least one of the two side surfaces 20s may include a first point p1 and a first recessed point p3a. The first point p1 is the point where the side surface 20s and the first surface 21s intersect.
  • the first recessed point p3a is located on the side where the first surface 21s is located in the third direction Z, as viewed from the first point p1.
  • the first recessed point p3a is located at the position that is the farthest distance from the first point p1 in the third direction Z.
  • the first recessed point p3a is located at a position that overlaps with the first surface 21s in a plan view viewed from the first direction X.
  • the distance l1 is the distance in the third direction Z from the first point p1 to the first recessed point p3a.
  • the distance l1 in the third direction Z from the first point p1 to the first recessed point p3a may be 0.15 times or less, 0.10 times or less, or 0.05 times or less of the height Ht of the stacked portion 20 from the main surface 1s to the first surface 21s.
  • the recess amount L1 is 0.15 or less.
  • the recess amount L1 may be 0.10 times or less, or 0.05 times or less.
  • At least one of the two side surfaces 20s may include a second point p2 and a second recessed point p3b.
  • the second point p2 is the point where the side surface 20s and the second surface 22s intersect.
  • the second recessed point p3b is located on the side where the second surface 22s is located in the third direction Z when viewed from the second point p2.
  • the second recessed point p3b is located at the position where the distance from the second point p2 in the third direction Z is the longest.
  • the distance l2 is the distance in the third direction Z from the second point p2 to the second recessed point p3b.
  • the first recessed point p3a is a point for evaluating the recess amount L1
  • the second recessed point p3b is a point for evaluating the protrusion amount L2.
  • the first recessed point p3a and the second recessed point p3b on the two side surfaces 20s are arranged at positions that are symmetrical about the central axis (axis of symmetry) of the laminated portion 20.
  • the distance l2 in the third direction Z from the second point p2 to the second recessed point p3b may be 0.15 times or less, 0.10 times or less, or 0.05 times or less of the height Ht of the laminated portion 20 from the main surface 1s to the first surface 21s.
  • the protrusion amount L2 is 0.15 or less.
  • the protrusion amount L2 may be 0.10 or less, or 0.05 or less.
  • a printed wiring board 200 includes a base film 1 and a laminated portion 20.
  • the base film 1 has a main surface 1s.
  • the laminated portion 20 is disposed on the main surface 1s.
  • a first area ratio r1 is defined as the ratio of the area occupied by crystal grains having a circle-equivalent diameter of 3 ⁇ m or more in a first region V1 extending 4 ⁇ m from the main surface 1s.
  • the first area ratio r1 is 0.8 or more.
  • the ratio of the area occupied by crystal grains having a circular equivalent diameter of 3 ⁇ m or more in a second region V2 other than the first region V1 in the cross section of the laminate portion 20 is defined as a second area ratio r2.
  • the first area ratio r1 is 0.8 times or more the second area ratio r2.
  • the direction perpendicular to the main surface 1s is defined as the first direction X.
  • the direction perpendicular to the first direction X is defined as the second direction Y.
  • the direction perpendicular to the first direction X and the second direction Y is defined as the third direction Z.
  • the laminated portion 20 is formed to extend linearly along the second direction Y.
  • the laminated portion 20 includes adjacent first laminated portions 20a and second laminated portions 20b.
  • the width of each of the first laminated portion 20a and second laminated portion 20b is 15 ⁇ m or less.
  • the shortest distance S in the third direction Z from the first laminated portion 20a to the second laminated portion 20b is 15 ⁇ m or less.
  • the width of each of the first laminate portion 20a and the second laminate portion 20b is 10 ⁇ m or less.
  • the shortest distance S in the third direction Z from the first laminate portion 20a to the second laminate portion 20b is 10 ⁇ m or less.
  • the width of each of the first laminate portion 20a and the second laminate portion 20b may be 6 ⁇ m or less.
  • the shortest distance S in the third direction Z from the first laminate portion 20a to the second laminate portion 20b may be 6 ⁇ m or less.
  • the width of each of the first laminated portion 20a and the second laminated portion 20b is 2 ⁇ m or greater.
  • the shortest distance S in the third direction Z from the first laminated portion 20a to the second laminated portion 20b is 2 ⁇ m or greater.
  • the laminate portion 20 includes an underlayer 2 and an electroplated layer 3.
  • the underlayer 2 is in contact with the main surface 1s.
  • the electroplated layer 3 is in contact with the underlayer 2.
  • a substrate 500 for printed wiring boards is prepared, in which the material constituting the base film 1 is polyimide.
  • the substrates 500 for printed wiring boards in Samples 1 to 6 are comparative examples.
  • the substrates 500 for printed wiring boards in Samples 7 to 11 are working examples.
  • the manufacturing conditions and evaluation results of the substrates 500 for printed wiring boards shown in Samples 1 to 11 are shown in Tables 1 to 4.
  • the printed wiring board substrate 500 in Sample 1 did not undergo alkali treatment or excimer treatment as pretreatment.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a Ni-Cr seed layer and sputtered copper layer as the first base layer 2a, and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.006 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.355 ⁇ m.
  • the thickness H of the base layer 2 is 0.361 ⁇ m.
  • the thickness of the second base layer 2b is the thickness H of the base layer 2 minus the thickness Ha of the first base layer 2a. Annealing is not performed after the electroless copper plating layer is formed.
  • the printed wiring board substrate 500 underwent alkali treatment and excimer treatment as pretreatments.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.034 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.225 ⁇ m.
  • the thickness H of the base layer 2 is 0.259 ⁇ m. No annealing is performed after the electroless copper plating layer is formed.
  • the printed wiring board substrate 500 in Sample 3 underwent excimer treatment as a pretreatment.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.041 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.223 ⁇ m.
  • the thickness H of the base layer 2 is 0.264 ⁇ m.
  • annealing is performed. Specifically, annealing is performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for 1 hour.
  • the printed wiring board substrate 500 was subjected to only alkaline treatment as pretreatment.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.026 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.185 ⁇ m.
  • the thickness H of the base layer 2 is 0.211 ⁇ m.
  • annealing was performed. Specifically, annealing was performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for 1 hour.
  • the base layer 2 of the printed wiring board substrate 500 is composed of an electroless copper plating layer.
  • the thickness H of the base layer 2 is 1.150 ⁇ m.
  • annealing is performed. Specifically, annealing is performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for one hour.
  • the printed wiring board substrate 500 in sample 6 underwent alkali treatment and excimer treatment as pretreatments.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.400 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 2.180 ⁇ m.
  • the thickness H of the base layer 2 is 2.580 ⁇ m.
  • annealing was performed. Specifically, annealing was performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for 1 hour.
  • the printed wiring board substrate 500 underwent alkali treatment and excimer treatment as pretreatment.
  • the base layer 2 of the printed wiring board substrate 500 is composed of an electroless copper plating layer.
  • the thickness H of the base layer 2 is 0.452 ⁇ m.
  • annealing was carried out. Specifically, annealing was carried out in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for one hour.
  • the printed wiring board substrate 500 underwent alkali treatment and excimer treatment as pretreatment.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a sputtered copper layer.
  • the thickness H of the base layer 2 is 0.070 ⁇ m. After the base layer 2 was formed, no annealing was performed.
  • the printed wiring board substrate 500 underwent alkali treatment and excimer treatment as pretreatments.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer.
  • the thickness H of the base layer 2 is 0.155 ⁇ m. Because no electroless copper plating layer is formed, annealing is not performed after the formation of the base layer 2.
  • the printed wiring board substrate 500 in sample 10 underwent alkali treatment and excimer treatment as pretreatments.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.156 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.130 ⁇ m.
  • the thickness H of the base layer 2 is 0.286 ⁇ m.
  • annealing was performed. Specifically, annealing was performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for 1 hour.
  • the printed wiring board substrate 500 in Sample 11 underwent alkali treatment and excimer treatment as pretreatments.
  • the base layer 2 of the printed wiring board substrate 500 is composed of a nano-copper sintered body layer as the first base layer 2a and an electroless copper plating layer as the second base layer 2b.
  • the thickness Ha of the first base layer 2a is 0.195 ⁇ m.
  • the electroless copper plating layer as the second base layer 2b is formed to a thickness of 0.672 ⁇ m.
  • the thickness H of the base layer 2 is 0.867 ⁇ m.
  • annealing was performed. Specifically, annealing was performed in an inert gas atmosphere such as nitrogen at an annealing temperature of 300°C for 1 hour.
  • a printed wiring board substrate 500 having a laminated portion 20 formed thereon, as shown in Figure 18, is prepared.
  • Fig. 18 is a cross-sectional view of printed wiring board substrate 500 on which electrolytic plated layer 3 is formed, showing the measurement area for the crystal orientation distribution.
  • the structural integrity of laminate 20 composed of base layer 2 and electrolytic plated layer 3 is evaluated by the proportion of the area occupied by crystal grains in laminate 20.
  • the area occupied by crystal grains in printed wiring board 200 is measured by EBSD.
  • the printed wiring board substrate 500 on which the electrolytic plating layer 3 is formed is cross-sectionally processed using argon ion polishing.
  • the ion beam acceleration voltage is set to, for example, 6 kV.
  • the area occupied by the crystal grains in the laminate 20 is measured by EBSD.
  • the area occupied by the crystal grains is measured using a Germini 450 manufactured by ZEISS and a Symmetry manufactured by Oxford.
  • the EBSD measurement conditions are as follows: the acceleration voltage is 15 kV; the electron beam irradiation current is 20 nA; the electron beam integration time is 0.8 ms; the tilt angle of the SEM stage is 70°; and the SEM working distance (WD) is 15 mm.
  • the crystal grains to be evaluated using EBSD are measured under the condition that the grain boundary threshold is 10° or less. Note that to avoid including minute crystal grains as the crystal grains to be evaluated, the crystal grains to be evaluated have a circular equivalent diameter of 3.0 ⁇ m or more. Furthermore, twin grain boundaries are not included as the crystal grains to be evaluated.
  • the integrity of the structure in the laminated portion 20 is evaluated from the area occupied by the crystal grains contained in the laminated portion 20 in the first region V1.
  • the first region V1 is the region extending 4 ⁇ m from the main surface 1s.
  • the ratio of the area occupied by crystal grains contained in the first region V1 that have a circular equivalent diameter of 3.0 ⁇ m or more is defined as the first area ratio r1.
  • the first area ratio r1 is the ratio of the area occupied by crystal grains with a circular equivalent diameter of 3.0 ⁇ m or more in the first region V1.
  • the tissue integrity of the laminated portion 20 is evaluated as A in Tables 1 to 4. If the first area ratio r1 is 0.80 or greater and less than 0.95, the tissue integrity of the laminated portion 20 is evaluated as B in Tables 1 to 4. If the first area ratio r1 is 0.70 or greater and less than 0.80, the tissue integrity of the laminated portion 20 is evaluated as C in Tables 1 to 4. If the first area ratio r1 is less than 0.70, the tissue integrity of the laminated portion 20 is evaluated as D in Tables 1 to 4.
  • the first area ratio r1 was 0.650. In sample 2, the first area ratio r1 was 0.744. In sample 3, the first area ratio r1 was 0.795. In sample 4, the first area ratio r1 was 0.782. In sample 5, the first area ratio r1 was 0.759. In sample 6, the first area ratio r1 was 0.686.
  • the first area ratio r1 was 0.933. In sample 8, the first area ratio r1 was 0.836. In sample 9, the first area ratio r1 was 0.993. In sample 10, the first area ratio r1 was 0.981. In sample 11, the first area ratio r1 was 0.936.
  • the structural integrity of the laminated portion 20 in Samples 1 to 6 is evaluated as C or D.
  • the structural integrity of the laminated portion 20 in Samples 7 to 11 is evaluated as A or B.
  • the structural integrity of the laminated portion 20 in Samples 9 and 10 is evaluated as A.
  • the structural integrity of the laminated portion 20 will be improved.
  • the base layer 2 includes an electroless copper plating layer, alkali treatment and excimer treatment are performed as pretreatment, and annealing is performed under certain conditions after the electroless copper plating layer is formed, and the thickness H of the base layer 2 is within 1 ⁇ m, the structural integrity of the laminated portion 20 will be improved.
  • the larger the first area ratio r1 the more the structural integrity of the laminated portion 20 will be improved.
  • the rectangularity of the laminated portion 20 in Samples 7 to 11 is improved.
  • the structural integrity of the laminated portion 20 is evaluated as D, as in sample 1.
  • the structural integrity of the laminated portion 20 is evaluated as C, as in samples 3 and 4.
  • the base layer 2 includes an electroless copper plating layer and the printed wiring board substrate 500 is not annealed after the electroless copper plating layer is formed
  • the structural integrity of the laminated portion 20 is evaluated as C, as in sample 2.
  • the thickness H of the base layer 2 exceeds 1 ⁇ m, the structural integrity of the laminated portion 20 is evaluated as C or D, as in samples 5 and 6.
  • the target area for the measurements described above is the first area V1 shown in Figure 16.
  • the integrity of the structure in the laminated portion 20 may be evaluated from the ratio of the first area ratio r1 to the second area ratio r2.
  • Figure 19 shows the crystal grain distribution in the laminated portion 20 of Sample 1.
  • Figure 20 shows the crystal grain distribution in the laminated portion 20 of Sample 7.
  • the crystal grain distributions shown in Figures 19 and 20 show the crystal grain boundaries measured by EBSD. As shown in Figure 19, it can be seen that the crystal grain boundaries are concentrated near the underlayer 2 in Sample 1. On the other hand, as shown in Figure 20, it can be seen that the crystal grain boundaries are not concentrated near the underlayer 2 in Sample 7.
  • the rectangularity of the laminated portion 20 is evaluated using the rectangularity evaluation index Et.
  • the minimum surface 23s and the maximum surface 24s may be surfaces located between the first surface 21s and the second surface 22s.
  • the minimum surface 23s has a minimum width W3.
  • the minimum width W3 is the smallest width of the laminated portion 20 in the third direction Z.
  • the maximum surface 24s has a maximum width W4.
  • the maximum width W4 is the largest width of the laminated portion 20 in the third direction Z.
  • the first surface 21s may become the minimum surface 23s.
  • the rectangularity evaluation index Et is 0.9 or greater, the rectangularity of the laminated portion is rated as A. If the rectangularity evaluation index Et is 0.8 or greater but less than 0.9, the rectangularity of the laminated portion is rated as B. If the rectangularity evaluation index Et is 0.7 or greater but less than 0.8, the rectangularity of the laminated portion is rated as C. If the rectangularity evaluation index Et is less than 0.7, the rectangularity of the laminated portion is rated as D.
  • the rectangularity of the laminated portion 20 in Samples 1 to 6 was rated C or D.
  • the rectangularity of the laminated portion 20 in Samples 7 to 11 was rated A or B.
  • the rectangularity of the laminated portion 20 in Samples 9 and 10 was rated A. This is largely due to the influence of the integrity of the structure in the laminated portion 20, as will be described later.
  • Figure 21 shows the crystal grain distribution in the laminate 20 of Sample 1.
  • Figure 22 shows the crystal grain distribution in the laminate 20 of Sample 7.
  • the crystal grain distributions shown in Figures 19 and 20 show the grain boundaries measured by EBSD.
  • the width of the laminate 20 in the third direction Z is not uniform in the first direction X. This is because the structure of the base layer 2 and the structure of the electroplated layer 3 are not integrated, resulting in different etching rates in the laminate 20.
  • Sample 7 the structure of the base layer 2 and the electroplated layer 3 are integrated, resulting in uniform etching of the base layer 2 and the electroplated layer 3, improving the rectangularity of the laminate 20. Therefore, as shown in Figure 22, the width of the laminate 20 is substantially uniform in the first direction X.
  • FIG 23 is a plan view of the evaluation TEG.
  • the evaluation TEG has a base film 1 and multiple laminated portions 20.
  • the main surface 1s has 20 wiring formation regions R1, 20 wiring formation regions R2, and 20 wiring formation regions R3.
  • the 20 wiring formation regions R1, 20 wiring formation regions R2, and 20 wiring formation regions R3 are arranged in rows along the left-right direction.
  • the laminated portions 20 formed on the wiring formation region R1 extend in the vertical direction (second direction Y in FIG. 23).
  • the laminated portions 20 formed on the wiring formation region R2 and the laminated portions 20 formed on the wiring formation region R3 extend in directions inclined at 45° and -45° relative to the vertical direction, respectively.
  • the L/S of the laminated portion 20 formed on the nth (n is a natural number less than 20) wiring formation region R1 from the right is n ⁇ m/100 ⁇ m.
  • L is the width of each of the multiple laminated portions 20.
  • S is the shortest distance between two adjacent laminated portions 20.
  • the L/S of the laminated portions 20 formed on the wiring formation region R2 and the laminated portions 20 formed on the wiring formation region R3 is n ⁇ m/100 ⁇ m, the same as the L/S formed on the wiring formation region R1.
  • the aspect ratio of the laminated portion 20 (the height Ht of the laminated portion 20 divided by the width L of the laminated portion 20) is between 1 and 2.
  • the stacked layer 20 was observed using a SEM (Scanning Electron Microscope) to determine whether fine lines had been formed properly.
  • the thin line formability of the laminated portion 20 was rated C or D.
  • the thin line formability of the laminated portion 20 was rated A or B. From these results, it appears that the thin line formability of the laminated portion 20 is significantly influenced by the thickness H of the base layer 2.
  • the thickness H of the base layer 2 is greater than 1 ⁇ m.
  • the thickness H of the base layer 2 is less than 1 ⁇ m, and therefore the thin line formability of the laminated portion 20 is good.
  • the improved integrity of the structure in laminate portion 20 of the printed wiring board improves the rectangularity of laminate portion 20. Furthermore, the improved fine line formability of laminate portion 20 allows for the production of printed wiring board 200 having fine circuits. In particular, the rectangularity and fine line formability of laminate portion 20 in printed wiring boards 200 manufactured using the printed wiring board substrates of Samples 9 and 10 are good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

プリント配線板は、ベースフィルムと、積層部とを備える。ベースフィルムは、主面を有する。積層部は、主面上に配置されている。積層部の断面を、粒界閾値が１０°以下の条件による電子線後方散乱回折法により測定した際に、主面から４μｍまでの第１領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第１面積比とする。第１面積比が０．８以上である。

Description

プリント配線板
　本開示は、プリント配線板に関する。本出願は、２０２４年４月１２日に出願した国際出願であるＰＣＴ／ＪＰ２０２４／０１４８６４に基づく優先権を主張する。当該出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　国際公開第２０１９／２０８０７７号公報（特許文献１）には、ベースフィルムと無電解めっき層とを備えるプリント配線板用基板が開示されている。
国際公開第２０１９／２０８０７７号公報
　本開示に係るプリント配線板は、ベースフィルムと、積層部とを備える。ベースフィルムは、主面を有する。積層部は、主面上に配置されている。積層部の断面を、粒界閾値が１０°以下の条件による電子線後方散乱回折法により測定した際に、主面から４μｍまでの第１領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第１面積比とする。第１面積比が０．８以上である。
図１は、本実施の形態１に係るプリント配線板用基板の構成を示す断面図である。 図２は、本実施の形態１に係るプリント配線板用基板の製造方法を示すフローチャートである。 図３は、本実施の形態１に係るプリント配線板用基板の製造方法の一工程を示す断面図である。 図４は、本実施の形態１に係るプリント配線板用基板の製造方法の一工程を示す断面図である。 図５は、本実施の形態１に係るプリント配線板用基板の変形例の構成を示す断面図である。 図６は、本実施の形態１に係るプリント配線板用基板の変形例の製造方法を示すフローチャートである。 図７は、本実施の形態１に係るプリント配線板用基板の製造方法の一工程を示す断面図である。 図８は、本実施の形態１に係るプリント配線板用基板の製造方法の一工程を示す断面図である。 図９は、めっき装置の概略構成図である。 図１０は、本実施の形態１に係るプリント配線板用基板の製造方法の一工程を示す断面図である。 図１１は、本実施の形態２に係るプリント配線板の構成を示す断面図である。 図１２は、本実施の形態２に係るプリント配線板の製造方法を示すフローチャートである。 図１３は、本実施の形態２に係るプリント配線板の製造方法の一工程を示す断面図である。 図１４は、本実施の形態２に係るプリント配線板の製造方法の一工程を示す断面図である。 図１５は、本実施の形態２に係るプリント配線板の製造方法の一工程を示す断面図である。 図１６は、結晶の方位分布の測定対象を示すプリント配線板である。 図１７は、図１１の領域ＸＶＩＩに示す積層部の概略断面図である。 図１８は、結晶の方位分布の測定対象を示すプリント配線板用基板の断面図である。 図１９は、サンプル１の積層部における結晶粒分布である。 図２０は、サンプル７の積層部における結晶粒分布である。 図２１は、サンプル１の積層部における結晶粒分布である。 図２２は、サンプル７の積層部における結晶粒分布である。 図２３は、評価用ＴＥＧ（Ｔｅｓｔ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）の平面図である。
　［本開示が解決しようとする課題］
　プリント配線板の回路の微細化が求められている。微細な回路形成に好適なセミアディティブ工法では、下地層が形成されたベースフィルムの表面に、レジストパターン形成、電解めっき、レジスト除去、下地層エッチングの各工程を経ることで、下地層および電解めっき層を備える積層部から構成される回路が形成される。この下地層をエッチングする工程において、下地層と電解めっき層とを均等にエッチングすることが難しく、回路の矩形性が損なわれるおそれがある。
　本開示は、優れた矩形性を有する回路を備えるプリント配線板を提供することを目的とする。
　［本開示の効果］
　本開示によれば、優れた矩形性を有する回路を備えるプリント配線板を提供することができる。
　［実施形態の概要］
　まず、本開示の実施形態を列記して説明する。
　（１）本開示に係るプリント配線板は、ベースフィルムと、積層部とを備える。ベースフィルムは、主面を有する。積層部は、主面上に配置されている。積層部の断面を、粒界閾値が１０°以下の条件による電子線後方散乱回折法により測定した際に、主面から４μｍまでの第１領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第１面積比とする。第１面積比が０．８以上である。
　（２）上記（１）のプリント配線板では、積層部の断面における第１領域以外の第２領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第２面積比としてもよい。第１面積比は、第２面積比の０．８倍以上であってもよい。
　（３）上記（１）および（２）のプリント配線板では、主面に対して垂直な方向を第１方向としてもよい。第１方向に対して垂直な方向を第２方向としてもよい。第１方向および第２方向に対して垂直な方向を第３方向としてもよい。積層部は第２方向に沿って線状に延びるように形成されてもよい。積層部は、隣り合う第１積層部と第２積層部とを含んでもよい。第１積層部および第２積層部のそれぞれにおける幅は１５μｍ以下であってもよい。第１積層部から第２積層部までの第３方向における最短距離は１５μｍ以下であってもよい。
　（４）上記（３）のプリント配線板では、第１積層部および第２積層部のそれぞれにおける幅は１０μｍ以下であってもよい。第１積層部から第２積層部までの第３方向における最短距離は１０μｍ以下であってもよい。
　（５）上記（３）または（４）のプリント配線板では、第１積層部および第２積層部のそれぞれにおける幅は２μｍ以上であってもよい。第１積層部から第２積層部までの第３方向における最短距離は２μｍ以上であってもよい。
　（６）上記（１）から（５）のいずれかに係るプリント配線板では、積層部は、下地層と、電解めっき層とを含んでもよい。下地層は、主面上に接触していてもよい。電解めっき層は、下地層上に接触していてもよい。
　［実施形態の詳細］
　本開示の実施の形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。実施の形態に係るプリント配線板用基板およびプリント配線板を、それぞれプリント配線板用基板１００（１００ａ，１００ｂ）及びプリント配線板２００とする。
　（プリント配線板用基板の構成）
　以下に、プリント配線板用基板１００ａの構成を説明する。
　図１は、プリント配線板用基板１００ａの断面図である。プリント配線板用基板１００ａは、図１に示されるように、ベースフィルム１と、下地層２とを備えている。
　ベースフィルム１は、主面１ｓを有している。ベースフィルム１は、可撓性を有する絶縁性の材料により形成されている。ベースフィルム１は、例えば、ポリイミドにより形成されている。
　下地層２は、主面１ｓ上に接触している。下地層２は、スパッタリング銅層またはナノ銅焼結体層のいずれかで構成される。ナノ銅焼結体層である場合、当該ナノ銅焼結体層は、焼結されている複数の銅粒子により形成されている。そのため、ナノ銅焼結体層は、ポーラスになっている。ナノ銅焼結体層に含まれている銅粒子の平均粒径は、１ｎｍ以上又は３０ｎｍ以上であってもよい。ナノ銅焼結体層に含まれている銅粒子の平均粒径は、１００ｎｍ以下又は５００ｎｍ以下であってもよい。すなわち、ナノ銅焼結体層に含まれている銅粒子は、ナノ銅粒子であってもよい。なお、ナノ銅焼結体層を形成するために用いられるペーストに含まれている銅粒子の平均粒径は、粒子径分布測定装置（例えば、日機装株式会社製マイクロトラック粒度分布計ＵＰＡ－１５０ＥＸ）により測定される。後述するように、主面１ｓ上には、無電解銅めっき層が形成されてもよい（図示せず）。
　図１に示されるように、主面１ｓに対して垂直な方向を第１方向Ｘとする。下地層２は、下地層面２ｓを有する。下地層面２ｓは、下地層２が主面１ｓと接触している面の反対側の面である。主面１ｓから下地層面２ｓまでの第１方向における距離Ｈ（下地層２の厚みＨ）は、１μｍ以下または０．５μｍ以下であってもよい。後述するように、下地層２の厚みＨが１μｍ以下である場合、積層部２０の細線形成性が改善する。その結果、プリント配線板２００の回路を微細化することができる。
　（プリント配線板用基板の製造方法）
　以下に、プリント配線板用基板１００ａの製造方法を説明する。図２は、プリント配線板用基板１００ａの製造方法を説明するフローチャートである。プリント配線板用基板１００ａの製造方法は、図２に示されているように、ベースフィルム１を準備する工程Ｓ１ａと、下地層２を形成する工程Ｓ２ａとを有している。
　下地層を形成する工程Ｓ２ａは、ベースフィルム１を準備する工程Ｓ１ａの後に行われる。
　図３は、ベースフィルム１を準備する工程Ｓ１ａを説明する断面図である。ベースフィルム１を準備する工程Ｓ１ａでは、図３に示されるように、ベースフィルム１が準備される。ベースフィルム１を準備する工程Ｓ１ａにおいて、準備されたベースフィルム１の主面１ｓ上に下地層２は配置されていない。
　下地層２を主面１ｓ上に配置する前に、主面１ｓに対してたとえばアルカリ処理およびエキシマ処理を施す。ベースフィルム１が、たとえば、ポリイミドである場合、主面１ｓにアルカリ処理を施すことで、ポリイミドが加水分解する。具体的には、ベースフィルム１の主面１ｓにアルカリ溶液を噴きつけることで、ベースフィルム１の主面１ｓにアルカリ処理を施す。ベースフィルム１をアルカリ溶液に浸漬させることで、ベースフィルム１の主面１ｓにアルカリ処理を施してもよい。アルカリ溶液は、たとえば水酸化カリウムあるいは水酸化ナトリウムなどを含む水溶液であってもよい。アルカリ溶液に含まれる水酸化カリウムあるいは水酸化ナトリウムの添加量（重量）は、１リットルのアルカリ溶液に対して２００ｇ以上３００ｇ以下である。次に、脱水を目的としてベースフィルム１の主面１ｓに乾燥処理を施す。乾燥処理における乾燥温度は、たとえば３０℃以上６０℃以下である。たとえば乾燥温度が４０℃であれば、乾燥処理における乾燥時間は、たとえば３０分以上５時間以内であってもよい。その結果、主面１ｓにカルボキシ基が形成され、ベースフィルム１は親水性を有する。ペーストの塗布あるいは無電解めっきにより、主面１ｓを銅メタライズした場合、結晶成長が均一になる。具体的には、主面１ｓ上に結晶粒のサイズが均一な銅を積層することで、電解めっき層３の組織が下地層２の組織に対して連続的に成長する。その結果、電解めっき層３の組織は下地層２の組織と一体となり、積層部２０における組織の一体性が改善される。
　主面１ｓの親水性を更に促進するために、アルカリ処理後に、主面１ｓにエキシマ処理を施してもよい。具体的には、主面１ｓにエキシマ光を照射する。エキシマ光の波長は、たとえば、１７２ｎｍである。このようにすれば、結晶成長が均一になるように制御することができる。
　図４は、下地層２を形成する工程Ｓ２ａを説明する断面図である。下地層２を形成する工程Ｓ２ａでは、図４に示されるように、下地層２が主面１ｓ上に形成される。この工程Ｓ２ａでは、第１に、銅粒子を含むペーストが、主面１ｓ上に塗布される。第２に、塗布されたペーストに含まれる溶剤を乾燥させる。第３に、乾燥させたペーストが焼成される。これにより、乾燥させたペースト中に含まれる銅粒子が互いに焼結され、下地層２が形成される。下地層２は、スパッタリングによって形成されてもよい。下地層２は、後述するめっき装置３００を用いて形成されてもよい。めっき装置３００を用いて下地層２が形成された後、アニール温度を３００℃で、ベースフィルム１を１時間アニールする。
　以上より、図１に示されるプリント配線板用基板１００ａが製造される。このようにして製造されたプリント配線板用基板１００ａでは、図１８のように、下地層面２ｓ上に電解めっき層３を形成した際に、電解めっき層３の組織は下地層２の組織と一体となって成長する。つまり、積層部２０における組織の一体性が改善されている場合、第１方向Ｘにおける積層部２０のエッチング速度が均一になる。積層部２０は、電解めっき層３および下地層２から構成される。後述するようにセミアディティブ工法で使用されるエッチング液は、一般的に硫酸－過酸化水素エッチング液が使用される。その結果、優れた矩形性を有する積層部２０が形成される。このようにして、後述する実施の形態２に係るプリント配線板２００が得られる。
　下地層２および電解めっき層３から構成される積層部２０における組織の一体性は、積層部２０において結晶粒が占める面積の割合によって評価される。後述するように、プリント配線板用基板１００の結晶粒が占める面積は電子線後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ　Ｂａｃｋ　Ｓｃａｔｔｅｒｅｄ　Ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎ）によって計測される。具体的には、たとえば図１８に示されるように、電解めっき層３と下地層２とを含むように積層部２０が形成された場合、電解めっき層３は下地層２に接触する。積層部２０は、第１面２１ｓを有する。第１面２１ｓは、主面１ｓから第１面２１ｓまでの積層部の高さＨｔが１μｍ以上となるように配置される。このようにして積層部２０が形成されたプリント配線板用基板５００に対して、ＥＢＳＤにより結晶粒が占める面積を計測する前に、アルゴンイオン研磨によってプリント配線板用基板５００を断面加工する。イオンビームの加速電圧は、たとえば、６ｋＶに設定する。次に、ＥＢＳＤにより、積層部２０における結晶粒が占める面積を計測する。結晶粒が占める面積は、ＺＥＩＳＳ社製のＧｅｒｍｉｎｉ４５０およびＯｘｆｏｒｄ社製のＳｙｍｍｅｔｒｙを用いて計測する。ＥＢＳＤの計測条件は、以下の通りである。加速電圧は１５ｋＶである。電子線の照射電流は、２０ｎＡである。電子線の積算時間は０．８ｍｓである。ＳＥＭステージのチルト角は、７０°である。ＳＥＭのワーキングディスタンス（ＷＤ）は１５ｍｍである。
　積層部２０における組織の一体性を評価する場合、ＥＢＳＤによって計測される評価対象の結晶粒は、粒界閾値が１０°以下の条件によって測定される。なお、微小な結晶粒が評価対象の結晶粒として含まれないように、評価対象の結晶粒は円相当径が３．０μｍ以上であるとする。また、双晶粒界は評価対象の結晶粒として含まない。なお、「円相当径」は、結晶粒の投影面積と同じ面積を有する円の直径である。
　積層部２０における組織の一体性は、第１領域Ｖ１において、積層部２０に含まれる結晶粒が占める面積から評価される。具体的には、第１領域Ｖ１は、主面１ｓから４μｍまでの領域である。第１領域Ｖ１に含まれ、円相当径が３．０μｍ以上である結晶粒が占める面積の割合を第１面積比ｒ１とする。つまり、第１面積比ｒ１は、第１領域Ｖ１に対して円相当径が３．０μｍ以上である結晶粒が占める面積の割合である。本実施の形態１に係るプリント配線板用基板１００における第１面積比ｒ１は、０．８以上である。このようにして、積層部２０における組織の一体性が改善されたプリント配線板用基板１００ａが得られる。
　図１８に示されている第１領域Ｖ１および第２領域Ｖ２の各々における積層部２０に含まれる結晶粒が占める面積の割合が比較されてもよい。第２領域Ｖ２は、積層部２０の断面における第１領域Ｖ１以外の領域である。つまり、第２領域Ｖ２は、第１面２１ｓから第１領域Ｖ１までの領域である。第２領域Ｖ２に含まれ、円相当径が３．０μｍ以上である結晶粒が占める面積の割合を第２面積比ｒ２とする。つまり、第２面積比ｒ２は、第２領域Ｖ２に対して円相当径が３．０μｍ以上である結晶粒が占める面積の割合である。
　第１面積比ｒ１は、第２面積比ｒ２の０．８倍以上であってもよく、１．０倍以上であってもよい。
　（プリント配線板用基板の変形例の構成）
　図５は、実施の形態１に係るプリント配線板用基板１００ａの変形例における断面図である。図５は図１に対応する。図５に示されたプリント配線板用基板１００ｂは、基本的には図１に示されたプリント配線板用基板１００ａと同様の構成を備えるが、下地層２が、無電解銅めっき層を含む点で異なる。具体的には、下地層２は、第１下地層２ａおよび第２下地層２ｂを含む。第１下地層２ａは、具体的には、スパッタリング銅層またはナノ銅焼結体層のいずれかで構成される。第１下地層２ａは、中間下地層面ｓを有する。第１下地層２ａにおいて、中間下地層面ｓは主面１ｓの反対側の面である。第２下地層２ｂは、中間下地層面ｓにて、第１下地層２ａに接触している。第２下地層２ｂは、たとえば、無電解めっきにより形成される銅のめっきである。このようにして、下地層２は形成されている。
　主面１ｓから中間下地層面ｓまでの第１方向Ｘの距離Ｈａ（第１下地層２ａの厚みＨａ）は、０．５μｍ以下または０．１μｍ以下であってもよい。
　下地層２は、第１下地層２ａを含んでいなくてもよい。具体的には、下地層２は、無電解銅めっき層からなる第２下地層２ｂのみから構成されてもよい。
　（プリント配線板用基板の製造方法）
　以下に、プリント配線板用基板１００ｂの製造方法を説明する。
　図６は、プリント配線板用基板１００ｂの製造方法を説明するフローチャートである。図６は、図２に対応する。プリント配線板用基板１００ｂの製造方法は、図６に示されているように、ベースフィルム１を準備する工程Ｓ１ｂと、第１下地層２ａを形成する工程Ｓ２ｂと、第２下地層２ｂを形成する工程Ｓ３ｂと、プリント配線板用基板１００ｂをアニールする工程Ｓ４ｂとを有している。
　第１下地層２ａを形成する工程Ｓ２ｂは、ベースフィルム１を準備する工程Ｓ１ｂの後に行われる。第２下地層２ｂを形成する工程Ｓ３ｂは、第１下地層２ａを形成する工程Ｓ２ｂの後に行われる。プリント配線板用基板１００ｂをアニールする工程Ｓ４ｂは、第２下地層２ｂを形成する工程Ｓ３ｂの後に行われる。
　図７は、ベースフィルム１を準備する工程Ｓ１ｂを説明する断面図である。ベースフィルム１を準備する工程Ｓ１ｂでは、図７に示されるように、ベースフィルム１が準備される。ベースフィルム１を準備する工程Ｓ１ｂにおいて準備されるベースフィルム１では、主面１ｓ上に下地層２が配置されていない。下地層２を配置する前に、主面１ｓに対してアルカリ処理およびエキシマ処理を施す。
　図８は、第１下地層２ａを形成する工程Ｓ２ｂを説明する断面図である。第１下地層２ａを形成する工程Ｓ２ｂでは、図８に示されるように、第１下地層２ａが主面１ｓ上に形成される。この工程Ｓ２ｂでは、第１に、銅粒子を含むペーストが、主面１ｓ上に塗布される。第２に、塗布されたペーストに含まれる溶剤を乾燥させる。第３に、乾燥させたペーストが焼成される。これにより、乾燥させたペースト中に含まれる銅粒子が互いに焼結され、第１下地層２ａが形成される。銅粒子を含むペーストをバッチ式熱風炉を用いて熱処理することによって、第１下地層２ａが形成されてもよい。銅粒子を含むペーストをバッチ式熱風炉を用いて熱処理する場合、２５０℃以上の焼成温度で銅粒子を含むペーストを３０分以上熱処理する。このようにすれば、銅粒子間の焼成が促進される。その結果、下地層２に電解めっき層３を形成する際に、銅めっきの成長速度を均一にさせることができる。銅粒子を含むペーストをバッチ式熱風炉を用いて熱処理する場合、３００℃以上の焼成温度で銅粒子を含むペーストを３０分以上熱処理してもよい。銅粒子を含むペーストをフラッシュランプを用いて光焼成することによって、第１下地層２ａが形成されてもよい。銅粒子を含むペーストをフラッシュランプを用いて光焼成する場合、たとえば２．５ｋＶの電圧が供給されたフラッシュランプにより、銅粒子を含むペーストに光を５００μ秒照射する。この結果、瞬時に当該銅粒子が焼成される。このようにすれば、バッチ式熱風炉を用いた熱処理よりも、主面１ｓに対する熱負荷が抑制され、主面１ｓに施したアルカリ処理およびエキシマ処理で得られた効果を低減させることなく、銅粒子を焼成することができる。その結果、下地層２に電解めっき層３を形成する際に、銅めっきの成長速度を均一にさせることができる。第１下地層２ａは、スパッタリングによって形成されてもよい。なお、第１下地層２ａを形成する工程Ｓ２ｂは、実施されなくてもよい。
　第２下地層２ｂを形成する工程Ｓ３ｂは、めっき装置３００を用いて行われる。図９は、第２下地層２ｂを形成する工程Ｓ３ｂに用いられるめっき装置３００の概略構成図である。めっき装置３００は、図９に示されるように、めっき処理槽３１０と、複数のローラ３２０と、電極ローラ３３１及び電極ローラ３３２と、電源３４０とを有している。
　めっき処理槽３１０には、めっき液が貯留されている。めっき液には、銅が含まれている。また、めっき液には、ニッケルが含まれていてもよい。めっき処理槽３１０の内部には、電極３１１が配置されている。電極３１１は、導電性の材料により形成されている。電極３１１は、例えばチタンにより形成されている。電極３１１は、めっき液中に浸漬されている。
　複数のローラ３２０は、ベースフィルム１の搬送方向（図９中の矢印参照）に沿って並んでいる。複数のローラ３２０を回転させることにより、ベースフィルム１は、搬送方向に沿って搬送される。ベースフィルム１は、搬送の過程において、めっき処理槽３１０に貯留されているめっき液を通過する。
　電極ローラ３３１及び電極ローラ３３２は、めっき液を通過する前のベースフィルム１に接触する位置に配置されている。電極ローラ３３１及び電極ローラ３３２の少なくともいずれかは、第１下地層２ａに接触している。電極ローラ３３１及び電極ローラ３３２は、例えばステンレス鋼により形成されている。
　電源３４０は、電極３１１と電極ローラ３３１及び電極ローラ３３２とに電気的に接続されている。より具体的には、電源３４０の正極は電極３１１に電気的に接続され、電源３４０の負極は電極ローラ３３１及び電極ローラ３３２に電気的に接続される。
　図１０は、第２下地層２ｂを形成する工程Ｓ３ｂを説明する断面図である。第２下地層２ｂを形成する工程Ｓ３ｂでは、電源３４０により、電極３１１と電極ローラ３３１及び電極ローラ３３２との間で通電が行われる。図１０に示されるように、この通電に伴う電気的なエネルギに駆動されて、第２下地層２ｂが第１下地層２ａの表面（中間下地層面ｓ）上に急速に形成される。その後に、電極３１１と電極ローラ３３１及び電極ローラ３３２との間の通電が停止される。
　次に、プリント配線板用基板１００ｂをアニールする工程Ｓ４ｂが実施される。具体的には、たとえば窒素などの不活性ガス雰囲気下において、アニール温度を３００℃で、プリント配線板用基板１００ｂを１時間アニールする。その結果、下地層２がベースフィルム１に固着する。不活性ガスに含まれる酸素濃度は、たとえば、５０ｐｐｍ以下であってもよく、１０ｐｐｍ以下であってもよい。このようにすることで、下地層２に含まれる銅の結晶状態を均一にすることができる。
　以上により、図５に示される構造のプリント配線板用基板１００ｂが製造される。このように製造されたプリント配線板用基板１００ｂは、プリント配線板用基板１００ａと同様に、積層部２０における組織の一体性が改善され得る下地層２が形成される。
　（プリント配線板の構成）
　以下に、プリント配線板２００の構成を説明する。図１１は、プリント配線板２００の断面図である。プリント配線板２００は、図１１に示されるように、ベースフィルム１と複数の積層部２０とを備えている。
　主面１ｓに対して垂直な方向を、第１方向Ｘとする。第１方向Ｘに直交する方向を、第２方向Ｙとする。第１方向Ｘ及び第２方向Ｙに直交する方向を、第３方向Ｚとする。
　複数の積層部２０は、主面１ｓ上に配置されている。複数の積層部２０は、第２方向Ｙに沿って線状に伸びるように形成されている。複数の積層部２０は、第３方向Ｚに等間隔で配置されている。複数の積層部２０のうち隣り合った２つの積層部２０間の第３方向Ｚにおける最短距離Ｓおよび複数の積層部２０の各々の幅Ｌが２μｍ未満であると、後述するレジストパターン４を形成する工程Ｓ５において、レジストパターン４を形成するのに長い時間を要する。そのため、図１１に示されるように、複数の積層部２０のうち隣り合った２つの積層部２０間の第３方向Ｚにおける最短距離Ｓは、２μｍ以上であってもよい。複数の積層部２０の各々の幅Ｌは、２μｍ以上であってもよい。
　具体的には、複数の積層部２０は、隣り合った第１積層部２０ａと第２積層部２０ｂとを含む。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは、２μｍ以上であってもよい。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは、１５μｍ以下であってもよく、１０μｍ以下であってもよい。
　複数の積層部２０の各々の幅Ｌは、１５μｍ以下であってもよく、１０μｍ以下であってもよい。具体的には、第１積層部２０ａおよび第２積層部２０ｂのそれぞれにおける幅Ｌは１５μｍ以下であってもよく、１０μｍ以下であってもよい。
　積層部２０は下地層２と電解めっき層３とを含む。下地層２は主面１ｓ上に接触している。電解めっき層３は下地層２上に接触している。電解めっき層３は、電解めっきにより形成される銅の層である。
　（プリント配線板２００の製造方法）
　以下に、プリント配線板２００の製造方法を説明する。
　図１２は、プリント配線板２００の製造方法を説明するフローチャートである。プリント配線板２００は、基本的に、セミアディティブ工法を用いて製造される。具体的には、プリント配線板２００の製造方法は、図１２に示されるように、レジストパターン４を形成する工程Ｓ５と、電解めっき層３を形成する工程Ｓ６と、レジストパターン４を除去する工程Ｓ７と、下地層２を除去する工程Ｓ８とを有している。
　まず、レジストパターン４を形成する工程Ｓ５が実施される。当該工程Ｓ５では、下地層２上にレジストパターン４が形成される。レジストパターン４の形成方法としては、フォトリソグラフィ法など任意の方法を用いることができる。電解めっき層３を形成する工程Ｓ６は、レジストパターン４を形成する工程Ｓ５の後に行われる。レジストパターン４を除去する工程Ｓ７は、電解めっき層３を形成する工程Ｓ６の後に行われる。下地層２を除去する工程Ｓ８は、レジストパターン４を除去する工程Ｓ７の後に行われる。プリント配線板２００は、実施の形態１に係るプリント配線板用基板１００ａあるいはプリント配線板用基板１００ｂを用いて製造される。
　図１３は、レジストパターン４を形成する工程Ｓ５を説明する断面図である。レジストパターン４を形成する工程Ｓ５では、図１３に示されるように、レジストパターン４が下地層２上に形成される。
　レジストパターン４は、開口部４ａを有している。開口部４ａは、レジストパターン４が形成されていない領域である。開口部４ａからは、下地層２が露出している。
　レジストパターン４を形成する工程Ｓ５では、第１に、下地層２上に、たとえばフィルム状のレジストが貼付される。第２に、下地層２上に配置されたレジストに対して、露光及び現像が行われる。その結果、除去されなかったレジストの残部がレジストパターン４となり、除去されたレジストの部分が開口部４ａとなる。
　図１４は、電解めっき層３を形成する工程Ｓ６を説明する断面図である。電解めっき層３を形成する工程Ｓ６では、図１４に示されるように、開口部４ａから露出している下地層２上に電解めっき層３が形成される。電解めっき層３は、銅を含むめっき液中において下地層２に通電することで、形成される。
　図１５は、レジストパターン４を除去する工程Ｓ７を説明する断面図である。レジストパターン４を除去する工程Ｓ７では、図１５に示されるように、レジストパターン４が下地層２上から除去される。その結果、隣り合っている２つの電解めっき層３の間からは下地層２が露出することになる。
　下地層２を除去する工程Ｓ８では、隣り合っている２つの電解めっき層３の間から露出している下地層２の部分が、エッチングにより除去される。具体的には、硫酸－過酸化水素エッチング液によって下地層２を除去する。下地層２の組織および電解めっき層３の組織が一体となっていない場合、積層部２０におけるエッチング速度が異なる。下地層２の組織および電解めっき層３の組織が一体となっていない場合、下地層２が主面１ｓまでエッチングされるまでに、積層部２０の側面２０ｓにおいてもエッチングが進行する。その結果、矩形性が悪化した積層部２０が形成されてしまう。実施の形態１に係るプリント配線板用基板１００を使用すれば、積層部２０における組織の一体性が改善されている。そのため、第１方向Ｘにおける積層部２０のエッチング速度が均一になり、優れた矩形性を有する積層部２０が得られる。
　以上により、図１１に示されている構造のプリント配線板２００が形成されることになる。
　図１６は、結晶の方位分布の測定領域を示すプリント配線板２００の断面図である。下地層２および電解めっき層３から構成される積層部２０における組織の一体性は、積層部２０において結晶粒が占める面積の割合によって評価される。後述するように、プリント配線板用基板１００の結晶粒が占める面積はＥＢＳＤにより計測される。具体的には、積層部２０は下地層２と電解めっき層３とを含む。下地層２は、主面１ｓ上に接触している。電解めっき層３は、下地層２上に接触している。図１６に示されているように、積層部２０の断面において、第１領域Ｖ１は、主面１ｓから４μｍまでの領域である。第１領域Ｖ１に含まれ、円相当径が３．０μｍ以上である結晶粒が占める面積の割合を第１面積比ｒ１とする。つまり、第１面積比ｒ１は、第１領域Ｖ１に対して円相当径が３．０μｍ以上である結晶粒が占める面積の割合である。本実施の形態１に係るプリント配線板２００における第１面積比ｒ１は、０．８以上である。このようにして、積層部２０における組織の一体性が改善されたプリント配線板２００が得られる。
　図１６に示されている第１領域Ｖ１および第２領域Ｖ２の各々における積層部２０に含まれる結晶粒が占める面積の割合が比較されてもよい。第２領域Ｖ２は、積層部２０の断面における第１領域Ｖ１以外の領域である。つまり、第２領域Ｖ２は、第１面２１ｓから第１領域Ｖ１までの領域である。第２領域Ｖ２に含まれ、円相当径が３．０μｍ以上である結晶粒が占める面積の割合を第２面積比ｒ２とする。つまり、第２面積比ｒ２は、第２領域Ｖ２に対して円相当径が３．０μｍ以上である結晶粒が占める面積の割合である。
　第１面積比ｒ１は、第２面積比ｒ２の０．８倍以上であってもよく、１．０倍以上であってもよい。
　図１７は、図１１の領域ＸＶＩＩに示す積層部２０の概略断面図である。積層部２０における組織の一体性によって、積層部２０の幅が第１方向Ｘにおいて異なることがある。積層部２０の矩形性は、矩形性評価指数Ｅｔを用いて評価する。具体的には、第２方向Ｙに対して垂直な積層部２０の断面において、積層部２０は、第１面２１ｓと第２面２２ｓと最小面２３ｓと最大面２４ｓと２つの側面２０ｓとを有している。第１面２１ｓは、積層部２０において、主面１ｓから第１方向Ｘにおいて最も離れた面である。第２面２２ｓは、積層部２０が主面１ｓに接触している面である。２つの側面２０ｓは、第１面２１ｓと第２面２２ｓとを接続する面である。最小面２３ｓおよび最大面２４ｓは、第１面２１ｓと第２面２２ｓとの間に配置されている面であってもよい。最小面２３ｓおよび最大面２４ｓは、主面１ｓに沿った面であってもよい。最小面２３ｓは、最小幅Ｗ３を有する。最小幅Ｗ３は、積層部２０において第３方向Ｚにおける幅のうち、最も小さい第３方向Ｚにおける幅である。エッチング条件によっては、第１面２１ｓは最小面２３ｓになり得る。最大面２４ｓは、最大幅Ｗ４を有する。最大幅Ｗ４は、積層部２０において第３方向Ｚにおける幅のうち、最も大きい第３方向Ｚにおける幅である。エッチング条件によっては、第２面２２ｓは最大面２４ｓになり得る。このとき、矩形性評価指数をＥｔとすると、Ｅｔ＝Ｗ３／Ｗ４である。
　最小幅Ｗ３から最大幅Ｗ４を除算した値（つまり矩形性評価指数Ｅｔ）が０．８以上であればよい。具体的には、矩形性評価指数Ｅｔは、０．８以上である。矩形性評価指数Ｅｔは、０．９以上であってもよい。このようにして、積層部２０の矩形性を評価する。
　積層部２０の矩形性を別の観点から評価してもよい。具体的には、積層部２０の矩形性をリセス量Ｌ１あるいは突出量Ｌ２のいずれかで評価してもよい。下地層２の組織および電解めっき層３の組織が一体になっていない場合、積層部２０の側面２０ｓの形状は内側に突出したＶ字状になりえる。具体的には、２つの側面２０ｓの少なくともいずれかは、第１点ｐ１と第１凹点ｐ３ａとを含んでもよい。第１点ｐ１は、側面２０ｓと第１面２１ｓとが交差する点である。側面２０ｓ上において、第１凹点ｐ３ａは、第１点ｐ１からみて、第３方向Ｚにおいて第１面２１ｓが位置する側に配置されている。第１凹点ｐ３ａは、第１点ｐ１からの第３方向Ｚにおける距離が最も長い位置に配置されている。異なる観点から言えば、第１凹点ｐ３ａは、第１方向Ｘから見た平面視において第１面２１ｓと重なる位置に配置される。この時、リセス量Ｌ１は、Ｌ１＝ｌ１／Ｈｔである。距離ｌ１は、第１点ｐ１から第１凹点ｐ３ａまでの第３方向Ｚにおける距離である。
　第１点ｐ１から第１凹点ｐ３ａまでの第３方向Ｚにおける距離ｌ１は、主面１ｓから第１面２１ｓまでの積層部２０の高さＨｔの０．１５倍以下であってもよく、０．１０倍以下であってもよく、０．０５倍以下であってもよい。具体的には、リセス量Ｌ１は０．１５以下である。リセス量Ｌ１は０．１０以下であってもよく、０．０５以下であってもよい。
　２つの側面２０ｓの少なくともいずれかは、第２点ｐ２と第２凹点ｐ３ｂとを含んでもよい。第２点ｐ２は、側面２０ｓと第２面２２ｓとが交差する点である。側面２０ｓ上において、第２凹点ｐ３ｂは、第２点ｐ２からみて第３方向Ｚにおいて第２面２２ｓが位置する側に配置されている。第２凹点ｐ３ｂは、第２点ｐ２からの第３方向Ｚにおける距離が最も長い位置に配置されている。この時、突出量Ｌ２は、Ｌ２＝ｌ２／Ｈｔである。距離ｌ２は、第２点ｐ２から第２凹点ｐ３ｂまでの第３方向Ｚにおける距離である。なお、第１凹点ｐ３ａはリセス量Ｌ１を評価するための点であり、第２凹点ｐ３ｂは突出量Ｌ２を評価するための点である。また、積層部２０の形状が左右対称であるとき、２つの側面２０ｓにおける第１凹点ｐ３ａおよび第２凹点ｐ３ｂは、積層部２０の中心軸（対称軸）を中心として線対称となる位置に配置されている。
　第２点ｐ２から第２凹点ｐ３ｂまでの第３方向Ｚにおける距離ｌ２は、主面１ｓから第１面２１ｓまでの積層部２０の高さＨｔの０．１５倍以下であってもよく、０．１０倍以下であってもよく、０．０５倍以下であってもよい。具体的には、突出量Ｌ２は０．１５以下である。突出量Ｌ２は０．１０以下であってもよく、０．０５以下であってもよい。
　（作用効果）
　本開示に従ったプリント配線板２００は、ベースフィルム１と、積層部２０とを備える。ベースフィルム１は、主面１ｓを有する。積層部２０は、主面１ｓ上に配置されている。積層部２０の断面を、粒界閾値が１０°以下の条件による電子線後方散乱回折法により測定した際に、主面１ｓから４μｍまでの第１領域Ｖ１において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第１面積比ｒ１とする。第１面積比ｒ１が０．８以上である。
　このようにすれば、積層部２０における組織の一体性が改善され、優れた矩形性を有する回路を備えたプリント配線板２００を得ることができる。
　上記プリント配線板２００では、積層部２０の断面における第１領域Ｖ１以外の第２領域Ｖ２において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第２面積比ｒ２とする。第１面積比ｒ１は、第２面積比ｒ２の０．８倍以上である。
　このようにすれば、積層部２０における組織の一体性が改善され、優れた矩形性を有する回路を備えたプリント配線板２００を得ることができる。
　上記プリント配線板２００では、主面１ｓに対して垂直な方向を第１方向Ｘとする。第１方向Ｘに対して垂直な方向を第２方向Ｙとする。第１方向Ｘおよび第２方向Ｙに対して垂直な方向を第３方向Ｚとする。積層部２０は第２方向Ｙに沿って線状に延びるように形成されている。積層部２０は、隣り合う第１積層部２０ａと第２積層部２０ｂとを含んでいる。第１積層部２０ａおよび第２積層部２０ｂのそれぞれにおける幅は１５μｍ以下である。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは１５μｍ以下である。
　このようにすることで、微細な回路を有するプリント配線板２００を得ることができる。
　上記プリント配線板２００では、第１積層部２０ａおよび第２積層部２０ｂのそれぞれにおける幅は１０μｍ以下である。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは１０μｍ以下である。第１積層部２０ａおよび第２積層部２０ｂのそれぞれにおける幅は６μｍ以下であってもよい。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは６μｍ以下であってもよい。
　このようにすることで、微細な回路を有するプリント配線板２００を得ることができる。
　上記プリント配線板２００では、第１積層部２０ａおよび第２積層部２０ｂのそれぞれにおける幅は２μｍ以上である。第１積層部２０ａから第２積層部２０ｂまでの第３方向Ｚにおける最短距離Ｓは２μｍ以上である。
　このようにすることで、微細な回路を有するプリント配線板２００を得ることができる。
　上記プリント配線板２００では、積層部２０は、下地層２と、電解めっき層３とを含む。下地層２は、主面１ｓ上に接触している。電解めっき層３は、下地層２上に接触している。
　このようにすることで、微細な回路を有するプリント配線板２００を得ることができる。
　上記のようなプリント配線板用基板１００、および当該プリント配線板用基板１００から製造されたプリント配線板２００の効果を検証するために以下のような測定を実施した。
　（サンプル準備）
　まず、ベースフィルム１を構成する材料がポリイミドであるプリント配線板用基板５００を準備する。サンプル１からサンプル６におけるプリント配線板用基板５００は、比較例である。サンプル７からサンプル１１におけるプリント配線板用基板５００は、実施例である。サンプル１からサンプル１１に示されるプリント配線板用基板５００の製造条件および評価結果を表１から表４に示す。
　サンプル１におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施していない。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてＮｉ－Ｃｒシード層およびスパッタリング銅層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．００６μｍである。第２下地層２ｂとしての無電解銅めっき層は、厚みが０．３５５μｍとなるように形成する。下地層２の厚みＨは、０．３６１μｍである。なお、第２下地層２ｂの厚みは、下地層２の厚みＨから第１下地層２ａの厚みＨａを減算した値である。無電解銅めっき層を形成後、アニールは実施しない。
　サンプル２におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．０３４μｍである。第２下地層２ｂとしての無電解銅めっき層は、厚みが０．２２５μｍとなるように形成する。下地層２の厚みＨは、０．２５９μｍとなる。無電解銅めっき層を形成後、アニールは実施しない。
　サンプル３におけるプリント配線板用基板５００では、前処理としてエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．０４１μｍである。第２下地層２ｂとしての無電解銅めっき層は、厚みが０．２２３μｍとなるように形成する。下地層２の厚みＨは、０．２６４μｍとなる。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル４におけるプリント配線板用基板５００では、前処理としてアルカリ処理のみを実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．０２６μｍである。第２下地層２ｂとして無電解銅めっき層は、厚みが０．１８５μｍとなるように形成する。下地層２の厚みＨは、０．２１１μｍとなる。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル５におけるプリント配線板用基板５００では、前処理としてエキシマ処理のみを実施している。当該プリント配線板用基板５００の下地層２は、無電解銅めっき層で構成されている。下地層２の厚みＨは、１．１５０μｍである。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル６におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．４００μｍである。第２下地層２ｂとして無電解銅めっき層は、厚みが２．１８０μｍとなるように形成する。下地層２の厚みＨは、２．５８０μｍである。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル７におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は無電解銅めっき層で構成されている。下地層２の厚みＨは、０．４５２μｍである。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル８におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２はスパッタリング銅層で構成されている。下地層２の厚みＨは、０．０７０μｍである。下地層２を形成後、アニールは実施していない。
　サンプル９におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２はナノ銅焼結体層で構成されている。下地層２の厚みＨは、０．１５５μｍである。無電解銅めっき層を形成していないため、下地層２形成後のアニールは実施していない。
　サンプル１０におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．１５６μｍである。第２下地層２ｂとしての無電解銅めっき層は、厚みが０．１３０μｍとなるように形成する。下地層２の厚みＨは、０．２８６μｍである。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　サンプル１１におけるプリント配線板用基板５００では、前処理としてアルカリ処理およびエキシマ処理を実施している。当該プリント配線板用基板５００の下地層２は、第１下地層２ａとしてナノ銅焼結体層、および第２下地層２ｂとして無電解銅めっき層で構成されている。第１下地層２ａの厚みＨａは、０．１９５μｍである。第２下地層２ｂとしての無電解銅めっき層は、厚みが０．６７２μｍとなるように形成する。下地層２の厚みＨは、０．８６７μｍである。無電解銅めっき層を形成後、アニールを実施している。具体的には、窒素などの不活性ガス雰囲気下において、アニール温度は３００℃で、１時間アニールしている。
　上記のように準備されたサンプル１からサンプル１１の各々に対して電解めっき層３を形成することで、図１８に示されているような積層部２０が形成されたプリント配線板用基板５００が準備される。
　＜積層部における組織一体性の評価＞
　サンプル１からサンプル１１のプリント配線板用基板５００を用いて積層部２０における組織の一体性を評価した。図１８は、電解めっき層３が形成されたプリント配線板用基板５００の断面図であり、結晶の方位分布の測定領域を示す。下地層２および電解めっき層３から構成される積層部２０における組織の一体性は、積層部２０において結晶粒が占める面積の割合によって評価される。プリント配線板２００の結晶粒が占める面積はＥＢＳＤによって計測される。
　ＥＢＳＤにより結晶粒が占める面積を計測する前に、電解めっき層３が形成されたプリント配線板用基板５００をアルゴンイオン研磨によって断面加工する。イオンビームの加速電圧は、たとえば、６ｋＶに設定する。
　次に、ＥＢＳＤによって、積層部２０における結晶粒が占める面積を計測する。結晶粒が占める面積は、ＺＥＩＳＳ社製のＧｅｒｍｉｎｉ４５０およびＯｘｆｏｒｄ社製のＳｙｍｍｅｔｒｙを用いて計測する。ＥＢＳＤの計測条件は、以下の通りである。加速電圧は１５ｋＶである。電子線の照射電流は、２０ｎＡである。電子線の積算時間は０．８ｍｓである。ＳＥＭステージのチルト角は、７０°である。ＳＥＭのワーキングディスタンス（ＷＤ）は１５ｍｍである。
　積層部２０における組織の一体性を評価する場合、ＥＢＳＤにより計測される評価対象の結晶粒は、粒界閾値が１０°以下の条件によって測定される。なお、微小な結晶粒が評価対象の結晶粒として含まれないように、評価対象の結晶粒は円相当径が３．０μｍ以上であるとする。また、双晶粒界は評価対象の結晶粒として含まない。
　積層部２０における組織の一体性は、第１領域Ｖ１において、積層部２０に含まれる結晶粒が占める面積から評価される。具体的には、第１領域Ｖ１は、主面１ｓから４μｍまでの領域である。第１領域Ｖ１に含まれ、円相当径が３．０μｍ以上である結晶粒が占める面積の割合を第１面積比ｒ１とする。つまり、第１面積比ｒ１は、第１領域Ｖ１に対して円相当径が３．０μｍ以上である結晶粒が占める面積の割合である。
　第１面積比ｒ１が０．９５以上の場合、表１から表４において積層部２０における組織の一体性の評価はＡと記載される。第１面積比ｒ１が０．８０以上０．９５未満の場合、表１から表４において積層部２０における組織の一体性の評価はＢと記載される。第１面積比ｒ１が０．７０以上０．８０未満の場合、表１から表４において積層部２０における組織の一体性の評価はＣと記載される。第１面積比ｒ１が０．７０未満の場合、表１から表４において積層部２０における組織の一体性の評価はＤと記載される。
　サンプル１において、第１面積比ｒ１は、０．６５０であった。サンプル２において、第１面積比ｒ１は、０．７４４であった。サンプル３において、第１面積比ｒ１は、０．７９５であった。サンプル４において、第１面積比ｒ１は、０．７８２であった。サンプル５において、第１面積比ｒ１は、０．７５９であった。サンプル６において、第１面積比ｒ１は、０．６８６であった。
　サンプル７において、第１面積比ｒ１は、０．９３３であった。サンプル８において、第１面積比ｒ１は、０．８３６であった。サンプル９において、第１面積比ｒ１は、０．９９３であった。サンプル１０において、第１面積比ｒ１は、０．９８１であった。サンプル１１において、第１面積比ｒ１は、０．９３６であった。
　上記のサンプル１からサンプル１１における第１面積比ｒ１より、表１から表４に示されるように、サンプル１からサンプル６において、積層部２０における組織の一体性の評価はＣあるいはＤを示す。一方、サンプル７からサンプル１１において、積層部２０における組織の一体性の評価はＡあるいはＢを示す。特に、サンプル９およびサンプル１０において、積層部２０における組織の一体性の評価はＡを示す。
　つまり、下地層２に無電解銅めっき層が形成されない場合、前処理にアルカリ処理およびエキシマ処理を施し、下地層２の厚みＨが１μｍ以内であれば、積層部２０における組織の一体性が改善される。あるいは、下地層２に無電解銅めっき層を含む場合、前処理にアルカリ処理およびエキシマ処理を施し、無電解銅めっき層を形成した後に一定の条件下でアニールし、下地層２の厚みＨが１μｍ以内であれば、積層部２０における組織の一体性が改善される。つまり、第１面積比ｒ１が大きい程、積層部２０における組織の一体性が改善される。その結果、サンプル７からサンプル１１における積層部２０の矩形性が改善される。
　前処理にアルカリ処理およびエキシマ処理を施していない場合、サンプル１のように積層部２０における組織の一体性の評価はＤを示す。前処理にアルカリ処理およびエキシマ処理のいずれかのみ実施している場合、サンプル３およびサンプル４のように積層部２０における組織の一体性の評価はＣを示す。下地層２に無電解銅めっき層を含み、かつ無電解銅めっき層を形成後、プリント配線板用基板５００にアニールを実施していない場合、サンプル２のように積層部２０における組織の一体性の評価がＣを示す。下地層２の厚みＨが１μｍ超の時、サンプル５およびサンプル６のように、積層部２０における組織の一体性の評価がＣあるいはＤを示す。
　なお、後述するように配線が形成されたプリント配線板２００について、積層部２０における組織の一体性を評価する場合、上述のような計測を行う対象領域は図１６に示す第１領域Ｖ１である。
　第２面積比ｒ２に対する第１面積比ｒ１の割合から、積層部２０における組織の一体性を評価してもよい。第１面積比ｒ１を第２面積比ｒ２で割った値（＝ｒ１／ｒ２）は、第１面積比ｒ１は、第２面積比ｒ２の０．８倍以上であってもよく、１．０倍以上であってもよい。
　図１９は、サンプル１の積層部２０における結晶粒分布である。図２０は、サンプル７の積層部２０における結晶粒分布である。図１９および図２０に示される結晶粒分布は、ＥＢＳＤにより計測された結晶粒界が示されている。図１９に示されるように、サンプル１において下地層２の近傍に結晶粒界が集中していることが分かる。一方、図２０に示されるように、サンプル７において下地層２の近傍に結晶粒界が集中していないことが分かる。
　＜積層部の矩形性の評価＞
　サンプル１からサンプル１１のプリント配線板用基板５００を用いて製造されたプリント配線板２００の積層部２０の矩形性を評価された。
　積層部２０の矩形性は、矩形性評価指数Ｅｔを用いて評価する。図１７に示されるように、最小面２３ｓおよび最大面２４ｓは、第１面２１ｓと第２面２２ｓとの間に配置されている面であってもよい。最小面２３ｓは、最小幅Ｗ３を有する。最小幅Ｗ３は、積層部２０において第３方向Ｚにおける幅のうち最も小さい幅である。最大面２４ｓは、最大幅Ｗ４を有する。最大幅Ｗ４は、積層部２０において第３方向Ｚにおける幅のうち最も大きい幅である。エッチング条件によっては、第１面２１ｓは最小面２３ｓになる。エッチング条件によっては、第２面２２ｓは最大面２４ｓになり得る。このとき、矩形性評価指数をＥｔとすると、Ｅｔ＝Ｗ３／Ｗ４である。
　矩形性評価指数Ｅｔが０．９以上である場合に、積層部の矩形性の評価はＡとされる。矩形性評価指数Ｅｔが０．８以上０．９未満である場合に、積層部の矩形性の評価はＢとされる。矩形性評価指数Ｅｔが０．７以上０．８未満である場合に、積層部の矩形性の評価はＣとされる。矩形性評価指数Ｅｔが０．７未満である場合に、積層部の矩形性の評価はＤとされる。
　表１から表４に示されるように、サンプル１からサンプル６において、積層部２０の矩形性の評価はＣあるいはＤを示す。一方、サンプル７からサンプル１１において、積層部２０の矩形性の評価はＡあるいはＢを示す。特に、サンプル９およびサンプル１０において、積層部２０の矩形性の評価はＡを示す。これは、後述するように積層部２０における組織の一体性の影響が大きい。
　図２１は、サンプル１の積層部２０における結晶粒分布である。図２２は、サンプル７の積層部２０における結晶粒分布である。図１９および図２０に示される結晶粒分布は、ＥＢＳＤにより計測された結晶粒界が示されている。図２１に示されるように、サンプル１では、積層部２０の第３方向Ｚにおける幅が第１方向Ｘにおいて一律になっていない。これは、下地層２の組織と電解めっき層３の組織が一体となっていないため、積層部２０におけるエッチング速度が異なるためである。一方、サンプル７において、下地層２の組織と電解めっき層３の組織が一体となっているため、下地層２と電解めっき層３とが均一にエッチングされて、積層部２０の矩形性が改善される。そのため、図２２に示されるように、積層部２０の幅が第１方向Ｘにおいて実質的に一律になっている。
　＜積層部の細線形成性の評価＞
　サンプル１からサンプル１１のプリント配線板用基板５００を用いて製造されたプリント配線板２００の積層部２０の細線形成性を評価した。
　積層部２０の細線形成性の評価には、評価用ＴＥＧが用いられた。図２３は、評価用ＴＥＧの平面図である。図２３に示されるように、評価用ＴＥＧは、ベースフィルム１と複数の積層部２０とを有している。評価用ＴＥＧでは、主面１ｓが２０個の配線形成領域Ｒ１と、２０個の配線形成領域Ｒ２と、２０個の配線形成領域Ｒ３とを有している。２０個の配線形成領域Ｒ１、２０個の配線形成領域Ｒ２及び２０個の配線形成領域Ｒ３は、左右方向に沿って列をなすように並んでいる。
　配線形成領域Ｒ１、配線形成領域Ｒ２及び配線形成領域Ｒ３上には、複数の積層部２０が形成されている。配線形成領域Ｒ１上に形成されている積層部２０は、上下方向（図２３の第２方向Ｙ）に沿って延在している。配線形成領域Ｒ２上に形成されている積層部２０及び配線形成領域Ｒ３上に形成されている積層部２０は、それぞれ、上下方向に対して４５°及び－４５°傾斜している方向に沿って延在している。
　右からｎ番目（ｎは２０以下の自然数）にある配線形成領域Ｒ１上に形成されている積層部２０のＬ／Ｓは、ｎμｍ／１００μｍになっている。Ｌは、複数の積層部２０の各々の幅である。Ｓは、複数の積層部２０のうち隣り合った２つの間の最短距離である。配線形成領域Ｒ２上に形成されている積層部２０及び配線形成領域Ｒ３上に形成されている積層部２０のＬ／Ｓは、配線形成領域Ｒ１上に形成されているＬ／Ｓと同様にｎμｍ／１００μｍになっている。なお、積層部２０のアスペクト比（積層部２０の高さＨｔを積層部２０の幅Ｌで除した値）は、１以上２以下とされた。
　２０個の配線形成領域Ｒ１の各々、２０個の配線形成領域Ｒ２の各々及び２０個の配線形成領域Ｒ３の各々に対して、ＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて積層部２０を観察することにより、細線形成が適切に行われているか否かを判断した。
　表１から表４において、適切に形成可能な積層部２０の幅Ｌの最小値が６μｍ以下である場合に、評価がＡとされた。適切に形成可能な積層部２０の幅Ｌの最小値が６μｍ超１０μｍ以下である場合に、評価がＢとされた。適切に形成可能な積層部２０の幅Ｌの最小値が１０μｍ超１５μｍ以下である場合に、評価がＣとされた。適切に形成可能な積層部２０の幅Ｌの最小値が１５μｍ超である場合に、評価がＤとされた。
　表１から表４に示されるように、サンプル５およびサンプル６において、積層部２０の細線形成性の評価はＣあるいはＤを示す。一方、サンプル１からサンプル４、およびサンプル７からサンプル１１において、積層部２０の細線形成性の評価はＡあるいはＢを示す。これらの結果から、積層部２０の細線形成性は下地層２の厚みＨの影響が大きいと考えられる。サンプル５およびサンプル６において、下地層２の厚みＨは１μｍ超である。一方、サンプル１からサンプル４、およびサンプル７からサンプル１１において、下地層２の厚みＨは１μｍ未満であるため、積層部２０の細線形成性が良好である。
　＜総合評価＞
　以上から、プリント配線板の積層部２０における組織の一体性が改善されることで、積層部２０の矩形性が改善する。また、積層部２０の細線形成性を改善することで、微細な回路を有するプリント配線板２００が得られる。特に、サンプル９およびサンプル１０のプリント配線板用基板を用いて製造されたプリント配線板２００における積層部２０の矩形性および細線形成性は良好である。
　今回開示された実施形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本開示の基本的な範囲は、上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　１　ベースフィルム、１ｓ　主面、２　下地層、２ａ　第１下地層、２ｂ　第２下地層、２ｓ　下地層面、３　電解めっき層、４　レジストパターン、４ａ　開口部、２０　積層部、２０ａ　第１積層部、２０ｂ　第２積層部、２０ｓ　側面、２１ｓ　第１面、２２ｓ　第２面、２３ｓ　最小面、２４ｓ　最大面、１００，１００ａ，１００ｂ，５００　プリント配線板用基板、２００　プリント配線板、３００　めっき装置、３１０　めっき処理槽、３１１　電極、３２０　ローラ、３３１，３３２　電極ローラ、３４０　電源、ｒ１　第１面積比、ｒ２　第２面積比、Ｅｔ　矩形性評価指数、Ｈ，Ｈａ，ｌ１，ｌ２　距離、Ｈ，Ｈａ　厚み、Ｈｔ　高さ、Ｌ　幅、Ｌ１　リセス量、Ｌ２　突出量、Ｒ１，Ｒ２，Ｒ３　配線形成領域、Ｓ　最短距離、Ｖ１　第１領域、Ｖ２　第２領域、Ｗ３　最小幅、Ｗ４　最大幅、Ｘ　第１方向、Ｙ　第２方向、Ｚ　第３方向、ｐ１　第１点、ｐ２　第２点、ｐ３ａ　第１凹点、ｐ３ｂ　第２凹点、ｓ　中間下地層面。

Claims (6)

  1. 　主面を有するベースフィルムと、
    　前記主面上に配置されている積層部とを備え、
    　前記積層部の断面を、粒界閾値が１０°以下の条件による電子線後方散乱回折法により測定した際に、
    　前記主面から４μｍまでの第１領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第１面積比とすると、
    　前記第１面積比が０．８以上である、プリント配線板。
  2. 　前記積層部の前記断面における前記第１領域以外の第２領域において、円相当径が３μｍ以上である結晶粒が占める面積の割合を第２面積比とすると、
    　前記第１面積比は、前記第２面積比の０．８倍以上である、請求項１に記載のプリント配線板。
  3. 　前記主面に対して垂直な方向を第１方向とし、
    　前記第１方向に対して垂直な方向を第２方向とし、
    　前記第１方向および前記第２方向に対して垂直な方向を第３方向とすると、
    　前記積層部は、前記第２方向に沿って線状に延びるように形成され、さらに、
    　前記積層部は、隣り合う第１積層部と第２積層部とを含み、
    　前記第１積層部および前記第２積層部のそれぞれにおける幅は１５μｍ以下であり、
    　前記第１積層部から前記第２積層部までの前記第３方向における最短距離は１５μｍ以下である、請求項１または請求項２に記載のプリント配線板。
  4. 　前記第１積層部および前記第２積層部のそれぞれにおける幅は１０μｍ以下であり、
    　前記第１積層部から前記第２積層部までの前記第３方向における最短距離は１０μｍ以下である、請求項３に記載のプリント配線板。
  5. 　前記第１積層部および前記第２積層部のそれぞれにおける幅は２μｍ以上であり、
    　前記第１積層部から前記第２積層部までの前記第３方向における最短距離は２μｍ以上である、請求項３または請求項４に記載のプリント配線板。
  6. 　前記積層部は、前記主面上に接触している下地層と、前記下地層上に接触している電解めっき層とを含む、請求項１から請求項５のいずれか１項に記載のプリント配線板。
PCT/JP2025/009699 2024-04-12 2025-03-13 プリント配線板 Pending WO2025215999A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2024/014864 2024-04-12
JP2024014864 2024-04-12

Publications (1)

Publication Number Publication Date
WO2025215999A1 true WO2025215999A1 (ja) 2025-10-16

Family

ID=97349718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/009699 Pending WO2025215999A1 (ja) 2024-04-12 2025-03-13 プリント配線板

Country Status (1)

Country Link
WO (1) WO2025215999A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335541A (ja) * 2006-06-13 2007-12-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板および半導体装置
JP2019197851A (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335541A (ja) * 2006-06-13 2007-12-27 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板および半導体装置
JP2019197851A (ja) * 2018-05-11 2019-11-14 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Similar Documents

Publication Publication Date Title
US6767644B2 (en) Metallized polyimide film
EP0455891B1 (en) Cone electrical contact
US7472650B2 (en) Nickel alloy plated structure
JP3641632B1 (ja) 導電性シート、それを用いた製品およびその製造方法
US5172473A (en) Method of making cone electrical contact
CN102318141B (zh) 各向异性导电构件及其制备方法
US11008665B2 (en) Method for manufacturing copper foil with rough surface in plating tank and its product
EP2557617B1 (en) Lithium secondary battery and anode therefor
CN112004964B (zh) 表面处理铜箔、覆铜板以及印刷电路板
KR100435298B1 (ko) 전해동박
CN1179070C (zh) 电沉积铜箔的物理性质的检验方法
WO2025215999A1 (ja) プリント配線板
US11979983B2 (en) Printed wiring board and method of manufacturing the same
JP2010236072A (ja) 積層銅箔及びその製造方法
JP2007107038A (ja) 回路用銅又は銅合金箔
WO2025215836A1 (ja) プリント配線板用基板およびプリント配線板
WO2025215834A1 (ja) プリント配線板
TWI844761B (zh) 雙晶銅金屬層、具有其之基板及其製備方法
WO2025215835A1 (ja) プリント配線板
US11871514B2 (en) Flexible printed circuit board and method for producing the same
KR20230076329A (ko) 고연신율 금속박 제조방법 및 고연신율 금속박
JP7758168B2 (ja) プリント配線板用基板及びプリント配線板
JPH06224538A (ja) セラミックス回路基板の製造方法
KR101289803B1 (ko) 회로 기판 및 그 제조 방법
JP2005008955A (ja) 銅箔の表面処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25786475

Country of ref document: EP

Kind code of ref document: A1