[go: up one dir, main page]

WO2018152874A1 - 一种阵列基板及阵列基板的制作方法 - Google Patents

一种阵列基板及阵列基板的制作方法 Download PDF

Info

Publication number
WO2018152874A1
WO2018152874A1 PCT/CN2017/076317 CN2017076317W WO2018152874A1 WO 2018152874 A1 WO2018152874 A1 WO 2018152874A1 CN 2017076317 W CN2017076317 W CN 2017076317W WO 2018152874 A1 WO2018152874 A1 WO 2018152874A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
substrate
layer
projection
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/076317
Other languages
English (en)
French (fr)
Inventor
郝思坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to KR1020197026096A priority Critical patent/KR20190110617A/ko
Priority to US15/521,442 priority patent/US20180277568A1/en
Priority to JP2019539282A priority patent/JP6828175B2/ja
Priority to EP17898038.9A priority patent/EP3588563A4/en
Publication of WO2018152874A1 publication Critical patent/WO2018152874A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Definitions

  • the barrier layer is an inorganic material or an organic insulating material.
  • FIG. 3 is a schematic structural view of a second preferred embodiment of the array substrate of the present invention.
  • the thickness of the barrier layer 206 on the array substrate is between 3 micrometers and 5 micrometers; the barrier layer 206 on the array substrate is an inorganic material or an organic insulating material.
  • the projection of the first metal layer 202 and the second metal layer 205 on the array substrate on the substrate substrate 201 coincides with the projection of the barrier layer 206 on the substrate substrate 201.
  • the array substrate of the preferred embodiment increases the distance between the first metal layer 202 and the second metal layer 205 at the intersection 208 of the first metal layer 202 and the second metal layer 205 by providing the barrier layer 206, thereby reducing the distance between the first metal layer 202 and the second metal layer 205.
  • the capacitance value of the parasitic capacitance formed by the first metal layer 202 and the second metal layer 205 increases the charging rate of the pixel, thereby improving the display effect and quality of the liquid crystal display.
  • FIG. 4 is a schematic diagram of a process flow of a method for fabricating an array substrate according to the present invention.
  • the embodiment of the invention further provides a method for fabricating the above array substrate, comprising:
  • the base substrate includes a first region and a second region, and the projection of the thin film transistor on the substrate substrate coincides with the first region, and the projection of the barrier layer on the substrate is coincident with the second region.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板及阵列基板的制作方法，包括：衬底基板（201）、第一金属层（202）、第一绝缘层（203）、有源层（204）、第二金属层（205）以及阻隔层（206）；其中，阻隔层，设置在第一绝缘层与第二金属层之间，用以增加第一金属层与第二金属层交叠处的第一金属层与第二金属层之间的距离，降低第一金属层与第二金属层形成的寄生电容的电容值。

Description

一种阵列基板及阵列基板的制作方法 技术领域
本发明涉及液晶显示器的制造领域，尤其涉及一种阵列基板及阵列基板的制作方法。
 背景技术
液晶显示器是目前使用最广泛的一种平板显示器，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机、计算机或笔记本等提供具有高分辨率的彩色屏幕。
液晶显示面板是液晶显示器最主要的组成配件，其包括第一基板、第二基板、设置在两者之间的液晶层。其中，第一基板为阵列基板，参阅图1，图1为现有的液晶显示面板的阵列基板的俯视结构示意图，其包括：第一金属层、第一绝缘层、有源层、第二金属层以及像素电极层；第一金属层用于形成扫描线102以及薄膜晶体管103的栅极1033；第一绝缘层（图中未标示），设置在第一金属层上，用以隔离第一金属层以及有源层；有源层，设置在第一绝缘层上，用以形成薄膜晶体管103的导电沟道1034；第二金属层，设置在有源层上，用以形成数据线101、薄膜晶体管103的源极1031以及薄膜晶体管103的漏极1032；像素电极层设置在第二金属层上，用于形成像素电极104，其通过一通孔与薄膜晶体管103的漏极1032连接。
然而，由于第一金属层与第二金属层之间的距离较短，在第一金属层与第二金属层重叠处105容易形成寄生电容，从而降低像素的充电率，进而影响液晶显示器的显示效果和品质。
故，有必要提供一种阵列基板及阵列基板的制作方法，以解决现有技术所存在的问题。
 技术问题
本发明的目的在于提供一种阵列基板及阵列基板的制作方法，以解决现有的阵列基板由于第一金属层与第二金属层之间的距离较短，在第一金属层与第二金属层交叠区域容易形成寄生电容，从而降低像素的充电率，进而影响液晶显示器的显示效果和品质的技术问题。
 技术解决方案
本发明提供一种阵列基板，其包括：
衬底基板；
第一金属层，设置在所述衬底基板上，用以形成扫描线以及薄膜晶体管的栅极；
第一绝缘层，设置在所述第一金属层上，用以隔离所述第一金属层以及有源层；
所述有源层，设置在所述第一绝缘层上，用以形成所述薄膜晶体管的导电沟道；
第二金属层，设置在所述有源层上，用以形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
阻隔层，设置在所述第一绝缘层与所述第二金属层之间，用以增加所述第一金属层与所述第二金属层交叠处的所述第一金属层与所述第二金属层之间的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值；
所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内；
所述阻隔层的厚度介于3微米至5微米之间。
在本发明的阵列基板中，所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影与所述阻隔层在所述衬底基板上的投影重合。
在本发明的阵列基板中，所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
在本发明的阵列基板中，所述阻隔层为无机材料或有机绝缘材料。
本发明还提供一种阵列基板，包括：
衬底基板；
第一金属层，设置在所述衬底基板上，用以形成扫描线以及薄膜晶体管的栅极；
第一绝缘层，设置在所述第一金属层上，用以隔离所述第一金属层以及有源层；
所述有源层，设置在所述第一绝缘层上，用以形成所述薄膜晶体管的导电沟道；
第二金属层，设置在所述有源层上，用以形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
阻隔层，设置在所述第一绝缘层与所述第二金属层之间，用以增加所述第一金属层与所述第二金属层交叠处的所述第一金属层与所述第二金属层之间的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值。
在本发明的阵列基板中，所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内。
在本发明的阵列基板中，所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影与所述阻隔层在所述衬底基板上的投影重合。
在本发明的阵列基板中，所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
在本发明的阵列基板中，所述阻隔层的厚度介于3微米至5微米之间。
在本发明的阵列基板中，所述阻隔层为无机材料或有机绝缘材料。
依据上述目的，本发明还提供一种阵列基板的制作方法，包括：
在衬底基板上沉积第一金属层，并通过构图工艺形成扫描线以及薄膜晶体管的栅极；
在所述第一金属层上沉积第一绝缘层；
在所述第一绝缘层沉积有源层，并通过构图工艺形成所述薄膜晶体管的导电沟道；
在所述有源层上沉积第二金属层，并通过构图工艺形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
在所述第一绝缘层与所述第二金属层之间形成一阻隔层，用以增加所述第一金属层与所述第二金属层交接区域的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值。
在本发明的阵列基板的制作方法中，所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内。
在本发明的阵列基板的制作方法中，所述第一金属层与所述第二金属层交接区域在所述衬底基板上的投影区域与所述阻隔层在所述衬底基板上的投影区域重合。
在本发明的阵列基板的制作方法中，所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
在本发明的阵列基板的制作方法中，所述阻隔层的厚度介于3微米至5微米之间。
在本发明的阵列基板的制作方法中，所述阻隔层为无机材料或有机绝缘材料。
 有益效果
本发明的阵列基板及阵列基板的制作方法通过设置阻隔层，从而增加在第一金属层与第二金属层交叠处的第一金属层与第二金属层之间的距离，降低第一金属层与第二金属层形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。
 附图说明
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有的液晶显示面板的阵列基板的俯视结构示意图；
图2为本发明的阵列基板的第一优选实施例的结构示意图；
图3为本发明的阵列基板的第二优选实施例的结构示意图;
图4为本发明的阵列基板的制作方法的工艺流程示意图。
 本发明的最佳实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。在图中，结构相似的单元是以相同标号表示。需要说明的是，本发明的目的在于在第一金属层和第二金属层之间设置一阻隔层，用以增加第一金属层与第二金属层交叠处的第一金属层与第二金属层之间的距离，降低第一金属层与第二金属层形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图2，图2为本发明的阵列基板的第一优选实施例的结构示意图。如图2所示，本优选实施例的阵列基板包括：衬底基板201、第一金属层202、第一绝缘层203、有源层204、第二金属层205以及阻隔层206。
第一金属层202设置在衬底基板201上，用以形成扫描线2081以及薄膜晶体管207的栅极2071；第一绝缘层203，设置在第一金属层202上，用以隔离第一金属层202以及有源层204；有源层204，设置在第一绝缘层203上，用以形成薄膜晶体管207的导电沟道2072；第二金属层205，设置在有源层204上，用以形成数据线2082、薄膜晶体管207的源极2073以及薄膜晶体管207的漏极2074；阻隔层206，设置在第一绝缘层203与第二金属层205之间，用以增加第一金属层202与第二金属层205交叠处208的第一金属层202与第二金属层205之间的距离，从而降低第一金属层202与第二金属层205形成的寄生电容的电容值。
优选的，该阵列基板上的阻隔层206的厚度介于3微米至5微米之间；该阵列基板上的阻隔层206为无机材料或有机绝缘材料。
进一步的，该阵列基板上的第一金属层202与第二金属层205交叠处208在衬底基板201上的投影位于阻隔层206201上在衬底基板的投影内。
优选的，该阵列基板上的第一金属层202与第二金属层205交叠处208在衬底基板201上的投影与阻隔层206在衬底基板201上的投影重合。
因此，本优选实施例的阵列基板通过设置阻隔层206，从而增加第一金属层202与第二金属层205交叠处208的第一金属层202与第二金属层205之间的距离，降低第一金属层202与第二金属层205形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。
参阅图3，图3为本发明的阵列基板的第二优选实施例的结构示意图。如图3所示，本优选实施例的阵列基板包括：衬底基板301、第一金属层302、第一绝缘层303、有源层304、第二金属层305以及阻隔层306。
第一金属层302设置在衬底基板301上，用以形成扫描线3081以及薄膜晶体管307的栅极3071；第一绝缘层303，设置在第一金属层302上，用以隔离第一金属层302以及有源层304；有源层304，设置在第一绝缘层303上，用以形成薄膜晶体管307的导电沟道3072；第二金属层305，设置在有源层304上，用以形成数据,3082、薄膜晶体管307的源极3073以及薄膜晶体管307的漏极3074；阻隔层306，设置在第一绝缘层303与第二金属层305之间，用以增加第一金属层302与第二金属层305交叠处308的第一金属层302与第二金属层305之间的距离，从而降低第一金属层302与第二金属层305形成的寄生电容的电容值。
优选的，该阵列基板上的阻隔层306的厚度介于3微米至5微米之间；该阵列基板上的阻隔层306为无机材料或有机绝缘材料。
进一步的，该阵列基板上的第一金属层302与第二金属层305交叠处308在衬底基板上的投影位于阻隔层306在衬底基板301上的投影内。
优选的，衬底基板301包括第一区域以及第二区域，薄膜晶体管307在衬底基板301上的投影与第一区域重合，阻隔层306在衬底基板302上的投影与第二区域重合。
因此，本优选实施例的阵列基板通过设置阻隔层，从而增加第一金属层302与第二金属层305交叠处308的第一金属层302与第二金属层305之间的距离，降低第一金属层302与第二金属层305形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。
参阅图4，图4为本发明的阵列基板的制作方法的工艺流程示意图。本发明实施例还提供上述阵列基板的制作方法，包括：
步骤S401，在衬底基板上沉积第一金属层，并通过构图工艺形成扫描线以及薄膜晶体管的栅极；
步骤S402，在第一金属层上沉积第一绝缘层；
步骤S403，在第一绝缘层沉积有源层，并通过构图工艺形成薄膜晶体管的导电沟道；
步骤S404，在所有源层上沉积第二金属层，并通过构图工艺形成数据线、薄膜晶体管的源极以及薄膜晶体管的漏极；以及，
步骤S405，在所第一绝缘层与所述第二金属层之间形成一阻隔层，用以增加第一金属层与第二金属层交接区域的距离，降低第一金属层与第二金属层形成的寄生电容的电容值。
优选的，第一金属层与第二金属层交叠处在衬底基板上的投影位于阻隔层在衬底基板的投影内。
优选的，第一金属层与所述第二金属层交接区域在衬底基板上的投影区域与阻隔层在衬底基板上的投影区域重合。
优选的，衬底基板包括第一区域以及第二区域，薄膜晶体管在衬底基板上的投影与第一区域重合，阻隔层在所述衬底基板上的投影与第二区域重合。
本优选实施例的阵列基板的制作方法通过设置阻隔层，从而增加在第一金属层与第二金属层交叠处的第一金属层与第二金属层之间的距离，降低第一金属层与第二金属层形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。
本发明的阵列基板及阵列基板的制作方法通过设置阻隔层，从而增加在第一金属层与第二金属层交叠处的第一金属层与第二金属层之间的距离，降低第一金属层与第二金属层形成的寄生电容的电容值，从而提升像素的充电率，进而提高液晶显示器的显示效果和品质。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (16)

  1. 一种阵列基板，其包括：
    衬底基板；
    第一金属层，设置在所述衬底基板上，用以形成扫描线以及薄膜晶体管的栅极；
    第一绝缘层，设置在所述第一金属层上，用以隔离所述第一金属层以及有源层；
    所述有源层，设置在所述第一绝缘层上，用以形成所述薄膜晶体管的导电沟道；
    第二金属层，设置在所述有源层上，用以形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
    阻隔层，设置在所述第一绝缘层与所述第二金属层之间，用以增加所述第一金属层与所述第二金属层交叠处的所述第一金属层与所述第二金属层之间的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值；
    所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内；
    所述阻隔层的厚度介于3微米至5微米之间。
  2. 根据权利要求1所述的阵列基板，其中所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影与所述阻隔层在所述衬底基板上的投影重合。
  3. 根据权利要求1所述的阵列基板，其中所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
  4. 根据权利要求1所述的阵列基板，其中所述阻隔层为无机材料或有机绝缘材料。
  5. 一种阵列基板，其包括：
    衬底基板；
    第一金属层，设置在所述衬底基板上，用以形成扫描线以及薄膜晶体管的栅极；
    第一绝缘层，设置在所述第一金属层上，用以隔离所述第一金属层以及有源层；
    所述有源层，设置在所述第一绝缘层上，用以形成所述薄膜晶体管的导电沟道；
    第二金属层，设置在所述有源层上，用以形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
    阻隔层，设置在所述第一绝缘层与所述第二金属层之间，用以增加所述第一金属层与所述第二金属层交叠处的所述第一金属层与所述第二金属层之间的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值。
  6. 根据权利要求5所述的阵列基板，其中所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内。
  7. 根据权利要求6所述的阵列基板，其中所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影与所述阻隔层在所述衬底基板上的投影重合。
  8. 根据权利要求6所述的阵列基板，其中所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
  9. 根据权利要求5所述的阵列基板，其中所述阻隔层的厚度介于3微米至5微米之间。
  10. 根据权利要求5所述的阵列基板，其中所述阻隔层为无机材料或有机绝缘材料。
  11. 一种阵列基板的制作方法，其包括：
    在衬底基板上沉积第一金属层，并通过构图工艺形成扫描线以及薄膜晶体管的栅极；
    在所述第一金属层上沉积第一绝缘层；
    在所述第一绝缘层沉积有源层，并通过构图工艺形成所述薄膜晶体管的导电沟道；
    在所述有源层上沉积第二金属层，并通过构图工艺形成数据线、所述薄膜晶体管的源极以及所述薄膜晶体管的漏极；以及，
    在所述第一绝缘层与所述第二金属层之间形成一阻隔层，用以增加所述第一金属层与所述第二金属层交接区域的距离，降低所述第一金属层与所述第二金属层形成的寄生电容的电容值。
  12. 根据权利要求11所述的阵列基板的制作方法，其特征在于，所述第一金属层与所述第二金属层交叠处在所述衬底基板上的投影位于所述阻隔层在所述衬底基板的投影内。
  13. 根据权利要求12所述的阵列基板的制作方法，其特征在于，所述第一金属层与所述第二金属层交接区域在所述衬底基板上的投影区域与所述阻隔层在所述衬底基板上的投影区域重合。
  14. 根据权利要求12所述的阵列基板的制作方法，其特征在于，所述衬底基板包括第一区域以及第二区域，所述薄膜晶体管在所述衬底基板上的投影与所述第一区域重合，所述阻隔层在所述衬底基板上的投影与所述第二区域重合。
  15. 根据权利要求11所述的阵列基板的制作方法，其中所述阻隔层的厚度介于3微米至5微米之间。
  16. 根据权利要求11所述的阵列基板的制作方法，其中所述阻隔层为无机材料或有机绝缘材料。
PCT/CN2017/076317 2017-02-22 2017-03-10 一种阵列基板及阵列基板的制作方法 Ceased WO2018152874A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020197026096A KR20190110617A (ko) 2017-02-22 2017-03-10 어레이 기판 및 어레이 기판의 제작 방법
US15/521,442 US20180277568A1 (en) 2017-02-22 2017-03-10 Array substrate and manufacturing method therefor
JP2019539282A JP6828175B2 (ja) 2017-02-22 2017-03-10 アレイ基板及びアレイ基板の製造方法
EP17898038.9A EP3588563A4 (en) 2017-02-22 2017-03-10 NETWORK SUBSTRATE AND ITS MANUFACTURING PROCESS

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710098323.2 2017-02-22
CN201710098323.2A CN106847829A (zh) 2017-02-22 2017-02-22 一种阵列基板及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
WO2018152874A1 true WO2018152874A1 (zh) 2018-08-30

Family

ID=59134089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/076317 Ceased WO2018152874A1 (zh) 2017-02-22 2017-03-10 一种阵列基板及阵列基板的制作方法

Country Status (6)

Country Link
US (1) US20180277568A1 (zh)
EP (1) EP3588563A4 (zh)
JP (1) JP6828175B2 (zh)
KR (1) KR20190110617A (zh)
CN (1) CN106847829A (zh)
WO (1) WO2018152874A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
US10761388B2 (en) 2018-10-22 2020-09-01 HKC Corporation Limited Display panel and display
CN109254461A (zh) * 2018-10-22 2019-01-22 惠科股份有限公司 显示面板和显示器
CN109872690B (zh) * 2019-03-27 2020-09-08 武汉华星光电半导体显示技术有限公司 显示面板
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442056A (zh) * 2007-11-23 2009-05-27 胜华科技股份有限公司 像素阵列基板
CN101577248A (zh) * 2009-06-12 2009-11-11 友达光电股份有限公司 阵列基板及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07119915B2 (ja) * 1989-01-27 1995-12-20 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
JPH09101542A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2001332499A (ja) * 2000-05-19 2001-11-30 Seiko Epson Corp 電極基板の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された電極基板及び電気光学装置
US7538827B2 (en) * 2005-11-17 2009-05-26 Chunghwa Picture Tubes, Ltd. Pixel structure
JP4351695B2 (ja) * 2006-11-27 2009-10-28 エルジー ディスプレイ カンパニー リミテッド 有機ｅｌ表示装置
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
WO2012060362A1 (ja) * 2010-11-04 2012-05-10 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102326555B1 (ko) * 2015-04-29 2021-11-17 삼성디스플레이 주식회사 표시장치
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN106205492B (zh) * 2016-09-13 2019-07-02 深圳市华星光电技术有限公司 Amoled驱动电路结构及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442056A (zh) * 2007-11-23 2009-05-27 胜华科技股份有限公司 像素阵列基板
CN101577248A (zh) * 2009-06-12 2009-11-11 友达光电股份有限公司 阵列基板及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3588563A4 *

Also Published As

Publication number Publication date
KR20190110617A (ko) 2019-09-30
JP2020507208A (ja) 2020-03-05
CN106847829A (zh) 2017-06-13
JP6828175B2 (ja) 2021-02-10
US20180277568A1 (en) 2018-09-27
EP3588563A1 (en) 2020-01-01
EP3588563A4 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
WO2018152874A1 (zh) 一种阵列基板及阵列基板的制作方法
WO2018006479A1 (zh) 阵列基板及其制作方法、以及液晶显示面板
WO2018133134A1 (zh) Coa基板及液晶显示面板
WO2019114062A1 (zh) Oled 显示面板及显示装置
WO2018196112A1 (zh) Ltps阵列基板及其制作方法
WO2016008184A1 (zh) 一种显示面板及显示装置
WO2017008316A1 (zh) 一种阵列基板及液晶显示面板
WO2013004041A1 (zh) 一种适用于psva与阵列的测试电路
WO2017197693A1 (zh) 3t像素结构及液晶显示装置
WO2014023013A1 (zh) 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
WO2019041476A1 (zh) 一种阵列基板及其制作方法、显示面板
WO2013060045A1 (zh) Tft阵列基板及液晶面板
WO2016095243A1 (zh) 液晶面板及其制备方法
WO2016029517A1 (zh) 薄膜晶体管阵列基板及其像素暗点化处理方法
WO2017128597A1 (zh) 液晶显示面板、tft基板及其制造方法
WO2019015077A1 (zh) 一种阵列基板及其制造方法、液晶显示装置
WO2016095252A1 (zh) Ffs阵列基板及液晶显示面板
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法
WO2016078112A1 (zh) 薄膜晶体管基板的制作方法及制造设备
WO2014019227A1 (zh) 一种液晶显示装置、阵列基板及其制作方法
WO2018214210A1 (zh) 一种阵列基板及其制作方法
WO2016149958A1 (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2017177537A1 (zh) 一种液晶显示面板及液晶显示器
WO2013139040A1 (zh) 液晶显示面板以及其制造方法
WO2015085618A1 (zh) 薄膜晶体管阵列基板、制造方法及液晶显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15521442

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17898038

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019539282

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197026096

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017898038

Country of ref document: EP

Effective date: 20190923