[go: up one dir, main page]

TWI534905B - 顯示裝置及顯示裝置之製造方法 - Google Patents

顯示裝置及顯示裝置之製造方法 Download PDF

Info

Publication number
TWI534905B
TWI534905B TW100143736A TW100143736A TWI534905B TW I534905 B TWI534905 B TW I534905B TW 100143736 A TW100143736 A TW 100143736A TW 100143736 A TW100143736 A TW 100143736A TW I534905 B TWI534905 B TW I534905B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrode
semiconductor layer
display device
Prior art date
Application number
TW100143736A
Other languages
English (en)
Other versions
TW201243960A (en
Inventor
桑原秀明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201243960A publication Critical patent/TW201243960A/zh
Application granted granted Critical
Publication of TWI534905B publication Critical patent/TWI534905B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示裝置及顯示裝置之製造方法
本發明係關於一種半導體裝置和其製造方法以及顯示裝置和其製造方法。
注意，在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此，半導體電路、儲存裝置、成像裝置、顯示裝置、電光學裝置及電子裝置等都是半導體裝置。
近年來，由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的電晶體引人注目。電晶體廣泛地應用於電子裝置諸如IC(Integrated Circuit：積體電路)及電光學裝置等。尤其是，目前正在加快開發作為以液晶顯示裝置等為代表的顯示裝置的切換元件的電晶體。在主動矩陣型液晶顯示裝置中，在連接到被選擇了的切換元件的像素電極和對應於該像素電極的相對電極之間施加電壓，從而進行配置在像素電極和相對電極之間的液晶層的光學調變，並且該光學調變被觀察者識別為顯示圖案。在此，主動矩陣型液晶顯示裝置是指一種液晶顯示裝置，其中採用藉由利用切換元件使配置為矩陣狀的像素電極驅動，而在螢幕上形成顯示圖案的方式。
目前，如上所述那樣的主動矩陣型液晶顯示裝置的用 途正在擴大，並且對於螢幕尺寸的大面積化、高精細化及高孔徑比化的要求提高。此外，對於主動矩陣型液晶顯示裝置要求高可靠性，並且對於其生產方法要求高生產率及生產成本的降低。作為提高生產率並降低生產成本的方法之一，可以舉出製程的簡化。
在主動矩陣型液晶顯示裝置中，主要將電晶體用作切換元件。在製造電晶體時，為了製程整體的簡化，重要的是光刻製程的縮減或簡化。例如，若是增加一個光刻製程，則需要如下製程：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的製程以及其前後的製程中的膜的形成、蝕刻製程、抗蝕劑的剝離、清洗及乾燥製程等。因此，只在製造製程中增加一個光刻製程，就大幅度地增加製程數。由此，為了縮減或簡化製造製程中的光刻製程，展開了大量的技術開發。
電晶體大致劃分為通道形成區域設置於閘電極的下層的頂閘型和通道形成區域設置於閘電極的上層的底閘型。一般而言，這些電晶體使用至少五個光遮罩製造。
作為用來使光刻製程簡化的現有技術，主要採用複雜的技術如背面曝光(例如，專利文獻1)、抗蝕劑回流或剝離法(lift-off method)等，並且在很多情況下需要特殊的裝置。因利用這種複雜的技術而導致各種問題，因此其成為降低良率的原因之一。另外，也在很多情況下降低電晶體的電特性。
[專利文獻1]日本專利申請公開平第05-203987號公報
本發明的一個方式的課題之一是使用於電晶體的製造的光刻製程少於現有技術。
本發明的一個方式的課題之一是使用於具有電晶體的顯示裝置的製造的光遮罩數少於現有技術。
本發明的一個方式的課題之一是提供生產率高的電晶體。
本發明的一個方式的課題之一是提供生產率高的顯示裝置。
本發明的一個方式的課題之一是提供耗電量減少的顯示裝置。
本發明的一個方式的課題之一是提供可靠性高的顯示裝置。
藉由一次光刻製程進行形成閘電極(包括由同一層形成的其他電極或佈線)的製程和形成島狀半導體層的製程，從而可以利用比現有技術少的光遮罩數及光刻製程製造半導體裝置。
藉由以不暴露於大氣的方式連續地形成電晶體中的成為閘電極的導電層、成為閘極絕緣層的絕緣層、半導體層及成為通道保護層的絕緣層，防止各層及各層介面的污染，從而可以提高半導體裝置的特性及可靠性。
藉由四次光刻製程製造半導體裝置，該四次光刻製程包括：藉由一次光刻製程進行的形成閘電極(包括由同一層形成的其他電極或佈線)的製程及形成島狀半導體層的製程；形成接觸孔的製程；形成源極電極及汲極電極(包括由同一層形成的其他電極或佈線)的製程；以及形成像素電極(包括由同一層形成的其他電極或佈線)的製程。
連續地形成電晶體中的成為閘電極的導電層、成為閘極絕緣層的絕緣層、半導體層及成為通道保護層的絕緣層，並且形成一種抗蝕劑遮罩，其中利用多色調遮罩的第一光遮罩進行曝光和顯影的具有厚度厚的區域及厚度薄的區域。
以抗蝕劑遮罩為遮罩而對成為閘電極的導電層、成為閘極絕緣層的絕緣層、半導體層及成為通道保護層的絕緣層進行蝕刻。接著，去除抗蝕劑遮罩中的厚度薄的區域，來使殘留的成為閘電極的導電層、成為閘極絕緣層的絕緣層、半導體層及成為通道保護層的絕緣層露出。然後，以殘留的抗蝕劑遮罩為遮罩而對成為閘極絕緣層的絕緣層、半導體層及成為通道保護層的絕緣層進行蝕刻，來形成閘電極(包括由同一層形成的其他電極或佈線)、島狀的閘極絕緣層、島狀的半導體層及島狀的通道保護層。最後，去除抗蝕劑遮罩。
像這樣，可以藉由一次光刻製程形成閘電極(包括由同一層形成的其他電極或佈線)及島狀半導體層。此時，島狀的閘極絕緣層、島狀的半導體層、島狀的通道保護層 的側面彼此大致一致，且當俯視時，各層的形狀大致相同。
注意，在本發明說明中，“側面大致一致的層”是指當俯視時，各層的側面的輪廓大致一致的情況，這種情況包括如下情況：各層的上端部和下端部一致；一個層的側面位於另一個層的側面的內側；以及各層的側面的錐形狀彼此不同。
此外，藉由將閘電極的端部形成為比島狀的閘極絕緣層、島狀的半導體層、島狀的通道保護層的端部更向外側突出的形狀，緩和臺階，從而可以提高在後面形成的絕緣層或導電層的覆蓋性。
本發明的一個方式是一種顯示裝置，包括：閘電極；閘極絕緣層；半導體層；通道保護層；源極電極；以及汲極電極，其中，源極電極及汲極電極藉由設置在通道保護層的接觸孔與半導體層電連接，汲極電極與像素電極電連接，並且，閘極絕緣層、半導體層和通道保護層的側面大致一致。
另外，本發明的一個方式是一種顯示裝置，包括：電晶體；以及電容元件，其中，電晶體包括：形成在閘電極上的閘極絕緣層；形成在閘極絕緣層上的半導體層；形成在半導體層上的第一通道保護層；形成在第一通道保護層上的第二通道保護層；以及形成在第二通道保護層上，且藉由形成在第一通道保護層及第二通道保護層的接觸孔與半導體層電連接的源極電極及汲極電極，汲極電極與像素 電極電連接，電晶體所具有的閘極絕緣層、半導體層和第一通道保護層的側面大致一致，並且，在電容佈線和汲極電極之間夾有第二通道保護層地形成電容元件。
另外，本發明的一個方式是一種顯示裝置的製造方法，包括如下步驟：形成導電層、第一絕緣層、半導體層及第二絕緣層；藉由第一光刻製程選擇性地去除導電層、第一絕緣層、半導體層及第二絕緣層，來形成閘電極及島狀的半導體層；藉由第二光刻製程選擇性地去除第二絕緣層的一部分，來使島狀的半導體層的一部分露出；藉由第三光刻製程形成源極電極及汲極電極；以及藉由第四光刻製程形成像素電極。
另外，本發明的一個方式是一種顯示裝置的製造方法，包括如下步驟：形成導電層、第一絕緣層、半導體層及第二絕緣層；藉由第一光刻製程選擇性地去除導電層、第一絕緣層、半導體層及第二絕緣層，來形成閘電極、電容佈線及島狀的半導體層；覆蓋閘電極、電容佈線、島狀的半導體層地形成第三絕緣層；藉由第二光刻製程選擇性地去除第二絕緣層及第三絕緣層的一部分選擇性地去除，來使島狀的半導體層的一部分露出；藉由第三光刻製程形成源極電極及汲極電極；汲極電極的一部分與第三絕緣層及電容佈線重疊；以及藉由第四光刻製程形成像素電極。
可以藉由乾蝕刻法及濕蝕刻法中的一方或兩者去除導電層、第一絕緣層、半導體層、第二絕緣層及第三絕緣層。
藉由使用包含銅或鋁的材料形成閘電極、源極電極、汲極電極或與這些電極連接的佈線，可以減少佈線電阻並防止信號的延遲。
作為半導體層，可以使用單晶半導體、多晶半導體、微晶半導體、非晶半導體等。作為半導體材料，例如，可以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。
此外，作為半導體層，也可以使用氧化物半導體。氧化物半導體的電子親和力比矽或鍺的電子親和力大，並且即使在半導體層和源極電極或汲極電極之間不設置歐姆接觸層，也可以實現半導體層和該電極之間的歐姆接觸。藉由作為半導體層使用氧化物半導體，可以使半導體裝置的製造製程簡化，所以可以提高半導體裝置的生產率。
減少成為電子施體(施體)的水分或氫等的雜質而實現高純度化的氧化物半導體(purified OS)可以藉由之後對氧化物半導體供給氧減少氧化物半導體中的氧缺乏，來成為i型(本質)或無限趨近於i型(實際上i型化)的氧化物半導體。由此，作為其中形成通道的半導體層使用i型或實際上i型化的氧化物半導體的電晶體具有截止電流顯著低的特性。明確而言，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的高純度化的氧化物半導體所包含的氫濃度為5×1019/cm3以下，較佳為5×1018/cm3以下，更佳為5×1017/cm3以下，進一步較佳為1×1016/cm3以下。此外，可以利用霍爾效應測量來測量的氧化物半導體層的載子密度低於1×1014/cm3，較佳 低於1×1012/cm3，更佳低於1×1011/cm3。另外，氧化物半導體的能隙是2eV以上，較佳是2.5eV以上，更佳是3eV以上。藉由作為半導體層使用氧化物半導體，可以降低電晶體的截止電流，在該氧化物半導體中，減少水分或氫等的雜質而實現高純度化且減少氧缺乏。
在此，提到氧化物半導體中的氫濃度的SIMS分析。已知的是，在SIMS分析中，由於其原理而難以獲得樣品表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫濃度分佈時，作為氫濃度採用在成為測量對象的膜所存在的範圍中沒有值的極端變動而可以獲得大致一定的值的區域中的平均值。另外，當成為測量物件的膜的厚度小時，有時因受到相鄰的膜內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時，作為該膜中的氫濃度採用該膜所存在的區域中的氫濃度的最大值或最小值。再者，當在存在該膜的區域中不存在具有最大值的峰值、具有最小值的谷值時，作為氫濃度採用拐點的值。
因為根據本發明的一個方式，可以減少顯示裝置的製造製程，所以可以以低成本高生產率地提供電晶體。
因為根據本發明的一個方式，可以減少顯示裝置的製造製程，所以可以以低成本高生產率地提供顯示裝置。
根據本發明的一個方式，可以提供耗電量降低的顯示裝置。
根據本發明的一個方式，可以提供可靠性高的顯示裝 置。
本發明的一個方式解決上述課題中的至少一個。
參照圖式對實施方式進行詳細的說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容可以不脫離本發明的宗旨及其範圍地變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式之間共同使用同一圖式標記來表示同一部分或具有同樣的功能的部分，而省略其重複說明。
另外，本發明說明等中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
另外，為了便於理解，有時圖式等中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。為此，所公開的發明不侷限於在圖式等中公開的位置、大小及範圍等。
電晶體是半導體元件的一種，且可以實現電流及電壓的放大、控制導通或非導通的開關工作等。本發明說明中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)、薄膜電晶體(TFT：Thin Film Transistor)。
另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，有時互相調換。因此，在本發明說明中，“源極”和“汲極”可以被互相調換。
另外，在本發明說明等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
[實施方式1]
在本實施方式中，參照圖1A至圖9C說明縮減光遮罩數及光刻製程數的顯示裝置的像素結構及製造方法的一例。
圖4A說明用於顯示裝置的半導體裝置100的結構的一例。半導體裝置100在基板101上包括：像素區域102；具有m個(m是1以上的整數)端子105(105-1至105-m)及端子107的端子部103；以及具有n個(n是1以上的整數)端子106(106-1至106-n)的端子部104。此外，半導體裝置100包括：電連接到端子部103的m個佈線212；以及電連接到端子部104的n個佈線216及佈線203。另外，像素區域102包括配置為縱m個(行)×橫n個(列)的矩陣狀的多個像素110。i行j列的像素110(i，j)(i是1以上且m以下的整數，j是1以上且n以下的整數)電連接到佈線212-i、佈線216-j。另外， 各像素與用作電容電極或電容佈線的佈線203連接，且佈線203與端子107電連接。此外，佈線212-i與端子105-i電連接，佈線216-j與端子106-j電連接。
端子部103及端子部104是外部輸入端子，並且其使用FPC(Flexible Printed Circuit：撓性印刷電路)等與設置在外部的控制電路連接。從設置在外部的控制電路供給的信號藉由端子部103及端子部104輸入到半導體裝置100中。圖4A示出在像素區域102的左右的外側形成端子部103，並從兩個部分輸入信號的結構以及在像素區域102的上下的外側形成端子部104，並從兩個部分輸入信號的結構。因為藉由從兩個部分輸入信號，供給信號的能力提高，所以半導體裝置100容易進行高速工作。另外，可以減少因半導體裝置100的大型化及高精細化所帶來的佈線電阻的增大而信號延遲的影響。此外，因為可以使半導體裝置100具有冗餘性，所以可以提高半導體裝置100的可靠性。注意，雖然圖4A示出將端子部103和端子部104分別設置在兩個部分上，但是也可以將它們分別設置在一個部分上。
圖4B示出像素110的電路結構。像素110包括電晶體111、液晶元件112及電容元件113。電晶體111的閘電極電連接到佈線212-i，且電晶體111的源極電極及汲極電極中的一方電連接到佈線216-j。此外，電晶體111的源極電極及汲極電極中的另一方電連接到液晶元件112中的一方電極及電容元件113中的一方電極。液晶元件 112中的另一方電極電連接到電極114。只要將電極114的電位設定為0V、GND或共同電位等的固定電位，即可。此外，電容元件113中的另一方電極電連接到佈線203。
電晶體111具有選擇是否對液晶元件112輸入從佈線216-j供給的視頻信號的功能。當對佈線212-i供給使電晶體111成為導通狀態的信號時，對液晶元件112藉由電晶體111供給佈線216-j的視頻信號。根據被供給的視頻信號(電位)而控制液晶元件112中的光透射率。電容元件113用作用來保持供給到液晶元件112的電位的儲存電容(也稱為Cs電容)。雖然不必需要設置電容元件113，但是藉由設置電容元件113，可以抑制提供到液晶元件112的電位的變動，該變動起因於在電晶體111處於截止狀態時流在源極電極和汲極電極之間的電流(截止電流)的。
作為形成電晶體111的通道的半導體層，可以使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等。作為半導體材料，例如可以舉出矽、鍺、矽鍺、碳化矽或砷化鎵等。此外，作為形成電晶體111的通道的半導體層，也可以使用氧化物半導體。
此外，一般而言，矽或鍺等的電子親和力比金屬的功函數小。由此，當需要實現使用矽或鍺的半導體層和源極電極或汲極電極之間的歐姆接觸時，需要在半導體層和源極電極或汲極電極之間設置歐姆接觸層。
然而，因為氧化物半導體的電子親和力比矽或鍺的電子親和力大，所以即使在源極電極或汲極電極和使用氧化物半導體的半導體層之間不設置歐姆接觸層，也可以實現歐姆接觸。例如，因為In-Ga-Zn-O類氧化物半導體的電子親和力為4.3eV左右，所以藉由作為半導體層使用In-Ga-Zn-O類氧化物半導體，並作為與該半導體層接觸的源極電極及汲極電極使用功函數為4.1eV左右的鈦或功函數為4.0eV左右的氮化鈦等，可以不設置歐姆接觸層地實現半導體層和源極電極及汲極電極之間的歐姆接觸。藉由作為半導體層使用氧化物半導體，可以使半導體裝置的製造製程簡化，從而可以提高半導體裝置的生產率。
接著，參照圖1A至圖3B說明圖4A及4B所示的像素110的結構實例。圖1A是示出像素110的平面結構的俯視圖，而圖1B是示出用圖1A中的A1-A2的虛線表示的部分的疊層結構的剖面圖。此外，圖1C是示出用圖1A中的B1-B2的虛線表示的部分的疊層結構的剖面圖。
在本實施方式所示的電晶體111中，由U字型(C字型、日本片假名“”字型或者馬蹄型)的源電極206a圍繞汲電極206b。藉由採用這種形狀，即使電晶體111的佔有面積小，也可以確保充分寬的通道寬度，從而可以增大當電晶體導通時流過的電流(也稱為導通電流)的電流量。
此外，當在與像素電極210電連接的汲極電極206b和閘電極202之間產生的寄生電容大時，容易受到饋通( feedthrough)的影響，所以不能正確地保持供給到液晶元件112中的電位。這導致顯示品質的降低。如本實施方式所示，藉由將源極電極206a形成為U字型而使其圍繞汲極電極206b，可以確保充分寬的通道寬度並減少在汲極電極206b和閘電極202之間產生的寄生電容，所以可以提高顯示裝置的顯示品質。
另外，藉由以儘量覆蓋電晶體111的通道區域的方式設置源極電極206a及汲極電極206b中的一方或兩者，也可以將源極電極206a及汲極電極206b中的一方或兩者用作遮光層。藉由與半導體層的通道區域重疊地設置遮光層，可以防止光照射所導致的電晶體特性的劣化。
佈線203用作電容電極或電容佈線。在本實施方式中，使佈線203、絕緣層215和汲極電極206b重疊來形成電容元件113。
剖面A1-A2示出電晶體111及電容元件113的疊層結構。本實施方式中的電晶體111是底閘結構的電晶體。剖面B1-B2示出佈線216-j和佈線212-i的交叉部的疊層結構。
在圖1B所示的剖面A1-A2中，在基板200上形成有絕緣層201，在絕緣層201上形成有閘電極202及佈線203。絕緣層201用作基礎層。此外，在閘電極202上形成有用作閘極絕緣層的絕緣層204、半導體層205、用作通道保護層的絕緣層214及絕緣層215。此外，絕緣層215覆蓋半導體層205的側面地形成，並且該絕緣層215 具有防止從半導體層205的側面侵入的雜質的功能。
另外，在絕緣層215上形成源極電極206a及汲極電極206b，且源極電極206a及汲極電極206b藉由設置在絕緣層214及絕緣層215中的接觸孔208與半導體層205電連接。此外，在絕緣層215上形成像素電極210，且像素電極210與汲極電極206b電連接。
佈線203和汲極電極206b在其間夾著絕緣層215地重疊的部分用作電容元件113。絕緣層215用作電容元件113的介電層。
在圖1C所示的剖面B1-B2中，在基板200上形成有絕緣層201，且在絕緣層201上形成有佈線212-i。此外，在佈線212-i上形成有絕緣層204及半導體層205。另外，在半導體層205上形成有絕緣層214及絕緣層215，且在絕緣層215上形成有佈線216-j。
由於藉由在佈線216-j和佈線212-i之間設置上述絕緣層及半導體層，可以擴大兩個佈線之間的厚度方向上的間隔，因此可以減少在佈線216-j和佈線212-i的交叉部的寄生電容。藉由減少交叉部中的寄生電容，減輕供給到佈線216-j及佈線212-i的信號的延遲或波形的失真，從而可以實現顯示品質高的顯示裝置。
接著，參照圖2A及2B說明像素120，該像素120可以代替圖1A至1C所示的像素110，並具有與像素110不同的結構。圖2A是示出像素120的平面結構的俯視圖。圖2B所示的剖面C1-C2相當於用圖2A中的C1-C2的虛 線表示的部分的剖面。圖2A及2B所示的像素120的電容元件結構與像素110的電容元件結構不同。
像素120所具有的電容元件123是重疊佈線203、絕緣層215和像素電極210而形成的。藉由將像素電極用作電容元件中的一方電極，可以提高像素120的孔徑比並容易實現高精細化，從而可以提高顯示裝置的顯示品質。此外，由於可以高效地使用來自背光燈的光，因此可以減少顯示裝置的耗電量。
接著，參照圖3A及3B說明像素130，該像素130可以代替圖1A至1C所示的像素110以及圖2A及2B所示的像素120，並具有與像素110以及像素120不同的結構。圖3A是示出像素130的平面結構的俯視圖。圖3B所示的剖面D1-D2相當於用圖3A中的D1-D2的虛線表示的部分的剖面。圖3A及3B所示的像素130的電容元件結構與像素110以及像素120的電容元件結構不同。
在像素130中，省略佈線203，並且重疊與像素130相鄰的像素所具有的佈線212-i+1、絕緣層215和像素電極210來形成電容元件133。藉由省略佈線203，可以提高像素130的孔徑比並容易實現高精細化，從而可以提高顯示裝置的顯示品質。此外，由於可以高效地使用來自背光燈的光，因此可以減少顯示裝置的耗電量。另外，在像素130中省略佈線203，也可以省略半導體裝置100的端子107。
接著，參照圖5A1、5A2、5B1及5B2說明端子105 (m個端子105中的一個)及端子106(n個端子106中的一個)的結構實例。另外，端子107也可以採用與端子105或端子106的結構相同的結構。圖5A1、5A2分別圖示端子105的俯視圖及剖面圖。圖5A1中的虛線J1-J2相當於圖5A2中的剖面J1-J2。此外，圖5B1、5B2分別圖示端子106的俯視圖及剖面圖。圖5B1中的虛線K1-K2相當於圖5B2中的剖面K1-K2。另外，在剖面J1-J2及剖面K1-K2中，J2及K2相當於基板端部一側。
在剖面J1-J2中，在基板200上形成有絕緣層201，並且在絕緣層201上形成有佈線212。另外，在佈線212上形成有絕緣層215。在絕緣層215上形成有電極221。電極221藉由形成在絕緣層215中的接觸孔219與佈線212電連接。此外，在電極221上形成有電極222。
在剖面K1-K2中，在基板200上形成有絕緣層201、絕緣層215。在絕緣層215上形成有佈線216。在佈線216上形成有電極223。
接著，參照圖6A至圖9C說明參照圖1A至1C說明的顯示裝置的像素110以及參照圖5A1、5A2、5B1及5B2說明的端子105及端子106的製造方法。另外，圖6A至圖9C中的剖面A1-A2、剖面J1-J2以及剖面K1-K2是用圖1A至1C以及圖5A1、5A2、5B1及5B2中的虛線A1-A2、J1-J2以及K1-K2表示的部分的剖面圖。
首先，在基板200上形成絕緣層201、導電層231、絕緣層232、半導體層233及絕緣層234。此時，藉由以 不暴露於大氣的方式連續地形成絕緣層201、導電層231、絕緣層232、半導體層233及絕緣層234，防止各層及各層介面的污染，從而可以提高半導體裝置的特性及可靠性(參照圖6A)。
作為基板200，除了可以使用玻璃基板、陶瓷基板以外，還可以使用具有能夠耐受本製造製程的處理溫度的程度的耐熱性的塑膠基板等。此外，在基板無需透光性的情況下，也可以使用其表面提供有絕緣層的不鏽鋼合金等金屬基板。作為玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。除此之外，還可以使用石英基板、藍寶石基板等。此外，藉由使玻璃基板包含比氧化硼(B2O3)更大量的氧化鋇(BaO)，獲得更實用的耐熱玻璃基板。因此，使用包含比B2O3更大量的BaO的玻璃基板較佳。
絕緣層201可以由選自氧化鋁、氮化鋁、氧氮化鋁、氧化矽、氮化矽、氮氧化矽或氧氮化矽中的一種或多種絕緣層的疊層形成，且具有防止來自基板200的雜質元素擴散的功能。注意，在本發明說明中，氮氧化矽是指在其組成上含氮量多於含氧量的物質，並較佳在藉由RBS及HFS進行測量時，作為組成範圍包含5at.%至30at.%的氧；20at.%至55at.%的氮；25at.%至35at.%的矽；以及10at.%至30at.%的氫。絕緣層201可以適當地使用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法、塗敷法、印刷法等形成。此外，以50nm以上且300nm以下的厚度，較佳以100nm以上且200nm以下的厚度形成絕緣層201。
此外，藉由使用作基礎層的絕緣層201包含氯、氟等的鹵素元素，可以進一步提高防止來自基板200的雜質元素擴散的功能。可以利用SIMS(二次離子質譜分析儀)的分析得到絕緣層201所包含的鹵素元素的濃度峰值，並且其濃度峰值較佳為1×1015/cm3以上且1×1020/cm3以下，即可。
接著，在絕緣層201上藉由濺射法、真空蒸鍍法、鍍法等以100nm以上且500nm以下的厚度，較佳以200nm以上且300nm以下的厚度形成導電層231。
導電層231使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)、鎂(Mg)等的金屬材料或以上述材料為主要成分的材料以單層或疊層形成。例如，也可以使用Cu-Mg-Al合金和Cu或Al的疊層形成導電層231。藉由與絕緣層201接觸地設置Cu-Mg-Al合金材料，可以提高導電層231的黏合性。
因為藉由後面的光刻製程形成導電層231作為電極或佈線，所以導電層231較佳採用低電阻材料的Al、Cu。藉由使用Al、Cu，可以減輕信號延遲或波形的失真，而可以實現顯示品質高的顯示裝置。另外，由於Al的耐熱性低，因此容易產生小丘、晶鬚或遷移所導致的不良。為 了防止Al的遷移，使用Al和其熔點比Al高的金屬材料諸如Mo、Ti、W等或以這些材料為主要成分的材料的疊層結構較佳。另外，也可以層疊上述材料的氧化物或氮化物，該氧化物或氮化物只要不是絕緣物。此外，當作為導電層使用包含Al的材料時，較佳將後面的製程中的製程最高溫度設定為380℃以下，更佳設定為350℃以下。
此外，當作為導電層231使用Cu時，為了防止遷移所導致的不良或Cu元素的擴散，較佳層疊其熔點比Cu高的金屬材料諸如Mo、Ti、W等或以這些材料為主要成分的材料。另外，也可以層疊上述材料的氧化物或氮化物，該氧化物或氮化物只要不是絕緣物。例如，導電層231也可以採用氮化鈦和Cu的疊層。此外，當作為導電層231使用包含Cu的材料時，較佳將後面的製程中的製程最高溫度設定為450℃以下。
在本實施方式中，作為導電層231，在絕緣層201上形成5nm厚的氮化鈦且在氮化鈦上形成250nm厚的Cu。
接著，在導電層231上形成用作閘極絕緣層的絕緣層232。作為絕緣層232，可以使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉭、氧化釔、氧化鑭、氧化鉿、矽酸鉿(HfSixOy(x>0、y>0))等，並可以藉由與絕緣層201相同的方法形成。此外，絕緣層232不侷限於單層而可以採用不同的層的疊層。例如，也可以作為絕緣層A藉由電漿CVD法形成氮化矽層(SiNy(y>0))，並在絕緣層A上層疊用 作絕緣層B的氧化矽層(SiOx(x>0))，來形成絕緣層232。
此外，對於絕緣層232的形成，除了濺射法或電漿CVD法等之外，還可以應用使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD法等的成膜方法。
在本實施方式中，作為絕緣層232，使用氮化矽和氧化矽的疊層。明確而言，在導電層231上形成50nm厚的氮化矽，然後在該氮化矽上形成100nm厚的氧化矽。
此外，在作為在後面形成的半導體層使用氧化物半導體的情況下，也可以將包含與該氧化物半導體相同種類的成分的絕緣材料用於絕緣層232。在以不同層的疊層形成絕緣層232的情況下，只要使用包含與氧化物半導體相同種類的成分的絕緣材料形成與氧化物半導體接觸的層，即可。這是因為：這種材料與氧化物半導體的匹配性好，由此藉由將這種材料用於絕緣層232，可以保持與氧化物半導體之間的介面的良好狀態。這裡，“與氧化物半導體相同種類的成分”是指選自氧化物半導體的構成元素中的一種或多種元素。例如，在氧化物半導體由In-Ga-Zn類的氧化物半導體材料構成的情況下，作為包含與其相同種類的成分的絕緣材料，可以舉出氧化鎵等。
另外，在絕緣層232採用疊層結構的情況下，也可以採用由包含與氧化物半導體相同種類的成分的絕緣材料構成的膜和包含與該膜的成分材料不同的材料的膜的疊層結構。
接著，在絕緣層232上形成半導體層233。在此，說明作為半導體層233使用氧化物半導體的例子。氧化物半導體可以藉由濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成。
較佳在如下條件下形成氧化物半導體：採用濺射法；基板加熱溫度是100℃以上且600℃以下，較佳是150℃以上且550℃以下，更佳是200℃以上且500℃以下；作為濺射氣體使用氧氣體。氧化物半導體的厚度為1nm以上且40nm以下，較佳為3nm以上且20nm以下。進行成膜時的基板加熱溫度越高，所得到的氧化物半導體中的雜質濃度越低。
另外，當將氧化物半導體用作電晶體的通道形成區域時，隨著氧化物半導體變薄，電晶體的短通道效應減小。但是，當氧化物半導體太薄時，氧化物半導體受到介面散射的顯著影響，因此場效遷移率可能降低。
作為用於半導體層233的氧化物半導體，可以使用：四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物；三元類金屬氧化物諸如In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、二元類金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物；In-Ga類氧化物；In類氧化物；Sn類氧化物；Zn類氧化物等。此外，也可以使上述氧化物半導體包含氧化矽。
氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是較佳包含In及Zn。為了得到i型(本質)的氧化物半導體，所以在後面進行的脫水化或脫氫化及氧的供給是有效的。
此外，當將氧化物半導體用作電晶體的通道形成區域時，作為用來降低電晶體的電特性的不均勻性的穩定劑，除了上述元素以外較佳還包含鎵(Ga)。此外，作為穩定劑較佳包含錫(Sn)。另外，作為穩定劑較佳包含鉿(Hf)。此外，作為穩定劑較佳包含鋁(Al)。
此外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用如下材料：氧化銦；氧化錫；氧化鋅；二元類金屬氧化物諸如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元類金屬氧化物諸如In-Ga-Zn類氧化物(也表示為“IGZO”)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物(也表示“ITZO”)、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化 物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；或者四元類金屬氧化物諸如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，例如，In-Ga-Zn類氧化物是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，對其化學計量比沒有限制。此外，也可以包含In、Ga、Zn以外的元素。
另外，作為氧化物半導體，也可以使用表示為化學式InMO3(ZnO)m(m>0)的薄膜。在此，M表示選自Sn、Zn、Fe、Ga、Al、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0)的材料。
氧化物半導體可以為單晶或非單晶。在採用非單晶時，可以採用非晶或多晶。另外，可以採用在非晶中包括具有結晶性的部分的結構或不是非晶的結構。
非晶狀態的氧化物半導體由於可以比較容易地得到平坦的表面，所以當使用該氧化物半導體製造電晶體時可以減少介面散射，並可以比較容易得到較高的遷移率。
另外，當使用具有結晶性的氧化物半導體時，可以進一步降低塊中的缺陷，並藉由提高表面的平坦性，可以得到非晶狀態的氧化物半導體以上的遷移率。為了提高表面 的平坦性，較佳在平坦的表面上形成氧化物半導體。明確而言，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
在本實施方式中，作為氧化物半導體層，藉由使用In-Ga-Zn類氧化物靶材並利用濺射法形成30nm厚的氧化物半導體。另外，氧化物半導體層可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下利用濺射法形成。當作為濺射氣體使用稀有氣體和氧的混合氣體時，將氧氣體的比例設定為30vol.%以上，較佳設定為50vol.%以上，更佳設定為80vol.%以上。
作為在利用濺射法形成用作氧化物半導體層的In-Ga-Zn類氧化物時使用的靶材，例如使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的金屬氧化物靶材，來形成In-Ga-Zn-O層。另外，不侷限於該靶材的材料及組成，例如，還可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]、In2O3：Ga2O3：ZnO=2：2：1[莫耳數比]或In2O3：Ga2O3：ZnO=1：1：4[莫耳數比]的金屬氧化物靶材。此外，也可以使用具有In2O3：Ga2O3：ZnO=2：0：1[莫耳數比]的組成比的靶材。或者，也可以使用其原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類金屬氧化物靶材。
此外，當作為氧化物半導體層，藉由濺射法形成In-Sn-Zn類氧化物材料時，使用其原子數比為In：Sn：Zn=1 ：1：1、2：1：3、1：2：2或20：45：35的In-Sn-Zn類金屬氧化物靶材較佳。
另外，金屬氧化物靶材的相對密度為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體作為用於氧化物半導體層的形成的濺射氣體較佳。例如，當作為濺射氣體使用氬時，較佳的是，純度為9N，露點為-121℃，H2O的含量為0.1ppb以下，並且H2的含量為0.5ppb以下。當作為濺射氣體使用氧時，較佳的是，純度為8N，露點為-112℃，H2O的含量為1ppb以下，並且H2的含量為1ppb以下。
在被保持為減壓狀態的沉積室內保持基板，且將基板溫度設定為100℃以上且600℃以下，較佳設定為300℃以上且500℃以下來形成氧化物半導體層。在導電層231使用Al的情況下，將基板溫度設定為380℃以下，較佳設定為350℃以下。此外，在導電層231使用Cu的情況下，將基板溫度設定為450℃以下。
藉由邊加熱基板邊進行成膜，可以降低包含在所形成的氧化物半導體層內部的氫、水分、氫化物或羥基等的雜質濃度。另外，可以減輕濺射所導致的損傷。而且，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材，來形成氧化物半導體層。
使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵以去除殘留在沉積室內的水分較佳。另外，作為排氣單元，也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵進行了排氣的沉積室中，例如，對水(H2O)等的包含氫原子的化合物(更佳的是，還包括包含碳原子的化合物)等進行排氣，因此可以降低在該沉積室中形成的氧化物半導體層所包含的雜質的濃度。
作為成膜條件的一例，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)功率為0.5kW；作為濺射氣體採用氧(氧流量比率為100%)。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且厚度分佈也變均勻，所以是較佳的。
接著，如果需要，也可以進行第一加熱處理。藉由進行第一加熱處理，可以去除氧化物半導體層中的過剩的氫(包含水和羥基)(脫水化或脫氫化)，改善氧化物半導體層的結構，並減少氧化物半導體層中的雜質濃度。
在如下條件下進行第一加熱處理：在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(共振腔振盪衰減法)方式的露點計進行測量時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氣圍下；以250℃以上且750℃以下或400℃以上且低於基板的應變點的溫度。但是，在藉由第一光刻製程形成 的佈線層使用Al的情況下，將加熱處理的溫度設定為380℃以下，較佳設定為350℃以下。此外，在藉由第一光刻製程形成的佈線層使用Cu的情況下，將加熱處理的溫度設定為450℃以下。在本實施方式中，將基板放進加熱處理裝置之一種的電爐中，且在氮氣圍下以450℃對氧化物半導體層進行1小時的加熱處理。
注意，加熱處理裝置不侷限於電爐而可以是具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體諸如氬等的稀有氣體或氮等。
例如，作為第一加熱處理可以進行GRTA，其中將基板移動到加熱到高溫的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。
較佳的是，當在氮或稀有氣體等的惰性氣體氣圍下、在氧氣圍下或在超乾燥空氣氣圍下進行第一加熱處理時不使這種氣圍包含水、氫等。另外，較佳將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999% )以上，較佳設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。
較佳以如下方式進行第一加熱處理，即在減壓氣圍下或惰性氣圍下進行加熱處理之後，在保持溫度的情況下切換為氧化氣圍，而進一步進行加熱處理。這是因為如下緣故：當在減壓氣圍下或惰性氣圍下進行加熱處理時，可以減少氧化物半導體層中的雜質濃度，但是在同時產生氧缺乏。藉由在氧化氣圍下進行加熱處理，可以減少此時產生的氧缺乏。
此外，只要在形成氧化物半導體層之後，就在任何時候也可以進行第一加熱處理。
接著，在半導體層233上形成絕緣層234。絕緣層234可以使用與絕緣層201或絕緣層232相同的材料及方法形成。
另外，當作為半導體層233使用氧化物半導體時，作為絕緣層234，使用包含氧的絕緣物較佳。此外，當作為半導體層233使用氧化物半導體時，也可以形成包含與氧化物半導體相同的成分的金屬氧化物。
在本實施方式中，作為絕緣層234，藉由濺射法形成厚度為200nm的氧化矽層。將成膜時的基板溫度設定為室溫以上且300℃以下，即可。在本實施方式中採用100℃。可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下，藉由濺射法形成氧化矽層。此外，作為靶材可以使用氧化矽或矽。例如，藉由在包含 氧的氣圍下將矽用作靶材進行濺射，可以形成氧化矽層。
為了去除形成絕緣層234時的沉積室中的殘留水分，使用吸附型的真空泵(低溫泵等)較佳。當在使用低溫泵進行排氣的沉積室中形成絕緣層234時，可以降低絕緣層234所包含的雜質的濃度。此外，作為用來去除絕緣層234的沉積室中的殘留水分的排氣單元，也可以使用配備有冷阱的渦輪分子泵。
作為當形成絕緣層234時使用的濺射氣體，使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體較佳。
接著，如果需要，也可以在減壓氣圍下、惰性氣體氣圍下、氧氣體氣圍下或超乾燥空氣氣圍下進行第二加熱處理(較佳為200℃以上且600℃以下，例如250℃以上且550℃以下)。但是，在導電層231使用Al的情況下，將加熱處理的溫度設定為380℃以下，較佳設定為350℃以下。此外，在導電層231使用Cu的情況下，將加熱處理的溫度設定為450℃以下。例如，也可以在氮氣圍下以450℃進行1小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層與絕緣層234接觸的狀態下升溫，可以從包含氧的絕緣層234向半導體層233供給氧。另外，在形成絕緣層234之後，進行兼作第二加熱處理的第一加熱處理。此外，也可以藉由離子植入法或離子摻雜法等作為半導體層233供給氧。
接著，進行第一光刻製程。首先，在絕緣層234上將多色調遮罩用作第一光遮罩來形成抗蝕劑遮罩235(參照 圖6B)。
在此，參照圖13A至13D說明多色調遮罩。為了得到曝光部分、中間曝光部分以及未曝光部分，多色調遮罩能夠以三個級別進行曝光的遮罩。並且，多色調遮罩是所透射的光具有多種強度的曝光遮罩。藉由進行一次曝光及顯影製程，可以形成具有多種(典型為兩種)厚度區域的抗蝕劑遮罩。因此，藉由使用多色調遮罩，可以削減曝光遮罩(光遮罩)的數目。
作為多色調遮罩的典型實例，有如圖13A所示的灰色調遮罩801a、如圖13C所示的半色調遮罩801b。
如圖13A所示，灰色調遮罩801a使用透光基板802以及形成在其上的遮光部803和繞射光柵804構成。在遮光部803中，光透射率為0%。另一方面，繞射光柵804藉由將狹縫、點、網目等的光的透射部的間隔設定為用於曝光的光的解析度限度以下的間隔，可以控制光的透射率。另外，週期性狹縫、點、網目或非週期性狹縫、點、網目都可以用於繞射光柵804。
作為透光基板802，可以使用石英等的透光基板。遮光部803及繞射光柵804可以使用鉻、氧化鉻等的吸收光的遮光材料形成。
當對灰色調遮罩801a照射曝光光線時，如圖13B所示，在遮光部803中，光透射率805為0%，而且在不設置遮光部803以及繞射光柵804的區域中，光透射率805為100%。另外，在繞射光柵804中，可以將光透射率調 整為10%至70%。繞射光柵804中的光的透射率可以藉由調整繞射光柵的狹縫、點或網目的間隔及間距而調整。
如圖13C所示，半色調遮罩801b由透光基板802、形成在其上的半透射部807及遮光部806構成。半透射部807可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部806可以使用鉻或氧化鉻等的吸收光的遮光材料形成。
在對半色調遮罩801b照射曝光光線的情況下，如圖13D所示，在遮光部806中，光透射率808為0%，而且在不設置遮光部806及半透射部807的區域中，光透射率808為100%。另外，在半透射部807中，可以將光透射率調整為10%至70%。可以根據半透射部807的材料對半透射部807中的光透射率進行調整。
使用多色調遮罩形成的抗蝕劑遮罩235是由厚度不同的多個區域(在此，兩個區域)構成的抗蝕劑遮罩，並具有厚度厚的區域和厚度薄的區域。在抗蝕劑遮罩235中，有時將厚度厚的區域稱為抗蝕劑遮罩235的凸部，而將厚度薄的區域稱為抗蝕劑遮罩235的凹部。
以抗蝕劑遮罩235為遮罩而對導電層231、絕緣層232、半導體層233及絕緣層234選擇性地進行蝕刻，來形成閘電極202、佈線203、佈線212、島狀的絕緣層204、島狀的半導體層205、島狀的絕緣層214(參照圖7A)。
作為導電層231、絕緣層232、半導體層233及絕緣 層234的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。作為用於乾蝕刻的蝕刻氣體，可以使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。
作為乾蝕刻，可以使用平行平板RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。此外，因為絕緣層201用來防止雜質元素從基板200擴散，所以在進行上述蝕刻時，較佳調節蝕刻條件以儘量防止絕緣層201被蝕刻。此外，作為絕緣層201的材料，使用當進行上述蝕刻時不容易被蝕刻的材料較佳。
接著，藉由使用氧電漿的灰化等，使抗蝕劑遮罩235縮小。此時，抗蝕劑遮罩235中的厚度薄的區域的抗蝕劑被去除，而島狀的絕緣層214露出(參照圖7B)。
接著，以殘留的抗蝕劑遮罩235為遮罩而選擇性地去除島狀的絕緣層204、島狀的半導體層205、島狀的絕緣層214，來使閘電極202的一部分、佈線203的一部分及佈線212的一部分露出。此時，島狀的絕緣層204、島狀的半導體層205、島狀的絕緣層214各個的側面大致一致，並且當俯視時，各層的形狀大致相同。
此外，藉由將閘電極202的端部形成為突出到島狀的絕緣層204、島狀的半導體層205、島狀的絕緣層214的端部的外側的形狀，緩和臺階，從而可以提高在後面形成的絕緣層或導電層的覆蓋性(參照圖8A)。
此外，藉由使島狀的半導體層205與閘電極202重疊並以比閘電極202小的方式設置島狀的半導體層205，可以防止因從閘電極202一側照射光而導致的電晶體特性的劣化。
另外，雖然未圖示，但是為了減少在後面形成的佈線216和佈線203的交叉部以及佈線216和佈線212的交叉部的寄生電容，使島狀的絕緣層204、島狀的半導體層205、島狀的絕緣層214殘留在相當於上述交叉部的部分的佈線203及佈線212上。
接著，去除抗蝕劑遮罩235。因為當使用多色調遮罩時，可以將多次光刻製程置換為一次光刻製程，所以可以提高半導體裝置的生產率。
注意，在沒有特別的說明的情況下，本發明說明所示的光刻製程包括抗蝕劑遮罩的形成製程、導電層或絕緣層的蝕刻製程以及抗蝕劑遮罩的剝離製程。
接著，在島狀的絕緣層214、佈線203、佈線212上形成絕緣層215。絕緣層215可以使用與絕緣層201、絕緣層232(島狀的絕緣層204)、絕緣層234(島狀的絕緣層214)相同的材料及方法形成。此外，由於絕緣層215用作電容元件113的介電層，因此作為絕緣層215使用相對介電常數大的材料較佳。在本實施方式中，作為絕緣層215，藉由濺射法形成厚度為200nm的氮化矽。氮化矽的相對介電常數比氧化矽的相對介電常數大，且可以用作防止從外部侵入的雜質的保護層，所以是較佳的(參照 圖8B)。
接著，藉由使用第二光遮罩的第二光刻製程，選擇性地去除絕緣層215及絕緣層214，來形成接觸孔208及接觸孔219。在接觸孔208中，半導體層205的一部分露出，而在接觸孔219中，佈線212的一部分露出(參照圖9A)。此外，為了減少接觸電阻，較佳將接觸孔形成得盡可能大或形成多量的接觸孔。
接著，在絕緣層215上形成導電層，並且藉由使用第三光遮罩的第三光刻製程形成源極電極206a、汲極電極206b、電極221及佈線216(參照圖9B)。用來形成源極電極206a、汲極電極206b、電極221及佈線216的導電層可以使用與導電層231相同的材料及方法形成。在本實施方式中，作為導電層，在絕緣層215上藉由濺射法形成5nm厚的氮化鈦，並且在氮化鈦上形成250nm厚的Cu。
接著，在源極電極206a、汲極電極206b、電極221、佈線216上形成透光導電層，並且藉由使用第四光遮罩的第四光刻製程形成像素電極210、電極222、電極223(參照圖9C)。
作為透光導電層，可以使用透光導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，為了防止源極電極206a、汲極電極206b、佈線216等的氧化，也可以使用用來形成像素電極210的導 電層覆蓋這種電極或佈線的一部分或全部。
此外，在本實施方式中例示了透射型顯示裝置的像素部的製造方法，但是不侷限於透射型顯示裝置，而也可以應用於反射型顯示裝置的像素部。當得到反射型顯示裝置的像素部時，作為像素電極使用光反射率高的導電層(也稱為反射導電層)，例如鋁、鈦、銀、銠、鎳等的可見光的反射率高的金屬、包含這些金屬中的至少一種的合金或上述材料的疊層，即可。
此外，根據需要，也可以與半導體層的通道形成區域重疊地配置與像素電極相同的材料。
在本實施方式中，作為透光導電層，使用80nm厚的ITO。此外，當進行ITO的蝕刻時，可以使用由日本關東化學株式會社製造的透明導電膜蝕刻液ITO-07N。
另外，重要的是：在端子部103及端子部104中，不使佈線212及佈線216保持露出狀態，而由ITO等的氧化物導電材料覆蓋佈線212及佈線216。因為佈線212及佈線216是金屬層，所以如果使佈線212及佈線216保持露出狀態，則露出表面被氧化，且與FPC等的接觸電阻增大。因為接觸電阻的增大導致從外部輸入的信號的延遲或波形的失真，所以不能正確地傳達來自外部的信號，而半導體裝置的可靠性降低。藉由由ITO等的氧化物導電材料覆蓋佈線212及佈線216的露出表面，可以防止與FPC等之間的接觸電阻的增大，並提高半導體裝置的可靠性。
藉由上述製造方法，可以形成包括電晶體111及電容 元件113的像素110、端子105及端子106。此外，像素120及像素130也可以藉由與像素110相同的製造方法形成。
此外，因為半導體層205的上面及側面被絕緣層215覆蓋，且半導體層205的下面被金屬層的閘電極202覆蓋，所以雜質不容易從外部侵入，從而可以實現可靠性高的半導體裝置。再者，藉由使用氮化矽形成絕緣層215及絕緣層201，並使用氮化矽覆蓋半導體層205，可以進一步提高半導體裝置的可靠性。
根據本實施方式，可以藉由比現有技術少的光遮罩及光刻製程製造半導體裝置。因此，可以以低成本高生產率地製造顯示裝置。
本實施方式可以與其他實施方式適當地組合而使用。
[實施方式2]
在本實施方式中，參照圖10A至10C說明其一部分與實施方式1不同的製程實例。注意，在與實施方式1相同的部分使用相同的圖式標記，而在此省略相同的圖式標記的詳細說明。
首先，與實施方式1相同地在基板200上形成絕緣層201，在絕緣層201上形成導電層231。由於在本實施方式中，在後面形成的半導體層的成膜溫度為200℃以上且450℃以下，且形成半導體層之後的加熱處理的溫度為200℃以上且450℃以下，因此作為導電層231，使用在兩 層的Mo之間夾著Cu的三層的疊層。
接下來，在導電層231上形成絕緣層232，在絕緣層232上形成1nm以上且10nm以下的第一氧化物半導體層。在本實施方式中，在以下條件下形成5nm厚的第一氧化物半導體層：使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體用靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]))；基板與靶材之間的距離是170mm；基板溫度是250℃；壓力是0.4Pa；直流(DC)功率是0.5kW；並且採用只包含氧，只包含氬或包含氧和氬的濺射氣體。
接著，作為配置基板的氣圍，採用氮或乾燥空氣，來進行第一加熱處理。第一加熱處理的溫度是200℃以上且450℃以下。此外，第一加熱處理的加熱時間是1小時以上且24小時以下。藉由第一加熱處理，第一氧化物半導體層晶化而成為第一結晶氧化物半導體層148a(參照圖10B)。
接著，在第一結晶氧化物半導體層148a上形成厚於10nm的第二氧化物半導體層。在本實施方式中，在以下條件下形成厚度為25nm的第二氧化物半導體層：使用氧化物半導體用靶材(In-Ga-Zn類氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比])：基板與靶材之間的距離是170mm；基板溫度是400℃；壓力是0.4Pa；直流(DC)功率是0.5kW；並且採用只包含氧，只包含氬或包含氧和氬的混合氣體的濺射氣體。
接著，作為配置基板的氣圍，採用氮或乾燥空氣，來 進行第二加熱處理。第二加熱處理的溫度是200℃以上且450℃以下。此外，第二加熱處理的加熱時間是1小時以上且24小時以下。藉由第二加熱處理，第二氧化物半導體層晶化而成為第二結晶氧化物半導體層148b(參照圖10C)。
接著，在第二結晶氧化物半導體層148b上形成絕緣層234。藉由根據實施方式1進行後面的製程，可以得到電晶體111。但是，在使用本實施方式的情況下，由第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b的疊層形成包括電晶體111的通道形成區域的半導體層。第一結晶氧化物半導體層148a及第二結晶氧化物半導體層148b具有C軸配向。
在具有第一結晶氧化物半導體層和第二結晶氧化物半導體層的疊層的電晶體中，也可以減少對電晶體進行光照射的前後或偏壓-熱壓力(BT)試驗前後的電晶體的臨界值電壓的變化量，從而該電晶體具有穩定的電特性。
本實施方式可以與其他實施方式自由地組合。
[實施方式3]
圖11A及11B示出使用實施方式1及實施方式2所例示的電晶體的顯示裝置的一個方式。
圖11A是一種面板的平面圖，在該面板中利用密封材料4005將電晶體4010及液晶元件4013密封在第一基板4001和第二基板4006之間。圖11B相當於沿著圖11A 的M-N的剖面圖。
以圍繞設置在第一基板4001上的像素部4002的方式設置有密封材料4005，並且在像素部4002上設置有第二基板4006。因此，像素部4002與液晶層4008一起由第一基板4001、密封材料4005以及第二基板4006密封。
此外，第一基板4001上的由密封材料4005圍繞的區域的外側區域中包括輸入端子4020，並連接有FPC(Flexible Printed Circuit：撓性印刷電路)4018a、FPC4018b。FPC4018a與另外製造在不同的基板上的信號線驅動電路4003電連接，而FPC4018b與另外製造在不同的基板上的掃描線驅動電路4004電連接。提供到像素部4002的各種信號及電位從信號線驅動電路4003及掃描線驅動電路4004藉由FPC4018a及FPC4018b被供給。
注意，對於另外製造在不同基板上的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)法、引線接合法、TCP(Tape Carrier Package：載帶封裝)法或者TAB(Tape Automated Bonding：卷帶式自動接合)法等。
此外，雖然未圖示，也可以在基板4001上使用本發明說明所公開的電晶體形成信號線驅動電路4003或掃描線驅動電路4004。
作為設置在顯示裝置中的顯示元件，也可以使用液晶元件(也稱為液晶顯示元件)。此外，還可以應用電子墨水等的其對比度因電作用而變化的顯示媒體。
如圖11A及11B所示，顯示裝置包括電極4015及佈線4016，並且，電極4015及佈線4016藉由各向異性導電層4019電連接到FPC4018a所包括的端子。
電極4015由與第一電極4030相同的導電層形成，並且佈線4016由與電晶體4010的源極電極及汲極電極相同的導電層形成。
在本實施方式中，作為電晶體4010，也可以應用實施方式1及實施方式2所示的電晶體。設置在像素部4002中的電晶體4010電連接到顯示元件來構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖11A及11B示出作為顯示元件使用液晶元件的顯示裝置的例子。在圖11A及11B中，作為顯示元件的液晶元件4013包括第一電極4030、第二電極4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣層4032、絕緣層4033。第二電極4031設置在第二基板4006一側，並且第一電極4030和第二電極4031在兩者之間夾著液晶層4008而層疊。
此外，間隔物4035是在第二基板4006上由絕緣層形成的柱狀間隔物，其是為了控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，作為液晶層4008可以使用如下液晶材料：熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這 些液晶材料根據條件呈現膽固醇相、近晶相、立方相、手向列相、各向同性相等。
此外，也可以使用不使用對準膜的呈現藍相的液晶材料。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將從膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，因此為了改善溫度範圍而將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶材料和手性試劑的液晶組成物的回應速度短，即為1msec以下，且其具有光學各向同性，因此不需要配向處理，從而視角依賴性小。另外，由於不需要設置對準膜，而也不需要摩擦處理，因此可以防止摩擦處理所導致的靜電損壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。注意，本發明說明中的固有電阻率的值為在20℃下測量的值。
考慮到配置在各像素部中的電晶體4010的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置的各像素中的電容元件4011(儲存電容)的電容。藉由使用將i型化或實際上i型化的氧化物半導體用作形成通道區域的半導體層的電晶體4010，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的 大小的儲存電容器，就足夠了。
此外，使用i型化或實際上i型化的氧化物半導體層的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以發揮抑制耗電量的效果。再者，使用i型化或實際上i型化的氧化物半導體層的電晶體即使不設置儲存電容器，也可以保持施加到液晶元件的電位。
此外，使用氧化物半導體層的電晶體可以得到較高的場效遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，因為也可以在同一基板上將上述電晶體分別形成在驅動電路部或像素部，所以可以削減液晶顯示裝置的零件數。
此外，作為液晶顯示裝置，可以使用採用如下模式的液晶元件：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂 直配向(VA)模式的透射型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多領域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super-View：高級超視覺)模式等。此外，也可以使用將像素分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為領域相乘或者多域設計的方法。
此外，在液晶顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾色片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的色彩單元不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)或者對RGB追加黃色、青色、品紅色等中的一種顏色以上的顏色。另外，也可以按每個色彩 單元的點使其顯示區域的大小不同。但是，本發明不侷限於彩色顯示的液晶顯示裝置，而也可以應用於單色顯示的液晶顯示裝置。
另外，在圖11A及11B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用撓性基板。例如，可以使用透光塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外，還可以採用具有使用PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、相對電極等)，根據取出光的方向、設置電極的地方以及電極的圖案結構而選擇其透光性、反射性，即可。
作為第一電極4030、第二電極4031，可以使用透光導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，第一電極4030及第二電極4031中任一方可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極4030、第二電極4031可以使用包括導電高分子(也稱為導電聚合物)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物以及由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳設置保護電路。保護電路使用非線性元件構成較佳啊。
本實施方式可以與其他實施方式自由地組合。
[實施方式4]
在本實施方式中，說明具備上述實施方式所示的顯示裝置的電子裝置的例子。
圖12A示出筆記型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的筆記型個人電腦。
圖12B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，具備觸控筆3022。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的可攜式資訊終端(PDA)。
圖12C示出電子書閱讀器的一例。例如，電子書閱讀器由兩個外殼，即外殼2702及外殼2704構成。外殼 2702及外殼2704由軸部2712形成為一體，且可以以該軸部2712為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
外殼2702組裝有顯示部2705，而外殼2704組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖12C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖12C中的顯示部2707)中可以顯示影像。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的電子書閱讀器。
此外，在圖12C中示出外殼2702具備操作部等的例子。例如，在外殼2702中，具備電源端子2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，還可以採用在與外殼的顯示部同一面上設置鍵盤、指向裝置等的結構。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍的伺服器購買所希望的書籍資料等，然後下載的結構。
圖12D示出行動電話，由兩個外殼，即外殼2800及外殼2801構成。外殼2801具備顯示面板2802、揚聲器 2803、麥克風2804、指向裝置2806、拍攝裝置用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。
另外，顯示面板2802具備觸控螢幕，在圖12D中，使用虛線示出作為影像而被顯示出來的多個操作鍵2805。另外，還安裝有用來使由太陽能電池單元2810輸出的電壓上升到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置拍攝裝置用透鏡2807，所以可以實現視頻電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行視頻通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以從如圖12D所示那樣的展開狀態變成重疊狀態，所以可以實現適合於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通信。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的行動電話。
圖12E示出數位攝影機，其由主體3051、顯示部A3057、取景器3053、操作開關3054、顯示部B3055以 及電池3056等構成。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的數位攝影機。
圖12F示出電視裝置的一例。在電視裝置中，外殼9601安裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由應用上述實施方式所示的顯示裝置，可以提供可靠性高的電視裝置。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置的操作。此外，也可以採用在遙控操作機中設置顯示從該遙控操作機輸出的資訊的顯示部的結構。
另外，電視裝置採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
100‧‧‧半導體裝置
101‧‧‧基板
102‧‧‧像素區域
103‧‧‧端子部
104‧‧‧端子部
105‧‧‧端子
106‧‧‧端子
107‧‧‧端子
110‧‧‧像素
111‧‧‧電晶體
112‧‧‧液晶元件
113‧‧‧電容元件
114‧‧‧電極
120‧‧‧像素
123‧‧‧電容元件
130‧‧‧像素
133‧‧‧電容元件
200‧‧‧基板
201‧‧‧絕緣層
202‧‧‧閘電極
203‧‧‧佈線
204‧‧‧絕緣層
205‧‧‧半導體層
208‧‧‧接觸孔
210‧‧‧像素電極
212‧‧‧佈線
214‧‧‧絕緣層
215‧‧‧絕緣層
216‧‧‧佈線
219‧‧‧接觸孔
221‧‧‧電極
222‧‧‧電極
223‧‧‧電極
231‧‧‧導電層
232‧‧‧絕緣層
233‧‧‧半導體層
234‧‧‧絕緣層
235‧‧‧抗蝕劑遮罩
802‧‧‧透光基板
803‧‧‧遮光部
804‧‧‧繞射光柵
805‧‧‧光透射率
806‧‧‧遮光部
807‧‧‧半透射部
808‧‧‧光透射率
2702‧‧‧外殼
2704‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2712‧‧‧軸部
2721‧‧‧電源端子
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧拍攝裝置用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電容元件
4013‧‧‧液晶元件
4015‧‧‧電極
4016‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電層
4020‧‧‧輸入端子
4030‧‧‧電極
4031‧‧‧電極
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔物
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
148a‧‧‧結晶氧化物半導體層
148b‧‧‧結晶氧化物半導體層
206a‧‧‧源極電極
206b‧‧‧汲極電極
4018a‧‧‧FPC
4018b‧‧‧FPC
801a‧‧‧灰色調遮罩
801b‧‧‧半色調遮罩
圖1A至1C是說明本發明的一個方式的俯視圖及剖面圖；圖2A及2B是說明本發明的一個方式的俯視圖及剖面圖； 圖3A及3B是說明本發明的一個方式的俯視圖及剖面圖；圖4A及4B是說明本發明的一個方式的電路圖；圖5A1、5A2、5B1及5B2是說明本發明的一個方式的俯視圖及剖面圖；圖6A及6B是說明本發明的一個方式的剖面圖；圖7A及7B是說明本發明的一個方式的剖面圖；圖8A及8B是說明本發明的一個方式的剖面圖；圖9A至9C是說明本發明的一個方式的剖面圖；圖10A至10C是說明本發明的一個方式的剖面圖；圖11A及11B是說明本發明的一個方式的圖；圖12A至12F是說明電子裝置的一例的圖；圖13A至13D是說明多色調遮罩的一例的圖。
111‧‧‧電晶體
113‧‧‧電容元件
200‧‧‧基板
201‧‧‧絕緣層
202‧‧‧閘電極
203‧‧‧佈線
204‧‧‧絕緣層
205‧‧‧半導體層
206a‧‧‧源電極
206b‧‧‧汲電極
208‧‧‧接觸孔
210‧‧‧像素電極
212-i‧‧‧佈線
214‧‧‧絕緣層
215‧‧‧絕緣層
216-j‧‧‧佈線

Claims (12)

  1. 一種顯示裝置，包括：閘電極；閘極絕緣層；半導體層；通道保護層；源極電極；以及汲極電極，其中，該源極電極及該汲極電極藉由該通道保護層中的接觸孔與該半導體層電連接，其中，該汲極電極與像素電極電連接，以及其中，該閘極絕緣層、該半導體層及該通道保護層的側面的一側彼此大致對準。
  2. 一種顯示裝置，包括：電晶體；以及電容器，該電晶體包括：形成在閘電極上的閘極絕緣層；形成在該閘極絕緣層上的半導體層；形成在該半導體層上的第一通道保護層；形成在該第一通道保護層上的第二通道保護層；以及形成在該第二通道保護層上並藉由該第一通道保護層及該第二通道保護層中的接觸孔與該半導體層電連接 的源極電極及汲極電極，其中，該汲極電極與像素電極電連接，其中，該電晶體的該閘極絕緣層、該半導體層及該第一通道保護層的側面的一側彼此大致對準，以及其中，該電容器包括電容器佈線、該汲極電極及夾在該電容器佈線和該汲極電極之間的該第二通道保護層。
  3. 根據申請專利範圍第1或2項之顯示裝置，其中該閘電極與該半導體層重疊，以及其中，該閘電極的端部突出到該半導體層的端部的外側。
  4. 根據申請專利範圍第1或2項之顯示裝置，其中該半導體層是氧化物半導體層。
  5. 根據申請專利範圍第1或2項之顯示裝置，其中該閘電極、該源極電極或該汲極電極包括包含銅的材料。
  6. 根據申請專利範圍第1或2項之顯示裝置，其中基礎層形成在該閘電極之下。
  7. 一種顯示裝置的製造方法，包括如下步驟：形成導電層、第一絕緣層、半導體層及第二絕緣層；藉由利用第一光刻步驟選擇性地去除該導電層、該第一絕緣層、該半導體層及該第二絕緣層，來形成閘電極及島狀半導體層；藉由利用第二光刻步驟選擇性地去除該第二絕緣層的一部分，來使該島狀半導體層的一部分露出； 藉由第三光刻步驟形成源極電極及汲極電極；以及藉由第四光刻步驟形成像素電極。
  8. 一種顯示裝置的製造方法，包括如下步驟：形成導電層、第一絕緣層、半導體層及第二絕緣層；藉由利用第一光刻步驟選擇性地去除該導電層、該第一絕緣層、該半導體層及該第二絕緣層，來形成閘電極、電容器佈線及島狀半導體層；形成覆蓋該閘電極、該電容器佈線及該島狀半導體層的第三絕緣層；藉由利用第二光刻步驟選擇性地去除該第二絕緣層及該第三絕緣層的一部分，來使該島狀半導體層的一部分露出；藉由第三光刻步驟形成源極電極及汲極電極；以及藉由第四光刻步驟形成像素電極，其中，該汲極電極的一部分與該第三絕緣層及該電容器佈線重疊。
  9. 根據申請專利範圍第7或8項之顯示裝置的製造方法，其中以不暴露於空氣的方式形成該導電層、該第一絕緣層、該半導體層以及該第二絕緣層。
  10. 根據申請專利範圍第7或8項之顯示裝置的製造方法，其中將氧化物半導體用於該半導體層。
  11. 根據申請專利範圍第7或8項之顯示裝置的製造 方法，其中該閘電極、該源極電極或該汲極電極包括包含銅的材料。
  12. 根據申請專利範圍第7或8項之顯示裝置的製造方法，其中形成該閘電極、該源極電極或該汲極電極之後的最高的製程溫度為450℃以下。
TW100143736A 2010-12-10 2011-11-29 顯示裝置及顯示裝置之製造方法 TWI534905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010275919 2010-12-10

Publications (2)

Publication Number Publication Date
TW201243960A TW201243960A (en) 2012-11-01
TWI534905B true TWI534905B (zh) 2016-05-21

Family

ID=46198431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143736A TWI534905B (zh) 2010-12-10 2011-11-29 顯示裝置及顯示裝置之製造方法

Country Status (4)

Country Link
US (2) US8658448B2 (zh)
JP (1) JP5968616B2 (zh)
KR (1) KR20120065249A (zh)
TW (1) TWI534905B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497689B (zh) * 2011-12-02 2015-08-21 財團法人工業技術研究院 半導體元件及其製造方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9224824B2 (en) * 2012-06-28 2015-12-29 Sharp Kabushiki Kaisha Display device substrate and display device equipped with same
JP6268407B2 (ja) * 2012-07-27 2018-01-31 藤森工業株式会社 粘着剤組成物及び表面保護フィルム
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI467301B (zh) * 2012-10-24 2015-01-01 友達光電股份有限公司 顯示面板
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102440904B1 (ko) 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6108898B2 (ja) 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JPWO2015045213A1 (ja) * 2013-09-30 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
CN104752514B (zh) * 2013-12-26 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
KR20150108984A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105448936B (zh) * 2016-01-04 2019-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000091582A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US6869833B1 (en) * 2004-03-16 2005-03-22 Quanta Display Inc. Method of manufacturing a thin film transistor of a liquid crystal display
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5243686B2 (ja) * 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR101338301B1 (ko) * 2005-09-16 2013-12-09 고에키자이단호진 고쿠사이카가쿠 신고우자이단 표시 장치 등의 전자 장치의 제조 장치, 제조 방법, 및표시 장치 등의 전자 장치
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5280715B2 (ja) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル 配線形成方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013561A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101084176B1 (ko) * 2009-11-26 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
WO2012035975A1 (en) 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法

Also Published As

Publication number Publication date
TW201243960A (en) 2012-11-01
US20120146035A1 (en) 2012-06-14
US8658448B2 (en) 2014-02-25
KR20120065249A (ko) 2012-06-20
JP2012138574A (ja) 2012-07-19
US20140151696A1 (en) 2014-06-05
JP5968616B2 (ja) 2016-08-10
US8803154B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
TWI534905B (zh) 顯示裝置及顯示裝置之製造方法
JP7558219B2 (ja) 発光表示装置
KR102415225B1 (ko) 트랜지스터, 액정 표시 장치 및 그 제조 방법
TWI535030B (zh) 液晶顯示裝置和其製造方法
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
TWI664481B (zh) 液晶顯示裝置、ｅｌ顯示裝置以及其製造方法
JP5806043B2 (ja) 半導体装置の作製方法
JP2013149961A (ja) 半導体装置、およびその作製方法
CN105702741A (zh) 半导体器件
TW201203549A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees