[go: up one dir, main page]

WO2016119280A1 - 氧化物薄膜晶体管及其制作方法 - Google Patents

氧化物薄膜晶体管及其制作方法 Download PDF

Info

Publication number
WO2016119280A1
WO2016119280A1 PCT/CN2015/073406 CN2015073406W WO2016119280A1 WO 2016119280 A1 WO2016119280 A1 WO 2016119280A1 CN 2015073406 W CN2015073406 W CN 2015073406W WO 2016119280 A1 WO2016119280 A1 WO 2016119280A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
oxide
metal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/073406
Other languages
English (en)
French (fr)
Inventor
迟世鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/433,858 priority Critical patent/US20160343863A1/en
Publication of WO2016119280A1 publication Critical patent/WO2016119280A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P10/00—
    • H10W74/137—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Definitions

  • the present invention relates to the field of field display, and in particular to an oxide thin film transistor and a method of fabricating the same.
  • a flat panel display represented by a liquid crystal LCD and an organic light emitting diode (OLED) has been developed in the direction of large size and high resolution, and the thin film transistor TFT has been widely concerned as a core component of the flat panel display industry.
  • the thin film transistors commonly used in the prior art include amorphous silicon thin film transistors and oxide thin film transistors. Since the oxide thin film transistor has the advantage of high carrier mobility, it is not necessary to greatly change the advantages of the existing liquid crystal panel production line when introducing. And it has been widely used.
  • the oxide thin film transistor includes a top gate and a bottom gate.
  • the bottom gate structure mainly adopts an etch barrier type ES and a back channel etch type BCE.
  • the etch barrier layer is located on the back channel and can protect the etched source/drain electrodes from back channel damage.
  • a reticle is required to be added to the BCE structure, and a total of six reticles are required to complete the fabrication of the thin film transistor. Therefore, the ES structure increases process complexity, manufacturing cost, and etch protection.
  • the layer increases the parasitic capacitance of the thin film transistor, and the device size is not easily reduced.
  • the BCE structure thin film transistor requires only five masks, it simplifies the fabrication process and reduces the manufacturing cost compared to the ES structure.
  • back channel damage is easily caused.
  • the plasma formed by the etching gas is formed when the source and drain electrodes are formed by dry etching.
  • plasma bombardment will cause more defects in the back channel, affecting the normal use of the thin film transistor;
  • wet etching when the source and drain electrodes are formed by wet etching, the etching solution will have The source oxide causes corrosion and damages the back channel, and the characteristics of the oxide thin film transistor are affected.
  • the technical problem to be solved by the present invention is to provide an oxide thin film transistor and a manufacturing method thereof, which can simplify the manufacturing process and save cost while protecting the back channel of the oxide thin film transistor.
  • a technical solution adopted by the present invention is to provide a method for fabricating an oxide thin film transistor, including:
  • first metal layer and a second metal layer sequentially on the oxide semiconductor film layer, and performing the second metal layer by a halftone mask process, or a gray tone mask process, or a single slit mask process Etching, forming a pattern of channels and active regions of the drain and source separated by the channel;
  • An insulating passivation layer is formed and a contact electrode is provided.
  • the step of oxidizing the exposed portion of the first metal layer specifically includes:
  • the exposed portion of the first metal layer is oxidized using an oxygen plasma to form a metal oxide layer to protect the channel.
  • the gate insulating layer comprises at least one of silicon nitride SiNx, amorphous silicon oxide SiOx, the oxide semiconductor film layer is a transparent oxide, including zinc oxide ZnO group, tin dioxide SnO2 group and oxidation At least one of indium In2O3 groups.
  • the first substrate includes a glass substrate and a quartz substrate, and the metal film layer includes at least one of aluminum Al, molybdenum Mo, copper Cu, and silver Ag.
  • the first metal layer has a thickness of 5-10 nm.
  • the step of forming the insulating passivation layer and disposing the contact electrode specifically includes:
  • the insulating passivation layer includes at least one of silicon nitride SiNx and amorphous silicon oxide SiOx; and the touch electrode is an indium tin oxide ITO electrode.
  • another technical solution adopted by the present invention is to provide a method for fabricating an oxide thin film transistor, including:
  • first metal layer and a second metal layer on the oxide semiconductor film layer, and forming a drain and a source on the second metal layer, wherein the source and the drain are Channels are separated, and the channel exposes a portion of the first metal layer;
  • An insulating passivation layer is formed and a contact electrode is provided.
  • the first metal layer and the second metal layer are sequentially formed on the oxide semiconductor film layer, and a drain and a source are formed on the second metal layer, wherein the source and
  • the step of separating the drain by a channel, and the step of exposing a portion of the first metal layer to the channel comprises:
  • the step of oxidizing the exposed portion of the first metal layer specifically includes:
  • the exposed portion of the first metal layer is oxidized using an oxygen plasma to form a metal oxide layer to protect the channel.
  • the step of sequentially forming the gate, the gate insulating layer, and the oxide semiconductor film layer on the first substrate specifically includes:
  • the gate insulating layer and the oxide semiconductor film layer are sequentially deposited.
  • the gate insulating layer comprises at least one of silicon nitride SiNx, amorphous silicon oxide SiOx, the oxide semiconductor film layer is a transparent oxide, including zinc oxide ZnO group, tin dioxide SnO2 group and oxidation At least one of indium In2O3 groups.
  • the first substrate includes a glass substrate and a quartz substrate, and the metal film layer includes at least one of aluminum Al, molybdenum Mo, copper Cu, and silver Ag.
  • the first metal layer has a thickness of 5-10 nm.
  • the step of forming the insulating passivation layer and disposing the contact electrode specifically includes:
  • the insulating passivation layer is at least one of silicon nitride SiNx and amorphous silicon oxide SiOx; and the touch electrode is an indium tin oxide ITO electrode.
  • an oxide thin film transistor including: a first substrate, a gate disposed on the first substrate, and being disposed on the gate a gate insulating layer and an oxide semiconductor film layer disposed on the gate insulating layer; a first metal layer disposed on the oxide semiconductor film layer and a channel above the first metal layer a source and a drain separated by a channel, wherein the channel exposes a metal oxide layer formed by oxidizing a portion of the first metal layer;
  • the oxide thin film transistor further includes an insulating passivation layer, wherein the insulating passivation layer covers the drain, the metal oxide layer, and the source, and the insulating passivation layer is further disposed There are contact electrodes.
  • the method for fabricating the oxide thin film transistor of the present embodiment includes forming a gate electrode, a gate insulating layer, and an oxide semiconductor film layer on the first substrate, followed by The oxide semiconductor is ground to form a first metal layer and a second metal layer, wherein the second metal is etched by a special mask to simultaneously form a channel and a source separated by the channel.
  • the patterning of the active region of the drain, in this process can reduce a mask process, simplify the fabrication process of the oxide thin film transistor, and save production time and manufacturing cost compared with the prior art.
  • Part of the first metal layer exposed to the channel is oxidized to form an etch protection layer, and the back channel is protected.
  • FIG. 1 is a schematic flow chart of an embodiment of a method for fabricating an oxide thin film transistor of the present invention
  • FIG. 2 is a schematic cross-sectional view showing an embodiment of an oxide thin film transistor of the present invention.
  • FIG. 1 is a schematic flow chart of an embodiment of a method for fabricating an oxide thin film transistor of the present invention.
  • the manufacturing method of the embodiment includes the following steps:
  • a gate electrode, a gate insulating layer, and an oxide semiconductor film layer are sequentially formed on the first substrate.
  • a metal film layer is first formed on the first substrate by deposition, and the metal film layer is exposed through the first photomask to etch the metal film layer into a gate electrode.
  • the first mask is an ordinary mask that can only etch one layer.
  • the first substrate includes a glass substrate and a quartz substrate.
  • the substrate may be other substrates, which is not limited herein.
  • the metal film layer includes at least one of aluminum Al, molybdenum Mo, copper Cu, and silver Ag. In other embodiments, other metals may be used, and are not limited herein.
  • the deposition process generally refers to the deposition of foreign matter on the surface of the substrate to form a thin film, also known as vapor deposition.
  • a metal film layer is formed on the surface of the first substrate by a metal substance.
  • the metal film layer can also be realized by other deposition methods, which is not limited herein.
  • the etching process generally refers to a process of removing a portion of the film layer on the film that is not masked by the resist, thereby forming a pattern identical to the resist film on the film layer.
  • the etching process generally includes dry etching and wet etching, which are not limited in this embodiment, as long as the gate can be etched on the metal film layer.
  • a gate insulating layer and an oxide semiconductor film layer are deposited on the surface of the gate electrode.
  • the gate insulating layer includes at least one of silicon nitride SiNx and amorphous silicon oxide SiOx. In other embodiments, other insulating materials may be used, which is not limited herein.
  • the oxide semiconductor film layer is a transparent oxide, and includes at least one of a zinc oxide ZnO group, a tin oxide SnO 2 group, and an indium oxide In 2 O 3 group. In other embodiments, other transparent oxides may be used as long as they can The function of the oxide semiconductor film layer in the present embodiment may be achieved, and is not limited thereto.
  • 102 sequentially forming a first metal layer and a second metal layer on the oxide semiconductor film layer, and forming a drain and a source on the second metal layer, wherein the source and the drain Separated by a channel, and the channel exposes a portion of the first metal layer.
  • a first metal layer and a second metal layer are sequentially deposited on the oxide semiconductor film layer.
  • the first metal layer is thin, and generally includes at least one of aluminum, titanium, and the like. In other embodiments, other metals of the same nature may be used, which is not limited herein. Its thickness is 5-10 nm.
  • the second metal layer is etched through the second mask to form a channel and a pattern of active regions of the drain and source separated by the channel, wherein the drain and the source are separated by a channel Located on both sides of the gate.
  • the second metal layer includes at least one of molybdenum Mo and silver Ag. In other embodiments, other metals of the same nature may be used, which is not limited herein.
  • the second mask comprises a halftone mask process, or a gray tone mask process, or a single slit mask process, and in other embodiments, other processes may be used as long as the mask can be passed through once.
  • the process of realizing the patterning of the active regions of the drain and the source is within the scope of protection of the present invention and is not limited herein.
  • a portion of the second metal layer outside the pattern of the active regions of the drain and source is etched away, and the portion of the corresponding channel of the second metal layer is etched away. A portion of the first metal layer corresponding to the channel is exposed.
  • the surface of the second metal layer is further covered with a photoresist, and when the second metal layer is etched to form a channel, the photoresist is also etched to make a portion at the channel. The first metal layer is exposed.
  • the exposed portion of the first metal layer is oxidized by using an oxygen plasma, and preferably, all of the exposed first metal layers of the channel region are oxidized to form an etch protection layer, the back channel Be protected.
  • the exposed portion of the first metal layer may also be oxidized using an atmosphere containing an oxygen plasma, which is not limited herein.
  • an insulating passivation layer is deposited on the surface of the oxide thin film transistor, and a contact via is formed on the insulating passivation layer by a third mask.
  • a contact electrode is formed in the contact via hole using a fourth photomask.
  • the third reticle and the fourth reticle are ordinary reticle that can only etch one layer.
  • the insulating passivation layer includes at least one of silicon nitride SiNx and amorphous silicon oxide SiOx. In other embodiments, other insulating passivation materials of the same nature may be used, which is not limited herein.
  • the touch electrode is an indium tin oxide ITO electrode. In other embodiments, the ITO electrode may be replaced with other electrodes as needed, which is not limited herein.
  • the method for fabricating an oxide thin film transistor of the present embodiment includes forming a gate electrode, a gate insulating layer, and an oxide semiconductor film layer on the first substrate, and sequentially forming the first on the oxide semiconductor. a metal layer and a second metal layer, wherein the second metal is etched by a special mask to simultaneously form a channel and pattern the active regions of the source and drain separated by the channel.
  • a mask process it is possible to reduce a mask process, simplify the fabrication process of the oxide thin film transistor, and save production time and manufacturing cost.
  • Part of the first metal layer exposed at the channel is oxidized to form an etch protection layer, and the back channel is protected.
  • the etch protection layer can protect the back channel from damage when etching the source and the drain or depositing the insulating passivation layer, and can further effectively improve the characteristics of the oxide thin film transistor.
  • FIG. 2 is a cross-sectional structural view showing an embodiment of an oxide thin film transistor of the present invention.
  • the thin film transistor of the present embodiment includes a first substrate 201, a gate electrode 202 disposed on the first substrate, a gate insulating layer 203 disposed on the gate electrode 202, and a gate insulating layer disposed on the gate insulating layer.
  • the gate electrode 202 is formed by depositing a metal film layer on the first substrate, and is formed by exposing and etching the metal film layer through the first to the photomask.
  • the etching process generally refers to a process of removing a portion of the film layer on the film that is not masked by the resist, thereby forming a pattern identical to the resist film on the film layer.
  • the etching process generally includes dry etching and wet etching, which are not limited in this embodiment, as long as the gate can be etched on the metal film layer.
  • the first mask is an ordinary mask that can only etch one layer.
  • the above-described gate insulating layer 203 and oxide semiconductor film layer 204 are also formed by a deposition process.
  • the deposition process generally refers to the deposition of foreign matter on the surface of the substrate to form a thin film, also known as vapor deposition.
  • a metal film layer is formed on the surface of the first substrate by a metal substance.
  • the metal film layer can also be realized by other deposition methods, which is not limited herein.
  • the first substrate includes a glass substrate and a quartz substrate. In other embodiments, the substrate may be other substrates, which is not limited herein.
  • the metal film layer includes at least one of aluminum Al, molybdenum Mo, copper Cu, and silver Ag, which is not limited herein.
  • the gate insulating layer includes at least one of silicon nitride SiNx and amorphous silicon oxide SiOx. In other embodiments, other insulating materials may be used, which is not limited herein.
  • the oxide semiconductor film layer is a transparent oxide, and includes at least one of a zinc oxide ZnO group, a tin oxide SnO 2 group, and an indium oxide In 2 O 3 group. In other embodiments, other transparent oxides may be used as long as they can The function of the oxide semiconductor film layer in the present embodiment may be achieved, and is not limited thereto.
  • a first metal layer 205 is disposed on the oxide semiconductor film layer 204, and a source 206 and a drain 207 are disposed above the first metal layer 205 and separated by a channel, wherein the channel A metal oxide layer 208 formed by oxidizing a portion of the first metal layer 205 is exposed.
  • the first metal layer 205 is formed on the oxide semiconductor film layer 204 by deposition.
  • the first metal layer is thinner, and includes at least one of aluminum, titanium, and the like. In other embodiments, other metals of the same nature may be used, which are not limited thereto, and have a thickness of 5-10 nm.
  • the source 206 and the drain 207 separated by a channel are etched through a second mask to a second metal layer (not shown) disposed on the first metal layer to form a channel and The patterning of the active regions of the drain and source separated by the channel is performed, wherein the drain and the source are separated by a channel respectively on both sides of the gate.
  • the second metal layer generally includes at least one of molybdenum Mo and silver Ag. In other embodiments, other metals of the same nature may be used, which are not limited herein.
  • the second mask comprises a halftone mask process, or a gray tone mask process, or a single slit mask process, and in other embodiments, other processes may be used as long as the mask can be passed through once.
  • the process of realizing the patterning of the active regions of the drain and the source is within the scope of protection of the present invention and is not limited herein.
  • the metal oxide layer 208 is obtained by oxidizing the exposed portion of the first metal layer 205 by oxygen plasma to form an etch protection layer to protect the back channel.
  • the exposed portion of the first metal layer may be oxidized using an atmosphere containing an oxygen plasma, which is not limited herein.
  • the surfaces of source 206 and drain 207 are also covered with photoresist.
  • the surface of the oxide thin film transistor is further covered with an insulating passivation layer 209, wherein the insulating passivation layer 209 is overlaid on the drain electrode 207, the metal oxide layer 208, and the source 206, and the insulating passivation layer 209
  • a contact via 210 is provided, and a contact electrode 211 is disposed in the contact via 210.
  • the contact via 210 is formed by etching a third mask on the insulating passivation layer 209, and the contact electrode 211 is formed in the contact via 210 through the fourth mask.
  • the third reticle and the fourth reticle are ordinary reticle that can only etch one layer.
  • the insulating passivation layer 209 includes at least one of silicon nitride SiNx and amorphous silicon oxide SiOx. In other embodiments, other insulating passivation materials of the same nature may be used, which is not limited herein.
  • the touch electrode 211 is an indium tin oxide ITO electrode. In other embodiments, the ITO electrode may be replaced with another electrode as needed, which is not limited herein.
  • the oxide thin film transistor of the present embodiment includes a first substrate, a gate electrode disposed on the first substrate, a gate insulating layer, and an oxide semiconductor film layer, and is located above the first metal layer. a source and a drain separated by a channel, wherein the channel exposes a metal oxide layer formed by oxidizing a portion of the first metal layer, wherein the source and the drain pass through
  • the mask formed by the special mask etching can simultaneously form the channel and the active region of the source and the drain separated by the channel, and can reduce the mask process compared with the prior art. It simplifies the fabrication process of the oxide thin film transistor, saving production time and manufacturing cost.
  • the channel exposes a metal oxide layer formed by oxidizing a portion of the first metal layer to form an etch protection layer to protect the back channel, and no mask is needed during oxidation of the first metal layer
  • the etch protection layer can protect the back channel from damage when etching the source and the drain or depositing the insulating passivation layer, thereby effectively improving the characteristics of the oxide thin film transistor.

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种氧化物薄膜晶体管及其制作方法，制作方法包括在第一基板（201）上依次形成栅极（202）、栅极绝缘层（203）以及氧化物半导体膜层（204）；在氧化物半导体膜层（204）上依次形成第一金属层（205）以及第二金属层，并在第二金属层上形成一漏极（207）以及一源极（206），其中，源极（206）和漏极（207）被一沟道分隔开，且沟道暴露出部分第一金属层（205）；对暴露的部分第一金属层（205）进行氧化；形成绝缘钝化层（209）并设置接触电极（211）。通过以上方式，能够在保护氧化物薄膜晶体管背沟道的同时简化制造工艺，节省成本。

Description

氧化物薄膜晶体管及其制作方法
【技术领域】
本发明涉及领域显示领域，特别是涉及一种氧化物薄膜晶体管及其制作方法。
【背景技术】
伴随着液晶LCD以及有机发光二极管OLED为代表的平板显示器向着大尺寸、高分辨率的方向发展，薄膜晶体管TFT作为平板显示行业的核心部件，也得到广泛的关注。
现有技术中常用的薄膜晶体管包括非晶硅薄膜晶体管以及氧化物薄膜晶体管，由于氧化物薄膜晶体管具有载流子迁移率高的优势，在导入时无需大幅改变现有的液晶面板生产线等优势，而得到了广泛应用。
氧化物薄膜晶体管包括顶栅以及底栅两种结构，底栅结构主要采用刻蚀阻挡型ES和背沟道刻蚀型BCE两种结构。在ES结构中，刻蚀阻挡层位于背沟道之上，在刻蚀形成源/漏电极时可以起到保护作用，避免背沟道损伤。但是，在形成刻蚀保护层时相较于BCE结构需要增加一道光罩，总共需要六道光罩才能完成薄膜晶体管的制作，因此，ES结构增加了工艺复杂度，制作成本增加，并且刻蚀保护层使薄膜晶体管的寄生电容增大，器件尺寸不易缩小。BCE结构薄膜晶体管虽然制作仅需五道光罩，相较于ES结构简化了制作工艺，降低了制作成本。但是，在刻蚀源/漏电极或沉积钝化层时容易造成背沟道损伤，如，若采用干法刻蚀，则在干法刻蚀形成源漏电极时，刻蚀气体形成的等离子体会对背沟道轰击，而等离子体轰击会造成背沟道产生更多缺陷，影响薄膜晶体管的正常使用；若采用湿法刻蚀，在湿法刻蚀形成源漏电极时，腐蚀液会对有源层氧化物产生腐蚀，损伤背沟道，氧化物薄膜晶体管的特性会受到影响。
【发明内容】
本发明主要解决的技术问题是提供一种氧化物薄膜晶体管及其制作方法，能够在保护氧化物薄膜晶体管背沟道的同时简化制造工艺，节省成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种氧化物薄膜晶体管的制作方法，包括：
在第一基板上沉积金属膜层，经过曝光，刻蚀形成栅极；
依次沉积栅极绝缘层以及氧化物半导体膜层
在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成沟道以及被所述沟道分隔开的漏极和源极的有源区的图形；
刻蚀掉所述有源区的图形之外的部分所述第二金属层；
刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露；
对暴露的所述部分第一金属层进行氧化；
形成绝缘钝化层并设置接触电极。
其中，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
其中，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
其中，所述第一金属层的厚度为5-10纳米。
其中，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
其中，所述绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种氧化物薄膜晶体管的制作方法，包括：
在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层；
在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层；
对暴露的所述部分第一金属层进行氧化；
形成绝缘钝化层并设置接触电极。
其中，所述在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层的步骤具体包括：
通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成所述沟道以及被所述沟道分隔开的所述漏极和所述源极的有源区的图形；
刻蚀掉所述有源区的图形之外的部分所述第二金属层；
刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露。
其中，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
其中，所述在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层的步骤具体包括：
在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
依次沉积所述栅极绝缘层以及氧化物半导体膜层。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
其中，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
其中，所述第一金属层的厚度为5-10纳米。
其中，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
其中，所述绝缘钝化层为包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
为解决上述技术问题，本发明采用的再一个技术方案是：提供一种氧化物薄膜晶体管，包括：第一基板，设置在所述第一基板上的栅极，设置在所述栅极上的栅极绝缘层以及设置在所述栅极绝缘层上的氧化物半导体膜层；设置在所述氧化物半导体膜层上的第一金属层以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层；
所述氧化物薄膜晶体管还包括绝缘钝化层，其中，所述绝缘钝化层覆盖在所述漏极、所述金属氧化物层以及所述源极上，且所述绝缘钝化层还设置有接触电极。
本发明的有益效果是：区别于现有技术的情况，本实施方式的氧化物薄膜晶体管的制作方法包括在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层以后，依次在氧化物半导体磨成上形成第一金属层和第二金属层，其中，通过一道特殊的光罩对第二金属进行刻蚀，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，在此工艺处，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。对沟道去暴露的部分第一金属层进行氧化，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，而且，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，有效提高氧化物薄膜晶体管的特性。
【附图说明】
图1是本发明氧化物薄膜晶体管的制作方法一实施方式的流程示意图；
图2是本发明氧化物薄膜晶体管一实施方式的剖面结构示意图。
【具体实施方式】
参阅图1，图1是本发明氧化物薄膜晶体管的制作方法一实施方式的流程示意图。本实施方式的制造方法包括如下步骤：
101：在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层。
具体地，先在第一基板上通过沉积的方式形成金属膜层，经过第一道光罩对金属膜层进行曝光，将金属膜层刻蚀成栅极。其中，第一道光罩为只能刻蚀一层的普通光罩。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。
沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
在栅极形成后，在栅极的表面沉积栅极绝缘层以及氧化物半导体膜层。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种，在其他实施方式中，也可以为其他透明氧化物，只要能够实现本实施方式中的氧化物半导体膜层的功能即可，在此不做限定。
102：在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层。
在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层之后，在氧化物半导体膜层上依次沉积形成第一金属层以及第二金属层。
其中，第一金属层较薄，一般包括铝Al、钛Ti等金属中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。其厚度为5-10纳米。
通过第二道光罩对第二金属层进行刻蚀，形成沟道以及被上述沟道分隔开的漏极和源极的有源区的图形化，其中漏极和源极被沟道隔开分别位于栅极的两侧。
其中，第二金属层包括钼Mo以及银Ag中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。
其中，第二道光罩包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极和源极的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
在漏极和源极的有源区图形化以后，刻蚀掉漏极和源极的有源区的图形之外的部分第二金属层，并刻蚀掉第二金属层对应沟道的部分，使沟道处对应的部分第一金属层暴露出来。
在另一个实施方式中，在第二金属层的表面还覆盖有光阻，在对第二金属层进行刻蚀，形成沟道时，也对光阻进行刻蚀，以使沟道处的部分第一金属层暴露出来。
103：对暴露的所述部分第一金属层进行氧化。
在本实施方式中采用氧气等离子体对暴露的部分第一金属层进行氧化，优选地，对沟道区的暴露出来的所有第一金属层进行氧化，以形成刻蚀保护层，对背沟道被进行保护。
在另一个实施方式中也可以使用含有氧气等离子体的气氛对暴露的部分第一金属层进行氧化，在此不做限定。
104：形成绝缘钝化层并设置接触电极。
在氧化层薄膜晶体管的栅极、源极、漏极形成以后，在氧化层薄膜晶体管的表面沉积绝缘钝化层，并通过第三道光罩在绝缘钝化层上刻蚀形成接触通孔。
使用第四道光罩在上述接触通孔中形成接触电极。
其中，第三道光罩和第四道光罩均为只能刻蚀一层的普通光罩。
其中，绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管的制作方法包括在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层以后，依次在氧化物半导体磨成上形成第一金属层和第二金属层，其中，通过一道特殊的光罩对第二金属进行刻蚀，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，在此工艺处，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。对沟道处暴露的部分第一金属层进行氧化，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本，而且能够避免现有技术中形成刻蚀保护层所产生的寄生电容，有效提高氧化物薄膜晶体管的性能。另外，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，能够进一步地有效提高氧化物薄膜晶体管的特性。
参阅图2，图2是本发明氧化物薄膜晶体管一实施方式的剖面结构示意图。
如图2所示，本实施方式的薄膜晶体管包括第一基板201、设置在第一基板上的栅极202、设置在栅极202上的栅极绝缘层203以及设置在所述栅极绝缘层203上的氧化物半导体膜层204。
其中，栅极202是在第一基板上通过沉积的方式形成金属膜层，经过第一到光罩对金属膜层进行曝光刻蚀二形成的。其中，刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
上述第一道光罩为只能刻蚀一层的普通光罩。
上述栅极绝缘层203以及氧化物半导体膜层204也是通过沉积工艺而形成的。沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在此也不做限定。
栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种，在其他实施方式中，也可以为其他透明氧化物，只要能够实现本实施方式中的氧化物半导体膜层的功能即可，在此不做限定。
氧化物半导体膜层204上设置有第一金属层205，还有设置位于第一金属层205上方，以一沟道分隔开的源极206和漏极207，其中，所述沟道（图中未示出）暴露出经过氧化的部分第一金属层205而形成的金属氧化物层208。
其中，第一金属层205是通过沉积形成在氧化物半导体膜层204上的。第一金属层较薄，包括铝Al、钛Ti等金属中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定，其厚度为5-10纳米。
以一沟道分隔开的源极206和漏极207是通过第二道光罩对设置在第一金属层上的第二金属层（图中未示出）进行刻蚀，形成沟道以及被上述沟道分隔开的漏极和源极的有源区的图形化后得到的，其中漏极和源极被沟道隔开分别位于栅极的两侧。
其中，第二金属层一般包括钼Mo以及银Ag中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。
其中，第二道光罩包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极和源极的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
金属氧化物层208是通过氧气等离子体对暴露的部分第一金属层205进行氧化而得到的，以形成刻蚀保护层，对背沟道被进行保护。在其他实施方式中可以使用含有氧气等离子体的气氛对暴露的部分第一金属层进行氧化，在此不做限定。
在另一个实施方式中，源极206和漏极207的表面还覆盖有光阻。
另外，氧化物薄膜晶体管的表面还覆盖有绝缘钝化层209，其中，绝缘钝化层209上覆盖在漏极207、金属氧化物层208以及源极206上，且，绝缘钝化层209上设置有接触通孔210，接触通孔210中设置有接触电极211。
其中，接触通孔210是通过第三道光罩在绝缘钝化层209上刻蚀而形成的，接触电极211是通过第四道光罩在接触通孔210中形成的。
其中，第三道光罩和第四道光罩均为只能刻蚀一层的普通光罩。
其中，绝缘钝化层209包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极211为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管包括第一基板、设置在第一基板上的栅极、栅极绝缘层以及氧化物半导体膜层，以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层，其中，源极和漏极是通过一道特殊的光罩刻蚀而形成的，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。而且，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，有效提高氧化物薄膜晶体管的特性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (17)

  1. 一种氧化物薄膜晶体管的制作方法，其中，包括：
    在第一基板上沉积金属膜层，经过曝光，刻蚀形成栅极；
    依次沉积栅极绝缘层以及氧化物半导体膜层
    在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成沟道以及被所述沟道分隔开的漏极和源极的有源区的图形；
    刻蚀掉所述有源区的图形之外的部分所述第二金属层；
    刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露；
    对暴露的所述部分第一金属层进行氧化；
    形成绝缘钝化层并设置接触电极。
  2. 根据权利要求1所述的方法，其中，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
    采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
  3. 根据权利要求1所述的方法，其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
  4. 根据权利要求1所述的方法，其中，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
  5. 根据权利要求1所述的方法，其中，所述第一金属层的厚度为5-10纳米。
  6. 根据权利要求1所述的方法，其中，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
    沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
  7. 根据权利要求1所述的方法，其中，所述绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
  8. 一种氧化物薄膜晶体管的制作方法，其中，包括：
    在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层；
    在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层；
    对暴露的所述部分第一金属层进行氧化；
    形成绝缘钝化层并设置接触电极。
  9. 根据权利要求8所述的方法，其中，所述在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层的步骤具体包括：
    通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成所述沟道以及被所述沟道分隔开的所述漏极和所述源极的有源区的图形；
    刻蚀掉所述有源区的图形之外的部分所述第二金属层；
    刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露。
  10. 根据权利要求8所述的方法，其中，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
    采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
  11. 根据权利要求8所述的方法，其中，所述在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层的步骤具体包括：
    在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
    依次沉积所述栅极绝缘层以及氧化物半导体膜层。
  12. 根据权利要求11所述的方法，其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
  13. 根据权利要求11所述的方法，其中，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
  14. 根据权利要求8所述的方法，其中，所述第一金属层的厚度为5-10纳米。
  15. 根据权利要求8所述的方法，其中，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
    沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
  16. 根据权利要求15所述的方法，其中，所述绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
  17. 一种氧化物薄膜晶体管，其中，包括：第一基板，设置在所述第一基板上的栅极，设置在所述栅极上的栅极绝缘层以及设置在所述栅极绝缘层上的氧化物半导体膜层；设置在所述氧化物半导体膜层上的第一金属层以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层；
    所述氧化物薄膜晶体管还包括绝缘钝化层，其中，所述绝缘钝化层覆盖在所述漏极、所述金属氧化物层以及所述源极上，且所述绝缘钝化层还设置有接触电极。
PCT/CN2015/073406 2015-01-27 2015-02-28 氧化物薄膜晶体管及其制作方法 Ceased WO2016119280A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/433,858 US20160343863A1 (en) 2015-01-27 2015-02-28 Oxide thin film transistor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510042064.2 2015-01-27
CN201510042064.2A CN104617152A (zh) 2015-01-27 2015-01-27 氧化物薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
WO2016119280A1 true WO2016119280A1 (zh) 2016-08-04

Family

ID=53151509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/073406 Ceased WO2016119280A1 (zh) 2015-01-27 2015-02-28 氧化物薄膜晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20160343863A1 (zh)
CN (1) CN104617152A (zh)
WO (1) WO2016119280A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789117B (zh) * 2016-03-23 2019-02-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106200132A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种改善套切面板光配向性的装置
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107564966B (zh) * 2017-08-07 2020-05-05 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN107658345B (zh) 2017-09-22 2020-12-01 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109192739B (zh) * 2018-09-17 2020-12-18 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN110085520B (zh) * 2019-05-09 2020-12-08 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
CN110299322B (zh) * 2019-07-03 2022-03-08 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114122143A (zh) * 2021-11-08 2022-03-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
KR102564893B1 (ko) * 2022-02-09 2023-08-07 연세대학교 산학협력단 광촉매층을 포함하는 산화물 박막 트랜지스터 및 이를 제조하는 방법
CN114664950B (zh) * 2022-03-25 2025-06-03 汕头超声显示器技术有限公司 一种改进绝缘层的氧化物半导体的薄膜晶体管
CN117276306A (zh) * 2022-06-10 2023-12-22 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器和显示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
CN103178021A (zh) * 2013-02-28 2013-06-26 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101701229B1 (ko) * 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247531B (zh) * 2012-02-14 2016-02-17 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
KR20140021118A (ko) * 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103765597B (zh) * 2012-11-02 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
JP2016502264A (ja) * 2012-11-02 2016-01-21 京東方科技集團股▲ふん▼有限公司 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122673A (zh) * 2010-11-30 2011-07-13 友达光电股份有限公司 氧化物半导体薄膜晶体管结构与其制作方法
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture
CN103178021A (zh) * 2013-02-28 2013-06-26 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Also Published As

Publication number Publication date
CN104617152A (zh) 2015-05-13
US20160343863A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2016201729A1 (zh) 一种阵列基板及其制作方法、液晶显示器
WO2017054250A1 (zh) 一种tft阵列基板及其制作方法
WO2012097564A1 (zh) 一种自对准薄膜晶体管的制作方法
WO2017054191A1 (zh) 一种tft阵列基板及其制作方法
WO2017067062A1 (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
WO2020056906A1 (zh) 阵列基板及其制作方法，以及显示面板
WO2017035851A1 (zh) Tft、阵列基板及tft的制备方法
WO2014146291A1 (zh) 薄膜晶体管及其像素单元的制造方法
WO2012097563A1 (zh) 一种薄膜晶体管的制作方法
WO2020082426A1 (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
WO2019090911A1 (zh) 一种有机薄膜晶体管阵列基板及其制备方法、显示装置
WO2018196078A1 (zh) 阵列基板及制造方法、显示装置
WO2018120309A1 (zh) Oled显示装置的阵列基板及其制作方法
WO2017024573A1 (zh) 一种阵列基板及其制作方法
WO2018196125A1 (zh) 一种oled显示面板及其制备方法、显示器
WO2017054258A1 (zh) Tft阵列基板的制备方法、tft阵列基板及显示装置
WO2019037224A1 (zh) 显示屏及其制备方法
WO2017140015A1 (zh) 双栅极tft阵列基板及制作方法
WO2014121469A1 (zh) 一种薄膜晶体管及其像素单元的制造方法
WO2019090838A1 (zh) 一种oled器件、oled显示面板及制备方法
WO2018032558A1 (zh) 一种阵列基板及其制作方法
WO2017206269A1 (zh) 阵列基板及其制备方法
WO2017152451A1 (zh) Ffs模式的阵列基板及制作方法
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14433858

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15879488

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15879488

Country of ref document: EP

Kind code of ref document: A1