[go: up one dir, main page]

CN103178021A - 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 - Google Patents

一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 Download PDF

Info

Publication number
CN103178021A
CN103178021A CN2013100632562A CN201310063256A CN103178021A CN 103178021 A CN103178021 A CN 103178021A CN 2013100632562 A CN2013100632562 A CN 2013100632562A CN 201310063256 A CN201310063256 A CN 201310063256A CN 103178021 A CN103178021 A CN 103178021A
Authority
CN
China
Prior art keywords
photoresist
gate
film
pattern
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100632562A
Other languages
English (en)
Other versions
CN103178021B (zh
Inventor
孙双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310063256.2A priority Critical patent/CN103178021B/zh
Priority to US14/355,330 priority patent/US9190432B2/en
Priority to PCT/CN2013/074633 priority patent/WO2014131236A1/zh
Publication of CN103178021A publication Critical patent/CN103178021A/zh
Application granted granted Critical
Publication of CN103178021B publication Critical patent/CN103178021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种氧化物薄膜晶体管阵列基板及制作方法、显示面板，能够减少Oxide TFT的构图工艺次数，简化生产工艺，降低制作成本。该方法包括：通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形。本发明实施例适用于显示技术领域。

Description

一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管阵列基板及制作方法、显示面板。
背景技术
氧化物有源层，如铟镓锌氧化物IGZO(indium gallium zinc oxide)作为有源层，载流子迁移率是非晶硅的20-30倍，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，是用于新一代TFT-LCD(Thin Film Transistor Liquid CrystalDisplay，薄膜场效应晶体管液晶显示)技术中的沟道层材料。
现有技术中，氧化物薄膜晶体管Oxide TFT阵列基板的制作通常需要采用至少六次构图工艺，具体过程如下：
1、通过第一次构图工艺形成栅极和栅线图形；
2、通过第二次构图工艺形成栅绝缘层和氧化物有源层图形；
3、通过第三次构图工艺形成刻蚀阻挡层图形；
4、通过第四次构图工艺形成数据线、源极、漏极和TFT沟道图形；
5、通过第五次构图工艺形成钝化层图形；
6、通过第六次构图工艺形成像素电极图形。
然而，每一次构图工艺都需要镀膜、光刻、刻蚀和剥离等工艺，这使得Oxide TFT阵列基板的生产周期较长，生产工艺复杂，成本较高。
发明内容
本发明的实施例提供一种Oxide TFT阵列基板及制作方法、显示面板，能够减少Oxide TFT的构图工艺次数，简化生产工艺，降低制作成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种Oxide TFT阵列基板的制作方法，该方法包括：
通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形。
其中，所述通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形具体包括：
在形成有栅线和栅极图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用半色调掩膜版或灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层区域，所述光刻胶半保留区域对应所述氧化物有源层图形除去刻蚀阻挡层图形的区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和光刻胶半保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离所述光刻胶完全保留区域的光刻胶，以露出所述刻蚀阻挡层和氧化物有源层。
可选的，在形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形之前，该方法还包括：
通过一次构图工艺，在基板上形成包括栅线和栅极图形的同时，还包括通过该构图工艺形成与所述栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形；
所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开的数据线初始图形上方形成至少一个数据线连接过孔；
在形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形之后，该方法还包括：
通过构图工艺，在形成有包括栅绝缘层、氧化物有源层和刻蚀阻挡层的基板上，形成包括数据线、源极、漏极、连接电极和像素电极的图形；在与所述栅线交叉的方向上，所述每个连接电极通过两两相邻的数据线连接过孔，将所述两两相邻的断开的数据线初始图形相连接，形成所述数据线的图形；所述源极与所述数据线连接，所述漏极和所述像素电极相连。
其中，通过一次构图工艺，在基板上形成包括栅线和栅极图形的同时，还包括通过该构图工艺形成与所述栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形具体包括：
在所述基板上形成栅金属层薄膜；
在形成有所述栅金属层薄膜的基板上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全去除区域和光刻胶完全保留区域；其中，在像素单元中，所述光刻胶完全保留区域对应包括所述栅线和栅极图形，以及所述数据线初始图形，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的栅金属层薄膜；
剥离所述光刻胶完全保留区域的光刻胶，以露出包括所述栅线和栅极图形，以及所述数据线初始图形。
可选的，所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开的数据线初始图形上方形成至少一个数据线连接过孔具体包括：
在形成有包括所述栅线、栅极和数据线初始图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层区域，所述第一厚度光刻胶部分保留区域对应所述氧化物有源层图形除去刻蚀阻挡层图形的区域，所述光刻胶完全去除区域对应所述数据线连接过孔的区域；所述第二厚度光刻胶部分保留区域对应所述光刻胶完全保留区域、第一厚度光刻胶部分保留区域和光刻胶完全去除区域以外的区域，所述第一厚度大于所述第二厚度；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括数据线连接过孔图形；
利用灰化工艺去除掉所述第二厚度光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第二厚度光刻胶部分保留区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
利用灰化工艺去除掉所述第一厚度光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第一厚度光刻胶部分保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离所述光刻胶完全保留区域的光刻胶。
可选的，所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开数据线初始图形上方形成至少一个数据线连接过孔具体包括：
在形成有包括所述栅线、栅极和数据线初始图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述氧化物有源层的区域，所述光刻胶完全去除区域对应所述数据线连接过孔的区域；所述光刻胶半保留区域对应所述光刻胶完全保留区域和光刻胶完全去除区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括数据线连接过孔图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
通过控制灰化工艺条件，保留所述刻蚀阻挡层区域的部分光刻胶，去除掉所述光刻胶完全保留区域除去所述刻蚀阻挡层区域外的光刻胶；
利用刻蚀工艺去除掉所述光刻胶完全保留区域除去刻蚀阻挡层区域外的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离掉所述刻蚀阻挡层图形区域的光刻胶。
可选的，通过构图工艺，在形成有栅绝缘层、氧化物有源层、刻蚀阻挡层的基板上，形成包括数据线、源极、漏极、连接电极和像素电极图形具体包括：
通过一次构图工艺，形成包括所述数据线、源极、漏极、连接电极和像素电极图形。
可选的，通过一次构图工艺，形成包括所述数据线、源极、漏极、连接电极和像素电极图形具体包括：
在形成有栅绝缘层、氧化物有源层、刻蚀阻挡层和数据线连接过孔图形的基板上，形成透明导电薄膜；
在所述形成有透明导电薄膜的基板上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域和光刻胶完全去除区域，其中，在像素单元中，所述光刻胶完全保留区域对应所述源极、漏极、像素电极和连接电极图形的区域，且所述源极与所述数据线连接，所述漏极与所述像素电极相连，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述透明导电薄膜，形成源极、漏极和像素电极图形；
剥离掉所述光刻胶完全保留区域的所述光刻胶。
一方面，本发明实施例提供了一种Oxide TFT阵列基板，所述阵列基板包括：
基板；
在所述基板上设置有由栅金属层薄膜形成的包括栅线和栅极图形；
在设置有所述栅线和栅极的基板上，设置有由栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜依次形成的包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形；
在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层的基板上，还设置有包括数据线、源极、漏极和像素电极图形，所述源极与所述数据线连接，所述漏极与所述像素电极相连。
可选的，在所述基板上，还设置有由栅金属层薄膜形成的包括与栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形；
在设置有所述栅线、栅极图形的基板上，在所述每段断开的数据线初始图形的上方还设置有至少一个数据线连接过孔图形；
在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层图形的基板上，还设置有连接电极图形；在与所述栅线交叉的方向上，所述每个连接电极通过两两相邻的数据线连接过孔，将所述两两相邻的断开的数据线初始图形相连接，形成所述数据线图形。
可选的，在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层图形的基板上，还设置有连接电极图形具体为：
所述源极、漏极、像素电极和连接电极由透明导电薄膜形成。
一方面，本发明实施例还提供了一种显示面板，包括上述实施例提供的所述Oxide TFT阵列基板。
本发明实施例提供的一种Oxide TFT阵列基板及制作方法、显示面板，该方法包括：通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层图形。这样在Oxide TFT阵列基板的制作过程中，不需要通过三次构图工艺才能形成栅绝缘层、氧化物有源层和刻蚀阻挡层图形，减少了Oxide TFT阵列基板的生产周期，生产工艺简化，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种Oxide TFT阵列基板的俯视结构示意图；
图1a为图1所示的Oxide TFT阵列基板沿A-A向的剖视结构示意图；
图2为本发明实施例提供的另一种Oxide TFT阵列基板的俯视结构示意图；
图3为图2所示的Oxide TFT阵列基板沿A-A向的剖视结构示意图；
图4为图2所示的Oxide TFT阵列基板沿B-B向的剖视结构示意图；
图5为本发明实施例提供的又一种Oxide TFT阵列基板的俯视结构示意图；
图6为本发明实施例提供的一种Oxide TFT阵列基板的制作方法流程图；
图7为图6所示的制作方法经过第一次构图工艺后的结构示意图；
图8为图6所示的制作方法经过第二次构图工艺后的结构示意图；
图9为本发明实施例提供的另一种Oxide TFT阵列基板的制作方法流程图；
图10a为图9所示的制作方法经过第一次构图工艺后沿A-A向的剖视结构示意图；
图10b为图9所示的制作方法经过第一次构图工艺后沿B-B向的剖视结构示意图；
图11a为图9所示的制作方法经过第二次构图工艺后沿A-A向的剖视结构示意图；
图11b为图9所示的制作方法经过第二次构图工艺后沿B-B向的剖视结构示意图；
图12a为图9所示的制作方法经过第三次构图工艺后沿A-A向的剖视结构示意图；
图12b为图9所示的制作方法经过第三次构图工艺后沿B-B向的剖视结构示意图。
附图标记：
基板：10；栅线：11；栅极：12；栅绝缘层：13；栅绝缘层薄膜：13A；氧化物有源层：14；氧化物有源层：14A；刻蚀阻挡层：15；刻蚀阻挡层：15A；数据线：16；源极：17；漏极：18；像素电极：19；数据线初始图形：20；数据线连接过孔：21；连接电极：22。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明实施例的“上”“下”只是参考附图对本发明实施例进行说明，不作为限定用语。
实施例一、
本发明实施例提供了一种Oxide TFT阵列基板，示例性，如图1、图1a所示，以扭曲向列(Twisted Nematic，简称TN)型的Oxide TFT阵列基板的单个子像素为例具体描述该TFT阵列基板的结构，该阵列基板包括：
基板10；
在所述基板10上设置有由栅金属层薄膜形成的包括栅线11和栅极12图形；
在形成有所述栅线11的基板上，设置有由栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜依次形成的包括栅绝缘层13、氧化物有源层14和刻蚀阻挡层15的图形；
在形成有所述栅绝缘层13、氧化物有源层14和刻蚀阻挡层15的基板上，还设置有包括数据线16、源极17、漏极18和像素电极19的图形，所述源极17与所述数据线16连接，所述漏极18与所述像素电极19相连。
其中，需要说明的是，图1a所示的TN型TFT阵列基板，像素电极19直接搭接在所述漏极18上。可以作为本领域技术人员，可以理解的是，所述像素电极19和所述数据线16、源极17和漏极18之间还可以包括钝化层，在钝化层的漏极18上方还形成有过孔，所述像素电极19和所述漏极18相连。当然，所述像素电极19和所述数据线16、源极17和漏极18之间还可以是其它结构，本发明实施例对此不作具体限定。
进一步的，为了节约TFT阵列基板的制作成本，本发明实施例还提供了一种Oxide TFT阵列基板，其中，栅线11和数据线初始图形20在同层形成。
具体的，在所述基板10上，除了设置有栅金属层薄膜形成的栅线11外，还设置有栅金属层薄膜形成的包括与栅线11交叉设置且与栅线11交叉重叠处断开的数据线初始图形20。
为了形成数据线16图形，在形成有所述数据线初始图形20的基板上，除了设置有包括栅绝缘层13、氧化物有源层14和刻蚀阻挡层15的图形外，在每段断开的所述数据线初始图形20的上方还设置有至少一个数据线连接过孔21的图形。
如图2所示，每段断开的数据线初始图形20的上方设置有一个所述数据线连接过孔21，这样列方向上两两相邻的断开的数据线若要相连接，连接电极22图形需要覆盖整个数据线16图形。
为了减小连接电极22在整个数据线16上的覆盖面积，减小所述数据线16的电阻，相应的，每段断开的数据线初始图形20的上方可以设置有两个数据线连接过孔21。每段断开的数据线初始图形20的两端的上方可以在分别设置一个所述数据线连接过孔21。
需要说明的是，在形成有所述数据线初始图形20图形的基板上，周边引线区域还需要设置有包括栅线引线过孔和数据线引线过孔图形，所述栅线引线过孔和所述数据线引线过孔分别设置于所述栅线11上方和所述数据线16上方。
这样，在形成有所述栅绝缘层13、氧化物有源层14和刻蚀阻挡层15图形的基板上，除了设置有包括源极17、漏极18和像素电极19图形外，还设置有连接电极22的图形；在与所述栅线11交叉的方向上，所述每个连接电极22通过两两相邻的数据线连接过孔21，将所述两两相邻的断开的数据线初始图形20相连接，形成所述数据线16的图形，所述源极17与所述数据线16相连，所述漏极18和所述像素电极19相连。
需要说明的是，所述源极17与所述数据线16相连，具体的，可以与所述连接电极22相连，也可以与所述数据线连接过孔21相连。为了进一步减小所述数据线16的电阻，除了在每段断开的数据线初始图形20的两端的上方分别设置一个所述数据线连接过孔21，还可以在距离源极17最近的每段断开的数据线初始图形20的上方设置一个所述数据线连接过孔21相连，这样所述源极17可以与距离源极17最近的所述数据线连接过孔21相连，从而不需要与所述连接电极22相连，减小了覆盖在所述连接电极22覆盖在整个数据线16上的面积。
相应的，可以理解的是，在设置所述源极17、漏极18和像素电极19图形时，所述源漏金属薄膜和所述透明导电薄膜填入所述栅线引线过孔和所述数据线过孔，形成所述栅线引线和数据线引线。
具体的，如图2、3和4所示，示例性的，以TN型的Oxide TFT阵列基板的单个子像素为例具体描述该Oxide TFT阵列基板的结构。
其中，该Oxide TFT阵列基板包括：
基板10；
设置于所述基板10上的由栅金属层薄膜栅线11、栅极12，以及与栅线11交叉设置且在与栅线11交叉重叠处断开的数据线初始图形20；其中，所述数据线初始图形20与栅线11、栅极12同层形成；
在形成有所述栅线11、栅极12和数据线初始图形20的基板上，依次设置有由栅绝缘层13、氧化物有源层14和刻蚀阻挡层15和数据线连接过孔21，同时在周边引线区还设置有栅线引线过孔和数据线引线过孔(栅线引线过孔和数据线引线过孔图中未示出)；其中，氧化物有源层14设置于栅极12上方；刻蚀阻挡层15设置于氧化物有源层14的上方，位于Oxide TFT的沟道处，数据线连接过孔21位于数据线初始图形20的上方；
在设置有所述栅绝缘层13、氧化物有源层14、刻蚀阻挡层15和数据线连接过孔21图形的基板上，设置有源极17、漏极18和连接电极22；其中，如图3所示，连接电极22通过列方向上两两相邻的数据线连接过孔21，将所述列方向上两两相邻的断开的数据线初始图形20相连接，形成所述数据线16图形，即数据线16由数据线初始图形20、数据线连接过孔21和连接电极22相连接而形成，所述源极17与所述数据线16连接，即所述源极延伸至连接电极22，与所述数据线16连接；
其中，为了增大像素电极的开口率，在设置有所述栅绝缘层13、氧化物有源层14和刻蚀阻挡层15图形的基板上，所述源极17、漏极18、像素电极19和连接电极22可以是一体结构的，由透明导电薄膜形成。
需要说明的是，图2、3和4仅是示例性的说明所述数据线16源极17、漏极18、像素电极19和连接电极22可以是一体结构的，但本发明实施例提供的Oxide TFT阵列基板的结构不限于此，数据线16、源极17、漏极18、连接电极22可以采用源漏金属层薄膜形成，然后再设置有透明导电薄膜形成的像素电极19，具体如图5所示。
当然，本领域技术人员可以理解的是，作为本领域的公知技术，在设置数据线16、源极17、漏极18、连接电极22后，还可以先设置钝化层，然后在钝化层上在设置像素电极19。因此，对于Oxide TFT阵列基板的数据线16、源极17、漏极18、连接电极22上的其它层的结构，本发明实施例在此不一一赘述。
本发明实施例提供了一种Oxide TFT，所述阵列基板包括：基板；在所述基板上设置有由栅金属层薄膜形成的包括栅线和栅极图形；在设置有所述栅线和栅极的基板上，设置有由栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜依次形成的包括栅绝缘层、氧化物有源层和刻蚀阻挡层图形；在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层的基板上，还设置有包括数据线、源极、漏极和像素电极图形，所述源极与所述数据线连接，所述漏极与所述像素电极相连。由于该Oxide TFT阵列基板的栅绝缘层、氧化物有源层和刻蚀阻挡层图形通过一次构图工艺形成，这使得该Oxide TFT的生产工艺简单，制作成本较低。
基于上述实施例提供的Oxide TFT阵列基板，本发明实施例还提供了一种Oxide TFT阵列基板的制作方法，该方法包括：
通过一次构图工艺，在形成有栅线11和栅极12图形的基板上，形成包括栅绝缘层13、氧化物有源层14和刻蚀阻挡层15的图形。
具体的，所述通过一次构图工艺，在形成有包括栅线11和栅极12图形的基板上，形成包括栅绝缘层13、氧化物有源层14和刻蚀阻挡层15图形具体包括：
在形成有栅线11和栅极12图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用半色调掩膜板或灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层15的区域，所述光刻胶半保留区域对应所述氧化物有源层14的图形除去刻蚀阻挡层图形的区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和光刻胶半保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层14的图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层15的图形；
剥离所述光刻胶完全保留区域的光刻胶，以露出所述刻蚀阻挡层15和氧化物有源层14。
具体的，本发明实施例以TN型Oxide TFT阵列基板的制作方法为例进行详细描述。需要说明的是，本发明实施例提到的构图工艺包括曝光、显影、刻蚀、灰化等主要工艺。如图6所示，该方法包括：
601、通过第一次构图工艺，在基板10上形成包括栅线11和栅极12的图形。
具体的，在第一次构图工艺过程中，首先采用磁控溅射法或热蒸镀法在基板10上沉积
Figure BDA00002869105200131
的栅金属层薄膜。其中，栅金属层薄膜可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
然后在形成有栅金属层薄膜的基板10上形成光刻胶。
利用掩模板对光刻胶进行曝光、显影后，形成光刻胶完全保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应栅线11和栅极12的区域；所述光刻胶完全去除区域对应所述像素单元中除所述光刻胶完全保留区域以外的区域。
利用湿法刻蚀工艺对栅金属薄膜进行刻蚀，去除掉光刻胶完全去除区域上的栅金属层薄膜，再利用剥离工艺去除掉光刻胶完全保留区域的光刻胶，如图7所示，露出栅线11和栅极12的图形，形成栅线11和栅极12。
602、通过第二次构图工艺，在经过第一次构图工艺的基板上形成包括栅绝缘层13、氧化物有源层14和刻蚀阻挡层15的图形。
在经过第一次构图工艺后，基板上形成有包括栅线11和栅极12图形，在形成有包括栅线11和栅极12图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜。
具体的，可以采用等离子体增强化学气相沉积方法，沉积一层栅绝缘层薄膜，再采用磁控溅射或热蒸镀法沉积一层氧化物有源层薄膜，最后采用等离子体增强化学气相沉积方法沉积刻蚀阻挡层薄膜。其中，栅绝缘层薄膜可以采用氧化物、氮化物或氧氮化物等，氧化物有源层薄膜可以采用铟镓锌氧化物，铟镓锡氧化物，铟锌氧化物等。
然后在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶。
利用半色调掩膜板或灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层15的区域，所述光刻胶半保留区域对应所述氧化物有源层14图形除去刻蚀阻挡层15图形的区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和光刻胶半保留区域以外的区域。
利用干法刻蚀工艺去除掉所述光刻胶完全去除区域的所述刻蚀阻挡层薄膜，再利用湿法刻蚀工艺刻蚀掉所述氧化物有源层薄膜，形成包括氧化物有源层14图形。
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶。
利用干法刻蚀工艺去除掉所述光刻胶半保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层15图形；
剥离所述光刻胶完全保留区域的光刻胶，如图8所示，以露出所述刻蚀阻挡层15和氧化物有源层14。
603、通过构图工艺，在经过第二次构图工艺的基板上形成包括数据线16、源极17、漏极18和像素电极19图形。
具体的，可以通过第三次构图工艺，在经过第二次构图工艺的基板上形成包括数据线16、源极17和漏极18图形。
在通过第四次构图工艺，在经过第三次构图工艺的基板上形成钝化层和过孔，所述过孔位于所述漏极上方。
在通过第五次构图工艺，在经过第五次构图工艺的基板上形成像素电极19，且所述像素电极19通过所述过孔与所述漏极18相连。
当然，数据线16、源极17和漏极18与像素电极19之间也可以不形成钝化层。这样可以通过第三次构图工艺，在经过第二次构图工艺的基板上形成包括数据线16、源极17和漏极18图形后，在通过第四次构图工艺，在经过第三次构图工艺的基板上直接形成像素电极19，其中像素电极19直接和漏极18搭接相连。
当然，也可以采用其它方法来实现该Oxide TFT阵列基板上的数据线16、源极17、漏极18和像素电极19的制作，本发明实施例对此不作具体限定。
进一步的，为了节约TFT阵列基板的制作成本，本发明实施例还提供了一种Oxide TFT阵列基板的制作方法，如图9所示，该方法中源极17、漏极18、和像素电极19和连接电极22由透明导电膜一体形成，当然，源极17、漏极18和连接电极22的形成可以与像素电极19分开形成，本发明实施例对此不作具体限定。
具体的，该Oxide TFT阵列基板的制作方法包括：
901、通过第一次构图工艺，在基板上形成包括栅线11、栅极12，以及与栅线11交叉设置且在与栅线11交叉重叠处断开的数据线初始图形20。
具体的，在第一次构图工艺过程中，首先采用磁控溅射法或热蒸镀法在基板10上沉积
Figure BDA00002869105200151
的栅金属层薄膜。其中，栅金属层薄膜可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
然后在形成有所述栅金属层薄膜的基板上涂覆光刻胶。
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全去除区域和光刻胶完全保留区域；其中，在像素单元中，所述光刻胶完全保留区域对应包括所述栅线11和栅极12的图形，以及与所述栅线11图形交叉设置且在与栅线11交叉重叠处断开的数据线初始图形20，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域。
利用湿法刻蚀工艺去除掉所述光刻胶完全去除区域的栅金属层薄膜。
再利用剥离工艺去除所述光刻胶完全保留区域的光刻胶，如图10a、10b所示，以露出包括所述栅线11和栅极12图形，以及所述数据线初始图形20。
902、通过第二次构图工艺，在经过第一次构图工艺的基板上，形成包括栅绝缘层13、氧化物有源层14、刻蚀阻挡层15和数据线连接过孔21的图形。
其中，所述每段断开的数据线初始图形20上方至少形成一个所述数据线连接过孔21图形。
在经过第一次构图工艺后，基板上形成有包括栅线11、栅极12和数据线初始图形20，在形成有包括栅线11、栅极12和数据线初始图形20的基板上，如图11a、11b所示，形成栅绝缘层薄膜13A、氧化物有源层薄膜14A和刻蚀阻挡层薄膜15A。
具体的，可以采用等离子体增强化学气相沉积方法，沉积一层栅绝缘层薄膜13A，再采用磁控溅射或热蒸镀法沉积一层氧化物有源层薄膜14A，最后采用等离子体增强化学气相沉积方法沉积刻蚀阻挡层薄膜15A。其中，栅绝缘层薄膜13A可以采用氧化物、氮化物或氧氮化物等，氧化物有源层薄膜14A可以采用铟镓锌氧化物，铟镓锡氧化物，铟锌氧化物等。
然后在形成有栅绝缘层薄膜13A、氧化物有源层薄膜14A和刻蚀阻挡层薄膜15A的基板上涂覆光刻胶。
利用半色调掩模板或灰阶掩模板对所述光刻胶进行曝光，显影后，如图11a、11b所示，形成光刻胶完全保留区域、第一厚度h1光刻胶部分保留区域、第二厚度h2光刻胶部分保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层15的区域，所述第一厚度h1光刻胶部分保留区域对应所述氧化物有源层14的图形去除刻蚀阻挡层图形15的区域，所述光刻胶完全去除区域对应所述数据线连接过孔21的区域；所述第二厚度h2光刻胶部分保留区域对应所述光刻胶完全保留区域、第一厚度光h1刻胶部分保留区域和光刻胶完全去除区域以外的区域，所述第一厚度h1大于所述第二厚度h2。
当然，在周边引线区域，所述光刻胶完全去除区域还对应所述栅线引线过孔和数据线引线过孔，图中未示出。
具体的，然后利用干法刻蚀工艺去除掉所述光刻胶完全去除区域的所述刻蚀阻挡层薄膜15A，再利用湿法刻蚀工艺刻蚀掉所述氧化物有源层薄膜14A，再利用干法刻蚀工艺刻蚀掉所述栅绝缘层薄膜13A，形成包括数据线连接过孔21的图形；
再利用灰化工艺去除掉所述第二厚度h2光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第二厚度h2光刻胶部分保留区域的所述氧化物有源层薄膜14A和刻蚀阻挡层薄膜15A，形成包括氧化物有源层14的图形；
利用灰化工艺去除掉所述第一厚度h1光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第一厚度h1光刻胶部分保留区域的所述刻蚀阻挡层薄膜15A，形成包括刻蚀阻挡层15的图形；
剥离所述光刻胶完全保留区域的光刻胶，如图12a、12b所示的，形成包括栅绝缘层13、氧化物有源层14、刻蚀阻挡层15和数据线连接过孔21的图形。
可选的，通过第二次构图工艺，在经过第一次构图工艺的基板上，形成包括栅绝缘层13、氧化物有源层14、刻蚀阻挡层15和数据线连接过孔21的图形，还可以具体包括：
在形成有包括栅线11、栅极12和数据线初始图形20的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述氧化物有源层14的区域，所述光刻胶完全去除区域对应所述数据线连接过孔21的区域；所述光刻胶半保留区域对应所述光刻胶完全保留区域和光刻胶完全去除区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括数据线连接过孔21的图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层14的图形；
利用灰化工艺，通过控制灰化工艺条件，如灰化的时间，保留所述刻蚀阻挡层15上的部分光刻胶，去除掉所述光刻胶完全保留区域除刻蚀阻挡层15的区域外的光刻胶；
利用刻蚀工艺去除掉所述光刻胶完全保留区域除刻蚀阻挡层15的区域外的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层15的图形；
剥离掉所述刻蚀阻挡层15区域的光刻胶。
903、通过第三次构图工艺，在经过第二次构图工艺的基板上形成包括数据线16、源极17、漏极18、连接电极22和像素电极19图形。
在形成有栅绝缘层13、氧化物有源层14、刻蚀阻挡层15和数据线连接过孔21图形的基板上，形成透明导电薄膜；
在所述形成有透明导电薄膜的基板上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域和光刻胶完全去除区域，其中，在像素单元中，所述光刻胶完全保留区域对应所述源极17、漏极18、像素电极19和连接电极22图形的区域，且所述源极17与所述数据线16连接，所述漏极17与所述像素电极19相连，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述透明导电薄膜；
剥离掉所述光刻胶完全保留区域的所述光刻胶，如图2、3和4所示，形成源极17、漏极18和像素电极19图形。
至此，所示Oxide TFT阵列基板的制作过程结束。
本发明实施例提供的一种Oxide TFT阵列基板的制作方法，该方法包括：通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层图形。这样在Oxide TFT阵列基板的制作过程中，不需要通过三次构图工艺才能形成栅绝缘层、氧化物有源层和刻蚀阻挡层图形，减少了Oxide TFT阵列基板的生产周期，生产工艺简化，降低了生产成本。
本发明实施例还提供了一种显示面板，包括上述实施例提供的Oxide TFT阵列基板。
具体的，该显示面板可以是液晶显示面板，还可以是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板等。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种氧化物薄膜晶体管阵列基板的制作方法，其特征在于，该方法包括：
通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形。
2.根据权利要求1所述的方法，其特征在于，所述通过一次构图工艺，在形成有栅线和栅极图形的基板上，形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形具体包括：
在形成有栅线和栅极图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用半色调掩膜版或灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层区域，所述光刻胶半保留区域对应所述氧化物有源层图形除去刻蚀阻挡层图形的区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和光刻胶半保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离所述光刻胶完全保留区域的光刻胶，以露出所述刻蚀阻挡层和氧化物有源层。
3.根据权利要求1所述的方法，其特征在于，在形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形之前，该方法还包括：
通过一次构图工艺，在基板上形成包括栅线和栅极图形的同时，还包括通过该构图工艺形成与所述栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形；
所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开的数据线初始图形上方形成至少一个数据线连接过孔；
在形成包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形之后，该方法还包括：
通过构图工艺，在形成有包括栅绝缘层、氧化物有源层和刻蚀阻挡层的基板上，形成包括数据线、源极、漏极、连接电极和像素电极的图形；在与所述栅线交叉的方向上，所述每个连接电极通过两两相邻的数据线连接过孔，将所述两两相邻的断开的数据线初始图形相连接，形成所述数据线的图形；所述源极与所述数据线连接，所述漏极和所述像素电极相连。
4.根据权利要求3所述的方法，其特征在于，通过一次构图工艺，在基板上形成包括栅线和栅极图形的同时，还包括通过该构图工艺形成与所述栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形具体包括：
在所述基板上形成栅金属层薄膜；
在形成有所述栅金属层薄膜的基板上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全去除区域和光刻胶完全保留区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述栅线和栅极的图形，以及所述数据线初始图形，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的栅金属层薄膜；
剥离所述光刻胶完全保留区域的光刻胶，以露出包括所述栅线和栅极图形，以及所述数据线初始图形。
5.根据权利要求3或4所述的方法，其特征在于，所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开的数据线初始图形上方形成至少一个数据线连接过孔具体包括：
在形成有包括所述栅线、栅极和数据线初始图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述刻蚀阻挡层区域，所述第一厚度光刻胶部分保留区域对应所述氧化物有源层图形除去刻蚀阻挡层图形的区域，所述光刻胶完全去除区域对应所述数据线连接过孔的区域；所述第二厚度光刻胶部分保留区域对应所述光刻胶完全保留区域、第一厚度光刻胶部分保留区域和光刻胶完全去除区域以外的区域，所述第一厚度大于所述第二厚度；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括数据线连接过孔图形；
利用灰化工艺去除掉所述第二厚度光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第二厚度光刻胶部分保留区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
利用灰化工艺去除掉所述第一厚度光刻胶部分保留区域的光刻胶；
利用刻蚀工艺去除掉所述第一厚度光刻胶部分保留区域的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离所述光刻胶完全保留区域的光刻胶。
6.根据权利要求3或4所述的方法，其特征在于，所述形成栅绝缘层、氧化物有源层和刻蚀阻挡层的构图工艺中，还包括通过该构图工艺在每段断开的数据线初始图形上方形成至少一个数据线连接过孔具体包括：
在形成有包括所述栅线、栅极和数据线初始图形的基板上，形成栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜；
在形成有栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜的基板上涂覆光刻胶；
利用灰阶掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，在像素单元中，所述光刻胶完全保留区域对应所述氧化物有源层的区域，所述光刻胶完全去除区域对应所述数据线连接过孔的区域；所述光刻胶半保留区域对应所述光刻胶完全保留区域和光刻胶完全去除区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括数据线连接过孔图形；
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述氧化物有源层薄膜和刻蚀阻挡层薄膜，形成包括氧化物有源层图形；
通过控制灰化工艺条件，保留所述刻蚀阻挡层区域的部分光刻胶，去除掉所述光刻胶完全保留区域除去所述刻蚀阻挡层区域外的光刻胶；
利用刻蚀工艺去除掉所述光刻胶完全保留区域除去刻蚀阻挡层区域外的所述刻蚀阻挡层薄膜，形成包括刻蚀阻挡层图形；
剥离掉所述刻蚀阻挡层图形区域的光刻胶。
7.根据权利要求3-6任一项所述的方法，其特征在于，通过构图工艺，在形成有栅绝缘层、氧化物有源层、刻蚀阻挡层的基板上，形成包括数据线、源极、漏极、连接电极和像素电极的图形具体包括：
通过一次构图工艺，形成包括所述数据线、源极、漏极、连接电极和像素电极图形。
8.根据权利要求7所述的方法，其特征在于，通过一次构图工艺，形成包括所述数据线、源极、漏极、连接电极和像素电极的图形具体包括：
在形成有栅绝缘层、氧化物有源层、刻蚀阻挡层和数据线连接过孔的基板上，形成透明导电薄膜；
在所述形成有透明导电薄膜的基板上涂覆光刻胶；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域和光刻胶完全去除区域，其中，在像素单元中，所述光刻胶完全保留区域对应所述源极、漏极、像素电极和连接电极图形的区域，且所述源极与所述数据线连接，所述漏极与所述像素电极相连，所述光刻胶完全去除区域对应所述光刻胶完全保留区域以外的区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述透明导电薄膜，形成源极、漏极和像素电极的图形；
剥离掉所述光刻胶完全保留区域的所述光刻胶。
9.一种氧化物薄膜晶体管阵列基板，其特征在于，所述阵列基板包括：
基板；
在所述基板上设置有由栅金属层薄膜形成的包括栅线和栅极的图形；
在设置有所述栅线和栅极的基板上，设置有由栅绝缘层薄膜、氧化物有源层薄膜和刻蚀阻挡层薄膜依次形成的包括栅绝缘层、氧化物有源层和刻蚀阻挡层的图形；
在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层的基板上，还设置有包括数据线、源极、漏极和像素电极的图形，所述源极与所述数据线连接，所述漏极与所述像素电极相连。
10.根据权利要求9所述的阵列基板，其特征在于，在所述基板上，还设置有由栅金属层薄膜形成的包括与栅线交叉设置且在与栅线交叉重叠处断开的数据线初始图形；
在设置有所述栅线、栅极的基板上，在每段断开的所述数据线初始图形的上方还设置有至少一个数据线连接过孔图形；
在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层图形的基板上，还设置有连接电极图形；在与所述栅线交叉的方向上，所述每个连接电极通过两两相邻的数据线连接过孔，将所述两两相邻的断开的数据线初始图形相连接，形成所述数据线图形。
11.根据权利要求10所述的阵列基板，其特征在于，在设置有所述栅绝缘层、氧化物有源层和刻蚀阻挡层图形的基板上，还设置有连接电极图形具体为：
所述源极、漏极、像素电极和连接电极由透明导电薄膜形成。
12.一种显示面板，其特征在于，包括权利要求9-11任一项所述的氧化物薄膜晶体管阵列基板。
CN201310063256.2A 2013-02-28 2013-02-28 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 Active CN103178021B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310063256.2A CN103178021B (zh) 2013-02-28 2013-02-28 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
US14/355,330 US9190432B2 (en) 2013-02-28 2013-04-24 Oxide thin-film transistor array substrate, manufacturing method thereof and display panel
PCT/CN2013/074633 WO2014131236A1 (zh) 2013-02-28 2013-04-24 氧化物薄膜晶体管阵列基板及制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310063256.2A CN103178021B (zh) 2013-02-28 2013-02-28 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN103178021A true CN103178021A (zh) 2013-06-26
CN103178021B CN103178021B (zh) 2015-02-11

Family

ID=48637788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310063256.2A Active CN103178021B (zh) 2013-02-28 2013-02-28 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Country Status (3)

Country Link
US (1) US9190432B2 (zh)
CN (1) CN103178021B (zh)
WO (1) WO2014131236A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762199A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN105244363A (zh) * 2015-11-04 2016-01-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
WO2016011686A1 (zh) * 2014-07-22 2016-01-28 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构
WO2016119280A1 (zh) * 2015-01-27 2016-08-04 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN106129071A (zh) * 2016-09-13 2016-11-16 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
CN106384714A (zh) * 2016-10-13 2017-02-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US9627414B2 (en) 2014-08-06 2017-04-18 Boe Technology Group Co., Ltd. Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
CN107564820A (zh) * 2017-08-02 2018-01-09 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091809B (zh) * 2014-06-26 2017-01-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN105140239B (zh) * 2015-08-10 2017-12-15 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
CN117116147A (zh) * 2019-11-04 2023-11-24 群创光电股份有限公司 电子装置
CN113963667B (zh) * 2020-07-21 2023-04-18 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920083A (en) * 1996-05-21 1999-07-06 Samsung Electronics Co., Ltd. Thin-film transistor display devices having coplanar gate and drain lines
US20020037646A1 (en) * 1996-07-26 2002-03-28 Ki-Hyun Lyu Liquid crystal display and method
CN1991456A (zh) * 2005-12-27 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器及其制造方法
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
US20120086678A1 (en) * 2010-10-07 2012-04-12 Chang Chong Sup Wire, method of manufacture, and related apparatus
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN203218263U (zh) * 2013-02-28 2013-09-25 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR102006729B1 (ko) * 2009-12-28 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR20120065854A (ko) * 2010-12-13 2012-06-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102779784A (zh) * 2012-06-15 2012-11-14 上海大学 薄膜晶体管阵列基板制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920083A (en) * 1996-05-21 1999-07-06 Samsung Electronics Co., Ltd. Thin-film transistor display devices having coplanar gate and drain lines
US20020037646A1 (en) * 1996-07-26 2002-03-28 Ki-Hyun Lyu Liquid crystal display and method
CN1991456A (zh) * 2005-12-27 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器及其制造方法
CN101350330A (zh) * 2008-09-05 2009-01-21 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
US20120086678A1 (en) * 2010-10-07 2012-04-12 Chang Chong Sup Wire, method of manufacture, and related apparatus
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN203218263U (zh) * 2013-02-28 2013-09-25 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及显示面板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762199A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN103762199B (zh) * 2013-12-31 2016-05-18 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
WO2016011686A1 (zh) * 2014-07-22 2016-01-28 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构
US9627414B2 (en) 2014-08-06 2017-04-18 Boe Technology Group Co., Ltd. Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
WO2016119280A1 (zh) * 2015-01-27 2016-08-04 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105244363A (zh) * 2015-11-04 2016-01-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106129071A (zh) * 2016-09-13 2016-11-16 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
CN106129071B (zh) * 2016-09-13 2018-12-25 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
CN106384714A (zh) * 2016-10-13 2017-02-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106384714B (zh) * 2016-10-13 2018-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN107564820A (zh) * 2017-08-02 2018-01-09 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法
CN107564820B (zh) * 2017-08-02 2020-02-14 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US9190432B2 (en) 2015-11-17
CN103178021B (zh) 2015-02-11
US20150102339A1 (en) 2015-04-16
WO2014131236A1 (zh) 2014-09-04

Similar Documents

Publication Publication Date Title
CN103178021B (zh) 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN104681567B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US9685556B2 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
CN103887245B (zh) 一种阵列基板的制造方法
CN105514127A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN104576542A (zh) 阵列基板及其制作方法、显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
CN104392990B (zh) 一种阵列基板及显示装置
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102969311B (zh) 阵列基板及其制作方法、显示装置
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN103996683B (zh) 阵列基板及其制作方法和显示装置
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
CN102655116A (zh) 阵列基板的制造方法
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant