[go: up one dir, main page]

WO2006000175A1 - Elektrischer schaltkreis mit einer kohlenstoff-leiterstruktur und verfahren zum herstellen einer kohlenstoff-leiterstruktur eines elektrischen schaltkreises - Google Patents

Elektrischer schaltkreis mit einer kohlenstoff-leiterstruktur und verfahren zum herstellen einer kohlenstoff-leiterstruktur eines elektrischen schaltkreises Download PDF

Info

Publication number
WO2006000175A1
WO2006000175A1 PCT/DE2005/000905 DE2005000905W WO2006000175A1 WO 2006000175 A1 WO2006000175 A1 WO 2006000175A1 DE 2005000905 W DE2005000905 W DE 2005000905W WO 2006000175 A1 WO2006000175 A1 WO 2006000175A1
Authority
WO
WIPO (PCT)
Prior art keywords
carbon
conductor structure
electrical circuit
layer
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/000905
Other languages
English (en)
French (fr)
Inventor
Manfred Engelhardt
Wolfgang HÖNLEIN
Franz Kreupl
Gernot Steinlesberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2006000175A1 publication Critical patent/WO2006000175A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Definitions

  • An electrical circuit having a carbon conductive pattern and method of fabricating a carbon conductive pattern of an electrical circuit
  • the invention relates to an electrical circuit having a carbon-conductor structure and to a method for producing a carbon-conductor structure of an electrical circuit.
  • 3D integration i. a suitable superimposing or stacking of the individual components or system units of the integrated circuit [1]. This makes it possible to increase the packing density and thus to reduce the space required in a plane.
  • 3D integration is the stacking of different integrated circuits, so-called systems, which are to be integrated on a common chip, whereby a so-called system-on-chip (SoC) is formed.
  • SoC system-on-chip
  • 3D integration is advantageous for some technology systems when stacking parallel processing units, ie, integrated circuits. This is the case, for example, for the technological realization of image processing and pattern recognition on the model of the human brain [2].
  • the properties of the metallization systems, ie the electrical conductor structures and the surrounding dielectric layers, which interconnect individual components of the integrated circuits, are of particular importance.
  • Important properties of a metallization system are the electrical properties, such as the electrical resistance of the individual conductor structures, both the conductor structures within a plane, ie the so-called tracks, as well as the conductor structures, which connect two levels, the so-called vias. Furthermore, the dielectric properties of the insulating dielectric layers between the conductor patterns of the integrated circuit metallization system are also of great importance. In order to keep the RC switching times for signal transmission within the integrated circuit as low as possible, attempts are made to keep both the resistance R and the capacitance C, ie the dielectric constant k of the insulating layers, as low as possible. Thus, " low resistivity materials and low k dielectrics are preferred.
  • the metallization system can be processed easily, reproducibly and inexpensively and has a low probability of failure.
  • vias i.
  • tungsten-based metal wirings or interconnects such as shown in [1] or doped polysilicon such as shown in [2] are used.
  • a disadvantage of forming the vias by means of tungsten technology or polysilicon technology is that in the usual deposition processes of these materials an inhomogeneous sidewall covering occurs, whereby the filling of holes through which the vertical wiring is formed, with high aspect ratios, ie high ratio of height to width of the hole, very difficult.
  • the inhomogeneous sidewall covering leads to voids, so-called voids, within the via.
  • the filling of holes with an aspect ratio between 20 and 50 can be carried out in the case of highly doped polysilicon only in a multi-stage process, whereby the manufacturing process of a 3D integrated circuit is complicated and expensive. If the via is formed of tungsten, good sidewall coverage can be achieved, but will cause great stress, i. a high mechanical load generated.
  • the invention is based on the problem, an electrical circuit having a conductor structure of an alternative To provide material and a method for producing a conductor structure of an alternative material of an electrical circuit, wherein the material of the conductor structure over the known materials has improved electrical properties and it can be easily integrated into conventional process technologies.
  • An electrical circuit has at least one carbon conductor structure which is formed by means of a layer consisting essentially of carbon, which has a specific resistance of less than 1 m ⁇ cm.
  • One method of fabricating a carbon circuit pattern of an electrical circuit on a substrate is to fabricate the carbon conductive pattern on a surface of the substrate in an atmosphere having a hydrogen partial pressure between 1 hectopascal and 6 hectopascals and at a temperature of between 700 ° C and 1000 ° C Celsius, the carbon-conductor structure is formed as a substantially carbon-containing layer by supplying a carbon-containing gas.
  • an aspect of the invention can be seen in that, instead of metallic conductor structures, conductor structures are used which are essentially made of carbon.
  • An advantage of carbon conductor structures are the very good processability of carbon and the possibility of training in simple processes. This means that metallization systems whose conductor structures essentially comprise carbon are formed.
  • Metallization systems according to the invention not only metallization systems with metal Conductor structures understood, but generally systems that serve the electrical contact various components of an integrated electrical circuit and in which at least individual conductor structures may be formed of carbon.
  • a conductor structure is understood in particular to be conductor tracks, ie conductor tracks within a plane or layer or in other words essentially horizontal conductor tracks, and vias, ie electrically conductive connections between two planes or layers or in other words substantially vertical conductors.
  • vias can be formed both between the different levels of 3D integration, as well as within a plane, for example, between two layers of a layer arrangement, which form an electronic circuit, such as a transistor.
  • carbon conductor structures can be designed such that they have a specific resistance which is comparable to that of metals.
  • carbon as the material of the conductor patterns, it can be achieved that for small feature sizes, i. Structure widths of less than 100 nm, the electron scattering processes are reduced in the conductor structure, whereby it does not come to the increase in resistivity, as can be observed in metals, for which at structural widths of less than 100 nm, the resistivity, which for macroscopic Given systems is not achievable.
  • carbon conductor structures acts as a diffusion barrier at the same time.
  • special diffusion barriers such as are used in the use of copper and silicon oxide, and which complicate and slow down the manufacturing process of electrical circuits are not necessary.
  • adhesion promoting layers are in carbon-conductor structures not necessary, since carbon, unlike, for example, copper, adheres to silicon oxide.
  • Such diffusion barriers and adhesion-promoting layers are usually produced from tantalum-based materials when using copper as the material of the conductor structures, which are expensive [3].
  • the entire manufacturing process can thus be shortened in time and cost-effective by saving process steps.
  • the deposition time of a layer of carbon used as the carbon conductor structure is relatively short.
  • a parallel so-called batch process with good reproducibility is possible.
  • the carbon layer has a roughness of, for example, 2 nm + 0.3 nm with an average grain size of 1 nm to 2 nm.
  • a deposited carbon layer can also be structured in a simple manner in order to form a carbon conductor structure. This can be done for example by means of a hydrogen and / or oxygen plasma and / or air plasma.
  • the electrical circuit has at least two subcircuits, wherein the at least two subcircuits are electrically connected to one another by means of the carbon conductor structure.
  • the at least two subcircuits are formed in two different planes, and the carbon conductor structure forms a vertical connection between the two different planes.
  • a via can be formed, which interconnects partial circuits of the electrical circuit, which are arranged in different planes.
  • the carbon conductor structure to form a vertical connection, called a via, is an easy way to form such a via.
  • the carbon-conductor structure can be formed by means of a simple deposition process with optimum edge coverage and very good filling properties.
  • very high aspect ratios i. a ratio of height to width, the Via, possible.
  • holes having aspect ratios of 100 to 200 can be homogeneously filled, i. It is possible to realize aspect ratios which can not be achieved, for example, by means of tungsten or doped polysilicon.
  • the electrical conductivity of a via of carbon is also at least comparable to that of highly doped polysilicon, so that a sufficient conductivity of the vertical connection can be ensured.
  • the subcircuits may in this case be all known integrated circuits, such as memories, transistors, logic gates or diodes.
  • the aspect ratio of the vertical connection is between 50 and 500, preferably between 100 and 400 and particularly preferably between 100 and 200.
  • the individual subcircuits are preferably independent chips, for example logic components, which are electrically conductively connected to one another by means of a carbon conductor structure, it is possible to achieve a highly integrated 3D integration of chips.
  • SoC system-on-chips
  • At least one subcircuit is a biochip.
  • bio-chips in which a carbon ladder structure is formed are particularly advantageous because carbon is biocompatible, i. Biomolecules or cells does not harm.
  • the substantially carbon-based conductor structure is polycrystalline carbon.
  • a polycrystalline carbon layer is understood as meaning a layer which in each case has a graphite-like structure in partial areas. However, it is not a large hexagonal structure formed.
  • the individual partial regions with a graphite-like structure have a size which corresponds to the grain size of the polycrystalline carbon layer and is about 1 nm to 2 nm.
  • the individual subareas with hexagonal graphite structure are interrupted again and again by areas in which no regular graphite structure is present or in which the hexagonal graphite structures have at least one other orientation.
  • the individual subregions with a regular graphite structure can be regarded as "crystalline" areas.
  • the polycrystalline carbon has a plurality of "crystalline” regions. For this reason, the term "polycrystalline carbon" was chosen for the material in the context of this application.
  • the individual crystalline regions, ie the graphite structures generally have a preferred direction, ie layer-like structures of the polycrystalline carbon are formed.
  • the carbon-conductor structure preferably has a specific resistance between 1 ⁇ cm and 100 ⁇ cm, and particularly preferably between 1 ⁇ cm and 5 ⁇ cm.
  • Carbon conductor structures having such resistivities are particularly suitable for use in electrical integrated circuits.
  • the resistance of the carbon-conductor structure is even lower than that of a metallic conductor structure, because, as already mentioned, with metal structures of less than 100 nm, electron scattering processes occur. Due to the low resistance, the RC switching times of the electrical circuits can be reduced.
  • the low specific resistances can be achieved with carbon conductor structures which are doped by means of conventional dopants, such as boron, phosphorus or arsenic, the doping being able to be carried out by means of so-called in-situ doping or implantation.
  • Intercalation by means of metal halides such as arsenic fluoride (AsFs) or antimony fluoride (SbFs) is also possible.
  • AsFs arsenic fluoride
  • SBFs antimony fluoride
  • a specific electrical resistance of up to 1.1 ⁇ cm [4] can be achieved.
  • the resistivities of doped carbon conductor structures are substantially lower than those of highly doped polysilicon, which is commonly used in the prior art for the formation of vertical connections.
  • the carbon-conductor structure also has a better thermal conductivity, which in 3D integrated circuits, the resulting heat can be better dissipated, and thus a chip heating can be counteracted.
  • the carbon conductor structure is doped and / or intercalated.
  • the doped and / or intercalated carbon conductor structure is thermally activated.
  • the thermal activation is a suitable method step in order to favorably influence the properties, for example the specific resistance, of the carbon conductor structure.
  • the thermal activation may be performed by heating a gas located in a chamber in which the electrical circuit is being processed.
  • An alternative possibility is to heat the wafer on which the electrical circuit is processed, for example via an electric heater of the so-called chuck.
  • thermal activation it should be noted that this is not carried out at temperatures so high that components formed in the electrical circuit can be damaged, For example, a doping of trained transistors can be influenced.
  • the carbon conductor pattern may be a carbon trace and / or a via of substantially carbon.
  • a selective activation of the doped and / or intercalated carbon conductor structure is carried out by means of laser.
  • a laser is a particularly suitable means to perform selective activation of the doped and / or intercalated carbon conductor structure, as by means of a laser, selectively selectively thermally treating regions, i. can be heated.
  • the carbonaceous gas may be methane, ethane, alcohol vapor and / or acetylene.
  • These carbonaceous gases are particularly suitable for use in the process for producing a polycrystalline carbon layer and can be used singly or in combination.
  • the temperature is between 900 ° Celsius and 970 ° Celsius and the hydrogen partial pressure is substantially 1 Hectopascal, and so much carbon-containing gas is supplied in forming the carbon conductor structure that a total pressure of between 500 Hectopascals and 700 Hectopascals sets.
  • the temperature is preferably 950 ° Celsius and the total pressure 600 hectopascal.
  • the temperature is between 750 ° C and 850 ° C
  • the hydrogen partial pressure is substantially 3.5 Hectopascals
  • so much carbon-containing gas is supplied in forming the carbon-conductor structure that a partial pressure of the carbon-containing gas is between 8 Hectopascals and 12 Hectopascals.
  • Preferred is the temperature 800 ° Celsius and the partial pressure of the carbonaceous gas 10 hectopascal.
  • the temperature is at least partially maintained by means of a photon heater.
  • Using a photon heater to provide at least a portion of the energy of the heating to the required temperature is advantageous because it has been found that in this case the temperature in the process can be lowered. As a result, a lower power supply is required in carrying out the method and the risk of impairment of already trained subcircuits lowered.
  • the invention provides an alternative to previously used materials for integrated circuit metallization structures or metallization systems.
  • carbon is used instead of the previous use of metals or, in the case of vertical connections, of doped polysilicon.
  • the carbon conductor structures are characterized by very simple and cost-effective production and easy processability, in particular, the time required to form a carbon layer, much lower than the formation of a copper layer in the damascene process and is about 15 minutes.
  • the carbon conductor structures in particular in the case of small structures or with respect to doped polysilicon, have a lower specific resistance than conductor structures made of hitherto customary materials in metallization systems. This makes it possible the switching times of the integrated To scale down circuits, ie to operate the integrated circuits with a faster cycle than is possible today with copper metallizations.
  • the carbon conductor structures both as interconnects within a plane or layer or, in other words, as substantially horizontal conductor structures, as well as so-called vias, ie in the main vertical ⁇ conductor structures can be used.
  • the vias can be either 1 vias of 3D integration, ie vias that connect one level of 3D integration to another level of SD integration, as well as vias that • have different layers within one level of 3D integration a layer arrangement which, for example, forms an electrical circuit, connects to each other.
  • FIG. 1a shows a schematic sectional view of a layer arrangement according to the first partial steps of a method according to a first exemplary embodiment
  • FIG. 1 b shows a schematic sectional view of the layer arrangement from FIG. 1 a after additional partial steps of the method according to the first exemplary embodiment, which serve for structuring the layer arrangement;
  • FIG. 1 c shows a schematic sectional view of the layer arrangement from FIG. 1 b after additional substeps of the method according to the first exemplary embodiment, which serve to form a cover layer;
  • FIG. 1 d shows a schematic sectional view of the layer arrangement from FIG. 1 c after additional substeps of the method according to the first exemplary embodiment, which serve to planarize the cover layer,
  • FIG. 2 a shows a scanning electron micrograph of a hole or via filled with a carbon layer according to the invention
  • Figure 2b is a scanning electron micrograph of the carbon layer of Figure 2a, showing the homogeneity of the carbon layer.
  • Figure 3 is a schematic sectional view of a 3D integrated electrical circuit.
  • FIG. 1a shows a schematic representation of a layer arrangement 100 according to the first partial steps of a method according to a first exemplary embodiment for producing an electrical circuit with carbon conductor structures.
  • the embodiment shown schematically in Fig.l refers to a so-called air-gap structure in which carbon-conductor structures are formed.
  • an air gap structure is understood to mean a layer arrangement in which, for the purpose of reducing the dielectric constant, and thus the parasitic capacitances, of the layer arrangement in subregions the structure, no air, but air-filled or filled with a suitable gas cavity structures, air gaps are provided.
  • some dielectric layers of a layer arrangement are replaced by cavities.
  • Each individual dielectric layer may be formed from one or more different dielectrics and / or the materials of the dielectric layers may be different for different dielectric layers. This reduces the overall permittivity of the air gap structure.
  • the layer arrangement 100 has a first layer 101, which is formed, for example, from silicon oxide.
  • a second layer 102 is formed which essentially comprises carbon as the material and from which carbon conductive structures are subsequently formed.
  • the carbon layer 102 can be formed by various processes, which are described in greater detail two of '.
  • a hydrogen atmosphere with a pressure of 0.001 bar, or 1 hectopascal is generated.
  • a carbon-containing gas such as methane (CH 4 ), ethane (C 2 H 6 ), alcohol vapor (C 2 H 5 OH) or acetylene (C 2 H 4 ) is introduced until a total pressure of about 0.6 bar, or 600 hectopascal, sets.
  • a polycrystalline carbon layer 102 deposits on the surface of the first layer 101 * .
  • the carbonaceous gas is constantly introduced during the deposition process, so that the total pressure remains substantially constant.
  • a hydrogen atmosphere of about 2 Torr to 3 Torr, preferably 2.5 Torr, which corresponds to about 3.33 hectopascal is generated.
  • a so-called photon oven is used, ie a light source which additionally provides energy.
  • a carbon-containing gas for example methane (CH 4 ), ethane (C 2 H 6 ), alcohol vapor (C 2 H 5 OH) or acetylene (C 2 H 4 ) is then in turn introduced into the hydrogen atmosphere until a partial pressure of the carbon-containing gas between 6.5 Torr and 8.5 Torr, preferably 7.5 Torr, which corresponds to about 10 hectopascals, is reached. Under these conditions, a polycrystalline carbon layer separates out. Also in this process, the carbonaceous gas is constantly introduced as long as the conformal deposition is performed.
  • the thickness of the carbon layer 102 can be adjusted in both described processes over the duration of the deposition and at the same time determines the height of the carbon conductor structures.
  • the carbon layer 102 thus deposited has a resistivity of about 1 m ⁇ cm.
  • the carbon layer 102 may be doped or intercalated.
  • the dopants customary in silicon technology such as, for example, boron, phosphorus or arsenic.
  • Intercalation is possible with metal halides such as arsenic fluoride or antimony fluoride. By doping / intercalation specific resistances up to about 1 ⁇ cm are possible.
  • thermal activation is carried out, preferably selectively by means of a laser.
  • a third layer 103 and a fourth layer 104 are subsequently formed on the carbon layer 102, both of which are made of a dielectric material, for example silicon oxide, and which serve to electrically insulate the carbon layer 102.
  • a dielectric material for example silicon oxide
  • silicon nitride may also be used as the dielectric material.
  • a material is used which has selectivity in subsequent etching steps opposite to the other material used and which can be easily separated.
  • the layer assembly 100 is patterned by forming and patterning a photoresist 105 on the fourth layer 104, thereby forming a mask.
  • the fourth layer 104, the third layer 103 and the carbon layer 102 are then etched and patterned using a conventional dry etching process, for example by means of an oxygen plasma and / or hydrogen plasma or air plasma, whereby a trench 106 is formed.
  • the photoresist layer 105 is removed and a fifth layer 107 of a dielectric material is formed.
  • the fifth layer 107 is deposited only selectively on the third layer 103, as a result of which the trench 106, which has been formed by etching back the carbon layer 102, is covered and bridged, whereby a cavity, air gap, is formed.
  • a sixth layer 108 of a dielectric material is subsequently formed. The fifth layer 107 and the sixth layer 108 both serve to cover the trench 106, which thus forms a gap or chamber in the layer assembly 100, an air gap.
  • the fifth layer 107 and the sixth layer 108 serve to isolate and passivate the layer arrangement 100, in particular the carbon layer 102.
  • the generation of self-aligning air gap structures, as shown, for example, in [5], are also performed using a suitable silicon dioxide Stack deposition in a simple manner possible.
  • the fifth layer 107 and the sixth layer 108 are planarized in one method step, preferably by means of chemical mechanical polishing.
  • a planarized surface is formed, on which Subsequently, further levels of metallization or levels can be formed with integrated electrical circuits.
  • a plurality of metallization levels which can be electrically coupled to each other, form one above the other, whereby a 3D integration of the integrated circuits can be achieved.
  • FIG. 2a shows a scanning electron micrograph (SEM image) of a layer arrangement 200 of a hole or via filled with a carbon layer according to the invention.
  • the inventive method fill narrow holes and cavities in a first layer 201 or substrate with a carbon layer 202 and thereby a vertical connection or via between two levels of a 3D integrated circuit.
  • the illustrated hole has a diameter of less than 50 nm.
  • the hole was filled by one of the methods described above for forming a polycrystalline carbon layer.
  • a carbon layer according to the invention With a carbon layer according to the invention, it is possible in a simple manner to form vertical connections which have a high aspect ratio. Aspect ratios between 100 and 400 can be achieved. Furthermore, the carbon layer according to the invention can be deposited even at high aspect ratios with a very homogeneous layer thickness, as can be seen in FIG. 2b, in particular in the detail enlargement, in which it can be seen that the thickness of the carbon layer is the same on both the substrate and the substrate , on the sidewalls of the vertical connections and on the bottoms of the vertical connections, wherein the vertical connections are formed here as narrow holes.
  • FIG. 3 shows a schematic sectional view of an SD-integrated electrical circuit.
  • a 3D integrated circuit 300 has a first wafer 301 on which, in FIG. 3, partial circuits 302 303 and 304, which can represent transistors, for example, are formed.
  • a passivation layer 305 is formed, which separates the first wafer 301 from a second wafer 306 formed on the passivation layer 305.
  • Subcircuits 307, 308 and 309 are also schematically formed on the second wafer 306.
  • Individual components or partial circuits of the two wafers are coupled together by vertical connections 310 and 311 of carbon conductors according to the invention.
  • individual components within a single plane are coupled by carbon conductor structures 312 and 313.
  • at least part of the metallization system of a 3D integrated circuit is formed by conductor structures which essentially comprise carbon as the material.
  • the invention provides an alternative to previously used materials for integrated circuit metallization structures or metallization systems.
  • carbon is used instead of the previous use of metals or, in the case of vertical connections, of doped polysilicon.
  • the carbon conductor structures are characterized by very simple and cost-effective production and easy processability, in particular, the time that is required to form a carbon layer, much less than the formation of a copper layer in Damascus process.
  • the following documents are cited:
  • first layer 201 (substrate) 202 carbon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein elektrischer Schaltkreis weist zumindest eine Kohlenstoff-Leiterstruktur auf, welche mittels einer im wesentlichen aus Kohlenstoff bestehenden Schicht ausgebildet ist, welche einen spezifischen Widerstand von weniger als 1 mΩcm aufweist.

Description

Beschreibung
Elektrischer Schaltkreis mit einer Kohlenstoff-Leiterstruktur und Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises
Die Erfindung betrifft einen elektrischen Schaltkreis mit einer Kohlenstoff-Leiterstruktur und ein Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises .
Gegenwärtig wird bei dem Herstellen von integrierten Schaltkreisen oder elektronischen Bauelementen eine immer stärkere Miniaturisierung angestrebt. Eine Möglichkeit den Platzbedarf eines integrierten Schaltkreises zu verringern, ist die so genannte 3D-Integration, d.h. ein geeignetes Übereinanderausbilden oder Übereinanderstapeln der einzelnen Komponenten oder Systemeinheiten des integrierten Schaltkreises [1] . Hierdurch ist es möglich die Packungsdichte zu erhöhen und damit den Platz, welcher in einer Ebene benötigt wird, zu senken. Eine weitere Anwendung der 3D-Integration ist das Übereinanderstapeln von unterschiedlichen integrierten Schaltkreisen, so genannter Systeme, welche auf einem gemeinsamen Chip integriert werden sollen, wodurch ein so genannter System-on-Chip (SoC) ausgebildet wird.
Durch das Übereinanderstapeln einzelner Komponenten ist es möglich, lange Leiterstrukturen, so genannte Leiterbahnen, innerhalb einer Ebene zu reduzieren und diese durch vertikale Leiterstrukturen, so genannte Vias, zu ersetzen. Weiterhin ist die 3D-Integration für manche TechnologieSysteme von Vorteil, wenn parallel prozessierende Einheiten, d.h. integrierte Schaltkreise, schichtweise angeordnet werden. Dies ist beispielsweise für die technologische Realisierung von Bildverarbeitung und Mustererkennung nach dem Vorbild des menschlichen Gehirns der Fall [2] . Für eine 3D-Integration sind die Eigenschaften der Metallisierungssysteme, d.h. der elektrischen Leiterstrukturen und der sie umgebenden dielektrischen Schichten, welche einzelne Komponenten der integrierten Schaltkreise miteinander verbinden, von besonderer Bedeutung. Wichtige Eigenschaften eines Metallisierungssystems sind die elektrischen Eigenschaften, wie der elektrische Widerstand der einzelnen Leiterstrukturen, sowohl der Leiterstrukturen innerhalb einer Ebene, d.h. der so genannten Leiterbahnen, als auch der Leiterstrukturen, welche zwei Ebenen miteinander verbinden, den so genannten Vias. Ferner sind auch die dielektrischen Eigenschaften der isolierenden dielektrischen Schichten zwischen den Leiterstrukturen des Metallisierungssystems für den integrierten Schaltkreis von großer Bedeutung. Um die RC- Schaltzeiten für eine Signalübertragung innerhalb des integrierten Schaltkreises möglichst gering zu halten, versucht man sowohl den Widerstand R als auch die Kapazität C, d.h. die Dielektrizitätskonstante k der isolierenden Schichten, möglichst gering zu halten. Folglich werden bevorzugt "Materialien mit geringem spezifischen Widerstand und Dielektrika mit geringem k eingesetzt.
Ferner ist es auch wünschenswert, dass das Metallisierungssystem einfach, reproduzierbar und kostengünstig prozessiert werden kann und eine geringe Ausfallwahrscheinlichkeit aufweist.
Übliche Materialien, aus denen heutzutage Leiterbahnen hergestellt werden, sind Metalle wie Wolfram, Aluminium oder Kupfer. Wolfram und Aluminium kommen vor allem in Speicherprodukten mit wenig Metallebenen zum Einsatz. In leistungsstarken Logikchips wird, wegen der höheren elektrischen Leitfähigkeit, bevorzugt Kupfer eingesetzt. Die schwierige Prozessierbarkeit von Kupfer, z.B. die schwierige Ätzbarkeit, führt zur Einführung von neuen Integrationsschemen, d.h. neuer Prozessschritte. Ein solches neues Integrationsschema ist die so genannte Damaszener-Technik, eine Einlegetechnik, welche bei Kupfer das subtraktive Verfahren, welches bei Aluminium Metallisierungssystemen verwendet wird, abgelöst hat. Hierzu mussten speziell angepasste Füll- und Planarisierungsprozesse, die zum Teil mit hohen Kosten verbunden sind, entwickelt werden. Ein weiterer Nachteil bei der Verwendung der genannten Materialien ist, dass der spezifische Widerstand bei Strukturbreiten der Leiterbahnen von unter 100 nm aufgrund von Elektronenstreuprozessen zunimmt.
Speziell zum Ausbilden von Vias, d.h. den die vertikale Verdrahtung in der 3D-Integration bildenden Leiterstrukturen, werden metallische Verdrahtungen oder Interconnects auf Wolframbasis, wie beispielsweise in [1] gezeigt, oder dotiertes Polysilizium, wie beispielweise in [2] gezeigt, verwendet. Ein Nachteil beim Ausbilden der Vias mittels Wolfram-Technologie oder Polysilizium-Technologie ist, dass es bei den üblichen Abscheideprozessen dieser Materialien zu einer inhomogenen Seitenwandbedeckung kommt, wodurch das Füllen von Löchern, durch welches die vertikale Verdrahtung ausgebildet wird, mit hohen Aspektverhältnissen, also einem hohen Verhältnis von Höhe zu Breite des Loches, sehr erschwert wird. Die inhomogene Seitenwandbedeckung führt zu Fehlstellen, so genannten Voids, innerhalb des Via. Das Füllen von Löchern mit einem Aspektverhältnis zwischen 20 und 50 kann im Falle von hoch dotierten Polysilizium nur in einem Mehrstufenprozess durchgeführt werden, wodurch der Herstellungsprozess eines 3D- integrierten Schaltkreises verkompliziert und verteuert wird. Wird das Via aus Wolfram ausgebildet, kann zwar eine gute Seitenwandbedeckung erzielt werden, jedoch wird hierbei großer Stress, d.h. eine hohe mechanische Belastung, erzeugt.
Ferner ist in [S] ein elektronisches Bauelement beschrieben, bei dem zwischen zwei Leiterbahnen in einem Kontaktvia elektrisch leitfähige Kohlenstoff-Nanoröhren zur elektrischen Verbindung der übereinander angeordneten Leiterbahnen vorgesehen sind.
Der Erfindung liegt das Problem zugrunde, einen elektrischen Schaltkreis mit einer Leiterstruktur aus einem alternativen Material und ein Verfahren zum Herstellen einer Leiterstruktur aus einem alternativen Material eines elektrischen Schaltkreises zu schaffen, bei dem das Material der Leiterstruktur gegenüber den bekannten Materialien verbesserte elektrische Eigenschaften hat und es auf einfache Weise in herkömmliche Prozesstechnologien integriert werden kann.
Das Problem wird durch den elektrischen Schaltkreis mit einer Kohlenstoff-Leiterstruktur und das Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Ein elektrischer Schaltkreis weist zumindest eine Kohlenstoff- Leiterstruktur auf, welche mittels einer im wesentlichen aus Kohlenstoff bestehenden Schicht ausgebildet ist, welche einen spezifischen Widerstand von weniger als 1 mΩcm aufweist.
Bei einem Verfahren zum Herstellen einer Kohlenstoff- Leiterstruktur eines elektrischen Schaltkreises auf einem Substrat wird beim Herstellen der Kohlenstoff-Leiterstruktur auf einer Oberfläche des Substrats in einer Atmosphäre mit einem Wasserstoffpartialdruck zwischen 1 Hektopascal und 6 Hektopascal und bei einer Temperatur zwischen 700°Celsius und 1000°Celsius die Kohlenstoff-Leiterstruktur als im wesentlichen aus Kohlenstoff bestehende Schicht mittels Zuführens eines kohlenstoffhaltigen Gases ausgebildet.
Anschaulich kann ein Aspekt der Erfindung darin gesehen werden, dass anstelle von metallischen Leiterstrukturen Leiterstrukturen verwendet werden, welche im wesentlichen aus Kohlenstoff ausgebildet sind. Vorteilhaft an Kohlenstoff- Leiterstrukturen sind die sehr gute Prozessierbarkeit von Kohlenstoff und die Möglichkeit der Ausbildung in einfachen Prozessen. D.h. es werden Metallisierungssysteme, deren Leiterstrukturen im wesentlichen Kohlenstoff aufweisen, ausgebildet. Unter Metallisierungssystemen werden erfindungsgemäß nicht nur Metallisierungssysteme mit Metall- Leiterstrukturen verstanden, sondern allgemein Systeme, welche dem elektrischen kontaktieren verschiedener Komponenten eines integrierten elektrischen Schaltkreises dienen und in welchen zumindest auch einzelne Leiterstrukturen aus Kohlenstoff ausgebildet sein können. Unter einer Leiterstruktur werden erfindungsgemäß insbesondere Leiterbahnen, d.h. Leiterbahnen innerhalb einer Ebene oder Schicht oder anders ausgedrückt im wesentlichen horizontale Leiterbahnen, und Vias, d.h. elektrisch leitfähige Verbindungen zwischen zwei Ebenen oder Schichten oder anders ausgedrückt im wesentlichen vertikale Leiter, verstanden. Wobei Vias sowohl zwischen den verschiedenen Ebenen einer 3D-Integration ausgebildet sein können, als auch innerhalb einer Ebene, beispielsweise zwischen zwei Schichten einer Schichtanordnung, welche einen elektronischen Schaltkreis, beispielsweise einen Transistor ausbilden.
Kohlenstoff-Leiterstrukturen können hierbei so ausgebildet sein, dass sie einen spezifischen Widerstand aufweisen, welcher vergleichbar mit den von Metallen ist. Insbesondere kann durch Verwendung von Kohlenstoff als Material der Leiterstrukturen erreicht werden, dass bei kleinen Strukturbreiten, d.h. Strukturbreiten von weniger als 100 nm, die Elektronenstreuprozessen in der Leiterstruktur reduziert werden, wodurch es nicht zu dem Anstieg des spezifischen Widerstandes kommt, wie er bei Metallen zu beobachten ist, für welche bei Strukturbreiten von weniger als 100 nm der spezifische Widerstand, welcher für makroskopische Systemen gegeben ist, nicht erreichbar ist.
Ein weiterer Vorteil der Verwendung von Kohlenstoff- Leiterstrukturen ist, dass der Kohlenstoff gleichzeitig als Diffusionsbarriere wirkt. Somit sind spezielle Diffusionsbarrieren, wie sie beispielsweise bei der Verwendung von Kupfer und Siliziumoxid verwendet werden, und welche den Herstellungsprozess von elektrischen Schaltkreisen erschweren und verlangsamen, nicht nötig. Auch so genannte Haftvermittlungsschichten sind bei Kohlenstoff-Leiterstrukturen nicht nötig, da Kohlenstoff in Gegensatz zu beispielsweise Kupfer auf Siliziumoxid haftet. Solche Diffusionsbarrieren und Haftvermittlungsschichten werden bei der Verwendung von Kupfer als Material der Leiterstrukturen üblicherweise aus Tantal¬ basierten Materialien hergestellt, welche teuer sind [3] . Der gesamte Herstellungsprozess kann somit durch Einsparung von Prozessschritten zeitlich verkürzt und kostengünstiger gestaltet werden. Die Abscheidungszeit einer Schicht aus Kohlenstoff, welche als Kohlenstoff-Leiterstruktur verwendet wird, ist relativ kurz. Ferner ist auch ein paralleler so genannter Batch-Prozess mit guter Reproduzierbarkeit möglich. Die Kohlenstoffschicht weist hierbei eine Rauhigkeit von beispielsweise 2 nm + 0,3 nm mit einer durchschnittlichen Korngröße 1 nm bis 2 nm auf.
Eine abgeschiedene Kohlenstoffschicht lässt sich auch auf einfache Weise strukturieren, um eine Kohlenstoff- Leiterstruktur auszubilden. Dies kann beispielsweise mittels eines Wasserstoff- und/oder Sauerstoffplasmas und/oder Luftplasmas geschehen.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Die weiteren Ausgestaltungen der Erfindung, die im Zusammenhang mit einem der unabhängigen Ansprüche beschrieben sind, sind sinngemäß in wechselseitiger Weise auch als Ausgestaltungen des jeweils anderen unabhängigen Anspruchs zu verstehen.
Bevorzugt weist der elektrischer Schaltkreis zumindest zwei Teilschaltkreise auf, wobei die zumindest zwei Teilschaltkreise mittels der Kohlenstoff-Leiterstruktur elektrisch miteinander verbunden sind.
Besonders bevorzugt sind die zumindest zwei Teilschaltkreise in zwei unterschiedlichen Ebenen ausbildet und die Kohlenstoff- Leiterstruktur bildet eine Vertikal-Verbindung zwischen den zwei unterschiedlichen Ebenen aus. In dem Verfahren kann mittels der Kohlenstoff-Leiterstruktur ein Via ausgebildet werden, welches Teilschaltkreise des elektrischen Schaltkreises miteinander verbindet, welche in unterschiedlichen Ebenen angeordnet sind.
Das Verwenden der Kohlenstoff-Leiterstruktur zum Ausbilden einer Vertikal-Verbindung, eines so genannten Via, ist eine einfache Art und Weise solch ein Via auszubilden. Insbesondere kann die Kohlenstoff-Leiterstruktur mittels eines einfachen Abscheideprozesses mit optimaler Kantenbedeckung und sehr guten Fülleigenschaften ausgebildet werden. Auch sind mit einer Vertikal-Verbindung aus Kohlenstoff sehr hohe Aspektverhältnisse, d.h. eines Verhältnisses von Höhe zu Breite, des Via, möglich. Erfindungsgemäß lassen sich Löcher mit Aspektverhältnisse von 100 bis 200 homogen füllen, d.h. es lassen sich Aspektverhältnisse realisieren, welche sich beispielsweise mittels Wolfram oder dotierten Polysilizium nicht erreichen lassen. Ferner ist die elektrische Leitfähigkeit eines Via aus Kohlenstoff auch zumindest vergleichbar mit dem von hoch dotierten Polysilizium, so dass eine ausreichende Leitfähigkeit der Vertikal-Verbindung sichergestellt werden kann. Die Teilschaltkreise können hierbei alle bekannten integrierte Schaltkreise sein, wie beispielsweise Speicher, Transistoren, Logikgatter oder Dioden.
In einer Weiterbildung beträgt das Aspektverhältnis der Vertikal-Verbindung zwischen 50 und 500, bevorzugt zwischen 100 und 400 und besonders bevorzugt zwischen 100 und 200.
Durch ein solche hohes Aspektverhältnis, welches mittels Wolfram oder dotierten Polysilizium nicht oder nur sehr schwer erreichbar ist, ist es möglich, auch bei kleinen Strukturen mit kleinen kritischen Dimensionen eine 3D-Integration durchzuführen. D.h. es ist möglich auch bei Vias, welche einen kleinen Durchmesser bei einer großen Höhe haben auszubilden, wodurch es möglich ist stark miniaturisierte und integrierte elektrische Schaltkreise übereinander mit einem ausreichenden vertikalen Abstand zueinander anzuordnen. Die Teilschaltkreise können jeweils einzelne Chips sein.
Durch das Ausbilden der einzelnen Teilschaltkreise als einzelne Chips, welche vorzugsweise selbständige Chips, beispielsweise Logikkomponenten sind, welche mittels einer Kohlenstoff- Leiterstruktur miteinander elektrisch leitend verbunden sind, ist es möglich eine hochintegrierte 3D-Integration von Chips zu erzielen. Insbesondere ist es möglich unterschiedliche Systeme, d.h. Komponenten oder Chips unterschiedlicher Funktion, übereinander zu stapeln und so so genannte System-on-Chips (SoC) herzustellen.
Besonders bevorzugt ist zumindest ein Teilschaltkreis ein Bio- Chip.
Das Ausbilden von Bio-Chips bei denen eine Kohlenstoff- Leiterstruktur ausgebildet ist, ist besonders vorteilhaft, da Kohlenstoff biokompatibel ist, d.h. Biomoleküle oder Zellen nicht schädigt .
In einem Ausführungsbeispiel ist die im wesentlichen aus Kohlenstoff bestehende Leiterstruktur aus polykristallinen Kohlenstoff.
Unter einer polykristalliner KohlenstoffSchicht wird in der Anmeldung eine Schicht verstanden, welche in Teilbereichen jeweils eine graphitähnliche Struktur aufweist. Es ist jedoch keine großflächige hexagonale Struktur ausgebildet. Die einzelnen Teilbereiche mit graphitähnlicher Struktur haben eine Größe, welche zu der Korngröße der polykristallinen Kohlenstoffschicht korrespondiert und etwa 1 ran bis 2 nm beträgt. Anschaulich sind die einzelnen Teilbereiche mit hexagonaler Graphitstruktur immer wieder durch Bereiche unterbrochen, in denen keine regelmäßige GraphitStruktur vorhanden ist oder in denen die hexagonalen Graphitstrukturen zumindest eine andere Ausrichtung aufweisen. Anschaulich kann man die einzelnen Teilbereiche mit einer regelmäßigen Graphitstruktur als "kristalline" Bereiche auffassen. Somit weist der polykristalline Kohlenstoff eine Vielzahl von "kristallinen" Bereichen auf. Aus diesem Grunde wurde im Rahmen dieser Anmeldung der Begriff "polykristalliner Kohlenstoff" für das Material gewählt. Die einzelnen kristallinen Bereiche, d.h. die Graphitstrukturen, weisen im Allgemeinen eine Vorzugsrichtung auf, d.h. es bilden sich schichtähnliche Strukturen aus dem polykristallinen Kohlenstoff.
Bevorzugt weist die Kohlenstoff-Leiterstruktur einen spezifischen Widerstand zwischen 1 μΩcm und 100 μΩcm und besonders bevorzugt zwischen 1 μΩcm und 5 μΩcm auf.
Kohlenstoff-Leiterstrukturen mit solchen spezifischen Widerständen, welche vergleichbar mit spezifischen Widerständen von Metallen sind, sind besonders geeignet, um in elektrischen integrierten Schaltkreisen verwendet zu werden. Insbesondere bei der Verwendung der Kohlenstoff-Leiterstruktur bei kleinen Strukturgrößen ist der Widerstand der Kohlenstoff- Leiterstruktur sogar geringer als der einer metallischen Leiterstruktur, weil es bei metallischen Leiterstrukturen, wie bereits erwähnt, bei Strukturengrößen von weniger als 100 nm zu Elektronenstreuprozessen kommt. Durch den geringen Widerstand können die RC-Schaltzeiten der elektrischen Schaltkreise verringert werden. Die geringen spezifischen Widerstände lassen sich mit Kohlenstoff-Leiterstrukturen erzielen, welche mittels üblicher Dotierstoffe, wie Bor, Phosphor oder Arsen, dotiert sind, wobei die Dotierung mittels so genannter In-Situ Dotierung oder Implantation durchgeführt werden kann. Auch eine Interkalation mittels Metallhalogeniden, wie beispielsweise Arsenfluorid (AsFs) oder Antimonfluorid (SbFs) , ist möglich. Bei der Interkalierung mit AsF5 ist beispielsweise ein spezifischer elektrischer Widerstand von bis zu 1,1 μΩcm [4] erzielbar. Die spezifischen Widerstände von dotierten Kohlenstoff- Leiterstrukturen sind wesentlich geringer als die von hoch dotierten Polysilizium, welches üblicherweise im Stand der Technik für die Ausbildung von Vertikal-Verbindungen verwendet wird. Insbesondere im Vergleich zu hoch dotierten Polysilizium weist die Kohlenstoff-Leiterstruktur auch eine bessere thermische Leitfähigkeit auf, wodurch in 3D-integrierten Schaltkreisen die entstehende Wärme besser abgeleitet werden kann, und somit einer Chiperwärmung entgegengewirkt werden kann.
Vorzugsweise wird die Kohlenstoff-Leiterstruktur dotiert und/oder interkaliert.
Durch das Dotieren oder Interkalieren ist es möglich auf einfache Weise einen spezifischen Widerstand der Kohlenstoff- Leiterstruktur zu erzielen, welche zumindest gleich gut oder besser als die von metallischen Leiterstrukturen ist.
Besonders bevorzugt wird die dotierte und/oder interkalierte Kohlenstoff-Leiterstruktur thermisch aktiviert.
Insbesondere beim Verwenden von Fluor als Dotierstoff, d.h. wenn Fluor in die Kohlenstoff-Leiterstruktur eingebracht wird, ist das thermische Aktivieren ein geeigneter Verfahrensschritt, um die Eigenschaften, beispielsweise den spezifischen Widerstand, der Kohlenstoff-Leiterstruktur günstig zu beeinflussen. Die thermische Aktivierung kann durchgeführt werden, indem ein Gas erhitzt wird, welches sich in einer Kammer befindet, in welcher der elektrische Schaltkreis prozessiert wird. Eine alternative Möglichkeit ist es den Wafer, auf welchen der elektrische Schaltkreis prozessiert wird, selber zu erhitzen, beispielsweise über eine elektrische Heizung des so genannten Chucks. Bei der thermischen Aktivierung ist zu beachten, dass diese nicht bei so hohen Temperaturen durchgeführt wird, dass in dem elektrischen Schaltkreis ausgebildete Komponenten beschädigt werden können, beispielsweise eine Dotierung von ausgebildeten Transistoren beeinflusst werden kann.
Die Kohlenstoff-Leiterstruktur kann eine Kohlenstoff-Leiterbahn und/oder ein Via aus im wesentlichen Kohlenstoff sein.
In einer Ausgestaltung der Erfindung wird eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoff- Leiterstruktur mittels Lasers durchgeführt.
Die Verwendung eines Lasers ist ein besonders geeignetes Mittel um eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoff-Leiterstruktur durchzuführen, da mittels eines Lasers gezielt Bereiche selektiv thermisch behandelt, d.h. erwärmt, werden können.
Das kohlenstoffhaltige Gas kann Methan, Äthan, Alkoholdampf und/oder Azetylen sein.
Diese kohlenstoffhaltigen Gase sind besonders geeignet, um in dem Verfahren zum Herstellen einer polykristallinen Kohlenstoffschicht verwendet zu werden und können einzeln oder kombiniert verwendet werden.
In einem Ausführungsbeispiel beträgt die Temperatur zwischen 900°Celsius und 970°Celsius und der Wasserstoffpartialdruck im wesentlichen 1 Hektopascal und wird beim Ausbilden der Kohlenstoff-Leiterstruktur so viel kohlenstoffhaltiges Gas zugeführt, dass sich ein Gesamtdruck zwischen 500 Hektopascal und 700 Hektopascal einstellt. Bevorzugt beträgt die Temperatur 950°Celsius und der Gesamtdruck 600 Hektopascal.
Alternativ beträgt die Temperatur zwischen 750°Celsius und 850°Celsius, der Wasserstoffpartialdruck im wesentlichen 3,5 Hektopascal und wird beim Ausbilden der Kohlenstoff- Leiterstruktur so viel kohlenstoffhaltiges Gas zugeführt, dass sich ein Partialdruck des kohlenstoffhaltigen Gases zwischen 8 Hektopascal und 12 Hektopascal einstellt. Bevorzugt beträgt die Temperatur 800°Celsius und der Partialdruck des kohlenstoffhaltigen Gases 10 Hektopascal .
Unter diesen Bedingungen ist eine Ausbildung einer Schicht für eine Kohlenstoff-Leiterstruktur und einen spezifischen Widerstand von weniger als 1 mΩcm besonders effektiv und auf einfache Weise durchführbar.
Bevorzugt wird die Temperatur zumindest teilweise mittels einer Photonen-Heizung aufrecherhalten.
Das Verwenden einer Photonen-Heizung, um zumindest einen Teil der Energie des Heizens auf die benötigte Temperatur bereitzustellen, ist vorteilhaft, da sich gezeigt hat, dass in diesem Fall die Temperatur im Verfahren gesenkt werden kann. Hierdurch wird beim Durchführen des Verfahrens eine geringere Energiezufuhr benötigt und die Gefahr der Beeinträchtigung von schon ausgebildeten Teilschaltkreisen gesenkt.
Zusammenfassend kann ein Aspekt der Erfindung darin gesehen werden, dass mittels der Erfindung eine Alternative für bisher verwendete Materialien für Leiterstrukturen oder Metallisierungssystemen von integrierten Schaltungen geschaffen wird. Anstelle der bisherigen Verwendung von Metallen oder, im Falle von Vertikal-Verbindungen, von dotierten Polysilizium wird Kohlenstoff verwendet. Die Kohlenstoff-Leiterstrukturen zeichnen sich durch sehr einfache und kostengünstige Herstellung und einfache Prozessierbarkeit aus, insbesondere ist auch die Zeit, welche benötigt wird eine KohlenstoffSchicht auszubilden, wesentlich geringer als das Ausbilden einer Kupferschicht im Damaszenerverfahren und beträgt etwa 15 Minuten.
Ferner weisen die Kohlenstoff-Leiterstrukturen, insbesondere bei kleinen Strukturen oder gegenüber dotierten Polysilizium, einen geringeren spezifischen Widerstand als Leiterstrukturen aus bisher üblichen Materialien in Metallisierungssystemen auf. Hierdurch ist es möglich die Schaltzeiten der integrierten Schaltkreise zu verkleinern, d.h. die integrierten Schaltkreise mit einem schnelleren Takt zu betreiben, als es heute mit Kupfermetallisierungen möglich ist. Ein weiterer Vorteil von dotierten Kohlenstoff insbesondere gegenüber dotierten Polysilizium ist, dass auch die thermische Leitfähigkeit des dotierten Kohlenstoffes besser ist, wodurch eine bessere thermische Kopplung zwischen verschiedenen Komponenten bei der 3D-Integration von integrierten Schaltkreisen erreicht werden kann, was zu einer verbesserten Wärmeabfuhr nach außen führt.
Auch ist Kohlenstoff auf einfache Weise auf Metall abzuscheiden, wodurch sich die Einsatzmöglichkeiten einer Kohlenstoff-Leiterstruktur weiter erhöhen und die Herstellungsprozesse weiter vereinfachen. Ferner ist auch die mechanische Stabilität einer KohlenstoffSchicht auf Metall, oder Siliziumoxid oder Silizium ausreichend und liegt über der üblichen geforderten Festigkeit von 400 kg/m2. Erfindungsgemäß können die Kohlenstoff-Leiterstrukturen, sowohl als Leiterbahnen innerhalb einer Ebene oder Schicht oder anders ausgedrückt als im wesentliche horizontale Leiterstrukturen, als auch als so genante Vias, d.h. im wesentliche vertikale ■ Leiterstrukturen eingesetzt werden. Hierbei können die Vias sowohl1 Vias einer 3D-Integration, d.h. Vias sein, welche ein Ebene einer 3D-Integration mit einer anderen Ebene der SD- Integration miteinander verbinden, als auch Vias sein, welche •innerhalb einer Ebene einer 3D-Integration verschiedene Schichten einer Schichtanordnung, welche beispielsweise einen elektrischen Schaltkreis ausbildet, miteinander verbindet.
Ausführungsbeispiele der Erfindung werden in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Figur Ia eine schematische Schnittansicht einer Schichtanordnung nach ersten Teilschritten eines Verfahrens gemäß einem ersten Ausführungsbeispiel; Figur Ib eine schematische Schnittansicht der Schichtanordnung aus Figur Ia nach zusätzlichen Teilschritten des Verfahrens gemäß dem ersten Ausführungsbeispiel, welche dem Strukturieren der Schichtanordnung dienen;
Figur Ic eine schematische Schnittansieht der Schichtanordnung aus Figur Ib nach zusätzlichen Teilschritten des Verfahrens gemäß dem ersten Ausführungsbeispiel, welche dem Ausbilden einer Deckschicht dienen;
Figur Id eine schematische Schnittansicht der Schichtanordnung aus Figur Ic nach zusätzlichen Teilschritten des Verfahrens gemäß dem ersten Ausführungsbeispiel, welche dem Planarisieren der Deckschicht dienen,-
Figur 2a eine Raster-Elektonenmikroskop-Aufnahme eines mit einer erfindungsgemäßen KohlenstoffSchicht gefüllten Loches oder Via;
Figur 2b eine Raster-Elektonenmikroskop-Aufnahme der KohlenstoffSchicht aus Figur 2a, welche die Homogenität der KohlenstoffSchicht zeigt; und
Figur 3 eine schematische Schnittansicht eines 3D- integrierten elektrischen Schaltkreises.
Fig.Ia zeigt eine schematische Darstellung einer Schichtanordnung 100 nach ersten Teilschritten eines Verfahrens gemäß einem ersten Ausführungsbeispiel zum Herstellen eines elektrischen Schaltkreises mit Kohlenstoff-Leiterstrukturen. Das in Fig.l schematisch dargestellte Ausführungsbeispiel bezieht sich auf eine so genannte Air-Gap-Struktur, in welcher Kohlenstoff-Leiterstrukturen ausgebildet sind.
Unter einer Air-Gap-Struktur wird in dieser Anmeldung eine Schichtanordnung verstanden, in welcher zum Zwecke des Verringerns der Dielektrizitätskonstante, und damit der parasitären Kapazitäten, der Schichtanordnung in Teilbereichen der Struktur keine Dielektrika sondern luftgefüllte oder mit einem geeigneten Gas gefüllte Hohlraumstrukturen, Air-Gaps, vorgesehen sind. Anders ausgedrückt sind einige Dielektrikumschichten einer Schichtanordnung durch Hohlräume ersetzt. Jede einzelne Dielektrikumschicht kann aus einem oder mehreren unterschiedlichen Dielektrika ausgebildet sein und/oder die Materialen der Dielektrikumschichten können für unterschiedliche Dielektrikumschichten unterschiedlichen sein. Hierdurch wird die Gesamtdielektrizitätszahl der Air-Gap- Struktur gesenkt.
Die Schichtanordnung 100 weist in Fig.Ia eine erste Schicht 101 auf, welche beispielsweise aus Siliziumoxid ausgebildet ist. Auf dieser ersten Schicht 101 wird eine zweite Schicht 102 ausgebildet, welche als Material im wesentlichen Kohlenstoff aufweist und aus welcher nachfolgend Kohlenstoff- Leiterstrukturen ausgebildet werden. Die KohlenstoffSchicht 102 kann mittels verschiedener Prozesse ausgebildet werden, von' denen zwei nachfolgend genauer beschrieben werden.
Bei einem ersten Prozess wird bei einer Temperatur zwischen 900°Celsius und 970°Celsius, vorzugsweise 950°Celsius, eine Wasserstoffatmosphäre mit einem Druck von 0,001 bar, oder 1 Hektopascal, erzeugt. Anschließend wird ein kohlenstoffhaltiges Gas beispielsweise Methan (CH4) , Äthan (C2H6) , Alkoholdampf (C2H5OH) oder Azetylen (C2H4) eingeleitet, bis sich ein Gesamtdruck von etwa 0,6 bar, oder 600 Hektopascal, einstellt. Bei diesen Bedingungen scheidet sich eine polykristalline KohlenstoffSchicht 102 auf der Oberfläche der ersten Schicht 101 ab*. Das kohlenstoffhaltige Gas wird während des Abscheideprozesses ständig eingeleitet, so dass der Gesamtdruck im wesentlichen konstant bleibt.
Bei einem zweiten Prozess wird bei einer Temperatur von etwa 800°Celsius eine Wasserstoffatmosphäre von etwa 2 Torr bis 3 Torr, vorzugsweise 2,5 Torr, was etwa 3,33 Hektopascal entspricht, erzeugt. Gleichzeitig zum Heizen mittels eines normalen Ofens wird ein so genannter Photonen-Ofen verwendet, d.h. eine Lichtquelle, welche zusätzlich Energie zur Verfügung stellt. Hierdurch lässt sich die Temperatur gegenüber dem oben beschriebenen Verfahren senken, was je nach Anwendungsgebiet vorteilhaft sein kann. In die Wasserstoffatmosphäre wird anschließend wiederum ein kohlenstoffhaltiges Gas beispielsweise Methan (CH4) , Äthan (C2H6) , Alkoholdampf (C2H5OH) oder Azetylen (C2H4) eingeleitet, bis ein Partialdruck des kohlenstoffhaltigen Gases zwischen 6,5 Torr und 8,5 Torr, vorzugsweise 7,5 Torr, was etwa 10 Hektopascal entspricht, erreicht ist. Bei diesen Bedingungen scheidet sich eine polykristalline Kohlenstoffschicht ab. Auch in diesem Prozess wird das kohlenstoffhaltige Gas ständig eingeleitet, solange die konforme Abscheidung durchgeführt wird.
Die Dicke der Kohlenstoffschicht 102, lässt sich in beiden beschriebenen Prozessen über die Zeitdauer der Abscheidung einstellen und bestimmt gleichzeitig die Höhe der Kohlenstoff- Leiterstrukturen. Die so abgeschiedene Kohlenstoffschicht 102 weist einen spezifischen Widerstand von etwa 1 mΩcm auf. Um die Leitfähigkeit zu erhöhen kann die Kohlenstoffschicht 102 dotiert oder interkaliert werden. Hierzu lassen sich die in der Siliziumteqhnologie üblichen Dotierstoffe, wie beispielsweise Bor, Phosphor oder Arsen verwenden. Interkalation ist mit Metallhalogeniden, wie Arsenfluorid oder Antimonfluorid, möglich. Durch Dotierung/Interkalation sind spezifische Widerstände bis etwa 1 μΩcm möglich. Nach der Interkalation wird eine thermische Aktivierung, vorzugsweise selektiv mittels eines Lasers, ausgeführt.
Auf der Kohlenstoffschicht 102 werden nachfolgend eine dritte Schicht 103 und eine vierte Schicht 104 ausgebildet, welche beide aus einem dielektrischen Material, beispielsweise Siliziumoxid, sind und welche dazu dienen die Kohlenstoffschicht 102 elektrisch zu isolieren. Alternativ kann auch Siliziumnitrid verwendet werden als dielektrisches Material verwendet werden. Vorzugsweise wird ein Material verwendet was in nachfolgenden Ätzschritten eine Selektivität gegenüber den sonstigen verwendeten Materialein aufweist und welches leicht abgeschieden werden kann.
Nachfolgend wird, wie in Fig.Ib gezeigt, die Schichtanordnung 100 strukturiert, indem ein Photolack 105 auf der vierten Schicht 104 ausgebildet und strukturiert wird, wodurch eine Maske ausgebildet wird. Mittels dieser Maske wird dann mit einem herkömmlichen Trockenätzprozess, beispielsweise mittels eines Sauerstoffplasmas und/oder Wasserstoffplasmas oder Luftplasmas, die vierte Schicht 104, die dritte Schicht 103 und die Kohlenstoffschicht 102 geätzt und strukturiert, wodurch ein Graben 106 ausgebildet wird.
Nachfolgend wird, wie in Fig.Ic gezeigt, die Photolackschicht 105 entfernt und eine fünfte Schicht 107 aus einem dielektrischen Material ausgebildet. Die fünfte Schicht 107 wird hierbei nur selektiv auf der dritten Schicht 103 abgeschieden, wodurch der Graben 106, welche durch das Zurückätzen der Kohlenstoffschicht 102 entstanden ist, abgedeckt und überbrückt wird, wodurch ein Hohlraum, Air-Gap, entsteht. Auf der fünften Schicht 107 wird nachfolgend eine sechste Schicht 108 aus einem dielektrischen Material ausgebildet. Die fünfte Schicht 107 und die sechste Schicht 108 dienen beide der Abdeckung des Grabens 106, welcher somit eine Lücke oder Kammer in der Schichtanordnung 100, ein Air-Gap, bildet. Ferner dienen die fünfte Schicht 107 und die sechste Schicht 108 der Isolierung und Passivierung der Schichtanordnung 100, insbesondere der Kohlenstoffschicht 102. Auch die Erzeugung von selbstjustierenden Air-Gap-Strukturen, wie sie beispielsweise in [5] gezeigt ist, sind durch eine geeignete Siliziumdioxid-Stapel Abscheidung auf einfache Weise möglich.
Nachfolgend werden, wie in Fig.Id gezeigt, die fünfte Schicht 107 und die sechste Schicht 108, d.h. die Isolierung bzw. Passivierung, in einem Verfahrensschritt, vorzugsweise mittels chemisch mechanischen Polierens, planarisiert. Hierdurch wird eine planarisierte Oberfläche ausgebildet, auf welcher nachfolgend weitere Ebenen von Metallisierungen oder Ebenen mit integrierten elektrischen Schaltkreisen ausgebildet werden können. Erfindungsgemäß lassen sich eine Mehrzahl von Metallisierungsebenen, welche miteinander elektrisch gekoppelt werden können, übereinander ausbilden, wodurch eine 3D- Integration der integrierten Schaltkreise erzielt werden kann.
Fig.2a zeigt eine Raster-Elektonenmikroskop-Aufnähme (REM- Aufnahme) einer Schichtanordnung 200 eines mit einer erfindungsgemäßen KohlenstoffSchicht gefüllten Loches oder Via.
Anhand der REM-Aufnähme, welche in Fig.2a gezeigt ist, kann man erkennen, dass es mittels der erfindungsgemäßen Verfahren möglich ist, schmale Löcher und Hohlräume in einer ersten Schicht 201 oder Substrat mit einer KohlenstoffSchicht 202 zu füllen und hierdurch eine Vertikal-Verbindung oder Via zwischen zwei Ebenen eines 3D-integrierten Schaltkreises auszubilden. Das dargestellte Loch besitzt einen Durchmesser, von weniger als 50 nm. Das Loch wurde mittels eines der oben beschriebenen Verfahren zum Ausbilden einer polykristallinen Kohlenstoffschicht gefüllt. Andeutungsweise lassen sich in der REM-Aufnahme auch verschiedene Bereiche in der Kohlenstoffschicht erkennen, welche den einzelnen kristallinen Bereichen der polykristallinen Kohlenstoffschicht entsprechen. Diese sind in der REM-Aufnahme etwas dunkler als der umgebende Kohlenstoff.
Mit einer erfindungsgemäßen Kohlenstoffschicht ist es auf einfache Weise möglich, Vertikal-Verbindungen auszubilden, welche ein hohes Aspektverhältnis haben. Es lassen sich Aspektverhältnisse zwischen 100 und 400 erzielen. Weiterhin lässt sich die erfindungsgemäße Kohlenstoffschicht auch bei hohen Aspektverhältnissen mit sehr homogener Schichtdicke abscheiden, wie es in Fig.2b zu sehen ist, insbesondere in der Ausschnittsvergrößerung, in der zu sehen ist, dass die Dicke der Kohlenstoffschicht gleich groß ist sowohl auf der dem Substrat, an den Seitenwänden der Vertikal-Verbindungen und auf den Böden der Vertikal-Verbindungen, wobei die Vertikal- Verbindungen hier als schmale Löcher ausgebildet sind.
In Fig.3 ist eine schematische Schnittansicht eines SD- integrierten elektrischen Schaltkreises gezeigt .
Ein 3D-integrierter Schaltkreis 300 weist einen ersten Wafer 301 auf, auf welchem in Fig.3 schematisch Teilschaltkreise 302 303 und 304, welche beispielsweise Transistoren darstellen können, ausgebildet sind. Auf den ersten Wafer 301 und den Teilschaltkreisen ist eine Passivierungsschicht 305 ausgebildet, welche den ersten Wafer 301 von einen zweiten Wafer 306 trennt, welcher auf der Passivierungsschicht 305 ausgebildet ist. Auch auf dem zweiten Wafer 306 sind schematisch Teilschaltkreise 307, 308 und 309 ausgebildet. Einzelne Komponenten oder Teilschaltkreise der beiden Wafer sind miteinander durch erfindungsgemäße Vertikal-Verbindungen 310 und 311 aus Kohlenstoff-Leitern gekoppelt. Auch einzelne Komponenten innerhalb einer einzelnen Ebene sind durch Kohlenstoff-Leiterstrukturen 312 und 313 gekoppelt. Anders ausgedrückt wird zumindest ein Teil des Metallisierungssystems eines 3D-integrierten Schaltkreises durch Leiterstrukturen ausgebildet, welche als Material im wesentlichen Kohlenstoff aufweisen.
Zusammenfassend kann ein Aspekt der Erfindung darin gesehen werden, dass mittels der Erfindung eine Alternative für bisher verwendete Materialien für Leiterstrukturen oder Metallisierungssystemen von integrierten Schaltungen geschaffen wird. Anstelle der bisherigen Verwendung von Metallen oder, im Falle von Vertikal-Verbindungen, von dotierten Polysilizium wird Kohlenstoff verwendet. Die Kohlenstoff-Leiterstrukturen zeichnen sich durch sehr einfache und kostengünstige Herstellung und einfache Prozessierbarkeit aus, insbesondere ist auch die Zeit, welche benötigt wird eine Kohlenstoffschicht auszubilden, wesentlich geringer als das Ausbilden einer Kupferschicht im Damaszenerverfahren. In dieser Anmeldung sind folgende Dokumente zitiert:
[1] M. Engelhardt, Proc. 3rd International AVS Conference on Microelectronics and Interfaces ICMI (2002) , Seite 19;
[2] M. Koyanagi et al . , "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology" , IEEE International Solid-State Circuits Conference ISSCC (2001) ;
[3] http://minerals .usgs .gov/minerals/pubs/commodity/niobium/ 231798.pdf;
[4] H. Matsubara et al . , Synthetic Metals, 18 (1987) , Seiten 503 bis 507;
[5] DE 101 25 019;
[6] DE 100 06 964 Al. Bezugszeichenliste
100 Schichtanordnung 101 erste Schicht (dielektrisch) 102 Zweite Schicht (Kohlenstoff) 103 dritte Schicht (dielektrisch) 104 vierte Schicht (dielektrisch) 105 Photolackschicht 106 Graben 107 fünfte Schicht (dielektrisch) 108 sechste Schicht (dielektrisch)
200 Schichtanordnung 201 erste Schicht 201 (Substrat) 202 Kohlenstoffschicht
300 3D-integrierter Schaltkreis 301 erster Wafer 302 Teilschaltkreis 303 Teilschaltkreis 304 Teilschaltkreis 305 Passivierungsschicht 306 zweiter Wafer 307 Teilschaltkreis 308 Teilschaltkreis 309 Teilschaltkreis 310 Vertikal-Verbindung 311 Vertikal-Verbindung 312 Kohlenstoff-Leiterbahn 313 Kohlenstoff-Leiterbahn

Claims

Patentansprüche
1. Elektrischer Schaltkreis mit zumindest einer Kohlenstoff- Leiterstruktur, welche mittels einer im wesentlichen aus Kohlenstoff bestehenden Schicht ausgebildet ist, welche einen spezifischen Widerstand von weniger als 1 mΩcm aufweist.
2. Elektrischer Schaltkreis gemäß Anspruch 1, welcher zumindest zwei Teilschaltkreise aufweist, wobei die zumindest zwei Teilschaltkreise mittels der Kohlenstoff-Leiterstruktur elektrisch miteinander verbunden sind.
3. Elektrischer Schaltkreis gemäß Anspruch 2, bei dem die zumindest zwei Teilschaltkreise in zwei unterschiedlichen Ebenen ausbildet sind und die Kohlenstoff-Leiterstruktur eine Vertikal-Verbindung zwischen den zwei unterschiedlichen Ebenen ausbildet .
4. Elektrischer Schaltkreis gemäß Anspruch 3, bei dem das Aspektverhältnis der Vertikal-Verbindung zwischen 50 und 500 beträgt .
5. Elektrischer Schaltkreis gemäß einem der Ansprüche 2 bis 4, bei dem die Teilschaltkreise jeweils einzelne Chips sind.
6. Elektrischer Schaltkreis gemäß einem der Ansprüche 2 bis 5, bei dem zumindest ein Teilschaltkreis ein Bio-Chip ist.
7. Elektrischer Schaltkreis gemäß einem der Ansprüche 1 bis 6, bei dem die im wesentlichen aus Kohlenstoff bestehenden Schicht eine polykristalline KohlenstoffSchicht ist.
8. Elektrischer Schaltkreis gemäß einem der Ansprüche 1 bis 7, bei dem die Kohlenstoff-Leiterstruktur einen spezifischen Widerstand zwischen 1 μΩcm und 100 μΩcm aufweist.
9. Elektrischer Schaltkreis gemäß einem der Ansprüche 1 bis 8, bei dem die Kohlenstoff-Leiterstruktur einen spezifischen Widerstand zwischen 1 μΩcm und 5 μΩcm aufweist.
10. Elektrischer Schaltkreis gemäß einem der Ansprüche 1 bis 9, bei dem die Kohlenstoff-Leiterstruktur eine Kohlenstoff- Leiterbahn und/oder ein Via aus im wesentlichen Kohlenstoff ist .
11. Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises auf einem Substrat, bei dem beim Herstellen der Kohlenstoff-Leiterstruktur auf einer Oberfläche des Substrats in einer Atmosphäre mit einem Wasserstoffpartialdruck zwischen 1 Hektopascal und 6 Hektopascal und bei einer Temperatur zwischen 700°Celsius und 1000°Celsius die Kohlenstoff-Leiterstruktur als im wesentlichen aus Kohlenstoff bestehende Schicht mittels Zuführens eines kohlenstoffhaltigen Gases ausgebildet wird.
12. Verfahren gemäß Anspruch 11, bei dem mittels der Kohlenstoff-Leiterstruktur ein Via ausgebildet wird, welches Teilschaltkreise des elektrischen Schaltkreises miteinander verbindet, welche in unterschiedlichen Ebenen angeordnet sind.
13. Verfahren gemäß einem der Ansprüche 11 oder 12, bei dem die Kohlenstoff-Leiterstruktur, dotiert und/oder interkaliert wird.
14. Verfahren gemäß Anspruch 13, bei dem die dotierte und/oder interkalierte Kohlenstoff-Leiterstruktur thermisch aktiviert wird.
15. Verfahren gemäß Anspruch 13 oder 14, bei dem eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoff-Leiterstruktur mittels Lasers durchgeführt wird.
16. Verfahren gemäß einem der Ansprüche 11 bis 15, bei dem das kohlenstoffhaltige Gas Methan, Äthan, Alkoholdampf und/oder Azetylen ist.
17. Verfahren gemäß einem der Ansprüche 11 bis 16, bei dem die Temperatur zwischen 900°Celsius und 970°Celsius, der Wasserstoffpartialdruck 1 Hektopascal beträgt und beim Ausbilden der Kohlenstoff-Leiterstruktur so viel kohlenstoffhaltiges Gas zugeführt wird, dass sich ein Gesamtdruck zwischen 500 Hektopascal und 700 Hektopascal einstellt .
18. Verfahren gemäß einem der Ansprüche 11 bis 16, bei dem die Temperatur zwischen 750°Celsius und 850°Celsius, der Wasserstoffpartialdruck 3,5 Hektopascal beträgt und beim Ausbilden der Kohlenstoff-Leiterstruktur so viel kohlenstoffhaltiges Gas zugeführt wird, dass sich ein Partialdruck des kohlenstoffhaltigen Gases zwischen 8 Hektopascal und 12 Hektopascal einstellt.
19. Verfahren gemäß einem der Ansprüche 11 bis 18, bei dem die Temperatur zumindest teilweise mittels einer Photonen-Heizung aufrecherhalten wird.
PCT/DE2005/000905 2004-06-28 2005-05-18 Elektrischer schaltkreis mit einer kohlenstoff-leiterstruktur und verfahren zum herstellen einer kohlenstoff-leiterstruktur eines elektrischen schaltkreises Ceased WO2006000175A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004031128.5 2004-06-28
DE102004031128A DE102004031128A1 (de) 2004-06-28 2004-06-28 Elektrischer Schaltkreis mit einer Kohlenstoff-Leiterstruktur und Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises

Publications (1)

Publication Number Publication Date
WO2006000175A1 true WO2006000175A1 (de) 2006-01-05

Family

ID=34971282

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000905 Ceased WO2006000175A1 (de) 2004-06-28 2005-05-18 Elektrischer schaltkreis mit einer kohlenstoff-leiterstruktur und verfahren zum herstellen einer kohlenstoff-leiterstruktur eines elektrischen schaltkreises

Country Status (2)

Country Link
DE (1) DE102004031128A1 (de)
WO (1) WO2006000175A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978504B2 (en) 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977798B2 (en) 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
US7935634B2 (en) 2007-08-16 2011-05-03 Qimonda Ag Integrated circuits, micromechanical devices, and method of making same
US8598593B2 (en) 2011-07-15 2013-12-03 Infineon Technologies Ag Chip comprising an integrated circuit, fabrication method and method for locally rendering a carbonic layer conductive

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644221A (en) * 1969-11-14 1972-02-22 Atomic Energy Commission Polycrystalline graphite with controlled electrical conductivity
US4511445A (en) * 1982-06-18 1985-04-16 At&T Bell Laboratories Process of enhancing conductivity of material
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US20030179559A1 (en) * 2000-02-16 2003-09-25 Manfred Engelhardt Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same
US20030199172A1 (en) * 2001-07-25 2003-10-23 Thomas Rueckes Methods of nanotube films and articles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644221A (en) * 1969-11-14 1972-02-22 Atomic Energy Commission Polycrystalline graphite with controlled electrical conductivity
US4511445A (en) * 1982-06-18 1985-04-16 At&T Bell Laboratories Process of enhancing conductivity of material
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US20030179559A1 (en) * 2000-02-16 2003-09-25 Manfred Engelhardt Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same
US20030199172A1 (en) * 2001-07-25 2003-10-23 Thomas Rueckes Methods of nanotube films and articles

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BECKER A ET AL: "Chemistry and kinetics of chemical vapor deposition of pyrocarbon--II pyrocarbon deposition from ethylene, acetylene and 1,3-butadiene in the low temperature regime", CARBON, ELSEVIER, OXFORD, GB, vol. 36, no. 3, 1998, pages 177 - 199, XP004118837, ISSN: 0008-6223 *
HUNG, HOYT, GIBBONS: "Growth and analysis of polycrystalline carbon films for MOS applications", ADVANCED METALLIZATION FOR FUTURE ULSI. SYMPOSIUM 8-11 APRIL 1996 SAN FRANCISCO, CA, USA, vol. 427, 1996, Advanced Metallization for Future ULSI. Symposium Mater. Res. Soc Pittsburgh, PA, USA, pages 317 - 322, XP008054487 *
PIERRE DELHAES (ED.): "Graphite and Precursors", 21 December 2000, TAYLOR & FRANCIS *
PIERSON H O ET AL: "The chemical vapor deposition of carbon on carbon fibers", CARBON UK, vol. 13, no. 3, June 1975 (1975-06-01), pages 159 - 166, XP002351410, ISSN: 0008-6223 *
RAGHAVAN G ET AL: "Polycrystalline carbon: a novel material for gate electrodes in MOS technology", EXTENDED ABSTRACTS OF THE 1992 INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS BUSINESS CENTER FOR ACAD. SOC. JAPAN TOKYO, JAPAN, 1992, pages 557 - 559, XP002351287, ISBN: 4-930813-50-6 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978504B2 (en) 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
US8199560B2 (en) 2008-06-03 2012-06-12 Infineon Technologies Ag Memory device comprising select gate including carbon allotrope

Also Published As

Publication number Publication date
DE102004031128A1 (de) 2006-01-19

Similar Documents

Publication Publication Date Title
DE112017003172B4 (de) Bildung eines Luftspalt-Abstandhalters für nanoskalige Halbleiterbauelemente und Halbleitervorrichtung
DE102011004322B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102020120002B4 (de) Wärmeableitung in halbleitervorrichtungen
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE112010004326T5 (de) Integrierter Entkopplungskondensator, bei welchem leitfähige Durchkontaktierungen durch das Substrat verwendet werden
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102021108491B4 (de) Interconnect-struktur mit stapel aus dielektrischer kappschicht und ätzstoppschicht und verfahren
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102010002451A1 (de) Kontaktelemente von Halbleiterbauelementen, die einen kontinuierlichen Übergang zu Metallleitungen einer Metallisierungsschicht besitzen
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
EP1800360B1 (de) Elektrischer schaltkreis mit einer nanostruktur und verfahren zum herstellen einer kontaktierung einer nanostruktur
DE102010063294A1 (de) Metallisierungssysteme von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102009010844A1 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102021127166A1 (de) Mim-kondensatorstrukturen
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102010038746A1 (de) Reduzierte Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102008044985B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102023101103A1 (de) Graphitbasierte interconnects und verfahren zu deren herstellung
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase