[go: up one dir, main page]

DE102011004322B4 - Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur Download PDF

Info

Publication number
DE102011004322B4
DE102011004322B4 DE102011004322A DE102011004322A DE102011004322B4 DE 102011004322 B4 DE102011004322 B4 DE 102011004322B4 DE 102011004322 A DE102011004322 A DE 102011004322A DE 102011004322 A DE102011004322 A DE 102011004322A DE 102011004322 B4 DE102011004322 B4 DE 102011004322B4
Authority
DE
Germany
Prior art keywords
gate electrode
forming
conductive material
electrode structure
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011004322A
Other languages
English (en)
Other versions
DE102011004322A1 (de
Inventor
Till Schloesser
Peter Baars
Frank Jakubowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102011004322A priority Critical patent/DE102011004322B4/de
Priority to US13/371,049 priority patent/US8722523B2/en
Publication of DE102011004322A1 publication Critical patent/DE102011004322A1/de
Application granted granted Critical
Publication of DE102011004322B4 publication Critical patent/DE102011004322B4/de
Priority to US14/226,176 priority patent/US9324854B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/791Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01Manufacture or treatment
    • H10D62/021Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/822Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10D64/0112
    • H10D64/0113
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/017Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133Manufacturing common source or drain regions between multiple IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/46
    • H10W20/089

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

Verfahren mit: Bilden eines leitenden Materials lateral benachbart zu einer Platzhaltergateelektrodenstruktur, die auf einem aktiven Gebiet eines Halbleiterbauelements ausgebildet ist, wobei das leitende Material sich zu einer Höhe erstreckt, die geringer ist als eine Höhe einer oberen Fläche der Platzhaltergateelektrodenstruktur; Bilden einer dielektrischen Stoppschicht über der Platzhaltergateelektrodenstruktur und dem leitenden Material vor dem Ausführen des Abtragungsprozesses; Bilden eines dielektrischen Füllmaterials über der dielektrischen Stoppschicht; Freilegen der Stoppschicht selektiv über der Platzhaltergateelektrodenstruktur; Entfernen der freiliegenden Stoppschicht selektiv zu dem dielektrischen Füllmaterial; anschließend Ausführen eines Abtragungsprozesses in Anwesenheit des leitenden Materials derart, dass eine Höhe der Platzhaltergateelektrodenstruktur verringert wird und eine freiliegende obere Fläche eines Platzhaltermaterials der Platzhaltergateelektrodenstruktur geschaffen wird, derart dass sich die Höhe des leitenden Materials und der freiliegenden oberen Fläche um 20 nm oder weniger unterscheiden; und Ersetzen des Platzhaltermaterials durch zumindest ein metallenthaltendes Elektrodenmaterial, so dass eine Metallgateelektrodenstruktur mit großem...

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Kontaktebene eines Halbleiterbauelements, in welcher Kontaktbereiche, etwa Drain- und Sourcegebiete sowie Gateelektrodenstrukturen mit dem Metallisierungssystem des Halbleiterbauelements verbunden sind.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen, etwa in Mikroprozessoren, Speicherbauelementen und dergleichen, muss eine sehr große Anzahl an Schaltungselementen, insbesondere an Transistoren auf einem beschränkten Chipbereich vorgesehen und betrieben werden. Obwohl ein gewaltiger Fortschritt über die vergangenen Jahrzehnte im Hinblick auf eine gesteigerte Leistungsfähigkeit und reduzierte Strukturgrößen der Schaltungselemente erreicht wurde, zwingt die anhaltende Nachfrage nach mehr Funktionen elektronischer Geräte die Halbleiterhersteller dazu, die Abmessungen der Schaltungselemente weiter zu verringern und deren Betriebsgeschwindigkeit zu erhöhen. Die fortschreitende Skalierung der Strukturgrößen ist jedoch mit einem großen Aufwand verknüpft, um Prozesstechniken neu zu gestalten und neu Prozessstrategien und Prozessanlagen zu entwickeln, so dass diese mit den neuen Entwurfsregeln verträglich sind. Generell in komplexen Schaltungen, die aufwendige Logikbereiche enthalten, ist die MOS-Technologie gegenwärtig eine bevorzugte Fertigungstechnik im Hinblick auf das Bauteilleistungsverhalten und/oder die Leistungsaufnahme und/oder die Kosteneffizienz. In integrierten Schaltungen mit Logikbereichen, die durch die MOS-Technologie hergestellt sind, werden Feldeffekttransistoren (FET) vorgesehen, die typischerweise in einem geschalteten Modus betrieben werden, d. h. diese Bauelemente besitzen einen gut leitenden Zustand (Ein-Zustand) und einen hochohmigen Zustand (Aus-Zustand). Der Zustand des Feldeffekttransistors ist durch eine Gatelektrode gesteuert, die beim Anlegen einer geeigneten Steuerspannung die Leitfähigkeit eines Kanalgebiets steuert, das zwischen einem Draingebiet und einem Sourcegebiet ausgebildet ist.
  • Auf der Grundlage der Feldeffekttransistoren werden komplexere Schaltungskomponenten aufgebaut, etwa Inverter und dergleichen, wodurch sehr komplexe Logikschaltungen, eingebettete Speicher und dergleichen hergestellt werden. Auf Grund der geringeren Abmessungen hat sich die Arbeitsgeschwindigkeit der Schaltungskomponenten mit jeder neuen Schaltungsgeneration erhöht, wobei der begrenzende Faktor der schließlich erreichten Arbeitsgeschwindigkeit komplexer integrierter Schaltungen nicht mehr der einzelne Transistor ist, sondern das elektrische Leistungsvermögen des komplexen Verdrahtungssystems, das über der Bauteilebene, die die eigentlichen halbleiterbasierten Schaltungselemente enthält, etwa die Transistoren und dergleichen, ausgebildet ist. Auf Grund der großen Anzahl an Schaltungselementen und dem erforderlichen komplexen Layout moderner integrierter Schaltungen sind typischerweise die elektrischen Verbindungen der einzelnen Schaltungselemente nicht mehr in der gleichen Bauteilebene herstellbar, auf der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche Metallisierungsschichten erforderlich, die generell metallenthaltende Leitungen aufweisen, die für die elektrische Verbindung innerhalb der Ebene sorgen, und die auch eine Vielzahl an Zwischenebenenverbindungen oder vertikalen Verbindungen aufweisen, die auch als Kontaktdurchführungen bezeichnet werden. Diese Verbindungsstrukturen enthalten ein geeignetes Metall und stellen die elektrische Verbindung der diversen gestapelten Metallisierungsschichten her.
  • Um die Schaltungselemente, die in dem Halbleitermaterial hergestellt sind, tatsächlich mit dem Metallisierungsschichten zu verbinden, wird eine geeignete vertikale Kontaktstruktur bereitgestellt, die mit einem Ende mit einem jeweiligen Kontaktgebiet eines Schaltungselements, etwa einer Gateelektrode und/oder den Drain- und Soucegebieten von Transistoren, verbunden ist, und die mit einem anderen Ende mit einer entsprechenden Metallleitung in der Metallisierungsschicht und/oder mit einem Kontaktgebiet eines halbleiterbasierten Schaltungselements verbunden ist, in welchem Falle die Verbindungsstruktur in der Kontaktebene als auch als lokale Verbindung bezeichnet wird. Die Kontaktstruktur umfasst Kontaktelemente oder Kontaktpfropfen, die generell eine quadratische oder rundliche Form besitzen und die in einem dielektrischen Zwischenschichtmaterial ausgebildet sind, dass wiederum die Schaltungselemente umschließt und passiviert. Bei einer weiteren Verringerung der kritischen Abmessungen der Schaltungselemente in der Bauteilebene müssen auch die Abmessungen von Metallleitungen, Kontaktdurchführungen und Kontaktelementen an die geringeren Abmessungen angepasst werden, wodurch aufwändige metallenthaltende Materialien und dielektrische Materialien notwendig werden, um damit die parasitäre Kapazität in den Metallisierungsschichten zu verringern und um für eine ausreichend hohe Leitfähigkeit der einzelnen Metallleitungen und Kontaktdurchführungen zu sorgen. Beispielsweise wird in komplexen Metallisierungssystemen Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε verwendet, die als dielektrische Materialien zu verstehen sind, die eine Dielektrizitätskonstante von ungefähr 3,0 oder weniger besitzen, so dass damit die erforderliche elektrische Leistungsfähigkeit und das Elektromigrationsverhalten erreicht werden, wie dies im Hinblick auf die Zuverlässigkeit der integrierten Schaltungen erforderlich ist. Folglich können in tieferliegenden Metallisierungsebenen die Metallleitungen und Kontaktdurchführungen kritische Abmessungen von ungefähr 100 nm und deutlich weniger aufweisen und müssen auch in diesen Abmessungen hergestellt werden, um die erforderliche „Packungsdichte” gemäß der Dichte an Schaltungselementen in der Bauteilebene zu erreichen.
  • Bei einer weiteren Verringerung der Abmessungen der Schaltungselemente, wenn beispielsweise kritische Abmessungen von 50 nm und weniger angewendet werden, müssen die Kontaktelemente in der Kontaktebene mit kritischen Abmessungen in der gleichen Größenordnung bereitgestellt werden. Die Kontaktelemente sind typischerweise Pfropfen, die aus einem geeigneten Metall oder einer Metallzusammensetzung hergestellt werden, wobei in komplexen Halbleiterbauelementen Wolfram in Verbindung mit geeigneten Barrierenmaterialien sich als ein geeignetes Kontaktmetall erwiesen hat. Wenn wolframbasierte Kontaktelemente hergestellt werden, wird typischerweise das dielektrische Zwischenschichtmaterial zuerst hergestellt und wird dann so strukturiert, dass es Kontaktöffnungen erhält, die sich durch das dielektrische Zwischenschichtmaterial zu den jeweiligen Kontaktbereichen der Schaltungselemente erstrecken. Insbesondere in dicht gepackten Bauteilgebieten ist die laterale Größe der Drain- und Sourcebereiche und somit der verfügbare Bereich für die Kontaktgebiete 100 nm und deutlich geringer, wodurch äußerst komplexe Lithographie- und Ätztechniken notwendig werden, um die Kontaktöffnungen mit gut definierten lateralen Abmessungen und mit einem hohen Grad an Justiergenauigkeit zu erzeugen.
  • Folglich können jegliche Fehljustierungen während des kritischen Kontaktprozesses zu Kontaktausfällen führen, die beispielsweise durch Kurzschlüsse oder Leckstrompfade hervorgerufen werden, die zwischen dem Gate und den Kontaktelementen hervorgerufen werden, die mit den Drain- und Sourcegebieten in Verbindung stehen. Insbesondere in dicht gepackten Bauteilbereichen führt die ausgeprägte Oberflächentopographie, die durch die dicht liegenden Gateelektrodenstrukturen hervorgerufen wird, zunehmend zu durch Abscheidevorgänge hervorgerufenen Unregelmäßigkeiten, wenn das dielektrische Zwischenschichtmaterial in den engen Zwischenräumen aufgebracht wird, die zwischen dicht gepackten Gateelektrodenstrukturen ausgebildet sind. Beispielsweise können entsprechende Hohlräumen beim Abscheiden des dielektrischen Materials oder Materialsystems erzeugt werden und diese Hohlräume können sich entlang der Transistorbreitenrichtung erstrecken, wodurch vergrabene Kanäle geschaffen werden, die wiederum mit einem leitenden Material bei der Herstellung der Kontaktöffnungen und deren Füllung mit dem Kontaktmetall gefüllt werden. In diesem Falle können die Kontaktelemente benachbarter aktiver Gebiete durch vergrabene Wolframkanäle miteinander „verbunden” sein, woraus sich schwerwiegende Kontaktausfälle ergeben können. Um derartige zusammenhängende vergrabene Wolframkanäle zu vermeiden, wird ein dielektrisches Beschichtungsmaterial nach der Herstellung der Kontaktöffnungen abgeschieden, um die Kontaktöffnungen im Hinblick auf vergrabene Hohlräume zu versiegeln, die zuvor während der kritischen Abscheidung des dielektrischen Zwischenschichtmaterials erzeugt wurden. In diesem Falle werden jedoch die lateralen Abmessungen der Kontaktöffnungen weiter verringert, wodurch sich insgesamt der Kontaktwiderstand erhöht. Ferner ist eine zuverlässige Abscheidung eines dünnen Beschichtungsmaterials in die Kontaktöffnungen mit großem Aspektverhältnis ein sehr kritischer Prozessschritt, der für komplexe Halbleiterbauelemente ggf. nicht mehr adäquat ist, in denen Gatelängen sich 40 nm und weniger annähern.
  • Zusätzlich zur Verbesserung des Transistorverhaltens durch Verringerung der Gatelänge komplexer Feldeffekttransistoren werden auch verbesserte Materialsysteme in den Gateelektrodenstrukturen vorgesehen, um damit eine höhere kapazitive Kopplung zwischen der Elektrode und dem Kanalgebiet zu erreichen, ohne dass die Leckströme unnötig erhöht werden. Zu diesem Zweck werden sogenannte dielektrischen Materialien mit großem ε verwendet, die als dielektrische Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder höher besitzen, so dass für eine gegebene Schichtdicke eine deutlich höhere kapazitive Kopplung in Vergleich zu einer siliziumdioxidbasierten Dielektrikumsschicht der gleichen Dicke erreicht wird. Da ferner eine gewünschte Einstellung der Transistorschwellwertspannung nicht mehr mit dem dielektrischen Material mit großem ε verträglich ist, muss zusätzlich eine Austrittsarbeitsmetallsorte in die Gateelektrodenstruktur eingebaut werden, beispielsweise in Form von Lanthan, Aluminium, Tantal, Titan und dergleichen, um damit die Transistoreigenschaften für komplementäre Transistoren oder generell für Transistoren mit unterschiedlichen Anforderungen im Hinblick auf die Schwellwertspannung einzustellen. Durch das Vorsehen eines metallenthaltenden gut leitenden Materials in unmittelbarer Nähe zu dem dielektrischen Material mit großem ε kann auch das Erzeugen einer Verarmungszone vermieden werden, wie sie typischerweise in konventionellen Polysilizium/Siliziumoxid-basierten Gatelektrodenstrukturen auftritt. Es zeigt sich jedoch, dass der Einbau der komplexen Materialsysteme der Gateelektrodenstrukturen in einer frühen Phase, d. h. beim eigentlichen Herstellen der Gatelektrodenstrukturen, mit einer Reihe von Schwierigkeiten verknüpft ist, die sich im Wesentlichen aus der Tatsache ergeben, dass diese komplexen Materialien ihre Eigenschaften wesentlich ändern, wenn sie typischen Prozessbedingungen während der weiteren Bearbeitung unterworfen werden. Folglich wurden in sehr vielversprechenden Ansätzen Prozessstrategien entwickelt, in denen die Gateelektrodenstrukturen als im Wesentlichen konventionelle Strukturen bereitgestellt werden, die Polysilizium und ein siliziumoxidbasiertes Material aufweisen, auf deren Grundlage die grundlegenden Transistorstrukturen fertiggestellt werden, wobei nach Hochtemperaturprozessen das Polysiliziummaterial möglicherweise in Verbindung mit dem dielektrischen Material durch ein komplexes Materialsystem ersetzt wird, das das dielektrische Material mit großem ε, die Austrittsarbeitsmetallsorte und typischerweise ein gut leitendes Elektrodenmetall, etwa Aluminium und dergleichen, enthält. In derartigen Austauschgateverfahren wird typischerweise ein Teil des dielektrischen Zwischenschichtmaterials vorgesehen, um die Transistoren während des Austauschens eines Polysiliziummaterials zu passivieren, dessen obere Fläche während eines komplexen Materialabtragungsprozesses freigelegt wird. Nach dem Entfernen des Siliziummaterials und nach dem Einbau des gewünschten Materialsystems wird ein Kontaktschema angewendet, das die Metallgateelektrodenstruktur mit großem ε und die entsprechenden Fertigungsanforderungen berücksichtigen muss. Folglich müssen die kritischen Prozesse der Herstellung von Kontaktelementen mit einem Austauschgateverfahren verträglich sein, wenn Halbleiterbauelemente mit sehr komplexen Logikschaltungsbereichen herzustellen sind.
  • Die Druckschrift US 2002/0008261 A1 beschreibt ein Halbleiterbauelement, in welchem eine Gateelektrodenstruktur mithilfe eines Austauschgateverfahrens hergestellt wird, wobei erhabene Draingebiete und Sourcegebiete erzeugt werden.
  • Die Druckschrift US 6 127 233 A beschreibt einen Transistor und ein Verfahren zu dessen Herstellung, wobei ein erhabenes Draingebiet und ein erhabenes Sourcegebiet auf der Grundlage einer Doppelschichtstruktur hergestellt werden. Des weiteren wird eine Gateelektrodenstruktur durch ein Austauschgateverfahren hergestellt.
  • Die Druckschrift US 2004/0169221 A1 beschreibt einen Transistor und ein Verfahren zu dessen Herstellung, wobei eine unerwünschte Diffusion von Dotierstoffen in das Kanalgebiet vermieden wird, indem ein erhabenes Draingebiet und ein erhabenes Sourcegebiet bereitgestellt werden. Ferner wird eine Gateelektrodenstruktur mithilfe eines Austauschgateverfahrens erzeugt.
  • Die Druckschrift US 2006/0286729 A1 beschreibt eine integrierte Schaltungen mit komplementären Feldeffekttransistoren, wobei in einem P-Kanaltransistor ein erhabenes Draingebiet und ein erhabenes Sourcegebiet in Verbindung mit einer Gateelektrodenstruktur angewendet werden, die auf der Grundlage eines Austauschgateverfahrens hergestellt wird.
  • Die Druckschrift DE 10 2007 041 207 A1 beschreibt ein CMOS-Bauelement, in welchem Gateelektrodenstrukturen mit unterschiedlichen Eigenschaften unter Anwendung eines Austauschgateverfahrens hergestellt werden.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen Kontaktstrukturen so hergestellt werden, dass diese den Erfordernissen eines Austauschgateverfahrens entsprechen, wobei zusätzlich eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage eines Austauschgateverfahrens bereitgestellt werden, in welchem erhabene Drain- und Sourcebereiche oder Teile davon verwendet werden, um eine endgültige Höhe der Gateelektrodenstrukturen einzustellen, so dass bessere Prozessbedingungen bei der Herstellung von Kontaktelementen geschaffen werden, die eine Verbindung zu den Gateelektrodenstrukturen und den erhabenen Drain- und Sourcegebieten herstellen. Die erhabenen Drain- und Sourcegebiete werden in einigen anschaulichen hierin offenbarten Ausführungsformen in einer im Wesentlichen selbstjustierten Weise zumindest in Bezug auf die Gateelektrodenstrukturen entlang einer Transistorlängsrichtung bereitgestellt, wodurch die Wahrscheinlichkeit des Erzeugens von Kontaktausfällen deutlich verringert wird, die durch Fehljustierung und vergrabene Wolframkanäle hervorgerufen werden könnten, wie dies in konventionellen Strategien der Fall ist.
  • Insbesondere wird die zuvor genannte Aufgabe gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1. Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine erhabene Drain- und Sourcekonfiguration mit einer geeigneten Höhe dargestellt wird, so dass die endgültige Höhe einer Metallgateelektrodenstruktur mit großem ε gemäß anschaulicher Ausführungsformen eingestellt wird;
  • 1c schematisch eine Draufsicht eines Bereichs des Halbleiterbauelements aus 1a und 1b in anschaulichen Ausführungsformen zeigen, in denen die laterale Erstreckung eines leitenden Materials der erhabenen Drain- und Sourcebereiche beschränkt ist;
  • 1d bis 1j schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen diversen Fertigungsphasen zeigen, wenn ein Austauschgateverfahren unter Anwendung der erhabenen Drain- und Sourcekonfiguration ausgeführt wird, um die endgültige Gatehöhe einzustellen und um bessere Prozessbedingungen zu schaffen für einen nachfolgenden Strukturierungsprozess, in welchem Kontaktelemente gemäß anschaulicher Ausführungsformen hergestellt werden; und
  • 1k schematisch eine Draufsicht eines Bereichs des Halbleiterbauelements zeigt, in welchem ein Kontaktschema gemäß anschaulicher Ausführungsformen dargestellt ist.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen bessere Prozessbedingungen bei der Herstellung von Kontaktelementen geschaffen werden, in dem eine erhabene Drain- und Sourcekonfiguration eingesetzt wird, die auch zum Einstellen der endgültigen Höhe einer Metallgateelektrodenstruktur beim Ausführen eines Austauschgateverfahrens verwendet wird. Zu diesem Zweck wird ein geeignetes leitendes Material, etwa ein Halbleitermaterial in Form einer Halbleiterlegierung, ein im Wesentlichen reines Halbleitermaterial und dergleichen, ein metallenthaltendes Material und dergleichen, zumindest auf einem Teil der Drain- und Sourcebereiche vorgesehen, beispielsweise vor dem eigentlichen Fertigstellen der grundlegenden Transistorstruktur oder nach dem Ausführen jeglicher Hochtemperaturprozesse, um damit eine gut leitende elektrische Verbindung zu den eigentlichen Drain- und Sourcegebieten innerhalb der aktiven Gebiete der Transistoren zu schaffen. Beispielsweise wird in einigen anschaulichen Ausführungsformen ein Halbleitermaterial, beispielsweise durch epitaktische Aufwachstechniken und dergleichen hergestellt, beispielsweise in einer im Wesentlichen „selbstjustierten” Weise, d. h. unter Anwendung selektiver Abscheidetechniken, so dass eine gewünschte Höhe erreicht wird. Daraufhin wird bei Bedarf eine laterale Strukturierung des leitenden Materials durchgeführt, während in anderen Fällen die selbstjustierte Natur des leitenden Materials in einigen anschaulichen Ausführungsformen keine weitere laterale Beschränkung des Materials zur Herstellung der erhabenen Drain- und Sourcekonfiguration erfordert. Das leitende Material und in einigen anschaulichen Ausführungsformen ein entsprechendes dielektrisches Stoppmaterial, das darauf ausgebildet ist, werden dann zum geeigneten Steuern der Verringerung der Höhe der Platzhaltergateelektrodenstrukturen unter Verwendung eines Füllmaterials verwendet, so dass eine bessere Gleichmäßigkeit beim Einstellen der endgültigen Gatehöhe erreicht wird. Insbesondere kann eine generell geringere Gatehöhe eingestellt werden, indem in geeigneter Weise der Höhe der erhabenen Drain- und Sourcekonfiguration eingestellt wird, wodurch die parasitäre Kapazität der Gateelektrodenstrukturen verringert wird. Daraufhin kann das Platzhaltermaterial effizient ersetzt werden durch das gewünschte komplexe Materialsystem für die Metallgateelektrodenstruktur mit großem ε, wobei auch die geringere Gatehöhe zu besseren Prozessbedingungen führt, beispielsweise im Hinblick auf das Einfüllen des dielektrischen Materials mit großem ε, für das Einfüllen der Austrittsarbeitsmetallsorte und das Einfüllen eines gut leitenden Elektrodenmetalls. Folglich besitzen nach dem Ausführen des Austauschgateverfahrens die resultierenden Metallgateelektrodenstrukturen mit großem ε und die erhabenen Drain- und Sourcegebiete eine sehr ähnliche Höhe, beispielsweise mit einem Unterschied von lediglich 20 nm und deutlich weniger, beispielsweise 10 nm und weniger. Die nachfolgende Bearbeitung zur Herstellung der eigentlichen Kontaktelemente erfolgt dann auf der Grundlage deutlich weniger kritischer Prozessbedingungen, so dass in einigen anschaulichen Ausführungsformen eine einzelne Lithographie- und Strukturierungsprozesssequenz ausreichend ist, um Kontaktelement herzustellen, die eine Verbindung zu den erhabenen Drain- und Sourcebereichen und zu den Metallgateelektrodenstrukturen mit großem ε herstellen. Die Kontaktelemente können auf der Grundlage eines beliebigen geeigneten Materials hergestellt werden, beispielsweise auf der Grundlage gut leitender Metalle, etwa Kupfer, Silber, Aluminium und dergleichen, wobei auch andere Materialien verwendbar sind, etwa Wolfram und dergleichen, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 in einer frühen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 ein Substrat 101, etwa ein Halbleitersubstrat oder ein anderes geeignetes Trägermaterial, um darauf oder darüber eine Halbleiterschicht 102, etwa eine siliziumbasierte Materialschicht, ein Silizium/Germanium-Material und dergleichen herzustellen. Es sollte beachtet werden, dass die Halbleiterschicht 102 ein im Wesentlichen zusammenhängendes Halbleitermaterial in einer Anfangsphase darstellt, während in der in 1a gezeigten Fertigungsphase eine Vielzahl von Halbleitergebieten oder aktiven Gebieten darin ausgebildet sind, die durch geeignete Isolationsstrukturen in lateraler Richtung begrenzt sind. Der Einfachheit halber sind die Halbleitergebiete 102a, 102b in Verbindung mit einem Isolationsgebiet 102c gezeigt. Generell ist ein aktives Gebiet als ein Halbleitergebiet zu verstehen, in und über welchem ein oder mehrere Transistorelemente herzustellen sind. Beispielsweise sind ein oder mehrere Transistoren 150a in und über dem aktiven Gebiet 102a herzustellen und einer oder mehrere Transistoren 150b sind in und über dem aktiven Gebiet 102b zu erzeugen. Die Transistoren 150a, 150b sind Transistoren von inverser Leitfähigkeitsart oder sind generell Transistoren, die unterschiedliche Transistoreigenschaften beispielsweise im Hinblick auf die Schwellwertspannung und dergleichen erfordern. In der gezeigten Fertigungsphase enthalten die Transistoren 150a, 150b entsprechende Gateelektrodenstrukturen 160a, 160b, die etwa ein Platzhaltermaterial 162, etwa ein Polysiliziummaterial, möglicherweise in Verbindung mit einer dielektrischen Deckschicht oder einem Deckschichtsystem 163 und eine Beschichtung 164 aufweisen. In dieser Fertigungsphase besitzen die Gateelektrodenstrukturen 160a, 160b eine Gatehöhe 160h, die als die Höhe in Bezug auf die Oberfläche eines Bereichs der aktiven Gebiete 102a, 102b zu verstehen ist, wobei der Bereich auch als Kanalgebiet 155 bezeichnet wird. Des weiteren, wie zuvor erläutert ist, kann eine Länge der Gateelektrodenstrukturen 160a, 160b 40 nm und weniger in aufwendigen Bauelementen betragen. In 1a ist die Kanallänge als die horizontale Erstreckung des Platzhaltermaterials 162 zu verstehen, wobei die entsprechende Gatelänge in einer späteren Fertigungsphase leicht verringert werden kann, wenn ein Austauschgateverfahren angewendet wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. D. h., das Isolationsgebiet 102c kann auf der Grundlage komplexer Lithographie-, Ätz-, Abscheide-, Ausheiz- und Einebnungstechniken hergestellt werden, wodurch auch die aktiven Gebiete 102a, 102b lateral begrenzt werden. Nach dem Einbau einer gewünschten grundlegenden Dotierstoffkonzentration in die aktiven Gebiete 102a, 102b wird die Bearbeitung fortgesetzt, indem die Gateelektrodenstrukturen 160a, 160b hergestellt werden, wozu aufwendige Lithographieprozesse und Strukturierungsstrategien notwendig sind, um das erforderliche Materialsystem bereitzustellen und dieses zu strukturieren. Beispielsweise wird die Deckschicht 163, die als ein effizientes Hartmaskenmaterial verwendet wird, bewahrt, wenn das eigentliche Platzhaltermaterial 162 während zumindest einiger weiterer Prozessphasen zu schützen ist. Nach dem Strukturieren der Materialien 162, 161 wird die Beschichtung 164 bei Bedarf hergestellt, möglicherweise in Verbindung mit weiteren Abstandshalterelementen (nicht gezeigt), wenn dies für die weitere Bearbeitung als geeignet erachtet wird. in einigen anschaulichen Ausführungsformen werden in einem oder beiden aktiven Gebieten 102a, 102b entsprechende Aussparungen 103a, 103b durch geeignete Ätztechniken hergestellt, um darin ein Halbleitermaterial zur Verbesserung des gesamten Leistungsverhaltens des Transistors 150a bzw. 150b einzubauen. Zu diesem Zweck können gut etablierte Ätzstrategien angewendet werden, um die Aussparungen 103a und/oder 103b zu erzeugen, so dass diese eine gewünschte Form und Größe besitzen. Beispielsweise wird eine verformungsinduzierende Halbleiterlegierung in Aussparungen 103a und/oder 103b eingebaut, um die Ladungsträgerbeweglichkeit in dem jeweiligen Kanalgebiet 155 zu erhöhen. Es ist gut bekannt, dass gewisse Verformungsbedingungen in den Kanalgebieten 155 zu besseren Transistorleistungen führen. Beispielsweise ergibt eine standardmäßige Kristallkonfiguration im Zusammenhang mit kompressiv Verformung in dem Kanalgebiet 155 eine bessere Löcherbeweglichkeit, während eine Zugverformung zu einer erhöhten Elektronenbeweglichkeit führt. Beispielsweise wird in p-Kanaltransistoren eine Silizium/Germanium-Legierung oder eine anderer Halbleitermischung mit einer natürlichen Gitterkonstante, die größer ist als die Gitterkonstante des Basismaterials des aktiven Gebiets, eingebaut, um damit kompressive Verformungsbedingungen in dem Kanalgebiet 155 zu erhalten. Andererseits kann ein Silizium/Kohlenstoffmaterial und dergleichen, das eine kleinere natürliche Gitterkonstante im Vergleich zu dem Basismaterial besitzt, zu einer Zugverformung in dem Kanalgebiet 155 führen. Ein entsprechendes Halbleitermaterial kann effizient auf der Grundlage selektiver epitaktischer Aufwachstechniken eingebaut werden, wobei eines der aktiven Gebiete 102a, 102b durch ein geeignetes Maskenmaterial abgedeckt wird, wenn unterschiedliche Arten von Halbleitermaterial für die Bauelemente 150a, 150b vorzusehen sind. In anderen Fällen wird ein derartiges leistungssteigerndes Halbleitermaterial in eine Transistorart eingebaut, beispielsweise in p-Kanaltransistoren, während andererseits ein entsprechendes Material in derartigen Gebiete der anderen Transistorart nicht eingebaut wird, wobei in anderen Fällen ein im Wesentlichen verspannungsneutrales Halbleitermaterial eingebaut werden kann, jedoch in einer gewünschten in-situ-dotierten Weise, so dass in geeigneter Weise ein gewünschtes Dotierstoffprofil in dem entsprechenden aktiven Gebiet eingestellt wird.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen der Einbau eines gewünschten Halbleitermaterials so ausgeführt wird, dass ein gewünschtes Maß an Überfüllung erreicht wird, wobei eine erhabene Drain- und Sourcekonfiguration in gut steuerbarer Weise für die Transistoren 150a, 150b erreicht wird. In anderen Fällen werden die entsprechenden Materialien bei Bedarf ohne das Erzeugen einer ausgeprägten Oberflächentopographie eingebaut und ein geeignetes leitendes Material zur Herstellung der erhabenen Drain- und Sourcebereiche wird in einer späteren Fertigungsphase vorgesehen.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Drain- und Sourcegebiete 151 in den aktiven Gebieten 102a, 102b ausgebildet, beispielsweise mittels Implantationstechniken, durch epitaktische Aufwachstechniken, durch eine Kombination davon und dergleichen, wobei dies von einem gesamten Aufbau der Transistoren 150a, 150b abhängt. Zu beachten ist, dass in einigen anschaulichen Ausführungsformen, wie sie zuvor beschrieben ist, die Drain- und Sourcegebiete 151 in Verbindung mit dem Einbau eines in-situ-dotierten Halbleitermaterials hergestellt werden können, das ebenfalls zu gewissen Verformungsbedingungen führen kann, wie dies auch zuvor erläutert ist. In anderen anschaulichen Ausführungsformen werden die Drain- und Sourcegebiete 151 auf der Grundlage anderer Prozesstechniken, etwa durch Ionenimplantation, auf der Basis von beispielsweise der Seitenwandabstandshalterstruktur 165 eingebaut, um damit einen geeigneten Abstand zu schaffen. Die Abstandshalterstruktur 165 kann auf der Grundlage eines geeigneten dielektrischen Materials, etwa mittels Siliziumdioxid und dergleichen, vorgesehen werden, wobei in einigen anschaulichen Ausführungsformen die Abstandshalterstruktur 165 eine hohe Ätzselektivität in Bezug auf das Stoppmaterial besitzt, das in einer späteren Fertigungsphase noch vorzusehen ist. Die Transistoren 150a, 150b umfassen ferner eine erhabene Drain- und Sourcekonfiguration, d. h. ein entsprechendes leitendes Material 151a ist in den Transistoren 150a und ein leitendes Material 151b ist in den Transistoren 150b vorgesehen. Folglich können die Materialien 151a, 151b als ein Teil der Drain- und Sourcegebiete 151 betrachtet werden oder bilden zumindest eine gut leitende Verbindung zu den Drain- und Sourcegebieten 151 innerhalb der aktiven Gebiete 102a, 102b. Die leitenden Materialien 151a, 151b die sich in der Materialzusammensetzung in zumindest einigen anschaulichen Ausführungsformen unterscheiden können, können im Wesentlichen auf die Abmessungen der aktiven Gebiete 102a, 102b beschränkt werden, können aber auch geringere laterale Abmessungen besitzen, um damit einen Kurzschluss der Drain- und Sourcegebiete außerhalb der aktiven Gebiete 102a, 102b zu vermeiden. Die leitenden Materialien 151a, 151b können beide oder einzeln einen Teil einer Halbleiterlegierung, etwa der Halbleiterlegierungen 152a, 152b, falls diese vorgesehen sind, darstellen, die in einer frühen Fertigungsphase eingebaut wurden, wie dies auch zuvor mit Bezug zu 1a erläutert ist. In anderen Fällen wird ein anderes leitendes Material verwendet. Wenn beispielsweise eines oder beide leitenden Materialien 151a, 151b als ein Halbleitermaterial hergestellt werden, kann die hohe Dotierstoffkonzentration beim Abscheiden der Halbleitermaterialien eingebaut werden, wodurch eine gewünschte hohe Leitfähigkeit erreicht wird, ohne dass aufwendige lmplantationsprozesse erforderlich sind. Beispielsweise wird in p-Kanaltransistoren eine Silizium/Germanium-Legierung eingebaut, die eine gewünschte hohe Dotierstoffkonzentration beispielsweise in Form von Bor enthält, während ein Siliziummaterial, ein Silizium/Phosphorlegierungsmaterial, eine Silizium/Kohlenstofflegierung für n-Kanaltransistoren verwendet werden kann.
  • In anderen anschaulichen Ausführungsformen enthalten die leitenden Materialien 151a, 151b eine Metallkomponente, etwa Kobalt und dergleichen, das in einigen vorteilhaften Ausführungsformen auf der Grundlage selbstjustierter elektrochemischer Abscheidetechniken bereitgestellt wird. Das in 1b gezeigte Halbleiterbauelement 100 kann auf der Grundlage von Prozesstechniken hergestellt werden, in denen die Drain- und Sourcegebiete 151 beispielsweise auf der Grundlage von Techniken eingerichtet werden, die zuvor mit Bezug zu 1a beschrieben sind, oder diese können auf der Grundlage von Implantationsprozessen oder einer Kombination davon hergestellt werden. Daraufhin werden die Materialien 151a, 151b hergestellt, beispielsweise durch epitaktische Aufwachstechniken, wenn ein Halbleitermaterial oder eine Halbleiterlegierung möglicherweise in einer ausgewählten in-situ-Dotierstoffkonzentration abgeschieden wird, wobei in einigen Fällen ein selektives Abscheideverhalten erreicht wird, wodurch eine unerwünschte Materialabscheidung außerhalb der aktiven Gebiete 102a, 102b vermieden wird. Es sollte beachtet werden, dass, wenn unterschiedliche Arten von Halbleitermaterialien vorzusehen sind, ein Hartmaskenmaterial verwendet werden kann, um eines der aktiven Gebiete 102a, 102b abzudecken und um das gewünschte Halbleitermaterial auf dem freiliegenden aktiven Gebiet epitaktisch aufzuwachsen. Daraufhin kann das Hartmaskenmaterial entfernt werden und es kann eine weitere Hartmaske so hergestellt, dass der zuvor freiliegende Transistor bedeckt wird, um dann die andere Art an Halbleitermaterial herzustellen. In anderen anschaulichen Ausführungsformen wird der selektive epitaktische Aufwachsprozess so ausgeführt, dass ein selbstbegrenzendes Abscheideverhalten erreicht wird, wodurch die Anzahl der erforderlichen Maskierungsschritte verringert wird. In noch anderen anschaulichen Ausführungsformen werden die Materialien 151a, 151b in Form eines Halbleitermaterials bereitgestellt, das im Wesentlichen die gleiche Zusammensetzung besitzt, so dass ein einzelner Abscheideschritt angewendet wird, wodurch für eine bessere Höhengleichmäßigkeit in den Transistoren 150a, 150b gesorgt wird.
  • In anderen anschaulichen Ausführungsformen werden die Materialien 151a, 151b durch elektrochemische Abscheidetechniken hergestellt, beispielsweise unter Anwendung freiliegender Oberflächenbereiche der Drain- und Sourcegebiete 151 als Katalysator, indem etwa darin ein Metallsilizid und dergleichen vorgesehen wird, wodurch ebenfalls ein selbstjustiertes Abscheideverhalten erreicht wird. Beispielsweise kann Kobalt effizient auf einem Metallsilizid auf der Grundlage stromloser Plattierungstechniken aufgebracht werden. Somit kann ein Höhenniveau 151h durch die Materialien 151a, 151b festgelegt werden, das wiederum zum Steuern einer Höhenreduzierung der Gateelektrodenstrukturen 160a, 160b in einer weiter fortgeschrittenen Fertigungsphase verwendet wird.
  • 1c zeigt schematisch eine Draufsicht des Bauelements 100, wobei der Einfachheit halber lediglich das aktive Gebiet 102b des Transistors 150b gezeigt ist. In einigen Fällen wird, selbst wenn eine im Wesentlichen selbstjustierte Abscheidetechnik, etwa selektive epitaktische Aufwachstechniken, stromloses Plattieren und dergleichen angewendet wird, eine zuverlässige Beschränkung des leitenden Materials, etwa des Materials 151b gewünscht, das bewerkstelligt werden kann, indem ein Strukturierungsprozess auf der Grundlage einer Maske 104 angewendet wird, die somit zumindest in einer lateralen Richtung die tatsächliche Erstreckung des leitenden Materials 151b festlegt. Beispielsweise besitzt die Maske 104 eine Größe, die kleiner ist als die Abmessung des aktiven Gebiets 102b, beispielsweise zumindest entlang einer lateralen Richtung, beispielsweise entlang einer Breitenrichtung des aktiven Gebiets 102b, die als die vertikale Richtung in 1c zu verstehen ist. Auf diese Weise kann die Wahrscheinlichkeit des Erzeugens von Kurzschlüssen zwischen den Drain- und Sourcegebieten, die durch das Material 151b hervorgerufen werden könnten, deutlich verringert, beispielsweise wenn eine an sich selektive Abscheidetechnik dennoch zu einem gewissen lateralen Wachstum führt. Die Maske 104 kann in Form eines beliebigen geeigneten Materials auf der Grundlage eines im Wesentlichen nicht kritischen Lithographieprozesses bereitgestellt werden. Daraufhin wird ein geeignetes Ätzrezept angewendet, um das Material 151b selektiv in Bezug auf das dielektrische Material und dergleichen zu entfernen.
  • 1d zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Es sollte beachtet werden, dass der Einfachheit halber die Drain- und Sourcegebiete in den Figuren nicht mehr dargestellt sind. Wie gezeigt, ist eine dielektrische Stoppschicht 121, etwa in Form eines Siliziumnitridmaterials und dergleichen, über den aktiven Gebieten 102a, 102b und damit über den Gateelektrodenstrukturen 160a, 160b ausgebildet. Zu diesem Zweck kann eine gut etablierte Abscheidetechnik angewendet werden, etwa plasmaunterstützte CVD, thermische aktivierte CVD und dergleichen. Das Material 121 kann mit einem gleichmäßigen konformen Abscheideverhalten aufgebracht werden, wodurch ebenfalls eine geeignete Steuerung der Schichtdicke insbesondere über den leitenden Materialien 151a, 151b erreicht wird. Beispielsweise beträgt eine Dicke der Schicht 121 über den Materialien 151a, 151b ungefähr 20 nm und weniger.
  • 1e zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiteres dielektrisches Material 122, etwa Siliziumdioxid oder ein anderes geeignetes dielektrisches Material, über den aktiven Gebieten 102a, 102b ausgebildet ist. Dazu wird eine geeignete Abscheidetechnik angewendet, etwa Aufschleuderverfahren, CVD und dergleichen. Nach optionalen Ausheizbehandlungen bei geringer Temperatur zum Einstellen der Materialeigenschaften des Materials 122 wird ein Abtragungsprozess 107 angewendet, beispielsweise in Form eines CMP-(chemisch-mechanischen Polier-)Prozesse, wodurch letztlich die obere Fläche 121s des Materials 121 über den Gateelektrodenstrukturen 160a, 160b freigelegt wird. Folglich kann die Schicht 121 als eine effiziente Stoppschicht für den Prozess 107 verwendet werden. Es sind dazu eine Vielzahl selektiver Polierrezepte zum Entfernen von Siliziumdioxid mit selektivem Bezug auf Siliziumnitrid verfügbar.
  • 1f zeigt schematisch das Bauelement 100 während eines weiteren Materialabtragungsprozesses 108, in welchem der freiliegende Bereich der Schicht 121 und die Deckschichten 163 (siehe 1e) selektiv in Bezug auf das Material 122 und möglicherweise selektiv zu der Abstandshalterstruktur 165 entfernt werden. Zu diesem Zweck ist eine Vielzahl an plasmaunterstützten Ätzrezepten verfügbar, um beispielsweise Siliziumnitrid selektiv in Bezug auf Siliziumdioxid zu ätzen. Während des Abtragungsprozesses 108 wird auch eine obere Fläche 162s des Platzhaltermaterials 162 freigelegt.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiterer Abtragungsprozess 109 angewendet wird, beispielsweise in Form eines CMP-Prozesses, in welchem Siliziumdioxid und das Platzhaltermaterial 162 effizient entfernt werden, während das Material 121 als ein effizientes Stoppmaterial verwendet wird. Während des Prozesses 109 wird somit die Höhe der Gateelektrodenstrukturen 160a, 160b wirksam verringert unter Anwendung der leitenden Materialien 151a, 151b in Verbindung mit einer verbleibenden Schicht 121 zum Steuern des Abtragungsprozesses 109, so dass die geringere Gatehöhe 160r eingestellt wird. In der in 1g gezeigten Fertigungsphase entspricht somit die geringere Gatehöhe 160r der Höhe 151h (siehe 1b) plus der verbleibenden Dicke 121t des Materials 121, wobei die Dicke 121t ungefähr 20 nm und deutlich weniger betragen kann, so dass die Materialien 151a, 151b und die Gateelektrodenstrukturen 160a, 160b eine sehr ähnliche Höhe besitzen, wodurch bessere Prozessbedingungen bei der Herstellung von Kontaktelementen vorliegen, die die Materialien 151a, 151b einerseits und die Gateelektrodenstrukturen 160b andererseits kontaktieren. Es sollte beachtet werden, dass gut etablierte CMP-Rezepte für den Prozess 109 einsetzbar sind.
  • 1h zeigt schematisch das Bauelement 100 nach dem Ausführen eines selektiven Ätzprozesses zum Entfernen des Platzhaltermaterials der Gateelektrodenstrukturen 160a, 160b, wodurch entsprechende Gateöffnungen 160o erzeugt werden. Während des sehr effektiven Ätzprozesses, der beispielsweise auf der Grundlage von TMAH (Tetramethylammoniumhydroxid oder anderen sehr selektiven plasmaunterstützten oder nasschemischen Ätzrezepten ausgeführt wird, dient das Material 161 als eine Ätzstoppschicht und kann nachfolgend entfernt oder zumindest teilweise entfernt werden, wobei dies von der Prozessstrategie abhängt.
  • 1i zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein komplexes Materialsystem in den Gateelektrodenstrukturen 160a, 160b hergestellt, die nunmehr Metallgateelektrodenstrukturen mit großem ε darstellen. Wie gezeigt, ist ein Gatedielektrikumsmaterial 166a, möglicherweise in Verbindung mit einem dünnen konventionellen dielektrischen Material zumindest an der Oberfläche des aktiven Gebiets 102a vorgesehen in Verbindung mit einer geeigneten austrittsarbeitseinstellenden Schicht 167a und einem gut leitenden Elektrodenmetall, etwa Aluminium, Aluminiumlegierungen und dergleichen. In ähnlicher Weise umfasst die Gateelektrodenstruktur 160b ein Gatedielektrikumsmaterial 166b in Verbindung mit einem Austrittsarbeitsmetallschichtsystem 167b und dem gut leitenden Elektrodenmetall 168. Das komplexe Materialsystem kann unter Anwendung gut etablierter Abscheide- und Strukturierungsstrategien eingebaut werden, möglicherweise in Verbindung mit zusätzlichen Wärmebehandlungen, um eine Diffusion einer Austrittsarbeitsmetallsorte bei Bedarf in Gang zu setzen. Daraufhin wird überschüssiges Material entfernt, beispielsweise durch CMP, wodurch die Gateelektrodenstrukturen 160a, 160b als elektrisch isolierte Einheiten erzeugt werden. Folglich ist auch in dieser Fertigungsphase das Höhenniveau der Gateelektrodenstrukturen 160a, 160b im Wesentlichen durch die Materialien 151a, 151b in Verbindung mit der Schicht 121 festgelegt. In dieser Fertigungsphase kann die eigentliche Kontaktebene auf der Grundlage verbesserter Prozessbedingungen geschaffen werden, wobei insbesondere eine Kontaktierung der Gateelektrodenstrukturen 160a, 160b und der Drain- und Sourcegebiete auf der Grundlage einer im Wesentlichen gleichen Höhe bewerkstelligt werden kann.
  • 1j zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Kontaktebene 120 vorgesehen und umfasst ein dielektrisches Zwischenschichtmaterial 123, etwa in Form von Siliziumdioxid möglicherweise in Verbindung mit einem zusätzlichen Material, etwa einer Ätzstoppschicht 123b, falls dies erforderlich ist. Ferner sind Kontaktelemente 124a in den dielektrischen Materialien 123 so ausgebildet, dass eine Verbindung zu dem leitenden Material 151a entsteht, während Kontaktelemente 124b eine Verbindung zu dem leitenden Material 151b herstellen. Es sollte beachtet werden, dass in der Querschnittsansicht aus 1j jegliche Kontaktelemente, die mit einigen anschaulichen Ausführungsformen geeignete Kontaktgebiete 154 in den leitenden Materialien 151a, 151b ausgebildet, beispielsweise in Form von Metallsilizid, wenn die Materialien 151a, 151b einen hohen Anteil an Silizium aufweisen.
  • Das in 1j gezeigte Bauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Basierend auf einer im Wesentlichen ebenen Oberflächentopographie wird das Material 123, möglicherweise in Verbindung mit dem Material 123b auf der Grundlage geeigneter Abscheidetechniken aufgebracht und anschließend wird ein Strukturierungsprozess angewendet, indem beispielsweise ein einzelner Lithographieprozess und ein einzelner Ätzprozess durchgeführt werden, um Kontaktöffnungen so zu erzeugen, dass diese sich zu den Materialien 151a, 151b und zu entsprechenden Gateelektrodenstrukturen erstrecken. Während des Ätzprozesses kann die verbleibende Schicht 121 als effizientes Ätzstoppmaterial verwendet werden, während in anderen Fällen das optionale Ätzstoppmaterial 123b wirksam eingesetzt wird, um den Ätzprozess zu steuern. Daraufhin wird ein geeignetes Kontaktmaterial abgeschieden, beispielsweise in Form gut etablierter Materialien, etwa Wolfram, möglicherweise in Verbindung mit Barrierenmaterialien, während in anderen Fällen gut leitende Materialien, etwa kupferenthaltende Materialien, silberenthaltende Materialien und dergleichen in Verbindung mit geeigneten Barrierenmaterialien verwendet werden. Daraufhin wird überschüssiges Material abgetragen, beispielsweise durch CMP, wodurch die Kontaktelemente 124a, 124b als isolierte Elemente geschaffen werden.
  • In anderen anschaulichen Ausführungsformen werden zwei Lithographieprozesse angewendet, beispielsweise zur Herstellung länglicher Kontaktelemente, die sich senkrecht und parallel in Bezug auf die Gateelektrodenstrukturen 160a, 160b erstrecken, was auf der Grundlage geeigneter Lithographie- und Maskierungsstrategien bewerkstelligt werden kann.
  • 1k zeigt schematisch eine Draufsicht eines Bereichs des Bauelements 100. Der Einfachheit halber ist ein Kontaktschema lediglich für den Transistor 150b gezeigt. Wie dargestellt, sind die Kontaktelemente 124b in dieser anschaulichen Ausführungsform als im Wesentlichen längliche Strukturelemente vorgesehen, die mit dem Material 151b entlang eines wesentlichen Teils des aktiven Gebiets 1102b in Verbindung stehen. Andererseits kann die Gateelektrodenstruktur 160b mittels eines Kontaktelements 124g kontaktiert werden, das ebenfalls in Form eines länglichen Kontaktelements bereitgestellt ist, was sich senkrecht zu der Gateelektrodenstruktur und zu den Kontaktelementen 124b erstreckt. Die Kontaktelemente 124b, 124g können in einem gemeinsamen Lithographie- und Strukturierungsprozess auf Grund der künftigen Oberflächentopographie und auf Grund der gleichen Höhe des Materials 151b und der Gateelektrodenstruktur 160b hergestellt werden, wie dies zuvor erläutert ist. In anderen Fällen wird ein Doppelbelichtungsprozess angewendet, beispielsweise zur Herstellung entsprechender Hartmaskenöffnungen für die Elemente 124b und 124g in separaten Lithographieschritten. Es sollte ferner beachtet werden, dass die Kontaktelemente 124b, 124g auch jede andere Konfiguration besitzen können, wie dies im Hinblick auf die gesamte Prozessstrategie und die Bauteilerfordernisse notwendig ist. Wie ferner bereits mit Bezug zu 1c erläutert ist, kann die Erstreckung des Materials 151b auf innerhalb des aktiven Gebiets 102b beschränkt werden, so dass eine Kontaktierung der Gateelektrodenstruktur 160b selbst über dem aktiven Gebiet 102b möglich ist, wodurch die gesamten Abmessungen der Kontaktelemente des Bauelements 100 reduziert werden können.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen im Wesentlichen selbstjustierte Kontaktebereiche in Form eines leitenden Material vorgesehen werden, was zu einer besseren Oberflächentopographie bei der Herstellung der eigentlichen Kontaktelemente führt. Durch die erhabene Drain- und Sourcekonfiguration kann die endgültige Höhe der Metallgateelektrodenstrukturen mit großem ε in einem Austauschgateverfahren mit besserer Effizienz eingestellt werden, wodurch eine geringere Gatehöhe möglich ist, die somit auch zu einer geringeren parasitären Kapazität führt.

Claims (9)

  1. Verfahren mit: Bilden eines leitenden Materials lateral benachbart zu einer Platzhaltergateelektrodenstruktur, die auf einem aktiven Gebiet eines Halbleiterbauelements ausgebildet ist, wobei das leitende Material sich zu einer Höhe erstreckt, die geringer ist als eine Höhe einer oberen Fläche der Platzhaltergateelektrodenstruktur; Bilden einer dielektrischen Stoppschicht über der Platzhaltergateelektrodenstruktur und dem leitenden Material vor dem Ausführen des Abtragungsprozesses; Bilden eines dielektrischen Füllmaterials über der dielektrischen Stoppschicht; Freilegen der Stoppschicht selektiv über der Platzhaltergateelektrodenstruktur; Entfernen der freiliegenden Stoppschicht selektiv zu dem dielektrischen Füllmaterial; anschließend Ausführen eines Abtragungsprozesses in Anwesenheit des leitenden Materials derart, dass eine Höhe der Platzhaltergateelektrodenstruktur verringert wird und eine freiliegende obere Fläche eines Platzhaltermaterials der Platzhaltergateelektrodenstruktur geschaffen wird, derart dass sich die Höhe des leitenden Materials und der freiliegenden oberen Fläche um 20 nm oder weniger unterscheiden; und Ersetzen des Platzhaltermaterials durch zumindest ein metallenthaltendes Elektrodenmaterial, so dass eine Metallgateelektrodenstruktur mit großem ε geschaffen wird.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dielektrischen Materials über der Metallgateelektrodenstruktur mit großem ε und dem leitenden Material und Bilden eines Kontaktelements in dem dielektrischen Material derart, dass eine Verbindung zu dem leitenden Material entsteht.
  3. Verfahren nach Anspruch 1, wobei Bilden des leitenden Materials umfasst: Bilden des leitenden Materials selektiv auf freiliegenden Bereichen des aktiven Gebiets.
  4. Verfahren nach Anspruch 1, wobei Bilden des leitenden Materials umfasst: Bilden des leitenden Materials und Ausführen eines Strukturierungsprozesses derart, dass laterale Abmessungen des leitenden Materials eingestellt werden.
  5. Verfahren nach Anspruch 1, wobei Bilden des leitenden Materials umfasst: Bilden eines Halbleitermaterials.
  6. Verfahren nach Anspruch 5, wobei Bilden des Halbleitermaterials umfasst: Ausführen mindestens eines selektiven epitaktischen Aufwachsprozesses.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines zweiten leitenden Materials benachbart zu einer zweiten Platzhaltergateelektrodenstruktur, die auf einem zweiten aktiven Gebiet ausgebildet ist, wobei sich das zweite leitende Material zumindest in der Materialzusammensetzung von dem leitenden Material unterscheidet.
  8. Verfahren nach Anspruch 5, das ferner umfasst: Bilden eines Metallsilizids in einem Bereich des leitenden Materials.
  9. Verfahren nach Anspruch 2, wobei Bilden des Kontaktelements umfasst: Bilden einer Kontaktöffnung in dem dielektrischen Material und Bilden eines kupferenthaltenden Materials und/oder eines aluminiumenthaltenden Materials und/oder eines silberenthaltenden Materials in der Kontaktöffnung.
DE102011004322A 2011-02-17 2011-02-17 Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur Expired - Fee Related DE102011004322B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011004322A DE102011004322B4 (de) 2011-02-17 2011-02-17 Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
US13/371,049 US8722523B2 (en) 2011-02-17 2012-02-10 Semiconductor device comprising self-aligned contact elements and a replacement gate electrode structure
US14/226,176 US9324854B2 (en) 2011-02-17 2014-03-26 Semiconductor device comprising self-aligned contact elements and a replacement gate electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011004322A DE102011004322B4 (de) 2011-02-17 2011-02-17 Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur

Publications (2)

Publication Number Publication Date
DE102011004322A1 DE102011004322A1 (de) 2012-08-23
DE102011004322B4 true DE102011004322B4 (de) 2012-12-06

Family

ID=46604717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011004322A Expired - Fee Related DE102011004322B4 (de) 2011-02-17 2011-02-17 Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur

Country Status (2)

Country Link
US (2) US8722523B2 (de)
DE (1) DE102011004322B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589803B2 (en) * 2012-08-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor
CN103779278A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
US9679984B2 (en) * 2012-11-07 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure with multi-layer composition
US9153451B2 (en) 2012-12-12 2015-10-06 Micron Technology, Inc. Method of forming a planar surface for a semiconductor device structure, and related methods of forming a semiconductor device structure
US9385044B2 (en) * 2012-12-31 2016-07-05 Texas Instruments Incorporated Replacement gate process
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8872244B1 (en) 2013-04-18 2014-10-28 International Business Machines Corporation Contact structure employing a self-aligned gate cap
US8872241B1 (en) 2013-05-20 2014-10-28 International Business Machines Corporation Multi-direction wiring for replacement gate lines
US20150008488A1 (en) * 2013-07-02 2015-01-08 Stmicroelectronics, Inc. Uniform height replacement metal gate
US9059205B2 (en) 2013-08-14 2015-06-16 International Business Machines Corporation Method of manufacturing a semiconductor device using source/drain epitaxial overgrowth for forming self-aligned contacts without spacer loss and a semiconductor device formed by same
US9059164B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Embedded interlevel dielectric barrier layers for replacement metal gate field effect transistors
FR3012258A1 (fr) * 2013-10-23 2015-04-24 St Microelectronics Crolles 2 Procede de realisation de transistors nmos et pmos sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
US9112031B2 (en) * 2013-11-08 2015-08-18 International Business Machines Corporation Reduced resistance finFET device with late spacer self aligned contact
US9117927B2 (en) 2014-01-17 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9373544B2 (en) * 2014-03-13 2016-06-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9716160B2 (en) * 2014-08-01 2017-07-25 International Business Machines Corporation Extended contact area using undercut silicide extensions
KR102306674B1 (ko) 2015-03-17 2021-09-29 삼성전자주식회사 반도체 소자 및 그 제조방법
FR3037714A1 (fr) * 2015-06-18 2016-12-23 St Microelectronics Crolles 2 Sas Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
US9806170B1 (en) 2016-05-11 2017-10-31 Globalfoundries Inc. Differential SG/EG spacer integration with equivalent NFET/PFET spacer widths and dual raised source drain expitaxial silicon and triple-nitride spacer integration enabling high-voltage EG device on FDSOI
US10083862B2 (en) 2016-09-12 2018-09-25 International Business Machines Corporation Protective liner between a gate dielectric and a gate contact
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US20020008261A1 (en) * 2000-03-06 2002-01-24 Kabushiki Kaisha Toshiba Transistor, semiconductor device and manufacturing method of semiconductor device
US20040169221A1 (en) * 2003-02-28 2004-09-02 Samsung Electronics Co., Ltd. MOS transistor with elevated source and drain structures and method of fabrication thereof
US20060286729A1 (en) * 2005-06-21 2006-12-21 Jack Kavalieros Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
DE102007041207A1 (de) * 2007-08-31 2009-03-05 Advanced Micro Devices, Inc., Sunnyvale CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063676A (en) * 1997-06-09 2000-05-16 Integrated Device Technology, Inc. Mosfet with raised source and drain regions
US20070108514A1 (en) * 2003-04-28 2007-05-17 Akira Inoue Semiconductor device and method of fabricating the same
US6939751B2 (en) * 2003-10-22 2005-09-06 International Business Machines Corporation Method and manufacture of thin silicon on insulator (SOI) with recessed channel
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7592213B2 (en) * 2005-12-29 2009-09-22 Intel Corporation Tensile strained NMOS transistor using group III-N source/drain regions
US7601574B2 (en) * 2006-10-25 2009-10-13 Globalfoundries Inc. Methods for fabricating a stress enhanced MOS transistor
DE102007041027A1 (de) 2007-08-29 2009-03-05 Eckart Gmbh Effektpigmente auf Basis von aus anorganisch-organischen Mischphasen gebildeten Substraten, deren Herstellung und Verwendung
US20100078728A1 (en) * 2008-08-28 2010-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Raise s/d for gate-last ild0 gap filling
US7871915B2 (en) * 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
US8518758B2 (en) * 2010-03-18 2013-08-27 Globalfoundries Inc. ETSOI with reduced extension resistance
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
KR101737490B1 (ko) * 2010-11-11 2017-05-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9595477B2 (en) * 2011-01-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an epitaxy region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US20020008261A1 (en) * 2000-03-06 2002-01-24 Kabushiki Kaisha Toshiba Transistor, semiconductor device and manufacturing method of semiconductor device
US20040169221A1 (en) * 2003-02-28 2004-09-02 Samsung Electronics Co., Ltd. MOS transistor with elevated source and drain structures and method of fabrication thereof
US20060286729A1 (en) * 2005-06-21 2006-12-21 Jack Kavalieros Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
DE102007041207A1 (de) * 2007-08-31 2009-03-05 Advanced Micro Devices, Inc., Sunnyvale CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US20120211844A1 (en) 2012-08-23
DE102011004322A1 (de) 2012-08-23
US9324854B2 (en) 2016-04-26
US20140203339A1 (en) 2014-07-24
US8722523B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
DE102011004322B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102011004323B4 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102010038745B4 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102009055437B4 (de) Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen auf einer geringeren Höhe hergestellt sind und Verfahren zur Herstellung der Halbleiterwiderstände
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102010003454B4 (de) Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε und E-Sicherungen, die in dem Halbleitermaterial hergestellt sind
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010003559A1 (de) Halbleiterbauelement mit Metallgatestrukturen, die durch ein Austauschgateverfahren hergestellt sind, und E-Sicherung mit einem Silizid
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009039522A1 (de) Vergrabene Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
DE102009046248A1 (de) Halbleitersicherungen in einem Halbleiterbauelement mit Metallgates
DE102010030765B4 (de) Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε und Präzisions-eSicherungen, die in dem aktiven Halbleitermaterial hergestellt sind, und Herstellungsverfahren
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102009006881B4 (de) Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130307

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee