[go: up one dir, main page]

WO2003007371A2 - Transistorzelle - Google Patents

Transistorzelle Download PDF

Info

Publication number
WO2003007371A2
WO2003007371A2 PCT/EP2002/007306 EP0207306W WO03007371A2 WO 2003007371 A2 WO2003007371 A2 WO 2003007371A2 EP 0207306 W EP0207306 W EP 0207306W WO 03007371 A2 WO03007371 A2 WO 03007371A2
Authority
WO
WIPO (PCT)
Prior art keywords
transistor cell
individual transistors
cell according
heat sink
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2002/007306
Other languages
English (en)
French (fr)
Other versions
WO2003007371A3 (de
Inventor
Wolfgang Keller
Jan-Erik Mueller
Martin Pfost
Hans-Peter Zwicknagl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to AU2002336922A priority Critical patent/AU2002336922A1/en
Publication of WO2003007371A2 publication Critical patent/WO2003007371A2/de
Publication of WO2003007371A3 publication Critical patent/WO2003007371A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W40/22—
    • H10W40/228—

Definitions

  • the present invention relates to a transistor cell.
  • the present invention relates in particular to a power transistor cell (e.g. heterobipolar transistor power cells or MMIC power cells) which is thermally optimized by air bridges.
  • a power transistor cell e.g. heterobipolar transistor power cells or MMIC power cells
  • HBT heterobipolar transistors
  • One area of application is mobile communication technology, for example.
  • HBT and HBT-MMIC monolithic microwave integrated circuit
  • HBTs achieve high power amplification and high efficiency.
  • these advantages often cannot be used due to the poor thermal conductivity of the semiconductor substrate material (e.g. gallium arsenide (GaAs)).
  • GaAs gallium arsenide
  • the substrates used can, for example, be thinned to a thickness that corresponds to the distance between the heat sources.
  • Metal-filled wells etched into the back of the substrate can be used as heat sinks below the transistors. From the back of the substrate to the connection contact surfaces on the top, openings (via holes) which are coated with gold can be used for heat dissipation.
  • the transistors can be mounted using a so-called "flip-chip" assembly technique. It is also possible to mount the transistors on the heat sinks from the emitter connection surfaces via support bumps and to connect the collector and base regions on the back of the substrate. Corresponding openings are provided for the electrical connection. It is also possible to epitaxially grow the semiconductor layers of the transistor onto a heat-conducting substrate.
  • air bridges are made of electrically and thermally conductive material, preferably a suitable metal, and electrically and thermally connect the contacts of the individual transistors of a cell to one another in a bridge-like manner.
  • air bridges are described for example in the following publications.
  • the individual transistors in particular transistor fingers, are arranged so close to one another that they heat up each other.
  • the transistors at the edge of the cell are significantly colder than those in the middle.
  • warmer transistors in particular warmer transistor fingers, have a low threshold voltage and therefore carry disproportionately more current. This is problematic because this inhomogeneity results in unfavorable electrical properties and premature aging. Therefore, stabilization measures, e.g. Base ballast resistors used. However, these sometimes considerably impair the electrical properties of the transistor cell.
  • a transistor cell in particular a power transistor cell, is provided from individual transistors, each with at least one separate electrical connection contact, the connection contacts
  • Individual transistors are each thermally conductively connected to at least one heat sink and these thermally conductive connections each have a predetermined thermal resistance.
  • the transistor cell according to the invention is characterized in that the thermal resistances of the thermally conductive connections are selected such that the temperature differences between all individual transistors of the transistor cell are less than 5% during operation.
  • the transistor cell according to the invention is based on the consideration that heat dissipation adapted to the temperature conditions during operation is provided for the individual transistors in the transistor cell.
  • the heat dissipation of the colder transistors (these are usually those at the edge of the cell) can be deliberately deteriorated so that they reach the same temperature as the warmer transistors (usually those in the middle of the cell). This can be achieved without significantly increasing the temperature of the hottest transistors.
  • the transistor cell according to the invention has the advantage that the temperature differences between the individual transistors are significantly reduced without their electrical properties being impaired.
  • those previously used have the advantage that the temperature differences between the individual transistors are significantly reduced without their electrical properties being impaired.
  • Stabilization measures such as base ballast resistances in the case of bipolar transistors, are designed to be less aggressive or are omitted entirely. In this way, good thermal properties and good electrical behavior are achieved at the same time.
  • the temperature differences between all individual transistors of the transistor cell during operation are less than 2%, preferably less than 1%.
  • connection contacts of the individual transistors are thermally conductively connected to the heat sink and to one another via an air bridge, preferably an electrically conductive air bridge.
  • all the transistors of the transistor cell are thus connected to the heat sink essentially via a single interconnected structure.
  • Transistors different thermal resistances are generated.
  • the air bridge has a substantially two-dimensional extent in a plane parallel to a semiconductor substrate in which the individual transistors are arranged.
  • an air bridge is thus used which not only extends substantially in the direction of a sequence of individual transistors aligned in a row, but which is also substantially expanded perpendicular to this direction in the plane of the substrate top.
  • such an air bridge can be made relatively thick and therefore good heat conductor and, on the other hand, it can be connected to the heat sink via additional thermal contacts on larger contact surfaces. Overall, this results in a significantly reduced thermal resistance for all individual transistors.
  • the air bridge has constrictions and / or cutouts, so that the thermal resistances of the thermal connections from predetermined individual transistors to the heat sink are greater than the thermal resistances of the thermal connections from the remaining individual transistors to the heat sink. Constrictions and / or cutouts in the
  • Airlift can be taken into account in a simple manner during the manufacture of the airlift, so that there is thus an inexpensive possibility of specifically influencing the thermal resistances for the individual transistors.
  • the air bridge comprises at least two thermally conductive layers. It is particularly preferred if the constrictions and / or recesses are formed in only one of the two layers.
  • the air bridge is connected to the heat sink via contact pillars. It is further preferred if predetermined contact pillars have a greater thermal resistance, so that the thermal resistances of the thermal connections from predetermined individual transistors to the heat sink are greater than the thermal resistances of the thermal connections of the remaining individual transistors to the heat sink. An essentially identical effect can also be achieved in that the contact posts are omitted or interrupted at predetermined points at which contact posts would be provided, if one wanted to generate the same thermal resistances as possible.
  • the heat sink is arranged in the semiconductor substrate in which the individual transistors are arranged.
  • the heat sink is arranged in a carrier which is connected to the semiconductor substrate in which the individual transistors are arranged. It is particularly preferred if the contact pillars, which are connected to the heat sink via the air bridge, are designed as bumps.
  • the individual transistors are bipolar transistors, in particular heterobipolar transistors, each having an emitter, a base, and a collector, with for each transistor at least one emitter finger as a connection contact of the emitter, a base finger as a connection contact of the base, or a collector contact as a connection contact of the Collector is formed and the emitter fingers, the base fingers or the collector contacts are thermally conductively connected to one another via an air bridge with the heat sink. It is particularly preferred if the air bridge is thermally conductively connected to the emitter fingers of the individual transistors.
  • FIG. 1 shows a cross section of the central area of a first embodiment of the transistor cell according to the invention
  • Fig. 2 shows a plan view of FIG. 1
  • FIG. 3 shows the edge area of a first embodiment of the transistor cell according to the invention
  • 4 is a plan view of the structure shown in FIG. 3,
  • FIG. 5 shows a further embodiment of the transistor cell according to the invention in a top view
  • Fig. 6 shows a further embodiment of the transistor cell according to the invention in a plan.
  • Fig. 7 shows a further embodiment of the transistor cell according to the invention in a plan
  • Fig. 8 is a section through the structure shown in Fig. 7, and
  • 9a, 9b the temperature distribution within a transistor cell according to the invention in comparison to a conventional transistor cell.
  • a thermally conductive and preferably also electrically conductive air bridge 1 connects the emitter fingers 5 applied as contacts on the emitters 2 to one another. In the case of an electrically conductive air bridge, a separate electrical connection of the emitter fingers 5 is omitted.
  • the air bridge 1 comprises an upper electroplating layer 1 a and a lower electroplating layer 1 b. On the base area 3 there are likewise finger-shaped connection contacts as base fingers 6. Collector contacts 7 are correspondingly applied to the collector area 4. According to the invention, there are no restrictions on the shape of the contacts compared to the configurations customary in conventional power transistor cells, apart from the fact that suitable mounting surfaces must be present for the air bridge.
  • Contact pillars 8 are also shown in Fig. 1.
  • the thermal and preferably also electrical connection between the air bridge 1 and the upper side of the semiconductor substrate 9 or emitter connection surfaces present on the upper side of the semiconductor substrate 9 is produced with these contact pillars.
  • the area in which the contact pillars are seated should preferably be as large as possible. It can take up the entire free chip area, except the areas for the base and collector connection areas.
  • Fig. 2 shows the arrangement of Fig. 1 in supervision.
  • the large-area airlift 1 is drawn in here with straight edges in the upward and downward direction in the plane of the drawing and with break lines to the left and right, which indicate a further expansion of the airlift 1.
  • the airlift continues to the left and right according to the number of individual transistors present.
  • the emitter fingers 5, the base fingers 6 and the collector contacts 7 and the contact pillars 8 are drawn in with dashed lines as hidden contours.
  • the base fingers 6 are electrically conductively connected to a base pad 12; the collector contacts 7 are electrically conductively connected to a collector connection surface 13.
  • the components shown are not all on the same level.
  • the transistor cell thus has an air bridge 1 which is parallel to a semiconductor substrate in one plane which the individual transistors are arranged has an essentially two-dimensional dimension.
  • the air bridge 1 uses both the emitter fingers 5 of the individual transistors provided as contacts of the emitters and the common emitter connection surface 11 as contact surfaces for the contact pillars of the air bridge.
  • the airlift is therefore seated on the emitter fingers 5, as can be seen in FIG. 1.
  • the contact pillars 8, 8a can be placed partly on the top 14 of the chip made of semiconductor material (contact pillars 8a in FIG. 2), partly on the emitter connection surface 11 (contact pillars 8 in FIG. 2).
  • the air bridge 1 and the contact pillars 8 are preferably electrically conductive, and the electrical connection of the emitter fingers 5 is effected via the contact pillars 8 seated on the emitter connection surface 11.
  • the common collector connection surface 13 is completely or partially spanned by the air bridge 1.
  • the air bridge 1 preferably also spans in whole or in part over the base pad 12, via which the base regions of the individual transistors are controlled. Also the
  • pads can be arranged and dimensioned as desired.
  • the top 14 of the chip and the emitter pad 11 thus each form one
  • the air bridge 1 represents a thermally conductive connection to the heat sinks, which has a predetermined thermal resistance.
  • Airlift is designed in the central area of the transistor cell so that the transistors in the central area of the Transistor cell essentially all have to overcome the same thermal resistance.
  • the individual transistors of the transistor cell in particular the transistor fingers, are arranged so close together that they heat each other up. As a consequence, the transistors at the edge of the cell are significantly colder than those in the middle.
  • FIGS. 1 and 2 have hitherto illustrated the central region of an embodiment of the transistor cell according to the invention
  • FIGS. 3 and 4 show the edge region of this embodiment of the transistor cell according to the invention.
  • the upper electroplating layer 1 a of the air bridge 1 has a cutout 20 above the outermost transistor of the transistor cell. Accordingly, the thermal connection between the outermost transistor and the heat sinks 11, 14 has a significantly increased thermal resistance, since the heat in the region of the recess 20 can only be transported by the lower electroplating layer 1b. In this way, the heat dissipation of the transistor at the edge of the cell, which is colder in a conventional construction, can be deliberately deteriorated, so that it reaches the same temperature as that in a conventional construction, hotter transistors in the center of the cell. Thermal resistances of the thermally conductive connections are chosen so that the temperature differences between all individual transistors of the transistor cell are less than 5% during operation.
  • FIGS. 5 and 6 each show a further embodiment of the transistor cell according to the invention in a top view, wherein in the embodiment shown in FIG. 5 the recess 20 in the upper electroplating layer 1 a is designed in a different way than in the embodiment shown in FIG. 4.
  • the recess 20 is provided in the two electroplating layers 1 a and 1 b. Again, the recess 20 is arranged so that the thermal resistance of the thermal connection from the outermost
  • FIG. 7 shows a further embodiment of the transistor cell according to the invention in a top view.
  • a first, extended contact pillar 8a and two further contact pillars 8b are provided, the two contact pillars 8b having a greater thermal resistance than the contact pillar 8a, so that the thermal resistances of the thermal connections from the outermost individual transistor to the
  • Heat sink 14 is greater than the thermal resistances of the thermal connections of the remaining individual transistors to the heat sink 14.
  • the different contact pillars are achieved by cutouts 21 in the lower electroplating layer 1b (FIG. 8).
  • FIGS. 9a and 9b show the temperature distribution within a transistor cell according to the invention (FIG. 9b) in comparison to a temperature distribution within a conventional transistor cell (FIG. 9a).
  • the temperature increase is shown along a section line through eight transistor fingers.
  • the transistor cell according to the invention has the advantage that the temperature differences between the individual transistors are significantly reduced without their electrical properties being impaired.

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Primary Cells (AREA)

Abstract

Die erfindungsgemässe Transistorzelle basiert auf der Überlegung, dass für die Einzeltransistoren in einer Transistorzelle eine an die Temperaturverhältnisse im Betrieb angepasste Wärmeableitung vorgesehen ist. So kann beispielsweise die Wärmeableitung der an sich kälteren Transistoren am Rand der Zelle gezielt verschlechtert werden, so dass sie die gleiche Temperatur erreichen wie die an sich wärmeren Transistorenin der Mitte der Zelle. Dies kann erreicht werden, ohne dass die Temperatur der heissesten Transistorenwesentlich erhöht wird.

Description

Beschreibung
Transistorzelle
Die vorliegende Erfindung betrifft eine Transistorzelle. Die vorliegende Erfindung betrifft insbesondere eine Leistungstransistorzelle (z.B. Heterobipolartransistor- Leistungszellen oder MMIC-Leistungszellen) , die durch Luftbrücken thermisch optimiert ist.
Zellen aus Transistoren, insbesondere aus Heterobipolartransistoren (HBT) , werden für viele Anwendungen im Mikro ellenbereich benötigt. Ein Einsatzgebiet ist beispielsweise die mobile Kommunikationstechnik. Die besonderen Vorteile der HBT und der HBT-MMIC (monolithic microwave integrated circuit) sind ihre Fähigkeit hohe Ströme mit hohen Stromdichten zu tragen. Dabei erzielen HBTs eine hohe Leistungsverstärkung und einen hohen Wirkungsgrad. Diese Vorzüge können jedoch aufgrund der schlechten thermischen Leitfähigkeit des Substratmateriales aus Halbleiter (z.B. Galliumarsenid (GaAs) ) häufig nicht genutzt werden.
Es ist daher erforderlich, für eine ausreichende Ableitung der in den Zellen entstehenden Wärme zu sorgen. Bisher wurden verschiedene Mittel eingesetzt, um für eine ausreichende Wärmeableitung zu sorgen. Die verwendeten Substrate können z.B. auf eine Dicke, die dem Abstand der Wärmequellen entspricht, reduziert beispielsweise gedünnt werden. Es können metallgefüllte, in die Rückseite des Substrates geätzte Wannen als Wärmesenken unterhalb der Transistoren verwendet werden. Es können von der Rückseite des Substrates zu den Anschlußkontaktflächen auf der Oberseite Durchbrüche (via holes) , die mit Gold beschichtet sind, zur Wärmeableitung verwendet werden. Die Transistoren können in einer sogenannten „Flip-chip"-Aufbautechnik montiert werden. Es ist auch möglich, die Transistoren von den Emitteranschlußflächen aus über Stützpfeiler („bumps") auf Wärmesenken zu montieren und die Kollektor- und Basisbereiche auf der Rückseite des Substrates anzuschließen. Für die elektrische Verbindung sind entsprechende Durchbrüche („via holes") vorhanden. Es ist außerdem möglich, die Halbleiterschichten des Transistors epitaktisch auf gut wärmeleitendes Substrat aufzuwachsen.
Eine Möglichkeit der direkten Wärmeableitung über die elektrischen Anschlüsse der Transistorbereiche ist durch die Verwendung von Luftbrücken gegeben. Derartige Luftbrücken sind aus elektrisch und thermisch leitfähigem Material, vorzugsweise einem geeigneten Metall, hergestellt und verbinden brückenartig die Kontakte der einzelnen Transistoren einer Zelle elektrisch und thermisch untereinander. Derartige Luftbrücken sind beispielsweise in den folgenden Veröffentlichungen beschrieben.
Liou et al.: "The Effect of Thermal Shunt on the Current Instability of Multiple-Emitter-Finger Heterojunction Bipolar Transistors", IEEE 1993 Bipolar Circuits and Technology Meeting, pp. 253 256, 1993; B. Bayraktaroglu et al . : "Very High-Power-Density CW Operation of GaAs/AlGaAs Microwave Heterojunction Bipolar Transistors", IFEE Electron Device Letters 14, 493 - 495 (1993), T. Miura et al . : "High Efficiency AlGaAs/GaAs Power HBTs at a Low Supply Voltage for Digital Cellular Phones", GaAs TC Symposium 1996 Dig., pp. 91-94, 1996; R. Anholt et al . : "Decoupled Electrical/Thermal Modeling of AlGaAs/GaAs Heterojunction Bipolar Transistors", IEEE GaAs IC Symposium Dig. 1996, pp. 167- 170, 1996. Bei diesen HBT werden jeweils die Emitterfinger mit einer Luftbrücke untereinander verbunden. Eine Verbindung der Kollektormetall-Anschlüsse der einzelnen HBT-Unterzellen über Luftbrücken ist z.B. beschrieben in der Veröffentlichung von H.-F. Chau et al . : "High-Power, High-Efficiency K-Band AlGaAs/GaAs Heterojunction Bipolar Transistors", IEEE GaAs IC Symposium 1996 Dig., pp. 95-98, 1996. Es können mehrere der beschriebenen Mittel kombiniert werden. Weiterhin ist eine derartige Luftbrücke in der deutschen Offenlegungsschrift DE 197 34 509 beschrieben.
Hierbei ist zu beachten, daß bei den üblicherweise verwendeten Leistungstransistorzellen die einzelnen Transistoren, insbesondere Transistorfinger, so dicht beieinander angeordnet sind, daß sie sich gegenseitig aufheizen. Als Konsequenz sind die Transistoren am Rand der Zelle deutlich kälter als die in der Mitte. Wärmere Transistoren, insbesondere wärmere Transistorfinger, weisen aber eine geringe Einsatzspannung auf und führen daher überproportional mehr Strom. Das ist problematisch, denn diese Inhomogenität resultiert in ungünstigen elektrischen Eigenschaften und vorzeitiger Alterung. Daher werden als Gegenmaßnahme vielfach Stabilisierungsmaßnahmen, z.B. Basisballastwiderstände, eingesetzt. Diese verschlechtern aber die elektrischen Eigenschaften der Transistorzelle teilweise beträchtlich.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Transistorzelle bereitzustellen, welche die genannten Schwierigkeiten vermindert bzw. gänzlich vermeidet. Es ist insbesondere die Aufgabe der vorliegenden Erfindung, eine Transistorzelle bereitzustellen, bei der die Temperaturunterschiede zwischen den einzelnen Transistoren deutlich reduziert sind, ohne daß dabei die elektrischen Eigenschaften der Transistoren verschlechtert werden.
Diese Aufgabe wird von der Transistorzelle gemäß dem unabhängigen Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen. Erfindungsgemäß wird eine Transistorzelle, insbesondere Leistungstransistorzelle, aus Einzeltransistoren mit je mindestens einem separaten elektrischen Anschlußkontakt bereitgestellt, wobei die Anschlußkontakte der
Einzeltransistoren jeweils thermisch leitend mit zumindest einer Wärmesenke verbunden sind und diese thermisch leitenden Verbindungen jeweils einen vorgegebenen thermischen Widerstand aufweisen. Die erfindungsgemäße Transistorzelle ist dadurch gekennzeichnet, daß die thermischen Widerstände der thermisch leitenden Verbindungen so gewählt sind, daß die Temperaturunterschiede zwischen allen Einzeltransistoren der Transistorzelle im Betrieb kleiner als 5% sind.
Die erfindungsgemäße Transistorzelle basiert auf der Überlegung, daß für die Einzeltransistoren in der Transistorzelle eine an die Temperaturverhältnisse im Betrieb angepaßte Wärmeableitung vorgesehen ist. So kann beispielsweise die Wärmeableitung der kälteren Transistoren (dies sind üblicherweise die am Rand der Zelle) gezielt verschlechtert werden, so daß sie die gleiche Temperatur erreichen wie die wärmeren Transistoren (üblicherweise die in der Mitte der Zelle) . Dies kann erreicht werden, ohne daß die Temperatur der heißesten Transistoren wesentlich erhöht wird.
Die erfindungsgemäße Transistorzelle besitzt den Vorteil, daß die Temperaturunterschiede zwischen den einzelnen Transistoren deutlich reduziert werden, ohne daß dabei ihre elektrischen Eigenschaften verschlechtert werden. Insbesondere können die bisher verwendeten
Stabilisierungsmaßnahmen, wie beispielsweise Basisballastwiderstände im Fall von Bipolartransistoren, weniger aggressiv ausgelegt bzw. ganz weggelassen werden. Auf diese Weise erzielt man gleichzeitig gute thermische Eigenschaften als auch ein gutes elektrisches Verhalten. Gemäß einer bevorzugten Ausführungsform sind die Temperaturunterschiede zwischen allen Einzeltransistoren der Transistorzelle im Betrieb kleiner als 2%, bevorzugt kleiner als 1%.
Weiterhin ist es bevorzugt, wenn die Anschlußkontakte der Einzeltransistoren mit der Wärmesenke und untereinander über eine Luftbrücke, bevorzugt eine elektrisch leitende Luftbrücke, thermisch leitend verbunden sind. Bei dieser Ausführungsform sind somit alle Transistoren der Transistorzelle im wesentlichen über eine einzige zusammenhänge Struktur mit der Wärmesenke verbunden. Dies hat den Vorteil, daß bereits über diese zusammenhänge Struktur ein Temperaturausgleich zwischen den Transistoren stattfinden kann. Dennoch wirkt auch eine einzige zusammenhänge Struktur aus dem Blickwinkel eines Einzeltransistor letztlich nur wie eine thermisch leitende Verbindung zwischen dem Transistor und der Wärmesenke, wobei diese thermische Verbindung einen bestimmten thermischen Widerstand aufweist. Durch gezielte Modifikationen der Luftbrücke können für unterschiedliche
Transistoren unterschiedliche thermische Widerstände erzeugt werden.
Dabei ist es insbesondere bevorzugt, wenn die Luftbrücke in einer Ebene parallel zu einem Halbleitersubstrat, in dem die Einzeltransistoren angeordnet sind, eine im wesentlichen zweidimensionale Ausdehnung aufweist . Bei dieser bevorzugten Ausführungsform der vorliegenden Erfindung wird somit eine Luftbrücke eingesetzt, die eine wesentliche Ausdehnung nicht nur in der Richtung einer Abfolge von in einer Reihe ausgerichteter Einzeltransistoren aufweist, sondern die auch senkrecht zu dieser Richtung in der Ebene der Substratoberseite wesentlich ausgedehnt ist. Eine solche Luftbrücke kann zum einen relativ dick und damit gut wärmeleitend hergestellt werden und zum anderen über zusätzliche thermische Kontakte auf größer dimensionierten Anschlußkontaktflächen mit der Wärmesenke verbunden sein. Somit ergibt sich insgesamt ein deutlich reduzierter thermischer Widerstand für alle Einzeltransistoren.
Gemäß einer weiteren bevorzugten Ausführungsform weist die Luftbrücke Einschnürungen und/oder Aussparungen auf, so daß die thermischen Widerstände der thermischen Verbindungen von vorgegebenen Einzeltransistoren zu der Wärmesenke größer sind als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke. Einschnürungen und/oder Aussparungen in der
Luftbrücke können während der Herstellung der Luftbrücke auf einfache Weise berücksichtigt werden, so daß sich somit eine kostengünstige Möglichkeit ergibt, die thermischen Widerstände für die einzelnen Transistoren gezielt zu beeinflussen.
Weiterhin ist es bevorzugt, wenn die Luftbrücke zumindest zwei thermisch leitende Schichten umfaßt. Dabei ist es insbesondere bevorzugt, wenn die Einschnürungen und/oder Aussparungen in nur einer der beiden Schichten ausgebildet sind.
Gemäß einer weiteren bevorzugten Ausführungsform ist die Luftbrücke über Kontaktpfeiler mit der Wärmesenke verbunden. Weiterhin ist es bevorzugt, wenn vorgegebene Kontaktpfeiler einen größeren thermischen Widerstand aufweisen, so daß die thermischen Widerstände der thermischen Verbindungen von vorgegebenen Einzeltransistoren zu der Wärmesenke größer sind als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke. Eine im wesentlichen gleiche Wirkung kann auch dadurch erzielt werden, daß an vorgegebenen Stellen, an denen Kontaktpfeiler vorgesehen wären, falls man möglichst gleiche thermische Widerstände erzeugen wollte, die Kontaktpfeiler weggelassen oder unterbrochen werden. Gemäß einer weiteren bevorzugten Ausführungsform ist die Wärmesenke in dem Halbleitersubstrat angeordnet, in dem die Einzeltransistoren angeordnet sind. Gemäß einer anderen bevorzugten Ausführungsform ist die Wärmesenke in einem Träger angeordnet, der mit dem Halbleitersubstrat, in dem die Einzeltransistoren angeordnet sind, verbunden ist. Dabei ist es insbesondere bevorzugt, wenn die Kontaktpfeiler, über die Luftbrücke mit der Wärmesenke verbunden ist, als Bumps ausgebildet sind.
Gemäß einer weiteren bevorzugten Ausführungsform sind die Einzeltransistoren Bipolartransistoren, insbesondere Heterobipolartransistoren, die jeweils einen Emitter, eine Basis, und einen Kollektor aufweisen, wobei für jeden Transistor mindestens ein Emitterfinger als Anschlußkontakt des Emitters, ein Basisfinger als Anschlußkontakt der Basis oder ein Kollektorkontakt als Anschlußkontakt des Kollektors ausgebildet ist und die Emitterfinger, die Basisfinger oder die Kollektorkontakte über eine Luftbrücke mit der Wärmesenke und untereinander thermisch leitend verbunden sind. Dabei ist es insbesondere bevorzugt, wenn die Luftbrücke mit den Emitterfingern der Einzeltransistoren thermisch leitend verbunden ist .
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Fig. 1 einen Querschnitt des zentralen Bereichs einer erste Ausführungsform der erfindungsgemäßen Transistorzelle,
Fig. 2 eine Aufsicht auf die Fig. 1 gezeigte
Struktur,
Fig. 3 den Randbereich einer erste Ausführungsform der erfindungsgemäßen Transistorzelle, Fig. 4 eine Aufsicht auf die Fig. 3 gezeigte Struktur,
Fig. 5 eine weitere Ausführungsform der erfindungsgemäßen Transistorzelle in einer Aufsicht,
Fig. 6 eine weitere Ausführungsform der erfindungsgemäßen Transistorzelle in einer Aufsicht.
Fig. 7 eine weitere Ausführungsform der erfindungsgemäßen Transistorzelle in einer Aufsicht
Fig. 8 ein Schnitt durch die in Fig. 7 gezeigte Struktur, und
Fig. 9a, 9b die Temperaturverteilung innerhalb einer erfindungsgemäßen Transistorzelle im Vergleich zu einer herkömmlichen Transistorzelle .
In Fig. 1 ist im Querschnitt und etwas schematisiert der zentrale Bereich einer aus mehreren Heterobipolartransistoren bestehende Leistungstransistorzelle dargestellt. Eine thermisch leitfähige und vorzugsweise auch elektrisch leitfähige Luftbrücke 1 verbindet die als Kontakte auf den Emittern 2 aufgebrachten Emitterfinger 5 miteinander. Im Fall einer elektrisch leitfähigen Luftbrücke entfällt ein gesonderter elektrischer Anschluß der Emitterfinger 5. Die Luftbrücke 1 umfaßt dabei eine obere Galvanikschicht la sowie eine untere Galvanikschicht Ib. Auf dem Basisbereich 3 befinden sich jeweils ebenfalls fingerförmig gestaltete Anschlußkontakte als Basisfinger 6. Auf dem Kollektorbereich 4 sind entsprechend Kollektorkontakte 7 aufgebracht. Für die Form der Kontakte ergeben sich erfindungsgemäß keine Einschränkungen gegenüber den bei herkömmlichen Leistungstransistorzellen üblichen Ausgestaltungen, abgesehen von dem Umstand, daß für die Luftbrücke geeignete Aufsetzflächen vorhanden sein müssen.
Hinter der Zeichenebene in Blickrichtung angeordnete
Kontaktpfeiler 8 sind ebenfalls in Fig. 1 eingezeichnet. Mit diesen Kontaktpfeilern wird die thermische und vorzugsweise auch elektrische Verbindung zwischen der Luftbrücke 1 und der Oberseite des Halbleitersubstrats 9 oder auf der Oberseite des Halbleitersubstrats 9 vorhandener Emitteranschlußflächen hergestellt. Die Fläche, in der die Kontaktpfeiler aufsitzen, sollte vorzugsweise möglichst groß sein. Sie kann die gesamte freie Chipfläche, ausgenommen die Flächen für die Basis- und Kollektoranschlußflächen, einnehmen.
Fig. 2 zeigt die Anordnung der Fig. 1 in Aufsicht. Es ist die großflächige Luftbrücke 1 hier eingezeichnet mit geradlinigen Berandungen in der Richtung nach oben und unten in der Zeichenebene und mit Bruchlinien links und rechts, die eine weitere Ausdehnung der Luftbrücke 1 andeuten. Die Luftbrücke setzt sich in diesem Beispiel nach links und rechts entsprechend der Anzahl vorhandener Einzeltransistoren fort. Als verdeckte Konturen sind gestrichelt die Emitterfinger 5, die Basisfinger 6 und die Kollektorkontakte 7 sowie die Kontaktpfeiler 8 eingezeichnet. Die Basisfinger 6 sind elektrisch leitend mit einer Basisanschlußfläche 12 verbunden; die Kollektorkontakte 7 sind elektrisch leitend mit einer Kollektoranschlußfläche 13 verbunden. Die eingezeichneten Bestandteile liegen nicht alle in derselben Ebene. Die Transistorzelle besitzt somit eine Luftbrücke 1, die in einer Ebene parallel zu einem Halbleitersubstrat, in dem die Einzeltransistoren angeordnet sind, eine im wesentlichen zweidimensionale Ausdehnung aufweist.
Die Luftbrücke 1 benutzt in dem dargestellten Ausführungsbeispiel sowohl die als Kontakte der Emitter vorgesehenen Emitterfinger 5 der Einzeltransistoren als auch die gemeinsame Emitteranschlußfläche 11 als Aufsetzflächen für die Kontaktpfeiler der Luftbrücke. Die Luftbrücke sitzt daher auf den Emitterfingern 5, wie in Fig. 1 erkennbar, auf. Die Kontaktpfeiler 8, 8a können teilweise auf der Oberseite 14 des Chips aus Halbleitermaterial (Kontaktpfeiler 8a in Fig. 2) , teilweise auf der Emitteranschlußfläche 11 (Kontaktpfeiler 8 in Fig. 2) aufgesetzt sein. Vorzugsweise sind die Luftbrücke 1 und die Kontaktpfeiler 8 elektrisch leitend, und der elektrische Anschluß der Emitterfinger 5 wird über die auf der Emitteranschlußfläche 11 aufsitzenden Kontaktpfeiler 8 bewirkt .
Die gemeinsame Kollektoranschlußfläche 13 wird ganz oder teilweise von der Luftbrücke 1 überspannt. In der
Kollektoranschlußfläche 13 wird der gesamte Kollektorstrom aus den Einzeltransitoren aufgesammelt. Die Luftbrücke 1 spannt sich vorzugsweise ebenfalls ganz oder teilweise über die Basisanschlußfläche 12, über welche die Basisbereiche der Einzeltransistoren angesteuert werden. Auch die
Anschlußflächen können im Prinzip beliebig angeordnet und dimensioniert sein.
Die Oberseite 14 des Chips sowie die Emitteranschlußfläche 11 bilden somit jeweils eine
Wärmesenke, die über die Luftbrücke 1 mit den Transistoren der Transistorzelle verbunden sind. Aus dem Blickwinkel der Einzeltransistoren stellt die Luftbrücke 1 jeweils eine thermisch leitenden Verbindung zu den Wärmesenken dar, die einen vorgegebenen thermischen Widerstand aufweist. Die
Luftbrücke ist dabei im zentralen Bereich der Transistorzelle so ausgebildet, daß die Transistoren im zentralen Bereich der Transistorzelle im wesentlichen alle den gleichen thermischen Widerstand überwinden müssen.
Dabei sind die einzelnen Transistoren der Transistorzelle, insbesondere die Transistorfinger, so dicht beieinander angeordnet, daß sie sich gegenseitig aufheizen. Als Konsequenz sind die Transistoren am Rand der Zelle deutlich kälter als die in der Mitte.
Während die Figuren 1 und 2 bisher den zentralen Bereich einer Ausführungsform der erfindungsgemäßen Transistorzelle veranschaulicht haben, zeigen die Figuren 3 und 4 den Randbereich dieser Ausführungsform der erfindungsgemäßen Transistorzelle .
Wie aus den Figuren 3 und 4 ersichtlich weist die obere Galvanikschicht la der Luftbrücke 1 über dem äußersten Transistor der Transistorzelle eine Aussparung 20 auf. Dementsprechend besitzt die thermische Verbindung zwischen dem äußersten Transistor und den Wärmesenken 11, 14 einen deutlich erhöhten thermischen Widerstand, da die Wärme im Bereich der Aussparung 20 nur von der unteren Galvanikschicht lb transportiert werden kann. So kann die Wärmeableitung des bei einem herkömmlichen Aufbau kälteren Transistors am Rand der Zelle gezielt verschlechtert werden, so daß er die gleiche Temperatur erreicht, wie die bei einem herkömmlichen Aufbau heißeren Transistoren in der Mitte der Zelle. Dabei sind thermischen Widerstände der thermisch leitenden Verbindungen so gewählt, daß die Temperaturunterschiede zwischen allen Einzeltransistoren der Transistorzelle im Betrieb kleiner als 5% sind.
Die Figuren 5 und 6 zeigen jeweils eine weitere Ausführungsform der erfindungsgemäßen Transistorzelle in einer Aufsicht, wobei bei der in Fig. 5 gezeigten Ausführungsform die Aussparung 20 in der oberen Galvanikschicht la auf eine andere Weise gestaltet ist als bei der in Fig. 4 gezeigten Ausführungsform. Bei der in Fig. 6 gezeigten Ausführungsform ist die Aussparung 20 in den beiden Galvanikschichten la und lb vorgesehen. Wiederum ist die Ausnehmung 20 so angeordnet, daß der thermische Widerstand der thermischen Verbindung von dem äußersten
Einzeltransistor zu den Wärmesenke 11, 14 größer ist als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke 11, 14. Dementsprechend wird eine deutlich höhere Homogenität in der Temperaturverteilung über die erfindungsgemäße Transistorzelle erreicht.
Fig. 7 zeigt eine weitere Ausführungsform der erfindungsgemäßen Transistorzelle in einer Aufsicht. Bei dieser Ausführungsform ist ein erster, ausgedehnter Kontaktpfeiler 8a und zwei weitere Kontaktpfeiler 8b vorgesehen, wobei die zwei Kontaktpfeiler 8b einen größeren thermischen Widerstand als der Kontaktpfeiler 8a aufweisen, so daß die thermischen Widerstände der thermischen Verbindungen von dem äußersten Einzeltransistor zu der
Wärmesenke 14 größer ist als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke 14. Bei dieser Ausführungsform der erfindungsgemäßen Transistorzelle werden die unterschiedlichen Kontaktpfeiler durch Aussparungen 21 in der unteren Galvanikschicht lb erreicht (Fig. 8) .
Die Figuren 9a und 9b zeigen die Temperaturverteilung innerhalb einer erfindungsgemäßen Transistorzelle (Fig. 9b) im Vergleich zu einer Temperaturverteilung innerhalb herkömmlichen Transistorzelle (Fig. 9a) . Dabei ist die Temperaturerhöhung entlang einer durch acht Transistorfinger führende Schnittlinie dargestellt. Die erfindungsgemäße Transistorzelle besitzt den Vorteil, daß die Temperaturunterschiede zwischen den einzelnen Transistoren deutlich reduziert werden, ohne daß dabei ihre elektrischen Eigenschaften verschlechtert werden.

Claims

Patentansprüche
1. Transistorzelle, insbesondere Leistungstransistorzelle, aus Einzeltransistoren mit je mindestens einem separaten elektrischen Anschlußkontakt (5, 6, 7), wobei die Anschlußkontakte (5, 6, 7) der Einzeltransistoren jeweils thermisch leitend mit zumindest einer Wärmesenke (11, 14) verbunden sind und diese thermisch leitenden Verbindungen (1) jeweils einen vorgegebenen thermischen Widerstand aufweisen, d a d u r c h g e k e n n z e i c h n e t , daß die thermischen Widerstände der thermisch leitenden Verbindungen (1) so gewählt sind, daß die Temperaturunterschiede zwischen allen Einzeltransistoren der Transistorzelle im Betrieb kleiner als 5% sind.
2. Transistorzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Temperaturunterschiede zwischen allen
Einzeltransistoren der Transistorzelle im Betrieb kleiner als 2%, bevorzugt kleiner als 1%, sind.
3. Transistorzelle nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Anschlußkontakte (5, 6, 7) der Einzeltransistoren mit der Wärmesenke (11, 14) und untereinander über eine Luftbrücke (1) , bevorzugt eine elektrisch leitende Luftbrücke (1) , thermisch leitend verbunden sind.
4. Transistorzelle nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Luftbrücke (1) in einer Ebene parallel zu einem Halbleitersubstrat (9) , in dem die Einzeltransistoren angeordnet sind, eine im wesentlichen zweidimensionale Ausdehnung aufweist.
5. Transistorzelle nach Anspruch 3 oder 4, d a d u r c h g e k e n n z e i c h n e t , daß die Luftbrücke (1) Einschnürungen und/oder Aussparungen (20, 21) aufweist, so daß die thermischen Widerstände der thermischen Verbindungen von vorgegebenen
Einzeltransistoren zu der Wärmesenke (11, 14) größer sind als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke (11, 14) .
6. Transistorzelle nach einem der Ansprüche 3 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Luftbrücke (1) zumindest zwei thermisch leitende Schichten (la, lb) umfaßt.
7. Transistorzelle nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Einschnürungen und/oder Aussparungen (20, 21) in nur einer der beiden Schichten (la, lb) ausgebildet sind.
8. Transistorzelle nach einem der Ansprüche 3 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Luftbrücke (1) über Kontaktpfeiler (8, 8a, 8b) mit der Wärmesenke (11, 14) verbunden ist.
9. Transistorzelle nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß vorgegebene Kontaktpfeiler (8, 8a, 8b) einen größeren thermischen Widerstand aufweisen, so daß die thermischen Widerstände der thermischen Verbindungen von vorgegebenen Einzeltransistoren zu der Wärmesenke (11, 14) größer sind als die thermischen Widerstände der thermischen Verbindungen der restlichen Einzeltransistoren zu der Wärmesenke (11, 14) .
10. Transistorzelle nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmesenke (11, 14) in dem Halbleitersubstrat (9) angeordnet ist, in dem die Einzeltransistoren angeordnet sind.
11. Transistorzelle nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmesenke (11, 14) in einem Träger angeordnet ist, der mit dem Halbleitersubstrat (9) , in dem die Einzeltransistoren angeordnet sind, verbunden ist.
12.Transistorzelle nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß die Kontaktpfeiler (8, 8a, 8b) , über die die Luftbrücke (1) mit der Wärmesenke (11, 14) verbunden ist, als Bumps ausgebildet sind.
13.Transistorzelle nach einem der Ansprüche 1 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß die Einzeltransistoren Bipolartransistoren, insbesondere Heterobipolartransistoren, sind, die jeweils einen Emitter (2) , eine Basis (3) , und einen Kollektor (4) aufweisen, wobei für jeden Transistor mindestens ein Emitterfinger
(5) als Anschlußkontakt des Emitters (2) , ein Basisfinger
(6) als Anschlußkontakt der Basis (3) oder ein Kollektorkontakt (79 als Anschlußkontakt des Kollektors (4) ausgebildet ist und die Emitterfinger (5) , die Basisfinger (6) oder die Kollektorkontakte (7) über eine Luftbrücke (1) mit der Wärmesenke (11, 14) und untereinander thermisch leitend verbunden sind.
14.Transistorzelle nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t , daß die Luftbrücke (1) mit den Emitterfingern (5) der Einzeltransistoren thermisch leitend verbunden ist .
PCT/EP2002/007306 2001-07-10 2002-07-02 Transistorzelle Ceased WO2003007371A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002336922A AU2002336922A1 (en) 2001-07-10 2002-07-02 Transistor cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10133362.5 2001-07-10
DE10133362A DE10133362A1 (de) 2001-07-10 2001-07-10 Transistorzelle

Publications (2)

Publication Number Publication Date
WO2003007371A2 true WO2003007371A2 (de) 2003-01-23
WO2003007371A3 WO2003007371A3 (de) 2003-09-18

Family

ID=7691195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/007306 Ceased WO2003007371A2 (de) 2001-07-10 2002-07-02 Transistorzelle

Country Status (3)

Country Link
AU (1) AU2002336922A1 (de)
DE (1) DE10133362A1 (de)
WO (1) WO2003007371A2 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
US5859447A (en) * 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
DE19734509C2 (de) * 1997-08-08 2002-11-07 Infineon Technologies Ag Leistungstransistorzelle
JP2001168094A (ja) * 1999-12-06 2001-06-22 Murata Mfg Co Ltd 配線構造、配線形成方法及び半導体装置

Also Published As

Publication number Publication date
DE10133362A1 (de) 2003-01-30
WO2003007371A3 (de) 2003-09-18
AU2002336922A1 (en) 2003-01-29

Similar Documents

Publication Publication Date Title
EP0750352B1 (de) Halbleiter-Bauelement-Konfiguration
DE69524052T2 (de) Entwurf für hochfrequente leistungstransistoren
DE69619604T2 (de) Halbleiter mit integriertem Kühler
DE102016107311B3 (de) Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
DE112018002547B4 (de) Schaltungsvorrichtung
DE3013196A1 (de) Halbleiteranordnung
DE102020126203A1 (de) Wechselstrom-festkörperschalter
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102018121208B4 (de) Diamantbasierte Wärmeverteilungssubstrate für Dies integrierter Schaltkreise
DE102022202898B4 (de) Leistungshalbleitermodul mit zwei gegenüberliegenden halb-brücken
DE19734509C2 (de) Leistungstransistorzelle
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE69213032T2 (de) Halbleiteranordnung zur Verbesserung der Hochfrequenzcharakteristiken und zur Vermeidung von Rissen im Chip
DE69716081T2 (de) Rf leistungsbauteil mit einem doppelten erdschluss
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand
DE102020128768A1 (de) Elektronische schaltung, halbleitermodul und halbleitervorrichtung
DE102020125371A1 (de) Package mit Pad, welches eine offene Aussparung hat
WO2003007371A2 (de) Transistorzelle
DE112021002921T5 (de) Halbleiterbauteil
DE69007351T2 (de) Thermisch optimierter parallelgeschalteter Transistor.
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE102021213782A1 (de) Leistungshalbleitermodul mit gegenüberliegenden schalterchips
DE69710615T2 (de) Gleichmässiger ballastwiderstand für einen thermisch ausgeglichenen radiofrequenz-leistungstransistor
DE102019216400B3 (de) Integrierter Schaltkreis

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP