DE112005000335T5

DE112005000335T5 - Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren

Info

Publication number: DE112005000335T5
Application number: DE112005000335T
Authority: DE
Inventors: Robert Altadena Beach; Paul Altadena Bridger
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2004-02-12
Filing date: 2005-02-14
Publication date: 2007-03-22
Also published as: US20050179096A1; WO2005079366A2; KR100797169B1; CN1965412B; WO2005079366A3; WO2005079366B1; KR20060112691A; CN1965412A; US8193612B2; JP2007527623A

Abstract

Halbleiterbauelement, aufweisend:
einen leitfähigen Bereich mit einer Leitfähigkeit;
einen anderen leitfähigen Bereich mit der einen Leitfähigkeit;
einen Basisbereich mit einer anderen Leitfähigkeit, der zwischen dem leitfähigen Bereich und dem anderen leitfähigen Bereich angeordnet ist;
eine Gate-Struktur benachbart zu dem Basisbereich;
einen ohmschen Kontakt, der mit einer Oberfläche des leitfähigen Bereichs ohmsch verbunden ist, wobei der ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in eine Richtung zeigt; und
einen anderen ohmschen Kontakt, der mit einer Oberfläche des anderen leitfähigen Bereichs ohmsch verbunden ist, wobei der andere ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in die eine Richtung zeigt;
wobei sich die Oberfläche des leitfähigen Bereichs auf einer ersten Ebene befindet und sich die Oberfläche des anderen leitfähigen Bereichs auf einer anderen Ebene befindet.

Description

VERWANDTE ANMELDUNG
Diese Anmeldung basiert auf und beansprucht den Nutzen der vorläufigen US-Patentanmeldung Nr. 60/544,629, die am 12. Februar 2004 mit der Bezeichnung COMPLEMENTARY NITRIDE TRANSISTORS VERTICAL AND COMMON DRAIN eingereicht wurde, für welche hiermit Priorität beansprucht wird und deren Offenbarung durch Bezugnahme aufgenommen wird.
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Halbleiterbauelemente und insbesondere Leistungshalbleiterbauelemente und Verfahren zur Herstellung von Leistungshalbleiterbauelementen.
HINTERGRUND DER ERFINDUNG
Effizienz ist ein wichtiger Parameter bei Leistungsanwendungen. Bei einer tragbaren elektronischen Vorrichtung, zum Beispiel tragbaren Computern, ermöglicht die Effizienz kommerziell wünschenswerte Merkmale wie eine kleinere Batterieverpackung und/oder eine I 7675/KK:PSC:ar längere Batterielebensdauer. Um die Effizienz der Leistungsversorgung in elektronischen Vorrichtungen zu verbessern, haben Entwickler von Leistungshalbleiterbauelementen danach gestrebt, die Stromtransportfähigkeit von Leistungshalbleiterbauelementen ohne die Erhöhung des Wertes für den Durchlasswiderstand desselben zu erhöhen, um den Leistungsverlust zu reduzieren und gleichzeitig zu ermöglichen, dass das Leistungsbauelement hohen Leistungsanforderungen entspricht.
Die Verbesserung der Stromtransportfähigkeit des Bauelements ist auch deshalb vorteilhaft, da sie die effiziente Benutzung des Halbleitermaterials ermöglicht, wodurch die Kosten desselben gesenkt werden.
Neben der Stromtransportfähigkeit können bestimmte strukturelle Merkmale die Materialnutzung verbessern. Zum Beispiel wird bei Leistungs-Halbleiterschaltbauelementen eine vertikale Gate-Ausführung bevorzugt, da sie die Zellengröße reduziert und somit den Materialverbrauch reduziert. Das heißt, sie ermöglicht eine größere Zellenanzahl pro Einheitsfläche des Materials, wodurch die Kosten des Leistungshalbleiterbauelements reduziert werden, ohne die Leistungsmerkmale zu schmälern.

Eine sehr gut bekannte vertikale Gate-Gestaltung ist eine grabenartige Leistungshalbleiter-Schaltbauelement (zum Beispiel ein Leistungs-MOSFET), bei dem sich das Gate innerhalb eines Grabens benachbart zu einem Basisbereich befindet. In solchen Bauelementen ist in der Regel ein elektrischer Leistungskontakt über einer Hauptoberfläche ausgebildet und ein anderer elektrischer Leistungskontakt ist über einer anderen gegenüberliegenden Hauptoberfläche ausgebildet. Folglich führt der Strompfad in solchen Bauelementen durch den Körper des Bauelements. Während solche Bauelemente die Leistung gut bewältigen, ist das Abführen von Wärme daraus oft eine Herausforderung im Hinblick auf die Gestaltung. Außerdem erfordert die Position der Leistungskontakte Abwägungen im Hinblick auf die Verpackung, welche Abwägungen die Herstellung kompliziert machen. Wenn zum Beispiel ein Leistungshalbleiterbauelement zwei gegenüberliegende Kontakte aufweist, sind oft mindestens zwei Schritte erforderlich, um die Leistungskontakte mit den elektrischen Leitungen der Verpackung zu verbinden. Es ist deshalb wünschenswert, dass sich alle Kontakte auf einer Oberfläche befinden. Solch eine Gestaltung ermöglicht eine elektrische Verbindung mit den relevanten elektrischen Kontakten auf einer Seite (was während des Verpackens in einem einzigen Schritt ausgeführt werden kann) und ermöglicht gleichzeitig, dass Wärme aus der anderen Seite durch einen Wärmestreuer, eine Wärmesenke oder dergleichen abgeführt wird.

Leistungshalbleiterbauelemente, welche Leistungskontakte auf einer Seite des Bauelementes und eine vertikal ausgerichtete Gate-Struktur aufweisen, sind bekannt. Solche Bauelemente weisen die oben beschriebenen Vorteile auf. Ein Nachteil bei solchen Bauelementen ist, dass der Strompfad von einem Kontakt in den Körper des Bauelementes, unter der Gate-Struktur und danach nach oben zu dem zweiten Leistungskontakt verlaufen muss. Der lange Strompfad trägt zu dem Durchlasswiderstand des Bauelements bei.

Es ist wünschenswert, ein Leistungshalbleiterbauelement bereitzustellen, welches nicht die Nachteile des Standes der Technik aufweist.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein Halbleiterbauelement gemäß der vorliegenden Erfindung weist auf einen leitfähigen Bereich mit einer Leitfähigkeit, einen anderen leitfähigen Bereich mit der einen Leitfähigkeit, einen Basisbereich mit einer anderen Leitfähigkeit, der zwischen dem leitfähigen Bereich und dem anderen leitfähigen Bereich angeordnet ist, eine Gate-Struktur benachbart zu dem Basisbereich, einen ohmschen Kontakt, der mit einer Oberfläche des leitfähigen Bereichs ohmsch verbunden ist, und einen anderen ohmschen Kontakt, der mit einer Oberfläche des anderen leitfähigen Bereichs ohmsch verbunden ist. Jeder ohmsche Kontakt weist eine Kontaktfläche zur elektrischen Verbindung durch Löten, Drahtbonden oder dergleichen mit einem externen Element auf. Beide Kontaktflächen zeigen in die gleiche Richtung, so dass die elektrische Verbindung mit dem Bauelement von der gleichen Seite des Bauelements erstellt werden kann.

Gemäß einem Aspekt der vorliegenden Erfindung sind die ohmschen Kontakte auf zwei unterschiedlichen Ebenen angeordnet. Das heißt, die ohmschen Kontakte sind nicht koplanar. Folglich wird der Strompfad zwischen den zwei Kontakten verkürzt und somit wird der Durchlasswiderstand des Bauelements im Vergleich zu bekannten Bauelementen verbessert.

Ein Bauelement gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ist ein Feldeffekttransistor, in dem der leitfähige Bereich ein Source-Bereich und der andere leitfähige Bereich ein Drain-Bereich ist. In der bevorzugten Ausführungsform bestehen der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich aus einem III-Nitrid-Halbleiter wie zum Beispiel GaN. Die Verwendung eines III-Nitrid-Materials wie GaN ist insofern wünschenswert, als solche Materialien hohe Durchbruchsspannungseigenschaften und eine hohe Stromtransportfähigkeit aufweisen.

In einem Bauelement gemäß einer anderen Ausführungsform der vorliegenden Erfindung weisen der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich einen Halbleiter auf, wobei ein anderer leitfähiger Körper, der aus einem anderen Halbleiter gebildet ist, zwischen der Gate-Struktur und der Basis angeordnet ist, um die Mobilität zu verbessern. In der bevorzugten Ausführungsform besteht der andere Halbleiter aus AlGaN.

Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein komplementäres Halbleiterbauelement ein Substrat, ein erstes Halbleiterbauelement und ein zweites Halbleiterbauelement auf, die beide auf dem Substrat angeordnet sind. Das erste Halbleiterbauelement und das zweite Halbleiterbauelement weisen jeweils auf:
einen leitfähigen Bereich;
einen anderen leitfähigen Bereich;
einen Basisbereich mit einer Leitfähigkeit, die der Leitfähigkeit des leitfähigen Bereichs und des anderen leitfähigen Bereichs entgegengesetzt ist, der zwischen dem leitfähigen Bereich und dem anderen leitfähigen Bereich angeordnet ist;
eine Gate-Struktur benachbart zu dem Basisbereich;
einen ohmschen Kontakt, der mit einer Oberfläche des leitfähigen Bereichs ohmsch verbunden ist, wobei der ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche in eine Richtung zeigt; und
einen anderen ohmschen Kontakt, der mit einer Oberfläche des anderen leitfähigen Bereichs ohmsch verbunden ist, wobei der andere ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche der Richtung gegenübersteht, in welcher sich die Oberfläche des leitfähigen Bereichs auf einer ersten Ebene und die Oberfläche des anderen leitfähigen Bereichs auf einer anderen Ebene befindet; und wobei der leitfähige Bereich und der andere leitfähige Bereich des ersten Bauelementes eine Leitfähigkeit aufweisen und der leitfähige Bereich und der andere leitfähige Bereich des zweiten Bauelementes eine andere Leitfähigkeit aufweisen.

In der bevorzugten Ausführungsform sind das erste Halbleiterbauelement und das zweite Halbleiterbauelement Feldeffekttransistoren, wobei der leitfähige Bereich in jedem Halbleiterbauelement ein Source-Bereich ist und der andere leitfähige Bereich in jedem Halbleiterbauelement ein Drain-Bereich ist. In der bevorzugten Ausführungsform bestehen der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich in jedem Halbleiterbauelement aus einem III-Nitrid-Halbleiter wie zum Beispiel GaN.

Ein Verfahren zur Herstellung eines Bauelements gemäß der vorliegenden Erfindung weist das Bereitstellen eines Halbleiterkörpers mit einer Stapelung von leitfähigen Halbleiterschichten mit unterschiedlichen Leitfähigkeitsarten auf, das Bilden einer ersten Öffnung mit einer ersten Breite in dem Halbleiterkörper, wobei die Öffnung mindestens durch eine leitfähige Halbleiterschicht verläuft und an mindestens einer anderen Halbleiterschicht endet, das Bilden einer zweiten Öffnung mit einer zweiten Breite in dem Halbleiterkörper, wobei die Öffnung mindestens durch die andere leitfähige Halbleiterschicht verläuft, wobei die zweite Breiter schmaler ist als die erste Breite, wodurch ein Abschnitt der anderen leitfähigen Halbleiterschicht freigelegt wird, das Bilden eines ersten ohmschen Kontakts auf dem freiliegenden Abschnitt der anderen leitfähigen Halbleiterschicht, das Bilden eines zweiten Kontaktes auf einer leitfähigen Halbleiterschicht, welche nicht die andere leitfähige Halbleiterschicht ist, wobei der erste Kontakt und der zweite Kontakt auf unterschiedlichen Ebenen angeordnet sind, jedoch in die gleiche Richtung zeigen.

Vorteilhafterweise ermöglicht ein Verfahren gemäß der vorliegenden Erfindung die Herstellung von bipolaren PNP- oder NPN-Transistoren oder N-Kanal- oder P-Kanal-FETS auf dem gleichen Chip. Das heißt, es ermöglicht die Herstellung von komplementären integrierten Bauelementen, die in der vertikalen sowie in der seitlichen Richtung voneinander versetzt werden können.

Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der vorliegenden Beschreibung der Erfindung ersichtlich, welche sich auf die beiliegenden Zeichnungen bezieht.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 stellt eine Querschnittsansicht eines Abschnitts eines Bauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung dar.
2A bis G erläutern die Schritte in einem Verfahren zur Herstellung eines Bauelements gemäß der vorliegenden Erfindung.
3 stellt eine Querschnittsansicht eines Abschnitts eines Bauelements gemäß der zweiten Ausführungsform der vorliegenden Erfindung dar.
4 stellt eine Querschnittsansicht eines Abschnitts eines Bauelements gemäß der dritten Ausführungsform der vorliegenden Erfindung dar.
5 stellt eine Querschnittsansicht eines Abschnitts eines Bauelements gemäß der vierten Ausführungsform der vorliegenden Erfindung dar.
6 stellt eine Querschnittsansicht eines Abschnitts eines Bauelements gemäß der fünften Ausführungsform der vorliegenden Erfindung dar.
DETAILLIERTE BESCHREIBUNG DER FIGUREN
Mit Bezug zunächst auf 1 weist ein komplementäres Bauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung das Substrat 10, einen ersten Feldeffekttransistor 12, der auf einem ersten Abschnitt einer ersten Hauptoberfläche des Substrats 10 ausgebildet ist, und einen zweiten Feldeffekttransistor 14 auf, der auf einem zweiten Abschnitt der ersten Hauptoberfläche des Substrats 10 ausgebildet ist. In einem Bauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung sind der erste Feldeffekttransistor 12 und der zweite Feldeffekttransistor 14 physikalisch und elektrisch durch die Öffnung 16 voneinander isoliert.
Gemäß einem Aspekt der vorliegenden Erfindung basiert der erste Feldeffekttransistor 12 auf einem III-Nitrid-Halbleiter. In der bevorzugten Ausführungsform ist das III-Nitrid-Material, das zum Bilden des ersten Feldeffekttransistors 12 benutzt wird, GaN. Insbesondere weist der erste Feldeffekttransistor 12 einen ersten leitfähigen Bereich 18, der aus N+ GaN zusammengesetzt ist, einen zweiten leitfähigen Bereich 20, der aus N– GaN zusammengesetzt ist, einen Basisbereich 22, der aus P+ GaN zusammengesetzt ist, und einen dritten leitfähigen Bereich 24 auf, der aus N+ GaN zusammengesetzt ist. Der erste leitfähige Bereich 18 ist der Drain-Bereich, der zweite leitfähige Bereich 20 ist der Driftbereich und der dritte leitfähige Bereich 24 ist der Source-Bereich des ersten Feldeffekttransistors 12. Der erste Feldeffekttransistor 12 weist ferner einen ersten ohmschen Kontakt 26, das heißt, den Drain-Kontakt, der mit dem ersten leitfähigen Bereich 18 ohmsch verbunden ist, einen zweiten ohmschen Kontakt 28, das heißt, den Source-Kontakt, der mit dem vierten leitfähigen Bereich 24 ohmsch verbunden ist, und eine Gate-Struktur 30 auf. Die Gate-Struktur 30 weist die Gate-Elektrode 32 und die Gate-Isolierung 34 auf, die zwischen der Gate-Elektrode 32 und dem Basisbereich 22 eingefügt ist. Die Gate-Elektrode 32 ist mit dem Gate-Kontakt 36 elektrisch verbunden.
In der bevorzugten Ausführungsform der vorliegenden Erfindung ist die Gate-Isolierung 34 aus SiN, Al₂O₃, HfO, MgO oder SiO₂ zusammengesetzt, die ohmschen Kontakte 26, 28 können zum Beispiel aus Ti, Al, Ni, Au oder jeder beliebigen Metallstapelung wie einer TiAl-Stapelung zusammengesetzt sein, der Gate-Kontakt 36 kann aus jedem geeigneten leitfähigen Material wie TiW oder NiAu zusammengesetzt sein und die Gate-Elektrode 32 kann aus jedem beliebigen geeigneten Leiter zusammengesetzt sein.
Gemäß dem ersten Aspekt der vorliegenden Erfindung weisen der erste ohmsche Kontakt 26 und der zweite ohmsche Kontakt 28 jeweils eine Oberfläche 26A, 26B auf, die zur externen elektrischen Verbindung eingerichtet sind, das heißt, durch Löten, Drahtbonden oder dergleichen. Beide Oberflächen 26A und 26B zeigen in die gleiche Richtung, sind jedoch auf unterschiedlichen Ebenen angeordnet und daher nicht koplanar. Folglich befinden sich alle Kontakte 26, 28, 36 des Bauelements auf einer Seite des Bauelements, jedoch wird der Strompfad zwischen dem ersten ohmschen Kontakt 26 und dem zweiten ohmschen Kontakt 28 reduziert, wodurch der Durchlasswiderstand des Bauelements verbessert wird.
Der zweite Feldeffekttransistor 14 weist einen ersten leitfähigen Bereich 38, der aus P+ GaN zusammengesetzt ist, einen zweiten leitfähigen Bereich 40, der aus P– GaN zusammengesetzt ist, einen Basisbereich 42, der aus N+ GaN zusammengesetzt ist, und einen dritten leitfähigen Bereich 44 auf, der aus P+ GaN zusammengesetzt ist. Der erste leitfähige Bereich 38 ist der Drain-Bereich, der zweite leitfähige Bereich 40 ist der Driftbereich und der dritte leitfähige Bereich 44 ist der Source-Bereich des zweiten Feldeffekttransistors 14. Der zweite Feldeffekttransistor weist ferner einen ersten ohmschen Kontakt 46, das heißt, den Drain-Kontakt, einen zweiten ohmschen Kontakt 48, das heißt, den Source-Kontakt, und eine Gate-Struktur 50 auf. Die Gate-Struktur 50 weist die Gate-Elektrode 52 und die Gate-Isolierung 54 auf, die zwischen der Gate-Elektrode 52 und dem Basis-Bereich 42 eingefügt ist. Der zweite Feldeffekttransistor 14 weist ferner den Gate-Kontakt 56 auf, der mit der Gate-Elektrode 52 elektrisch verbunden ist.
Wie aus der obigen Beschreibung ohne weiteres ersichtlich ist, sind der erste Feldeffekttransistor 12 und der zweite Feldeffekttransistor 14 insofern komplementäre Bauelemente, als jeder Bereich in einem bezüglich eines entsprechenden Bereichs in dem anderen eine entgegengesetzte Leitfähigkeit aufweist. Folglich weist der erste Feldeffekttransistor 12 einen P-artigen Basisbereich auf und ist deshalb ein N-Kanal- Bauelement, während der zweite Feldeffekttransistor 14 einen N-artigen Basisbereich aufweist und deshalb ein P-Kanal-Bauelement ist.
Um ein Bauelement gemäß der vorliegenden Erfindung herzustellen, wird ein Chip 58 bereitgestellt, welcher das Substrat 10 und einen Stapel 60 leitfähiger GaN-Schichten aufweist. Genauer weist der Stapel 60 eine erste N+ GaN-Schicht 62, die sich auf einer ersten Hauptoberfläche des Substrats 10 befindet, eine N– GaN-Schicht 64, eine erste P+ GaN-Schicht 66, eine zweite N+ GaN-Schicht 68, eine P– GaN-Schicht 70 und eine zweite P+ GaN-Schicht 72 auf. Das Substrat 10 kann aus jedem beliebigen bekannten Substratmaterial wie Saphir, SiC oder Si zusammengesetzt sein und die GaN-Schichten 62 bis 72 können epitaxial übereinander geformt sein, um den Stapel 60 auf jede beliebige bekannte Art und Weise zu bilden.
Mit Bezug auf 2A werden in einem ersten Schritt ein Abschnitt der zweiten P+ GaN-Schicht 72 und ein Abschnitt der P– GaN-Schicht 70 entfernt und eine zweite N+ GaN-Schicht 68 freigelegt. Als Nächstes wird ein Abschnitt der zweiten N+ GaN-Schicht 68 entfernt und eine erste P+ GaN-Schicht 66 freigelegt, wobei ein erster Abschnitt der zweiten N+ GaN-Schicht 68 unterhalb der P– GaN-Schicht 70 belassen wird und ein anderer Abschnitt von N+ GaN 68 von dem ersten Abschnitt beabstandet wird, wie in 2C zu sehen ist. Das heißt, ein Abschnitt der zweiten N+ GaN-Schicht 68 wird entfernt, um eine Öffnung 74 zwischen einem Abschnitt 68A davon und einem anderen Abschnitt 68B davon zu bilden.
Mit Bezug auf 2D wird ein Abschnitt der ersten P+ GaN-Schicht 66 und ein Abschnitt der N– GaN-Schicht 64 entfernt, wodurch eine Öffnung 76 zwischen dem ersten Abschnitt 66A und dem zweiten Abschnitt 66B der ersten P+ GaN-Schicht und dem ersten Abschnitt 64A und dem zweiten Abschnitt 64B der N– GaN-Schicht gebildet wird. Die Öffnung 76 weist eine Breite auf, die kleiner ist als die Breite der Öffnung 74, wodurch der erste Abschnitt 66A der ersten P+ GaN-Schicht 66 eine freiliegende Oberfläche 78 aufweist.
Mit Bezug auf 2E wird ein Abschnitt der ersten N+ GaN-Schicht 62 entfernt, um eine Öffnung 80 zwischen dem ersten Abschnitt 62A und dem zweiten Abschnitt 62B der ersten N+ GaN-Schicht zu bilden. Die Öffnung 80 weist eine Breite auf, die kleiner ist als die Breite der Öffnung 76, wodurch eine Oberfläche 82 des zweiten Abschnitts 62B der N+ GaN-Schicht durch die Öffnung 76 freigelegt wird.
Mit Bezug auf 2F ist der erste ohmsche Kontakt 26 auf der Oberfläche 82 des zweiten Abschnitts 62B der ersten N+ GaN-Schicht ausgebildet und der zweite ohmsche Kontakt 28 ist auf dem zweiten Abschnitt 68B der zweiten N+ GaN-Schicht ausgebildet und wird dann spannungsfrei geglüht.
Mit Bezug auf 2G ist der erste Kontakt 46 des zweiten Feldeffekttransistors 14 über der Oberfläche 78 des ersten Abschnitts 66A der ersten P+ GaN-Schicht ausgebildet und der zweite Kontakt ohmsche Kontakt 50 ist über der zweiten P+ GaN-Schicht ausgebildet. Danach werden der erste Kontakt 46 und der zweite Kontakt 50 spannungsfrei geglüht. Als Nächstes werden die Gate-Struktur 30 und die Gate-Struktur 50 gebildet, um ein Bauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erhalten, wie in 1 zu sehen ist. Um die Beziehung zwischen der in 2G dargestellten Struktur vor Vollendung des Prozesses und das endgültige Bauelement zu veranschaulichen, ist jeder Bereich in 2G auch mit einer Zahl für einen entsprechenden Bereich in dem endgültigen Bauelement nummeriert, wie in 1 dargestellt.
In einem Verfahren gemäß der vorliegenden Erfindung wird ein Halbleiterkörper, der mehrere leitfähige Halbleiterschichten von unterschiedlicher Leitfähigkeit aufweist, in aufeinander folgenden Schritten geätzt, um Öffnungen mit variierenden Breiten zu bilden, um die Bildung von ohmschen Kontakten auf unterschiedlichen Ebenen zu ermöglichen.
Mit Bezug auf 3 weist ein Bauelement gemäß der zweiten Ausführungsform der vorliegenden Erfindung ferner eine Halbleiterschicht 84 auf, die aus einem III-Nitrid-Material zusammengesetzt ist und zwischen jeder Gate-Struktur 30, 50 und einem benachbarten Halbleiterstapel ausgebildet ist. Folglich ist die Halbleiterschicht 84 zwischen der Gate-Struktur 30 und dem Stapel angeordnet, der die zweite leitfähige Schicht 20, die Basisschicht 22, einen dritten leitfähigen Bereich 24 des ersten Bauelements 12 und eine andere Halbleiterschicht 84 aufweist, die zwischen der Gate-Struktur 50 und dem Stapel eingefügt ist, der den Basisbereich 42, den zweiten leitfähigen Bereich 40 und den ersten leitfähigen Bereich 38 des zweiten Bauelements 14 aufweist. Die Halbleiterschicht 84 erstreckt sich ferner über die oberste Halbleiterschicht 24, 28 in jedem Halbleiterstapel.
Die Halbleiterschicht 84 ist vorzugsweise aus einem III-Nitrid-Material zusammengesetzt, das einen höheren Bandabstand aufweist als das Material, auf dem sie ausgebildet wird. In der bevorzugten Ausführungsform ist die Halbleiterschicht 84 aus AlGaN zusammengesetzt. Die Aufnahme der Halbleiterschicht 84 verbessert die Mobilität.
Um ein Bauelement gemäß der zweiten Ausführungsform der vorliegenden Erfindung herzustellen, wird mit Hilfe eines epitaxialen Verfahrens oder dergleichen eine AlGaN-Schicht über der Struktur gebildet, die in 2E dargestellt ist. Danach werden Abschnitte des AlGaNs von den Oberflächen 78, 82 und dem Boden und den Seitenwänden der Öffnung 80 entfernt. Vorzugsweise werden in dem gleichen Schritt Öffnungen in der AlGaN-Schicht über dem ersten leitfähigen Bereich des ersten Feldeffekttransistors 12 und dem dritten leitfähigen Bereich 38 des zweiten Feldeffekttransistors 14 gebildet, um jeweils den ohmschen Kontakt 28 und den ohmschen Kontakt 46 aufzunehmen.
Mit Bezug auf 4 erstreckt sich der Gate-Kontakt 36 in einem Bauelement gemäß der dritten Ausführungsform der vorliegenden Erfindung über den dritten leitfähigen Bereich 24 des zweiten Feldeffekttransistors 12. Um den Gate-Kontakt 36 von dem dritten leitfähigen Bereich 24 zu isolieren, erstreckt sich die Isolierung 34 über den dritten leitfähigen Bereich 24 unter dem Gate-Kontakt 36. Außerdem wird die Gate-Struktur 50 des zweiten Feldeffekttransistors 14 bezüglich der Dicke derart verringert, dass sie nur etwas dicker als der Basisbereich 42 des zweiten Feldeffekttransistors 14, jedoch nicht dick genug ist, um den ersten leitfähigen Bereich 38 zu erreichen. Ferner erstrecken sich der ohmsche Kontakt 26 und der ohmsche Kontakt 46 über den Boden der Öffnung 80 und sind zueinander verkürzt, wodurch die Öffnung 80 vorzugsweise gefüllt wird.
Mit Bezug auf 5 ist in einem Bauelement gemäß der vierten Ausführungsform der vorliegenden Erfindung eine Halbleiterschicht 84 über den gleichen Flächen ausgebildet wie diejenigen in einem Bauelement gemäß der zweiten Ausführungsform. Die Halbleiterschicht 84 ist vorzugsweise aus einem III-Nitrid-Material mit einem höheren Bandabstand zusammengesetzt als das Material, auf dem sie ausgebildet wird. In der bevorzugten Ausführungsform der vorliegenden Erfindung ist die Halbleiterschicht 84 aus AlGaN zusammengesetzt. In jeder anderen Hinsicht ist ein Bauelement gemäß der vierten Ausführungsform der vorliegenden Erfindung die gleiche wie ein Bauelement gemäß der dritten Ausführungsform.
Mit Bezug auf 6 existiert in einem Bauelement gemäß der fünften Ausführungsform eine Öffnung 86 zwischen dem ohmschen Kontakt 26 und der Gate-Struktur 30. Außerdem ist der ohmsche Kontakt 28 direkt auf der Halbleiterschicht 84 ausgebildet und stattdessen nicht direkt ausgebildet auf und verbunden mit dem dritten leitfähigen Bereich 24. In jeder anderen Hinsicht ist ein Bauelement gemäß der fünften Ausführungsform der vorliegenden Erfindung das gleiche wie ein Bauelement gemäß der vierten Ausführungsform.
Man muss beachten, dass 1 und 3 bis 6 Querschnittsansichten eines Abschnitts eines Bauelements gemäß der vorliegenden Erfindung darstellen. Genauer sind die Querschnittsansichten entlang des Körpers einer repräsentativen Zelle in einem Bauelement gemäß der vorliegenden Erfindung erstellt worden. In einem Bauelement gemäß der vorliegenden Erfindung können die Zellen auch eine Vielzahl von Geometrien aufweisen, welche nicht winkelförmige Geometrien wie kreisförmige, ovale oder vielseitige Geometrien aufweisen, einschließlich viereckige, rechteckige, sechseckige und dergleichen.
Obwohl die vorliegende Erfindung in Verbindung mit bestimmten Ausführungsformen davon beschrieben worden ist, werden für den Fachmann viele andere Variationen und Modifikationen und andere Anwendungen ersichtlich. Aus diesem Grund wird bevorzugt, dass die vorliegende Erfindung nicht durch die spezifische Offenbarung hierin eingeschränkt wird, sondern nur durch die angehängten Ansprüche.
Zusammenfassung
Ein Halbleiterbauelement und ein Verfahren zur Herstellung des Bauelementwerden offenbart, wobei das Halbleiterbauelement ohmsche Kontakte auf unterschiedlichen Ebenen aufweist und das Verfahren zur Herstellung des Bauelementsdas Ätzen eines Halbleiterstapels aus Halbleiterschichten mit unterschiedlicher Leitfähigkeit in aufeinander folgenden Schritten aufweist, um eine erste Öffnung mit einer ersten Breite in einer ersten Halbleiterschicht zu bilden, um eine andere Halbleiterschicht freizulegen, und dann eine zweite Öffnung mit einer schmaleren Breite in der anderen Schicht zu bilden, wodurch ein Abschnitt der anderen Schicht zur Aufnahme eines ohmschen Kontaktes freigelegt bleibt.

Claims

Halbleiterbauelement, aufweisend: einen leitfähigen Bereich mit einer Leitfähigkeit; einen anderen leitfähigen Bereich mit der einen Leitfähigkeit; einen Basisbereich mit einer anderen Leitfähigkeit, der zwischen dem leitfähigen Bereich und dem anderen leitfähigen Bereich angeordnet ist; eine Gate-Struktur benachbart zu dem Basisbereich; einen ohmschen Kontakt, der mit einer Oberfläche des leitfähigen Bereichs ohmsch verbunden ist, wobei der ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in eine Richtung zeigt; und einen anderen ohmschen Kontakt, der mit einer Oberfläche des anderen leitfähigen Bereichs ohmsch verbunden ist, wobei der andere ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in die eine Richtung zeigt; wobei sich die Oberfläche des leitfähigen Bereichs auf einer ersten Ebene befindet und sich die Oberfläche des anderen leitfähigen Bereichs auf einer anderen Ebene befindet.
Halbleiterbauelement nach Anspruch 1, wobei der leitfähige Bereich ein Source-Bereich ist und der andere leitfähige Bereich ein Drain-Bereich ist.
Halbleiterbauelement nach Anspruch 1, wobei der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich aus einem III-Nitrid-Halbleiter bestehen.
Halbleiterbauelement nach Anspruch 3, wobei der III-Nitrid-Halbleiter GaN ist.
Halbleiterbauelement nach Anspruch 1, wobei die Gate-Struktur und der andere ohmsche Kontakt auf der gleichen Ebene angeordnet sind.
Halbleiterbauelement nach Anspruch 1, die ferner ein Substrat aufweist, das entweder aus Saphir, Si oder SiC besteht.
Halbleiterbauelement nach Anspruch 1, wobei der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich aus einem Halbleiter bestehen, und ferner aufweisend einen anderen leitfähigen Körper, der aus einem anderen Halbleiter gebildet ist, der sich von dem Halbleiter unterscheidet, der zwischen der Gate-Struktur und der Basis eingefügt ist, um die Mobilität zu verbessern.
Halbleiterbauelement nach Anspruch 7, wobei der andere Halbleiter aus AlGaN besteht.
Komplementäres Halbleiterbauelement, aufweisend: ein Substrat; ein erstes Halbleiterbauelement auf dem Substrat; ein zweites Halbleiterbauelement auf dem Substrat; wobei das erste Halbleiterbauelement und das zweite Halbleiterbauelement jeweils aufweisen: einen leitfähigen Bereich; einen anderen leitfähigen Bereich; einen Basisbereich mit einer Leitfähigkeit, die derjenigen des leitfähigen Bereichs und des anderen leitfähigen Bereichs entgegengesetzt ist, der zwischen dem leitfähigen Bereich und dem anderen leitfähigen Bereich angeordnet ist; eine Gate-Struktur benachbart zu dem Basisbereich; einen ohmschen Kontakt, der mit einer Oberfläche des leitfähigen Bereichs ohmsch verbunden ist, wobei der ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in eine Richtung zeigt; und einen anderen ohmschen Kontakt, der mit einer Oberfläche des anderen leitfähigen Bereichs ohmsch verbunden ist, wobei der andere ohmsche Kontakt eine Fläche zur elektrischen Verbindung aufweist, welche Fläche in die eine Richtung zeigt; wobei sich die Oberfläche des leitfähigen Bereichs auf einer ersten Ebene befindet und sich die Oberfläche des anderen leitfähigen Bereichs auf einer anderen Ebene befindet; und wobei der leitfähige Bereich und der andere leitfähige Bereich des ersten Bauelements eine Leitfähigkeit aufweisen und der leitfähige Bereich und der andere leitfähige Bereich des zweiten Bauelements eine andere Leitfähigkeit aufweisen.
Halbleiterbauelement nach Anspruch 9, wobei der leitfähige Bereich in jedem Halbleiterbauelement ein Source-Bereich und der andere leitfähige Bereich in jedem Halbleiterbauelement ein Drain-Bereich ist.
Halbleiterbauelement nach Anspruch 9, wobei der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich in jedem Halbleiterbauelement aus einem III-Nitrid-Halbleiter bestehen.
Halbleiterbauelement nach Anspruch 11, wobei der III-Nitrid-Halbleiter GaN ist.
Halbleiterbauelement nach Anspruch 9, wobei die Gate-Struktur und der andere ohmsche Kontakt auf der gleichen Ebene angeordnet sind.
Halbleiterbauelement nach Anspruch 9, wobei das Substrat entweder aus Saphir, Si oder SiC besteht.
Halbleiterbauelement nach Anspruch 9, wobei in jedem Halbleiterbauelement der leitfähige Bereich, der andere leitfähige Bereich und der Basisbereich aus einem Halbleiter bestehen, ferner aufweisend einen anderen leitfähigen Körper, der aus einem anderen Halbleiter gebildet ist, der sich von dem Halbleiter unterscheidet, der zwischen der Gate-Struktur und der Basis eingefügt ist, um die Mobilität zu verbessern.
Halbleiterbauelement nach Anspruch 15, wobei der andere Halbleiter aus AlGaN besteht.
Verfahren zum Bilden eines Halbleiterbauelements, aufweisend: Bereitstellen eines Halbleiterkörpers, der mehrere Schichten aus leitfähigem Halbleitermaterial aufweist, wobei jede Schicht mindestens eine von zwei Leitfähigkeitsarten aufweist; Bilden einer ersten Öffnung mit einer ersten Breite in dem Halbleiterkörper, wobei die Öffnung mindestens durch eine leitfähige Halbleiterschicht verläuft und bei mindestens einer anderen Halbleiterschicht endet; Bilden einer zweiten Öffnung mit einer zweiten Breite in dem Halbleiterkörper, wobei die Öffnung mindestens durch die andere leitfähige Halbleiterschicht verläuft, wobei die zweite Breite schmaler ist als die erste Breite, wodurch ein Abschnitt der anderen leitfähigen Halbleiterschicht freigelegt wird; Bilden eines ersten ohmschen Kontakts auf dem freiliegenden Abschnitt der anderen leitfähigen Halbleiterschicht; Bilden eines zweiten Kontakts auf einer leitfähigen Halbleiterschicht, welche nicht die andere leitfähige Halbleiterschicht ist, wobei der erste Kontakt und der zweite Kontakt auf unterschiedlichen Ebenen angeordnet sind, jedoch in die gleiche Richtung zeigen.
Verfahren nach Anspruch 17, wobei der erste ohmsche Kontakt und der zweite ohmsche Kontakt mit einer Halbleiterschicht mit der gleichen Leitfähigkeit ohmsch verbunden sind, und wobei eine Basisschicht mit einer anderen Leitfähigkeit zwischen zwei Halbleiterschichten mit der gleichen Leitfähigkeit eingefügt wird.
Verfahren nach Anspruch 18, ferner umfassend das Bilden einer Gate-Struktur benachbart zu der Basisschicht.
Verfahren nach Anspruch 17, wobei die leitfähigen Halbleiterschichten aus einem III-Nitrid-Halbleiter bestehen.
Verfahren nach Anspruch 20, wobei der III-Nitrid-Halbleiter GaN ist.