TWI910861B - 封裝結構及其製造方法 - Google Patents

Abstract

一種封裝結構，包括：具有載板銲墊的載板、設置在載板上方且具有晶片銲墊的晶片、以及設置在晶片銲墊上方且具有奈米孿晶結構的金屬抗壓層。金屬抗壓層電性連接載板銲墊。奈米孿晶結構在金屬抗壓層內均勻分布，或者奈米孿晶結構以階梯方式或漂浮方式集中在金屬抗壓層的一上方區域且金屬抗壓層的其餘區域為雜亂晶粒。  

Description

封裝結構及其製造方法

本發明實施例是關於封裝技術，特別是關於一種具有金屬抗壓層之封裝結構及其製造方法。

電動車馬達控制單元中的變頻器（inverter）是由電能轉換成動能最重要關鍵組件，其中影響電能轉換效率最重要部份即是功率電子模組，車用馬達功率模組元件之電壓/電流規格達600V/450A，遠高於一般功率模組及消費性電子積體電路（integrated circuit, IC），且需通過車規AEC-Q101之各項可靠度試驗，因此其封裝技術及材料的門檻極高。

功率模組封裝包括將表面金屬化之載板與金屬散熱底板接合，再將功率IC晶片固定在載板上，稱為固晶接合（die bonding），接著進行功率IC晶片上銲墊與載板上銲墊的內聯線（interconnection），習知的內聯線技術是使用200微米（μm）以上的粗鋁線或鋁帶材進行超音波打線接合，使粗鋁線或鋁帶材與功率IC晶片上銲墊接合。然而，粗鋁線或鋁帶材的熔點較低（例如700℃以下），已無法滿足較高電流及高電壓的功率模組需求。

近年來，封裝產業開始嘗試採用粗銅線或銅帶材，或者粗銀線或銀帶材，前述材料不僅導電性及導熱性優於粗鋁線或鋁帶材，在材料強度及可靠度方面亦優於粗鋁線或鋁帶材。然而，粗銅線、銅帶材、粗銀線、以及銀帶材的硬度均遠高於粗鋁線或鋁帶材，在超音波打線接合過程中經常會造成功率IC晶片的破裂，是目前功率模組封裝亟待解決的問題。

本揭露的一個態樣涉及一種封裝結構，包括載板、晶片、以及金屬抗壓層。載板具有載板銲墊。晶片設置在載板上方且具有晶片銲墊。金屬抗壓層設置在晶片銲墊上方且具有奈米孿晶（nano-twinned，nt）結構。金屬抗壓層電性連接載板銲墊。奈米孿晶結構在該金屬抗壓層內均勻分布，或者奈米孿晶結構以階梯方式或漂浮方式集中在金屬抗壓層的上方區域且該金屬抗壓層的其餘區域為雜亂晶粒。

本揭露的另一個態樣涉及一種封裝結構的製造方法，包括以下步驟：提供具有晶片銲墊的晶片；在晶片銲墊上方形成具有奈米孿晶結構的金屬抗壓層，其中奈米孿晶結構在奈米孿晶結構內均勻分布，或者奈米孿晶結構以階梯方式或漂浮方式集中在金屬抗壓層的上方區域且金屬抗壓層的其餘區域為雜亂晶粒；提供具有載板銲墊的載板；將晶片接合到載板上；以及電性連接金屬抗壓層與載板銲墊。

以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，以使它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數字以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標示相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些所敘述的步驟可在所述方法的其他實施例被取代或刪除。

再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或部件與另一個（些）部件或部件之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

本文所用用語僅用以闡釋特定實施例，而並非旨在限制本發明概念。除非表達在上下文中具有明確不同的含義，否則以單數形式使用的所述表達亦涵蓋複數形式的表達。在本說明書中，應理解，例如「包含」、「具有」、及「包括」等用語旨在指示本說明書中所揭露的特徵、數目、步驟、動作、組件、部件或其組合的存在，而並非旨在排除可存在或可添加一或多個其他特徵、數目、步驟、動作、組件、部件或其組合的可能性。

以下敘述一些本發明實施例，在這些實施例中所述的多個階段之前、期間以及/或之後，可提供額外的步驟。一些所述階段在不同實施例中可被替換或刪去。封裝結構可增加額外部件。一些所述部件在不同實施例中可被替換或刪去。儘管所討論的一些實施例以特定順序的步驟執行，這些步驟仍可以另一合乎邏輯的順序執行。

針對使用粗銅線、銅帶材、粗銀線、銀帶材進行超音波打線接合時，經常會造成功率IC晶片的破裂的問題。一個解決方案是在功率IC晶片上銲墊表面以銀燒結接合一銅板，阻隔超音波打線接合的外加負荷，然而，銀燒結需要在250℃以上溫度進行，因此在銀燒結的過程中會形成極高熱應力，導致功率IC晶片受到損壞，且燒結後的銀膏含有大量孔洞，因而降低整體功率模組的導電性及導熱性，此外，製程成本亦較高。

另一個解決方案是在功率IC晶片上銲墊表面鍍上厚度接近10微米的銅導電層，阻隔超音波打線接合的外加負荷，然而，此習知銅導電層的晶粒排列雜亂，材質較軟，阻隔應力的效果有限，因此，在使用粗銅線、銅帶材、粗銀線、銀帶材進行超音波打線接合時，需施加較大負荷，功率IC晶片仍很容易發生破裂，尤其碳化矽化合物半導體晶片材質極脆，較一般矽晶片更容易破裂。

本揭露提供一種具有金屬抗壓層的封裝結構。設置在晶片上方的金屬抗壓層，由於具有奈米孿晶結構，可以有效提升超音波打線接合中金屬粗線（wire）或帶材（ribbon）的原子擴散反應，並加速接合界面的形成，因此，在進行超音波打線接合時可降低其負荷以避免晶片破裂。此外，奈米孿晶結構具有高硬度，可以進一步在使用粗銅線、銅帶材、粗銀線或銀帶材進行超音波打線接合時，保護其下方的晶片以避免晶片破裂。尤其此習知的雜亂晶粒銅導電層與內聯線導體之間界面的原子擴散能力不佳，影響界面接合效果，使用粗銅線、銅帶材、粗銀線或銀帶材進行超音波打線接合時，必須施加較大負荷，亦是導致晶片破裂的一個主因。

第1圖至第4圖是根據本揭露一些實施例，繪示出形成封裝結構100於不同製程階段之局部剖面圖。

參考第1圖，提供具有晶片銲墊108的晶片102。具體而言，晶片銲墊108位於晶片102的晶面102F一側。在一些實施例中，晶片銲墊108係與一介電層110同層設置，例如，晶片銲墊108以及介電層110為晶片102中重佈線層（redistribution layer, RDL）的一部分，晶片銲墊108形成在最頂層的介電層110中，且晶片銲墊108的表面與介電層110實質上共平面（例如，齊平）。在一些實施例中，晶片102未配置有晶片銲墊108。

在一些實施例中，晶片102可包括功率積體電路（integrated circuit, IC）晶片，但本揭露不以此為限。在其他實施例中，晶片102是其他用途的晶片，例如驅動IC晶片或控制IC晶片等。在一些實施例中，功率IC晶片可包括第一類半導體材料（例如矽（Si）或鍺(Ge)）、第三類半導體材料（例如碳化矽（SiC）或氮化鎵（GaN））或第四類半導體材料（例如氧化鎵（Ga ₂O ₃））。

在一些實施例中，晶片銲墊108可包括者或為鋁銲墊或銅銲墊，視需求其表面可鍍上鎳、金、鈀、上述之合金、上述之堆疊層或其他適合的金屬材料，有助於銅銲墊的防蝕及/或與其他元件的接合等。在一些實施例中，介電層110可包括或為二氧化矽、氮化矽、氮氧化矽、聚乙醯胺（polyimide）或其他適合的介電材料。

在一些實施例中，晶片102可選地包括設置在晶背102B一側的晶背黏著層104以及背晶反應層106。晶背黏著層104設置在晶片102與背晶反應層106之間，以提供晶片102與背晶反應層106之間較佳的接合力。在一些實施例中，晶背黏著層104的材料可包括鈦、鉻、鎢鈦等前述之組合或其他適合的黏著材料。晶背黏著層104的厚度可為0.05至1微米。在一些實施例中，晶背黏著層104可藉由濺鍍、蒸鍍或電鍍形成在晶片102的晶背102B一側。

在一些實施例中，背晶反應層106可做為接合及/或導熱用的金屬層，例如鎳、銅、銀、錫等前述之組合、前述之合金或其他適合的金屬材料。在一些實施例中，背晶反應層106的厚度可為0.3至10微米。在一些實施例中，背晶反應層106可藉由晶背金屬化製程形成在晶片102的晶背102B一側（例如晶背黏著層104上）。晶片再經由銲錫、導電膠或燒結膏將背晶反應層與載板上方銅銲墊進行固晶接合。

參考第2圖，在晶片102的晶片銲墊108上設置金屬抗壓層124，且金屬抗壓層124電性連接晶片銲墊108。因此，晶片銲墊108設置於晶片102與金屬抗壓層124之間，使得金屬抗壓層124透過晶片銲墊108電性連接晶片102。金屬抗壓層124具有一奈米孿晶結構，且金屬抗壓層124的厚度為2至20微米。在一些實施例中，可在形成金屬抗壓層124之前視需要先在晶片銲墊108上形成黏著層122以增加晶片102與金屬抗壓層124之間的接合力，換句話說，黏著層122夾設在晶片102與金屬抗壓層124之間。在一些實施例中，黏著層122亦可提供晶格緩衝的效果，避免金屬抗壓層124中的奈米孿晶結構受到晶片102的結晶方位影響。在一些實施例中，黏著層122可包括或為鎢、鈦、鉻或前述之合金。在一些實施例中，黏著層122的厚度可為0.05至3微米（例如：0.1至0.5微米）。應當理解，黏著層122的厚度可以依照實際應用適當調整，本揭露不限於此。在一些實施例中，形成黏著層122的方式可包括濺鍍、蒸鍍或電鍍。

在一些實施例中，在晶片銲墊108（或黏著層122，如果存在的話）上方形成具有奈米孿晶結構的金屬抗壓層124。在一些實施例中，奈米孿晶結構具有平行排列的多個孿晶界，平行排列的多個孿晶界的間距為1至50奈米（例如2至10奈米）。在一實施例中，平行排列孿晶界的間距為1至50奈米中的任一有理數，例如1奈米、2奈米、5奈米、10奈米、15奈米、20奈米、24奈米、25奈米、30奈米、35奈米、40奈米、45奈米、50奈米。於金屬抗壓層124的截面金相圖中，平行排列的多個孿晶界區域佔金屬抗壓層20%以上（例如20%至100%中的任一有理數，例如20%、25%、30%、35%、40%、45%、50%、55%、60%、65%、70%、75%、80%、85%、90%、100%），且在金屬抗壓層124的上方區域的奈米孿晶密度至少須達80%且小於100%（例如介於80%至99%之間中的任一有理數，例如80%、85%、90%、95%、99%）。亦即此金屬抗壓層124內部的奈米孿晶結構可以均勻分布，或者奈米孿晶結構以階梯方式或漂浮方式集中在金屬抗壓層124的上方區域而金屬抗壓層的其餘區域仍為雜亂晶粒。在一些實施例中，金屬抗壓層124內部的奈米孿晶結構配置可透過截面影像來判定。詳細來說，根據金屬抗壓層124的截面影像，若整體奈米孿晶層均為孿晶結構，則金屬抗壓層124內部的奈米孿晶結構被判定為均勻分布；若奈米孿晶層在金屬抗壓層124的上方區域配置有從底部到表面漸層分布的孿晶結構，則金屬抗壓層124內部的奈米孿晶結構被判定為以階梯方式集中在金屬抗壓層124的上方區域；若只有在金屬抗壓層124的上方區域的表面配置有島嶼狀孿晶結構，則金屬抗壓層124內部的奈米孿晶結構被判定為以漂浮方式集中在金屬抗壓層124的上方區域。在一些實施例中，具有奈米孿晶結構的金屬抗壓層124可用以在超音波打線接合時避免晶片102破裂，此部分將於後文配合第4圖做詳細說明。

孿晶組織的形成是由於材料內部累積應變能驅動部分區域之原子均勻剪移（shear）至與其所在晶粒內部未剪移原子形成相互鏡面對稱之晶格位置。孿晶包括：退火孿晶（annealing twin）與機械孿晶（mechanical twin）及本發明的奈米孿晶(nano-twin)三種。其相互對稱之界面即為孿晶界（twin boundary）。孿晶主要發生在晶格排列最緊密之面心立方（face centered cubic, FCC）或六方最密堆排（hexagonal closed-packed, HCP）結晶材料。除了晶格排列最緊密結晶構造條件，通常疊差能（stacking fault energy）越小的材料越容易產生孿晶。本發明的奈米孿晶(nano-twin)主要特徵是多個奈米厚度的孿晶粒平行排列堆積，且各孿晶粒的孿晶界面均具有(111)結晶方位。

孿晶界為調諧（Coherent）結晶構造，屬於低能量之Σ3與Σ9特殊晶界。結晶方位均為(111)面。相較於一般退火再結晶所形成的高角度晶界，孿晶界的界面能約為一般高角度晶界的5%。由於孿晶界較低的界面能，可以避免成為氧化、硫化及氯離子腐蝕的路徑。因此展現較佳的抗氧化性與耐腐蝕性。此外，此種孿晶之對稱晶格排列對電子傳輸的阻礙較小。因而展現較佳的導電性與導熱性。由於孿晶界對差排移動的阻擋，使材料仍可維持高強度。此兼具高強度與高導電性的特性在銅薄膜已獲得證實。

就高溫穩定性而言，由於孿晶界較低的界面能，其孿晶界較一般高角度晶界穩定。孿晶界本身在高溫狀態不易移動，也會對其所在晶粒周圍的高角度晶界產生固鎖作用，使這些高角度晶界無法移動。因而整體晶粒在高溫不會有明顯的晶粒成長現象以維持材料的高溫強度。就通電流的可靠性而言，由於原子經由低能量孿晶界或跨越孿晶界的擴散速率較低。在使用電子產品時，高密度電流所伴隨線材內部原子移動也較為困難。如此解決線材在通電流時常發生的電遷移（Electromigration）問題。在銅薄膜已有報導證實孿晶可抑制材料電遷移現象。

此外，奈米孿晶結構亦具有許多優點。舉例來說，奈米孿晶薄膜較一般雜亂晶粒金屬的強度可提升大約10倍，但導電性維持不變，有利於超音波接合內聯線封裝的電性提升。奈米孿晶結構薄膜的硬度亦高於一般雜亂晶粒薄膜硬度，可以避免超音波接合時的晶片破裂。此外，奈米孿晶結構具有高密度(111)結晶方位，而已知（111）結晶方位的原子擴散速率較（100）或（110）結晶方位高3~5個數量級，因此奈米孿晶金屬具有極高的原子擴散能力，亦有助於超音波接合界面形成。

在一些實施例中，金屬抗壓層124可包括或為銀、銅、鎳、鈀、或金。在一些實施例中，金屬抗壓層124是由厚度為2至20微米（例如：4微米、8微米或15微米）的奈米孿晶結構所組成。當金屬抗壓層124的厚度小於2微米時，無法有效降低超音波打線接合時的負荷以避免晶片102的破裂，且其(111)優選結晶方位的奈米孿晶層不足以提供超音波接合界面原子快速擴散路徑；而當金屬抗壓層124的厚度大於20微米時，金屬抗壓層124很容易從晶片102上的黏著層122剝落，尤其在切割已由金屬抗壓層覆蓋的晶圓時，更容易發生金屬抗壓層剝落，且被覆金屬抗壓層的生產時間太長，成本亦較高。

在一些實施例中，金屬抗壓層124可以利用濺鍍、蒸鍍或電鍍形成。根據一些實施例，濺鍍採用單槍濺鍍或多槍共鍍。濺鍍電源可以使用例如直流電（direct current, DC）、脈衝直流電（DC pulse）、射頻（radio frequency,  RF）、高功率脈衝磁控濺鍍（high power impulse magnetron sputtering, HIPIMS）等。金屬抗壓層124的濺鍍功率可以為例如約100W至約500W。濺鍍製程溫度為室溫，但濺鍍過程溫度會上升約50℃至約200℃。金屬抗壓層124的沉積速率可以為例如約0.5nm/s至約3nm/s。濺鍍背景壓力小於1x10 ^-5torr，工作壓力可以為例如約1x10 ^-3torr至1x10 ^-2torr。氬氣流量約10 sccm至約20 sccm。載台轉速可以為例如約5 rpm至約20 rpm。濺鍍過程基板施加偏壓約-100V至約-200V，其中，濺鍍過程基板施加適當偏壓是形成高密度奈米孿晶的關鍵手段。應當理解，上述濺鍍製程參數可以依照實際應用適當調整，本揭露內容不限於此。

根據另一些實施例，可以藉由蒸鍍的方式形成金屬抗壓層124。蒸鍍製程的背景壓力小於1x10 ^-5torr，工作壓力可以為例如約1x10 ^-4torr至約5x10 ^-4torr，氬氣流量約2 sccm至約10 sccm。載台轉速可以為例如約5 rpm至約20 rpm。金屬抗壓層124的沉積速率可以為例如約1 nm/s至約5.0 nm/s。蒸鍍過程另外針對金屬抗壓層124施加離子撞擊，其電壓約10V至約300V，電流約0.1A至約1.0A，其中，蒸鍍過程針對金屬抗壓層施加離子撞擊是形成高密度奈米孿晶的關鍵手段。應當理解，上述蒸鍍製程參數可以依照實際應用適當調整，本揭露內容不限於此。

根據另一些實施例，可以藉電鍍的方式形成金屬抗壓層124。電鍍製程同時須以500至1000 rpm高轉速攪拌電鍍液是形成高密度奈米孿晶的關鍵手段。

參考第3圖，提供具有載板銲墊144a、144b的載板142。在一些實施例中，載板銲墊144a與載板銲墊144b設置在載板142上，且彼此之間相互隔開。為簡化圖式，圖中載板142僅繪示一個載板銲墊144b，但本揭露不以此為限。於其他實施例中，在晶片102具有複數個晶片銲墊108的情況下，載板142上亦可以設置複數個相互隔開的載板銲墊144b，分別對應上述複數個晶片銲墊108。為簡單起見，載板銲墊144a、144b有時可統稱為載板銲墊144。

在一些實施例中，載板142可包括印刷電路板陶瓷基板、導線架、或絕緣金屬基板（insulated metal substrate, IMS）（或可稱為絕緣金屬底板（insulated metal baseplate, IMB））。陶瓷基板可包含氧化鋁（Al ₂O ₃）、氮化鋁（AlN）或氮化矽（Si ₃N ₄）。在一些實施例中，載板銲墊144是經圖形化之電路圖形的一部分且設置在載板142的表面142F上。在一些實施例中，載板銲墊144a與144b包括或者為銅。載板銲墊144a與144b係利用共晶反應直接接合（direct bonded copper, DBC）、直接電鍍接合（direct plated copper, DPC）或活性金屬硬銲（active metal brazing, AMB）設置在載板142上。

在一些實施例中，載板142可選地包括分別設置在載板上方的載板銲墊144a、144b表面的保護膜146a、146b，如圖所示，保護膜146a設置在載板上方的載板銲墊144a上，而保護膜146b設置在載板上方的載板銲墊144b上，載板銲墊144a與144b各自的厚度約0.5至1毫米(mm)，例如0.635 mm。為簡單起見，保護膜146a、146b有時可統稱為保護膜146。保護膜146用以避免載板銲墊144在常態環境下與空氣接觸而氧化或腐蝕。在一些實施例中，保護膜146可包括或為金屬薄膜。金屬薄膜可包括或為鎳（Ni）、鎳/金（Ni/Au）、鎳/鈀/金（Ni/Pd/Au）、銀（Ag）或鎳/銀（Ni/Ag），或者金屬薄膜具有一奈米孿晶結構。在一些實施例中，保護膜146依不同金屬薄膜可為0.1至100微米不同厚度。在一些實施例中，封裝結構100可不配置保護膜146。

參考第4圖，將晶片102接合到載板142上，例如，晶片102藉由位於晶背102B一側的背晶反應層106接合到載板142的載板銲墊144a（或保護膜146a，如果存在的話）上。在一些實施例中，可以使用金矽共晶接合（eutectic bonding）、黏膠接合、銲錫接合或燒結接合等固晶接合（die bonding）將晶片102接合到載板142，但本揭露不以此為限。

在一些實施例中，利用超音波打線將金屬抗壓層124與載板銲墊144b以內聯線導體162彼此電性連接，使得內聯線導體162的一端1621經由金屬抗壓層124電性連接晶片銲墊108，另一端1622電性連接載板銲墊144b。如此一來，晶片102可經由晶片銲墊108、金屬抗壓層124、內聯線導體162、以及載板銲墊144b與載板142電性連接。具體而言，首先將內聯線導體材料的一端1621以超音波打線接合至金屬抗壓層124上而形成第一焊點A，接者將內聯線導體材料的另一端1622以超音波打線接合至載板銲墊144b上而形成第二焊點B。在一些實施例中，在形成第二焊點B之後，截斷內聯線導體材料以形成具有第一焊點A與第二焊點B的內聯線導體162。

在一些實施例中，以超音波振動功率為50至300毫瓦（mW）、接合時間為100至150毫秒（ms）、以及負荷為200至1000毫牛頓（cN）（例如400至600 cN）的製程條件進行超音波接合，以將金屬粗線或帶材與金屬抗壓層124接合，且晶片102並未發生破裂。在本揭露一些實施例中，除非特別定義，否則用語「負荷」是指在超音波接合製程中，施加在銲接點上的強度。

詳細而言，由於金屬抗壓層124的表面具有80%以上高密度（111）結晶方位的奈米孿晶結構，能夠更有效地在超音波打線接合中提升與金屬粗線或帶材的原子擴散反應，並加速接合界面的形成，因此，超音波打線接合的負荷可以藉此大幅降低，有效避免了晶片102的破裂。此外，奈米孿晶結構具有高硬度，可以進一步在使用粗銅線、銅帶材、粗銀線或銀帶材進行超音波打線接合時，保護其下方的晶片102以避免晶片102破裂。在一些實施例中，相較於使用粗晶粒金屬，使用具有奈米孿晶結構的金屬抗壓層124可減少30%以上的負荷。

在一些實施例中，內聯線導體162用於提供晶片102與載板142之間的訊號與功率傳輸，亦可兼具散熱功能。在一些實施例中，內聯線導體162係選自以下所組成之族群：粗鋁線、鋁帶材、粗銅線、銅帶材、鍍鋁粗銅線、鍍鋁銅帶材、銀合金粗線、以及銀合金帶材。在本揭露一些實施例中，除非特別定義，否則用語「帶材」是指大抵上呈一平板狀，其厚度為10微米至500微米且寬度為厚度的2至200倍但通常不大於5毫米（mm）的連續長條薄片。用語「粗線材」是指大抵上直徑100微米以上的圓型截面連續長線，遠大於一般IC或LED熱壓打線接合所使用細線材的直徑均小於25.4微米。

如第4圖所示，本揭露提供一種封裝結構100，包括具有載板銲墊144b的載板142、設置在載板142上方且具有晶片銲墊108的晶片102、設置在晶片銲墊108上方且具有奈米孿晶結構的金屬抗壓層124、以及內聯線導體162。內聯線導體162的一端經由金屬抗壓層124電性連接晶片銲墊108，另一端電性連接載板銲墊144b。

以下描述本揭露一些封裝結構的實驗例以及比較例的檢測結果。

比較例 1 ： SiC/Cr/Cu 結構

第5圖是根據一些實施例，顯示SiC/Cr/Cu結構使用聚焦離子束（focused ion beam, FIB）所得的剖面金相。SiC/Cr/Cu結構為類似第4圖的封裝結構100的一個例示，但其中用粗晶粒金屬層（亦即，不具有奈米孿晶結構；未繪示）來取代金屬抗壓層124。具體而言，晶片102為碳化矽（SiC）、黏著層122為鉻（Cr）、以及用厚度為4微米的粗晶粒銅（Cu）取代金屬抗壓層124。

比較例 2 ： SiC/Cr/Ni/Ag 結構

第6圖是根據一些實施例，顯示SiC/Cr/Ni/Ag結構使用聚焦離子束（FIB）所得的剖面金相。SiC/Cr/Ni/Ag結構為類似第4圖的封裝結構100的一個例示，但其中用粗晶粒金屬層（亦即，不具有奈米孿晶結構；未繪示）來取代金屬抗壓層124。具體而言，晶片102為碳化矽（SiC）、黏著層122為鉻（Cr/Ni）、以及用厚度為4微米的粗晶粒銀（Ag）取代金屬抗壓層124。

實驗例 1 ： SiC/Cr/nt-Cu 結構

第7圖是根據一些實驗例，顯示SiC/Cr/nt-Cu結構使用聚焦離子束（FIB）所得的剖面金相圖。SiC/Cr/nt-Cu結構為第4圖的封裝結構100的一個例示，其中晶片102為碳化矽（SiC）、黏著層122為鉻（Cr）、以及金屬抗壓層124為具有奈米孿晶（nano-twinned, nt）結構的銅奈米孿晶（nt-Cu）。

實驗例 2 ： SiC/Cr/nt-Ag 結構

第8圖是根據一些實驗例，顯示SiC/Cr/nt-Ag結構使用聚焦離子束（FIB）所得的剖面金相圖。SiC/Cr/nt-Ag結構為第4圖的封裝結構100的一個例示，其中晶片102為碳化矽（SiC）、黏著層122為鉻（Cr）、以及金屬抗壓層124為具有奈米孿晶（nano-twinned, nt）結構的銀奈米孿晶（nt-Ag）。

[ 銅帶材超音波接合 ]

將前述比較例1~2及實驗例1~2金屬抗壓層的碳化矽晶片使用銅帶材（寬度為1.5毫米，厚度為0.15毫米）進行超音波打線接合，結果顯示在超音波打線功率200mW，負荷300cN以下時，不論比較例1~2或實驗例1~2金屬抗壓層的碳化矽晶片均不會發生破裂，但比較例1~2雜亂晶粒之金屬抗壓層晶片無法與銅帶材接合，而實驗例1~2奈米孿晶金屬抗壓層晶片則可以與銅帶材接合，當超音波打線負荷提高至500cN時，雖然比較例1~2與實驗例1~2金屬抗壓層的碳化矽晶片均可以與銅帶材接合，但比較例1~2雜亂晶粒之金屬抗壓層晶片大部分發生破裂，而實驗例1~2奈米孿晶金屬抗壓層晶片均未出現破裂，第二銲點與載板142之銲墊亦完成接合。銅帶材在實驗例1~2之銅、銀等2種金屬抗壓層晶片的超音波結合結果相近。

[ 粗銅線超音波接合 ]

將前述比較例1~2及實驗例1~2金屬抗壓層的碳化矽晶片使用粗銅線（直徑380毫米）進行超音波打線接合，結果顯示在超音波打線功率85.5mW，負荷300cN時，不論比較例1~2或實驗例1~2金屬抗壓層的碳化矽晶片均不會發生破裂，但大部分與粗銅線接合不良或無法接合，負荷提高至500cN時，大部分晶片亦無破裂現象，但比較例1~2雜亂晶粒之金屬抗壓層晶片與粗銅線接合不良或無法接合，而實驗例1~2奈米孿晶金屬抗壓層晶片大部分均可以與粗銅線接合，當超音波打線負荷提高至800cN時，雖然比較例1~2與實驗例1~2金屬抗壓層的碳化矽晶片均可以與粗銅線接合，但比較例1~2雜亂晶粒之金屬抗壓層晶片大部分發生破裂，而實驗例1~2奈米孿晶金屬抗壓層晶片亦少數出現裂紋。以粗銅線在實驗例1~2之銅、銀等2種金屬抗壓層晶片的超音波結合結果相近。

根據銅帶材及粗銅線超音波打線接合結果，能夠確認實驗例（使用具有奈米孿晶結構的金屬抗壓層124）在進行超音波打線時，施加500cN負荷即能完成銅帶材及粗銅線與金屬抗壓層124的接合，且晶片102並未發生破裂。相較之下，比較例（使用不具有奈米孿晶結構的雜亂晶粒金屬層）在進行銅帶材超音波打線時，施加500cN負荷雖然可以接合，但已有晶片破裂風險，比較例的雜亂晶粒金屬層晶片使用粗銅線超音波接合則必須提高負荷至800cN才可完成的接合，但晶片102嚴重破裂。由以上銅帶材及粗銅線超音波打線接合的結果可知，具有奈米孿晶結構的金屬抗壓層124，可在進行超音波打線接合時於較低負荷下完成接合及/或避免晶片102發生破裂。

本揭露的實施例具有一些有利特徵。設置在晶片上方的金屬抗壓層，由於具有奈米孿晶結構，可以有效提升超音波打線接合中金屬粗線或帶材的原子擴散反應，並加速接合界面的形成，因此，在進行超音波打線接合時可降低其負荷以避免晶片破裂。此外，奈米孿晶結構具有高硬度，可以進一步在使用粗銅線、銅帶材、粗銀線或銀帶材進行超音波打線接合時，保護其下方的晶片以避免晶片破裂。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

100:封裝結構 102:晶片 102B:晶背 102F:晶面 104:晶背黏著層 106:背晶反應層 108:晶片銲墊 110:介電層 122:黏著層 124:金屬抗壓層 142:載板 142F:表面 144/144a/144b:載板銲墊 146/146a/146b:保護膜 162:內聯線導體 1621:一端 1622:另一端 A:第一焊點 B:第二焊點

以下將配合所附圖式詳述本揭露的各種態樣。應注意的是，依據在業界的標準做法，各種部件並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的部件。還需注意的是，所附圖式僅說明本揭露的典型實施例，因此不應認為是對其範圍的限制，本揭露同樣可以適用於其他實施例。 第1圖至第4圖是根據本揭露一些實施例，繪示出形成封裝結構於不同製程階段之局部剖面圖。 第5圖是根據一些實施例，顯示SiC/Cr/Cu結構使用聚焦離子束所得的剖面金相圖。 第6圖是根據一些實施例，顯示SiC/Cr/Ni/Ag結構使用聚焦離子束所得的剖面金相圖。 第7圖是根據一些實施例，顯示SiC/Cr/nt-Cu結構使用聚焦離子束所得的剖面金相圖。 第8圖是根據一些實施例，顯示SiC/Cr/nt-Ag結構使用聚焦離子束所得的剖面金相圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:封裝結構

102:晶片

104:晶背黏著層

106:背晶反應層

108:晶片銲墊

110:介電層

122:黏著層

124:金屬抗壓層

142:載板

144/144a/144b:載板銲墊

146/146a/146b:保護膜

162:內聯線導體

1621:一端

1622:另一端

A:第一焊點

B:第二焊點

Claims (10)

1. 一種封裝結構，包括： 一載板，具有一載板銲墊； 一晶片，設置在該載板上方，且具有一晶片銲墊；以及 一金屬抗壓層，設置在該晶片銲墊的正上方，且具有一第一奈米孿晶結構； 一內聯線導體，一端電性連接該金屬抗壓層，另一端電性連接該載板銲墊； 其中，該金屬抗壓層電性連接該載板銲墊；以及 其中該第一奈米孿晶結構在該金屬抗壓層內均勻分布，或者該第一奈米孿晶結構以階梯方式或漂浮方式集中在該金屬抗壓層的一上方區域且該金屬抗壓層的其餘區域為雜亂晶粒。
2. 如請求項1所述之封裝結構，其中該載板包括一印刷電路板或一陶瓷基板。
3. 如請求項1所述之封裝結構，更包括一保護膜，設置在該載板銲墊上，其中該保護膜包括一金屬薄膜，且該金屬薄膜具有一第二奈米孿晶結構。
4. 如請求項1所述之封裝結構，其中該金屬抗壓層的厚度為2至20微米。
5. 如請求項1之封裝結構，其中該第一奈米孿晶結構具有平行排列的多個孿晶界，且該等孿晶界的間距為1至50奈米。
6. 如請求項1之封裝結構，其中該金屬抗壓層的一截面金相圖中，一平行排列孿晶界區域佔該金屬抗壓層20%以上，在該金屬抗壓層的該上方區域的一奈米孿晶密度至少達80%。
7. 如請求項1所述之封裝結構，其中更包括一介電層，該介電層與該晶片銲墊同層設置，該晶片銲墊的一上表面與該介電層的一上表面共平面，且該金屬抗壓層設置在該介電層的上方。
8. 一種封裝結構的製造方法，包括： 提供具有一晶片銲墊的一晶片； 在該晶片銲墊的正上方形成具有一奈米孿晶結構的一金屬抗壓層，其中該奈米孿晶結構在該金屬抗壓層內均勻分布，或者該奈米孿晶結構以階梯方式或漂浮方式集中在該金屬抗壓層的一上方區域且該金屬抗壓層的其餘區域為雜亂晶粒； 提供具有一載板銲墊的一載板； 將該晶片接合到該載板上；以及 以一內連線導體電性連接該金屬抗壓層與該載板銲墊。
9. 如請求項8所述之封裝結構的製造方法，更包括： 在該金屬抗壓層與該晶片銲墊之間形成一黏著層。
10. 如請求項8所述之封裝結構的製造方法，其中該奈米孿晶結構具有平行排列的多個孿晶界，且該等孿晶界的間距為1至50奈米。