JP2018037684A - パワー半導体装置 - Google Patents
パワー半導体装置 Download PDFInfo
- Publication number
- JP2018037684A JP2018037684A JP2017224224A JP2017224224A JP2018037684A JP 2018037684 A JP2018037684 A JP 2018037684A JP 2017224224 A JP2017224224 A JP 2017224224A JP 2017224224 A JP2017224224 A JP 2017224224A JP 2018037684 A JP2018037684 A JP 2018037684A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- layer
- semiconductor device
- electrode layer
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W40/10—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H10W40/255—
-
- H10W42/121—
-
- H10W72/01935—
-
- H10W72/01938—
-
- H10W72/07331—
-
- H10W72/07533—
-
- H10W72/07553—
-
- H10W72/325—
-
- H10W72/352—
-
- H10W72/534—
-
- H10W72/5363—
-
- H10W72/537—
-
- H10W72/5434—
-
- H10W72/5445—
-
- H10W72/5473—
-
- H10W72/5475—
-
- H10W72/552—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/921—
-
- H10W72/923—
-
- H10W72/926—
-
- H10W72/932—
-
- H10W72/934—
-
- H10W72/9415—
-
- H10W72/944—
-
- H10W72/9445—
-
- H10W72/952—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【課題】Cuワイヤでボンディングする場合に、半導体素子へのダメージを抑制できるパワー半導体装置を提供することを目的とする。【解決手段】パワー半導体装置100において、パワー半導体素子4の表面電極41aは、ビッカース硬度が200〜350HvのCuを主成分とする無電解めっきで形成されたCu層81上に、Cu層81より柔らかいビッカース硬度が70〜150HvのCuを主成分とする無電解めっきで形成されたCu層82が積層して設けられ、Cu層82とCu製のワイヤ6とをワイヤボンディングする。【選択図】図2
Description
本発明は、パワー半導体素子の表面電極と外部電極との電気配線のためにワイヤボンディングが接続されるパワー半導体装置に関する。
従来、パワー半導体装置の電気配線のためにAlワイヤボンディングが行われているが、高温動作化や高信頼化の要求から、ワイヤの材料を見直す必要があった。そこで、電気容量が大きく、機械強度が高いため信頼性向上が期待されるCuワイヤボンディングの開発が行われている。しかし、従来のAlワイヤを用いた時と同様のウェッジボンディングで、Cuワイヤを用いたボンディングを行った場合、CuはAlと比較するとヤング率が高いため、ボンディング時に半導体素子にダメージを与えることが懸念される。半導体素子にダメージを与えることなくCuワイヤをボンディングできる構造が求められている。
特許文献1では、パワー半導体素子の電極にNi/Pd/Auを成膜し、ワイヤボンディング時にパワー半導体素子にダメージが生じることを防ぐ発明が開示されている。また、特許文献2では、素子に硬度の高いW、Co、Mo、Ti、Taの保護膜を設け、その上にCuを成膜することで接合性とダメージ抑制効果を両立する発明が開示されている。
しかしながら、特許文献1においては、無電解Niめっき/Pd/Auと成膜を行っているが、Niめっきは膜応力が大きいため、パワー半導体で使用される大面積の素子でダメージ抑制効果を最大限発揮させるため膜厚を大きくすると、反りや剥離が生じるという問題があった。また、膜応力が大きいため、ボンディング時の応力によりNiめっき膜が割れるという問題があった。
また、特許文献2においては、パワー半導体素子の電極上にワイヤボンディング時にパワー半導体素子にダメージが入らないようにWなどを成膜し、緩衝材として機能させている。しかし、Wなどの金属を成膜するにはスパッタを用いる他なく、ダメージ抑制効果を大きくするために膜厚を大きくすると、生産性に乏しくなるという問題があった。さらに、この膜構成に対しCuワイヤをボンディングした場合、線膨張係数の差による熱応力の影響を受け、Cuワイヤ中にクラックや、金属膜に剥離が生じるといった問題があった。
本発明は、上記のような問題点を解決するためになされたものであり、Cuワイヤでボンディングする場合に、半導体素子へのダメージを抑制できるパワー半導体装置を提供することを目的とする。
本発明にかかるパワー半導体装置は、パワー半導体素子と、前記パワー半導体素子上に設けられた第一電極層と、前記第一電極層上に設けられた前記第一電極層よりも硬度の低いCuを主成分とする第二電極層と、前記第二電極層に接続されたCuを主成分とするボンディングワイヤとを備えたことを特徴とする。
この発明によれば、硬度の低い接合性に優れた層を電極層の最表面に設けたことで、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制して接合でき、信頼性に優れた配線を実現できる。また、表面電極の剥離や割れを抑制でき、生産性の向上を図ることができる。
実施の形態1.
本発明の実施の形態1であるパワー半導体装置について、図を参照しながら以下に説明する。図1は、本発明の実施の形態1によるパワー半導体装置の構成を示す断面模式図ある。
本発明の実施の形態1であるパワー半導体装置について、図を参照しながら以下に説明する。図1は、本発明の実施の形態1によるパワー半導体装置の構成を示す断面模式図ある。
図1に示すように、パワー半導体装置100は、ベース板1と、ベース板1上に接合されたセラミック基板2と、セラミック基板2上に配置されているパワー半導体素子4と、パワー半導体素子4の表面電極41aとセラミック基板2上に形成された回路パターンである電極層22cとをボンディングするワイヤ6とから構成される。
ベース板1は、放熱板としてCu製のものを用いた。ベース板1上には、はんだ(Sn−Ag−Cu系)3によりセラミック基板2が接合されている。ベース板1は、熱伝達率の高い材料であればよく、Al製などを用いてもよい。また、絶縁基板と一体になったベース基板でもよい。はんだ3は、Sn−Ag−Cu系としたが、ベース板1とセラミック基板2とを接合し、放熱性を確保できるのであれば、Sn−Ag−Cu−Sb系はんだやPb入りはんだなどを用いてもよい。また、Agやその他の粒子を用いたシンター接合や、放熱シートや放熱グリスによる接続としてもよい。
セラミック基板2は、AlN製の基材21の両面にCu製の導体層22a、22b、22cが積層されている。セラミック基板2の裏面側の電極層22bがベース板1上にはんだ3により接合され、表面側の導体層22aにはパワー半導体素子4が配置されている。また、セラミック基板2上の回路パターンである電極層22cは、パワー半導体素子4の表面電極41aとワイヤ6でボンディングされている。基材21は、絶縁性を確保できるものであれば、Al2O3製やSi3N4製などでもよい。
パワー半導体素子4は、Si製のIGBT(Insulated Gate Bipolar Transistor)が用いられ、裏面電極41bがセラミック基板2上の導電層22aにAgシンター材5によりダイボンドされている。表面電極41aは、セラミック基板2上の回路パターンであるソースパッドへの主配線、ゲート配線、各種センスパッドへの配線を含むすべての表面側の電極層22cとワイヤ6でウェッジボンディングによりボンディングされている。ワイヤ6は、Cuを主成分とする直径がφ400μmのものを用いた。
パワー半導体素子4はIGBTとしたが、IC(Integrated Circuit)やサイリスタ、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)でもよい。SBD(Schottky Barrier Diode)やJBS(Junction Barrier Schottky)などのダイオードでもよい。また、パワー半導体以外の半導体パッケージに適用してもよい。また、厚さは100μmとしたが、これに限るものではない。パワー半導体素子4のダイボンドはAgシンターとしたが、はんだ付けでもよい。また、CuなどAg以外の材料を用いたシンター接合でもよい。
ワイヤ6は、Cuを主成分とする直径がφ400μmのものを用いたが、これに限るものではない。ゲート配線用のワイヤ6とセンスパッドへの配線用のワイヤ6のみ線径の小さいワイヤとするなど、異なる線径を用いてもよい。また、ゲート配線用のワイヤ6のみ、従来のAlワイヤやAlを主成分としたAl合金ワイヤとしてもよい。ワイヤ6の接合はウェッジボンディングとしたが、ボールボンディングや超音波接合でもよい。また、ソースパッドへの主配線に関してもCuを主成分とするワイヤ6に限らず、AlやAgなどを主成分とした純金属や合金でもよい。さらに、ワイヤ6ではなく、リボンやリードフレームを超音波接合してもよい。
図2は、本発明の実施の形態1によるパワー半導体装置100の要部の構成を示す模式図であり、図1の領域Aを拡大した断面図である。図2に示すように、パワー半導体素子4の表面電極41aは、Cu層8とAl層7の複数の金属層で構成される。Cu層8は、さらにビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82と、ビッカース硬度が200〜350Hvの硬いCuを主成分とする無電解めっきで形成されたCu層81とからなる。つまり、この複数の金属層の最表面はビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82であり、その下にはビッカース硬度が200〜350Hvの硬いCuを主成分とする無電解めっきで形成されたCu層81がある。さらにその下にAlを主成分とするAl層7がスパッタにより成膜されている。それぞれの膜厚は、Al層7が0.1〜5μm、Cu層81は5〜20μm、Cu層82は5〜20μmとした。表面電極41aの最表面に形成されたCu層82に、ワイヤ6がウェッジボンディングによりボンディングされる。
ビッカース硬度の違いは結晶粒径として現れ、硬度が高いほど結晶粒径は小さい。結晶粒径の違いはめっき液中のイオン濃度などでコントロールできる。硬いCu層81の平均結晶粒径は1μm以下であり、柔らかいCu層82の平均結晶粒径は5μm以上である。また、めっき後熱処理をすることでも結晶粒径は制御できる。
Al層7は、めっきの下地層としてスパッタにより成膜したが、めっきの下地層としてはAl層7に限るものではなく、Cu層、Ni層などであってもよい。また、Cu層81とCu層82は、無電解めっきに限らず、電解めっきやスパッタで形成してもよい。スパッタで形成する場合には、下地としてのAl層7は省略してもよい。
このような構成とする理由を以下で説明する。表1に、発明者らが行ったCuめっきのビッカース硬度とワイヤ6との接合性評価結果を示す。表1に示す、超音波の出力は装置固有の値(表中では任意単位[a.u.])であり、接合可能な超音波出力が低いほど、パワー半導体素子4に与えるダメージが小さいことを示す。また、接合可能な超音波のパワーの幅が広いほど接合条件のマージンが広いことを意味し、歩留りの向上が期待される。本実験における膜厚はすべて30μmである。
その結果、表1に示すように、ビッカース硬度が70〜150Hvの間では、超音波出力が低パワーでもワイヤ6が接合して電気特性が得られる結果(○)となった。これに対し、ビッカース硬度が160Hv以上では、低パワーでのワイヤ6の接合が困難(−)になり、条件マージンが小さくなった。また、高パワーのときは、ビッカース硬度が160Hv以下では、パワー半導体素子4が破壊されて電気特性が得られない(×)、という結果となった。一方、ビッカース硬度が200Hvを超えると、ワイヤ6が接続して電気特性が得られ(○)、ダメージを抑制する効果が見られた。ただし、ビッカース硬度が450Hv以上では、めっき表面に割れ(△)が生じた。
次に、表2及び表3は、発明者らが行ったCuめっき厚とワイヤ6の接合性評価の結果であり、表2はCuめっきのビッカース硬度が120Hvのとき、表3はCuめっきのビッカース硬度が250Hvのときの結果を示す。
その結果、表2のCuめっきビッカース硬度が120Hvのときは、めっき厚20μm未満では、超音波出力が30[a.u.]の場合を除き、パワー半導体素子4が破壊されて電気特性が得られない(×)、という結果となった。めっき厚20μm以上では、ワイヤ6が接続して電気特性が得られ(○)、ダメージを抑制する効果が得られた。ただし、高パワーのときは、パワー半導体素子4が破壊されて電気特性が得られない(×)。
一方、表3のCuめっきビッカース硬度250Hvのときは、膜厚5μm以下では、ワイヤ6の接合はできず(−)、また膜厚10μm以上でも低パワーのときは、ワイヤ6の接合はできなかった(−)が、いずれの場合もパワー半導体素子4を破壊することはなかった。高パワーのときは、ワイヤ6が接続して電気特性が得られた(○)。
上記の結果から、これらのめっきを組み合わせることで、つまり、低パワーの超音波出力で接合可能な比較的柔らかいCuを主成分とする無電解めっきで形成されたCu層82と、パワー半導体素子4が破壊され難い比較的硬いCuを主成分とする無電解めっきで形成されたCu層81とを積層することで、パワー半導体素子4にダメージを与えることなくワイヤ6をウェッジボンディングできると考えられる。また、組み合わせることでCu層8全体の膜厚が薄くなり、生産性に優れためっきとすることができる。製造ばらつきと量産性を考慮すれば、ビッカース硬度においては、無電解めっきで形成されたCu層82では70〜150Hvの範囲のときが好ましく、70Hv未満ではCuの硬度の下限の限界であり、150Hvを超えると低パワーでのワイヤ6の接合が困難となる。一方、無電解めっきで形成されたCu層81では200〜350Hvの範囲のときが好ましく、200Hv未満では高パワーのときにパワー半導体素子4が破壊されて電気特性が得られなくなり、350Hvを超えるとCu層81に割れが生じ易くなる。また、膜厚においては、Cu層82では5〜20μmの範囲のときが好ましく、5μm未満ではパワー半導体素子4が破壊されて電気特性が得られなくなり、20μmを超えると生産性に乏しくなる。Cu層81でも5〜20μmの範囲のときが好ましく、5μm未満ではパワー半導体素子4が破壊されて電気特性が得られなくなり、20μmを超えると生産性に乏しくなる。
また、本構成とすることで、パワー半導体素子4の表面電極41aとワイヤ6との接合部が、CuとCuの接合となるため、線膨張係数の不整合を低減できる上に、同種金属であるため拡散によるカーケンダルボイドを形成しないといったメリットがある。その上、Cuは、Alに比べヤング率が高く線膨張係数の小さいパワー半導体素子に近い金属であり、高強度で塑性変形しにくいことから、温度サイクルによる熱ひずみが生じたときなどでも、Cu層8の剥離を抑制する効果があり、信頼性に優れた配線を実現できる。また、無電解めっきのみでプロセスが完了するため、膜厚を大きくすることがスパッタと比較して容易である。
なお、パワー半導体素子4へのダメージを抑制できる程度まで、柔らかい無電解めっきで形成されたCu層82の膜厚を厚くし、硬い無電解めっきで形成されたCu層81がない構造としてもよい。この場合、無電解めっき形成されたCu層82はCuを主成分とする膜であるため酸化しやすい。酸化膜が厚くなるとワイヤ6の接合性への悪影響が懸念されるため、Cu層82の成膜工程からCuワイヤ6のボンディング工程までの間に有機溶媒を用いた酸化防止膜を成膜する工程を入れることで、ストレージによるワイヤボンディング性への影響を抑制することができる。
無電解めっきのビッカース硬度は、めっき液の添加物や処理温度を変更することで調整可能である。また、ビッカース硬度を測定する以外にも、断面を観察したときの結晶粒径が異なることから容易に異なる層が構成されていることが判別できる。
以上のように、本発明の実施の形態1におけるパワー半導体装置100では、パワー半導体素子4の表面電極41aにおいて、第一電極層としてのAl層7上にビッカース硬度が200〜350HvのCuを主成分とする無電解めっきで形成されたCu層81上に、Cu層81より柔らかい、第二電極層としてのビッカース硬度が70〜150HvのCuを主成分とする無電解めっきで形成されたCu層82が積層して設けられ、Cu層82とCu製のワイヤ6とをワイヤボンディングするようにしたので、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制して接合でき、信頼性に優れた配線を実現できる。また、表面電極の剥離や割れを抑制でき、生産性の向上を図ることができる。
実施の形態2.
実施の形態1では、パワー半導体素子4の表面電極41aにおいて、無電解めっきで形成されたCu層81上に、Cu層81より柔らかい無電解めっきで形成されたCu層82が積層する構成としたが、実施の形態2では、Cu層81とCu層82との間に密着力を向上させる金属層を設けた場合について説明する。
実施の形態1では、パワー半導体素子4の表面電極41aにおいて、無電解めっきで形成されたCu層81上に、Cu層81より柔らかい無電解めっきで形成されたCu層82が積層する構成としたが、実施の形態2では、Cu層81とCu層82との間に密着力を向上させる金属層を設けた場合について説明する。
図3は、本発明の実施の形態2によるパワー半導体装置の要部の構成を示す拡大断面図である。図3に示すように、パワー半導体素子4の表面電極41aは、無電解めっきで形成されたCu層81と、Cu層81より柔らかい無電解めっきで形成されたCu層82との間、および無電解めっきで形成されたCu層81とAl層7との間のどちらか一方、または両方に、密着力を向上させるためにAuからなる金属層83を成膜する。なお、密着力を向上させることができればAuに限るものではなく、Pdなどでもよい。その他の構成については、実施の形態1のパワー半導体装置100と同様であり、その説明を省略する。
なお、金属膜の組み合わせによっては金属化合物層を形成することが懸念されるため、Niなどからなる拡散防止膜をさらに形成してもよい。また、Cu層81やCu層82の無電解めっきの成膜を容易にするために、これらの層の下にCuを主成分とする0.1μm以下のシード層を予め成膜してもよい。
以上のように、本発明の実施の形態2におけるパワー半導体装置では、パワー半導体素子4の表面電極41aにおいて、Cu層81と、Cu層81より柔らかいCu層82との間、およびCu層81とAl層7との間のどちらか一方、または両方に、Auからなる金属層83を成膜するようにしたので、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制できるだけでなく、表面電極の密着力を向上させることで、生産性の向上を図ることができるとともに、さらに信頼性に優れた配線を実現できる。
実施の形態3.
実施の形態1では、パワー半導体素子4の表面電極41aにおいて、無電解めっきで形成されたCu層81上に、Cu層81より柔らかい無電解めっきで形成されたCu層82が積層する構成としたが、実施の形態3では、柔らかいCu層の下が硬いNi層である場合について説明する。
実施の形態1では、パワー半導体素子4の表面電極41aにおいて、無電解めっきで形成されたCu層81上に、Cu層81より柔らかい無電解めっきで形成されたCu層82が積層する構成としたが、実施の形態3では、柔らかいCu層の下が硬いNi層である場合について説明する。
図4は、本発明の実施の形態3によるパワー半導体装置の要部の構成を示す拡大断面図である。図4に示すように、パワー半導体素子4の表面電極41aは、ビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82の下には、Cu層81の代わりに、Cu層82と比べて硬いNiを主成分とする無電解めっきで形成されたNi層84が設けられている。Ni層84の膜厚は、5〜20μmとした。その他の構成については、実施の形態1のパワー半導体装置100と同様であり、その説明を省略する。
本構成とすることで、無電解めっきで形成されたNi層84によりパワー半導体素子4へのダメージを抑制し、無電解めっきで形成されたCu層82により接合性を確保することができる。また、Al層7とCu層82との間にNiを成膜することとなり、拡散を防止するバリア層として機能する。
なお、実施の形態2で示したように、本実施の形態3においても無電解めっきで形成されたNi層84と無電解めっきで形成されたCu層82との間、およびNi層84とAl層7との間のどちらか一方、または両方に、AuやPdなどからなる密着力向上のための金属層83を0.1μm以下で成膜してもよい。
以上のように、本発明の実施の形態3におけるパワー半導体装置では、パワー半導体素子4の表面電極41aにおいて、ビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82の下には、Cu層82と比べて硬いNiを主成分とする無電解めっきで形成されたNi層84を設けるようにしたので、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制して接合でき、信頼性に優れた配線を実現できる。また、表面電極の剥離や割れを防ぎ、生産性の向上を図ることができる。
実施の形態4.
実施の形態1では、複数のワイヤ6を一つの表面電極41aにボンディングする構成としたが、実施の形態4では、複数のワイヤ6にそれぞれに対応する表面電極を設けた場合について説明する。
実施の形態1では、複数のワイヤ6を一つの表面電極41aにボンディングする構成としたが、実施の形態4では、複数のワイヤ6にそれぞれに対応する表面電極を設けた場合について説明する。
図5は、本発明の実施の形態4によるパワー半導体装置でのパワー半導体素子4の表面電極41aの構成を示す斜視図であり、図6は、図5のB−B矢視断面図である。また、図7および図8は、実施の形態4によるパワー半導体装置でのパワー半導体素子4の表面電極41aの他の構成を示す図である。
図5に示すように、パワー半導体素子4の表面電極41aは、複数のワイヤ6に対してそれぞれ接合部の面積の約1.2倍の面積で楕円形状に設けられている。表面電極41aのない領域全体には、ポリイミドからなる絶縁層9が配置されている。一般にパワー半導体素子においては、絶縁性を確保するためにパワー半導体素子の外周などにポリイミドが用いられるが、本実施の形態4においては、表面電極41aがない領域全面に成膜している。また、表面電極41aは、図6に示すように、実施の形態1と同様に最表面はビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82であり、その下にはビッカース硬度が200〜350Hvの硬いCuを主成分とする無電解めっきで形成されたCu層81がある。さらにその下にAlを主成分とするAl層7が成膜されている。表面電極41aの最表面に形成されたCu層82に、ワイヤ6がウェッジボンディングによりボンディングされる。その他の構成についても、実施の形態1のパワー半導体装置100と同様であり、その説明を省略する。
本構成とすることで、Si製のパワー半導体素子4やAlN製のセラミック基板2などの低線膨張係数の材料と線膨張係数の大きい表面電極41aとの不整合に対し、熱応力を分散させることが可能となるため、剥がれを抑制でき、信頼性の向上が可能となる。また、ポリイミドからなる絶縁層9がマスクとして機能するため、表面電極41aを格子状に配置するための写真製版やエッチングといった工程を追加することなく、パターンを形成することが可能であり、生産性に優れている。さらに、Al層7を全面に成膜していることで、Cu層8と絶縁層9との間に隙間が生じることを防いでいる。
なお、表面電極41aのそれぞれの大きさは、ワイヤ6との接合部の面積の1〜1.5倍であればよく、形状は楕円に限らず、図7に示すように矩形でもよい(図7(a)参照)。また、その際、応力集中を避けるため、角にR(図7(b)参照)や面取り(図7(c)参照)などの処理を施してもよい。
また、絶縁層9としてポリイミドを用いたが、これに限るものではない。絶縁性を確保できる材料であればよく、窒化膜などでもよい。また、絶縁層9を最終的に残す構成としたが、レジストを塗布して表面電極41aを成膜し、成膜後にレジストを除去する方法でもよい。
また、表面電極41aの表面側の一部の層のみをそれぞれのワイヤ6に対応するように形成してもよい。例えば、図8(a)ではAl層7の上にCu層8(Cu層81とCu層82)のみをそれぞれのワイヤ6に対応するように成膜して形成した場合を、図8(b)ではCu層81の上に、Cu層82のみをそれぞれのワイヤ6に対応するように成膜して形成した場合を示す。また、Cu層8の成膜まで完了してから、表面電極41aの表面側の一部の層のみをそれぞれのワイヤ6に対応するように残して形成してもよい。例えば、図8(c)ではCu層8(Cu層81とCu層82)のみをそれぞれのワイヤ6に対応するように残して形成した場合を、図8(d)ではCu層82のみをそれぞれのワイヤ6に対応するように残して形成した場合について示す。これらの場合、Al層7は0.1μm以上とすることが必要である。
以上のように、本発明の実施の形態4におけるパワー半導体装置では、パワー半導体素子4の表面電極41a、または表面電極41aの表面側の一部の層が、複数のワイヤ6のそれぞれに対応して設けられ、表面電極41aの最表面のCu層82とそれぞれ対応するCu製のワイヤ6とをワイヤボンディングするようにしたので、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制できるだけでなく、熱応力を分散させることが可能となるため、表面電極の剥がれを抑制でき、さらに信頼性に優れた配線を実現できる。また、生産性の向上を図ることができる。
実施の形態5.
実施の形態4では、Al層7の形状に合わせてCu層8(Cu層81とCu層82)を形成したが、実施の形態5では、Cu層8(Cu層81とCu層82)が覆いかぶさるように形成した場合について説明する。
実施の形態4では、Al層7の形状に合わせてCu層8(Cu層81とCu層82)を形成したが、実施の形態5では、Cu層8(Cu層81とCu層82)が覆いかぶさるように形成した場合について説明する。
図9は、本発明の実施の形態5によるパワー半導体装置の要部の構成を示す拡大断面図である。図9に示すように、パワー半導体素子4の表面電極41aは、Cu層8(Cu層81とCu層82)がAl層7を覆うように絶縁層9上に1〜10μm程度はみ出した状態で覆いかぶさっている。表面電極41aは、実施の形態4と同様に最表面はビッカース硬度が70〜150Hvの柔らかいCuを主成分とする無電解めっきで形成されたCu層82であり、その下にはビッカース硬度が200〜350Hvの硬いCuを主成分とする無電解めっきで形成されたCu層81がある。さらにその下にAlを主成分とするAl層7が成膜されている。無電解めっき層81は無電解めっき層82上にめっきされているので、無電解めっき層81も絶縁層9上に無電解めっき層82と同じ、またはそれ以上覆いかぶさっている。その他の構成についても、実施の形態4のパワー半導体装置と同様であり、その説明を省略する。
以上のように、本発明の実施の形態5におけるパワー半導体装置では、パワー半導体素子4の表面電極41aが、Cu層8(Cu層81とCu層82)がAl層7を覆うように絶縁層9上にはみ出した状態で覆いかぶさるようにしたので、パワー半導体素子にCuワイヤでボンディングする場合であっても、パワー半導体素子へのダメージを抑制でき、熱応力を分散させることで表面電極の剥がれを抑制できるだけでなく、Alが露出しないため、Alのガルバニック腐食を防ぐことができ、さらに信頼性に優れた配線を実現できる。また、生産性の向上を図ることができる。
上述した各実施の形態におけるパワー半導体装置では、Cu製のワイヤ6によりワイヤボンディングするようにしたので、Al製のワイヤに比べて電気抵抗が小さく、電流容量の大きい配線となっている。そこで、パワー半導体素子4として、Si製に比べてバンドギャップが大きいワイドバンドギャップ半導体により形成されたものを用いてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素(SiC)、窒化ガリウム(GaN)、ダイヤモンドなどが挙げられる。
このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性が高く、許容電流密度も高い。また、耐熱性も高いため、放熱部材の冷却フィンの小型化や、空冷化が可能であるので、パワー半導体装置の一層の小型化が可能になる。
パワー半導体装置の小型化が進むと、放熱性を確保し、熱応力に対する長期信頼性への要求がさらに高度になる。このような要求に対しても、本発明のパワー半導体装置は、優れた効果を発揮する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
4 パワー半導体素子、6 ワイヤ、7 Al層、8 Cu層、9 絶縁層、41a 表面電極、81 Cu層、82 Cu層、83 金属層、100 パワー半導体装置
Claims (21)
- パワー半導体素子と、
前記パワー半導体素子上に設けられた第一電極層と、
前記第一電極層上に設けられた前記第一電極層よりも硬度の低いCuを主成分とする第二電極層と、
前記第二電極層に接続されたCuを主成分とするボンディングワイヤと
を備えたことを特徴とするパワー半導体装置。 - 前記第二電極層は、ビッカース硬度が70〜150Hvであることを特徴とする請求項1に記載のパワー半導体装置。
- 前記第一電極層は、ビッカース硬度が200〜350Hvであることを特徴とする請求項1または請求項2に記載のパワー半導体装置。
- 前記第一電極層は、Cuを主成分とする層であることを特徴とする請求項1から請求項3のいずれか1項に記載のパワー半導体装置。
- 前記第一電極層は、下地層と前記下地層上に無電解めっきで形成されたCuを主成分とする層とであることを特徴とする請求項1から請求項3のいずれか1項に記載のパワー半導体装置。
- 前記第二電極層は、前記第一電極層を下地として無電解めっきで形成されたCuを主成分とする層であることを特徴とする請求項5に記載のパワー半導体装置。
- 前記第一電極層は、下地層のみであり、前記第二電極層は、前記第一電極層を下地として無電解めっきで形成されたCuを主成分とする層であることを特徴とする請求項1から請求項3のいずれか1項に記載のパワー半導体装置。
- 前記第一電極層は、平均結晶粒径が1um以下であることを特徴とする請求項1から請求項7のいずれか1項に記載のパワー半導体装置。
- 前記第二電極層は、平均結晶粒径が5um以上であることを特徴とする請求項1から請求項8のいずれか1項に記載のパワー半導体装置。
- 前記第一電極層は、膜厚が5〜20umであることを特徴とする請求項1から請求項9のいずれか1項に記載のパワー半導体装置。
- 前記第二電極層は、膜厚が5〜20umであることを特徴とする請求項1から請求項10のいずれか1項に記載のパワー半導体装置。
- 前記第一電極層の下地層は、膜厚が0.1〜5umであることを特徴とする請求項5または請求項6に記載のパワー半導体装置。
- 前記下地層は、Al、Cu、またはNiにより形成されたことを特徴とする請求項12に記載のパワー半導体装置。
- 前記第一電極層と前記第二電極層との間に、金属膜が設けられたことを特徴とする請求項1から請求項13のいずれか1項に記載のパワー半導体装置。
- 少なくとも前記第二電極層は、前記ボンディングワイヤとの接続部の面積の1〜1.5倍の面積で設けられたことを特徴とする請求項1から請求項14のいずれか1項に記載のパワー半導体装置。
- 前記パワー半導体素子は、前記第一電極層および前記第二電極層の外周に絶縁層を設けたことを特徴とする請求項1から請求項15のいずれか1項に記載のパワー半導体装置。
- 前記絶縁層は、ポリイミドまたは窒化膜で設けられたことを特徴とする請求項16に記載のパワー半導体装置。
- 前記第一電極層および前記第二電極層が、外周の前記絶縁層に覆いかぶさっていることを特徴とする請求項16または請求項17に記載のパワー半導体装置。
- 前記絶縁層に覆いかぶさっている領域は、外周の幅が1〜10umであることを特徴とする請求項18に記載のパワー半導体装置。
- 前記パワー半導体素子は、ワイドバンドギャップ半導体材料により形成されたことを特徴とする請求項1から請求項19のいずれか1項に記載のパワー半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項20に記載のパワー半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015046846 | 2015-03-10 | ||
| JP2015046846 | 2015-03-10 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017504977A Division JP6250864B2 (ja) | 2015-03-10 | 2016-02-26 | パワー半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018037684A true JP2018037684A (ja) | 2018-03-08 |
Family
ID=56880102
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017504977A Active JP6250864B2 (ja) | 2015-03-10 | 2016-02-26 | パワー半導体装置 |
| JP2017224224A Pending JP2018037684A (ja) | 2015-03-10 | 2017-11-22 | パワー半導体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017504977A Active JP6250864B2 (ja) | 2015-03-10 | 2016-02-26 | パワー半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20180053737A1 (ja) |
| JP (2) | JP6250864B2 (ja) |
| CN (1) | CN107210241B (ja) |
| DE (1) | DE112016001142B4 (ja) |
| WO (1) | WO2016143557A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020012958A1 (ja) * | 2018-07-12 | 2020-01-16 | ローム株式会社 | 半導体素子および半導体装置 |
| DE112020007026T5 (de) | 2020-04-06 | 2023-01-19 | Mitsubishi Electric Corporation | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit |
| DE102022119320A1 (de) | 2021-10-13 | 2023-04-13 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
| DE112020007480T5 (de) | 2020-08-03 | 2023-05-17 | Mitsubishi Electric Corporation | Halbleitereinheit, herstellungsverfahren für dieselbe und leistungswandler |
| WO2023243138A1 (ja) * | 2022-06-14 | 2023-12-21 | 三菱重工業株式会社 | パワーモジュール用基板 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016001142B4 (de) * | 2015-03-10 | 2020-01-16 | Mitsubishi Electric Corporation | Leistungs-Halbleitervorrichtung |
| WO2017199706A1 (ja) | 2016-05-18 | 2017-11-23 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| WO2018015156A1 (en) * | 2016-07-19 | 2018-01-25 | Danfoss Silicon Power Gmbh | Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them |
| JP6698499B2 (ja) * | 2016-11-15 | 2020-05-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2018194090A1 (ja) * | 2017-04-20 | 2018-10-25 | ローム株式会社 | 半導体装置 |
| JP2019110247A (ja) * | 2017-12-19 | 2019-07-04 | トヨタ自動車株式会社 | 半導体装置 |
| US10872861B2 (en) * | 2018-02-07 | 2020-12-22 | Advanced Semiconductor Engineering, Inc. Kaohsiung, Taiwan | Semiconductor packages |
| CN111937127B (zh) * | 2018-04-11 | 2024-04-02 | 日立能源有限公司 | 功率半导体芯片上的材料减少的金属板 |
| WO2020144790A1 (ja) * | 2019-01-10 | 2020-07-16 | 三菱電機株式会社 | 電力用半導体装置 |
| JPWO2021176996A1 (ja) * | 2020-03-04 | 2021-09-10 | ||
| JP7267963B2 (ja) * | 2020-03-11 | 2023-05-02 | 株式会社 日立パワーデバイス | 半導体装置 |
| JP7496724B2 (ja) * | 2020-06-25 | 2024-06-07 | 株式会社 日立パワーデバイス | 半導体装置 |
| CN116195055A (zh) * | 2020-07-16 | 2023-05-30 | 罗姆股份有限公司 | 半导体装置以及半导体装置的制造方法 |
| CN112201628A (zh) * | 2020-08-24 | 2021-01-08 | 株洲中车时代半导体有限公司 | 一种功率模块封装结构及其制备方法 |
| DE112021004922T5 (de) * | 2020-11-27 | 2023-07-13 | Rohm Co., Ltd. | Halbleiterbauelement |
| JP7760434B2 (ja) * | 2022-04-04 | 2025-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2024009722A1 (ja) * | 2022-07-05 | 2024-01-11 | ローム株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517498A (ja) * | 2000-12-28 | 2004-06-10 | インフィネオン テクノロジーズ ノース アメリカ コーポレイション | 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ |
| JP2010097999A (ja) * | 2008-10-14 | 2010-04-30 | Fuji Electric Systems Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014082367A (ja) * | 2012-10-17 | 2014-05-08 | Nippon Micrometal Corp | パワー半導体装置 |
| WO2014175343A1 (ja) * | 2013-04-25 | 2014-10-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6250864B2 (ja) * | 2015-03-10 | 2017-12-20 | 三菱電機株式会社 | パワー半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63148649A (ja) * | 1986-12-12 | 1988-06-21 | Mitsubishi Electric Corp | 半導体装置の電極構造 |
| JPH077783B2 (ja) * | 1988-03-18 | 1995-01-30 | 株式会社東芝 | 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 |
| JPH07302811A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 大電流通電用Alワイヤ及びこれを用いた半導体モジュール |
| JP2000208548A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置 |
| US7784670B2 (en) * | 2004-01-22 | 2010-08-31 | Bondtech Inc. | Joining method and device produced by this method and joining unit |
| WO2005102594A1 (ja) * | 2004-04-21 | 2005-11-03 | Nec Corporation | はんだ及びそれを使用した実装品 |
| EP1750136A1 (en) * | 2004-05-19 | 2007-02-07 | JSR Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
| DE102007018914B4 (de) * | 2007-04-19 | 2019-01-17 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| US8378231B2 (en) * | 2008-07-31 | 2013-02-19 | Ibiden Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2013004781A (ja) | 2011-06-17 | 2013-01-07 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2013018504A1 (ja) * | 2011-08-04 | 2013-02-07 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JP5970316B2 (ja) * | 2012-09-26 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TWI600129B (zh) * | 2013-05-06 | 2017-09-21 | 奇景光電股份有限公司 | 玻璃覆晶接合結構 |
-
2016
- 2016-02-26 DE DE112016001142.3T patent/DE112016001142B4/de active Active
- 2016-02-26 US US15/557,046 patent/US20180053737A1/en not_active Abandoned
- 2016-02-26 WO PCT/JP2016/055803 patent/WO2016143557A1/ja not_active Ceased
- 2016-02-26 CN CN201680009370.9A patent/CN107210241B/zh active Active
- 2016-02-26 JP JP2017504977A patent/JP6250864B2/ja active Active
-
2017
- 2017-11-22 JP JP2017224224A patent/JP2018037684A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004517498A (ja) * | 2000-12-28 | 2004-06-10 | インフィネオン テクノロジーズ ノース アメリカ コーポレイション | 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ |
| JP2010097999A (ja) * | 2008-10-14 | 2010-04-30 | Fuji Electric Systems Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014082367A (ja) * | 2012-10-17 | 2014-05-08 | Nippon Micrometal Corp | パワー半導体装置 |
| WO2014175343A1 (ja) * | 2013-04-25 | 2014-10-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6250864B2 (ja) * | 2015-03-10 | 2017-12-20 | 三菱電機株式会社 | パワー半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7280261B2 (ja) | 2018-07-12 | 2023-05-23 | ローム株式会社 | 半導体素子および半導体装置 |
| JPWO2020012958A1 (ja) * | 2018-07-12 | 2021-08-02 | ローム株式会社 | 半導体素子および半導体装置 |
| WO2020012958A1 (ja) * | 2018-07-12 | 2020-01-16 | ローム株式会社 | 半導体素子および半導体装置 |
| US11658093B2 (en) | 2018-07-12 | 2023-05-23 | Rohm Co., Ltd. | Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device |
| DE112020007026T5 (de) | 2020-04-06 | 2023-01-19 | Mitsubishi Electric Corporation | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit |
| US12322605B2 (en) | 2020-04-06 | 2025-06-03 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
| DE112020007480T5 (de) | 2020-08-03 | 2023-05-17 | Mitsubishi Electric Corporation | Halbleitereinheit, herstellungsverfahren für dieselbe und leistungswandler |
| DE102022119320A1 (de) | 2021-10-13 | 2023-04-13 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
| JP7622605B2 (ja) | 2021-10-13 | 2025-01-28 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2023058346A (ja) * | 2021-10-13 | 2023-04-25 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US12417908B2 (en) | 2021-10-13 | 2025-09-16 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| WO2023243138A1 (ja) * | 2022-06-14 | 2023-12-21 | 三菱重工業株式会社 | パワーモジュール用基板 |
| DE112023001951T5 (de) | 2022-06-14 | 2025-02-27 | Mitsubishi Heavy Industries, Ltd. | Substrat für leistungsmodul |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016143557A1 (ja) | 2016-09-15 |
| CN107210241B (zh) | 2019-12-31 |
| DE112016001142B4 (de) | 2020-01-16 |
| CN107210241A (zh) | 2017-09-26 |
| DE112016001142T5 (de) | 2017-11-30 |
| JPWO2016143557A1 (ja) | 2017-05-25 |
| US20180053737A1 (en) | 2018-02-22 |
| JP6250864B2 (ja) | 2017-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6250864B2 (ja) | パワー半導体装置 | |
| JP6983187B2 (ja) | 電力用半導体装置 | |
| JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN102593081B (zh) | 包括散热器的半导体器件 | |
| US8823175B2 (en) | Reliable area joints for power semiconductors | |
| JP6264230B2 (ja) | 半導体装置 | |
| WO2013018504A1 (ja) | 半導体装置とその製造方法 | |
| JPWO2005032225A1 (ja) | セラミック回路基板、その製造方法およびパワーモジュール | |
| JP2017107937A (ja) | 電力用半導体装置 | |
| JPWO2017183222A1 (ja) | 半導体装置およびその製造方法 | |
| JP2018064362A (ja) | 半導体装置 | |
| JP6440794B1 (ja) | 半導体装置 | |
| JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
| CN106206540B (zh) | 半导体装置及其制造方法 | |
| JP2016086003A (ja) | パワー半導体装置の製造方法 | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP6064845B2 (ja) | 半導体装置 | |
| US11152286B2 (en) | Power semiconductor module device | |
| JP2018116960A (ja) | 電力用半導体装置 | |
| JP7267963B2 (ja) | 半導体装置 | |
| JPWO2020144790A1 (ja) | 電力用半導体装置 | |
| JP5151837B2 (ja) | 半導体装置の製造方法 | |
| US20210143076A1 (en) | Heat sink board, manufacturing method thereof, and semiconductor package including the same | |
| CN118974898A (zh) | 半导体装置及半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191203 |