TWI830470B - 包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法 - Google Patents

Abstract

一種半導體裝置總成包括：一第一半導體裝置，該第一半導體裝置在其之一上表面上包括複數個電接觸件；一單片矽結構，其具有與該上表面接觸之一下表面及從該下表面延伸至該單片矽結構之一本體中之一腔；一第二半導體裝置，其安置於該腔中，該第二半導體裝置包括：第一複數個互連件，其等各操作性地耦合至該複數個電接觸件之一對應者；及第二複數個互連件，其等在該第二半導體裝置之一上表面上，其等各耦合至從該腔延伸至該單片矽結構之一頂部表面之複數個TSV之一對應TSV；及一第三半導體裝置，其安置於該單片矽結構上方且包括第三複數個互連件，其等各操作性地耦合至該複數個TSV之一對應者。

Description

包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法

本發明大體上係關於半導體裝置總成，且更特定言之係關於包括用於散熱之單片矽結構之半導體裝置總成及製造其之方法。

微電子裝置通常具有包括具有一高密度之極小組件之積體電路系統之一晶粒(即，一晶片)。通常，晶粒包括電耦合至積體電路系統之一極小接合墊陣列。接合墊係供應電壓、信號等透過其傳輸至積體電路系統及從積體電路系統傳輸之外部電接觸件。在形成晶粒之後，其等經「封裝」以將接合墊耦合至可更容易地耦合至各種電力供應線、信號線及接地線之電氣終端之一較大陣列。用於封裝晶粒之習知程序包括將晶粒上之接合墊電耦合至導線、球墊或其他類型之電氣終端之一陣列，及囊封晶粒以保護其等免受環境因素(例如，濕氣、微粒、靜電及物理影響)之影響。

100:單片矽結構

102:半導體裝置

103:間隙

104:重佈層

105:熱墊

106:互連件

107:熱接觸件

108:電接觸件

109:介電層

110:下半導體裝置

111:額外半導體裝置

112:模具材料

113:額外單片矽結構

114:穿矽通孔(TSV)

400:半導體裝置總成

500:半導體裝置總成

600:半導體裝置總成

700:半導體裝置總成

900:半導體裝置總成

1000:半導體裝置總成

1100:矽晶圓

1101:鈍化層

1102:熱墊

1103:遮罩層

1104:小開口

1105:腔

1400:單片矽結構

1401:下半導體裝置

1402:熱接觸件

1403:介電層

1700:半導體裝置總成

1701:半導體裝置

1702:囊封劑

1800:半導體裝置總成

1901:臨時載體晶圓

1902:黏著劑

1903:穿矽通孔(TSV)

1904:焊球陣列/通孔

2000:半導體裝置總成

2100:矽晶圓

2101:鈍化層

2102:遮罩層

2103:小開口

2104:金屬結構

2105:金屬熱提取結構

2106:遮罩結構/遮罩層

2107:腔

2500:單片矽結構

2600:半導體裝置總成

2601:半導體裝置

2602:下半導體裝置

2700:系統

2702:半導體裝置總成

2704:電源

2706:驅動器

2708:處理器

2710:其他子系統或總成

圖1係根據本發明之一項實施例之用於散熱之一單片矽結 構之一簡化示意性橫截面視圖。

圖2至圖10係根據本發明之實施例之處於一製程中之各種階段之半導體裝置總成之簡化示意性橫截面視圖。

圖11至圖14係根據本發明之實施例之處於一製程中之各種階段之用於散熱之單片矽結構之簡化示意性橫截面視圖。

圖15至圖20係根據本發明之實施例之處於一製程中之各種階段之半導體裝置總成之簡化示意性橫截面視圖。

圖21至圖25係根據本發明之實施例之處於一製程中之各種階段之用於散熱之單片矽結構之簡化示意性橫截面視圖。

圖26係根據本發明之一項實施例之一半導體裝置總成之一簡化示意性橫截面視圖。

圖27係展示包括根據本發明之一實施例組態之一半導體裝置總成之一系統之一示意圖。

相關申請案之交叉參考

本申請案含有與標題為「SEMICONDUCTOR DEVICE ASSEMBLIES INCLUDING MONOLITHIC SILICON STRUCTURES FOR THERMAL DISSIPATION AND METHODS OF MAKING THE SAME」之同時申請之美國專利申請案有關之標的物。其揭示內容以引用之方式併入本文中之相關申請案讓渡給美光科技公司(Micron Technology,Inc.)且由代理人檔案號碼010829-9679.US00及010829-9681.US00識別。

在下文中描述半導體裝置及相關聯系統及方法之數項實施例之具體細節。熟習相關技術者將辨識，可在晶圓級或在晶粒級執行本文 中描述之方法之適合階段。因此，取決於使用術語「基板」之內容背景，術語「基板」可指代一晶圓級基板或指代一單粒化晶粒級基板。此外，除非上下文另有指示，否則可使用習知半導體製造技術來形成本文中揭示之結構。可(舉例而言)使用化學氣相沈積、物理氣相沈積、原子層沈積、鍍覆、無電鍍覆、旋塗及/或其他適合技術來沈積材料。類似地，可舉例而言使用電漿蝕刻、濕式蝕刻、化學機械平坦化或其他適合技術來移除材料。

一些半導體裝置總成包括經組態以輔助從總成中之一或多個半導體裝置提取熱量之結構。此等結構通常由具有高熱導率之金屬(諸如銅、銀、鋁或其合金)形成。由於此等金屬之熱膨脹係數(CTE)可能與總成中之半導體裝置之CTE有很大差異，故歸因於熱循環導致之分層、破裂或其他類型之機械損壞可對此等總成提出一挑戰。此外，用於由此等金屬形成結構，且對其等進行塑形以容納總成中之額外裝置之製造技術需要不同於用於大多數其他組裝程序之工具且可大大增加其等整合於其中之總成之費用。

為解決此等及其他缺點，本申請案之各項實施例提供半導體裝置總成，其中提供一單片矽結構以用於在一多晶粒結構中之一下晶粒之表面與總成之一外(例如，上)表面之間散熱。單片矽結構可包括部分或完全延伸穿過其之腔，其中可提供額外半導體裝置(例如，晶粒、晶粒堆疊、封裝、總成等)。額外半導體裝置可電耦合至單片矽結構(例如，藉由氧化物-氧化物鍵合、混合鍵合、黏著劑、互連件或類似者)附接至其之下晶粒之相同表面。單片矽結構憑藉其高熱導率及其熱膨脹係數與下晶粒之熱膨脹係數之緊密匹配提供經改良熱管理而無與其他熱管理結構相關聯之 損壞之風險。

圖1係根據本發明之一實施例之一單片矽結構100之一簡化示意性部分橫截面視圖。單片矽結構100包括至少部分延伸穿過單片矽結構100之厚度(例如，延伸至本體中)之一或多個腔(繪示兩個腔)。結構100可(例如)由其中已(例如，藉由遮蔽及定向蝕刻、雷射燒蝕等)形成腔之一空白矽晶圓形成。結構100可保持在一晶圓級以進行後續晶圓級處理步驟，或可視情況在後續處理步驟之前單粒化。

根據本發明之一個態樣，單片矽結構100可在整合至一較大半導體裝置總成中之前在其腔中預填入半導體裝置。圖2係根據本發明之一項實施例之數個半導體裝置已安置於其中之一單片矽結構100之一簡化示意性橫截面視圖。如參考圖2可見，半導體裝置102(例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)已安置至單片矽結構100之腔中。各半導體裝置102可藉由半導體裝置之背表面與腔之面向內表面之間之一黏著劑(例如，一熱介面材料)固定於對應腔中。腔可經定大小使得小間隙103(例如，視情況用一黏著劑、一底膠填充、一囊封劑或類似者填充)保留在半導體裝置102周圍以簡化將其等安置於腔中之程序。在其他實施例中，可透過仔細匹配半導體裝置102及腔之外部尺寸來最小化或甚至消除間隙103。為促進將半導體裝置102及單片矽結構100整合成一較大總成，可形成包括與單片矽結構100對準之一或多個熱墊105(例如，包含銅、銀、鋁或與一金屬-金屬鍵合操作相容之其他金屬)及操作性地耦合至半導體裝置102之一或多個互連件106(例如，襯墊、支柱、UBM、接腳、焊球等)的一重佈層104。在其他實施例中，可省略重佈層且可在填入單片矽結構100中(例如，與單片矽結構100之接合表面共面)之 前向半導體裝置102提供互連件。

轉向圖3，根據本發明之一項實施例，填入之單片矽結構100被繪示為經對準以準備接合至另一半導體裝置(例如，總成中之上述下半導體裝置)。下半導體裝置110包括熱接觸件107及電接觸件108安置於其中之一介電層109。填入之單片矽結構100可接合至下半導體裝置110，使得熱墊105耦合至熱接觸件107且互連件106耦合至電接觸件108以形成半導體裝置總成400，如根據圖4中之揭示內容之一項實施例繪示。鍵合操作可為一混合鍵合操作，其中一介電質-介電質鍵(例如，氧化物-氧化物鍵)形成於重佈層104之介電質與形成於下半導體裝置110上方之介電層109之間且金屬-金屬鍵形成於熱墊105與熱接觸件107之對應者之間，及互連件106與電接觸件108之對應者之間。

儘管在前述例示性實施例中，半導體裝置總成400已被繪示為透過一混合鍵合操作形成，然在其他實施例中，可運用黏著層(例如，熱介面材料(TIM))、具有或不具有底膠填充之焊料互連件或熟習此項技術者熟知之任何其他鍵合方法達成一填入之單片矽結構與一下半導體裝置之間之鍵。

根據本發明之一額外態樣，半導體裝置總成400可視情況經受進一步處理以移除上覆於半導體裝置102已安置於其中之腔之單片矽結構100之部分，以便減小總成之一高度及/或提供額外連接選項。在此方面，圖5係一半導體裝置總成500之一簡化示意性橫截面視圖，其中類似於圖4中繪示之總成的一總成已經受一背側薄化操作(例如，藉由化學-機械拋光(CMP)、研磨等)以從單片矽結構100移除材料之部分，以便曝露半導體裝置102之背表面且減小總成500之總高度。

在其中半導體裝置102包括用於進一步連接之背側接觸件之一實施例中，從覆蓋半導體裝置102之背表面之單片矽結構100移除材料之部分可允許將額外裝置整合至半導體裝置總成中。圖6中展示一個此配置，其中繪示一半導體裝置總成600之一簡化示意性橫截面視圖。如參考圖6可見，類似於圖5中繪示之總成的一總成具有連接至半導體裝置102之曝露背側接觸件(例如，透過傳統覆晶互連件、焊球陣列、混合鍵合等)之額外半導體裝置111(例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)。接著，可藉由一模具材料112層囊封額外半導體裝置111以向其提供機械保護。

替代地，代替如圖6中繪示般將額外半導體裝置個別地連接至半導體裝置102之曝露背側接觸件，在另一實施例中，一或多個額外預填入之單片矽結構(例如，類似於圖2中繪示之結構)可接合至圖5中繪示之半導體總成500以提供具有一高密度之裝置之一總成同時保持良好熱效能。圖7中展示一個此總成，其中繪示一半導體裝置總成700之一簡化示意性橫截面視圖，其中類似於圖5中繪示之總成的一總成具有用接合至其之半導體裝置填入之一額外單片矽結構113。

如熟習此項技術者將容易瞭解，根據本發明之一個態樣，可迭代地重複圖5及圖7中繪示之程序，使得一額外填入單片矽結構本身可經受另一背側薄化操作以曝露其中之半導體裝置之背側接觸件以接合至又另一填入單片矽結構。

替代地或額外地，代替完全移除覆蓋填入其腔中之半導體裝置之背表面之一單片矽結構之材料之一背側薄化操作，在另一實施例中，覆蓋填入其腔中之半導體裝置之背表面之一單片矽結構之材料可僅足 夠薄化以允許透過薄化材料形成通孔(例如，穿矽通孔(TSV))以連接至半導體裝置之背側接觸件。此可參考圖8更容易地理解，其中展示類似於圖4之總成的一總成，其已經受移除覆蓋腔中之半導體裝置之背表面之材料之一部分之一背側薄化操作，且已進一步經受一TSV形成操作(例如，形成穿過矽材料之開口，鈍化開口，從開口之底部移除鈍化以曝露背側接觸件，將一導體鍍覆至開口中等)，從而提供延伸穿過薄化材料之TSV 114以接觸半導體裝置之背側接觸件以促進進一步連接。

轉向圖9，繪示一半導體裝置總成900之一簡化示意性橫截面視圖，其中類似於圖8中展示之總成的一總成具有連接至延伸穿過單片矽結構100而至半導體裝置102(例如，透過傳統覆晶互連件、焊球陣列、混合鍵合等)之TSV 114之額外半導體裝置111(例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)。接著，可藉由一模具材料112層囊封額外半導體裝置111以向其提供機械保護，如上文參考圖6更詳細地描述。

替代地，代替如圖9中繪示般將額外半導體裝置個別地連接至TSV 114，在另一實施例中，一或多個額外預填入單片矽結構(例如，類似於圖2中繪示之結構)可接合至圖8中繪示之半導體總成以提供具有一高密度之裝置之一總成同時保持良好熱效能。圖10中展示一個此總成，其中繪示一半導體裝置總成1000之一簡化示意性橫截面視圖，其中類似於圖8中繪示之總成的一總成具有用接合至其之半導體裝置填入之一額外單片矽結構113。

如上文闡述，可經由用於在矽中形成開口或腔之傳統蝕刻技術由一空白矽晶圓製造一單片矽結構。替代地或額外地，根據本發明之 各項實施例，用於製造單片矽結構之方法可包括如下文更詳細地闡述之高度可控及高速蝕刻程序。

轉向圖11，在根據本發明之一項實施例之形成程序中之一步驟在一簡化部分橫截面視圖中展示將由其形成一單片矽結構之一前驅體結構。前驅體結構包括一矽晶圓1100，鈍化層1101(例如，一介電材料)已形成於矽晶圓1100上，一或多個熱墊1102形成於鈍化層1101中。一遮罩層1103形成於鈍化層1101上方，其中一圖案對應於待形成於矽晶圓1100中之腔。更特定言之，遮罩層1103包括上覆於待形成腔之矽晶圓1100中之一區之小開口(例如，對應於狹窄柱狀或鰭狀結構)之一圖案。如參考圖12可見，小開口1104可至少部分蝕刻至矽晶圓1100之一厚度中以從待形成腔之位置移除一些材料。從腔蝕刻較小量材料而非整個腔之一優勢係與遮罩開口對應於最終腔開口之全尺寸之情況相比，定向蝕刻操作可更快地完成。已從矽晶圓1100各向異性地蝕刻出此等材料「薄片」，可執行一後續各向同性(例如，濕式)蝕刻操作以從將形成腔之矽晶圓1100移除剩餘材料。圖13中繪示此一操作之結果，圖13展示根據本發明之一項實施例之已藉由此兩步各向異性及各向同性蝕刻程序形成之腔1105。在(例如，經由一化學及/或機械移除程序)移除遮罩層1103之剩餘部分之後，如圖14中展示，包括熱墊1102及腔1105之單片矽結構1400準備好用於先前在上文參考圖2至圖10更詳細地描述之程序。

作為在將單片矽結構附接至一總成中之一下半導體裝置之前用半導體裝置預填入類似於圖1或圖14之單片矽結構的一單片矽結構之一替代例，本發明之一些實施例可涉及將一單片矽結構附接至一半導體裝置，背側薄化單片矽結構以揭露其中之腔，及隨後將半導體裝置安置於腔 內。根據本發明之各項實施例，在圖15至圖20中之程序中之各個階段展示形成一半導體裝置總成之一個此方法。

轉向圖15，根據本發明之一個態樣，在已接合至一下半導體裝置1401之後展示圖14之單片矽結構1400。在此方面，單片矽結構1400接合至下半導體裝置1401，使得熱墊1102耦合至下半導體裝置1401之熱接觸件1402。鍵合操作可為一混合鍵合操作，其中一介電質-介電質鍵(例如，一氧化物-氧化物鍵)形成於單片矽結構之介電質1101與形成於下半導體裝置1401上方之一介電層1403之間且金屬-金屬鍵形成於熱墊1102與熱接觸件1402之對應者之間。

單片矽結構1400可在接合至下半導體裝置1401之後經受一背側薄化操作(例如，藉由化學-機械拋光(CMP)、研磨等)以從單片矽結構1400移除材料之部分以便曝露腔1105，如圖16中繪示。在腔1105因此打開之情況下，半導體裝置(例如，個別晶粒、互連晶粒之垂直堆疊、裝置封裝、裝置總成等)1701可安置於腔1105中，且一囊封劑(例如，模具材料)1702可安置於半導體裝置1701上方(且視情況安置於半導體裝置1701周圍，取決於半導體裝置1701及腔1105之相對大小)，以產生半導體裝置總成1700，如圖17中展示。後續處理步驟(例如，從晶圓級或面板級單粒化總成1700，薄化且提供至下半導體裝置1401之外部連接等)可在此時執行(且未繪示以保持本發明之清晰度)。

替代地，類似於上文參考圖4及圖5描述之程序，半導體裝置總成1700可經受額外處理操作以移除囊封劑材料1702之上覆部分且曝露半導體裝置1701之背表面，以便薄化總成1700及/或使總成準備用於額外連接。在此方面，圖18係一半導體裝置總成1800之一簡化示意性橫截 面視圖，其中類似於圖17中繪示之總成的一總成已經受一背側薄化操作(例如，藉由化學-機械拋光(CMP)、研磨等)以移除囊封劑1702之上覆部分以便曝露(及視情況平坦化)半導體裝置1701之背表面且減小總成1800之總高度。

在其中半導體裝置1701包括用於進一步連接之背側接觸件之一實施例中，從覆蓋半導體裝置1701之背表面之囊封劑1702移除材料之部分可允許將額外裝置整合至半導體裝置總成中，如上文關於圖6及圖7更詳細地描述。在此方面，額外半導體裝置可直接附接至半導體裝置1701之曝露背側接觸件且接著藉由一模具材料層囊封(例如，類似於圖6中繪示之配置)。替代地，代替將額外半導體裝置個別地連接至半導體裝置1701之曝露背側接觸件，在另一實施例中，一或多個額外預填入之單片矽結構(例如，類似於圖2中繪示之結構)可接合至圖18中繪示之半導體總成1800以提供具有一高密度之裝置之一總成同時保持良好熱效能。在又另一實施例中，可對圖18之總成1800迭代地執行圖18中繪示之程序(例如，將另一單片矽結構1400安置於總成1800上方，薄化單片矽結構1400以打開其中之腔1105，將額外半導體裝置安置於曝露腔中，用一模具材料囊封，且視情況薄化上覆模具材料)以提供具有一高密度之裝置之一總成同時保持良好熱效能。如熟習此項技術者將容易瞭解，可混合、匹配及迭代地重複前述程序，使得可提供半導體裝置之額外階層直至已達成一所要裝置密度。

半導體裝置總成已被繪示為形成於尚未薄化或具備背側接觸件(例如，在其沿所繪示定向之一下表面上)之一下半導體裝置1401上方。圖19繪示根據本發明之一個態樣之下半導體裝置1401可藉由其薄化 且具備TSV及背側接觸件之一程序。如參考圖19可見，半導體裝置總成1800已藉由安置於單片矽結構1400及半導體裝置1701之曝露背表面上方之一黏著劑1902層接合至一臨時載體晶圓1901。在藉由載體晶圓1901機械地支撐時，下半導體裝置1401之背表面可薄化(例如，藉由CMP、研磨等)以減小總成之一總高度且允許透過下半導體裝置1401之一剩餘厚度形成TSV 1903。可使用熟習此項技術者已知之若干方法之任一者來形成背側接觸件(例如，襯墊、支柱、凸塊下敷金屬(UBM)等)，諸如承載焊球陣列1904之背側接觸件。在另一實施例中，代替在薄化下半導體裝置1401之後形成通孔1904，可僅藉由圖19中繪示之薄化操作曝露已在處理之一較早階段形成於下半導體裝置1401中之埋藏TSV。一旦薄化及接觸件形成完成，便可移除臨時載體晶圓1901及黏著劑1902，從而導致完成半導體裝置總成2000，如圖20中繪示。

儘管前述單片矽結構之矽材料具有一高熱導率，然在一些情況中，在一單片矽結構之一些區中包括銅、銀、鋁或其他高度導熱金屬以進一步增強其熱管理能力同時最小化總成中之結構與半導體裝置之間之CTE之差異可為有利的。在此方面，圖21至圖26繪示包括金屬熱提取結構之一單片矽結構之一項實施例之製造及整合。

轉向圖21，在根據本發明之一項實施例之形成程序中之一步驟在一簡化部分橫截面視圖中展示將由其形成一單片矽結構之一前驅體結構。前驅體結構包括一矽晶圓2100，鈍化層2101(例如，一介電材料)已形成於矽晶圓2100上，一或多個熱墊(未繪示)可視情況形成於鈍化層2101中。一遮罩層2102形成於鈍化層2101上方，其中一圖案對應於待形成於矽晶圓2100中之腔及金屬熱提取結構。更特定言之，遮罩層2102包 括小開口(例如，對應於狹窄柱狀或鰭狀結構)之一圖案，其上覆於待形成腔之矽晶圓2100中之區及待形成金屬熱提取結構之矽晶圓2100中之區。

如參考圖22可見，小開口2103可至少部分蝕刻至矽晶圓2100之一厚度中以從待形成腔之位置移除一些材料且產生其中可鍍覆金屬熱提取結構之開口。已從矽晶圓2100各向異性地蝕刻出材料之此等「薄片」，可接著形成一鍍覆操作以在待形成腔之區中及在待保留金屬熱提取結構2105之區中用金屬結構2104填充小開口2103。可(例如，藉由一CMP操作、一研磨操作、一濕式蝕刻操作等)移除過量金屬材料，且另一遮罩結構2106可安置於矽晶圓2100上方，其中開口曝露待形成腔之區中之金屬材料，但未曝露金屬熱提取結構2105。

可執行一後續各向同性(例如，濕式)蝕刻操作以從待形成腔之矽晶圓2100移除金屬結構及剩餘矽材料。圖25中繪示此一操作之結果，圖25展示根據本發明之一項實施例之已藉由此程序形成之腔2107及金屬熱提取結構2105。在(例如，經由一化學及/或機械移除程序)移除遮罩層2106之剩餘部分之後，包括金屬熱提取結構2105及腔2107之單片矽結構2500準備用於先前在上文參考圖2至圖10及/或圖15至圖20更詳細地描述之程序。在此方面，圖26繪示根據本發明之一項實施例之一半導體裝置總成2600之一簡化示意性橫截面視圖。總成2600包括一單片矽結構2500，金屬熱提取結構2105安置於其中以用於從一下半導體裝置2602提取熱(例如，透過與下半導體裝置2602中之熱接觸件接觸)。總成2600進一步包括耦合至下半導體裝置2602之單片矽結構之腔中之一或多個半導體裝置2601(繪示兩個半導體裝置)。

如熟習此項技術者將容易理解，儘管用其中一單一下半導 體裝置接合至一單一單片結構之部分橫截面視圖繪示前述實例，然本發明之實施例考量晶圓級處理，其中包含複數個下半導體裝置之一未單粒化晶圓接合至一晶圓級單片矽結構以提供個別總成可從其單粒化之一晶圓級中間結構。替代地，在另一實施例中，單粒化單片矽結構可個別地接合至包含複數個下半導體裝置之一未單粒化晶圓。在又另一實施例中，單粒化單片矽結構可個別地接合至單粒化下半導體裝置。

儘管在前述例示性實施例中，單片矽結構已被繪示及描述為包括與一下半導體裝置上之對應熱接觸件接觸之熱墊或金屬熱提取結構，然在其他實施例中，可省略此等特徵且一單片矽結構可在無任何中間金屬結構之情況下接合至一下半導體裝置之一表面。

儘管在前述例示性實施例中，單片矽結構已被繪示及描述為包括其中具有類似大小半導體裝置之相同深度及平面面積之兩個腔，然熟習此項技術者將容易瞭解，腔之數目不限於此，且在其他實施例中，單片矽結構可具有更多或更少腔、不同平面面積及/或深度之腔以容納不同大小及形狀之半導體裝置(或其他電氣組件，包括被動電路組件)。

此外，儘管在前述例示性實施例中，單片矽結構已被繪示及描述為安置於具有與單片矽結構相同之一平面面積之一下半導體晶粒上方，然熟習此項技術者將容易瞭解，單片矽結構可用於其他配置中(例如，接合至多於一個下晶粒，接合至一裝置基板等)且無需具有與承載其等之裝置相同之一平面面積。

根據本發明之一個態樣，上文繪示及描述之半導體裝置總成可包括記憶體晶粒，諸如動態隨機存取記憶體(DRAM)晶粒、與非(NAND)記憶體晶粒、或非(NOR)記憶體晶粒、磁性隨機存取記憶體 (MRAM)晶粒、相變記憶體(PCM)晶粒、鐵電隨機存取記憶體(FeRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒或類似者。在其中在一單一總成中提供多個晶粒之一實施例中，半導體裝置可為一相同種類之記憶體晶粒(例如，兩個NAND、兩個DRAM等)或不同種類之記憶體晶粒(例如，一個DRAM及一個NAND等)。根據本發明之另一態樣，上文繪示及描述之總成之半導體晶粒可包括邏輯晶粒(例如，控制器晶粒、處理器晶粒等)或邏輯及記憶體晶粒之一混合物(例如，一記憶體控制器晶粒及藉此控制之一記憶體晶粒)。

上文描述之半導體裝置及半導體裝置總成之任一者可併入至無數更大及/或更複雜系統(其之一代表性實例係圖27中示意性地展示之系統2700)之任一者中。系統2700可包括一半導體裝置總成(例如，或一離散半導體裝置)2702、一電源2704、一驅動器2706、一處理器2708及/或其他子系統或組件2710。半導體裝置總成2702可包括大致類似於上文描述之半導體裝置之特徵。所得系統2700可執行廣泛多種功能之任一者，諸如記憶體儲存、資料處理及/或其他適合功能。因此，代表性系統2700可包含但不限於手持式裝置(例如，行動電話、平板電腦、數位閱讀器及數位音訊播放器)、電腦、車輛、儀器及其他產品。系統2700之組件可容置於一單一單元中或分佈遍及多個經互連單元(例如，透過一通信網路)。系統2700之組件亦可包括遠端裝置及廣泛多種電腦可讀媒體之任一者。

本文中論述之裝置(包括一記憶體裝置)可形成於一半導體基板或晶粒(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上覆矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導 體材料之磊晶層。可透過使用各種化學物種(包括(但不限於)磷、硼或砷)摻雜來控制基板或基板之子區之導電率。可藉由離子植入或藉由任何其他摻雜手段在基板之初始形成或生長期間執行摻雜。

可在硬體、藉由一處理器執行之軟體、韌體或其等之任何組合中實施本文中描述之功能。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。實施功能之特徵亦可實體上定位在各種位置處，包括經分佈使得在不同實體位置處實施功能之部分。

如本文中使用，包括在發明申請專利範圍中，如一物項清單(舉例而言，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包括清單，使得(舉例而言)A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC(即，A及B及C)。再者，如本文中使用，片語「基於」不應被解釋為對一條件閉集之一參考。舉例而言，在不脫離本發明之範疇的情況下，被描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者。換言之，如本文中使用，片語「基於」應以與片語「至少部分基於」相同之方式進行解釋。

如本文中使用，術語「垂直」、「橫向」、「上」、「下」、「上方」及「下方」可指代半導體裝置中之特徵鑑於圖中展示之定向的相對方向或位置。舉例而言，「上」或「最上」可指代定位成與另一特徵相比更靠近一頁面之頂部的一特徵。然而，此等術語應廣泛解釋為包括具有其他定向(諸如倒轉或傾斜定向)之半導體裝置，其中頂部/底部、上方/下方、上/下、向上/向下及左/右可取決於定向而互換。

應注意，上文描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式經修改且其他實施方案係可能的。此外，可 組合來自兩個或更多個方法之實施例。

自前述內容，將瞭解，本文中已出於繪示之目的描述本發明之特定實施例，但可作出各種修改而不偏離本發明之範疇。實情係，在前述描述中，論述許多具體細節以提供對本技術之實施例之一全面且詳盡描述。然而，熟習相關技術者將認知，可在無該等具體細節之一或多者之情況下實踐本發明。在其他例項中，並未展示或詳細描述通常與記憶體系統及裝置相關聯之熟知結構或操作以避免混淆技術之其他態樣。一般而言，應瞭解，除本文中所揭示之特定實施例之外，各種其他裝置、系統及方法亦可在本技術之範疇內。

100:單片矽結構

102:半導體裝置

111:額外半導體裝置

112:模具材料

600:半導體裝置總成

Claims (20)

1. 一種半導體裝置總成，其包含： 一第一半導體裝置，該第一半導體裝置在其之一上表面上包括複數個電接觸件； 一單片矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單片矽結構包括從該下表面延伸至該單片矽結構之一本體中之一腔； 一第二半導體裝置，其安置於該腔中，該第二半導體裝置包括： 第一複數個互連件，其等各操作性地耦合至該複數個電接觸件之一對應者，及 第二複數個互連件，其等在與該第一複數個互連件相對之該第二半導體裝置之一上表面上，其等各操作性地耦合至從該腔延伸至該單片矽結構之一頂部表面之複數個TSV之一對應TSV；及 一第三半導體裝置，其安置於該單片矽結構上方且包括第三複數個互連件，其等各操作性地耦合至該複數個TSV之一對應者。
2. 如請求項1之半導體裝置總成，其中該單片矽結構具有在大小及形狀上對應於該第一半導體裝置之一平面區域的一平面區域。
3. 如請求項1之半導體裝置總成，其中該第一半導體裝置之該上表面包括與該單片矽結構之該下表面直接接觸之複數個熱接觸件。
4. 如請求項3之半導體裝置總成，其中該單片矽結構之該下表面包括對應複數個熱墊，其等各與該複數個熱接觸件之對應一或多者直接接觸。
5. 如請求項4之半導體裝置總成，其中該複數個熱墊之各者藉由一金屬-金屬鍵耦合至該複數個熱接觸件之該對應一或多者。
6. 如請求項1之半導體裝置總成，其中該單片矽結構之該下表面藉由一介電質鍵而鍵合至該第一半導體裝置之該上表面。
7. 如請求項1之半導體裝置總成，其中該腔係一第一腔，該單片結構包括從該下表面延伸至該單片矽結構之該本體中之一第二腔，且進一步包含安置於該第二腔中且包括第四複數個互連件之一第四半導體裝置，該第四複數個互連件各操作性地耦合至該複數個電接觸件之一對應者。
8. 如請求項1之半導體裝置總成，其中該第二半導體裝置包括電耦合記憶體裝置之一垂直堆疊。
9. 如請求項1之半導體裝置總成，其中該第一半導體裝置之該上表面及該單片矽結構之該下表面之一或多者包括一重佈層。
10. 一種半導體裝置總成，其包含： 一第一半導體裝置，其包括一上表面； 一單片矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單片矽結構包括從該下表面延伸至該單片矽結構之一本體中之一腔； 一第二半導體裝置，其直接耦合至該第一半導體裝置且安置於該腔中使得該第二半導體裝置之一背表面及複數個側壁完全圍封於該腔內；及 一第三半導體裝置，其安置於該單片矽結構之一頂部表面上， 其中該單片矽結構包括延伸於該單片矽結構之該腔與該頂部表面之間且將該第二半導體裝置及該第三半導體裝置電耦合之複數個TSV。
11. 如請求項10之半導體裝置總成，其中藉由一模具材料囊封該第三半導體裝置。
12. 如請求項10之半導體裝置總成，其中藉由安置於該第一單片矽結構上方之一第二單片矽結構之一第二腔圍封該第三半導體裝置。
13. 如請求項10之半導體裝置總成，其中該第二半導體裝置之一背表面藉由一黏著材料黏著至該腔之一內表面。
14. 如請求項13之半導體裝置總成，其中該複數個TSV延伸穿過該黏著材料。
15. 如請求項10之半導體裝置總成，其中該第二半導體裝置具有與該單片矽結構之該下表面共面之一接合表面。
16. 如請求項10之半導體裝置總成，其中該單片矽結構包括與該第一半導體裝置之外表面共面之複數個外表面。
17. 一種半導體裝置總成，其包含： 一第一半導體裝置，其包括一上表面； 一第二半導體裝置，其藉由該第一半導體裝置之一上表面直接承載； 一單片矽結構，其具有與該第一半導體裝置之該上表面接觸之一下表面，該單片矽結構包括從該下表面延伸至該單片矽結構之一本體中且圍繞該第二半導體裝置之一腔；及 一第三半導體裝置，其安置於該單片矽結構之一頂部表面上， 其中該單片矽結構包括延伸於該單片矽結構之該腔與該頂部表面之間且將該第二半導體裝置及該第三半導體裝置電耦合之複數個TSV。
18. 如請求項17之半導體裝置總成，其中該複數個TSV係第一複數個TSV，且其中該第二半導體裝置包括延伸於該第一半導體裝置與該第一複數個TSV之間之第二複數個TSV。
19. 如請求項17之半導體裝置總成，其中藉由一模具材料囊封該第三半導體裝置。
20. 如請求項17之半導體裝置總成，其中藉由安置於該第一單片矽結構上方之一第二單片矽結構之一第二腔圍封該第三半導體裝置。