TWI859600B - 包括用於散熱的單片矽結構之半導體裝置總成 - Google Patents

Abstract

本發明提供一種半導體裝置總成。該總成包括一第一半導體裝置，其在其之一上表面上包括複數個電接點；一單片矽結構，其具有與該第一半導體裝置之該上表面接觸的一下表面，該單片矽結構包括一腔，該腔自該下表面完全延伸穿過該單片矽結構之一本體至該單片矽結構之一頂部表面；以及一第二半導體裝置，其安置在該腔中，該第二半導體裝置包括複數個互連件，該複數個互連件各可操作地耦合至該複數個電接點之一對應者。

Description

包括用於散熱的單片矽結構之半導體裝置總成

本公開大體上係關於半導體裝置總成，且更特定言之，係關於包括用於散熱的單片矽結構之半導體裝置總成及製造其之方法。

微電子裝置通常具有晶粒(即，晶片)，其包括具有一高密度之極小組件之積體電路。通常，晶粒包括電耦合至積體電路之極小接合墊之一陣列。接合墊係供應電壓、信號等等透過其傳輸至積體電路及自積體電路傳輸之外部電接點。在形成晶粒之後，其經「封裝」以將接合墊耦合至可更容易耦合至各種電力供應線、信號線及接地線之一較大電端子陣列。用於封裝晶粒之習知程序包括將晶粒上之接合墊電耦合至引線、球墊或其他類型之電端子之一陣列且囊封晶粒以保護其免受環境因素(例如水分、微粒、靜電及物理衝擊)影響。

100:單片矽結構

102:半導體裝置

103:小間隙

104:重布層

105:熱墊

106:互連件

107:熱接點

108:電接點

109:介電層

110:下半導體裝置

111:額外半導體裝置

112:模製材料

113:額外單片矽結構

114:TSV

400:半導體裝置總成

500:半導體裝置總成

600:半導體裝置總成

700:半導體裝置總成

900:半導體裝置總成

1100:矽晶圓

1101:鈍化層

1102:熱墊

1103:遮罩層

1104:小開口

1105:腔

1400:單片矽結構

1401:下半導體裝置

1402:熱墊

1403:介電層

1700:半導體裝置總成

1701:半導體裝置

1702:囊封材料

1800:半導體裝置總成

1901:載體晶圓

1902:黏合劑

1903:通孔

1904:焊球陣列

2000:半導體裝置總成

2100:矽晶圓

2101:鈍化層

2102:遮罩層

2103:小開口

2105:金屬熱量提取結構

2106:遮罩結構

2107:腔

2500:單片矽結構

2600:總成

2602:下半導體裝置

2700:系統

2702:半導體裝置總成

2704:電源

2706:驅動器

2708:處理器

2710:其他子系統或組件

圖1係根據本公開之一個實施例之用於散熱之一單片矽結構之一簡化示意性橫截面視圖。

圖2至圖10係根據本公開之實施例之在一製造程序中之各個階段處之半導體裝置總成之簡化示意性橫截面視圖。

圖11至圖14係根據本公開之實施例之在一製造程序中之各個階段處之用於散熱之單片矽結構之簡化示意性橫截面視圖。

圖15至圖20係根據本公開之實施例之在一製造程序中各個階段處之半導體裝置總成之簡化示意性橫截面視圖。

圖21至圖25係根據本公開之實施例之在一製造程序中之各個階段處用於散熱之單片矽結構之簡化示意性橫截面視圖。

圖26係根據本公開之一個實施例之一半導體裝置總成之一簡化示意性橫截面視圖。

圖27係展示包括根據本公開之一實施例組態之一半導體裝置總成之一系統之一示意圖。

相關申請案的交叉參考

本申請案含有與標題為「SEMICONDUCTOR DEVICE ASSEMBLIES INCLUDING MONOLITHIC SILICON STRUCTURES FOR THERMAL DISSIPATION AND METHODS OF MAKING THE SAME」之同時申請之美國專利申請案相關之標的。其公開內容以引用的方式併入本文中之相關申請案讓渡給Micron Technology,Inc.，並且由代理人案號010829-9679.US00及010829-9680.US00識別。

下面描述半導體裝置以及相關聯繫統及方法之若干實施例之特定細節。相關技術者將認知，可在晶圓級或晶粒級下執行本文中所描述之方法之適合階段。因此，取決於其使用背景內容，術語「基板」可指 一晶圓級基板或一經單切晶粒級基板。此外，除非背景內容另有指示，否則可使用習知半導體製造技術來形成本文中所公開之結構。可(例如)使用化學氣相沈積、物理氣相沈積、原子層沈積、鍍敷、化學鍍、旋轉塗布及/或其他適合技術來沈積材料。類似地，可(例如)使用電漿蝕刻、濕式蝕刻、化學機械平坦化或其他適合技術來去除材料。

一些半導體裝置總成包括經組態以輔助自總成中之一或多個半導體裝置提取熱量之結構。此等結構通常由具有高導熱性之金屬形成，該金屬諸如銅、銀、鋁或其合金。因為此等金屬之熱膨脹係數(CTE)可能與總成中半導體裝置之CTE相差很大，所以由熱循環引起之分層、開裂或其他類型之機械損傷可能對此等總成構成挑戰。此外，用於自此等金屬形成結構並使其成形以適應總成中之額外裝置之製造技術，需要與用於大多數其他組裝程序之工具不同之工具，並且可大大增加在其中整合該結構之總成之費用。

為解決此等缺點及其他問題，本申請案之各種實施例提供半導體裝置總成，在半導體裝置總成中提供單片矽結構用於多晶粒結構中之一下晶粒之表面與總成之一外(例如，上)表面之間之散熱。單片矽結構可包括部分或完全延伸穿過其之腔，其中可提供額外半導體裝置(例如，晶粒、晶粒堆疊、封裝、總成等)。額外半導體裝置可電耦合至單片矽結構附接至之下晶粒之相同表面(例如，藉由氧化物-氧化物接合、混合接合、黏合劑、互連件或類似者)。單片矽結構憑藉其高導熱性以及其熱膨脹係數與下晶粒之熱膨脹係數之緊密匹配，提供經改良熱管理而沒有與其他熱管理結構相關聯之損壞風險。

圖1係根據本公開之實施例之單片矽結構100之一簡化示意 性部分橫截面視圖。單片矽結構100包括一或多個腔(繪示兩個)，其至少部分延伸穿過單片矽結構100之厚度(例如，進入本體)。結構100可例如由一空白矽晶圓形成，其中已經形成腔(例如，藉由遮蔽及定向蝕刻、雷射燒蝕等)。結構100可保持在一晶圓級用於後續晶圓級處理步驟，或可視情況在後續處理步驟之前被單切。

根據本公開之一個態樣，單片矽結構100在整合至一較大半導體裝置總成之前，可在其腔中預先填充有半導體裝置。圖2係根據本公開之一個實施例在其中安置若干半導體裝置之一單片矽結構100之一簡化示意性橫截面視圖。如參考圖2可見，半導體裝置102(例如，個別晶粒、經互連晶粒之豎直堆疊、裝置封裝、裝置總成等)經安置至單片矽結構100之腔中。各半導體裝置102可藉由半導體裝置之背表面與腔之面向內表面之間之一黏合劑(例如，熱介面材料)固定在對應腔中。腔可經定大小使得小間隙103(例如，視情況填充有一黏合劑、一底填材料、一囊封劑或類似者)保持圍繞半導體裝置102以使將其安置在腔中之程序容易。在其他實施例中，可藉由仔細匹配半導體裝置102與腔之外部尺寸來最小化或甚至消除間隙103。為促進將半導體裝置102及單片矽結構100整合至一較大總成中，可形成一重布層104，其包括與單片矽結構100對準之一或多個熱墊105(例如，包含銅、銀、鋁或與一金屬-金屬接合操作相容之其他金屬)及可操作地耦合至半導體裝置102之一或多個互連件106(例如，墊、支柱、UBM、接腳、焊球等)。在其他實施例中，可省略重布層，並且半導體裝置102可在填充至單片矽結構100中(例如，與單片矽結構100之接合表面共面)之前經提供有互連件。

轉至圖3，繪示根據本公開之一個實施例之在準備接合至 另一半導體裝置(例如，總成中之前述下半導體裝置)時對準之經填充單片矽結構100。下半導體裝置110包括一介電層109，其中安置有熱接點107及電接點108。經填充單片矽結構100可接合至下半導體裝置110，使得熱墊105耦合至熱接點107且互連件106耦合至電接點108以形成半導體裝置總成400，如在圖4中根據本公開之一個實施例所繪示。接合操作可為一混合接合操作，其中在重布層104之介電質與在下半導體裝置110上方形成之介電層109之間形成一介電質-介電質接合(例如，一氧化物-氧化物接合)，並且在熱墊105及熱接點107之一對應者之間以及在互連件106及電接點108之一對應者之間形成金屬-金屬接合。

儘管在前述實例實施例中，半導體裝置總成400已被繪示為透過一混合接合操作形成，但在其他實施例中可用黏合劑層(例如，熱介面材料(TIM))、具有或不具有底填材料之焊接互連件或一般技術者熟知之任何其他接合方法達成一經填充單片矽結構與下半導體裝置之間之接合。

根據本公開之額外態樣，半導體裝置總成400可任選性地進行進一步處理，以去除單片矽結構100之上覆於半導體裝置102已安置在其中之腔之部分，以便降低總成之一高度及/或提供額外連接性選項。在此方面，圖5係一半導體裝置總成500之一簡化示意性橫截面視圖，其中類似於圖4所繪示之總成之總成已進行背側減薄操作(例如，藉由化學機械拋光(CMP)、研磨等)以自單片矽結構100去除材料之部分以便於曝露半導體裝置102之背表面並降低總成500之整體高度。

在其中半導體裝置102包括用於進一步連接性之背側接點之一實施例中，自覆蓋半導體裝置102之背表面之單片矽結構100去除材 料之部分可容許將額外裝置整合至半導體裝置總成中。圖6中展示一個此配置，在圖6中繪示一半導體裝置總成600之一簡化示意性橫截面視圖。如參考圖6可見，類似於圖5中所繪示之總成之一總成具有連接至半導體裝置102之曝露背側接點(例如，透過傳統覆晶互連、焊球陣列、混合接合等)之額外半導體裝置111(例如，個別晶粒、經互連晶粒之豎直堆疊、裝置封裝、裝置總成等)。然後，額外半導體裝置111可由一層模製材料112囊封以對其提供機械保護。

替代地，在另一實施例中，一或多個額外經預先填充單片矽結構(例如，類似於圖2中所繪示之經預先填充單片矽結構)可接合至圖5中所繪示之半導體總成500以提供具有一高裝置密度之總成同時保持良好熱效能，而非個別地將額外半導體裝置連接至半導體裝置102之曝露背側接點，如在圖6中所繪示。圖7中展示一個此總成，在圖7中繪示半導體裝置總成700之一簡化示意性橫截面視圖，其中類似於圖5中所繪示之總成之總成具有額外單片矽結構113，額外單片矽結構113填充有接合至其之半導體裝置。

如一般技術者將容易瞭解，圖5及圖7中所繪示之程序可反覆地重複，使得根據本公開之一個態樣，額外經填充單片矽結構本身可進行另一背側減薄操作以曝露其中之半導體裝置之背側接點用於接合至另一經填充單片矽結構。

替代地或額外地，在另一實施例中，覆蓋填充在其腔中之半導體裝置之背表面之一單片矽結構之材料僅可被充分減薄以容許穿過經減薄材料形成通路(例如，穿矽通路(TSV))以連接至半導體裝置之背側接點，而非進行完全去除覆蓋填充在其腔中之半導體裝置之背表面之一單片 矽結構之材料之一背側減薄操作。參考圖8可更容易理解此，圖8中展示類似於圖4之總成之一總成，其已進行去除覆蓋腔中之半導體裝置之背表面之材料之一部分之一背側減薄操作，並且已進一步進行一TSV形成操作(例如，穿過矽材料形成開口，鈍化開口，自開口之底部去除鈍化以曝露背側接點，將一導體鍍敷至開口中等)，從而提供延伸穿過經減薄材料以接觸半導體裝置之背側接點以促進進一步連接性之TSV 114。

轉至圖9，繪示半導體裝置總成900之一簡化示意性橫截面視圖，其中類似於圖8中展示之總成之一總成使額外半導體裝置111(例如，個別晶粒、經互連晶粒之豎直堆疊、裝置封裝、裝置總成等)連接至延伸穿過單片矽結構100至半導體裝置102(例如，透過傳統覆晶互連、焊球陣列、混合接合等)之TSV 114。然後，額外半導體裝置111可由一層模製材料112囊封以對其提供機械保護，如上文參考圖6更詳細地描述。

替代地，在另一實施例中，一或多個額外經預先填充單片矽結構(例如，類似於圖2中所繪示之經預先填充單片矽結構)可接合至圖8中所繪示之半導體總成以提供具有一高裝置密度之總成同時保持良好熱效能，而非個別地將額外半導體裝置連接至TSV 114，如在圖9中所繪示。圖10中展示一個此總成1000，在圖10中繪示一半導體裝置總成100之一簡化示意性橫截面視圖，其中類似於圖8中所繪示之總成之一總成具有一額外單片矽結構113，額外單片矽結構113填充有接合至其之半導體裝置。

如上文闡述，可經由用於在矽中形成開口或腔之傳統蝕刻技術自一空白矽晶圓製造一單片矽結構。替代地或額外地，根據本公開之各種實施例，用於製造單片矽結構之方法可包括高度可控且高速之蝕刻程序，如下面更詳細闡述。

轉至圖11，根據本公開之一個實施例，在形成程序之一步驟處，以一簡化部分橫截面視圖展示將自其形成一單片矽結構之一前體結構。前體結構包括一矽晶圓1100，在其上已形成鈍化層1101(例如，一介電材料)，在鈍化層1101中形成一或多個熱墊1102。在鈍化層1101上方形成一遮罩層1103，其圖案對應於將在矽晶圓1100中形成之腔。更特定言之，遮罩層1103包括上覆於矽晶圓1100中將形成腔之一區之小開口之一圖案(例如，對應於窄柱狀或鰭狀結構)。如參考圖12可見，可將小開口1104至少部分蝕刻至矽晶圓1100之一厚度中以自將形成腔之地方移除材料之一些。自腔蝕刻一少量材料而不係蝕刻整個腔之一優點係，與遮罩開口對應於最終腔開口之全尺寸相比，定向蝕刻操作可更快地完成。在自矽晶圓1100各向異性地蝕刻出此等材料「長條」之後，可執行後續一各向同性(例如，濕式)蝕刻操作，以自其中將形成腔之矽晶圓1100去除剩餘材料。在圖13中繪示此一操作之結果，圖13展示根據本公開之一個實施例之藉由此兩步各向異性及各向同性蝕刻程序形成之腔1105。如在圖14中展示，在去除遮罩層1103之剩餘物(例如，經由化學及/或機械去除程序)之後，單片矽結構1400(包括熱墊1102及腔1105)準備好進行上文參考圖2至圖10先前更詳細描述之程序。

作為在將一單片矽結構附接至一總成中之一下半導體裝置之前用半導體裝置預先填充類似於圖1或圖14之單片矽結構之一單片矽結構之一替代方案，本公開之一些實施例可涉及將一單片矽結構附接至一半導體裝置，背側減薄單片矽結構以揭露其中之腔，且隨後在腔內部安置半導體裝置。根據本公開之各種實施例，在圖15至圖20中之程序中之各個階段處展示形成一半導體裝置總成之一種此方法。

轉至圖15，展示根據本公開之一個態樣之在已接合至一下半導體裝置1401之後之圖14之單片矽結構1400。在此方面，單片矽結構1400接合至下半導體裝置1401，使得熱墊1102耦合至下半導體裝置1401之熱接點1402。接合操作可為一混合接合操作，其中在單片矽結構之介電1101與形成在下半導體裝置1401上方之介電層1403之間形成介電質-介電質接合(例如，一氧化物-氧化物接合)，並且在熱墊1102及熱接點1402之一對應者之間形成一金屬-金屬接合。

單片矽結構1400在接合至下半導體裝置1401之後可進行一背側減薄操作(例如，藉由化學機械拋光(CMP)、研磨等)，以自單片矽結1400去除材料之部分，以便曝露腔1105，如在圖16中繪示。在腔1105因此打開的情況下，半導體裝置(例如，個別晶粒、經互連晶粒之豎直堆疊、裝置封裝、裝置總成等)1701可安置在腔1105中，且一囊封劑(例如，模製材料)1702可安置在半導體裝置1701上方(並且視情況圍繞半導體裝置1701，此取決於半導體裝置1701及腔1105之相對大小)，以生產半導體裝置總成1700，如在圖17中所展示。此時可執行後續處理步驟(例如，自晶圓或面板級單切總成1700、減薄並提供至下半導體裝置1401之外部連接等)(並且為保持本公開之清晰性未繪示後續處理步驟)。

替代地，半導體裝置總成1700可進行額外處理操作，以去除囊封材料1702之上覆部分，並且曝露半導體裝置1701之背表面，類似於上文參考圖4及圖5所描述之程序，以便減薄總成1700及/或使總成為額外連接性做準備。在此方面，圖18係一半導體裝置總成1800之一簡化示意性橫截面視圖，其中類似於圖17中所繪示之總成之一總成已經進行一背側減薄操作(例如，藉由化學機械拋光(CMP)、研磨等)以去除囊封劑1702 之上覆部分，以便曝露(並視情況平坦化)半導體裝置1701之背表面並降低總成1800之整體高度。

在其中半導體裝置1701包括用於進一步連接性之背側接點之一實施例中，自覆蓋半導體裝置1701之背表面之囊封劑1702去除材料之部分可容許將額外裝置整合至半導體裝置總成中，如上文關於圖6及圖7更詳細描述。在此方面，額外半導體裝置可直接附接至半導體裝置1701之曝露背側接點，且接著由一層模製材料囊封(例如，類似於圖6中所繪示之配置)。替代地，在另一實施例中，一或多個額外經預先填充單片矽結構(例如，類似於圖2中所繪示的)可接合至圖18中所繪示之半導體總成1800以提供具有高裝置密度之總成同時保持良好熱效能，而非個別地將額外半導體裝置連接至半導體裝置1701之曝露背側接點。在另一實施例中，圖15至圖18中所繪示之程序可在圖18之總成1800上反覆執行(例如，在總成1800上方安置另一單片矽結構1400，減薄單片矽結1400以打開其中之腔1105，在曝露腔中安置額外半導體裝置，用模製材料囊封，並且視情況減薄上覆模製材料)，以提供具有一高裝置密度之一總成同時保持良好熱效能。如一般技術者將容易理解，可混合、匹配及反覆地重複前述程序，使得可提供半導體裝置之額外層級，直至達成一所需裝置密度。

半導體裝置總成已被繪示為形成在一下半導體裝置1401上方，下半導體裝置1401尚未被減薄或提供有背側接點(例如，在所繪示定向上之其之一下表面上)。圖19繪示根據本公開之一個態樣之藉由其可對下半導體裝置1401進行減薄並向其提供TSV及背側接點之一程序。如參考圖19可見，半導體裝置總成1800藉由安置在單片矽結構1400及半導體裝置1701之曝露背表面上方之一層黏合劑1902接合至一臨時載體晶圓 1901。在由載體晶圓1901機械支撐下，下半導體裝置1401之背表面可被減薄(例如，藉由CMP、研磨等)，以降低總成之一總高度並容許穿過下半導體裝置1401之一剩餘厚度形成TSV 1903。可使用一般技術者已知之諸多方法之任一者來形成背側接點(例如，墊、支柱、凸塊下金屬化(UBM)等)，諸如承載焊球陣列1904之背側接點。在另一實施例中，可僅僅藉由圖19中所繪示之減薄操作曝露已在一更早處理階段處形成在下半導體裝置1401中之掩埋TSV，而非在減薄下半導體裝置1401之後形成通孔1903。一旦減薄及接點形成完成，即可去除臨時載體晶圓1901及黏合劑1902，從而形成完成之半導體裝置總成2000，如在圖20中所繪示。

儘管前述單片矽結構之矽材料享有一高導熱性，但在一些情況下，在一單片矽結構之一些區中包括銅、銀、鋁或其他高導熱金屬以進一步增強其熱管理能力同時最小化該結構與總成中之半導體裝置之間之CTE之差異可能係有利的。在此方面，圖21至圖26繪示包括金屬熱量提取結構之一單片矽結構之一個實施例之製造及整合。

轉至圖21，根據本公開之一個實施例，在形成程序之一步驟處，以一簡化部分橫截面視圖展示將自其形成一單片矽結構之一前體結構。前體結構包括一矽晶圓2100，在其上已形成鈍化層2101(例如，一介電材料)，在鈍化層2101中可視情況形成一或多個熱墊(未繪示)。在鈍化層2101上方形成一遮罩層2102，其圖案對應於將在矽晶圓2100中形成之腔及金屬熱量提取結構。更特定言之，遮罩層2102包括小開口之一圖案(例如，對應於窄柱狀或鰭狀結構)，其上覆於矽晶圓2100中待形成腔之區及矽晶圓2100中待形成金屬熱量提取結構之區。

如參考圖22可見，可將小開口2103至少部分蝕刻至矽晶圓 2100之一厚度中，以自將形成腔之地方移除材料中之一些並創建在其中可鍍敷金屬熱量提取結構之開口。在自矽晶圓2100各向異性地蝕刻出將此等材料「長條」之後，接著可形成一鍍敷操作，以用金屬結構2104填充小開口2103，兩者皆在其中待形成腔之區及其中待保留金屬熱量提取結構2105之區中。可去除多餘的金屬材料(例如，藉由一CMP操作、一研磨操作、一濕式蝕刻操作等)，並且可在矽晶圓2100上方安置另一遮罩結構2106，其開口曝露其中待形成腔之區中之金屬材料，但不曝露金屬熱量提取結構2105。

可執行一後續各向同性(例如，濕式)蝕刻操作，以自在其中待形成腔之矽晶圓2100去除金屬結構及剩餘矽材料。圖25中繪示此一操作之結果，圖25展示根據本公開之一個實施例之已藉由此程序形成之腔2107及金屬熱量提取結構2105。在去除遮罩層2106之剩餘物之後(例如，經由一化學及/或機械去除程序)，單片矽結構2500(包括金屬熱量提取結構2105及腔2107)準備好進行上文參考圖2至圖10及/或圖15至20圖先前更詳細描述之程序。在此方面，圖26繪示根據本公開之一個實施例之一半導體裝置總成2600之一簡化示意性橫截面視圖。總成2600包括一單片矽結構2500，其中安置金屬熱量提取結構2105用於自一下半導體裝置2602提取熱量(例如，透過與下半導體裝置2602中之熱接點接觸)。總成2600進一步包括耦合至下半導體裝置2602之單片矽結構之腔中之一或多個半導體裝置2601(繪示兩個)。

如一般技術者將容易理解，儘管前述實例係用部分橫截面圖來繪示的，其中一單一下半導體裝置接合至一單一單片結構，但本公開之實施例設想晶圓級處理，其中包含複數個下半導體裝置之一未經單切晶 圓接合至一晶圓級單片矽結構以提供一晶圓級中間結構，自其可單切個別總成。替代地，在另一實施例中，經單切單片矽結構可個別地接合至包含複數個下半導體裝置之一未經單切晶圓上。在又一實施例中，經單切單片矽結構可個別地接合至經單切下半導體裝置。

儘管在前述實例實施例中，單片矽結構已被繪示及描述為包括與一下半導體裝置上之對應熱接點接觸的熱墊或金屬熱量提取結構，但在其他實施例中可省略此等特徵，並且一單片矽結構可在沒有任何中間金屬結構之情況下接合至一下半導體裝置之一表面。

儘管在前述實例實施例中，單片矽結構已經被繪示及描述為包括具有相同深度及平面面積之兩個腔以及其中大小類似的半導體裝置，但一般技術者將很容易瞭解，腔之數目並不係如此有限，並且在其他實施例中之單片矽結構可具有更多或更少的腔、不同平面面積及/或深度之腔以容納不同大小及形狀之半導體裝置(或其他電氣組件，包括無源電路組件)。

此外，儘管在前述實例實施例中，單片矽結構被繪示及描述為安置在與單片矽結構具有一相同平面面積之一下半導體晶粒上，但一般技術者將容易瞭解，單片矽結構可用於其他配置(例如，接合至多於一個下晶粒，接合至一裝置基板等)，並且無需具有與在其上所承載之裝置相同之一平面面積。

根據本公開之一個態樣，上文繪示及描述之半導體裝置總成可包括記憶體晶粒，諸如動態隨機存取記憶體(DRAM)晶粒、NOT-AND(NAND)記憶體晶粒、NOT-OR(NOR)記憶體晶粒、磁隨機存取記憶體(MRAM)晶粒、相變記憶體(PCM)晶粒、鐵電隨機存取記憶體 (FeRAM)晶粒、靜態隨機記憶體(SRAM)晶粒等。在其中在一單一總成中提供多個晶粒之一實施例中，半導體裝置可為相同種類之記憶體晶粒(例如，兩者均為NAND、兩者均為DRAM等)或不同種類之記憶體晶粒(例如，一者為DRAM且一者為NAND等)。根據本公開之另一態樣，上文所繪示及描述之總成之半導體晶粒可包括邏輯晶粒(例如，控制器晶粒、處理器晶粒等)，或者邏輯及記憶體晶粒之一混合(例如，一記憶體控制器晶粒及由其控制之一記憶體晶粒)。

上文描述之半導體裝置及半導體裝置總成之任一者可併入無數更大及/或更複雜的系統之任一者中，其之一代表性實例係圖27中示意性展示之系統2700。系統2700可包括一半導體裝置總成(例如，或一離散半導體裝置)2702、一電源2704、一驅動器2706、一處理器2708及/或其他子系統或組件2710。半導體裝置總成2702可包括大體上類似於上文描述之半導體裝置之特徵之特徵。所得系統2700可執行各種各樣之功能之任一者，諸如記憶體存儲、資料處理及/或其他適合功能。因此，代表性系統2700可包括(但不限於)手持裝置(例如，行動電話、平板電腦、數位閱讀器及數位音頻播放器)、電腦、交通工具、器械及其他產品。系統2700之組件可被容置在一單一單元中或分佈在多個互連單元上方(例如，透過一通信網路)。系統2700之組件亦可包括遠程裝置及各種各樣的電腦可讀媒體之任一者。

本文中所討論之裝置(包括一記憶體裝置)可形成於一半導體基板或晶粒(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況下，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或另一基板上之半 導體材料之磊晶層。可透過使用各種化學物種(包括但不限於：磷、硼或砷)之摻雜來控制基板或基板子區域之導電性。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜方法來執行。

可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中描述之功能。其他實例及實施方案係在本公開及隨附發明申請專利範圍之範疇內。實施功能之特徵亦可在物理上定位在各種位置處，包括經分佈使得在不同物理位置處實施功能之部分。

如本文中使用，包括發明申請專利範圍中，如在一專案列表(例如，前面標有諸如「之至少一者」或「之一或多者」之片語之一專案列表)中使用之「或」指示一包括列表使得(例如)A、B或C之至少一者之一列表意味著A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，片語「基於」不應理解為對一組封閉條件之一引用。舉例而言，描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者而不脫離本公開之範疇。換言之，如本文中使用，片語「基於」應以與片語「至少部分基於」之相同方式理解。

如本文中所使用，術語「垂直」、「橫向」、「上」、「下」、「之上」及「之下」可指代鑑於圖中所展示之定向之半導體裝置中之特徵之相對方向或位置。舉例而言，「上」或「最上」可指代定位成比另一特徵更接近於一頁之頂部之一特徵。然而，此等術語應被廣義解釋為包括具有其他定向(諸如其中頂部/底部、上方/下方、之上/之下及左/右可取決於定向而互換之相反或傾斜定向)之半導體裝置。

應注意，上文所描述之方法描述可行實施方案，且操作及步驟可經重新配置或以其他方式修改，且其他實施方案係可行的。此外， 可組合來自方法之兩者或更多者之實施例。

可從上文瞭解，本文已為了繪示而描述本發明之特定實施例，但可在不背離本發明之範疇之情況下作出各種修改。實情係，在前述描述中，討論眾多特定細節以提供本技術之實施例之一透徹及可行描述。然而，相關技術者將認知，可在無一或多個特定細節之情況下實踐本公開。在其他例項中，未展示或未詳細描述通常與記憶體系統及裝置相關聯之熟知結構或操作以免使本技術之其他態樣不清楚。一般而言，應瞭解，除本文中所公開之彼等特定實施例之外，各種其他裝置、系統及方法亦可在本技術之範疇內。

100:單片矽結構

102:半導體裝置

500:半導體裝置總成

Claims (20)

1. 一種半導體裝置總成，其包含：一第一半導體裝置，其在其之一上表面上包括複數個電接點；一單片矽結構，其具有與該第一半導體裝置之該上表面接觸的一下表面，該單片矽結構包括一腔，該腔自該下表面完全延伸穿過該單片矽結構之一本體至該單片矽結構之一頂部表面；及一第二半導體裝置，其安置在該腔中，該第二半導體裝置包括複數個互連件，該複數個互連件各可操作地耦合至該複數個電接點之一對應者，其中該第一半導體裝置包括安置在該第一半導體裝置之一介電層中且與該單片矽結構接觸的複數個熱接點，且該複數個熱接點係金屬熱接點。
2. 如請求項1之半導體裝置總成，其中該單片矽結構具有在大小及形狀上對應於該第一半導體裝置之一平面區域之一平面區域。
3. 如請求項1之半導體裝置總成，其中該複數個熱接點係安置於該第一半導體裝置之該上表面上且與該單片矽結構之該下表面直接接觸。
4. 如請求項3之半導體裝置總成，其中該單片矽結構包括與該複數個熱接點直接接觸並且完全延伸穿過該單片矽結構之該本體之複數個金屬熱量提取結構。
5. 如請求項4之半導體裝置總成，其中該複數個金屬熱量提取結構之各者包含一金屬材料之一柱或鰭。
6. 如請求項1之半導體裝置總成，其中該單片矽結構之該下表面藉由一介電接合而接合至該第一半導體裝置之該上表面。
7. 如請求項1之半導體裝置總成，其中該複數個互連件係第一複數個互連件，該腔係一第一腔，該單片矽結構包括一第二腔，該第二腔自該下表面完全延伸穿過該單片矽結構之該本體至該單片矽結構之該頂部表面，並且進一步包含安置在該第二腔中並且包括第二複數個互連件之一第三半導體裝置，該第二複數個互連件各可操作地耦合至該複數個電接點之一對應者。
8. 如請求項1之半導體裝置總成，其中該第二半導體裝置包括電耦合的記憶體裝置之一豎直堆疊。
9. 如請求項1之半導體裝置總成，其中該第一半導體裝置之該上表面及該單片矽結構之該下表面之一或多者包括一重布層。
10. 一種半導體裝置總成，其包含：一第一半導體裝置，其包括一上表面；一第一單片矽結構，其具有與該第一半導體裝置之該上表面接觸的 一下表面，該第一單片矽結構包括一腔，該腔自該下表面完全延伸穿過該第一單片矽結構之一本體至該第一單片矽結構之一頂部表面；及一第二半導體裝置，其直接耦合至該第一半導體裝置並且安置在該腔中，使得該第二半導體裝置之一背表面與該第一單片矽結構之該頂部表面大體上共面，其中該第一半導體裝置包括安置在該第一半導體裝置之一介電層中且與該第一單片矽結構接觸的複數個熱接點，且該複數個熱接點係金屬熱接點。
11. 如請求項10之半導體裝置總成，其中該第一單片矽結構包括複數個金屬熱量提取結構，該複數個金屬熱量提取結構與該腔橫向間隔開並且完全延伸穿過該第一單片矽結構之該本體。
12. 如請求項11之半導體裝置總成，其中該複數個金屬熱量提取結構之各者包含一金屬材料之一柱或鰭。
13. 如請求項11之半導體裝置總成，其中該複數個金屬熱量提取結構之各者具有與該第一單片矽結構之該頂部表面大體上共面的一曝露上表面。
14. 如請求項10之半導體裝置總成，其進一步包含安置在該第二半導體裝置之該背表面上並且電耦合至該背表面之一第三半導體裝置。
15. 如請求項14之半導體裝置總成，其中該第三半導體裝置由一模製材 料囊封。
16. 如請求項15之半導體裝置總成，其中該第三半導體裝置安置在一第二單片矽結構之一第二腔中，該第二單片矽結構安置在該第一單片矽結構上方。
17. 一種半導體裝置總成，其包含：一第一半導體裝置，其包括一上表面；一第二半導體裝置，其直接由該第一半導體裝置之一上表面承載；及一單片矽結構，其具有與該第一半導體裝置之該上表面接觸的一下表面，該單片矽結構包括一腔，該腔自該下表面完全延伸穿過該單片矽結構之一本體至該單片矽結構之一頂部表面，其中該單片矽結構完全環繞該第二半導體裝置之複數個側壁，其中該第一半導體裝置包括安置在該第一半導體裝置之一介電層中且與該單片矽結構接觸的複數個熱接點，且該複數個熱接點係金屬熱接點。
18. 如請求項17之半導體裝置總成，其中該單片矽結構包括複數個金屬熱量提取結構，該複數個金屬熱量提取結構與該腔橫向間隔開並且完全延伸穿過該單片矽結構之該本體。
19. 如請求項18之半導體裝置總成，其中該複數個金屬熱量提取結構之 各者包含一金屬材料之一柱或鰭。
20. 如請求項18之半導體裝置總成，其中該複數個金屬熱量提取結構之各者具有與該單片矽結構之該頂部表面大體上共面的一曝露上表面。