TWI819034B - 半導體裝置 - Google Patents

Abstract

一種半導體裝置包括：基板；第一絕緣夾層，位於所述 基板上；第一佈線，位於所述基板上的所述第一絕緣夾層中；絕緣圖案，位於所述第一絕緣夾層的臨近所述第一佈線的部分上，所述絕緣圖案具有垂直側壁且包含低介電材料；刻蝕停止結構，位於所述第一佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止結構上；以及通孔，延伸穿過所述第二絕緣夾層及所述刻蝕停止結構，以接觸所述第一佈線的上表面。

Description

半導體裝置

[相關申請案的交叉參考]

2018年10月1日在韓國智慧財產權局(Korean Intellectual Property Office，KIPO)提出申請且名稱為「半導體裝置及其製造方法(Semiconductor Devices and Methods of Manufacturing the Same)」的韓國專利申請案第10-2018-0116855號全部以引用方式併入本文中。

實施例是關於半導體裝置及其製造方法。

可形成位於上部水平高度處的佈線之下的通孔，以接觸位於下部水平高度處的佈線中的某一佈線的上表面。

實施例可藉由提供一種半導體裝置來實現，所述半導體裝置包括：基板；第一絕緣夾層，位於所述基板上；第一佈線，位於所述基板上的所述第一絕緣夾層中；絕緣圖案，位於所述第一絕緣夾層的臨近所述第一佈線的部分上，所述絕緣圖案具有垂直 側壁且包含低介電材料；刻蝕停止結構，位於所述第一佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止結構上；以及通孔，延伸穿過所述第二絕緣夾層及所述刻蝕停止結構，以接觸所述第一佈線的上表面。

實施例可藉由提供一種半導體裝置來實現，所述半導體裝置包括：基板；佈線，位於所述基板上；第一絕緣夾層，位於所述基板上，所述第一絕緣夾層覆蓋所述佈線的側壁的至少部分，且所述第一絕緣夾層的上部部分具有比所述第一絕緣夾層的其他部分的碳濃度高的碳濃度；絕緣圖案，位於所述第一絕緣夾層上，所述絕緣圖案包含低介電材料；刻蝕停止層，位於所述佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止層上；以及通孔，延伸穿過所述第二絕緣夾層及所述刻蝕停止層，以接觸所述佈線的上表面。

實施例可藉由提供一種半導體裝置來實現，所述半導體裝置包括：基板，包括第一區及第二區；第一絕緣夾層，位於所述基板上；第一佈線，在所述基板的所述第一區上位於所述第一絕緣夾層中；第二佈線，在所述基板的所述第二區上位於所述第一絕緣夾層中；絕緣圖案，位於所述基板的所述第一區上所述第一絕緣夾層的臨近所述第一佈線的部分上；刻蝕停止結構，位於所述第一絕緣夾層、所述第一佈線、所述第二佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止結構上；以及通孔，在所述基板的所述第一區上延伸穿過所述第二絕緣夾層及所述刻蝕停 止結構，以接觸所述第一佈線的上表面，其中所述絕緣圖案不形成在所述基板的所述第二區上。

實施例可藉由提供一種製造半導體裝置的方法來實現，所述方法包括：在基板上的第一絕緣夾層中形成佈線；形成包括第一圖案及第二圖案的直接自組裝(direct self assembly，DSA)層，所述第一圖案佈置在所述佈線上且所述第二圖案佈置在所述第一絕緣夾層上；移除所述第二圖案以形成第一開口，從而暴露出所述第一絕緣夾層的上表面；形成絕緣圖案以填充所述第一開口，所述絕緣圖案包含低介電材料；移除所述第一圖案以形成第二開口，從而暴露出所述佈線的上表面；在所述佈線的暴露出的所述上表面以及所述絕緣圖案的側壁及下表面上形成刻蝕停止結構；在所述刻蝕停止結構上形成第二絕緣夾層以填充所述第二開口；以及形成穿過所述第二絕緣夾層及所述刻蝕停止結構的通孔，所述通孔接觸所述佈線的所述上表面。

實施例可藉由提供一種製造半導體裝置的方法來實現，所述方法包括：在包括第一區及第二區的基板上形成第一絕緣夾層，使得所述第一絕緣夾層含有位於所述基板的所述第一區上的第一佈線以及位於所述基板的所述第二區上的第二佈線；在所述第一絕緣夾層及所述第二佈線上形成遮罩，以覆蓋所述基板的所述第二區；在所述第一絕緣夾層的位於所述基板的所述第一區上的部分上形成絕緣圖案；移除所述遮罩；在所述第一絕緣夾層的上表面、所述第一佈線的上表面、所述第二佈線的上表面、以及 所述絕緣圖案的側壁及上表面上形成刻蝕停止結構；在所述刻蝕停止結構上形成第二絕緣夾層；以及形成穿過所述第二絕緣夾層及所述刻蝕停止結構的通孔，使得所述通孔接觸所述第一佈線的所述上表面。

100:基板

110:第一絕緣夾層

115:第一溝槽

120:第一障壁層

125:第一障壁圖案

130:第一襯墊層

135:第一襯墊

140:第一金屬層

145:第一金屬圖案

155:第一佈線

160:高碳濃度區/含碳層

170:第一圖案

180:第二圖案

190:直接自組裝(DSA)層

200:第一開口

210:第一絕緣圖案

220:第二開口

230:刻蝕停止結構

232:第一刻蝕停止層

234:第二刻蝕停止層

240:第二絕緣夾層

250:第二障壁圖案

260:第二襯墊

270:第二金屬圖案

280:通孔

290:第三障壁圖案

300:第三襯墊

310:第三金屬圖案

320:第二佈線

400:第一遮罩

410:第二遮罩

430:第二絕緣圖案

D1:第一距離

D2:第二距離

DH1:第一水平方向/水平方向

DH2:水平方向

DV:垂直方向

I:第一區

II:第二區

藉由參照附圖詳細地闡述例示性實施例，對於所屬領域中的技術人員來說，各特徵將顯而易見，附圖中：圖1至圖10示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。

圖11示出根據例示性實施例的半導體裝置的剖視圖。

圖12至圖14示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。

圖15至圖20示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。

圖21至圖24示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。

圖1至圖10示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。

參照圖1，可在基板100上形成第一絕緣夾層110，可移 除第一絕緣夾層110的上部部分以形成第一溝槽115，且可在第一絕緣夾層110上形成佈線層結構以填充第一溝槽115。

基板100可包含半導體材料(例如，矽、鍺、矽-鍺等)或III-V族化合物(例如，磷化鎵(GaP)、砷化鎵(GaAs)、銻化鎵(GaSb)等)。在實施方案中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。

在實施方案中，各種元件(例如，閘極結構、源極/汲極層、接觸插塞等)可形成在基板100上，且可由基板100與第一絕緣夾層110之間的絕緣層覆蓋。

在實施方案中，第一絕緣夾層110可包含低介電材料(例如，具有4.2或更低的介電常數)。低介電材料可例如包括摻雜有氟的氧化矽(例如SiOF)、摻雜有碳的氧化矽(例如SiOCH)、無機聚合物(例如多孔氧化矽)、氫倍半矽氧烷(hydrogen silsesquioxane，HSSQ)、甲基倍半矽氧烷(methyl silsesquioxane，MSSQ)等或旋塗有機聚合物。

第一溝槽115可至少形成在第一絕緣夾層110的上部部分處。在實施方案中，第一溝槽115可延伸(例如，完全)穿過第一絕緣夾層110。舉例來說，第一溝槽115可暴露出第一絕緣夾層110之下的元件的上表面，且填充第一溝槽115的佈線層結構可接觸並電連接到所述元件。

所述佈線層結構可包括第一障壁層120、第一襯墊層130 及第一金屬層140(例如，以所述次序沿著垂直方向DV依序堆疊)。在實施方案中，第一障壁層120可共形地形成在第一溝槽115的內壁及第一絕緣夾層110的上表面上，第一襯墊層130可共形地形成在第一障壁層120上，且第一金屬層140可形成在第一襯墊層130上以填充第一溝槽115。

第一障壁層120可包含金屬氮化物，例如，氮化鈦、氮化鉭等，第一襯墊層130可包含金屬，例如，鈷、釕等，且第一金屬層140可包含低電阻金屬，例如，銅、鋁、鎢等。

參照圖2，可將佈線層結構平坦化至第一絕緣夾層110的上表面暴露出為止，且因此可在第一溝槽115中形成第一佈線155。舉例來說，第一絕緣夾層110的上表面可與第一佈線155的上表面共面。

平坦化製程可例如包括化學機械拋光(chemical mechanical polishing，CMP)製程及/或回蝕製程。

第一佈線155可包括第一金屬圖案145、覆蓋第一金屬圖案145的下(例如，面向基板的)表面及側壁的第一襯墊135、以及覆蓋第一襯墊135的下表面及側壁的第一障壁圖案125。

當第一襯墊層130包含鈷時，可在平坦化製程期間移除比第一障壁層120更多的第一襯墊層130。舉例來說，第一襯墊135的最上表面的高度可比第一障壁圖案125的最上表面的高度低(例如，沿著垂直方向DV更靠近基板100)。在實施方案中，第一金屬圖案145的臨近第一襯墊135的一個或多個邊緣的上表面可比 第一金屬圖案145的中心部分的上表面低。舉例來說，第一金屬圖案145的中心部分的上表面及第一障壁圖案125的最上表面可比第一金屬圖案145的邊緣的上表面高(例如，沿著垂直方向DV更遠離基板100)且比第一襯墊135的最上表面高。

參照圖3，可分別對第一佈線155的上表面及第一絕緣夾層110的上部部分執行第一表面處理製程及第二表面處理製程。舉例來說，可對第一佈線155的上表面執行第一表面處理製程，且可對第一絕緣夾層110的上部部分執行第二表面處理製程。

在實施方案中，第一表面處理製程可包括還原(reducing)或移除第一佈線155的上表面上或上表面處的金屬氧化物。

在實施方案中，第二表面處理製程可包括將碳摻雜到第一絕緣夾層110的上部部分中。在實施方案中，當第一絕緣夾層110已包含碳(例如，SiOCH)時，第一絕緣夾層110的上部部分的碳濃度可高於第一絕緣夾層110的其他部分的碳濃度。舉例來說，可形成高碳濃度區。在實施方案中，當第一絕緣夾層110並未已包含碳時，例如，當第一絕緣夾層110包含SiOF時，可在第一絕緣夾層110的上部部分處形成含碳層。在下文中，高碳濃度區或含碳層這兩者均可由參考編號160表示。在實施方案中，高碳濃度區160或含碳層160可具有疏水性，即，不與水充分耦合。

參照圖4，可執行直接自組裝製程，以在第一佈線155及第一絕緣夾層110上形成直接自組裝(DSA)層190。在實施方案中，可藉由利用旋轉塗布製程在第一佈線155及第一絕緣夾層110 上施加包含嵌段共聚物(block copolymer，BCP)的組合物來形成直接自組裝層190。

所述嵌段共聚物可為由具有不同化學性質的兩種聚合物單元而成的共聚物。舉例來說，可藉由利用例如陰離子聚合或陽離子聚合使第一聚合物單元與第二聚合物單元共聚合來合成所述嵌段共聚物。在實施方案中，第一聚合物單元可具有比第二聚合物單元的親水性更強的親水性。

在實施方案中，第一聚合物單元可例如包括聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)、聚乙烯吡咯烷酮(polyvinylpyrrolidone，PVP)、聚環氧乙烷(polyethyleneoxide，PEO)、聚乳酸(polylactide，PLA)、或聚醯亞胺(polyimide，PI)。在實施方案中，第二聚合物單元可例如包括聚苯乙烯(polystyrene，PS)。

在實施方案中，嵌段共聚物可由PS-b-PMMA、PS-b-PDMS、PS-b-PVP、PS-b-PEO、PS-b-PLA或PS-b-PI表示。在下文中，闡述其中第一聚合物單元及第二聚合物單元分別是PMMA及PS且嵌段共聚物是PS-b-PMMA的實例。在此種情形中，嵌段共聚物可包括包含PMMA的第一圖案170及包含PS的第二圖案180。

在實施方案中，第一圖案170及第二圖案180可分別自對準在第一佈線155的上表面及第一絕緣夾層110的上表面上。可 藉由第一表面處理製程移除第一佈線155的上表面上的金屬氧化物，且第一圖案170可輕易地佈置在第一佈線155上。另外，可藉由第二表面處理製程在第一絕緣夾層110的上部部分上形成高碳濃度區160或含碳層160(具有疏水性)，且第二圖案180可輕易地佈置在第一絕緣夾層110上。

參照圖5，可移除直接自組裝層190的第二圖案180，且可形成第一開口200，以暴露出第一絕緣夾層110的上表面，例如，高碳濃度區160或含碳層160的上表面。在實施方案中，可藉由剝除製程(stripping process)來移除第二圖案180。

參照圖6，可在第一絕緣夾層110的暴露出的上表面上形成第一絕緣圖案210，以填充第一開口200。在實施方案中，可藉由在第一絕緣夾層110的暴露出的上表面以及直接自組裝層190的第一圖案170的上表面上形成第一絕緣層以填充第一開口200並將第一絕緣層平坦化至第一圖案170的上表面暴露出為止來形成第一絕緣圖案210。

在實施方案中，第一絕緣層可藉由可流動化學氣相沉積(flowable chemical vapor deposition，FCVD)製程來形成，且可包含介電常數為4.2或更低的低介電材料。在實施方案中，第一絕緣圖案210可例如包含摻雜有氟的氧化矽(例如SiOF)、摻雜有碳的氧化矽(例如SiOCH)、無機聚合物(例如多孔氧化矽)、氫倍半矽氧烷(HSSQ)、甲基倍半矽氧烷(MSSQ)、旋塗有機聚合物等。在實施方案中，第一絕緣圖案210可包含與其之下的第一 絕緣夾層110的材料實質上相同的材料。在實施方案中，第一絕緣圖案210的材料可藉由高碳濃度區160或含碳層160而與第一絕緣夾層的材料區別開。

參照圖7，可移除直接自組裝層190的第一圖案170，且可形成第二開口220以暴露出第一佈線155的上表面。在實施方案中，可藉由使用紫外線進行固化製程來移除第一圖案170。

參照圖8，在第一佈線155的暴露出的上表面、第二開口220的側壁及第一絕緣圖案210的上表面上形成刻蝕停止結構230之後，可在刻蝕停止結構230上形成第二絕緣夾層240(填充第二開口220的剩餘部分)達到充足的高度。

在實施方案中，刻蝕停止結構230可包括依序堆疊的第一刻蝕停止層232及第二刻蝕停止層234。第一刻蝕停止層232可例如包含氧化鋁、氮化鋁等，且第二刻蝕停止層234可例如包含碳化矽、氮化矽、碳氮化矽等。在實施方案中，刻蝕停止結構230中第一刻蝕停止層232及第二刻蝕停止層234的堆疊次序可反轉(例如，第二刻蝕停止層234可位於基板100與第一刻蝕停止層232之間)。

第二絕緣夾層240可包含介電常數為4.2或更低的低介電材料。在實施方案中，第二絕緣夾層240可例如包含摻雜有氟的氧化矽(例如SiOF)、摻雜有碳的氧化矽(例如SiOCH)、無機聚合物(例如多孔氧化矽)、氫倍半矽氧烷(HSSQ)、甲基倍半矽氧烷(MSSQ)、旋塗有機聚合物等。

參照圖9，可形成通孔280(沿著垂直方向DV延伸穿過第二絕緣夾層240的下部部分以接觸第一佈線155的上表面)。還可形成第二佈線320(延伸穿過第二絕緣夾層240的上部部分以接觸通孔280的上表面)，以完成半導體裝置的製作。

在實施方案中，通孔280及第二佈線320可藉由雙重鑲嵌製程而同時形成，且可彼此一體成型。舉例來說，可藉由以下操作來形成通孔280及第二佈線320：形成延伸穿過第二絕緣夾層240的下部部分及刻蝕停止結構230以暴露出第一佈線155的上表面的通孔孔洞以及延伸穿過第二絕緣夾層240的上部部分(以連接到通孔孔洞)的第二溝槽，在通孔孔洞及第二溝槽的內壁、第一佈線155的暴露出的上表面以及第二絕緣夾層240的上表面上依序形成第二障壁層及第二襯墊層，在第二襯墊層上形成第二金屬層以填充通孔孔洞及第二溝槽，且將第二金屬層、第二襯墊層及第二障壁層平坦化直至第二絕緣夾層240的上表面暴露出為止。

舉例來說，通孔280可包括第二金屬圖案270、第二襯墊260(覆蓋第二金屬圖案270的下表面及側壁)及第二障壁圖案250(覆蓋第二襯墊260的下表面及側壁並接觸第一佈線155的上表面)。在實施方案中，第二佈線320可包括第三金屬圖案310(接觸第二金屬圖案270的上表面)、第三襯墊300(覆蓋第三金屬圖案310的下表面的部分及側壁)及第三障壁圖案290(沿著垂直方向DV覆蓋第三襯墊300的下表面及側壁)。在實施方案中，第二金屬圖案270與第三金屬圖案310、第二襯墊260與第三襯墊300 以及第二障壁圖案250與第三障壁圖案290可各自一體成型，以彼此接觸且包含相同材料。通孔280的下表面可例如沿著垂直方向DV接觸(例如直接接觸)佈線155的上表面。

第二障壁層可包含金屬氮化物，例如，氮化鈦、氮化鉭等，第二襯墊層可包含金屬，例如，鈷、釕等，且第二金屬層可包含低電阻金屬，例如，銅、鋁、鎢等。

圖10示出通孔280與第一佈線155之間的不對準，其中通孔280不與第一佈線155的上表面充分對準。舉例來說，通孔280可不僅接觸第一佈線155的上表面，而且接觸第一絕緣圖案210的臨近通孔280的側壁及上表面。

假如未形成第一絕緣圖案210，則通孔280可接觸第一絕緣夾層110的上表面，且通孔280與第一佈線155中不接觸通孔280但臨近通孔280的一個第一佈線155之間的最小距離將為沿著第一水平方向DH1的第一距離D1。根據實施例，可形成第一絕緣圖案210，且通孔280與第一佈線155中不接觸通孔280但臨近通孔280的一個第一佈線155之間的最小距離可為沿著第一水平方向DH1與垂直方向DV之間的對角線的第二距離D2，第二距離D2可大於第一距離D1。因此，可有利地增加通孔280與相鄰的第一佈線155之間的電短路裕度，從而使得不對準式結構仍為可接受的。

在圖9及圖10中所述的半導體裝置可具有以下特性。

舉例來說，可臨近第一佈線155在第一絕緣夾層110上形 成第一絕緣圖案210，可藉由執行直接自組裝製程來形成第一絕緣圖案210，且第一絕緣圖案210可具有實質上垂直的側壁(例如，與基板100的表面正交的側壁)。舉例來說，所述側壁可在製造公差內為垂直的。在實施方案中，可在直接自組裝製程之前執行第一表面處理製程及第二表面處理製程，且可在第一絕緣夾層110的上部部分處形成高碳濃度區160或含碳層160。

可在第一絕緣夾層110上形成第一絕緣圖案210及第二絕緣夾層240。第一絕緣圖案210及第二絕緣夾層240兩者均可具有介電常數為4.2或更低的低介電材料。舉例來說，當沿一個方向形成多個第一佈線155時，可防止各第一佈線155之間在水平方向DH1及DH2上的寄生電容以及第一佈線155與第二佈線320之間在垂直方向DV上的寄生電容發生非期望增加。

圖11示出根據例示性實施例的半導體裝置的剖視圖。除第一絕緣夾層的上表面的高度之外，此半導體裝置與圖9中所述的半導體裝置實質上相同或類似。因此，相同的參考編號指代相同的元件，且本文中可不再對所述相同的元件予以贅述。

參照圖11，第一絕緣夾層110的上表面的高度可比第一佈線155的上表面的高度低(例如，更靠近基板100)。舉例來說，第一絕緣夾層110上的第一絕緣圖案210的下表面的高度也可比第一佈線155的上表面的高度低。

這可藉由在圖1及圖2中所述的製程之後執行移除第一絕緣夾層110的上部部分的製程來實施。

由於第一絕緣夾層110的上表面的高度減小，因此高碳濃度區160或含碳層160的上表面的高度也可減小成比第一佈線155的上表面的高度低。

圖12至圖14示出根據例示性實施例製造半導體裝置的方法中的各階段的剖視圖。此種製造半導體裝置的方法包括與圖1至圖10中所述的製程實質上相同或類似的製程，且本文中可不再對所述實質上相同或類似的製程予以贅述。

參照圖12，可執行與圖1及圖2中所述的製程實質上相同或類似的製程。

根據本實施例，第一襯墊層130可包含釕而非鈷。在執行平坦化製程之後，第一襯墊135的最上表面的高度及第一金屬圖案145的上表面的高度可比第一障壁圖案125的最上表面的高度低。在實施方案中，第一金屬圖案145的邊緣(臨近第一襯墊135)的上表面可比第一金屬圖案145的中心部分的上表面高。舉例來說，第一金屬圖案145的中心部分的上表面可比第一金屬圖案145的邊緣的上表面及第一障壁圖案125的最上表面低(例如，更靠近基板100)。

參照圖13，可執行與圖3至圖9中所述的製程實質上相同或類似的製程，以完成半導體裝置的製作。

類似於圖10，圖14示出通孔280與第一佈線155之間的不對準，其中通孔280不與第一佈線155的上表面充分對準。

圖15至圖20示出根據例示性實施例製造半導體裝置的方 法中的各階段的剖視圖。此種製造半導體裝置的方法包括與圖1至圖10中所述的製程實質上相同或類似的製程，因此相同的參考編號指代相同的元件，且本文中可不再對所述相同的元件予以贅述。

參照圖15，可執行與圖1及圖2中所述的製程實質上相同或類似的製程。

根據本實施例，基板100可包括第一區I及第二區II。可在第一佈線155及第一絕緣夾層110上形成遮罩結構，所述遮罩結構覆蓋基板100的第二區II。

在實施方案中，所述遮罩結構可包括依序堆疊的第一遮罩400及第二遮罩410。在實施方案中，第一遮罩400可例如包含氮化鋁，且第二遮罩410可例如包含氮化矽。

可執行圖3中所述的第一表面處理製程及第二表面處理製程，以移除基板100的第一區I上第一佈線155的上表面的金屬氧化物，且可在第一絕緣夾層110的上部部分處(也是在基板100的第一區I上)形成高碳濃度區160或含碳層160。

參照圖16，可執行與圖4至圖7中所述的製程實質上相同或類似的製程。

因此，可在第一絕緣夾層110的上表面(例如，基板100的第一區I上高碳濃度區160或含碳層160的上表面)上形成第一絕緣圖案210，且可形成第二開口220，以暴露出基板100的第一區I上第一佈線155的上表面。

參照圖17，可移除基板100的第二區II上的遮罩結構，且可暴露出基板100的第二區II上第一佈線155的及第一絕緣夾層110的部分。

參照圖18，可執行與圖8中所述的製程實質上相同或類似的製程。

舉例來說，可在基板100的第一區I上第一佈線155的上表面、第二開口220的側壁及第一絕緣圖案210的上表面上並在基板100的第二區II上第一佈線155的上表面及第一絕緣夾層110的上表面上形成刻蝕停止結構230。可在刻蝕停止結構230上形成第二絕緣夾層240。

參照圖19，可執行與圖9中所述的製程實質上相同或類似的製程，以完成半導體裝置的製作。

根據本實施例，通孔280可僅形成在基板100的第一區I上，且可僅接觸基板100的第一區I上的第一佈線155。

類似於圖10，圖20示出通孔280與第一佈線155之間的不對準，其中通孔280不與第一佈線155的上表面充分對準。

在圖19及圖20中所示的半導體裝置中，第一絕緣圖案210可不形成在基板100的上面未形成通孔280的第二區II上。舉例來說，第一絕緣圖案210可以是為了增加通孔280與相鄰的第一佈線155之間的電短路裕度而形成，且可不形成在基板100的上面未形成通孔280的第二區II上。

圖21至圖24示出根據例示性實施例製造半導體裝置的方 法中的各階段的剖視圖。此種製造半導體裝置的方法包括與圖15至圖20中所述的製程實質上相同或類似的製程，且本文中可不再對所述實質上相同或類似的製程予以贅述。

參照圖21，可執行與圖15中所述的製程實質上相同或類似的製程。

在實施方案中，可不執行第一表面處理製程及第二表面處理製程。

參照圖21，可藉由選擇性沉積製程僅在基板100的第一區I上第一絕緣夾層110的部分上形成第二絕緣圖案430。在實施方案中，第二絕緣圖案430可具有圓形或傾斜側壁。

在實施方案中，第二絕緣圖案430可包含高介電材料，例如，氧化鋁、氮化鋁等。

參照圖22至圖24，可執行與圖18至圖20中所述的製程實質上相同或類似的製程，以完成半導體裝置的製作。

在圖23及圖24中所示的半導體裝置中，第二絕緣圖案430可不形成在基板100的上面未形成通孔280的第二區II上。舉例來說，不同於圖9及圖10所示半導體裝置中所包括的第一絕緣圖案210，第二絕緣圖案430可包含高介電材料。舉例來說，假如第二絕緣圖案430也形成在基板100的第二區II上，則阻容(resistor-capacitor，RC)延遲特性可因寄生電容的增加而降級。根據本實施例，包含高介電材料的第二絕緣圖案430可僅形成在基板100的上面形成有通孔280的第一區I上，使得寄生電容的 增加可完全得以抑制。

上述半導體裝置可應用於各種類型的包括佈線結構的記憶體裝置及系統。舉例來說，所述半導體裝置可應用於包括佈線結構的邏輯裝置，例如中央處理器(central processing unit，CPU)、主處理器(main processing unit，MPU)或應用處理器(application processor，AP)等。另外，所述半導體裝置可應用於包括佈線結構的揮發性記憶體裝置(例如動態隨機存取記憶體(DRAM)裝置或靜態隨機存取記憶體(SRAM)裝置等)或非揮發性記憶體裝置(例如快閃記憶體裝置、相變隨機存取記憶體(PRAM)裝置、磁性隨機存取記憶體(MRAM)裝置、電阻性隨機存取記憶體(RRAM)裝置等)。

作為總結與回顧，可以微小的間隔形成多個佈線，且在通孔與佈線中位於更低水平高度處的另一佈線之間可能不會發生電短路。

一個或多個實施例可提供具有改善的特性的包括佈線及通孔的半導體裝置。

一個或多個實施例可提供製造具有改善的特性的包括佈線及通孔的半導體裝置的方法。

在根據例示性實施例的半導體裝置中，可在絕緣夾層上形成絕緣圖案，連接到上部佈線的通孔與和所述通孔相鄰的下部佈線之間的距離可增加，且因此電短路裕度可增加。舉例來說，絕緣圖案的上表面可比佈線的上表面高，從而增加和一個佈線相關 聯的通孔與臨近所述一個佈線的佈線之間的距離(例如，即使所述通孔不對準)且減少或防止電短路。此外，絕緣圖案可包含低介電材料，使得可防止各下部佈線之間的寄生電容增加且防止上部佈線與下部佈線之間的寄生電容增加。

一個或多個實施例可提供一種包括佈線及通孔的半導體裝置及一種製造所述半導體裝置的方法。

雖然可能未示出某一(些)剖視圖的對應的平面圖及/或立體圖，然而本文所示裝置結構的剖視圖為如將在平面圖中所示沿著兩個不同方向延伸及/或如將在立體圖中所示在三個不同方向上延伸的多個裝置結構提供支援。所述兩個不同方向可以或可不彼此正交。所述三個不同方向可包括可與所述兩個不同方向正交的第三方向。所述多個裝置結構可集成在同一電子裝置中。舉例來說，當在剖視圖中示出裝置結構(例如，記憶體單元結構或電晶體結構)時，電子裝置可包括多個所述裝置結構(例如，記憶體單元結構或電晶體結構)，如將由電子裝置的平面圖所示。所述多個裝置結構可排列成陣列及/或二維圖案。

本文中已公開了例示性實施例，且雖然採用了具體用語，然而所述用語應僅以一般性及說明性意義而非出於限制目的來加以使用及解釋。在一些情況中，如所屬領域中的普通技術人員自本申請案提交時起即明瞭，除非另外指明，否則結合特定實施例所述的特徵、特性、及/或元件可單獨使用，或者可與結合其他實施例所述的特徵、特性、及/或元件組合使用。因此，在不背離以 下申請專利範圍中所述的本發明的精神及範圍的條件下，可在形式及細節上作出各種改變。

100:基板

110:第一絕緣夾層

115:第一溝槽

125:第一障壁圖案

135:第一襯墊

145:第一金屬圖案

155:第一佈線

160:高碳濃度區/含碳層

210:第一絕緣圖案

230:刻蝕停止結構

232:第一刻蝕停止層

234:第二刻蝕停止層

240:第二絕緣夾層

250:第二障壁圖案

260:第二襯墊

270:第二金屬圖案

280:通孔

290:第三障壁圖案

300:第三襯墊

310:第三金屬圖案

320:第二佈線

DH1:第一水平方向/水平方向

DH2:水平方向

DV:垂直方向

Claims (23)

1. 一種半導體裝置，包括：基板；第一絕緣夾層，位於所述基板上；第一佈線，位於所述基板上的所述第一絕緣夾層中；絕緣圖案，位於所述第一絕緣夾層的臨近所述第一佈線的部分上，所述絕緣圖案相對於所述基板的上表面具有垂直側壁且包含低介電材料；刻蝕停止結構，直接位於所述第一佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止結構上；以及通孔，延伸穿過所述第二絕緣夾層及所述刻蝕停止結構，以接觸所述第一佈線的上表面，其中所述第一佈線包括第一金屬圖案，所述第一金屬圖案具有彎曲的頂表面，且所述頂表面的邊緣區域位於所述第一絕緣夾層與所述絕緣圖案之間的界面下方或上方。
2. 如申請專利範圍第1項所述的半導體裝置，其中所述第一絕緣夾層的臨近所述絕緣圖案的部分具有比所述第一絕緣夾層的其他部分的碳濃度高的碳濃度。
3. 如申請專利範圍第1項所述的半導體裝置，其中所述絕緣圖案包含SiOF、SiOCH、多孔氧化矽、氫倍半矽氧烷(HSSQ)、甲基倍半矽氧烷(MSSQ)、或旋塗有機聚合物。
4. 如申請專利範圍第1項所述的半導體裝置，其中所述第一絕緣夾層及所述第二絕緣夾層各自包含低介電材料。
5. 如申請專利範圍第1項所述的半導體裝置，其中所述刻蝕停止結構包括依序堆疊的第一刻蝕停止層及第二刻蝕停止層。
6. 如申請專利範圍第5項所述的半導體裝置，其中：所述第一刻蝕停止層包含氧化鋁或氮化鋁，且所述第二刻蝕停止層包含碳化矽、氮化矽或碳氮化矽。
7. 如申請專利範圍第1項所述的半導體裝置，其中所述第一絕緣夾層的上表面與所述第一佈線的所述上表面共面。
8. 如申請專利範圍第1項所述的半導體裝置，其中所述第一絕緣夾層的上表面比所述第一佈線的所述上表面更靠近所述基板。
9. 如申請專利範圍第1項所述的半導體裝置，其中所述第一絕緣夾層具有平整上表面。
10. 如申請專利範圍第1項所述的半導體裝置，其中所述第一佈線包括：第一障壁圖案，覆蓋所述第一金屬圖案的下表面及側壁。
11. 如申請專利範圍第10項所述的半導體裝置，其中：所述第一佈線進一步包括位於所述第一金屬圖案與所述第一障壁圖案之間的第一襯墊，所述第一襯墊含有鈷，且所述第一金屬圖案的中心部分的上表面及所述第一障壁圖案的最上表面比所述第一金屬圖案的邊緣區的上表面及所述第一襯墊的最上表面更遠離所述基板。
12. 如申請專利範圍第10項所述的半導體裝置，其中：所述第一佈線進一步包括位於所述第一金屬圖案與所述第一障壁圖案之間的第一襯墊，所述第一襯墊含有釕，且 所述第一金屬圖案的中心部分的上表面比所述第一金屬圖案的邊緣區的上表面及所述第一障壁圖案的最上表面更靠近所述基板。
13. 如申請專利範圍第1項所述的半導體裝置，其中所述通孔接觸所述第一佈線的所述上表面、以及所述絕緣圖案的臨近所述第一佈線的部分的側壁及上表面。
14. 如申請專利範圍第1項所述的半導體裝置，進一步包括位於所述通孔上的第二佈線，所述第二佈線接觸所述通孔。
15. 如申請專利範圍第1項所述的半導體裝置，其中：所述第一佈線包括在一個方向上彼此間隔開的多個第一佈線，且所述絕緣圖案位於介於所述第一佈線之間的所述第一絕緣夾層的部分上。
16. 一種半導體裝置，包括：基板；佈線，位於所述基板上；第一絕緣夾層，位於所述基板上，所述第一絕緣夾層覆蓋所述佈線的側壁的至少部分，且所述第一絕緣夾層的上部部分具有比所述第一絕緣夾層的其他部分的碳濃度高的碳濃度；絕緣圖案，位於所述第一絕緣夾層上，所述絕緣圖案包含低介電材料；刻蝕停止層，直接位於所述佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止層上；以及 通孔，延伸穿過所述第二絕緣夾層及所述刻蝕停止層，以接觸所述佈線的上表面，其中所述佈線包括金屬圖案，所述金屬圖案具有彎曲的頂表面，且所述頂表面的邊緣區域位於所述第一絕緣夾層與所述絕緣圖案之間的界面下方或上方。
17. 如申請專利範圍第16項所述的半導體裝置，其中所述絕緣圖案具有與所述基板的上表面正交的側壁。
18. 如申請專利範圍第16項所述的半導體裝置，其中所述絕緣圖案包含SiOF、SiOCH、多孔氧化矽、氫倍半矽氧烷、甲基倍半矽氧烷、或旋塗有機聚合物。
19. 如申請專利範圍第16項所述的半導體裝置，其中所述第一絕緣夾層的上表面比所述佈線的所述上表面更靠近所述基板。
20. 如申請專利範圍第16項所述的半導體裝置，其中所述通孔接觸所述佈線的所述上表面、以及所述絕緣圖案的臨近所述佈線的部分的側壁及上表面。
21. 一種半導體裝置，包括：基板，包括第一區及第二區；第一絕緣夾層，位於所述基板上；第一佈線，在所述基板的所述第一區上位於所述第一絕緣夾層中；第二佈線，在所述基板的所述第二區上位於所述第一絕緣夾層中； 絕緣圖案，位於所述基板的所述第一區上所述第一絕緣夾層的臨近所述第一佈線的部分上，所述絕緣圖案包含低介電材料；刻蝕停止結構，位於所述第一絕緣夾層、所述第一佈線、所述第二佈線及所述絕緣圖案上；第二絕緣夾層，位於所述刻蝕停止結構上；以及通孔，在所述基板的所述第一區上延伸穿過所述第二絕緣夾層及所述刻蝕停止結構，以接觸所述第一佈線的上表面，其中所述絕緣圖案不形成在所述基板的所述第二區上，其中所述絕緣圖案具有與所述基板的上表面正交的側壁，且其中所述第一佈線包括第一金屬圖案，所述第一金屬圖案具有彎曲的頂表面，且所述頂表面的邊緣區域位於所述第一絕緣夾層與所述絕緣圖案之間的界面下方或上方。
22. 如申請專利範圍第21項所述的半導體裝置，其中所述第一絕緣夾層的臨近所述絕緣圖案的部分具有比所述第一絕緣夾層的其他部分的碳濃度高的碳濃度。
23. 如申請專利範圍第21項所述的半導體裝置，其中：所述刻蝕停止結構包括依序堆疊的第一刻蝕停止層及第二刻蝕停止層，所述第一刻蝕停止層包含氧化鋁或氮化鋁，且所述第二刻蝕停止層包含碳化矽、氮化矽或碳氮化矽。

Images