[go: up one dir, main page]

TWI801341B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI801341B
TWI801341B TW106122616A TW106122616A TWI801341B TW I801341 B TWI801341 B TW I801341B TW 106122616 A TW106122616 A TW 106122616A TW 106122616 A TW106122616 A TW 106122616A TW I801341 B TWI801341 B TW I801341B
Authority
TW
Taiwan
Prior art keywords
active fin
active
fins
fin
semiconductor device
Prior art date
Application number
TW106122616A
Other languages
English (en)
Other versions
TW201835984A (zh
Inventor
宣敏喆
金明哲
申暻燮
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201835984A publication Critical patent/TW201835984A/zh
Application granted granted Critical
Publication of TWI801341B publication Critical patent/TWI801341B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P50/644—
    • H10P50/691—
    • H10W20/20—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供一種半導體裝置及其製造方法。在製造半導體裝置的方法中，在基底上形成第一有源鰭片至第三有源鰭片。第一有源鰭片至第三有源鰭片中的每一個在第一方向上延伸，且第二有源鰭片、第一有源鰭片及第三有源鰭片在第二方向上以此順序設置，第二方向與第一方向交叉。使用第一蝕刻罩幕來移除第二有源鰭片，第一蝕刻罩幕覆蓋第一有源鰭片及第三有源鰭片。使用第二蝕刻罩幕來移除第三有源鰭片，第二蝕刻罩幕覆蓋第一有源鰭片及基底的被移除第二有源鰭片的一部分。在第一有源鰭片上形成第一閘極結構。在與第一閘極結構相鄰的第一有源鰭片的一部分上形成第一源極/汲極層。

Description

半導體裝置及其製造方法
本申請主張在2017年3月6日在韓國智慧財產權局(Korean Intellectual Property Office，KIPO)提出申請的韓國專利申請第10-2017-0028130號的優先權，所述韓國專利申請的內容全文併入本案供參考。
本發明的示例性實施例有關一種半導體裝置及其製造方法。更具體來說，本發明的示例性實施例有關一種包括鰭片型場效電晶體(fin Field Effect Transistor，finFET)的半導體裝置及其製造方法。
鰭片型場效電晶體可包括有源鰭片、位於有源鰭片上的閘極結構、以及與閘極結構相鄰的位於有源鰭片的一部分上的源極/汲極層。源極/汲極層可通過選擇性外延生長(selective epitaxial growth，SEG)製程形成。由於圖案化處理的困難性，源極/汲極層可形成在並非單個有源鰭片上，而是形成在多個有源鰭片上，且因此包括鰭片型場效電晶體的半導體裝置的面積可能會增大。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成第一有源鰭片至第三有源鰭片。所述第一有源鰭片至所述第三有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述第二有源鰭片、所述第一有源鰭片及所述第三有源鰭片可在第二方向上以此順序設置，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。可使用第一蝕刻罩幕來移除所述第二有源鰭片，所述第一蝕刻罩幕覆蓋所述第一有源鰭片及所述第三有源鰭片。可使用第二蝕刻罩幕來移除所述第三有源鰭片，所述第二蝕刻罩幕覆蓋所述第一有源鰭片及所述基底的被移除所述第二有源鰭片的一部分。可在所述第一有源鰭片上形成第一閘極結構。可在與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上形成第一源極/汲極層。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成多個有源鰭片。所述多個有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述多個有源鰭片可在第二方向上彼此間隔開給定的距離，所述第二方向實質上平行於所述基底的所述上表面且實質上垂直於所述第一方向。可使用第一蝕刻罩幕來蝕刻有源鰭片，所述第一蝕刻罩幕覆蓋所述多個有源鰭片中的第一有源鰭片及第二有源鰭片。所述第二有源鰭片可與第一有源鰭片的 第一側相鄰。可使用第二蝕刻罩幕來蝕刻所述有源鰭片，所述第二蝕刻罩幕覆蓋所述第一有源鰭片、所述第二有源鰭片的一部分及所述基底的的一部分，所述基底的所述一部分與可與第一有源鰭片的第二側相鄰的且使用所述第一蝕刻罩幕移除的所述多個有源鰭片中的至少一個有源鰭片對應。可形成第一閘極結構及第二閘極結構。所述第一閘極結構可在所述第一有源鰭片上在所述第二方向上延伸，且所述第二閘極結構可在所述第一有源鰭片及所述第二有源鰭片的所述一部分上在所述第二方向上延伸。可形成第一源極/汲極層及第二源極/汲極層。第一源極/汲極層可位於與所述第一閘極結構相鄰的第一有源鰭片的一部分上，且第二源極/汲極層可位於與所述第二閘極結構及所述第二有源鰭片的所述一部分相鄰的所述第一有源鰭片的一部分上。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成第一有源鰭片至第三有源鰭片。所述第一有源鰭片至所述第三有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述第二有源鰭片、所述第一有源鰭片及所述第三有源鰭片可在第二方向上以此順序設置，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第二有源鰭片可包括設置在所述第二方向上的第一部分及第二部分，且所述第一部分與所述第二部分彼此接觸。可使用第一蝕刻罩幕來移除所述第三有源鰭片，所述第一蝕刻罩幕覆蓋所述第一有源鰭片及所述第二有源 鰭片。可使用第二蝕刻罩幕來局部地移除所述第二有源鰭片，所述第二蝕刻罩幕僅暴露出與所述第二有源鰭片的所述第二部分相鄰的所述第二有源鰭片的所述第一部分的一部分。可在所述第一有源鰭片及所述第二有源鰭片上形成閘極結構。可在與所述閘極結構相鄰的所述第一有源鰭片的一部分及所述第二有源鰭片的一部分上形成第一源極/汲極層。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成有源鰭片。所述有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述有源鰭片可設置在第二方向上，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。可使用蝕刻罩幕來蝕刻所述有源鰭片，所述蝕刻罩幕覆蓋所述有源鰭片中的第一有源鰭片。在蝕刻所述有源鰭片之後，所述有源鰭片中的與所述第一有源鰭片相鄰的第二有源鰭片的下部部分的至少一部分可得以留存。可移除所述第二有源鰭片的所述下部部分的所述至少一部分的表面。可在所述第一有源鰭片上形成閘極結構。可在與所述閘極結構相鄰的所述第一有源鰭片的一部分上形成源極/汲極層。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成第一有源鰭片至第三有源鰭片。所述第一有源鰭片至所述第三有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述 第二有源鰭片、所述第一有源鰭片及所述第三有源鰭片可在第二方向上以此順序設置，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第一有源鰭片與所述第三有源鰭片之間的第一距離可大於所述第一有源鰭片與所述第二有源鰭片之間的第二距離。所述第二有源鰭片可包括設置在所述第二方向上的第一部分及第二部分，且所述第一部分與所述第二部分彼此接觸。可使用蝕刻罩幕來移除所述第三有源鰭片及所述第二有源鰭片的所述第一部分，所述蝕刻罩幕覆蓋所述第一有源鰭片及所述第二有源鰭片的所述第二部分。從位於所述第一有源鰭片與所述第三有源鰭片之間的所述蝕刻罩幕的第一邊緣到所述第一有源鰭片的第一側壁的距離可大於從位於所述第一有源鰭片與所述第二有源鰭片之間的所述蝕刻罩幕的第二邊緣到所述第一有源鰭片的第二側壁的距離。可在所述第一有源鰭片上形成第一閘極結構。可在與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上形成第一源極/汲極層。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可在基底上形成有源鰭片。所述有源鰭片中的每一個可在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述有源鰭片可設置在第二方向上，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。可使用蝕刻罩幕來蝕刻所述有源鰭片，所述蝕刻罩幕覆蓋所述有源鰭片中的第一有源鰭片。所述第一有源鰭片與和所述第一有源鰭 片的第一側壁相鄰的第二有源鰭片之間的距離可大於所述有源鰭片中的其他有源鰭片之間的距離。從位於所述第一有源鰭片與所述第二有源鰭片之間的所述蝕刻罩幕的第一邊緣到所述第一有源鰭片的第一側壁的第一距離可大於從所述蝕刻罩幕的所述第一邊緣到與所述第一有源鰭片的側壁相對的所述第二有源鰭片的側壁的第二距離。可在所述第一有源鰭片上形成閘極結構。可在與所述閘極結構相鄰的所述第一有源鰭片的一部分上形成源極/汲極層。
根據示例性實施例，提供一種製造半導體裝置的方法。在所述方法中，可設計所述半導體裝置的電路。可通過對所述電路進行時序分析來確定關鍵路徑。可根據所述所設計的電路在基底上製作所述半導體裝置。包含在所述關鍵路徑中的第一電晶體中的每一個可共同形成在多個有源鰭片上，而不包含在所述關鍵路徑中的第二電晶體中的至少一個可形成在所述多個有源鰭片中的僅一個有源鰭片上。
根據示例性實施例，提供一種半導體裝置。所述半導體裝置可包括第一有源鰭片、第二有源鰭片、第一閘極結構、第二閘極結構、第一源極/汲極層及第二源極/汲極層。所述第一有源鰭片可在基底上在第一方向上延伸到第一長度，且可包括分別位於所述第一有源鰭片的第一側壁的下部部分及第二側壁的下部部分處的第一突出部及第二突出部。所述第一方向可實質上平行於所述基底的上表面。所述第二有源鰭片可在所述第一方向上延伸到 比所述第一長度小的第二長度，且可在第二方向上與所述第一有源鰭片間隔開，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第一閘極結構可在所述第一有源鰭片上在所述第二方向上延伸。所述第二閘極結構可在所述第一有源鰭片及所述第二有源鰭片上在所述第二方向上延伸。所述第一源極/汲極層可位於與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上。所述第二源極/汲極層可位於與所述第二閘極結構相鄰的所述第一有源鰭片的一部分及所述第二有源鰭片的一部分上。位於與所述第二有源鰭片相對的所述第一有源鰭片的所述第一側壁的所述下部部分處的所述第一突出部可在所述第一方向上在所述第一有源鰭片的不在所述第二方向上與所述第二有源鰭片相鄰的一部分處延伸。位於所述第一有源鰭片的所述第二側壁的所述下部部分處的所述第二突出部可在所述第一方向上延伸到所述第一長度。
根據示例性實施例，提供一種半導體裝置。所述半導體裝置可包括第一有源鰭片、第二有源鰭片、第一閘極結構及第一源極/汲極層。所述第一有源鰭片可在基底上在第一方向上延伸到第一長度。所述第一方向可實質上平行於所述基底的上表面。所述第二有源鰭片可在所述第一方向上延伸到比所述第一長度小的第二長度，且可在第二方向上與所述第一有源鰭片間隔開，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第二有源鰭片在所述第一方向上的端部可具有階梯形 狀。所述第一閘極結構可在所述第一有源鰭片上在所述第二方向上延伸。所述第一源極/汲極層可位於與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上。
根據示例性實施例，提供一種半導體裝置。所述半導體裝置可包括第一有源鰭片、第二有源鰭片及第三有源鰭片、第一閘極結構、第二閘極結構、第一源極/汲極層、第二源極/汲極層、第一接觸插塞及第二接觸插塞。所述第一有源鰭片可在基底上在第一方向上延伸。所述第一方向可實質上平行於所述基底的上表面。所述第二有源鰭片與所述第三有源鰭片可在第二方向上彼此間隔開，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第二有源鰭片及所述第三有源鰭片中的每一個可在第一方向上延伸，且所述第二有源鰭片及所述第三有源鰭片可與所述第一有源鰭片間隔開實質上相同的距離。所述第一閘極結構可在所述第一有源鰭片及所述第三有源鰭片上在所述第二方向上延伸。所述第二閘極結構可在所述第一有源鰭片及所述第二有源鰭片上在所述第二方向上延伸。所述第一源極/汲極層可位於與所述第一閘極結構相鄰的所述第一有源鰭片的一部分及所述第三有源鰭片的一部分二者上。所述第二源極/層可位於與所述第二閘極結構相鄰的所述第一有源鰭片的一部分及所述第二有源鰭片的一部分二者上。所述第一接觸插塞可在所述第一有源鰭片上僅位於第一源極/汲極層的一部分上。所述第二接觸插塞可位於所述第二源極/汲極層上。
根據示例性實施例，提供一種半導體裝置。所述半導體裝置可包括第一有源鰭片、第二有源鰭片、第一閘極結構、第二閘極結構、第一源極/汲極層及第二源極/汲極層。所述第一有源鰭片可在基底上在第一方向上延伸到第一長度且具有分別位於所述第一有源鰭片的相對的第一側壁與第二側壁的下部部分處的第一突出部及第二突出部。所述第一方向可實質上平行於所述基底的上表面。所述第二有源鰭片可在所述第一方向上延伸到比所述第一長度小的第二長度，且可在第二方向上與所述第一有源鰭片間隔開，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第一閘極結構可在所述第一有源鰭片上在所述第二方向上延伸。所述第二閘極結構可在所述第一有源鰭片及所述第二有源鰭片上在所述第二方向上延伸。所述第一源極/汲極層可位於與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上。所述第二源極/汲極層可位於與所述第二閘極結構相鄰的所述第一有源鰭片的一部分及所述第二有源鰭片的一部分二者上。所述第一有源鰭片的所述第一側壁與所述第一突出部的頂表面之間在所述第二方向上的第一距離可不同於所述第一有源鰭片的所述第二側壁與所述第二突出部的頂表面之間的第二距離。
根據示例性實施例，提供一種半導體裝置。所述半導體裝置可包括第一有源鰭片、第一閘極結構及第一源極/汲極層。所述第一有源鰭片可在基底上在第一方向上延伸且具有位於所述第一有源鰭片的第一側壁及第二側壁的各自的下部部分處的第一突 出部及第二突出部。所述第一方向可實質上平行於所述基底的上表面。所述第一側壁與所述第二側壁可在第二方向上相對，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉。所述第一閘極結構可在所述第一有源鰭片上在所述第二方向上延伸。所述第一源極/汲極層可位於與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上。所述第一有源鰭片的所述第一側壁與所述第一突出部的頂表面之間在所述第二方向上的第一距離可不同於所述第一有源鰭片的所述第二側壁與所述第二突出部的頂表面之間的第二距離。
在製造半導體裝置的方法中，可通過執行兩次蝕刻製程來移除多個有源鰭片而只留下一個有源鰭片，所述兩次蝕刻製程中的每一次可使用覆蓋所述一個有源鰭片及與所述一個有源鰭片相鄰的另一個有源鰭片的蝕刻罩幕。因此，可在所述一個有源鰭片上形成電晶體。只有不包含在所述關鍵路徑中的電晶體可形成在所述一個有源鰭片上，以使得可防止電路的特性劣化。
因此，半導體裝置可具有高的集成度及小的面積，且甚至不會出現半導體裝置的特性劣化。
12:第四有源鰭片
14:第五有源鰭片
16:第六有源鰭片
22:第四蝕刻罩幕
24:第五蝕刻罩幕
100:基底
105:氧化物層
110:第一層
115:第一圖案
120:第二層
125:第二圖案
130:第三層
135:第三圖案
140:犧牲圖案
150:第一間隔壁
160:第四層
165:第四圖案
167:第二間隔壁
175:第五圖案
185:圖案結構
195:第一蝕刻罩幕
200:第二凹陷部
212:第一有源鰭片
212a:第一上部有源圖案/第一有源圖案
212b:第一下部有源圖案
214:第二有源鰭片
214a:第二上部有源圖案/第二有源圖案
214b:第二下部有源圖案
216:第三有源鰭片
220:第一絕緣層
232:第六圖案
234:第八圖案
236:第十圖案
238:第十二圖案
242:第七圖案
244:第九圖案
246:第十一圖案
248:第十三圖案
252:第二蝕刻罩幕
254:第三蝕刻罩幕
256:第六蝕刻罩幕
258:第七蝕刻罩幕
260:第三凹陷部
270:第二絕緣層
280:第四凹陷部
290:第三絕緣層/隔離圖案
300:虛設閘極絕緣圖案
310:虛設閘極電極
320:虛設閘極罩幕
330:閘極間隔壁
340:鰭片間隔壁
350:第五凹陷部
362:第一源極/汲極層
364:第二源極/汲極層
366:第三源極/汲極層
368:第四源極/汲極層
370:第四絕緣層
375:氣隙
380:介面圖案
390:閘極絕緣圖案
400:功函數控制圖案
410:閘極電極
420:閘極結構
430:頂蓋層
440:絕緣隔層
450:金屬矽化物圖案
462:第一接觸插塞
464:第二接觸插塞
466:第四接觸插塞
500:第六凹陷部
510:第五絕緣層
520:第七凹陷部
532:第十四圖案
534:第十六圖案
536:第十八圖案
538:第二十圖案
542:第十五圖案
544:第十七圖案
546:第十九圖案
548:第二十一圖案
552:第八蝕刻罩幕
554:第九蝕刻罩幕
556:第十蝕刻罩幕
558:第十一蝕刻罩幕
560:第八凹陷部
570:第六絕緣層
580:第九凹陷部
600:第十凹陷部
610:第十凹陷部
702:第十一凹陷部
704:第十二凹陷部
706:第十三凹陷部
712:第十四凹陷部
714:第十五凹陷部
722:第十六凹陷部
724:第十七凹陷部
800:第十八凹陷部
A-A'、B-B'、C-C'、D-D'、E-E'、F-F'、G-G'、H-H':線
D1:第一距離
D2:第二距離
D3:第三距離
D4:第四距離
D5:第五距離
L1:第一長度
L2:第二長度
T1:第一厚度
T2:第二厚度
T5:第五厚度
T6:第六厚度
T10:第十厚度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度
W7:第七寬度
W8:第八寬度
W9:第九寬度
W10:第十寬度
α、β、γ、δ:角度
圖1至圖35是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖36至圖38是說明根據示例性實施例的製造半導體裝置的方法的平面圖。
圖39是說明根據示例性實施例的製造半導體裝置的方法的電路圖。
圖40至圖41是說明根據比較例的製造半導體裝置的方法的平面圖及剖視圖。
圖42至圖48是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖49至圖51是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖52至圖58是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖59至圖63是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖64至圖67是說明根據示例性實施例的形成有源鰭片的方法的剖視圖。
圖68至圖73是說明根據示例性實施例的製造半導體裝置的方法的剖視圖。
圖74至圖75是說明根據示例性實施例的製造半導體裝置的方法的剖視圖。
圖76至圖83是說明根據示例性實施例的製造半導體裝置的方法的剖視圖。
將參照所附圖式詳細說明本發明概念的示例性實施例。
圖1至圖35是說明根據示例性實施例的製造半導體裝置的方法的各階段的平面圖及剖視圖。圖1、圖6、圖8、圖10、圖12、圖14、圖16、圖19、圖23、圖27及圖31是平面圖，且圖2至圖5、圖7、圖9、圖11、圖13、圖15、圖17至圖18、圖20至圖22、圖24至圖26、圖28至圖30及圖32至圖35是剖視圖。
圖2至圖5、圖7、圖9、圖11、圖13、圖15、圖17、圖20、圖28及圖32分別是沿對應的平面圖所示線A-A'截取的剖視圖，圖18是沿對應的平面圖所示線B-B'截取的剖視圖，圖21、圖24、圖29及圖33分別是沿對應的平面圖所示線C-C'截取的剖視圖，圖22、圖25、圖30及圖34分別是沿對應的平面圖所示線D-D'截取的剖視圖，且圖26及圖35分別是沿對應的平面圖所示線E-E'截取的剖視圖。
參照圖1及圖2，可在基底100上依序形成第一層110、第二層120、第三層130、犧牲圖案140及第一間隔壁150。
基底100可包含以下材料：半導體材料，例如矽、鍺、矽鍺等；或III-V族半導體化合物，例如GaP、GaAs、GaSb等。在一些實施例中，基底100可為絕緣體上矽(silicon-on-insulator，SOI)基底或絕緣體上鍺(germanium-on-insulator，GOI)基底。
第一層110可包含例如氧化矽等氧化物，第二層120可 包含例如電漿增強氮氧化矽(plasma enhanced silicon oxynitride，PE-SiON)等氮化物，第三層130可包含例如多晶矽，犧牲圖案140可包含例如旋塗式硬罩幕(spin-on-hardmask，SOH)、非晶碳層(amorphous carbon layer，ACL)等，且第一間隔壁150可包含例如原子層沉積氧化物(atomic layer deposition oxide，ALD-oxide)。然而，本發明概念可並非僅限於此。上述層可包含相對於彼此具有合適的蝕刻選擇性的其他材料，且在上述層之間可進一步形成有其他層。
在示例性實施例中，犧牲圖案140可在第一方向上延伸，所述第一方向實質上平行於基底100的上表面，且多個犧牲圖案140可在第二方向上形成為彼此間隔開給定的距離，所述第二方向可實質上平行於基底100的上表面且與第一方向交叉。在示例性實施例中，第一方向與第二方向彼此成直角地交叉，也就是說，第一方向與第二方向可實質上彼此垂直。可通過以下步驟來形成犧牲圖案140：在第三層130上形成犧牲層；在犧牲層上形成光阻圖案；以及使用光阻圖案作為蝕刻罩幕來蝕刻犧牲層。可通過對光阻層執行曝光製程及顯影製程來形成光阻圖案，且可使用例如氟化氬(argon fluoride，ArF)作為光源來執行曝光製程。
在示例性實施例中，可藉由以下步驟來形成第一間隔壁150：藉由原子層沉積(atomic layer deposition，ALD)製程在第三層130上共形地形成第一間隔壁層來覆蓋犧牲圖案140；以及對第一間隔壁層進行非等向性蝕刻。因此，可將第一間隔壁150形 成在犧牲圖案140中的每一個的相對側壁中的每一個上，且第一間隔壁150可在第一方向上延伸。
在示例性實施例中，可對犧牲圖案140中的每一個在第二方向上的寬度及第一間隔壁層在第三方向(其可實質上垂直於基底100的上表面)上的厚度進行調整，以使得在第二方向上位於犧牲圖案140中的鄰近的犧牲圖案140之間的第一間隔壁150中的相對的第一間隔壁之間的距離可實質上等於犧牲圖案140中的每一個在第二方向上的寬度。舉例來說，第一間隔壁層的厚度可實質上相同於犧牲圖案140中的鄰近的犧牲圖案140之間的間距減去犧牲圖案140中的每一個的寬度所得到的值的一半，第一間隔壁層的厚度可實質上等於第一間隔壁150在第二方向上的寬度。在示例性實施例中，犧牲圖案140中的每一個的寬度可為第一間隔壁150的寬度的五倍；然而，本發明概念可並非僅限於此。
參照圖3，在移除犧牲圖案140之後，可使用第一間隔壁150作為蝕刻罩幕來對第三層130進行蝕刻以形成第三圖案135。
可藉由濕蝕刻製程或乾蝕刻製程來移除犧牲圖案140，且在蝕刻製程期間可局部地或完全地移除第一間隔壁150。在示例性實施例中，第三圖案135可以與第一間隔壁150的寬度實質上相等的寬度在第一方向上延伸，且可以給定的距離(例如，第三圖案135的寬度的五倍)在第二方向上形成多個第三圖案135。
參照圖4，可在第二層120上共形地形成第四層160以覆蓋第三圖案135，可在第四層160上形成第五層以充分填充位於第 四層160上的第一凹陷部，且可將第五層平坦化直到可暴露出第四層160的頂表面為止。因此，在第三圖案135中的鄰近的第三圖案135之間可形成第五圖案175。
第四層160可包含例如氧化物，且第五層可包括與第三圖案135的材料實質上相同的材料(例如，旋塗式硬罩幕、非晶碳層等)。
在示例性實施例中，第四層160可具有實質上等於第三圖案135中的每一個的寬度的兩倍的厚度，且因此第五圖案175在第二方向上的寬度可實質上等於第三圖案135中的每一個的寬度。
參照圖5，可使用第五圖案175作為蝕刻罩幕來對第四層160進行蝕刻以在第五圖案175之下形成第四圖案165。
因此，可形成包括依序堆疊的第四圖案165及第五圖案175的圖案結構185。
在示例性實施例中，第三圖案135及圖案結構185中的每一個可在第一方向上延伸，且第三圖案135及圖案結構185可在第二方向上交替地且重複地形成為彼此間隔開給定的距離。在示例性實施例中，第三圖案135與圖案結構185之間的距離可實質上等於第三圖案135的寬度的兩倍；然而，本發明概念可並非僅限於此。
參照圖6及圖7，可使用第三圖案135及圖案結構185作為蝕刻罩幕來對第二層120及第一層110進行蝕刻，且因此可 形成包括依序堆疊的第一圖案115與第二圖案125的第一蝕刻罩幕195。
可使用第一蝕刻罩幕195來對基底100的上部部分進行蝕刻以形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216。在下文中，可將未形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216的基底100的下部部分簡稱為基底100，這樣便可與第一有源鰭片212、第二有源鰭片214及第三有源鰭片216區分開。
在示例性實施例中，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個可在第一方向上延伸且在第二方向上具有給定的寬度，且可將第一有源鰭片212、第二有源鰭片214及第三有源鰭片216在第二方向上設置成彼此間隔開給定的距離(例如，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的兩倍)。
在示例性實施例中，可例如以以下順序來在第二方向上設置第一有源鰭片212、第二有源鰭片214及第三有源鰭片216：第二有源鰭片214、第一有源鰭片212、第三有源鰭片216、第三有源鰭片216、第一有源鰭片212、第二有源鰭片214。然而，本發明概念可並非僅限於此。舉例來說，可將一或多個第二有源鰭片214在第二方向上設置成彼此相鄰，及/或可將一或多個第三有源鰭片216在第二方向上設置成彼此相鄰，然而，可並非將多個第一有源鰭片212在第二方向上連續地設置成彼此相鄰。也就是 說，可將多個第一有源鰭片212設置在第二方向上，然而，可在第二方向上在一個第一有源鰭片212的相對兩側中的每一側處設置並非另一個第一有源鰭片212而是第二有源鰭片214或第三有源鰭片216。因此，可在第二方向上在第一有源鰭片212中的相鄰的第一有源鰭片212之間插置有第二有源鰭片214或第三有源鰭片216。
由於蝕刻製程的特性，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個可能不具有完全垂直的側壁(即，相對於基底100的上表面具有90度角度的側壁)。也就是說，位於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216之間的第二凹陷部200可具有從第二凹陷部的頂部朝第二凹陷部的底部逐漸減小的寬度。
參照圖8及圖9，可在基底100上形成第一絕緣層220以覆蓋第一有源鰭片212、第二有源鰭片214及第三有源鰭片216各自的側壁以及第一蝕刻罩幕195的側壁，且可通過使用第二蝕刻罩幕252進行的蝕刻製程來對第一有源鰭片212、第二有源鰭片214及第三有源鰭片216進行蝕刻以形成第三凹陷部260。
第一絕緣層220可包含例如氧化矽等氧化物。
在示例性實施例中，第二蝕刻罩幕252可包括依序堆疊的第六圖案232及第七圖案242。第六圖案232可包含例如非晶碳層、旋塗式硬罩幕等，且第七圖案242可包含例如電漿增強氮氧化矽等氮化物。
在示例性實施例中，第二蝕刻罩幕252可覆蓋第一有源鰭片212及第三有源鰭片216以及第二有源鰭片214的一部分，且進一步覆蓋與第二蝕刻罩幕252相鄰的第一絕緣層220的部分。因此，可移除第二有源鰭片214的一部分以及與第二有源鰭片214相鄰的第一絕緣層220的一部分。在示例性實施例中，第二有源鰭片214可包括第一部分及第二部分，所述第一部分與第二部分可設置在第一方向上且彼此接觸。第二蝕刻罩幕252可覆蓋第二有源鰭片214的第二部分，且因此可在蝕刻製程中移除僅第二有源鰭片214的第一部分。
在示例性實施例中，第二蝕刻罩幕252可不僅覆蓋第一有源鰭片212，而且也覆蓋第三有源鰭片216，且因此可在第二方向上具有可為大的第一寬度W1(例如，大於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的三倍)。因此，第二蝕刻罩幕252的高寬比(即，第一厚度T1相對於第一寬度W1的比率)可為小，且因此第二蝕刻罩幕252可不塌陷。
可不相對於基底的上表面為90度來執行蝕刻製程，而是可相對於基底100的上表面為α的角度執行所述蝕刻製程。然而，第二蝕刻罩幕252的第一寬度W1可不會太小，舉例來說，可大於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的三倍，且因此α可具有約85度到約90度的高的值。因此，在蝕刻製程中，可僅使與第一有源鰭片212相鄰的第 二有源鰭片214的非常小的下部側向部分留存，所述下部側向部分可具有例如小於第一有源鰭片212的高度的五分之一的高度。可將第二有源鰭片214的留存的下部側向部分連接到與第二有源鰭片214相鄰的第一有源鰭片212的下部側向部分，且在下文中，第二有源鰭片214的留存的下部側向部分可被稱為第一有源鰭片212的第一突出部。
甚至可對基底100的上部部分執行蝕刻製程，直到可充分地移除第二有源鰭片214為止，且因此第三凹陷部260的底部可低於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216的底部。
參照圖10及圖11，在移除第二蝕刻罩幕252之後，可在基底100上形成第二絕緣層270以填充第三凹陷部260，且可通過使用第三蝕刻罩幕254進行的蝕刻製程來對第一蝕刻罩幕195以及第一有源鰭片212、第二有源鰭片214及第三有源鰭片216進行蝕刻以形成第四凹陷部280。
第二絕緣層270可包含例如氧化矽等氧化物，且因此可在基底100上與留存的第一絕緣層220進行合併。
在示例性實施例中，第三蝕刻罩幕254可包括依序堆疊的第八圖案234及第九圖案244，第八圖案234及第九圖案244可分別包含與第六圖案232及第七圖案242的材料相同的材料。
在示例性實施例中，第三蝕刻罩幕254可覆蓋第一有源鰭片212、第二有源鰭片214的第二部分以及基底100的已被移除 第二有源鰭片214的第一部分的一部分，且進一步覆蓋第二絕緣層270的與第一有源鰭片212、第二有源鰭片214的第二部分以及基底100的已被移除第二有源鰭片214的第一部分的一部分相鄰的部分。因此，在所述蝕刻製程中，可移除第三有源鰭片216以及與第三有源鰭片216相鄰的第二絕緣層270的一部分。
在示例性實施例中，第三蝕刻罩幕254可不僅覆蓋第一有源鰭片212，而且也覆蓋第二有源鰭片214的第二部分以及基底100的已被移除第二有源鰭片214的第一部分的所述一部分，且因此可具有可為大的第二寬度W2(例如，大於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的三倍)。因此，第三蝕刻罩幕254的高寬比(即，第二厚度T2相對於第二寬度W2的比率)可為小，且因此第三蝕刻罩幕254可不塌陷。
可相對於基底100的上表面以α的角度(其可接近約90度)來執行所述蝕刻製程。因此，在所述蝕刻製程中，可僅使與第一有源鰭片212相鄰的第三有源鰭片216的非常小的下部側向部分留存，所述下部側向部分可具有例如小於第一有源鰭片212的高度的五分之一的高度。可將第三有源鰭片216的留存的下部側向部分連接到與第三有源鰭片216相鄰的第一有源鰭片212的下部側向部分，且在下文中，第三有源鰭片216的留存的下部側向部分可被稱為第一有源鰭片212的第二突出部。
甚至可對基底100的上部部分執行蝕刻製程，直到可充 分地移除第三有源鰭片216為止，且因此第四凹陷部280的底部可低於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216的底部。
使用第二蝕刻罩幕252及第三蝕刻罩幕254進行的蝕刻製程的順序可加以改變。
也就是說，參照圖12及圖13，可首先執行參照圖10及圖11說明的蝕刻製程。
參照圖14及圖15，可稍後執行參照圖8及圖9說明的蝕刻製程。
參照圖16至圖18，在移除第三蝕刻罩幕254之後，可形成第三絕緣層290以填充第四凹陷部280，且可移除第三絕緣層290的上部部分直至暴露出第一有源鰭片212的上部部分及第二有源鰭片214的上部部分為止。
第三絕緣層290可包含例如氧化矽等氧化物，且因此可在基底100上與留存的第二絕緣層270進行合併。在下文中，也可將第三絕緣層290稱為隔離圖案290。
可利用第一下部有源圖案212b及第一上部有源圖案212a來界定第一有源鰭片212，第一下部有源圖案212b的側壁可被隔離圖案290覆蓋，第一上部有源圖案212a則不被隔離圖案290覆蓋而是從隔離圖案290突出。可利用第二下部有源圖案214b及第二上部有源圖案214a來界定第二有源鰭片214，第二下部有源圖案214b的側壁可被隔離圖案290覆蓋，第二上部有源圖案214a 則不被隔離圖案290覆蓋而是從隔離圖案290突出。可將第二上部有源圖案214a及第二下部有源圖案214b設置在僅第二有源鰭片214的第二部分處。
在示例性實施例中，第一有源鰭片212可在第一方向上延伸到第一長度L1，且第二有源鰭片214可在第二方向上與第一有源鰭片212間隔開且可在第一方向上延伸到比第一長度L1小的第二長度L2。
參照圖19至圖21，可在基底100上形成虛設閘極結構。
在實施例中，可通過以下步驟來形成虛設閘極結構：在第一有源鰭片212及第二有源鰭片214以及隔離圖案290上依序形成虛設閘極絕緣層、虛設閘極電極層及虛設閘極罩幕層；將虛設閘極罩幕層圖案化以形成虛設閘極罩幕320；以及使用虛設閘極罩幕320作為蝕刻罩幕來依序蝕刻虛設閘極電極層及虛設閘極絕緣層。
因此，虛設閘極結構可包括依序堆疊在基底100上的虛設閘極絕緣圖案300、虛設閘極電極310及虛設閘極罩幕320。
可通過化學氣相沉積(chemical vapor deposition，CVD)製程、原子層沉積(atomic layer deposition，ALD)製程等來形成虛設閘極絕緣層。作為另外一種選擇，可通過熱氧化製程來形成虛設閘極絕緣層，且在這種情形中，可僅在第一有源鰭片212及第二有源鰭片214上形成虛設閘極絕緣層。
在示例性實施例中，虛設閘極結構可在第二方向上延 伸，且可在第一方向上形成多個虛設閘極結構。虛設閘極結構可包括第一虛設閘極結構及第二虛設閘極結構，所述第一虛設閘極結構在第一有源鰭片212上以及與第一有源鰭片212相鄰的隔離圖案290的一部分上延伸，所述第二虛設閘極結構在第一有源鰭片212及第二有源鰭片214上以及與第一有源鰭片212及第二有源鰭片214相鄰的隔離圖案290的部分上延伸。
可在虛設閘極結構的側壁上形成閘極間隔壁330。
可通過以下步驟來形成閘極間隔壁330：在第一有源鰭片212及第二有源鰭片214上以及隔離圖案290上形成閘極間隔壁層以覆蓋虛設閘極結構；以及對閘極間隔壁層進行非等向性蝕刻。可在第一方向上在虛設閘極結構的相對的側壁中的每一個上形成閘極間隔壁330，且也可在第二方向上在第一上部有源圖案212a及第二上部有源圖案214a的相對的側壁中的每一個上形成鰭片間隔壁340。
參照圖23至圖26，可對與第一虛設閘極結構及第二虛設閘極結構相鄰的第一有源鰭片212的上部部分及第二有源鰭片214的上部部分進行蝕刻以形成第五凹陷部350，且可形成第一源極/汲極層362及第二源極/汲極層364來填充第五凹陷部350。
在實施例中，可使用第一虛設閘極結構及第二虛設閘極結構以及閘極間隔壁330作為蝕刻罩幕來執行乾蝕刻製程以移除第一有源鰭片212的上部部分及第二有源鰭片214的上部部分，以使得可形成第五凹陷部350。當形成第五凹陷部350時，可移除 與第一有源鰭片212及第二有源鰭片214相鄰的鰭片間隔壁340的大部分，然而，鰭片間隔壁340的下部部分可留存。
在圖24中，僅移除第一有源鰭片212中的第一有源圖案212a的上部部分以及第二有源鰭片214中的第二有源圖案214a的上部部分，且因此，第五凹陷部350的底部高於第一下部有源圖案212b的上表面及第二下部有源圖案214b的上表面，然而，本發明概念可並非僅限於此。
在示例性實施例中，可通過使用由第五凹陷部350暴露出的第一有源鰭片212的上表面及第二有源鰭片214的上表面作為晶種進行選擇性外延生長(selective epitaxial growth，SEG)製程來形成第一源極/汲極層362及第二源極/汲極層364。
在示例性實施例中，在執行選擇性外延生長製程時，可形成單晶矽鍺層來用作第一源極/汲極層362及第二源極/汲極層364中的每一個。在實施例中，也可使用p型雜質來源氣體形成摻雜有p型雜質的單晶矽鍺層來用作第一源極/汲極層362及第二源極/汲極層364中的每一個。第一源極/汲極層362及第二源極/汲極層364中的每一個可用作正溝道金屬氧化物半導體(positive-channel metal oxide semiconductor，PMOS)電晶體的源極/汲極區。
第一源極/汲極層362及第二源極/汲極層364中的每一個可在垂直方向上及在水準方向上生長以填充第五凹陷部350，且可與閘極間隔壁330的側壁接觸。
在示例性實施例中，生長在各自的第一有源鰭片212上及第二有源鰭片214上的源極/汲極層可彼此合併，所述合併的源極/汲極層可被稱為第二源極/汲極層364，在下文中，可將僅生長在第一有源鰭片212上的源極/汲極層稱為第一源極/汲極層362。
在實施例中，已經示出了用作PMOS電晶體的源極/汲極區的第一源極/汲極層362及第二源極/汲極層364，然而，本發明概念可並非僅限於此，且第一源極/汲極層362及第二源極/汲極層364中的每一個還可用作負溝道金屬氧化物半導體(negative-channel metal oxide semiconductor，NMOS)電晶體的源極/汲極區。
在實施例中，可形成單晶碳化矽層或單晶矽層來作為第一源極/汲極層362及第二源極/汲極層364中的每一個。在選擇性外延生長製程中，也可使用n型雜質來源氣體來形成摻雜有n型雜質的單晶碳化矽層或摻雜有n型雜質的單晶矽層。
參照圖27至圖30，可在基底100上形成第四絕緣層370以覆蓋虛設閘極結構、閘極間隔壁330、鰭片間隔壁340以及第一源極/汲極層362及第二源極/汲極層364，且可將第四絕緣層370平坦化直到可暴露出虛設閘極結構的虛設閘極電極310為止。
在平坦化製程中，也可移除虛設閘極罩幕320，且可移除閘極間隔壁330的上表面。可不利用第四絕緣層370填充第二源極/汲極層364與隔離圖案290之間的空間，且因此可形成氣隙(375，參照圖35)。
可移除暴露出的虛設閘極電極310以及位於虛設閘極電極310之下的虛設閘極絕緣圖案300以形成第一開口，所述第一開口暴露出閘極間隔壁330的內側壁及第一有源鰭片212的上表面及第二有源鰭片214的上表面，且可形成閘極結構420來填充第一開口。
可例如通過以下製程來形成閘極結構420。
在對由第一開口暴露出的第一有源鰭片212的暴露的上表面及第二有源鰭片214的暴露的上表面執行熱氧化製程之後，可在介面圖案380、隔離圖案290、閘極間隔壁330及第四絕緣層370上依序形成閘極絕緣層及功函數控制層，且可在功函數控制層上形成閘極電極層以充分填充第一開口的其餘部分。
可通過化學氣相沉積製程或原子層沉積製程來形成介面圖案380。在實施例中，可在位於隔離圖案290的上表面上的第一有源鰭片212的上表面及第二有源鰭片214的上表面上以及在閘極間隔壁330的內側壁上形成介面圖案380。
可將閘極電極層、功函數控制層及閘極絕緣層平坦化直到可暴露出第四絕緣層370的上表面以形成閘極絕緣圖案390及功函數控制圖案400以及閘極電極410，閘極絕緣圖案390及功函數控制圖案400依序堆疊在介面圖案380的上表面上及隔離圖案290的上表面上以及閘極間隔壁330的內側壁上，閘極電極410填充功函數控制圖案400上的第一開口的其餘部分。
依序堆疊的介面圖案380、閘極絕緣圖案390、功函數控 制圖案400及閘極電極410可形成閘極結構420，且閘極結構420與第一源極/汲極層362以及第二源極/汲極層364中的每一個一起可根據第一源極/汲極層362及第二源極/汲極層364的導電類型來形成PMOS電晶體或NMOS電晶體。
在下文中，在第一有源鰭片212上在第二方向上延伸的閘極結構420中的一個或多個可被稱為第一閘極結構，且在第一有源鰭片212及第二有源鰭片214上在第二方向上延伸的閘極結構420中的一個或多個可被稱為第二閘極結構。
參照圖31至圖35，可在第四絕緣層370、閘極結構420及閘極間隔壁330上依序形成頂蓋層430及絕緣隔層440，且可穿過第四絕緣層370、頂蓋層430及絕緣隔層440形成第一接觸插塞462及第二接觸插塞464以分別接觸第一源極/汲極層362的上表面及第二源極/汲極層364的上表面。
可例如通過以下製程來形成第一接觸插塞462及第二接觸插塞464。
可穿過第四絕緣層370、頂蓋層430及絕緣隔層440形成第二開口及第三開口以分別暴露出第一源極/汲極層362的上表面及第二源極/汲極層364的上表面，可在第一源極/汲極層362及第二源極/汲極成364各自的暴露出的上表面、第二開口及第三開口的側壁以及絕緣隔層440的上表面上形成第一金屬層，且可對所述第一金屬層執行熱處理製程以在第一源極/汲極層362及第二源極/汲極層364中的每一個上形成金屬矽化物圖案450。
可在金屬矽化物圖案450的上表面、第二開口的側壁及第三開口的側壁、以及絕緣隔層440的上表面上形成第一障壁層，可在第一障壁層上形成第二金屬層以填充第二開口及第三開口，且可將第二金屬層及第一障壁層平坦化直到可暴露出絕緣隔層440的上表面。
因此，可在金屬矽化物圖案450上形成第一接觸插塞462及第二接觸插塞464以分別填充第二開口及第三開口。第一接觸插塞462及第二接觸插塞464中的每一個可包括第二金屬圖案及覆蓋第二金屬圖案的下表面及側壁的第一障壁圖案。
第一接觸插塞462中的每一個可在第二方向上延伸到給定的長度，且可在第一方向上形成多個第一接觸插塞462。第二接觸插塞464中的每一個可在第二方向上延伸到給定的長度，且可在第一方向上形成多個第二接觸插塞464。
可進一步形成與閘極結構420的上表面接觸的第三接觸插塞以及電連接到第一接觸插塞462及第二接觸插塞464以及第三接觸插塞的配線來完成半導體裝置的製造。
在製造半導體裝置的方法中，在通過四重圖案化技術(quadruple patterning technology，QPT)方法形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216之後，可分別使用第二蝕刻罩幕252及第三蝕刻罩幕254來執行蝕刻製程以移除第二有源鰭片214的一部分以及第三有源鰭片216的一部分。第二蝕刻罩幕252及第三蝕刻罩幕254中的每一個可不具有大的高寬 比，且因此在蝕刻製程期間可能會塌陷。第二蝕刻罩幕252及第三蝕刻罩幕254中的每一個可不具有小的寬度，且因此可使用第二蝕刻罩幕252及第三蝕刻罩幕254來蝕刻各個下伏層以包括相對於基底100的上表面具有接近直角角度的側壁。因此，可容易地移除與第一有源鰭片212相鄰的第二有源鰭片214及第三有源鰭片216，且第一有源鰭片212的第一突出部及第二突出部可具有實質上小的大小。
在半導體裝置中，第一有源鰭片212可在第一方向上延伸到第一長度L1，而第二有源鰭片214可在第一方向上延伸到比第一長度L1小的第二長度L2。第一有源鰭片212可包括與第二有源鰭片214相對的第一側壁以及與第一側壁相對的第二側壁。連接到第一有源鰭片212的第一側壁的下部部分的第一突出部可在第一方向上僅在第一有源鰭片212的不在第二方向上與第二有源鰭片214相鄰的區域處延伸，而連接到第一有源鰭片212的第二側壁的下部部分的第二突出部可在第一方向上延伸到第一長度L1。第二有源鰭片214可包括與第一有源鰭片212相對的第三側壁以及與第三側壁相對的第四側壁。第二有源鰭片214可包括連接到第四側壁的下部部分的第三突出部。
各第一有源鰭片212之間的距離可大於第一有源鰭片212與第二有源鰭片214之間的距離。在基底100上局部地覆蓋第一有源鰭片212的側壁及第二有源鰭片214的側壁的隔離圖案290的下表面可在所述下表面的位於各第一有源鰭片212之間的部分 處比在所述下表面的位於第一有源鰭片212與第二有源鰭片214之間的部分處低。
半導體裝置可包括位於第一有源鰭片212上的第一閘極結構以及位於與第一閘極結構相鄰的第一有源鰭片212的一部分上的第一源極/汲極層362，且可在一個有源鰭片上形成包括第一閘極結構以及第一源極/汲極層362的電晶體。所述半導體裝置可進一步包括位於第一有源鰭片212及第二有源鰭片214上的第二閘極結構以及位於與第二閘極結構相鄰的第一有源鰭片212的一部分以及與第二閘極結構相鄰的第二有源鰭片214的一部分上的第二源極/汲極層364，且可在多個有源鰭片上形成包括第二閘極結構以及第二源極/汲極層364的電晶體。
在實施例中，所述半導體裝置可包括位於所述一個有源鰭片上的電晶體以及位於所述多個有源鰭片上的電晶體。因此，半導體裝置的集成度可得到提高，且半導體裝置的總面積可減小。
可如下所述對參照圖1至圖35所說明的製造半導體裝置的方法的概念加以擴展。
圖36至圖38是說明根據示例性實施例的製造半導體裝置的方法的平面圖。
參照圖36，可將第五有源鰭片14、第四有源鰭片12及第六有源鰭片16在第二方向上以此順序形成為彼此間隔開，第五有源鰭片14、第四有源鰭片12及第六有源鰭片16中的每一個可在基底100上在第一方向上延伸。
參照圖37，可使用第四蝕刻罩幕22執行蝕刻製程以對第五有源鰭片14、第四有源鰭片12及第六有源鰭片16進行蝕刻。
具體來說，第四蝕刻罩幕22可覆蓋第四有源鰭片12及第六有源鰭片16，且因此可在蝕刻製程中移除第五有源鰭片14。第四蝕刻罩幕22可覆蓋第四有源鰭片12及第六有源鰭片16，且因此可具有可不太小的第三寬度W3(例如，大於第四有源鰭片12、第五有源鰭片14及第六有源鰭片16中的每一個的寬度的三倍)。因此，第四蝕刻罩幕22可具有可為小的高寬比，且因此可不會在蝕刻製程中發生塌陷。可以相對於基底100的上表面為約85度至約90度的角度執行蝕刻製程，且因此可僅使與第四有源鰭片12相鄰的第五有源鰭片14的下部側向部分的很小一部分留存來作為第四有源鰭片12的突出部分，所述下部側向部分的所述很小一部分可具有例如小於第四有源鰭片12的高度的五分之一的高度。
參照圖38，可使用第五蝕刻罩幕24執行蝕刻製程來對第五有源鰭片14、第四有源鰭片12及第六有源鰭片16進行蝕刻。
在實施例中，第五蝕刻罩幕24可覆蓋第四有源鰭片12、以及基底100的被移除第五有源鰭片14的一部分，且因此在所述蝕刻製程中可移除第六有源鰭片16。第五蝕刻罩幕24可覆蓋第四有源鰭片12以及基底100的被移除第五有源鰭片14的一部分，且因此可具有可不太小的第四寬度W4(例如，大於第四有源鰭片12、第五有源鰭片14及第六有源鰭片16中的每一個的寬度的三 倍)。因此，第五蝕刻罩幕24可具有可為小的高寬比，且因此可不會在蝕刻製程中發生塌陷。可以相對於基底100的上表面為約85度至約90度的角度執行蝕刻製程，且因此可僅使與第四有源鰭片12相鄰的第六有源鰭片16的下部側向部分的很小一部分留存來作為第四有源鰭片12的突出部分，所述下部側向部分的所述很小一部分可具有例如小於第四有源鰭片12的高度的五分之一的高度。
如上所說明，移除多個有源鰭片而只留下一個有源鰭片可藉由執行兩次蝕刻製程來容易地實現，所述兩次蝕刻製程中的每一次可使用覆蓋所述一個有源鰭片及與所述一個有源鰭片相鄰的另一個有源鰭片的蝕刻罩幕。然而，僅位於一個有源鰭片上的可藉由選擇性外延生長製程形成的源極/汲極層所可具有的特性分佈可大於位於多個有源鰭片上的可藉由選擇性外延生長製程共同形成的源極/汲極層的特性分佈，且因此包括分別僅位於所述一個有源鰭片上的源極/汲極層的電路系統的特性可劣化。
參照圖39說明防止或減小電路系統的劣化的方法。
圖39是說明根據示例性實施例的製造半導體裝置的方法的電路圖。
參照圖39，在設計半導體裝置的電路之後，可通過對電路進行時序分析來確定關鍵路徑。
在示例性實施例中，可通過電子設計自動化(electronic design automation，EDA)工具來執行時序分析。關鍵路徑可為在 電路的輸入與輸出之間具有最大延遲的路徑。也就是說，如果在特定元件的速度發生延遲時整個電路的速度受到影響，則可將包括所述特定元件的路徑確定為關鍵路徑。
在圖39中，由陰影線(hatching)示出關鍵路徑中所包括的元件。
可根據所設計的電路在基底上形成半導體裝置。具體來說，包含在關鍵路徑中的第一電晶體中的每一個可形成在多個有源鰭片上，而不包含在關鍵路徑中的第二電晶體中的至少一個可形成在僅一個有源鰭片上。
也就是說，第一電晶體中的每一個的源極/汲極層可共同形成在所述多個有源鰭片上，而第二電晶體中的所述至少一個的源極/汲極層可形成在僅所述一個有源鰭片上。
因此，在半導體裝置中，可在一個有源鰭片上形成可不影響電路操作的元件中的每一元件。因此，可防止或減少電路的劣化，且半導體裝置可具有高的集成度及小的面積。
圖40至圖41是分別說明根據比較例的製造半導體裝置的方法的平面圖及剖視圖。
參照圖40及圖41，可使用第六蝕刻罩幕256來執行蝕刻製程以對第一蝕刻罩幕195以及第一有源鰭片212、第二有源鰭片214及第三有源鰭片216進行蝕刻以使得可形成第六凹陷部500。
第六蝕刻罩幕256可包括依序堆疊的第十圖案236及第十一圖案246。第十圖案236及第十一圖案246可分別包含與第六 圖案232及第七圖案242的材料實質上相同的材料。
第六蝕刻罩幕256可覆蓋第一有源鰭片212以及第二有源鰭片214的一部分，且進一步覆蓋與第一有源鰭片212以及第二有源鰭片214的一部分相鄰的第一絕緣層的部分。因此，在蝕刻製程中可移除第二有源鰭片214的一部分、第三有源鰭片216以及與第二有源鰭片214的一部分及第三有源鰭片216相鄰的第一絕緣層220的部分。
第六蝕刻罩幕256可在基底100的至少一個區域中僅覆蓋第一有源鰭片，且因此在第二方向上可具有可為小的第五寬度W5。因此，第六蝕刻罩幕256的高寬比(即，第五厚度T5相對於第五寬度W5的比率)可為大的，且因此在蝕刻製程中可發生塌陷。
即使第六蝕刻罩幕256在蝕刻製程中可不塌陷，也無法以相對於基底100的上表面接近90度的角度β來執行蝕刻製程。第六蝕刻罩幕256可具有小的第五寬度W5，且因此β可小於約85度。
因此，在蝕刻製程中，具有相當高的頂表面的突出部可留存在第二有源鰭片214的下側部分處或與第一有源鰭片212相鄰的第三有源鰭片216處，且突出部的頂表面可具有大於第一有源鰭片212的頂表面的高度的一半的高度。在這種情形中，突出部可不被隔離圖案290覆蓋，且因此在後續的源極/汲極層形成過程期間甚至可在突出部上形成源極/汲極層，從而會引起例如電短 路等問題。
圖42至圖48是說明根據示例性實施例的製造半導體裝置的方法的各階段的平面圖及剖視圖。
具體來說，圖42及圖46是平面圖，且圖43至圖45以及圖47至圖48是剖視圖。圖43、圖45及圖47是分別沿對應的平面圖所示的線F-F'截取的剖視圖，且圖44及圖48是分別沿對應的平面圖所示的線G-G'截取的剖視圖。
參照圖42至圖44，在執行與參照圖1至圖11所說明的製程實質上相同或相似的製程之後，可移除第三蝕刻罩幕254，且可在基底100上形成第五絕緣層510以填充第四凹陷部280。
可使用第七蝕刻罩幕258來執行蝕刻製程以對第一蝕刻罩幕195以及第二有源鰭片214的一部分進行蝕刻以使得可形成第七凹陷部520。
在示例性實施例中，第七蝕刻罩幕258可包括依序堆疊的第十二圖案238及第十三圖案248。第十二圖案238及第十三圖案248可分別包含與第六圖案232及第七圖案242的材料實質上相同的材料。
在示例性實施例中，第七蝕刻罩幕258可在第一方向上暴露出第二有源鰭片214的第二部分的端部(即，第二有源鰭片214的第二部分的與第二有源鰭片214的已移除的第一部分相鄰的端部)，因此在蝕刻製程中可移除第二有源鰭片214的第二部分的暴露的端部。
在示例性實施例中，可通過蝕刻製程來局部地移除第二有源鰭片214的第二部分的端部，且可使第二有源鰭片214的第二部分的端部局部地留存。也就是說，第二有源鰭片214在第一方向上的端部可具有階梯形狀。
然而，本發明概念可並非僅限於此。舉例來說，參照圖45，可藉由蝕刻製程完全移除第二有源鰭片214的第二部分的端部。
藉由額外的蝕刻製程，可移除可能未藉由前面的蝕刻製程充分移除的第二有源鰭片214的端部。
參照圖46至圖48，可執行與參照圖16至圖35所說明的製程實質上相同或相似的製程來完成半導體裝置的製造。
然而，第二源極/汲極層364可不形成於在前面的蝕刻製程中至少局部地移除的第二有源鰭片214的第二部分的端部上。
在半導體裝置中，可充分移除第二有源鰭片214在第一方向上的留存的端部，且因此半導體裝置可具有改善的特性。
圖49至圖51是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
具體來說，圖49是平面圖，圖50是沿圖49所示線F-F'截取的剖視圖，且圖51是沿圖49所示線G-G'截取的剖視圖。
參照圖49至圖51，在執行與參照圖1至圖11所說明的製程實質上相同或相似的製程之後，第三蝕刻罩幕254可被移除，且可在基底100上形成第五絕緣層510以填充第四凹陷部280。
可使用第八蝕刻罩幕552來執行蝕刻製程以對第一蝕刻罩幕195以及第一有源鰭片212的一部分及第二有源鰭片214的一部分進行蝕刻以使得可形成第八凹陷部560。
在示例性實施例中，第八蝕刻罩幕552可包括依序堆疊的第十四圖案532及第十五圖案542。第十四圖案532及第十五圖案542可分別包含與第六圖案232及第七圖案242的材料實質上相同的材料。
在示例性實施例中，第八蝕刻罩幕552可在第一方向上暴露出第一有源鰭片212的中心部分以及第二有源鰭片214的第二部分的與第一有源鰭片212的中心部分相鄰的端部，可通過蝕刻製程移除所述中心部分及所述端部。
通過額外的蝕刻製程，可移除未通過前面的蝕刻製程充分移除的第二有源鰭片214的端部，如參照圖42至圖48所說明的方法一樣。然而，在參照圖42至圖48所說明的方法中，可執行額外的蝕刻製程來僅移除第二有源鰭片214的端部，而在參照圖49至圖51闡述的方法中，當根據第一有源鰭片212及第二有源鰭片214的原始佈局來對第一有源鰭片212及第二有源鰭片214進行局部切割時，可在切割製程中對第一有源鰭片212的切割部分及第二有源鰭片214的切割部分的位置進行控制，以使得在切割製程中也可移除第二有源鰭片214的端部。
在半導體裝置中，可充分移除第二有源鰭片214在第一方向上的端部，且因此半導體裝置可具有改善的特性。
圖52至圖58是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖52及圖54是平面圖，且圖53以及圖55至圖58是剖視圖。
圖55是沿對應的平面圖所示的線A-A'截取的剖視圖，圖56是沿對應的平面圖所示的線D-D'截取的剖視圖，圖57是沿對應的平面圖所示的線E-E'截取的剖視圖，且圖53及圖58分別是沿對應的平面圖所示的線H-H'截取的剖視圖。
參照圖52至圖53，在執行與參照圖1至圖7所說明的製程實質上相同或相似的製程之後，可移除第二蝕刻罩幕252，且可在基底100上形成第六絕緣層570以填充第三凹陷部260。
可使用第九蝕刻罩幕554來執行蝕刻製程以對第一蝕刻罩幕195以及第二有源鰭片214的一部分進行蝕刻，以使得可形成第九凹陷部580。
在示例性實施例中，第九蝕刻罩幕554可包括依序堆疊的第十六圖案534及第十七圖案544。第十六圖案534及第十七圖案544可分別包含與第六圖案232及第七圖案242的材料實質上相同的材料。
在示例性實施例中，第九蝕刻罩幕554可局部地暴露出與第二有源鰭片214的第二部分接觸的第二有源鰭片214第一部分，所述第一部分可在蝕刻製程中移除。
參照圖54至圖58，可執行與參照圖16至圖35所說明的 製程實質上相同或相似的製程來完成半導體裝置的製造。
在實施例中，可在第一有源鰭片212的在第二方向上與第二有源鰭片214的第一部分相鄰的一部分上形成第三源極/汲極層366，且可在第二有源鰭片214的第一部分上形成第四源極/汲極層368以與第三源極/汲極層366合併。
可在第三源極/汲極層366上形成第四接觸插塞466，然而，在第四源極/汲極層368上也可不形成接觸插塞。
在半導體裝置中，即使第二有源鰭片214的第一部分可不用作有源元件，在本實施例中，也可不完全移除第二有源鰭片214而是僅局部地移除第二有源鰭片214。然而，在第四源極/汲極層368上可不形成接觸插塞，且因此可不對第四源極/汲極層368施加電信號。
圖59至圖63是說明根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖59是平面圖，且圖60至圖63分別是沿圖59所示的線A-A'截取的剖視圖。
參照圖59及圖60，可執行與參照圖40至圖41所說明的製程實質上相同或相似的製程。
在實施例中，可使用第十蝕刻罩幕556取代第六蝕刻罩幕256來對第一蝕刻罩幕195以及第一有源鰭片212、第二有源鰭片214及第三有源鰭片216進行蝕刻，以使得可形成第十凹陷部600。
第十蝕刻罩幕556可包括依序堆疊的第十八圖案536及第十九圖案546。第十八圖案536及第十九圖案546可分別包含與第六圖案232及第七圖案242的材料實質上相同的材料。
第十蝕刻罩幕556可覆蓋第一有源鰭片212以及第二有源鰭片214的一部分，且進一步覆蓋與第一有源鰭片212以及第二有源鰭片214的一部分相鄰的第一絕緣層220的部分。因此，在蝕刻製程中可移除第二有源鰭片214的一部分、第三有源鰭片216、以及與第二有源鰭片214的一部分及第三有源鰭片216相鄰的第一絕緣層220的部分。
在示例性實施例中，第十蝕刻罩幕556可在第二方向上具有比第六蝕刻罩幕256的第五寬度W5大的第六寬度W6。即使第十蝕刻罩幕556如第六蝕刻罩幕256一樣在基底100的至少一個區域中僅覆蓋第一有源鰭片212，位於第一有源鰭片212與第二有源鰭片214之間的第十蝕刻罩幕556的第一邊緣也可不位於第一有源鰭片212與第二有源鰭片214之間的空間的中心處，而是位於更靠近第二有源鰭片214的位置處，且位於第一有源鰭片212與第三有源鰭片216之間的第十蝕刻罩幕556的第二邊緣也可不位於第一有源鰭片212與第三有源鰭片216之間的空間的中心處，而是位於更靠近第三有源鰭片216的位置處。
因此，第十蝕刻罩幕556的高寬比(即，第六厚度T6相對於第六寬度W6的比率)可為小，且因此第十蝕刻罩幕556可不塌陷。
可以角度γ執行使用第十蝕刻罩幕556進行的蝕刻製程，由於第十蝕刻罩幕556的第六寬度W6可不太小(例如，大於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的三倍)，因而角度γ可具有約85度到約90度的值。
在實施例中，第十蝕刻罩幕556的第一邊緣及第二邊緣可分別靠近第二有源鰭片214及第三有源鰭片216。各自具有相當高的頂表面的突出部可留存在第二有源鰭片的下部側向部分處或與第一有源鰭片212相鄰的第三有源鰭片216處。所述突出部中的每一個的頂表面可具有比第一有源鰭片212的頂表面的高度的約一半大的高度。
然而，參照圖61，在移除第十蝕刻罩幕556之後，可對由第十凹陷部600暴露出的突出部及基底100的上部部分執行氧化製程。
因此，可將突出部的表面及基底100的上部部分的表面轉變成氧化物層105(例如，氧化矽層)，且突出部中的每一個的頂表面可降低。
參照圖62，在移除第十蝕刻罩幕556之後，可根據實施例對由第十凹陷部600暴露出的突出部及基底100的上部部分執行非等向性蝕刻製程。
因此，可對突出部的表面及基底100的上部部分的表面進行蝕刻，且突出部中的每一個的頂表面可降低。
非等向性蝕刻製程可包括例如濕蝕刻製程。
參照圖63，可執行與參照圖16至圖18所說明的製程實質上相同或相似的製程。
可在基底100上使氧化物層105與隔離圖案290合併，且留存在第一有源鰭片212的下部側壁處的突出部可具有可不太高的頂表面。
圖64至圖67是說明根據示例性實施例的形成有源鰭片的方法的剖視圖。此方法可為參照圖1至圖7所說明的四重圖案化技術方法的修改形式。
參照圖64，可執行與參照圖1及圖2所說明的製程實質上相同或相似的製程。
在實施例中，犧牲圖案140中的每一個的寬度可例如為第一間隔壁150的寬度的三倍，且在犧牲圖案140中的鄰近的犧牲圖案140之間的相對的兩個第一間隔壁150之間的距離也可為第一間隔壁150的寬度的三倍。
參照圖65，可執行與參照圖3所說明的製程實質上相同或相似的製程。
因此，第三圖案135可在第一方向上延伸且具有與第一間隔壁150的寬度實質上相等的寬度，且可在第二方向上形成為彼此間隔開給定的距離(例如，第三圖案135的寬度的三倍)。
參照圖66，在移除第一間隔壁150之後，可在第三圖案135的相對的側壁中的每一個上形成第二間隔壁167。
在示例性實施例中，可通過以下步驟來形成第二間隔壁 167：通過原子層沉積製程在第二層120上共形地形成第二間隔壁層以覆蓋第三圖案135；以及對第二間隔壁層進行非等向性蝕刻。因此，可將第二間隔壁167形成在第三圖案135的相對的側壁中的每一個上，且第二間隔壁167可在第一方向上延伸。
在示例性實施例中，第二間隔壁167可具有與第三圖案135的寬度實質上相等的寬度，且在第三圖案135中的鄰近的第三圖案135之間彼此相對的第二間隔壁167可彼此間隔開第三圖案135的寬度。
參照圖67，在移除第三圖案135之後，可執行與參照圖5至圖7所說明的製程實質上相同或相似的製程。
在實施例中，可使用第二間隔壁167作為蝕刻罩幕來對第二層120及第一層110進行蝕刻以形成第一蝕刻罩幕195，且可使用第一蝕刻罩幕195對基底100的上部部分進行蝕刻以形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216。
在示例性實施例中，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個可在第一方向上延伸且在第二方向上具有給定的寬度，且可將多個第一有源鰭片212、第二有源鰭片214及第三有源鰭片216形成為彼此間隔開給定的距離(例如，間隔開第一有源鰭片212、第二有源鰭片214及第三有源鰭片216的寬度)。
在參照圖1至圖7所說明四重圖案化技術方法中，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216可彼此間隔 開第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的兩倍，而在參照圖64至圖67所說明的四重圖案化技術方法中，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216可彼此間隔開第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度。
即使根據參照圖1至圖7說明的四重圖案化技術方法，也可對犧牲圖案140的寬度、各犧牲圖案140之間的距離、以及第四層160的厚度進行調整以使得第一有源鰭片212、第二有源鰭片214及第三有源鰭片216可被形成為彼此間隔開第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度。
圖68至圖73是說明根據示例性實施例的製造半導體裝置的方法的各階段的剖視圖。此方法可包括與參照圖64至圖67所說明的製程實質上相同或相似的製程。
參照圖68，可執行與參照圖64所說明的製程實質上相同或相似的製程。
然而，犧牲圖案140中的每一個的寬度可小於第一間隔壁150的寬度的三倍，且因此在犧牲圖案140中的鄰近的犧牲圖案140之間的相對的兩個第一間隔壁150之間的距離可根據第一間隔壁150的位置而小於或大於第一間隔壁150的寬度的三倍。
參照圖69，可執行與參照圖64及圖65所說明的製程實質上相同或相似的製程。
因此，第三圖案135可在第一方向上延伸且具有與第一 間隔壁150的寬度實質上相等的第七寬度W7，且位於第三圖案135的相對的側壁中的每一個側壁上的第二間隔壁167可在第一方向上延伸且具有與第三圖案135的第七寬度W7實質上相等的寬度。然而，第三圖案135中的鄰近的第三圖案135之間的相對的第二間隔壁167可彼此間隔開比第七寬度W7小的第一距離D1或者間隔開比第七寬度W7大的第二距離D2。
參照圖70，可執行與參照圖67所說明的製程實質上相同或相似的製程，且因此，可形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216以及第十一凹陷部702、第十二凹陷部704及第十三凹陷部706。
在示例性實施例中，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個可在第一方向上延伸且在第二方向上具有給定的寬度(即，第七寬度W7)，然而，第一有源鰭片212、第二有源鰭片214及第三有源鰭片216可彼此間隔開變化的距離。第十一凹陷部702、第十二凹陷部704及第十三凹陷部706可具有彼此不同的寬度，即分別為第一距離D1、第七寬度W7及第二距離D2。因此，第一有源鰭片212與第二有源鰭片214可彼此間隔開第一距離D1，第一有源鰭片212與第三有源鰭片216可彼此間隔開第七寬度W7，且各第三有源鰭片216可彼此間隔開第二距離D2。
在示例性實施例中，第十一凹陷部702、第十二凹陷部704及第十三凹陷部706可具有與第十一凹陷部702、第十二凹陷 部704及第十三凹陷部706的寬度成比例的深度。因此，第十三凹陷部706、第十二凹陷部704及第十一凹陷部702可具有以此順序減小的深度。
參照圖71，可執行與參照圖8及圖9所說明的製程實質上相同或相似的製程來局部地蝕刻第二有源鰭片214。
參照圖72，可執行與參照圖10及圖11所說明的製程實質上相同或相似的製程來局部地蝕刻第三有源鰭片216。
然而，根據位於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216之間的第十一凹陷部702、第十二凹陷部704及第十三凹陷部706的深度，位於第一有源鰭片212的相應的第一側壁與第二側壁處的第一突出部的頂表面及第二突出部的頂表面可具有不同的高度。在示例性實施例中，位於與第二有源鰭片214相對的第一有源鰭片212的第一側壁的下部部分處的第一突出部的頂表面可高於位於第一有源鰭片212的第二側壁的下部部分處的第二突出部的頂表面。
參照圖73，可執行與參照圖16至圖17所說明的製程實質上相同或相似的製程。
隔離圖案290在所述隔離圖案290的位於第一有源鰭片212之間的部分處的下表面可低於隔離圖案290的在隔離圖案290的位於第一有源鰭片212與第二有源鰭片214之間的部分處的下表面。
圖74至圖75是說明根據示例性實施例的製造半導體裝 置的方法的剖視圖。此方法可包括與參照圖68至圖73所說明的製程實質上相同或相似的製程。
參照圖74，可執行與參照圖68至圖70所說明的製程實質上相同或相似的製程，且因此，可形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216以及第十四凹陷部712及第十五凹陷部714。
第十四凹陷部712及第十五凹陷部714可具有彼此不同的寬度，即分別為第三距離D3及第四距離D4。因此，第一有源鰭片212與第二有源鰭片214可彼此間隔開第四距離D4，第一有源鰭片212與第三有源鰭片216可彼此間隔開第三距離D3，且各第三有源鰭片216可彼此間隔開第四距離D4。
在示例性實施例中，第十五凹陷部714可具有比第十四凹陷部712的深度大的深度。
參照圖75，可執行與參照圖71至圖73所說明的製程實質上相同或相似的製程來對第二有源鰭片214的一部分及第三有源鰭片216的一部分進行蝕刻。
在示例性實施例中，位於第一有源鰭片212的相應的第一側壁及第二側壁處的第一突出部的頂表面及第二突出部的頂表面可具有彼此不同的高度。在示例性實施例中，位於與第二有源鰭片214相對的第一有源鰭片212的第一側壁的下部部分處的第一突出部的頂表面可低於位於第一有源鰭片212的第二側壁的下部部分處的第二突出部的頂表面。
在示例性實施例中，隔離圖案290在隔離圖案290的位於第一有源鰭片212之間的部分處的下表面可低於隔離圖案290在隔離圖案290的位於第一有源鰭片212與第二有源鰭片214之間的部分處的下表面。
圖76至圖83是說明根據示例性實施例的製造半導體裝置的方法的剖視圖。此方法可包括與參照圖1至圖35或圖40至圖41所說明的製程實質上相同或相似的製程。
參照圖76及圖77，可執行與參照圖1至圖2所說明的製程實質上相同或相似的製程。
然而，可不形成第三層130，且因此，可在基底100上依序形成第一層110、第二層120、犧牲圖案140及第一間隔壁150。
在示例性實施例中，可對犧牲圖案140中的每一個的寬度以及第一間隔壁層在第三方向上的厚度(即，第一間隔壁150在第二方向上的寬度)進行調整，以使得犧牲圖案140中的每一個在第二方向上的寬度可小於犧牲圖案140中的鄰近的犧牲圖案140之間的相對的第一間隔壁150之間的距離。舉例來說，犧牲圖案140中的每一個可具有與第一間隔壁150的第八寬度W8的兩倍實質上相等的第九寬度W9，且犧牲圖案140可彼此間隔開與第八寬度W8的五倍實質上相等的距離。因此，犧牲圖案140中的鄰近的犧牲圖案140之間的相對的第一間隔壁150可彼此間隔開與第八寬度W8的三倍實質上相等的第五距離D5。
在示例性實施例中，可通過以下步驟來形成犧牲圖案 140：在第二層120上形成犧牲層；在犧牲層上形成光阻圖案；以及使用光阻圖案作為蝕刻罩幕來蝕刻犧牲層。可通過對光阻層進行曝光製程及顯影製程來形成光阻圖案，且可使用極紫外線(extreme ultra violet，EUV)作為光源來執行曝光製程。
參照圖78，可執行與參照圖6至圖7所說明的製程實質上相同或相似的製程，且因此，可形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216以及第十六凹陷部722至第十七凹陷部724。
第十六凹陷部722及第十七凹陷部724可具有彼此不同的寬度(例如，第九寬度W9及第五距離D5)。因此，第一有源鰭片212與第二有源鰭片214可彼此間隔開第九寬度W9，第一有源鰭片212與第三有源鰭片216可彼此間隔開第五距離D5，且各第三有源鰭片216可彼此間隔開第九寬度W9。
在示例性實施例中，第十七凹陷部724可具有比第十六凹陷部722的深度大的深度。
參照圖79至圖80，可執行與參照圖40至圖41所說明的製程實質上相同或相似的製程。
然而，可使用第十一蝕刻罩幕558來執行蝕刻製程以對第一蝕刻罩幕195以及第一有源鰭片212、第二有源鰭片214及第三有源鰭片216進行蝕刻，以使得可形成第十八凹陷部800。
第十一蝕刻罩幕558可包括依序堆疊的第二十圖案538及第二十一圖案548。第二十圖案538及第二十一圖案548可分別 包含與第六圖案232及第七圖案242的材料實質上相同的材料。
第十一蝕刻罩幕558可覆蓋第一有源鰭片212以及第二有源鰭片214的一部分，且進一步覆蓋與第一有源鰭片212以及第二有源鰭片214的一部分相鄰的第一絕緣層220的部分。因此，在蝕刻製程中可移除第二有源鰭片214的一部分、第三有源鰭片216、以及與第二有源鰭片214的一部分及第三有源鰭片216相鄰的第一絕緣層220的部分。
在示例性實施例中，第十一蝕刻罩幕558可具有比第六蝕刻罩幕256的第五寬度W5大的第十寬度W10。即使第十一蝕刻罩幕558如第六蝕刻罩幕256一樣在基底100的至少一個區域中僅覆蓋第一有源鰭片212，第一有源鰭片212與第三有源鰭片216之間的距離(即，第五距離D5)也可大於第一有源鰭片212與第二有源鰭片214之間的距離(即，第九寬度W9)，且因此從位於第一有源鰭片212與第二有源鰭片214之間的第十一蝕刻罩幕558的第一邊緣到位於第一有源鰭片212與第三有源鰭片216之間的第十一蝕刻罩幕558的第二邊緣的第十寬度W10可不太小(例如，大於第一有源鰭片212、第二有源鰭片214及第三有源鰭片216中的每一個的寬度的三倍)。
因此，第十一蝕刻罩幕558的高寬比(即，第十厚度T10相對於第十寬度W10的比率)可為小，且因此第十一蝕刻罩幕558可不塌陷。
可使用角度δ執行使用第十一蝕刻罩幕558進行的蝕刻 製程，由於第十一蝕刻罩幕558的第十寬度W10可不太小，因而角度δ可具有約85度到約90度的值。
參照圖81至圖83，可執行與參照圖16至圖35所說明的製程實質上相同或相似的製程來完成半導體裝置的製造。
如上所說明，在製造半導體裝置的方法中，可通過雙重圖案化技術(double patterning technology，DPT)方法(其不同於參照圖1至圖75所說明的包括四重圖案化技術方法的方法)來形成第一有源鰭片212、第二有源鰭片214及第三有源鰭片216，且用於形成光阻圖案的曝光製程可使用極紫外線以使得犧牲圖案140可被形成為具有小的寬度。
因此，可容易地改變犧牲圖案140中的每一個的寬度及犧牲圖案140之間的距離，且從上面可形成電晶體的第一有源鰭片212到第三有源鰭片216的距離或者到與第一有源鰭片212相鄰的第二有源鰭片214的距離可增大以使得蝕刻罩幕的高寬比可為小的且可容易地執行蝕刻製程。
在半導體裝置中，從與第一有源鰭片212的第一側壁的下部部分連接的第一突出部的頂表面到第一有源鰭片212的第一側壁的對應的部分的距離可不同於從與第一有源鰭片212的第二側壁的下部部分連接的第二突出部的頂表面到第一有源鰭片212的第二側壁的對應的部分的距離。在示例性實施例中，從與和第二有源鰭片214相對的第一有源鰭片212的第一側壁的下部部分連接的第一突出部的頂表面到第一有源鰭片212的第一側壁的對 應的部分的距離可小於從與第一有源鰭片212的第二側壁的下部部分連接的第二突出部的頂表面到第一有源鰭片212的第二側壁的對應的部分的距離。
因此，第一突出部的頂表面與第二突出部的頂表面可具有彼此不同的高度。在示例性實施例中，第一突出部的頂表面可高於第二突出部的頂表面。
上述製造半導體裝置的方法及所述半導體裝置可應用於例如以下各種類型的記憶體裝置：邏輯裝置，例如中央處理器(central processing unit，CPU)、主處理器(main processing unit，MPU)或應用處理器(application processor，AP)；易失性記憶體裝置，例如動態隨機存取記憶體(dynamic random access memory，DRAM)裝置或靜態隨機存取記憶體(static random access memory，SRAM)裝置；或者非易失性記憶體裝置，例如快閃記憶體記憶體裝置，相變隨機存取記憶體(phase change random access memory，PRAM)裝置、磁性隨機存取記憶體(magnetic random access memory，MRAM)裝置、電阻式隨機存取記憶體(resistive random access memory，RRAM)裝置等等。
上述是對示例性實施例的說明，而不應被視為對示例性實施例的限制。儘管已闡述了幾個示例性實施例，但是所屬領域中的技術人員將容易理解，在不實質上背離本發明概念的新穎教示及優點的條件下，在示例性實施例中可進行許多修改。因此，所有這些修改均旨在包含於由權利要求所界定的本發明概念的範 圍內。在申請專利範圍中，手段加功能條款旨在涵蓋執行所述功能的本文所述結構，且不僅涵蓋結構等效形式且還涵蓋等效結構。因此，應理解，上述是對各種示例性實施例的說明，而不應被視為僅限於所公開的具體示例性實施例，且對所公開的示例性實施例的修改形式以及其他示例性實施例也旨在包含於所附權利要求的範圍內。
100:基底
115:第一圖案
125:第二圖案
195:第一蝕刻罩幕
212:第一有源鰭片
234:第八圖案
244:第九圖案
254:第三蝕刻罩幕
270:第二絕緣層
280:第四凹陷部
A-A':線
T2:第二厚度
W2:第二寬度
α:角度

Claims (19)

  1. 一種製造半導體裝置的方法，所述方法包括：在基底上形成第一有源鰭片至第三有源鰭片，所述第一有源鰭片至所述第三有源鰭片中的每一個在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述第二有源鰭片、所述第一有源鰭片、所述第三有源鰭片在第二方向上以此順序設置，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉，且所述第一有源鰭片至第三有源鰭片包括實質上相同的材料；使用第一蝕刻罩幕來移除所述第二有源鰭片，所述第一蝕刻罩幕覆蓋所述第一有源鰭片及所述第三有源鰭片；使用第二蝕刻罩幕來移除所述第三有源鰭片，所述第二蝕刻罩幕覆蓋所述第一有源鰭片及所述基底的被移除所述第二有源鰭片的一部分；在所述第一有源鰭片上形成第一閘極結構；以及在與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上形成第一源極/汲極層，其中所述第二有源鰭片包括設置在所述第一方向上的第一部分及第二部分，所述第一部分與所述第二部分彼此接觸，其中所述第一蝕刻罩幕覆蓋所述第二有源鰭片的所述第二部分，使得在使用所述第一蝕刻罩幕來移除所述第二有源鰭片期間所述第二有源鰭片的僅所述第一部分被移除，且 其中所述第二蝕刻罩幕覆蓋所述第二有源鰭片的所述第二部分，使得在使用所述第二蝕刻罩幕來移除所述第三有源鰭片期間所述第二有源鰭片的所述第二部分不被移除。
  2. 如申請專利範圍第1項所述製造半導體裝置的方法，其中所述第一有源鰭片至所述第三有源鰭片在所述第二方向上具有實質上相等的寬度，且其中所述第二有源鰭片、所述第一有源鰭片及所述第三有源鰭片在所述第二方向上彼此間隔開給定的距離。
  3. 如申請專利範圍第2項所述製造半導體裝置的方法，更包括在所述基底上形成在所述第二方向上彼此間隔開所述給定的距離的另一個第三有源鰭片、另一個第一有源鰭片及另一個第二有源鰭片，所述第三有源鰭片與所述另一個第三有源鰭片彼此間隔開所述給定的距離。
  4. 如申請專利範圍第2項所述製造半導體裝置的方法，更包括在所述基底上形成在所述第二方向上彼此間隔開所述給定的距離的另一個第二有源鰭片、另一個第一有源鰭片及另一個第三有源鰭片，所述第二有源鰭片與所述另一個第二有源鰭片彼此間隔開所述給定的距離。
  5. 如申請專利範圍第1項所述製造半導體裝置的方法，其中所述第二有源鰭片包括在所述第二方向上彼此相鄰的多個第二有源鰭片，或者所述第三有源鰭片包括在所述第二方向上彼此相鄰的多個第三有源鰭片。
  6. 如申請專利範圍第5項所述製造半導體裝置的方法，其中所述第一有源鰭片包括設置在所述第二方向上的多個第一有源鰭片，且其中所述第一有源鰭片中的每一個在所述第二方向上與所述第二有源鰭片或所述第三有源鰭片相鄰。
  7. 如申請專利範圍第1項所述製造半導體裝置的方法，更包括：在所述第一有源鰭片及所述第二有源鰭片的所述第二部分上形成在所述第二方向上延伸的第二閘極結構；以及在所述第一有源鰭片的一部分及與所述第二閘極結構相鄰的所述第二有源鰭片的所述第二部分二者上形成第二源極/汲極層。
  8. 如申請專利範圍第1項所述製造半導體裝置的方法，更包括移除與所述第二有源鰭片的所述第一部分相鄰的所述第二有源鰭片的所述第二部分的端部。
  9. 如申請專利範圍第8項所述製造半導體裝置的方法，其中移除所述第二有源鰭片的所述第二部分的所述端部是使用第三蝕刻罩幕來執行，所述第三蝕刻罩幕暴露出所述第二有源鰭片的所述第二部分的所述端部。
  10. 如申請專利範圍第9項所述製造半導體裝置的方法，其中移除所述第二有源鰭片的所述第二部分的所述端部包括移除所述第二有源鰭片的所述第二部分的所述端部以使得所述第二有源鰭片的所述第二部分的所述端部的上表面低於所述第二有源鰭片的所述第二部分的其他部分的上表面且高於所述基底的上表面。
  11. 如申請專利範圍第8項所述製造半導體裝置的方法，其中移除所述第二有源鰭片的所述第二部分的所述端部是在移除所述第二有源鰭片的所述第一部分之後執行。
  12. 如申請專利範圍第8項所述製造半導體裝置的方法，其中移除所述第二有源鰭片的所述第二部分的所述端部是在移除所述第二有源鰭片的所述第一部分之前執行。
  13. 如申請專利範圍第1項所述製造半導體裝置的方法，更包括：在移除所述第三有源鰭片之後，執行蝕刻製程以局部地移除所述第一有源鰭片及所述第二有源鰭片，其中與所述第二有源鰭片的所述第一部分相鄰的所述第二有源鰭片的所述第二部分的一部分藉由所述蝕刻製程被移除。
  14. 一種製造半導體裝置的方法，所述方法包括：在基底上形成有源鰭片，所述有源鰭片中的每一個在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，且所述有源鰭片設置在第二方向上，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉；使用覆蓋所述有源鰭片中的第一有源鰭片的蝕刻罩幕來蝕刻所述有源鰭片，在蝕刻所述有源鰭片之後，所述有源鰭片中的與所述第一有源鰭片相鄰的第二有源鰭片的下部部分的至少一部分得以留存；移除所述第二有源鰭片的所述下部部分的所述至少一部分的表面直到所述基底的所述上表面暴露出；在所述第一有源鰭片上形成閘極結構；以及 在與所述閘極結構相鄰的所述第一有源鰭片的一部分上形成源極/汲極層。
  15. 如申請專利範圍第14項所述製造半導體裝置的方法，更包括：在形成所述有源鰭片之後，在所述基底上形成絕緣層以覆蓋所述有源鰭片的側壁，且其中蝕刻所述有源鰭片包括局部地蝕刻所述絕緣層。
  16. 如申請專利範圍第15項所述製造半導體裝置的方法，其中所述有源鰭片中的每一個的上表面被罩幕覆蓋，且其中移除所述表面包括對不被所述罩幕覆蓋的所述第二有源鰭片的所述下部部分的所述至少一部分的所述表面執行氧化製程。
  17. 如申請專利範圍第15項所述製造半導體裝置的方法，其中所述有源鰭片中的每一個的上表面被罩幕覆蓋，且其中移除所述表面包括對不被所述罩幕覆蓋的所述第二有源鰭片的所述下部部分的所述至少一部分的所述表面執行非等向性製程。
  18. 一種製造半導體裝置的方法，所述方法包括：在基底上形成第一有源鰭片至第三有源鰭片，所述第一有源鰭片至所述第三有源鰭片中的每一個在第一方向上延伸，所述第一方向實質上平行於所述基底的上表面，所述第二有源鰭片、所述第一有源鰭片及所述第三有源鰭片在第二方向上以此順序設置，所述第二方向實質上平行於所述基底的所述上表面且與所述第一方向交叉，所述第一有源鰭片與所述第三有源鰭片之間的第一距離大於所述第一有源鰭片與所述第二有源鰭片之間的第二距離， 且所述第二有源鰭片包括設置在所述第一方向上且彼此接觸的第一部分與第二部分；使用覆蓋所述第一有源鰭片及所述第二有源鰭片的所述第二部分的蝕刻罩幕來移除所述第三有源鰭片及所述第二有源鰭片的所述第一部分，從位於所述第一有源鰭片與所述第三有源鰭片之間的所述蝕刻罩幕的第一邊緣到所述第一有源鰭片的第一側壁的距離大於從位於所述第一有源鰭片與所述第二有源鰭片之間的所述蝕刻罩幕的第二邊緣到所述第一有源鰭片的第二側壁的距離；在所述第一有源鰭片上形成第一閘極結構；以及在與所述第一閘極結構相鄰的所述第一有源鰭片的一部分上形成第一源極/汲極層。
  19. 如申請專利範圍第18項所述製造半導體裝置的方法，更包括在所述基底上形成在所述第二方向上彼此間隔開的另一個第三有源鰭片、另一個第一有源鰭片及另一個第二有源鰭片，所述第三有源鰭片與所述另一個第三有源鰭片彼此間隔開第三距離，所述第三距離實質上等於所述第二距離。
TW106122616A 2017-03-06 2017-07-06 半導體裝置及其製造方法 TWI801341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170028130A KR102367493B1 (ko) 2017-03-06 2017-03-06 반도체 장치 및 그 제조 방법
KR10-2017-0028130 2017-03-06

Publications (2)

Publication Number Publication Date
TW201835984A TW201835984A (zh) 2018-10-01
TWI801341B true TWI801341B (zh) 2023-05-11

Family

ID=63357429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122616A TWI801341B (zh) 2017-03-06 2017-07-06 半導體裝置及其製造方法

Country Status (4)

Country Link
US (5) US10109532B2 (zh)
KR (1) KR102367493B1 (zh)
CN (1) CN108538786B (zh)
TW (1) TWI801341B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
US10269803B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid scheme for improved performance for P-type and N-type FinFETs
US10497628B2 (en) 2017-11-22 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming epitaxial structures in fin-like field effect transistors
US10361125B2 (en) 2017-12-19 2019-07-23 International Business Machines Corporation Methods and structures for forming uniform fins when using hardmask patterns
KR102593758B1 (ko) * 2018-10-10 2023-10-25 삼성전자주식회사 반도체 장치
US11688780B2 (en) * 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
CN112864152B (zh) 2019-11-26 2022-06-24 长鑫存储技术有限公司 存储器、存储器的衬底结构及其制备方法
KR102859599B1 (ko) 2020-09-28 2025-09-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11908910B2 (en) * 2020-10-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having embedded conductive line and method of fabricating thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056045A1 (en) * 2014-08-22 2016-02-25 United Microelectronics Corp. Fin structure and method of forming the same
US20160093502A1 (en) * 2014-09-29 2016-03-31 International Business Machines Corporation Fin cut for tight fin pitch by two different sit hard mask materials on fin
US20160225635A1 (en) * 2015-02-03 2016-08-04 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605104B1 (ko) 2004-05-04 2006-07-26 삼성전자주식회사 핀-펫 소자 및 그 제조 방법
US9190261B2 (en) * 2011-08-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Layer alignment in FinFET fabrication
US8741776B2 (en) 2012-02-07 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process for fin-like field effect transistor (finFET) device
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US9515184B2 (en) * 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
KR102241166B1 (ko) * 2013-12-19 2021-04-16 인텔 코포레이션 자기 정렬 게이트 에지 및 로컬 상호접속 및 그 제조 방법
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104979362B (zh) 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9257505B2 (en) * 2014-05-09 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and formation methods of finFET device
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9269627B1 (en) 2014-09-30 2016-02-23 International Business Machines Corporation Fin cut on SIT level
KR102150942B1 (ko) 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
US9589849B2 (en) 2015-02-27 2017-03-07 Globalfoundries Inc. Methods of modulating strain in PFET and NFET FinFET semiconductor devices
KR20160112778A (ko) * 2015-03-20 2016-09-28 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체
US9425106B1 (en) 2015-03-31 2016-08-23 Globalfoundries Inc. Methods of performing fin cut etch processes for taper FinFET semiconductor devices and the resulting devices
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
TWI648857B (zh) * 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US9779960B2 (en) 2015-06-01 2017-10-03 Globalfoundries Inc. Hybrid fin cutting processes for FinFET semiconductor devices
US9576857B1 (en) * 2016-03-02 2017-02-21 Globalfoundries Inc. Method and structure for SRB elastic relaxation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056045A1 (en) * 2014-08-22 2016-02-25 United Microelectronics Corp. Fin structure and method of forming the same
US20160093502A1 (en) * 2014-09-29 2016-03-31 International Business Machines Corporation Fin cut for tight fin pitch by two different sit hard mask materials on fin
US20160225635A1 (en) * 2015-02-03 2016-08-04 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201835984A (zh) 2018-10-01
KR20180101769A (ko) 2018-09-14
US20240047275A1 (en) 2024-02-08
KR102367493B1 (ko) 2022-02-24
US12261087B2 (en) 2025-03-25
CN108538786B (zh) 2022-10-11
US20190027411A1 (en) 2019-01-24
CN108538786A (zh) 2018-09-14
US20180254219A1 (en) 2018-09-06
US10109532B2 (en) 2018-10-23
US11302585B2 (en) 2022-04-12
US20220208616A1 (en) 2022-06-30
US20200211907A1 (en) 2020-07-02
US10615080B2 (en) 2020-04-07
US11830775B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
TWI801341B (zh) 半導體裝置及其製造方法
US10714567B2 (en) Nanosheet field-effect transistor with substrate isolation
KR101522458B1 (ko) 핀 요소의 스템 영역을 포함하는 finfet 디바이스를 제조하는 방법
KR101388329B1 (ko) ＦｉｎＦＥＴ 소자를 제조하는 방법
KR102330757B1 (ko) 반도체 장치 및 그 제조 방법
US8609480B2 (en) Methods of forming isolation structures on FinFET semiconductor devices
KR102328564B1 (ko) 반도체 장치 및 그 제조 방법
TW201535488A (zh) 鰭狀場效電晶體裝置與其形成方法
KR20160091164A (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
CN101903992A (zh) 用于平面独立栅或环栅晶体管的改进的制造方法
CN111508897A (zh) 半导体器件及其形成方法
CN110491931A (zh) 半导体装置
KR20180069574A (ko) 반도체 장치의 레이아웃 설계 방법 및 반도체 장치
CN107134451A (zh) 鳍型场效晶体管及其制作方法
US9543441B2 (en) Methods, apparatus and system for fabricating high performance finFET device
KR102237713B1 (ko) 반도체 장치의 제조 방법
TWI716970B (zh) 製造半導體裝置的方法
TW201711108A (zh) 半導體裝置
TW202131521A (zh) 半導體裝置
TWI822847B (zh) 半導體裝置
US11935952B2 (en) Semiconductor devices
TWI830820B (zh) 半導體裝置
US20240313046A1 (en) Semiconductor device and method for fabricating the same
CN110970503A (zh) 半导体装置
CN113224137B (zh) 具有不对称设置的源/漏区的晶体管