[go: up one dir, main page]

TWI716970B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI716970B
TWI716970B TW108129154A TW108129154A TWI716970B TW I716970 B TWI716970 B TW I716970B TW 108129154 A TW108129154 A TW 108129154A TW 108129154 A TW108129154 A TW 108129154A TW I716970 B TWI716970 B TW I716970B
Authority
TW
Taiwan
Prior art keywords
pattern
fin
patterns
active area
layout
Prior art date
Application number
TW108129154A
Other languages
English (en)
Other versions
TW202027231A (zh
Inventor
謝啟文
洪健平
張岐康
傅士奇
陳桂順
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202027231A publication Critical patent/TW202027231A/zh
Application granted granted Critical
Publication of TWI716970B publication Critical patent/TWI716970B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在製造半導體裝置的方法中，製備佈局。佈局包括主動區域圖案、第一鰭切割圖案及第二鰭切割圖案，其中每個主動區域圖案對應於單個或兩個鰭結構。選自由第一鰭切割圖案及第二鰭切割圖案組成的群組的至少一個圖案具有非矩形形狀。佈局藉由添加一或多個虛設主動區域圖案並且藉由將至少一個圖案改變為矩形圖案來修改。根據包括主動區域圖案及虛設主動區域圖案的修改佈局形成基部鰭結構。根據第一鰭切割圖案的修改佈局及第二鰭切割圖案的修改佈局的一個移除基部鰭結構的部分。

Description

製造半導體裝置的方法
本揭露是關於一種製造半導體裝置的方法。
傳統的平面薄膜裝置提供了具有低功率消耗的優異效能。為了增強裝置可控性並且減少由平面裝置佔據的基板表面積，半導體工業為實現較高裝置密度、較高效能、及較低成本而已經進展到奈米技術製程節點。來自製造及設計問題的挑戰已導致三維設計的發展，諸如多閘極場效電晶體(FET)，包括鰭式場效電晶體(FinFET)及閘極全包圍(GAA)場效電晶體(FET)。在FinFET中，閘極鄰近通道區域的三個側表面，其間插入閘極介電層。因為閘極結構圍繞(纏繞)三個表面(亦即，頂表面及相對的側面)上的鰭，電晶體基本上具有控制穿過鰭或通道區域的電流的三個閘極(在頂表面及相對的側面中的每一個處有一個閘極)。通道底部的第四側面遠離閘極並且因此不在鄰近閘極的控制之下。相比之下，在GAA FET中，通道區域的所有側表面(亦即，頂表面、相對側面、及底表面)由閘極圍繞，歸因於較急劇的子閾值電流搖擺(SS)及較小的汲極引發的阻障降低(DIBL)，此允許通道區域中的完全耗盡並 且導致減少的短通道效應。由於電晶體尺寸持續按比例縮小到次10-15nm技術節點，需要FinFET及/或GAA FET的進一步改進。
本揭露之一實施方式提供了一種製造半導體裝置的方法，包含製備一佈局，該佈局包含多個主動區域圖案、多個第一鰭切割圖案及多個第二鰭切割圖案。各主動區域圖案對應於單個或兩個鰭結構，其中選自由第一鰭切割圖案及第二鰭切割圖案組成的群組的至少一個圖案具有非矩形形狀。藉由添加至少一虛設主動區域圖案並且藉由將圖案改變為矩形圖案來修改佈局。根據包括主動區域圖案及虛設主動區域圖案的修改後的佈局來形成多個基部鰭結構。根據第一鰭切割圖案的修改佈局及第二鰭切割圖案的修改佈局中的一者來移除基部鰭結構的部分，其中圖案已經改變為矩形圖案。
本揭露之另一實施方式提供了一種製造半導體裝置的方法，包含製備一佈局，佈局包含多個主動區域圖案、多個第一鰭切割圖案、多個第二鰭切割圖案及多個鰭端閘極切割圖案。各主動區域圖案對應於單個或兩個鰭結構，其中第一鰭切割圖案的至少一個圖案具有非矩形形狀。藉由添加至少一虛設主動區域圖案、藉由將圖案改變為一矩形圖案並且藉由添加至少一額外的鰭端閘極切割圖案來修改佈局。根據包括主動區域圖案及虛設主動區域圖案的修改佈局來形成多個基部鰭結構。根據第一鰭切割圖案的修改佈局移除基部鰭結構的部分， 其中圖案已經改變為矩形圖案，由此形成多個鰭結構。形成多個虛設閘極結構。使用對應於包括鰭端閘極切割圖案及額外的鰭端閘極切割圖案的修改佈局的蝕刻遮罩移除虛設閘極結構及鰭結構的部分，由此形成一或多個凹槽。
10:基板
15:第一層
20:第二層
25:第一硬遮罩層
30:第一心軸層
32:第二心軸圖案
35:第二硬遮罩層
40:第二心軸層
42:第一心軸圖案
45:第三硬遮罩層
50:心軸圖案
55:側壁間隔圖案
60:側壁間隔圖案
70:第一遮罩圖案
75:第二遮罩圖案
90:遮罩圖案
95:開口
100:鰭結構
110:隔離絕緣層
120:虛設閘極介電層
130:虛設閘極層
140:閘極側壁間隔件
145:源極/汲極磊晶層
150:層間介電(ILD)層
155:ILD層
160:介電材料
170:遮罩層
175:開口
180:介電材料
210:主動區域
212:主動區域
213:虛設主動區域
214:主動區域
215:虛設主動區域
216:主動區域
220:心軸圖案
230:鰭結構
235:部分
240:第一遮罩圖案
245:第一遮罩圖案
250:第二遮罩圖案
255:第二遮罩圖案
260:矩形遮罩圖案
270:閘極圖案
280:鰭端閘極切割圖案
285:鰭端閘極切割圖案
300:虛設閘極結構
310:介電材料
B1:封閉部分
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭示。應注意，根據工業中的標準實務，各個特徵並非按比例繪製，並且僅出於說明目的而使用。事實上，出於論述清晰之目的，可任意增加或減小各個特徵之尺寸。
第1A圖為根據本揭示的一個實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第1B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第2A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第2B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第3A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第3B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第4A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第4B圖為根 據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第5A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第5B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第6A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖，並且第6B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第7A圖為遮罩圖案並且第7B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖。
第8A圖為遮罩圖案並且第8B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視(平面)圖。
第9A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第9B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第10A圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視圖，並且第10B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的透視圖。
第11圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第12圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第13圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的透視圖。
第14A圖及第14B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第15A圖及第15B圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的橫截面圖。
第16圖為根據本揭示的一實施例的用於主動區域的佈局圖案。
第17圖為用於主動區域並且根據本揭示的一實施例的心軸(虛設)圖案及佈局圖案。
第18圖為根據本揭示的一實施例的用於主動區域的鰭結構及佈局圖案。
第19圖為根據本揭示的一實施例的用於主動區域的在移除非必要部分之後的鰭結構及佈局圖案。
第20圖為根據本揭示的一實施例的用於主動區域的移除鰭結構的部分的第一遮罩圖案及佈局圖案。
第21圖為根據本揭示的一實施例的用於主動區域的移除鰭結構的部分的第二遮罩圖案及佈局圖案。
第22圖為根據本揭示的另一實施例的用於主動區域的移除鰭結構的部分的第一遮罩圖案及佈局圖案。
第23圖為根據本揭示的另一實施例的用於主動區域的移除鰭結構的部分的第二遮罩圖案及佈局圖案。
第24圖為根據本揭示的一實施例的在添加虛設主動區域圖案之後的用於主動區域的佈局圖案。
第25圖為用於主動區域並且根據本揭示的一實施例的心軸(虛設)圖案及佈局圖案。
第26圖為根據本揭示的一實施例的鰭結構及用於主動區域的佈局圖案。
第27圖為根據本揭示的一實施例的移除鰭結構的部分的遮罩圖案以用於主動區域的佈局圖案。
第28圖為根據本揭示的一實施例的在移除非必要部分之後的鰭結構及用於主動區域的佈局圖案。
第29圖為根據本揭示的一實施例的閘極圖案(虛設閘極圖案)的佈局及用於主動區域的佈局圖案。
第30圖為根據本揭示的一實施例的在添加虛設主動區域圖案之後閘極圖案(虛設閘極圖案)的佈局及用於主動區域的佈局圖案。
第31圖為根據本揭示的一實施例的在添加額外的鰭端閘極切割圖案之後的閘極圖案的佈局以及在添加虛設主動區域圖案之後的用於主動區域的佈局圖案。
第32圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視圖。
第33圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視圖。
第34圖為根據本揭示的一實施例的半導體裝置的連續製造操作的各個階段之一的俯視圖。
第35圖為根據本揭示的一實施例的包括主動區域、第一遮罩圖案、第二遮罩圖案及鰭端閘極切割圖案的初始佈局。
第36圖為根據本揭示的一實施例的包括虛設主動區域及額外的鰭端閘極切割圖案的佈局。
應理解，以下揭示提供了眾多不同的實施例或實例，以用於實現本揭露的不同特徵。下文描述部件及佈置之具體實施例或實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。例如，元件之尺寸不限於所揭示之範圍或值，但可取決於製程條件及/或裝置的期望性質。此外，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括插入第一特徵及第二特徵而形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。各種特徵可出於簡便性及清晰目的而以不同比例任意繪製。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所示出之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向) 且由此可類似解讀本文所使用之空間相對性描述詞。此外，術語「由……製成(made of)」可意謂「包含(comprising)」或「由……組成(consisting of)」。在本揭示中，短語「A、B及C之一者」意謂「A、B及/或C」(A、B、C，A及B，A及C，B及C，或A、B及C)，並且不意謂來自A的一個元素、來自B的一個元素及來自C的一個元素，除非另外描述。
在本揭示中，源極/汲極指源極及/或汲極。應注意，在本揭示中，源極及汲極可互換使用，並且其結構實質上相同。
第1A圖至第8B圖為根據本揭示的一實施例的用於製造鰭結構的連續操作。將理解，額外操作可以在此等圖所示的製程之前、期間及之後提供，並且下文描述的一些操作可以替換或消除來用於方法的額外實施例。操作/製程的次序係可互換的。鰭結構隨後用作FinFET的通道區域及源極/汲極區域。在一些實施例中，一或多個鰭結構被稱為主動區域。
第1A圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖，並且第1B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。如第1A圖及第1B圖所示，一或多個心軸圖案50(虛設或犧牲圖案)在基板10上形成的堆疊層上方形成。在一些實施例中，心軸圖案50由光阻劑製成。
例如，基板10係具有在約1×1015cm-3至約5×1015cm-3的範圍中的雜質濃度的p型矽基板。在其他實施例中，基板10係具有在約1×1015cm-3至約5×1015cm-3的範圍中的雜質濃度的n型矽基板。
或者，基板10可包含：另一元素半導體，諸如鍺；化合物半導體，包括第IV族-第IV族化合物半導體，諸如SiC及SiGe，第III族-第V族化合物半導體，諸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。在一個實施例中，基板10是SOI(絕緣體上矽)基板的矽層。非晶基板(諸如非晶Si或非晶SiC)、或絕緣材料(諸如氧化矽)亦可用作基板10。基板10可包括已經用雜質(例如，p型或n型導電性)適宜地摻雜的各種區域。
在一些實施例中，從更靠近基板的側面，堆疊層包括第一層15、第二層20、第一硬遮罩層25、第一心軸層30、第二硬遮罩層35、第二心軸層40及第三硬遮罩層45。堆疊層中的材料與相鄰層不同以確保足夠的蝕刻選擇性。
在一些實施例中，第一層15及第二層20包括由介電材料(諸如，SiO2、SiN、SiON、SiCN或SiOCN)製成的一或多層。在某些實施例中，第一層15由氧化矽製成。在某些實施例中，第二層20由基於氮化矽的材料製成，諸如SiN及SiON。
在一些實施例中，第一至第三硬遮罩層25、35及45中的每一個包括由介電材料(諸如，SiO2、SiN、SiON、SiCN、SiOCN、氧化鋁、氧化鉿、氧化鈦及氧化鋯)製成的一或多層。在其他實施例中，金屬氮化物(諸如TiN或TaN)用於硬遮罩層。
在一些實施例中，第一心軸層30及第二心軸層40中的每一個包括一或多層多晶或非晶矽、鍺矽或鍺。在其他實施例中，心軸層由有機材料製成。
堆疊層中的每一個可藉由下列形成：物理氣相沉積(PVD)，諸如濺射方法；化學氣相沉積(CVD)，包括電漿增強化學氣相沉積(PECVD)、大氣壓化學氣相沉積(APCVD)、低壓CVD(LPCVD)、高密度電漿CVD(HDPCVD)；原子層沉積(ALD)；及/或其他適宜的膜形成製程。
第2A圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖，並且第2B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。第三硬遮罩層45藉由使用光阻心軸圖案50作為蝕刻遮罩來圖案化。另外，如第2A圖及第2B圖所示，藉由使用圖案化的第三硬遮罩層45作為蝕刻遮罩，圖案化第二心軸層40並且隨後移除圖案化的第三硬遮罩層45來形成第一心軸圖案42。
第3A圖為鰭結構的連續製造操作的各個階段之一的頂部(平面)圖，並且第3B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。在形成第一心軸圖案42之後，介電材料(諸如，SiO2、SiN、SiON、SiCN或SiOCN)的毯覆層在第一心軸圖案42上方形成。
接下來，非等向性蝕刻在毯覆層上執行，由此在第一心軸圖案42周圍形成側壁間隔圖案55。隨後，如第3A圖及第3B圖所示，第一心軸圖案42藉由適宜蝕刻操作移除，由 此獲得第一側壁間隔圖案55。藉由調節毯覆層的厚度，可以調節第一側壁間隔圖案55的寬度。
第4A圖為鰭結構的連續製造操作的各個階段之一的頂部(平面)圖，並且第4B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。如第4A圖及第4B圖所示，藉由使用第一側壁間隔圖案55作為蝕刻遮罩，圖案化第二硬遮罩層35，並且進一步地，藉由使用圖案化的第二硬遮罩層35作為蝕刻遮罩，圖案化第一心軸層30並且隨後移除圖案化的第二硬遮罩層35以形成第二心軸圖案32。
第5A圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖，並且第5B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。在形成第二心軸圖案32之後，介電材料(諸如，SiO2、SiN、SiON、SiCN或SiOCN)的毯覆層在第二心軸圖案32上方形成。接下來，非等向性蝕刻在毯覆層上執行，由此在第二心軸圖案32周圍形成側壁間隔圖案60。隨後，如第5A圖及第5B圖所示，第二心軸圖案32藉由適宜的蝕刻操作移除，由此獲得第二側壁間隔圖案60。藉由調節毯覆層的厚度，可以調節第二側壁間隔圖案60的寬度。
第6A圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖，並且第6B圖為鰭結構的連續製造操作的各個階段之一的橫截面圖。如第6A圖及第6B圖所示，藉由使用第二側壁間隔圖案60作為蝕刻遮罩，圖案化第一硬遮罩層25，並且進一步地，藉由使用圖案化的第一硬遮罩層25作為 蝕刻遮罩，圖案化第二層20及第一層15以及基板10，由此形成鰭結構100。
如第6A圖所示，一對環形(或框架形)鰭結構(對應於第二側壁間隔圖案60)在對應於心軸圖案50的周邊的位置處形成。另外，在一些實施例中，鰭結構包括虛設鰭結構。由此，在本揭示的一些實施例中，移除鰭結構的非必要部分。
第7A圖為遮罩圖案並且第7B圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖。第8A圖為遮罩圖案並且第8B圖為鰭結構的連續製造操作的各個階段之一的俯視(平面)圖。在一些實施例中，藉由使用第7A圖所示的第一遮罩圖案(第一鰭切割圖案或精細鰭切割圖案)70，移除鰭結構的部分。在一些實施例中，第一遮罩圖案70的開口在與心軸圖案50及鰭結構延伸的方向平行的Y方向上延伸。另外，在一些實施例中，藉由使用第8A圖所示的第二遮罩圖案75(第二鰭切割圖案或粗略鰭切割圖案)，移除鰭結構的部分。在一些實施例中，第二遮罩圖案75經設計以沿著X方向切割或移除鰭結構。第一及第二鰭切割操作的次序係可互換的。注意到，在一些實施例中，藉由使用第一遮罩圖案的佈局資料製造的第一光遮罩以及藉由使用第二遮罩圖案的佈局資料製造的第二光遮罩用於微影及蝕刻操作以切割鰭結構。
第9A圖至第15B圖為根據本揭示的一實施例在鰭結構上方製造閘極結構的連續操作。將理解，額外操作可以在此等圖所示的製程之前、期間及之後提供，並且下文描述的一些操作可以替換或消除來用於方法的額外實施例。操作/製 程的次序係可互換的。在一些實施例中，閘極結構係虛設閘極結構，此虛設閘極結構隨後移除並且用金屬閘極結構替換。
在如上文(第1A圖至第8B圖)闡述地形成鰭結構100之後，如第9A圖所示，用於形成隔離絕緣層的絕緣材料層100在基板10上方形成，以便完全覆蓋鰭結構100。第9A圖為橫截面圖。
例如，用於隔離絕緣層110的絕緣材料係由二氧化矽製成，此二氧化矽由LPCVD(低壓化學氣相沉積)、電漿CVD或可流動CVD形成。在可流動CVD中，沉積可流動介電材料替代氧化矽。如其名稱表示，可流動介電材料可以在沉積期間「流動」以填充間隙或具有高深寬比的空間。通常，將各種化學試劑添加到含矽前驅物以允許沉積的膜流動。在一些實施例中，添加氮氫化物黏接劑。可流動介電前驅物(特別地可流動氧化矽前驅物)的實例包括矽酸鹽、矽氧烷、甲基倍半氧矽烷(MSQ)、氫倍半氧矽烷(HSQ)、MSQ/HSQ、全氫矽氮烷(TCPS)、全氫-多晶矽氮烷(PSZ)、正矽酸四乙酯(TEOS)、或矽烷基胺，諸如三矽烷基胺(TSA)。此等可流動氧化矽材料在多操作製程中形成。在沉積可流動膜之後，執行一或多個退火操作。隔離絕緣層110可係SOG、SiO、SiON、SiOCN或氟摻雜的矽酸鹽玻璃(FSG)。隔離絕緣層110可用硼及/或磷摻雜。
在形成隔離絕緣層110之後，執行平坦化操作，以便移除隔離絕緣層110及第一硬遮罩層25的上部、第二層20及第一層15。隨後，如第9B圖所示，進一步移除隔離絕緣層 110，使得暴露出鰭結構100的上部，此上部將成為通道區域。在形成隔離絕緣層110之後，視情況執行熱製程(例如，退火製程)以改進隔離絕緣層110的品質。在某些實施例中，熱製程藉由在惰性氣體環境(例如，N2、Ar、或He環境)中在從約900℃至約1050℃的範圍中的溫度下使用快速熱退火(RTA)達約1.5秒至約10秒來執行。
在從隔離絕緣層110暴露出鰭結構100的上部之後，用於虛設閘極的虛設閘極介電層120(參見第11圖)及多晶矽層130在隔離絕緣層110及暴露的鰭結構100上方形成。隨後，如第10A圖及第10B圖所示，執行一或多個圖案化操作，以便獲得由多晶矽製成的虛設閘極層130。第10A圖為俯視圖並且第10B圖為透視圖。虛設閘極介電層120可係藉由CVD、PVD、ALD、電子束蒸發、或其他適宜製程形成的氧化矽。在一些實施例中，多晶矽層的厚度係在從約5至約100nm的範圍中。
在圖案化多晶矽層之後，閘極側壁間隔件140亦在虛設閘極層130的兩個側面處形成。閘極側壁間隔件140由一或多層基於氧化矽或氮化矽的材料(諸如，SiN、SiCN、SiON或SiOCN)製成。在一個實施例中，使用氮化矽。在一些實施例中，在形成閘極側壁間隔件140之後，待用作接觸蝕刻終止層(CESL)的絕緣層(未圖示)在虛設閘極層130及閘極側壁間隔件140上方形成。CESL層由一或多層基於氧化矽或氮化矽的材料(諸如，SiN、SiCN、SiON或SiOCN)製成。在一個實施例中，使用氮化矽。
另外，層間介電層(ILD)150在虛設閘極層130與閘極側壁間隔件140之間的空間中形成。ILD層150可包括氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、氟摻雜的矽酸鹽玻璃(FSG)、或低介電常數介電材料，並且可由CVD或其他適宜製程製成。用於隔離絕緣層110的絕緣材料可與用於ILD層150的絕緣材料相同或不同。執行平坦化操作(諸如蝕刻回製程及/或化學機械拋光(CMP)製程)，以便獲得第10A圖及第10B圖所示的結構。第10B圖對應於第10A圖中的封閉部分B1。在一些實施例中，如第10A圖及第10B圖所示，虛設閘極層130在一個方向(X方向)上以固定間距延伸的線及空間佈置中形成。虛設閘極層130覆蓋與鰭結構100一起形成的Fin FET的通道區域。換言之，虛設閘極層130在通道區域上方形成。藉由適當的源極/汲極製造操作，未由閘極層覆蓋的鰭結構將成為源極/汲極區域。
接下來，如第11圖所示，具有開口95的遮罩圖案90在第10A圖及第10B圖所示的結構上方形成。在一些實施例中，在形成遮罩圖案90之前，一或多個介電層在虛設閘極層130上方形成。藉由使用遮罩圖案90作為蝕刻遮罩，將在X方向上延伸的虛設閘極層130切割或分為多個虛設閘極。遮罩圖案90在一些實施例中係光阻圖案，並且在其他實施例中係硬遮罩層。另外，如第12圖所示，藉由切割虛設閘極層130形成的空間藉由介電材料160(諸如，SiN、SiCN、SiON或SiOCN)填充。在一些實施例中，一或多層不同的介電材料用作介電材料160。
另外，在一些實施例中，在分開虛設閘極並且填充介電材料160之後，源極/汲極磊晶層145(參見第14A圖至第15B圖)在鰭結構100的源極/汲極區域上或中形成。在其他實施例中，在分開虛設閘極層130之前形成源極/汲極磊晶層145。
第13圖為在分開虛設閘極層130之後的結構的透視圖。在一些實施例中，移除虛設閘極層130的部分及鰭結構100的部分。在一些實施例中，移除鰭結構的邊緣部分連同設置在其上的虛設閘極(鰭端閘極切割操作)。另外，將一或多個鰭結構100分開以形成用於多個FinFET的電氣分離的鰭結構。
第14A圖至第15B圖為根據本揭示的一實施例的鰭端閘極切割製程。第14A圖為對應於第13圖的線Y1-Y1的橫截面圖，並且第14B圖為對應於第13圖的線Y2-Y2的橫截面圖。在一些實施例中，額外的ILD層155在ILD層150上方形成。另外，在一些實施例中，如第14A圖及第14B圖所示，具有開口175的遮罩層170在額外的ILD層155上方形成。如第15A圖及第15B圖所示，藉由使用遮罩層170作為蝕刻遮罩，ILD層150、155、虛設閘極層130、虛設閘極介電層120、隔離絕緣層110(第14A圖)及鰭結構100經蝕刻以形成溝槽或凹槽，並且溝槽或凹槽用介電材料180(諸如，SiN、SiCN、SiON或SiOCN)填充。在一些實施例中，一或多層不同的介電材料用作介電材料180。在一些實施例中，如第15A圖及第15B圖所示，在溝槽或凹槽由介電材料填充之後，執行平坦化操作(諸 如CMP製程)以暴露虛設閘極層130的上表面。換言之，虛設閘極層130用作CMP製程的停止點。
在用於暴露虛設閘極層130的平坦化操作之後，虛設閘極層130及虛設閘極介電層120藉由使用適宜的乾式蝕刻及/或濕式蝕刻技術移除，由此形成閘極開口。隨後，形成包括閘極介電層及金屬閘極層的金屬閘極結構。在某些實施例中，閘極介電層包括一或多層介電材料，諸如氧化矽、氮化矽、或高介電常數介電材料、其他適宜介電材料、及/或其組合。高介電常數介電材料之實例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適宜的高介電常數介電材料、及/或其組合。金屬閘極層包括任何適宜材料，諸如鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適宜材料、及/或其組合。
在某些實施例中，一或多個功函數調節層亦在閘極介電層與金屬閘極層之間設置。功函數調節層由導電材料製成，諸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC的單層，或者兩種或多種此等材料的多層。對於n通道FET而言，TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi的一或多個用作功函數調節層，並且對於p通道FET而言，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co的一或多個用作功函數調節層。功函數調節層可藉由ALD、PVD、CVD、電子束蒸發、或其他適宜製程來形成。 另外，功函數調節層可單獨地針對n通道Fin FET及p通道Fin FET形成，此等Fin FET可使用不同的金屬層。
在形成金屬閘極結構時，閘極介電層、功函數調節層及閘極層藉由適宜的膜形成方法(例如，用於閘極介電層的CVD或ALD，以及用於金屬層的CVD、PVD、ALD或電鍍)形成，並且隨後執行平坦化操作，諸如CMP。
將理解，在形成金屬閘極之後的結構經歷進一步的CMOS製程以形成各種特徵，諸如互連通孔、互連金屬層、鈍化層等等。
第16圖為根據本揭示的一實施例的用於主動區域的佈局圖案。在本揭示的實施例中，佈局圖案係用於邏輯電路，此邏輯電路不作為記憶體單元(諸如靜態隨機存取記憶體單元)、不作為虛設結構，此處虛設結構為不具有功能的電路、不作為輸入/輸出電路並且不作為出於半導體製造製程的目的使用的圖案/結構(例如，對準遮罩)。在平面FET裝置中，主動區域係半導體基板的表面區域(其通常係平坦的)，並且包括通道區域、源極區域及汲極區域(源極/汲極區域)。取決於電氣性質需求，主動區域(如通道區域)具有不同寬度(沿著與閘極延伸方向平行的方向)。在FinFET中，取決於電氣性質需求，主動區域包括不同數量的鰭結構。例如，在第16圖中，主動區域212包括單個鰭結構，而主動區域214包括兩個鰭結構。
在第16圖中，由主動區域212及214共同組成的主動區域210具有L形，而主動區域216具有矩形形狀。在一些實施例中，佈局圖案包括T形主動區域。
第17圖為根據本揭示的一實施例的用於主動區域的心軸(虛設)圖案及佈局圖案。如上文闡述，一對鰭結構在心軸圖案220的周邊周圍形成。因此，心軸圖案220如第17圖所示地放置，使得心軸圖案220的垂直邊緣線(Y方向)位於具有兩個鰭的主動區域(例如，主動區域214及216)的中心處或附近。
第18圖及第19圖為根據本揭示的一實施例的鰭結構及用於主動區域的佈局圖案。藉由如上文闡述的製造操作，形成鰭結構230。第18圖為鰭結構230的相對位置及主動區域210的佈局。另外，如第19圖所示，移除鰭結構230的非必要部分以獲得對應於佈局主動區域210的期望鰭結構。
為了移除鰭結構230的非必要部分，在一些實施例中執行兩個圖案化操作。在一個實施例中，如第20圖及第21圖所示，藉由使用第一遮罩圖案240，移除通常在Y方向上延伸的鰭結構230的部分，如透過光蝕刻製程移除對應於第一遮罩圖案240之位置的鰭結構，並且隨後藉由使用第二遮罩圖案250，移除或切割對應於第二遮罩圖案250的位置的鰭結構230的部分。在其他實施例中，如第22圖及第23圖所示，藉由使用第一遮罩圖案245，移除通常在Y方向上延伸的鰭結構230的部分，如透過光蝕刻製程移除對應於第一遮罩圖案245之位置的鰭結構，並且隨後藉由使用第二遮罩圖案255，移除或切 割對應於第二遮罩圖案255的位置的鰭結構230的部分。在第20圖及第21圖的實施例中，第一遮罩圖案240不作為矩形(如在佈局上設計)且包括突起，並且在第22圖及第23圖的實施例中，第二遮罩圖案255不作為矩形並且包括突起。在一些實施例中，遮罩圖案包括壓痕(凹入部分)。在兩個實施例中，用於切割單個鰭結構的小圖案包括在第二遮罩圖案中。當待由微影製程印刷的圖案大小接近微影設備的解析度限制時，突起、壓痕及/或小圖案可能不如期望地印刷。
在本揭示的一些實施例中，用於根據主動區域的佈局移除或切割鰭結構的第一及/或第二遮罩圖案僅包括矩形圖案(如設計)。在某些實施例中，第一及/或第二遮罩圖案僅包括矩形圖案(如設計)，此矩形圖案具有等於或大於閾值的尺寸。在一些實施例中，第一及/或第二遮罩圖案不包括用於切割僅單個鰭結構的圖案。在某些實施例中，不執行使用第二遮罩圖案的光蝕刻操作。
為了實現此目標，在本揭示的一些實施例中，將一或多個虛設主動區域的圖案添加到主動區域的初始佈局。第24圖為在添加虛設主動區域圖案之後用於主動區域的佈局圖案。添加虛設主動區域圖案，使得所有第一遮罩圖案(第一鰭切割圖案)成為矩形。在一些實施例中，添加虛設主動區域213及215的圖案以使主動區域圖案對稱。
類似於第17圖，第25圖為用於主動區域的心軸(虛設)圖案及佈局圖案。
藉由如上文闡述的製造操作，形成鰭結構230。第26圖為鰭結構230的相對位置及具有虛設主動區域的主動區域210的佈局。另外，如第27圖所示，移除鰭結構230的非必要部分以獲得對應於佈局主動區域210的期望鰭結構。如第27圖所示，矩形遮罩圖案260用於切割鰭結構230的非必要部分。
如第28圖所示，在一些實施例中，鰭結構的部分235需要移除或與剩餘鰭結構(主動鰭結構)電氣隔離。第29圖至第34圖為根據本揭示的一實施例如何電氣隔離第28圖所示的部分235。
第29圖為根據本揭示的一實施例的閘極圖案270(虛設閘極圖案)的佈局及用於主動區域210的佈局圖案。佈局進一步圖示鰭端閘極切割圖案280(參見第13圖至第15B圖)。
第30圖為在添加虛設主動區域213、215的圖案之後的閘極圖案270的佈局及用於主動區域的佈局圖案。
另外，如第31圖所示，將一或多個額外的鰭端閘極切割圖案285添加到佈局。在如第28圖所示的非必要鰭結構的部分235的視圖中，在一些實施例中決定額外的鰭端閘極切割圖案285的位置。
第32圖為在鰭結構230上方形成虛設閘極結構300之後的俯視圖。虛設閘極結構300藉由如上文闡述的操作形成，並且在一些實施例中包括虛設閘極介電層、虛設閘極、及閘極側壁間隔件。
藉由第13圖至第15B圖說明的操作，如第33圖所示，虛設閘極、虛設閘極介電層、隔離絕緣層及鰭結構經蝕刻以形成溝槽或凹槽，並且如第34圖所示，溝槽或凹槽用介電材料310填充。非必要的鰭結構的部分235藉由介電材料310與其他鰭結構(亦即，用於主動FinFET的主動鰭結構)電氣分離。
在一些實施例中，用於切割鰭結構的第二遮罩圖案用額外的鰭端閘極切割圖案替換。
第35圖及第36圖為本揭示的另一實施例。第35圖為初始佈局，包括主動區域、第一遮罩圖案、第二遮罩圖案及鰭端閘極切割圖案。在第35圖中，兩個第一遮罩圖案包括突起。
第36圖為在產生虛設主動區域及額外的鰭端閘極切割圖案之後的佈局。在一些實施例中，第二遮罩圖案用虛設主動區域及額外的鰭端閘極切割圖案替換。在一些實施例中，額外的鰭端閘極切割圖案沿著第二遮罩圖案沿著Y方向的邊緣產生。在一些實施例中，添加虛設主動區域以連接由第二遮罩圖案另外分開的相鄰主動區域。在一些實施例中，虛設主動區域的寬度等於兩個鰭的主動區域的寬度及/或單個鰭的主動區域的寬度。另外，在一些實施例中，將具有突起的第一遮罩圖案重新定型為矩形圖案。
在一些實施例中，第二遮罩圖案用於沿著Y方向(環(或框架)形狀的鰭結構的短側及拐角)切割端部。在某些實施例中，在第二遮罩圖案中的邏輯電路區域中不包括圖案。在此種情況下，第二遮罩圖案具有沿著X方向延伸的矩形 形狀。在一些實施例中，藉由第一遮罩圖案切割或移除沿著鰭結構的Y方向的端部連同環(框架)形狀的鰭結構的長側的部分。
在以上實施例中，藉由添加虛設主動區域圖案，可能避免在鰭切割圖案中的通常難以圖案化的非矩形圖案，並且可能實現僅具有矩形圖案的鰭切割圖案。另外，藉由添加額外的鰭端閘極切割圖案，可能從主動鰭結構電氣分離非必要的鰭結構(虛設鰭結構)。
將理解，本文無需論述所有優點，不需要針對所有實施例或實例的特定優點，且其他實施例或實例可提供不同優點。
根據本揭示的一態樣，在製造半導體裝置的方法中，製備佈局。佈局包括主動區域圖案(主動區域圖案中的每一個對應於單個或兩個鰭結構)、第一鰭切割圖案及第二鰭切割圖案。選自由第一鰭切割圖案及第二鰭切割圖案組成的群組的至少一個圖案具有非矩形形狀。佈局藉由添加一或多個虛設主動區域圖案並且藉由將至少一個圖案改變為矩形圖案來修改。根據包括主動區域圖案及虛設主動區域圖案的修改佈局形成基部鰭結構。根據第一鰭切割圖案的修改佈局及第二鰭切割圖案的修改佈局的一個移除基部鰭結構的部分，其中至少一個圖案已經改變為矩形圖案。在以上或以下實施例的一或多個中，第一鰭切割圖案包括至少一個圖案，並且更包含具有非矩形形狀的圖案，並且具有第一鰭切割圖案的非矩形形狀的所有圖案改變為矩形形狀。在以上或以下實施例的一或多個中，第 二遮罩圖案不包括非矩形圖案。在以上或以下實施例的一或多個中，方法更包含基於主動區域圖案及虛設主動區域圖案產生心軸圖案，並且基部鰭結構包括對應於心軸圖案的周邊的一對環形鰭結構。在以上或以下實施例的一或多個中，此對環形鰭結構中的每一個具有在第一方向上延伸的較長側以及在與第一方向相交的第二方向上延伸的較短側，並且在基部鰭結構的移除部分中，對應於第一遮罩圖案的蝕刻遮罩圖案用於移除此對環形鰭結構的較長側的部分。在以上或以下實施例的一或多個中，此對環形鰭結構的較短側的部分不藉由對應於第一遮罩圖案的蝕刻遮罩圖案移除。在以上或以下實施例的一或多個中，根據第二鰭切割圖案進一步切割基部鰭結構的部分。在以上或以下實施例的一或多個中，在切割基部鰭結構的部分時，對應於第二遮罩圖案的蝕刻遮罩圖案用於移除此對環形鰭結構的較短側的部分。在以上或以下實施例的一或多個中，此對環形鰭結構的拐角藉由使用對應於第二遮罩圖案的蝕刻遮罩圖案來移除。在以上或以下實施例的一或多個中，此對鰭結構的一個的部分藉由使用對應於第一遮罩圖案的蝕刻遮罩圖案來移除。
根據本揭示的另一態樣，在製造半導體裝置的方法，製備佈局。佈局包括主動區域圖案(主動區域圖案中的每一個對應於單個或兩個鰭結構)、第一鰭切割圖案、第二鰭切割圖案及鰭端閘極切割圖案。第一鰭切割圖案的至少一個圖案具有非矩形形狀。佈局藉由添加一或多個虛設主動區域圖案、藉由將至少一個圖案改變為矩形圖案以及藉由添加一或多個 額外的鰭端閘極切割圖案來修改。根據包括主動區域圖案及虛設主動區域圖案的修改佈局形成基部鰭結構。根據第一鰭切割圖案的修改佈局移除基部鰭結構的部分，其中至少一個圖案已經改變為矩形圖案，由此形成鰭結構。形成虛設閘極結構。使用對應於包括鰭端閘極切割圖案及額外的鰭端閘極切割圖案的修改佈局的蝕刻遮罩移除虛設閘極結構及鰭結構的部分，由此形成一或多個凹槽。在以上或以下實施例的一或多個中，額外的鰭端閘極切割圖案對應於第二鰭切割圖案的縱向邊緣。在以上或以下實施例的一或多個中，在產生額外的鰭端閘極切割圖案之後，從佈局移除第二鰭切割圖案。在以上或以下實施例的一或多個中，虛設主動區域圖案中的每一個直接鄰接兩個額外的鰭端閘極切割圖案或一個額外的鰭端閘極切割圖案及單個鰭端閘極切割圖案。在以上或以下實施例的一或多個中，一或多個凹槽用一或多種介電材料填充。在以上或以下實施例的一或多個中，方法更包含基於主動區域圖案及虛設主動區域圖案產生心軸圖案，並且基部鰭結構包括對應於心軸圖案的周邊的一對環形鰭結構。在以上或以下實施例的一或多個中，此對環形鰭結構中的每一個具有在第一方向上延伸的較長側以及在與第一方向相交的第二方向上延伸的較短側，並且在基部鰭結構的移除部分中，對應於第一遮罩圖案的蝕刻遮罩圖案用於移除此對環形鰭結構的較長側的部分。在以上或以下實施例的一或多個中，此對環形鰭結構的較短側的部分不藉由對應於第一遮罩圖案的蝕刻遮罩圖案移除。在以上或以下實施例的一或 多個中，此對環形鰭結構的較短側藉由對應於第一遮罩圖案的蝕刻遮罩圖案來移除。
根據本揭示的另一態樣，一種包括鰭式場效電晶體的半導體裝置包括設置在基板上的複數個主動鰭結構、虛設鰭結構、及兩個鰭分離介電層。虛設鰭結構鄰近複數個主動鰭結構的一個(其中插入兩個鰭分離介電層的一個)並且鄰近複數個主動鰭結構的另一個(其中插入兩個鰭分離介電層的另一個)。
上文概述了若干實施例或實例之特徵，使得熟習此項技術者可更好地理解本揭示之態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例或實例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示之精神及範疇，且可在不脫離本揭示之精神及範疇的情況下產生本文的各種變化、替代及更改。
230:鰭結構
255:第二遮罩圖案

Claims (10)

  1. 一種製造半導體裝置的方法，包含：製備一佈局，該佈局包含多個主動區域圖案、多個第一鰭切割圖案及多個第二鰭切割圖案，各該主動區域圖案對應於單個或兩個鰭結構，其中選自由該些第一鰭切割圖案及該些第二鰭切割圖案組成的該群組的至少一個圖案具有非矩形形狀；藉由添加至少一虛設主動區域圖案並且藉由將該至少一個圖案改變為一矩形圖案來修改該佈局；根據包括該些主動區域圖案及該至少一虛設主動區域圖案的一修改佈局來形成多個基部鰭結構；以及根據該些第一鰭切割圖案的一修改佈局及該些第二鰭切割圖案的一修改佈局中的一者來移除該些基部鰭結構的部分，其中該至少一個圖案已經改變為該矩形圖案。
  2. 如請求項1所述之方法，其中：該些第一鰭切割圖案包括該至少一個圖案，並且更包含具有非矩形形狀的另一圖案，以及該方法包含將具有該些第一鰭切割圖案的非矩形形狀的所有圖案改變為矩形形狀。
  3. 如請求項2所述之方法，更包含：基於該主動區域圖案及虛設主動區域圖案產生一心軸圖案， 其中該些基部鰭結構包括對應於該心軸圖案的一周邊的一對環形鰭結構。
  4. 如請求項3所述之方法，其中：該對環形鰭結構中的每一個具有在一第一方向上延伸的一較長側以及在與該第一方向相交的一第二方向上延伸的一較短側，以及在該些基部鰭結構的被移除的部分中，對應於該些第一鰭切割圖案的一蝕刻遮罩圖案用於移除該對環形鰭結構的較長側的部分。
  5. 如請求項4所述之方法，其中該對環形鰭結構的較短側的部分不會藉由對應於該些第一鰭切割圖案的該蝕刻遮罩圖案移除。
  6. 如請求項4所述之方法，更包含根據該些第二鰭切割圖案切割該些基部鰭結構的部分。
  7. 如請求項6所述之方法，其中在該切割該些基部鰭結構的部分時，對應於該些第二鰭切割圖案的一蝕刻遮罩圖案用於移除該對環形鰭結構的較短側的部分。
  8. 如請求項7所述之方法，其中該對環形鰭結構的拐角藉由使用對應於該些第二鰭切割圖案的該蝕刻遮罩圖案來移除。
  9. 一種製造半導體裝置的方法，包含：製備一佈局，該佈局包含多個主動區域圖案、多個第一鰭切割圖案、多個第二鰭切割圖案及多個鰭端閘極切割圖案，各該主動區域圖案對應於單個或兩個鰭結構，其中該些第一鰭切割圖案的至少一個圖案具有非矩形形狀；藉由添加至少一虛設主動區域圖案、藉由將該至少一個圖案改變為一矩形圖案並且藉由添加至少一額外的鰭端閘極切割圖案來修改該佈局；根據包括該些主動區域圖案及該些虛設主動區域圖案的一修改佈局來形成多個基部鰭結構；根據該些第一鰭切割圖案的一修改佈局移除該些基部鰭結構的部分，其中該至少一個圖案已經改變為該矩形圖案，由此形成多個鰭結構；形成多個虛設閘極結構；以及使用對應於包括該些鰭端閘極切割圖案及該些額外的鰭端閘極切割圖案的一修改佈局的一蝕刻遮罩移除該些虛設閘極結構及該些鰭結構的部分，由此形成一或多個凹槽。
  10. 如請求項9所述之方法，其中該些額外的鰭端閘極切割圖案對應於該些第二鰭切割圖案的縱向邊緣，以及，其中在產生該些額外的鰭端閘極切割圖案之後，從該佈局移除該些第二鰭切割圖案。
TW108129154A 2018-08-17 2019-08-15 製造半導體裝置的方法 TWI716970B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862719300P 2018-08-17 2018-08-17
US62/719,300 2018-08-17
US16/507,951 US11094802B2 (en) 2018-08-17 2019-07-10 Method of manufacturing a semiconductor device and semiconductor device
US16/507,951 2019-07-10

Publications (2)

Publication Number Publication Date
TW202027231A TW202027231A (zh) 2020-07-16
TWI716970B true TWI716970B (zh) 2021-01-21

Family

ID=69523447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129154A TWI716970B (zh) 2018-08-17 2019-08-15 製造半導體裝置的方法

Country Status (3)

Country Link
US (3) US11094802B2 (zh)
CN (1) CN110838470B (zh)
TW (1) TWI716970B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916639B1 (en) * 2019-07-15 2021-02-09 Nanya Technology Corporation Semiconductor device structure and method for preparing the same
KR102892955B1 (ko) 2021-01-29 2025-12-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20240046021A1 (en) * 2022-08-02 2024-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fin selection for improved performance in semiconductor devices
US20240429304A1 (en) * 2023-06-24 2024-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Active region trimming after formation of source/drain components

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201312753A (zh) * 2011-07-29 2013-03-16 希諾皮斯股份有限公司 具有塊間絕緣體的Ｎ－通道及Ｐ－通道ＦｉｎＦＥＴ格架構
TW201413957A (zh) * 2012-06-29 2014-04-01 Intel Corp 穿透閘極鰭之隔離
US20150243667A1 (en) * 2014-02-27 2015-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for FinFET SRAM
TW201637099A (zh) * 2015-04-15 2016-10-16 三星電子股份有限公司 半導體裝置的製造方法
TW201732936A (zh) * 2014-03-24 2017-09-16 英特爾股份有限公司 達成在單一晶粒上的複數電晶體鰭部尺度的技術
US20170323894A1 (en) * 2016-05-04 2017-11-09 United Microelectronics Corp. Layout pattern for static random access memory
US20180006038A1 (en) * 2016-07-04 2018-01-04 United Microelectronics Corp. Layout pattern for static random access memory
TW201814393A (zh) * 2016-09-30 2018-04-16 台灣積體電路製造股份有限公司 製造積體電路的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799833B2 (en) * 2011-04-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9355209B2 (en) * 2011-11-17 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Revising layout design through OPC to reduce corner rounding effect
US9105744B2 (en) * 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US9647066B2 (en) * 2012-04-24 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy FinFET structure and method of making same
WO2014142044A1 (ja) * 2013-03-13 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102143501B1 (ko) * 2013-12-05 2020-08-11 삼성전자 주식회사 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US9755073B1 (en) * 2016-05-11 2017-09-05 International Business Machines Corporation Fabrication of vertical field effect transistor structure with strained channels
US9853056B1 (en) * 2016-09-02 2017-12-26 International Business Machines Corporation Strained CMOS on strain relaxation buffer substrate
KR102596528B1 (ko) * 2018-01-15 2023-11-01 삼성전자주식회사 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201312753A (zh) * 2011-07-29 2013-03-16 希諾皮斯股份有限公司 具有塊間絕緣體的Ｎ－通道及Ｐ－通道ＦｉｎＦＥＴ格架構
TW201413957A (zh) * 2012-06-29 2014-04-01 Intel Corp 穿透閘極鰭之隔離
US20150243667A1 (en) * 2014-02-27 2015-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for FinFET SRAM
TW201732936A (zh) * 2014-03-24 2017-09-16 英特爾股份有限公司 達成在單一晶粒上的複數電晶體鰭部尺度的技術
TW201637099A (zh) * 2015-04-15 2016-10-16 三星電子股份有限公司 半導體裝置的製造方法
US20170323894A1 (en) * 2016-05-04 2017-11-09 United Microelectronics Corp. Layout pattern for static random access memory
US20180006038A1 (en) * 2016-07-04 2018-01-04 United Microelectronics Corp. Layout pattern for static random access memory
TW201814393A (zh) * 2016-09-30 2018-04-16 台灣積體電路製造股份有限公司 製造積體電路的方法

Also Published As

Publication number Publication date
US12154975B2 (en) 2024-11-26
US20240387708A1 (en) 2024-11-21
US20200058762A1 (en) 2020-02-20
CN110838470A (zh) 2020-02-25
US20210376116A1 (en) 2021-12-02
US11094802B2 (en) 2021-08-17
TW202027231A (zh) 2020-07-16
CN110838470B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI740447B (zh) 具有標準單元的半導體元件及其製造方法
US10879374B2 (en) Semiconductor device and manufacturing method thereof
US10868001B2 (en) Semiconductor device and manufacturing method thereof
CN109727916B (zh) 半导体装置的制造方法
US20210242328A1 (en) Semiconductor device and method of manufacturing the same
CN107154384B (zh) 半导体器件及其制造方法
CN107154432B (zh) 半导体器件及其制造方法
CN107154356B (zh) 半导体器件及其制造方法
CN110690216A (zh) 制造半导体器件的方法和半导体器件
TW202036910A (zh) 半導體裝置及其形成方法
CN106952956A (zh) 半导体器件及其制造方法
CN107665825B (zh) 半导体器件以及PMOS FET的源极/漏极结构和PMOS FinFET的制造方法
US20170117275A1 (en) Semiconductor device and fabrication method thereof
US12154975B2 (en) Method of manufacturing a semiconductor device and semiconductor device
US12218129B2 (en) Semiconductor device and manufacturing method thereof
TWI785518B (zh) 製造半導體裝置的方法和半導體裝置
TW202027170A (zh) 半導體元件及其製造方法
CN112750782A (zh) 制造半导体器件的方法和半导体器件