[go: up one dir, main page]

TW201711108A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201711108A
TW201711108A TW105129952A TW105129952A TW201711108A TW 201711108 A TW201711108 A TW 201711108A TW 105129952 A TW105129952 A TW 105129952A TW 105129952 A TW105129952 A TW 105129952A TW 201711108 A TW201711108 A TW 201711108A
Authority
TW
Taiwan
Prior art keywords
semiconductor
recess
gate
epitaxial source
channel region
Prior art date
Application number
TW105129952A
Other languages
English (en)
Inventor
程潼文
游承諺
楊柏峰
林木滄
張哲誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201711108A publication Critical patent/TW201711108A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H10D30/6213—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections having rounded corners

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露關於半導體裝置，藉由形成介電材料於凹陷中並與通道區相鄰，可控制凹陷中磊晶源極/汲極區的應變誘導材料之體積與形狀，進而控制通道區上的應力。在一些實施例中，半導體裝置具有磊晶源極/汲極區佈置於凹陷中，且凹陷位於通道區之相對兩側上的半導體主體之上表面中。閘極結構佈置於通道區上，且介電材料橫向地佈置於磊晶源極/汲極區與通道區之間。介電材料會消耗凹陷的部份體積，以降低形成於凹陷中的磊晶源極/汲極區中的應變誘導材料其體積。

Description

半導體裝置
本揭露實施例關於鰭狀場效電晶體(FinFET)，更特別關於半導體鰭狀物之凹陷中的介電材料位置。
根據摩爾定律(Moore's law)與半導體裝置尺寸縮小的相關成本和複雜性，產生改進半導體裝置特徵的新方法。將摩爾定律應用於下一代微處理器設計的某些方法，包含降低裝置漏電的新閘極材料如高介電常數材料/金屬閘極的新閘極材料、與相同尺寸的平面裝置相比具有較大有效閘極面積的FinFET裝置、以及增大電荷載子遷移率的應變誘導通道。
在一些實施例中，本揭露關於半導體裝置，其包含磊晶源極/汲極區佈置於凹陷中，且凹陷位於通道區之相對兩側上的半導體主體的上表面中。閘極結構佈置於通道區上的半導體主體上。介電材料橫向地佈置於通道區與磊晶源極/汲極區之間。
h1、h2‧‧‧高度
t‧‧‧厚度
X-X'、Y-Y'‧‧‧剖線
100‧‧‧半導體裝置
102‧‧‧半導體主體
104‧‧‧閘極結構
106、504‧‧‧閘極介電物
108、212‧‧‧閘極
110、220‧‧‧磊晶源極/汲極區
114‧‧‧介電材料
114a‧‧‧第一部份
114b‧‧‧第二部份
200a‧‧‧半導體結構
200b、200c、500b、500c、600a、600b、700、800a、800b、900a、900b、1000a、1000b‧‧‧剖視圖
202‧‧‧半導體基板
204、402‧‧‧半導體鰭狀物
205a‧‧‧第一方向
205b‧‧‧第二方向
206‧‧‧隔離區
208、506a、506b‧‧‧閘極結構
210‧‧‧閘極介電層
214‧‧‧閘極保護層
216‧‧‧硬遮罩層
218‧‧‧密封層
220a‧‧‧第一磊晶源極/汲極區
220b‧‧‧第二磊晶源極/汲極區
222‧‧‧通道區
224、704‧‧‧凹陷
226‧‧‧側壁
300‧‧‧方法
302、304、306、308、310、312、314‧‧‧步驟
400、500a‧‧‧三維圖
602‧‧‧第一蝕刻品
702‧‧‧第二蝕刻品
802‧‧‧介電膜
902‧‧‧第三蝕刻品
第1圖係一些實施例中，具有介電材料位於具有磊晶源極/汲極區之凹陷側壁上的半導體裝置其剖視圖。
第2A圖係本揭露一些實施例中，具有FinFET(鰭狀場效電 晶體)裝置之半導體結構的三維(3D)圖。
第2B與2C圖係一些實施例中，沿著第2A圖中兩個垂直方向的剖視圖。
第3圖係本揭露一些實施例中，形成FinFET裝置的方法之流程圖。
第4、5A-5C、6A-6B、7、8A-10A、8B-10B圖係本揭露一些實施例中，FinFET裝置於製程的不同階段之圖式。
下述內容提供的不同實施例或實例可實施本揭露的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本揭露。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
為了更高的裝置密度、更好的裝置效能、與更低的成本，半導體產業推動三維積體電路電晶體發展，以利用更多垂直於基板表面的空間。這種電晶體是FinFET。FinFET之通 道區形成於自基板表面向外凸起的半導體鰭狀結構中。這種通道形狀可讓閘極圍繞通道區的多側。與平面型FET相比，FinFET提高了對通道區的控制，並減少短通道效應。鰭式結構亦使通道區垂直延伸、增加其截面積、並允許較高電流，但不增加電晶體佔據的面積。
讓電晶體承受較高電流而不增加其佔據面積的另一個方法，是在通道區中誘導應變。通常在與通道區相鄰處形成凹陷，再磊晶成長源極與汲極區於凹陷中，即可誘導通道應力。磊晶成長的半導體材料其晶格常數不同於通道區的晶格常數。舉例來說，矽鍺(SiGe)的晶格常數大於矽的晶格常數。SiGe可成長於溝槽中以誘導壓縮應變，其可用於矽為主的PMOS裝置。富含磷的矽(SiP)或碳化矽(SiC)的晶格常數小於矽的晶格常數。SiP或SiC可成長於溝槽中以誘導拉伸應變，其可用於矽為主的NMOS裝置。
成長於這種凹陷中的應變誘導材料之體積與形狀，取決於凹陷的輪廓。傳統上藉由位於通道區上的閘極結構與氮化物間隔物之關鍵尺寸與形狀，控制矽鰭中的凹陷深度與形狀。形成於凹陷中的應變誘導材料之磊晶體積/形狀改變，即改變通道區上的這些層狀物所誘導的應變量。舉例來說，增加凹陷的深度，即增加應變誘導材料的磊晶體積與通道區上的應變。改變通道區上的應變，即可改變與裝置相關的電流量(如飽和電流(Isat)、開啟電流(Ion)、關閉電流(Ioff)、或類似電流)。因此控制裝置電流和整體裝置效能的關鍵，在於控制應變誘導材料的體積和形狀。
綜上所述，本揭露關於在鄰近通道區之凹陷中形成介電材料，以控制通道區上的應變之方法，進而控制凹陷中的磊晶源極/汲極區的應變誘導材料之體積與形狀。在一些實施例中，此方法在半導體基板中的凹陷內形成介電膜。接著進行蝕刻製程，自凹陷的下表面移除介電膜，使介電材料沿著凹陷的側壁。接著沉積應變誘導材料於凹陷中與介電材料相鄰處，以形成磊晶源極/汲極區。應變誘導材料設置為在磊晶源極/汲極區之間的通道區上誘導應變。介電材料消耗凹陷的某些體積，進而減少凹陷中的磊晶源極/汲極區中的應變誘導材料的體積。較厚與較長的介電材料將減少應變誘導材料可形成於凹陷中的體積，即減少凹陷內應變誘導材料的寬度和體積。此外，沿著側壁的介電材料之位置，可讓應變誘導材料與通道區部份分隔，以進一步控制通道區上的應變。
第1圖係一些實施例中，半導體裝置100的剖視圖，其介電材料位於包含磊晶源極/汲極區之凹陷的側壁上。
半導體裝置100包括半導體主體102。閘極結構104佈置於半導體主體102上。閘極結構104包括閘極108，其與半導體主體102隔有閘極介電物106。磊晶源極/汲極區110係佈置於凹陷中，並延伸至閘極結構104其相對兩側上的半導體主體102中。通道區112佈置於半導體主體102中，橫向地位於磊晶源極/汲極區110之間處。磊晶源極/汲極區110包括應變誘導材料，設置以誘導應變於通道區112上。舉例來說，一些實施例中磊晶源極/汲極區110的晶格常數，不同於半導體主體102的晶格常數。晶格常數差異可誘導應變於通道區112上。
介電材料114佈置於半導體主體102中的凹陷內。介電材料114鄰接磊晶源極/汲極區110的應變誘導材料。在一些實施例中，介電材料114可位於凹陷的側壁上，且橫向地位於磊晶源極/汲極區110的應變誘導材料與通道區112之間。在磊晶源極/汲極區110形成其中的凹陷中形成介電材料114，可控制磊晶源極/汲極區110的應變誘導材料之體積，進而控制通道區112上的應變。
第2A至2C圖係本揭露一些實施例中，具有FinFET裝置的半導體結構之圖式。
第2A圖係本揭露一些實施例中，具有FinFET裝置的半導體結構200a之三維(3D)圖。雖然圖式中的半導體結構200a包括兩個第一FinFET裝置，但應理解半導體裝置可包括更多或更少的FinFET裝置。此外，為了方便顯示較內部的層狀物，將以透明方式呈現半導體結構200a的某些層狀物。
半導體結構200a包括一或多個半導體鰭狀物204。一或多個半導體鰭狀物204包括自半導體基板202向外凸起之半導體材料的三維鰭狀物。在多種實施例中，一或多個半導體鰭狀物204可包括矽、矽鍺、或類似物。在一些實施例中，一或多個半導體鰭狀物204沿著在第一方向205a上的長度(較長尺寸)延伸，且在垂直於第一方向205a的第二方向205b上彼此隔有隔離區206。
堆疊的閘極結構208依第二方向205b延伸，並跨過一或多個半導體鰭狀物204。堆疊的閘極結構208包括閘極212，其跨過一或多個半導體鰭狀物204。閘極212與一或多個 半導體鰭狀物204之間隔有閘極介電層210。在多種實施例中，閘極212可包含多晶矽或金屬(如鋁)。堆疊的閘極結構208可進一步包括閘極保護層214於閘極212上，以及硬遮罩層216於閘極保護層214上。在一些實施例中，沿著閘極212、閘極介電層210、閘極保護層214、與硬遮罩層216的側壁佈置密封層218。舉例來說，一些實施例中的閘極介電層210、閘極保護層214、與密封層218可包括SiN(氮化矽)或TiN(氮化鈦)。在一些實施例中，硬遮罩層216包括氧化物或SiN。
一或多個半導體鰭狀物204各自包括凹陷，其具有位於堆疊的閘極結構208其相對兩側上的第一磊晶源極/汲極區220a與第二磊晶源極/汲極區220b。通道區佈置於一或多個半導體鰭狀物204內，且半導體鰭狀物204位於堆疊的閘極結構208下方的第一磊晶源極/汲極區220a和第二磊晶源極/汲極區220b之間。第一磊晶源極/汲極區220a和第二磊晶源極/汲極區220b包括應變誘導材料，其設置以誘導應變於通道區上。
介電材料114佈置於一或多個半導體鰭狀物204中的凹陷內，且橫向地位於第一磊晶源極/汲極區220a與第二磊晶源極/汲極區220b的應變誘導材料以及通道區之間。在一些實施例中，介電材料114可以包括氧化物如氧化矽。在其他實施例中，介電材料114可包括不同的介電材料。在一些實施例中，介電材料114橫向對準閘極介電層210和隔離區206的界面。
在裝置操作期間，可將大於臨界電壓(VT)的閘極偏壓選擇性地施加至閘極212，這將在閘極212下方的通道區222中誘導電荷的累積或損耗。當施加閘極偏壓時，偏壓將選 擇性地跨越源極/汲極區220a與220b，使電流(i)流通於源極/汲極區220a和220b之間，此即「開啟狀態」。另一方面，若閘極偏壓小於VT，即使施加合適的源極/汲極偏壓，也不會有電流流通於磊晶源極/汲極220a和220b之間，此即「關閉狀態」或「次臨界狀態」。
第2B圖顯示半導體結構200a沿著剖線Y-Y'(橫越鰭狀物)的剖視圖200b，而第2C圖顯示半導體結構200a沿著剖線X-X'(橫越鰭狀物)的剖視圖200c。如剖視圖200c所示，一些實施例的半導體鰭狀物204中的凹陷224可具有圓潤的形狀。在一些實施例中，磊晶源極/汲極區220限制於凹陷224中。在其他實施例中，磊晶源極/汲極區220延伸出凹陷224，並延伸至與閘極212橫向地隔有密封層218的位置。
介電材料114可沿著凹陷224的側壁226形成。沿著側壁226佈置介電材料114在，可分隔磊晶源極/汲極區220的應變誘導材料與通道區222，以額外控制通道區222上的應變。在一些實施例中，介電材料114可沿著部份的側壁226形成。在一些實施例中，可沿著側壁226的較上部份佈置介電材料114，使側壁226的較下部份接觸磊晶源極/汲極區220的應變誘導材料。在某些這樣的實施例中，部分半導體鰭狀物204可位於介電材料114上。在其他實施例中(未圖示)，可沿著側壁226的較下部份佈置介電材料114，使上面的側壁226其較上部份接觸磊晶源極/汲極區220的應變誘導材料。
在一些實施例中，介電材料114的高度h1小於凹陷224的高度h2(比如堆疊的閘極結構208之下表面與凹陷224之 下表面之間的距離)。在一些實施例中，介電材料114的高度h1可小於或等於凹陷224的高度h2的一半。在一些實施例中，凹陷224的高度h2可介於約20nm至約70nm之間，而介電材料114的高度h1可介於約5nm至約10nm之間。在一些實施例中，介電材料114的厚度t介於約1nm至約3nm之間。介電材料114的厚度t與高度h1有利於控制凹陷224內的應變誘導材料其體積與形狀，進而控制通道遷移率與裝置電流。
如第3圖所示，提供一些實施例中製造鰭式場效應電晶體(FinFET)裝置的方法300其流程圖。
在步驟302中，形成半導體鰭狀物，其自半導體基板向外凸起。
在步驟304中，形成閘極結構延伸於半導體鰭狀物上。
在步驟306中，可自閘極結構與半導體鰭狀物的上表面移除密封層。
在步驟308中，形成凹陷於沿著閘極結構的相對側壁之半導體鰭狀物中。
在步驟310中，形成介電膜於凹陷中。
在步驟312中，可去除部份介電膜，以形成介電材料於凹陷的側壁上與閘極結構下。
在步驟314中，沉積應變誘導材料於凹陷中，以形成磊晶源極/汲極區。
雖然此處所述之方法300為一系列的步驟或事件，但應理解方法並不限於這些步驟或事件的順序。舉例來 說，某些步驟可以不同順序進行，及/或與上述內容所述及/或所述步驟或事件以外的其他步驟或事件同時進行。此外，並非所有實施例都需進行所有步驟，且可在一或多個單獨的步驟及/或階段中進行上述的一或多個步驟。
第4至10B圖係本街露一些實施例中，FinFET裝置於製程的不同階段中其半導體基板結構。雖然第4至10B圖與方法300有關，但應理解第4至10B圖揭露的結構的形成方法不限制於方法300。
第4圖係一些實施例中，對應步驟302的半導體結構之三維圖400。
如三維圖400所示，一或多個半導體鰭狀物402自半導體基板202向外凸起。在一些實施例中，隔離區206可以形成於相鄰的半導體鰭狀物402之間。隔離區206橫向地分隔相鄰的半導體鰭狀物402。在一些實施例中，可選擇性地蝕刻基板，以形成自半導體基板202向外延伸的一或多個半導體鰭狀物402。在其他實施例中，一或多個半導體鰭狀物402的形成方法可為磊晶成長製程。
在多種實施例中，半導體基板202可為任何半導體主體(如矽、SiGe、或SOI)，比如半導體晶圓及/或晶圓上的一或多個晶粒，以及與其相關之任何其他類型的金屬層、裝置、半導體、及/或磊晶層等。舉例來說，一些實施例中一或多個半導體鰭狀物402可包括半導體材料如矽或矽鍺。在一些實施例中，隔離區206包括氧化物。
第5A至5C圖顯示對應步驟304的半導體結構之一 些實施例。
如第5A圖所示，提供一些實施例之半導體結構的三維圖500a。
如三維圖500a所示，沿著半導體鰭狀物402的側壁與上表面形成閘極介電物504。在一些實施例中，閘極介電物504可包含氧化物，其可由沉積技術所沉積。在其他實施例中，閘極介電物504可包括氮化矽(SiN)或氮化鈦(TiN)，其沉積方法可為沉積技術如PVD、CVD、PECVD、或類似技術。
閘極212形成於閘極介電物504上。在一些實施例中，閘極212包括多晶矽，其可由沉積技術所沉積。舉例來說，其他實施例中的閘極212包含金屬如鋁。閘極保護層214可形成於閘極212上。在一些實施例中，閘極保護層214包括SiN或TiN。硬遮罩層216形成於閘極保護層214上。在一些實施例中，硬遮罩層216可包括氧化物，其形成方法可為沉積技術。
第5B圖顯示沿著第5A圖之剖線Y-Y'的剖視圖500b，而第5C圖顯示沿著第5A圖之剖線X-X'的剖視圖500c。如剖視圖500b和500c所示，閘極介電層504覆蓋半導體鰭狀物402的側壁與上表面。此外，密封層218形成於閘極結構502a和502b的側壁和上表面上。在多種實施例中，密封層218可包含氮化矽(SiN)或氮化鈦(TiN)，其形成方法可為沉積技術。
第6A與6B圖顯示對應步驟306的半導體結構之一些實施例。
第6A圖顯示沿著剖線Y-Y'的剖視圖600a，而第6B圖顯示沿著剖線X-X'的剖視圖600b。如剖視圖600a與600b所 示，進行第一蝕刻製程，使密封層暴露至第一蝕刻品602。第一蝕刻品602自閘極結構502a和502b的上表面移除密封層218，使硬遮罩層216的上表面不具有密封層218。在多種實施例中，第一蝕刻品602可包括乾蝕刻品，其蝕刻化學品包括氟物質如CF4、CHF3、C4F8、或類似物；或濕蝕刻品如氫氟酸(HF)。
第7圖係一些實施例中，對應步驟308的半導體結構其沿著剖線Y-Y’的剖視圖700。
如剖視圖700所示，進行第二蝕刻製程，使閘極結構502a和502b其相對兩側上的半導體鰭狀物204暴露於第二蝕刻品702。第二蝕刻品702移除未遮罩的部份半導體鰭狀物204，以形成凹陷704於半導體鰭狀物204中。凹陷704沿著半導體鰭狀物204的上表面延伸。在一些實施例中，凹陷704的深度介於約20nm至約70nm之間。在多種實施例中，第二蝕刻品702可包括乾蝕刻品，其蝕刻化學品包括氟物質如CF4、CHF3、C4F8、或類似物；或濕蝕刻品如氫氟酸(HF)。
第8A與8B圖顯示對應步驟310的半導體結構其剖視圖800a與800b之一些實施例。
如剖視圖800a和800b所示，介電膜802形成於凹陷704中。介電膜802形成於凹陷704的側壁和下表面上。在一些實施例中，介電膜802包括氧化物。在一些實施例中，介電膜802的形成方法可為熱氧化製程。舉例來說，另一實施例之介電膜802的形成方法可為沉積製程如ALD製程。
第9A與9B圖顯示對應步驟312的半導體結構之一些實施例。
第9A圖顯示沿著剖線Y-Y'的剖視圖900a，而第9B圖顯示沿著剖線X-X'的剖視圖900b。如剖視圖900a與900b所示，進行第三蝕刻製程以將介電膜802暴露至第三蝕刻品902。第三蝕刻品902設置自凹陷704移除部份介電膜802。在一些實施例中，第三蝕刻品902自凹陷的下表面與部分側壁移除介電膜802，以形成介電材料114於凹陷704之側壁上，且介電材料114位於閘極結構506a和506b下。在一些實施例中，介電材料114包括沿著凹陷的第一側壁佈置的第一部分114a，與沿著凹陷的第二側壁(與第一側壁相對)佈置的第二部分114b，其中，第一部分114a與第二部分114b橫向地相隔。在一些實施例中，介電材料114包括氧化矽。
在一些實施例中，第三蝕刻品902包括乾蝕刻品(如RIE蝕刻品、電漿蝕刻品、或類似物)。在其他實施例中，第三蝕刻品902可包括離子，其經由電場向著介電膜802加速，且電場的形成方法為施加大於約100V的偏置電壓至半導體基板202。在又一實施例中，採用一或多個光微影製程形成遮罩單元，以保護介電膜802與半導體基板202的剩餘區域免於第三蝕刻品902的影響。
第10A至10B圖顯示對應步驟314的半導體結構之一些實施例。
第10A圖顯示沿著剖線Y-Y'的剖視圖1000a，而第10B圖顯示沿著剖線X-X'的剖視圖1000b。如剖視圖1000a與1000b所示，磊晶源極/汲極區220形成於凹陷中。磊晶源極/汲極區220包括應變誘導材料，其設置以誘導應力於通道區上， 且通道區222橫向地佈置於磊晶源極/汲極區220之間。在一些實施例中(未圖示)，磊晶源極/汲極區220內的應變誘導材料鄰接閘極結構506a和506b的側壁。在一些實施例中，應變誘導材料的形成方法為磊晶成長，且包括鍺(Ge)或矽鍺(SiGe)。在其他實施例中，應變誘導材料可包括摻雜碳的矽或其他應變誘導材料。
因此，本揭露關於電晶體裝置，其介電材料設置以控制通道區中的應變，且位於半導體基板中的凹陷內。半導體基板包括磊晶源極/汲極區。
在一些實施例中，本揭露關於半導體裝置，其包含磊晶源極/汲極區佈置於凹陷中，且凹陷位於通道區之相對兩側上的半導體主體的上表面中。閘極結構佈置於通道區上的半導體主體上。介電材料橫向地佈置於通道區與磊晶源極/汲極區之間。
上述半導體裝置的半導體主體包括半導體材料的三維鰭狀物自半導體基板向外延伸，其中磊晶源極/汲極區佈置於半導體材料的三維鰭狀物中，且閘極結構跨過半導體材料的三維鰭狀物。
上述半導體裝置的閘極結構包括：閘極位於閘極介電層上；閘極保護層位於閘極上；以及硬遮罩位於閘極保護層上。
上述半導體裝置更包括密封層，其沿著閘極的側壁、閘極介電物的側壁、與硬遮罩的側壁形成，其中介電材料鄰接密封層。
上述半導體裝置的介電材料包括氧化矽。
上述半導體裝置之磊晶源極/汲極區更包括應變誘導材料，其設置以誘導應變於通道區上。
上述半導體裝置之磊晶源極/汲極區，接觸沿著凹陷之下表面的半導體主體。
上述半導體裝置之介電材料包括橫向相隔的第一部份與第二部份，第一部份沿著凹陷的第一側壁佈置，且第二部份沿著凹陷的第二側壁(與第一側壁相對)佈置。
上述半導體裝置的介電材料高度，小於或等於一半的凹陷高度。
上述半導體裝置的介電材料與凹陷的下表面垂直地分隔。
在其他實施例中，本揭露關於FinFET裝置，其包括：半導體的三維鰭狀物自基板向外延伸，且具有通道區。淺溝槽隔離(STI)區位於半導體材料的三維鰭狀物之相反兩側上。閘極結構佈置於半導體材料的三維鰭狀物與STI區上，其中半導體材料的三維鰭狀物具有凹陷，且凹陷延伸至低於閘極結構之相反兩側上的閘極結構下表面。具有橫向分隔的第一部份與第二部份之氧化物材料，其第一部份沿著凹陷之第一側壁佈置，而其第二部份沿著凹陷之第二側壁(與第一側壁相對)佈置。
上述FinFET裝置更包括應變誘導材料位於凹陷中，其中氧化物材料橫向地位於應變誘導材料與半導體材料的三維鰭狀物之間。
上述FinFET裝置的應變誘導材料包括矽鍺(SiGe)。
上述FinFET裝置的氧化物材料與凹陷的下表面垂直分隔。
一種FinFET裝置的形成方法，包括：形成半導體材料的鰭狀物，其自半導體基板向外凸起；形成閘極結構延伸於半導體材料的鰭狀物上；形成凹陷於沿著閘極結構其相對側壁之半導體的鰭狀物中；形成介電膜於凹陷中；以及移除部份介電膜以形成介電材料於凹陷的側壁上與閘極結構下。
上述方法形成介電膜的步驟包括在凹陷上進行熱氧化製程，或者原子層沉積(ALD)介電膜於凹陷中。
上述方法移除部份介電膜的步驟包括施加大於約100V的偏壓至半導體基板，以產生電場加速離子，使其轟擊介電膜。
上述方法移除部份介電膜的步驟包括進行乾蝕刻製程。
上述方法更包括形成應變誘導材料於凹陷中，且介電材料位於應變誘導材料與半導體材料的鰭狀物之間。
上述方法形成應變誘導材料之步驟包括進行磊晶成長製程，以形成應變誘導材料於凹陷中。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在 未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。
114‧‧‧介電材料
202‧‧‧半導體基板
204‧‧‧半導體鰭狀物
210‧‧‧閘極介電層
212‧‧‧閘極
214‧‧‧閘極保護層
216‧‧‧硬遮罩層
218‧‧‧密封層
220‧‧‧磊晶源極/汲極區
222‧‧‧通道區
1000b‧‧‧剖視圖

Claims (1)

  1. 一種半導體裝置，包括：磊晶源極/汲極區佈置於一凹陷中，且該凹陷位於一通道區之相對兩側上的一半導體主體其上表面中；一閘極結構佈置於該通道區上的該半導體主體上；以及一介電材料橫向地佈置於該通道區與該磊晶源極/汲極區之間。
TW105129952A 2015-09-15 2016-09-14 半導體裝置 TW201711108A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/854,772 US9991385B2 (en) 2015-09-15 2015-09-15 Enhanced volume control by recess profile control

Publications (1)

Publication Number Publication Date
TW201711108A true TW201711108A (zh) 2017-03-16

Family

ID=58260030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129952A TW201711108A (zh) 2015-09-15 2016-09-14 半導體裝置

Country Status (3)

Country Link
US (1) US9991385B2 (zh)
CN (1) CN106531803A (zh)
TW (1) TW201711108A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704990B1 (en) * 2016-09-19 2017-07-11 International Business Machines Corporation Vertical FET with strained channel
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR20230006054A (ko) * 2017-11-30 2023-01-10 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
US10629490B2 (en) * 2018-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field-effect transistor device and method of fabricating the same
US11335683B2 (en) * 2020-06-30 2022-05-17 Qualcomm Incorporated Device channel profile structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834793A (en) * 1985-12-27 1998-11-10 Kabushiki Kaisha Toshiba Semiconductor devices
TW333713B (en) * 1996-08-20 1998-06-11 Toshiba Co Ltd The semiconductor device and its producing method
KR20000065719A (ko) * 1999-04-08 2000-11-15 김영환 반도체 소자 및 그 제조방법
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device

Also Published As

Publication number Publication date
CN106531803A (zh) 2017-03-22
US9991385B2 (en) 2018-06-05
US20170077302A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI544529B (zh) 鰭狀場效電晶體裝置與其形成方法
US10121851B2 (en) Fin recess last process for FinFET fabrication
TWI498998B (zh) 具有溝槽隔離之鰭式半導體裝置的形成方法
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
KR101320137B1 (ko) 금속 게이트 스트레서를 구비한 ｆｉｎｆｅｔ
US8846477B2 (en) Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
US9117875B2 (en) Methods of forming isolated germanium-containing fins for a FinFET semiconductor device
TWI668866B (zh) 半導體元件及其製作方法
CN105321943A (zh) 非平面器件和应变产生沟道电介质
TW201711108A (zh) 半導體裝置
US9755080B2 (en) Fin field-effect transistor
US11038039B2 (en) Method of forming a semiconductor device
US9076870B2 (en) Method for forming fin-shaped structure
US10347716B2 (en) Method for fabricating shallow trench isolation between fin-shaped structures
CN105810585B (zh) 半导体结构的制作方法
US9721804B1 (en) Semiconductor device and method for fabricating the same
CN108962823B (zh) 半导体制造方法及半导体装置
US9875941B1 (en) Method for fabricating semiconductor device
US9966468B2 (en) Semiconductor device having reverse U-shaped epitaxial layer and method for fabricating the same
JP6064665B2 (ja) 半導体装置およびその製造方法
CN106910685A (zh) 一种半导体器件及其制备方法、电子装置
US9640661B1 (en) FinFET having a fin and a V-shaped epitaxial layer formed on the top surface of the fin and method for fabricating the same
US20180166574A1 (en) Finfet with epitaxial layer having octagonal cross-section