[go: up one dir, main page]

TWI890355B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法

Info

Publication number
TWI890355B
TWI890355B TW113109040A TW113109040A TWI890355B TW I890355 B TWI890355 B TW I890355B TW 113109040 A TW113109040 A TW 113109040A TW 113109040 A TW113109040 A TW 113109040A TW I890355 B TWI890355 B TW I890355B
Authority
TW
Taiwan
Prior art keywords
layer
package
electronic package
electronic
manufacturing
Prior art date
Application number
TW113109040A
Other languages
English (en)
Other versions
TW202537077A (zh
Inventor
陳正倫
洪良易
王愉博
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW113109040A priority Critical patent/TWI890355B/zh
Priority to CN202410305245.9A priority patent/CN120637335A/zh
Priority to US18/899,845 priority patent/US20250293113A1/en
Application granted granted Critical
Publication of TWI890355B publication Critical patent/TWI890355B/zh
Publication of TW202537077A publication Critical patent/TW202537077A/zh

Links

Classifications

    • H10W20/40—
    • H10W20/427—
    • H10W20/435—
    • H10W20/484—
    • H10W40/037—
    • H10W40/22—
    • H10W40/255—
    • H10W40/258—
    • H10W70/02—
    • H10W72/019—
    • H10W74/117—
    • H10W76/60—
    • H10W90/401—
    • H10W90/701—
    • H10W99/00—
    • H10P72/7424—
    • H10W70/05—
    • H10W70/60—
    • H10W70/652—
    • H10W70/655—
    • H10W74/111—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝件，包括：承載結構；封裝模組，設於該承載結構之其中一側上，並包含包覆層、電子元件、線路結構及佈線結構，其中，該包覆層具有相對之第一表面及第二表面，該電子元件嵌埋於該包覆層中，該線路結構形成於該包覆層之該第二表面上並電性連接該電子元件，且該佈線結構形成於該包覆層之該第一表面上並電性連接該電子元件；以及散熱結構，形成於該封裝模組之該線路結構上。本發明復提供該電子封裝件之製法。

Description

電子封裝件及其製法
本發明涉及一種電子封裝件及其製法，尤指一種具有散熱結構之電子封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能與高性能的趨勢，故業界遂針對晶片做創新性開發，而發展出晶背供電(Backside Power Delivery Network；BSPDN)晶片之技術，其與傳統晶片之差異為傳統晶片內元件的訊號(I/O signal)、電源(power)與接地(ground)線路會沿同一方向向外傳遞，而晶背供電晶片可將電源與接地接點從晶背導出，與訊號線走相反方向，其優點為訊號線側除了可減少了電源線路的干擾，也空出了空間可供設計走線。
圖1為習知半導體封裝件1之剖面示意圖。如圖1所示，該半導體封裝件1於一包覆層15中嵌埋一半導體晶片11與複數導電柱13，且於該包覆層15上側形成電性連接複數導電柱13之線路結構16，並於該包覆層15下側形成電性連接複數導電柱13之佈線結構10，其中，該半導體晶片11為晶背供電晶片，其具有相對之電源線側11a及訊號線側11b，電源線側11a電性連接佈線結構10，訊號線側11b電性連接線路結構16。佈線結構10透過複數導電凸塊 14與底膠17設於一基板12上，且基板12可再透過複數焊球18接置於一電路板(圖略)上。
於習知半導體封裝件1中，半導體晶片11僅能藉由電源線側11a的佈線結構10將熱傳導至複數導電凸塊14及基板12來進行散熱，訊號線側11b並無散熱設計，導致半導體封裝件1會有熱量累積造成溫度過高的風險。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種電子封裝件，包括：承載結構；封裝模組，設於該承載結構之其中一側上，並包含包覆層、電子元件、線路結構及佈線結構，其中，該包覆層具有相對之第一表面及第二表面，該電子元件嵌埋於該包覆層中，該線路結構形成於該包覆層之該第二表面上並電性連接該電子元件，該佈線結構形成於該包覆層之該第一表面上並電性連接該電子元件，且該電子元件為晶背供電晶片，其具有相對之電源線側及訊號線側，該電源線側及該訊號線側之其中之一電性連接該佈線結構，該訊號線側及該電源線側之其中另一電性連接該線路結構；以及散熱結構，形成於該封裝模組之該線路結構上。
如前述之電子封裝件，該散熱結構包含圖案化介電層及嵌埋於該圖案化介電層中並外露於該圖案化介電層相對二側的金屬層。
如前述之電子封裝件，該金屬層呈環形陣列形式或井字陣列形式。
如前述之電子封裝件，該散熱結構為金屬層。
如前述之電子封裝件，更包括形成於該散熱結構及該線路結構之間的晶種層。
如前述之電子封裝件，更包括形成於該散熱結構上之金屬接著層。
如前述之電子封裝件，更包括形成於該金屬接著層上之散熱材。
如前述之電子封裝件，更包括一散熱件，該散熱件接置該散熱材並設於該承載結構上，以覆蓋該封裝模組。
如前述之電子封裝件，該金屬接著層包含有鈦層、鎳/釩層及金層。
如前述之電子封裝件，該封裝模組更包括嵌埋於該包覆層中並電性連接該線路結構及該佈線結構之複數導電柱。
本發明亦提供一種電子封裝件之製法，包括：提供一包含包覆層、電子元件、線路結構及佈線結構之封裝模組，其中，該包覆層具有相對之第一表面及第二表面，該電子元件嵌埋於該包覆層中，該線路結構形成於該包覆層之該第二表面上並電性連接該電子元件，該佈線結構形成於該包覆層之該第一表面上並電性連接該電子元件，且該電子元件為晶背供電晶片，其具有相對之電源線側及訊號線側，該電源線側及該訊號線側之其中之一電性連接該佈線結構，該訊號線側及該電源線側之其中另一電性連接該線路結構；於該線路結構上形成一散熱結構；以及將該封裝模組設於一承載結構之其中一側上。
如前述之電子封裝件之製法，該散熱結構包含圖案化介電層及嵌埋於該圖案化介電層中並外露於該圖案化介電層相對二側的金屬層。
如前述之電子封裝件之製法，先於該線路結構上形成一晶種層，再於該晶種層上形成該散熱結構。
如前述之電子封裝件之製法，先以曝光顯影製程於該晶種層上形成該圖案化介電層，再於該圖案化介電層中形成該金屬層。
如前述之電子封裝件之製法，該金屬層呈環形陣列形式或井字陣列形式。
如前述之電子封裝件之製法，該散熱結構之材質為銅。
如前述之電子封裝件之製法，更包括於該散熱結構上形成金屬接著層。
如前述之電子封裝件之製法，更包括於該金屬接著層上形成散熱材。
如前述之電子封裝件之製法，於該封裝模組設於該承載結構之後，將一散熱件設於該承載結構上並接置該散熱材，以覆蓋該封裝模組。
如前述之電子封裝件之製法，該金屬接著層包含有鈦層、鎳/釩層及金層。
如前述之電子封裝件之製法，該封裝模組更包括嵌埋於該包覆層中並電性連接該線路結構及該佈線結構之複數導電柱。
綜上所述，本發明電子封裝件及其製法藉由散熱結構的設置，可讓電子元件能同時經由電源線側的佈線結構與導電凸塊及訊號線側的散熱材與散熱件來進行散熱，避免熱量累積造成溫度過高的風險，且具備成本低、製程簡易、實施便利性佳、無須再購買昂貴機台等優點。
1:半導體封裝件
10,20:佈線結構
11:半導體晶片
11a,21a:電源線側
11b,21b:訊號線側
12:基板
13,23:導電柱
14,281:導電凸塊
15,22:包覆層
16,24:線路結構
17,282:底膠
18:焊球
2:電子封裝件
2a:封裝模組
201,241:介電層
202,242:線路層
21:電子元件
22a:第一表面
22b:第二表面
25:晶種層
26:散熱結構
261:圖案化介電層
262:金屬層
27:金屬接著層
29:散熱材
30:承載結構
31:散熱件
310:散熱體
311:支撐腳
32:黏著層
33:導電元件
圖1為習知半導體封裝件之剖視示意圖。
圖2A至圖2E為本發明之電子封裝件之製法之剖面示意圖。
圖2B’為本發明之電子封裝件中散熱結構之另一實施例之剖面示意圖。
圖3A及圖3B為本發明之電子封裝件中不同實施例之散熱結構之頂視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2E為本發明之電子封裝件2之製法之剖面示意圖。
如圖2A所示，提供一封裝模組2a，該封裝模組2a包含佈線結構20、電子元件21、包覆層22、複數導電柱23及線路結構24。
佈線結構20包含至少一介電層201及結合該介電層201之線路層202，例如，形成該介電層201之材質可為聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)或其它等之介電材，且可採用線路重佈層(redistribution layer，簡稱RDL)製程形成該介電層201及該線路層202。
在本實施例中，電子元件21為晶背供電晶片，其具有相對之電源線側21a及訊號線側21b。該電子元件21以該電源線側21a接置於該佈線結構20上，並以電源線側21a的複數電性接觸墊電性連接線路層202。
複數導電柱23立設於該佈線結構20上，並電性連接線路層202。在本實施例中，形成該複數導電柱23之材質可例如為銅之金屬材或銲錫材。
包覆層22設於佈線結構20上，並包覆複數導電柱23及電子元件21，其中，包覆層22具有相對之第一表面22a及第二表面22b。包覆層22以其第一表面22a結合至佈線結構20上，且令複數導電柱23之相對二端面分別外露於第一表面22a及第二表面22b，以及令電子元件21之電源線側21a外露於第一表面22a、訊號線側21b外露於第二表面22b。
於本實施例中，該包覆層22可為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)。例如，該包覆層22之製程可選擇液態封膠(liquid compound)、噴塗(injection)、壓合(lamination)或模壓(compression molding)等方式形成於佈線結構20上。
線路結構24設於電子元件21之訊號線側21b及包覆層22之第二表面22b上，並包含至少一介電層241及結合該介電層241之線路層242，例 如，形成該介電層241之材質可為聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)或其它等之介電材，且可採用線路重佈層(RDL)製程形成該介電層241及該線路層242，且令該線路層242電性連接複數導電柱23及電子元件21之訊號線側21b上的複數電性接觸墊。
在其他實施例中，電子元件21也可以訊號線側21b接置於該佈線結構20上，並以電源線側21a接置於線路結構24上。
如圖2B所示，於線路結構24上形成一散熱結構26。
在一實施例中，可先於線路結構24上形成一晶種層25，再於晶種層25上形成散熱結構26。晶種層25以濺鍍(sputter)方式形成如Ti、Cu、Ni、V、Al、W、Au或其組成之金屬材。在本實施例中，晶種層25可以是Ti-Cu組成之金屬材，但並不以此為限。
散熱結構26包含圖案化介電層261及金屬層262。先以曝光顯影製程於線路結構24上形成圖案化介電層261，再以電鍍製程於圖案化介電層261中形成金屬層262，以令金屬層262嵌埋於圖案化介電層261中並外露於圖案化介電層261的相對二側。
在本實施例中，圖案化介電層261可例如為聚醯亞胺(PI)之絕緣材，金屬層262可例如為銅，但並不以此為限。
再者，如圖3A所示，金屬層262的佈局方式可呈環形陣列形式，或如圖3B所示，金屬層262的佈局方式亦可呈井字陣列形式，但並不以此為限，可根據散熱需求變更金屬層262的佈局方式。
於一實施例中，如圖2B’所示，也可以電鍍製程形成一金屬層(如厚銅層)來作為散熱結構26，而不形成如前述之圖案化介電層261。
如圖2C所示，以濺鍍製程於散熱結構26上形成金屬接著層27，並於佈線結構20上形成複數如銲錫材料之導電凸塊281。
在本實施例中，金屬接著層27由下而上依序為鈦(Ti)層、鎳(Ni)/(釩(V))層及金(Au)層，Ti層用於結合金屬層262及Ni(V)層，並作為銦(In)擴散阻擋層，而Ni(V)層用於與In形成介金屬化合物焊接層，Au層則用於防止Ni(V)層氧化。
如圖2D所示，以迴焊製程將封裝模組2a藉由複數導電凸塊281設於一承載結構30之其中一側上，並將底膠282填入封裝模組2a及承載結構30之間以包覆複數導電凸塊281。
所述之承載結構30為封裝用載板形式，例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(Through-silicon via，簡稱TSV)之矽中介板(Through Silicon interposer，簡稱TSI)或其它板型，其包含至少一佈線層，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載結構30亦可為其它承載晶片之板材，如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等，並不限於上述。
如圖2E所示，於金屬接著層27上形成散熱材29，並將一散熱件31設於該承載結構30之該其中一側上且接置該散熱材29，以覆蓋封裝模組2a。接著，進行加熱作業以熱固化散熱材29，並於承載結構30之另一側上配置複數如銲球之導電元件33，以獲取本發明之電子封裝件2，該電子封裝件2可藉由導電元件33設於一如電路板之電子裝置(圖略)上。
在本實施例中，散熱材29為導熱介面材(Thermal Interface Material，簡稱TIM)，可例如為銦(Indium)、奈米燒結銀膠(nano-sintering)、矽基樹脂散熱膠(填充物可為ZnO、Al、Ag、SiO2、Al2O3等)、環氧樹脂散熱膠(填充物可為ZnO、Al、Ag、SiO2、Al2O3等)。應可理解地，有關TIM之種類繁多，並無特別限制。
散熱件31包含有一片狀散熱體310與複數立設於該散熱體310上之支撐腳311，以令該散熱體310接觸結合該散熱材29，且該支撐腳311藉由黏著層32結合於該承載結構30之該其中一側上。在本實施例中，散熱件31以熱壓接著方式結合於承載結構30。
本發明復提供一種電子封裝件2，包括承載結構30、封裝模組2a以及散熱結構26。
所述之承載結構30為封裝用載板形式，例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(TSV)之矽中介板(TSI)或其它板型，其包含至少一佈線層，如至少一扇出(fan out)型重佈線路層(RDL)。應可理解地，該承載結構30亦可為其它承載晶片之板材，如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等，並不限於上述。
封裝模組2a設於該承載結構30之其中一側上，並包含佈線結構20、電子元件21、包覆層22、複數導電柱23及線路結構24。
佈線結構20經由複數如銲錫材料之導電凸塊281及包覆導電凸塊281之底膠282設於該承載結構30之該其中一側上，並包含至少一介電層201及結合該介電層201之線路層202。
電子元件21為晶背供電晶片，其具有相對之電源線側21a及訊號線側21b，並以該電源線側21a接置於該佈線結構20上，且以電源線側21a的複數電性接觸墊電性連接線路層202。
複數導電柱23立設於該佈線結構20上，並電性連接線路層202。
包覆層22設於佈線結構20上，並包覆複數導電柱23及電子元件21，其中，包覆層22具有相對之第一表面22a及第二表面22b，並以其第一表面22a結合至佈線結構20上，且令複數導電柱23之相對二端面分別外露於第一表面22a及第二表面22b，以及令電子元件21之電源線側21a外露於第一表面22a、訊號線側21b外露於第二表面22b。
線路結構24設於電子元件21之訊號線側21b及包覆層22之第二表面22b上，並包含至少一介電層241及結合該介電層241之線路層242，以令該線路層242電性連接複數導電柱23及電子元件21之訊號線側21b上的複數電性接觸墊。
散熱結構26設於該線路結構24上，並包含圖案化介電層261及嵌埋於圖案化介電層261中並外露於圖案化介電層261的相對二側的金屬層262。
在本實施例中，圖案化介電層261可例如為聚醯亞胺(PI)之絕緣材，金屬層262可例如為銅，但並不以此為限。
於一實施例中，金屬層262的佈局方式可呈環形陣列形式或呈井字陣列形式，但並不以此為限。
於一實施例中，散熱結構26也可以是一層厚銅層，而不包含前述之圖案化介電層261。
於一實施例中，線路結構24及散熱結構26之間可再形成一晶種層25，例如以Ti-Cu組成之金屬材，但並不以此為限。
本發明電子封裝件2更包括形成於散熱結構26上的金屬接著層27。在本實施例中，金屬接著層27由下而上依序為Ti層、Ni(V)層及Au層，Ti層用於結合金屬層262及Ni(V)層，並作為In擴散阻擋層，而Ni(V)層用於與In形成介金屬化合物焊接層，Au層則用於防止Ni(V)層氧化。
本發明電子封裝件2更包括形成於金屬接著層27上的散熱材29，在本實施例中，散熱材29為導熱介面材(TIM)。
本發明電子封裝件2更包括設於該承載結構30之該其中一側上且接置該散熱材29的一散熱件31。散熱件31包含有一片狀散熱體310與複數立設於該散熱體310上之支撐腳311，以令該散熱體310接觸結合該散熱材29，且該支撐腳311藉由黏著層32結合於該承載結構30之該其中一側上。
本發明電子封裝件2可於承載結構30之另一側上配置複數如銲球之導電元件33，以供接置於一如電路板之電子裝置(圖略)上。
綜上所述，本發明電子封裝件及其製法藉由散熱結構的設置，可讓電子元件能同時經由電源線側的佈線結構與導電凸塊及訊號線側的散熱材與散熱件來進行散熱，避免熱量累積造成溫度過高的風險，且具備成本低、製程簡易、實施便利性佳、無須再購買昂貴機台等優點。
再者，本發明電子封裝件中散熱結構為圖案化介電層(如PI)及金屬層(如Cu)之複合層，在後續熱循環或熱製程中，除了可避免產生大的體積變化不匹配所導致的脫層疑慮之外，更可減緩散熱結構與其他層(如線路結構或金屬接著層)之間的應力問題。
又，由於本發明電子封裝件中存在散熱結構，可令金屬接著層不直接與線路結構的介電層直接結合，從而避免因為薄膜應力發生脫層等接著性問題。
上述實施例用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:電子封裝件
20:佈線結構
201:介電層
202:線路層
21:電子元件
21a:電源線側
21b:訊號線側
22:包覆層
22a:第一表面
22b:第二表面
23:導電柱
24:線路結構
25:晶種層
26:散熱結構
261:圖案化介電層
262:金屬層
27:金屬接著層
281:導電凸塊
282:底膠
29:散熱材
30:承載結構
31:散熱件
310:散熱體
311:支撐腳
32:黏著層
33:導電元件

Claims (19)

  1. 一種電子封裝件，包括：承載結構；封裝模組，設於該承載結構之其中一側上，並包含包覆層、電子元件、線路結構及佈線結構，其中，該包覆層具有相對之第一表面及第二表面，該電子元件嵌埋於該包覆層中，該線路結構形成於該包覆層之該第二表面上並電性連接該電子元件，該佈線結構形成於該包覆層之該第一表面上並電性連接該電子元件，且該電子元件為晶背供電晶片，其具有相對之電源線側及訊號線側，該電源線側及該訊號線側之其中之一電性連接該佈線結構，該訊號線側及該電源線側之其中另一電性連接該線路結構；以及散熱結構，形成於該封裝模組之該線路結構上，且該散熱結構及該線路結構間形成有晶種層。
  2. 如請求項1所述之電子封裝件，其中，該散熱結構包含圖案化介電層及嵌埋於該圖案化介電層中並外露於該圖案化介電層相對二側的金屬層。
  3. 如請求項2所述之電子封裝件，其中，該金屬層呈環形陣列形式或井字陣列形式。
  4. 如請求項1所述之電子封裝件，其中，該散熱結構為金屬層。
  5. 如請求項1所述之電子封裝件，更包括形成於該散熱結構上之金屬接著層。
  6. 如請求項5所述之電子封裝件，更包括形成於該金屬接著層上之散熱材。
  7. 如請求項6所述之電子封裝件，更包括一散熱件，該散熱件接置該散熱材並設於該承載結構上，以覆蓋該封裝模組。
  8. 如請求項5所述之電子封裝件，其中，該金屬接著層包含有鈦層、鎳/釩層及金層。
  9. 如請求項1所述之電子封裝件，其中，該封裝模組更包括嵌埋於該包覆層中並電性連接該線路結構及該佈線結構之複數導電柱。
  10. 一種電子封裝件之製法，包括：提供一包含包覆層、電子元件、線路結構及佈線結構之封裝模組，其中，該包覆層具有相對之第一表面及第二表面，該電子元件嵌埋於該包覆層中，該線路結構形成於該包覆層之該第二表面上並電性連接該電子元件，該佈線結構形成於該包覆層之該第一表面上並電性連接該電子元件，且該電子元件為晶背供電晶片，其具有相對之電源線側及訊號線側，該電源線側及該訊號線側之其中之一電性連接該佈線結構，該訊號線側及該電源線側之其中另一電性連接該線路結構；於該線路結構上形成一晶種層，再於該晶種層上形成一散熱結構；以及將該封裝模組設於一承載結構之其中一側上。
  11. 如請求項10所述之電子封裝件之製法，其中，該散熱結構包含圖案化介電層及嵌埋於該圖案化介電層中並外露於該圖案化介電層相對二側的金屬層。
  12. 如請求項10所述之電子封裝件之製法，其中，先以曝光顯影製程於該晶種層上形成該圖案化介電層，再於該圖案化介電層中形成該金屬層。
  13. 如請求項11所述之電子封裝件之製法，其中，該金屬層呈環形陣列形式或井字陣列形式。
  14. 如請求項10所述之電子封裝件之製法，其中，該散熱結構之材質為銅。
  15. 如請求項10所述之電子封裝件之製法，更包括於該散熱結構上形成金屬接著層。
  16. 如請求項15所述之電子封裝件之製法，更包括於該金屬接著層上形成散熱材。
  17. 如請求項16所述之電子封裝件之製法，其中，於該封裝模組設於該承載結構之後，將一散熱件設於該承載結構上並接置該散熱材，以覆蓋該封裝模組。
  18. 如請求項15所述之電子封裝件之製法，其中，該金屬接著層包含有鈦層、鎳/釩層及金層。
  19. 如請求項10所述之電子封裝件之製法，其中，該封裝模組更包括嵌埋於該包覆層中並電性連接該線路結構及該佈線結構之複數導電柱。
TW113109040A 2024-03-12 2024-03-12 電子封裝件及其製法 TWI890355B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW113109040A TWI890355B (zh) 2024-03-12 2024-03-12 電子封裝件及其製法
CN202410305245.9A CN120637335A (zh) 2024-03-12 2024-03-18 电子封装件及其制法
US18/899,845 US20250293113A1 (en) 2024-03-12 2024-09-27 Electronic package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113109040A TWI890355B (zh) 2024-03-12 2024-03-12 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI890355B true TWI890355B (zh) 2025-07-11
TW202537077A TW202537077A (zh) 2025-09-16

Family

ID=96962995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113109040A TWI890355B (zh) 2024-03-12 2024-03-12 電子封裝件及其製法

Country Status (3)

Country Link
US (1) US20250293113A1 (zh)
CN (1) CN120637335A (zh)
TW (1) TWI890355B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202226524A (zh) * 2020-09-09 2022-07-01 美商高通公司 整合有封裝電壓調節器的堆疊晶
TW202234613A (zh) * 2021-02-18 2022-09-01 創意電子股份有限公司 散熱結構、半導體封裝裝置及半導體封裝裝置之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202226524A (zh) * 2020-09-09 2022-07-01 美商高通公司 整合有封裝電壓調節器的堆疊晶
TW202234613A (zh) * 2021-02-18 2022-09-01 創意電子股份有限公司 散熱結構、半導體封裝裝置及半導體封裝裝置之製造方法

Also Published As

Publication number Publication date
US20250293113A1 (en) 2025-09-18
TW202537077A (zh) 2025-09-16
CN120637335A (zh) 2025-09-12

Similar Documents

Publication Publication Date Title
US12362263B2 (en) Electronic package and method of fabricating the same
TWI803310B (zh) 積體電路元件和其形成方法
TWI713129B (zh) 半導體元件及其形成方法
TWI496270B (zh) 半導體封裝件及其製法
US11145614B2 (en) Semiconductor device and method of manufacture
CN113658944A (zh) 半导体封装件及其形成方法
TWI544599B (zh) 封裝結構之製法
TWI733569B (zh) 電子封裝件及其製法
TWI765778B (zh) 電子封裝件及其製法
TWI802726B (zh) 電子封裝件及其承載基板與製法
CN102169841A (zh) 凹入的半导体基底和相关技术
CN108305866A (zh) 电子封装件的制法
TWI791881B (zh) 電子封裝件及其組合式基板與製法
CN111883506A (zh) 电子封装件及其承载基板与制法
TWI734401B (zh) 電子封裝件
TW202347675A (zh) 電子封裝件及其製法
US12255165B2 (en) Electronic package and carrier thereof and method for manufacturing the same
TWI890355B (zh) 電子封裝件及其製法
TW202347678A (zh) 積體電路裝置
CN112086366A (zh) Led芯片系统级封装结构及封装方法
TWI871054B (zh) 電子封裝件
TWI879188B (zh) 電子封裝件及其製法
TWI907881B (zh) 電子封裝件及其製法
TWI837021B (zh) 電子封裝件
TWI879185B (zh) 電子封裝件及其製法