CN108305866A - 电子封装件的制法 - Google Patents

Abstract

一种电子封装件的制法，先于第一线路结构上侧形成导电柱及结合第一电子元件，再以绝缘层包覆该多个导电柱与该第一电子元件，之后形成第二线路结构于该第一线路结构下侧，并设置第二电子元件于该第二线路结构上，且形成封装层以包覆该第二电子元件，最后移除部分该绝缘层，以外露该导电柱的部分表面，以通过该导电柱与绝缘层取代现有硅中介板，以节省制程成本。

Description

电子封装件的制法

技术领域

本发明有关一种半导体制程，尤指一种半导体封装结构的制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，其中应用于芯片封装领域的技术包含有：芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。

图1为现有3D IC芯片堆叠的半导体封装件1的剖面示意图，其包含有一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10a与转接侧10b、及连通该置晶侧10a与转接侧10b的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该转接侧10b上具有多个线路重布层(Redistribution layer，简称RDL)101，以将间距较小的半导体芯片19的电极垫190通过多个焊锡凸块102电性结合至该置晶侧10a上，再以底胶192包覆该多个焊锡凸块102，且形成封装胶体18于该硅中介板10上，以覆盖该半导体芯片19，另于该线路重布层101上通过多个如凸块的导电元件103电性结合间距较大的封装基板17的焊垫170，并以底胶172包覆该多个导电元件103。

再者，制作该半导体封装件1时，先将该半导体芯片19置放于该硅中介板10上，再将该硅中介板10以该多个导电元件103接置于该封装基板17上，之后形成该封装胶体18。

此外，于后续应用该半导体封装件1的组装制程时，该半导体封装件1通过该封装基板17下侧结合至一电路板(图略)上，以利用该多个导电硅穿孔100作为该半导体芯片19与该电路板之间讯号传递的介质。

然而，现有半导体封装件1的制法中，使用该硅中介板10作为该半导体芯片19与该封装基板17之间讯号传递的介质，因需具备一定深宽比的控制(即该导电硅穿孔100的深宽比为100um/10um)，才能制作出适用的硅中介板10，因而往往需耗费大量制程时间及化学药剂的成本，进而提高制程难度及制作成本。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件的制法，以节省制程成本。

本发明的电子封装件的制法包括：提供一具有相对的第一侧及第二侧的第一线路结构，且该第一线路结构包含有第一线路层；形成多个导电柱于该第一线路结构的第一侧上，且于该第一线路结构的第一侧上结合第一电子元件，其中，该导电柱与该第一电子元件电性连接该第一线路层；形成绝缘层于该第一线路结构的第一侧上，以令该绝缘层包覆该导电柱与该第一电子元件；形成第二线路结构于该第一线路结构的第二侧上，且该第二线路结构包含有电性连接该第一线路层的第二线路层；设置第二电子元件于该第二线路结构上，且令该电子元件电性连接该第二线路层；形成封装层于该第二线路结构上，以包覆该第二电子元件；以及移除部分该绝缘层，以外露该导电柱的部分表面。

前述的电子封装件的制法中，该导电柱的材质为焊锡材料或金属材料。

前述的电子封装件的制法中，该第一电子元件的部分表面外露于该绝缘层。

前述的电子封装件的制法中，还包括移除部分该封装层，以令该第二电子元件的部分表面外露于该封装层。

前述的电子封装件的制法中，该封装层的材质与该绝缘层的材质为相同或不相同。

前述的电子封装件的制法中，还包括形成导电元件于外露出该绝缘层的该导电柱的部分表面上。

由上可知，本发明的电子封装件的制法，主要通过于该第一线路结构上形成该多个导电柱，且以绝缘层包覆该多个导电柱，因而不需形成如现有的硅穿孔，故能依深宽比需求制作各种尺寸的导电柱，使终端产品达到轻、薄、短、小的需求，且能提高产量并节省化学药剂费用支出。

此外，本发明的制法以该绝缘层取代现有硅中介板，并利用该多个导电柱作为该第二电子元件与电路板之间讯号传递的介质，故相比于现有技术，本发明的制法无需制作TSV，因而大幅降低制程难度及制作成本。

另外，通过直接将高I/O功能的第二电子元件接置于该第二线路结构上，因而不需使用一含核心层的封装基板及一具TSV的硅中介板，故可减少该电子封装件的厚度。

附图说明

图1为现有半导体封装件的剖面示意图；

图2A至图2F为本发明的电子封装件的制法的剖面示意图；

图2G为本发明的电子封装件后续应用的剖面示意图；以及

图3为本发明的电子封装件的另一实施例的剖面示意图。

符号说明：

1 半导体封装件

10 硅中介板

10a 置晶侧

10b 转接侧

100 导电硅穿孔

101 线路重布层

102,230,250 焊锡凸块

103,28 导电元件

17 封装基板

170 焊垫

172,192 底胶

18 封装胶体

19 半导体芯片

190 电极垫

2 电子封装件

20 承载件

200 分隔层

21 第一线路结构

21a 第一侧

21b 第二侧

210 第一介电层

211 第一线路层

212 凸块底下金属层

22 第二线路结构

220 第二介电层

221 第二线路层

222 金属层

23 第一电子元件

24 封装层

25 第二电子元件

26,36 导电柱

27 绝缘层

9 电路板。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2F为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，提供一具有一分隔层200的承载件20，再形成一第一线路结构21于该承载件20的分隔层200上。接着，形成多个导电柱26及结合第一电子元件23于该第一线路结构21上，其中，该第一电子元件23通过多个焊锡凸块230电性结合至该第一线路结构21上。

于本实施例中，该承载件20为半导体板体，例如虚设硅晶圆(dummy Si wafer)、玻璃或高分子板材，且该分隔层200为例如热化二氧化硅层(thermal SiO₂layer)或黏着层(较佳为有机黏着层)。

此外，该第一线路结构21可利用线路重布层(Redistribution layer，简称RDL)制程形成，且该第一线路结构21具有相对的第一侧21a与第二侧21b，并以该第二侧21b结合于该分隔层200上。具体地，该第一线路结构21具有至少一第一介电层210以及形成于该第一介电层210中的至少一第一线路层211，另该第一线路层211上可形成有凸块底下金属层(Under Bump Metallurgy，简称UBM)212，以结合该多个导电柱26及焊锡凸块230。

又，以图案化方式(如电镀金属、沉积金属或蚀刻金属等)形成该导电柱26，以于该第一线路结构21的第一侧21a上形成如铜柱的金属柱，并使该多个导电柱26电性连接该第一线路层211。

另外，该第一电子元件23为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。具体地，该第一电子元件23以覆晶方式电性连接该第一线路层211，例如，该第一电子元件23通过多个焊锡凸块230电性结合至该第一线路层211上；应可理解地，该第一电子元件23也可以打线方式电性连接该第一线路层211。

如图2B所示，形成一绝缘层27于该第一线路结构21的第一侧21a上，以包覆该多个导电柱26与该第一电子元件23。

于本实施例中，形成该绝缘层27的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装材。

如图2C所示，移除该承载件20，且使该分隔层200保留于该第一线路结构21上。接着，形成一第二线路结构22于该第一线路结构21的第二侧21b的分隔层200上。

于本实施例中，当该承载件20为硅晶圆材质时，先研磨移除该承载件20的大部分材质，再利用蚀刻方式清除剩余该承载件20的材质，以保留该分隔层200，其中该分隔层200作为蚀刻停止层。当该承载件20为玻璃材质时，以加热方式或照光方式(如UV光)，使该分隔层200失去部分黏性，以移除该承载件20而保留该分隔层200，其中，该分隔层200作为黏着层使用。

再者，该第二线路结构22可利用线路重布层(RDL)制程形成，且该第二线路结构22具有多个第二介电层220、形成于该第二介电层220中与该分隔层200中的第二线路层221以及形成于最外侧的该第二介电层220上的金属层222，以令该第二线路层221电性连接该第一线路层211，且令该金属层222电性连接该第二线路层221。

于本实施例中，该金属层222为例如以电镀方式制作，且该金属层222为图案化线路层，其包含电性接触垫(pad)与导电迹线(trace)。然而，有关线路制程的方式繁多，如RDL制程，故于此不再赘述。

如图2D所示，设置多个第二电子元件25于该第二线路结构22上。接着，形成一封装层24于该第二线路结构22上，以包覆该多个第二电子元件25。

于本实施例中，该第二电子元件25为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。

再者，该第二电子元件25以覆晶方式电性连接该第二线路层221。例如，该第二电子元件25通过多个焊锡凸块250电性结合至该金属层222上。应可理解地，该第二电子元件25亦可以打线方式电性连接该金属层222。

又，形成该封装层24的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(expoxy)或封装材，且该封装层24与该绝缘层27的材质可为相同或不相同。

如图2E所示，移除部分该绝缘层27，以外露该导电柱26的部分表面。

于本实施例中，于该绝缘层27上进行整平制程，如研磨方式，使该导电柱26的部分表面(端部)外露(齐平)该绝缘层27的表面。于其它实施例中，也可于该绝缘层27上进行开孔制程，使该导电柱26的部分表面外露于该绝缘层27的开孔。应可理解地，于移除部分该绝缘层27后，该第一电子元件23也可外露于该绝缘层27(如图3所示)。

再者，也可于该封装层24上进行整平制程或开孔制程，使该第二电子元件25的部分表面外露于该封装层24的表面。

如图2F所示，形成多个导电元件28于外露出该绝缘层27的该导电柱26的部分表面上，以制得电子封装件2。

于本实施例中，该导电元件28为焊球、金属凸块或金属针等。

再者，该电子封装件2可通过该多个导电元件28直接电性连接至一电路板9(如图2G所示)，而无需再通过额外的硅中介板，故可降低制作成本，且可降低终端产品的整体厚度。

或者，于其它实施例中，该多个导电柱36可为焊锡材料，如图3所示的焊球，以令该多个导电柱36通过该导电元件28结合于至该电路板9上、或令该多个导电柱36直接电性连接至该电路板9。

综上所述，本发明的电子封装件的制法中通过于该第一线路结构21上形成该导电柱26,36，且以绝缘层27包覆该多个导电柱26,36，故能依深宽比需求制作各种尺寸(如深宽比小)的导电柱26,36，使终端产品达到轻、薄、短、小的需求，且能提高产量(Throughput)并节省化学药剂费用支出。

再者，本发明的电子封装件的制法以该绝缘层27取代现有硅中介板，并利用该多个导电柱26,36作为该电路板9与该第二电子元件25之间讯号传递的介质，故相比于现有技术，本发明的制法无需制作TSV，因而大幅降低制程难度及制作成本。

另外，本发明的电子封装件的制法直接将高I/O功能的第二电子元件25接置于该第二线路结构22上，因而不需使用一含核心层的封装基板及一具有TSV的硅中介板，故可减少该电子封装件2的厚度。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种电子封装件的制法，其特征为，该制法包括：

提供一具有相对的第一侧及第二侧的第一线路结构，其中，该第一线路结构包含有第一线路层；

形成多个导电柱于该第一线路结构的第一侧上，且于该第一线路结构的第一侧上结合第一电子元件，其中，该导电柱与该第一电子元件电性连接该第一线路层；

形成绝缘层于该第一线路结构的第一侧上，以令该绝缘层包覆该导电柱与该第一电子元件；

形成第二线路结构于该第一线路结构的第二侧上，其中，该第二线路结构包含有电性连接该第一线路层的第二线路层；

设置第二电子元件于该第二线路结构上，且令该第二电子元件电性连接该第二线路层；

形成封装层于该第二线路结构上，以包覆该第二电子元件；以及

移除部分该绝缘层，以外露该导电柱的部分表面。

2.根据权利要求1所述的电子封装件的制法，其特征为，该导电柱的材质为焊锡材料或金属材料。

3.根据权利要求1所述的电子封装件的制法，其特征为，该第一电子元件的部分表面外露于该绝缘层。

4.根据权利要求1所述的电子封装件的制法，其特征为，该制法还包括移除部分该封装层，以令该第二电子元件的部分表面外露于该封装层。

5.根据权利要求1所述的电子封装件的制法，其特征为，该封装层的材质与该绝缘层的材质为相同。

6.根据权利要求1所述的电子封装件的制法，其特征为，该封装层的材质与该绝缘层的材质为不相同。

7.根据权利要求1所述的电子封装件的制法，其特征为，该制法还包括形成导电元件于外露出该封装层的该导电柱的部分表面上。

8.根据权利要求1所述的电子封装件的制法，其特征为，该第一线路结构以其第二侧设于一承载件上。

9.根据权利要求8所述的电子封装件的制法，其特征为，于形成该绝缘层于该第一线路结构的第一侧上后，移除该承载件。

10.根据权利要求1所述的电子封装件的制法，其特征为，该制法还包括于该第一线路层上形成凸块底下金属层，以结合该导电柱。