[go: up one dir, main page]

CN102169841A - 凹入的半导体基底和相关技术 - Google Patents

凹入的半导体基底和相关技术 Download PDF

Info

Publication number
CN102169841A
CN102169841A CN2011100388009A CN201110038800A CN102169841A CN 102169841 A CN102169841 A CN 102169841A CN 2011100388009 A CN2011100388009 A CN 2011100388009A CN 201110038800 A CN201110038800 A CN 201110038800A CN 102169841 A CN102169841 A CN 102169841A
Authority
CN
China
Prior art keywords
based end
semiconductor
redistributing layer
dielectric film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100388009A
Other languages
English (en)
Inventor
吴亚伯
陈若文
韩忠群
刘宪明
卫健群
常润滋
吴嘉洛
郑全成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102169841A publication Critical patent/CN102169841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/023—
    • H10W20/056—
    • H10W70/095—
    • H10W70/635—
    • H10W70/65—
    • H10W70/68—
    • H10W70/698—
    • H10W72/20—
    • H10W72/30—
    • H10W72/90—
    • H10W74/016—
    • H10W90/00—
    • H10W90/401—
    • H10W40/228—
    • H10W70/60—
    • H10W70/682—
    • H10W72/01—
    • H10W72/072—
    • H10W72/07331—
    • H10W72/241—
    • H10W72/244—
    • H10W72/248—
    • H10W72/29—
    • H10W72/884—
    • H10W72/952—
    • H10W74/00—
    • H10W74/142—
    • H10W90/297—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种凹入的半导体基底和相关技术。本发明的实施方式提供一种方法，该方法包括提供具有(i)第一表面和(ii)与所述第一表面相反布置的第二表面的半导体基底，在所述半导体基底的第一表面中形成一个或更多个过孔，所述一个或更多个过孔初始仅穿过所述半导体基底的一部分而不到达所述第二表面，在所述半导体基底的第一表面上形成电介质膜，在所述电介质膜上形成再分布层，所述再分布层电耦合至所述一个或更多个过孔，将一个或更多个裸片耦合至所述再分布层，形成模塑料以封裹所述一个或更多个裸片的至少一部分，以及使所述半导体基底的第二表面凹入以暴露所述一个或更多个过孔。可以描述和/或请求保护其他实施方式。

Description

凹入的半导体基底和相关技术
相关申请的交叉引用
本公开要求2010年2月3日提交的第61/301,125号美国临时专利申请、2010年3月22日提交的第61/316,282号美国临时专利申请、2010年4月5日提交的第61/321,068号美国临时专利申请和2010年4月16日提交的第61/325,189号美国临时专利申请的优先权，除了与本说明书不一致之处的部分(如果存在这些部分)外，以上专利申请的整个说明书在此通过引用全文并入本文用于所有目的。
技术领域
本公开的实施方式涉及集成电路领域，并且更具体而言，本公开的实施方式涉及用于封装组件的凹入的半导体基底的技术、结构和配置。
背景技术
本文所提供的背景技术描述是以对本公开的内容作一般性说明为目的。在背景技术部分描述的范围内，目前提及姓名的发明人的工作，以及本说明书在提交申请时可能尚未成为现有技术的方面，无论明示地还是暗含地，都不应认为是针对本公开的现有技术。
在裸片或芯片上形成诸如晶体管之类的集成电路器件，该裸片或芯片的尺寸持续等比例缩小至更小尺寸。裸片的缩减尺寸正挑战传统基底制造技术和/或封装组件技术，该传统基底制造技术和/或封装组件技术当前用于向半导体裸片路由电信号或从半导体裸片路由出电信号。举例而言，层压基底技术可能不能在基底上制作足够小的特征以符合更细微的节距的互连或在所述裸片上形成的其他信号路由特征。
发明内容
在一个实施方式中，本公开提供了一种方法，包括提供具有(i)第一表面和(ii)与所述第一表面相反布置的第二表面的半导体基底，在所述半导体基底的第一表面中形成一个或更多个过孔，所述一个或更多个过孔初始仅穿过所述半导体基底的一部分而不到达所述第二表面，在所述半导体基底的第一表面上形成电介质膜，在所述电介质膜上形成再分布层，所述再分布层电耦合至所述一个或更多个过孔，将一个或更多个裸片耦合至所述再分布层，形成模塑料以封裹所述一个或更多个裸片的至少一部分，并使所述半导体基底的第二表面凹入以暴露所述一个或更多个过孔。
在另一实施方式中，本公开提供一种方法，所述方法包括提供具有(i)第一表面和(ii)与所述第一表面相反布置的第二表面的半导体基底，在所述半导体基底的第一表面上形成电介质膜，在所述电介质膜上形成再分布层，将一个或更多个裸片耦合至所述再分布层，形成模塑料以封裹所述一个或更多个裸片的至少一部分，使所述半导体基底的第二表面凹入，并在所述半导体基底的第二表面中形成一个或更多个过孔，所述一个或更多个过孔(i)穿过所述半导体基底至所述半导体基底的第一表面并(ii)与所述再分布层电耦合。
在另一实施方式中，本公开提供了一种设备，所述设备包括：半导体基底，所述半导体基底具有第一表面、与所述第一表面相反布置的第二表面、形成于所述第一表面上的电介质膜、形成于所述电介质膜上的再分布层、以及形成于所述半导体基底中以在所述再分布层和所述半导体基底的第二表面之间提供电通路的一个或更多个过孔；耦合至所述再分布层的裸片；以及形成于所述半导体基底的第一表面上的模塑料。
附图说明
通过下面的结合附图的详细描述，本公开的实施方式将易于理解。为了便于描述，相似的附图标记表示相似的结构元件。通过实施例而非通过说明书附图中的图中的限制来说明本文的实施方式。
图1至图6B示意性地示出了各种实施例封装组件的配置，所述封装组件包括具有凹入表面的半导体基底。
图7A至图7M示意性地示出了各种工艺操作之后的封装组件。
图8A至图8G示意性地示出了其他各种工艺操作之后的图7E的封装组件。
图9A至图9H示意性地示出了各种工艺操作之后的另一封装组件。
图10是用以制造封装组件的方法的工艺流程图。
图11是用以制造封装组件的另一方法的工艺流程图。
具体实施方式
本公开的实施方式描述具有凹入区域的半导体基底和相关封装组件的技术、结构和配置。
本说明书可能使用基于视角的描述，例如上/下、之上/之下和/或顶部/底部。这类描述仅用于方便论述，并非意于将本文所述实施方式应用限制于任何特定的方向。
为了本公开的目的，用语“A/B”意味着A或B。为了本公开的目的，用语“A和/或B”意味着“(A)、(B)或(A和B)”。为了本公开的目的，用语“A、B和C中至少一个”意味着“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。为了本公开的目的，用语“(A)B”意味着“(B)或(AB)”，也即，A是可选项。
以最有助于理解权利要求主题的方式，描述了作为相继的多个分立操作的各种操作。然而，描述的顺序不应被解释为暗示这些操作是必须依此顺序。具体而言，这些操作可不以所呈现的顺序来执行。所描述的操作可以与所描述的实施方式不同的顺序来执行。在附加的实施方式中可执行各种附加的操作和/或可省略所描述的操作。
说明书使用用语“在实施方式中”、“在一些实施方式中”或类似语言，所述用语可均指一个或更多个相同的或不同的实施方式。此外，针对本公开的实施方式所使用的术语“包括”、“含有”、“具有”等是同义词。
图1至图6示意性地示出了各种实施例封装组件的配置，所述封装组件包括具有凹入表面的半导体基底102。图1描绘了依照各种实施方式的封装组件100的配置。封装组件100包括半导体基底102，半导体基底102是大体上包括诸如硅(Si)之类的半导体材料的基底或内插板(interposer)。也即，半导体基底102的材料的主体是半导体材料。所述半导体材料可包括结晶类材料和/或无定形类材料。举例而言，在该半导体材料是硅的情形中，该硅材料可包括单晶硅和/或多晶硅的类型。在其他的实施方式中，半导体基底102可包括其他半导体材料，例如锗、III-V族材料或II-VI族材料，所述锗、III-V族材料或II-VI族材料也可受益于本文所述的原理。
半导体基底102包括第一表面A1和与第一表面A1相反布置的第二表面A2。第一表面A1和第二表面A2一般指半导体基底102的相反表面以便于描述本文中所述的各种配置。
依据各种实施方式，所述半导体基底的第二表面A2是凹入的。凹入的第二表面A2一般提供半导体基底102的相对较薄区域以便于穿过基底102的一个或更多个过孔104的形成。在一些实施方式中，半导体基底102是凹入的以具有在约10微米和约500微米之间的厚度T。
一般而言，使用类似于制造裸片上或芯片上的集成电路(IC)结构的那些技术来制造半导体基底102。举例而言，可使用众所周知的诸如光刻/刻蚀和/或沉积工艺之类的用于制造裸片上的IC器件的构图工艺来形成半导体基底102的特征。通过使用半导体制造技术，半导体基底102可包括比其他类型基底更小的特征，所述其他类型基底例如层压(例如有机)基底。对于持续缩减尺寸的裸片而言，半导体基底102便于路由诸如输入信号/输出信号(I/O)和/或电源信号/接地信号之类的电信号。举例而言，在一些实施方式中，半导体基底102允许细微节距的Si对Si互连和在半导体基底102和一个或更多个裸片108之间路由的最终线路。
依据各种实施方式，形成一个或更多个过孔104穿过半导体基底102。所述一个或更多个过孔104提供半导体基底102的第一表面A1和第二表面A2之间的电通路。所述一个或更多个过孔104一般包括导电和/或导热的材料，例如金属。电介质材料(例如图7C的电介质膜105)可布置于所述一个或更多个过孔104的金属和半导体基底102的半导体材料之间。在半导体基底102包括硅的实施方式中，所述一个或更多个过孔104是一个或更多个硅贯通孔(TSV)。
在所述半导体基底的第一表面A1和/或第二表面A2上形成电介质膜(例如图7L的电介质膜105)。类似于连同例如图7B至图7M、图8A至图8G或图9A至图9H所描绘的电介质膜105，所述电介质膜可配置于封装组件100和图2至图6的其他封装组件中。在图1至图6中未描绘所述电介质膜以避免混淆这些图的各方面。举例而言，所述电介质膜可包括二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiOxNy)或其他合适的电介质材料。所述电介质膜一般对布置于半导体基底102之上的导电材料提供电绝缘以防止所述导电材料和半导体基底102的半导体材料(例如硅)之间的电流泄漏。
在半导体基底102上形成一个或更多个再分布层106以路由耦合至半导体基底102的所述一个或更多个裸片108的电信号。举例而言，所述一个或更多个再分布层106在所述一个或更多个裸片108和所述一个或更多个过孔104之间可提供电路由。所述一个或更多个再分布层106一般包括诸如金属(例如铜或铝)之类的导电材料。在其他实施方式中，也可使用其他合适的导电材料以形成所述一个或更多个再分布层106。
所述一个或更多个再分布层106可包括多种结构以路由电信号，所述多种结构例如焊盘、焊区或迹线。尽管未描绘出，但在所述一个或更多个再分布层106上可沉积包括电绝缘材料的钝化层，并对所述钝化层进行构图以提供所述钝化层中的开口，从而允许所述一个或更多个裸片108与所述一个或更多个再分布层106电耦合，所述电绝缘材料例如聚酰亚胺。
一个或更多个裸片108耦合至半导体基底102。所述一个或更多个裸片108一般包括半导体材料，例如硅。在一个实施方式中，使用相同的半导体材料制造所述一个或更多个裸片108和半导体基底102，从而降低与材料的加热/冷却不匹配有关的应力，例如不匹配的热膨胀系数(CTE)。
可以使用任何合适的配置将所述一个或更多个裸片108耦合至半导体基底102。所述一个或更多个裸片108一般具有有源侧和与所述有源侧相反布置的无源侧，所述有源侧包括的表面上形成有多个集成电路(IC)器件(图中未示出)，所述集成电路器件例如用于逻辑和/或存储器的晶体管。所述一个或更多个裸片108的有源侧电耦合至所述一个或更多个再分布层106。
在一些实施方式中，如所见，在倒装芯片配置中使用一个或更多个凸点110将所述一个或更多个裸片108的有源侧耦合至所述一个或更多个再分布层106。在其他一些实施方式中，使用其他结构将所述一个或更多个裸片108的有源侧电耦合至所述一个或更多个再分布层106，所述其他结构例如用以提供引线键合配置的一个或更多个键合引线。
所述一个或更多个凸点110一般包括诸如焊料或其他金属之类的导电材料以路由所述一个或更多个裸片108的电信号。依据各种实施方式，所述一个或更多个凸点110包括铅、金、锡、铜、无铅材料或它们的组合。所述一个或更多个凸点110可具有多种形状并可通过使用凸点成形工艺形成，所述多种形状包括球形、圆柱形、矩形或其他形状，所述凸点成形工艺例如受控坍塌芯片连接(C4)工艺、柱形凸点成形(stud-bumping)工艺或其他的合适工艺。
虽然图中未示出，但一个或更多个其他的有源组件或者无源组件可安装在半导体基底102上。所述组件可包括电子元件和集成电路(IC)。举例而言，所述组件可包括过滤器组件、电阻器、电感器、功率放大器、电容器或经封装的IC。在其他实施方式中，其他的有源组件或无源组件可耦合至半导体基底102。
模塑料112布置于半导体基底102的第一表面A1上。模塑料112一般包括诸如热固树脂之类的电绝缘材料，布置所述电绝缘材料以保护所述一个或更多个裸片108免于与操纵相关联的碎裂、氧化或湿气。在一些实施方式中，如所见，布置模塑料112大体上封裹所述一个或更多个裸片108并大体上填充所述一个或更多个裸片108和半导体基底102之间(例如所述一个或更多个凸点110之间)的区域。可选择模塑料112以具有与半导体基底102和/或所述一个或更多个裸片108的热膨胀系数(CTE)相同或相似的热膨胀系数，从而降低与不匹配的热膨胀系数材料相关联的应力。
在所述一个或更多个再分布层106上形成诸如一个或更多个焊料球或焊料柱之类的一个或更多个封装互连结构114以进一步路由一个或更多个裸片108的电信号。在所描绘的实施方式中，所述一个或更多个封装互连结构114耦合至所述半导体基底的第二表面A2上的一个或更多个再分布层106。所述一个或更多个封装互连结构114一般包括导电材料。所述一个或更多个封装互连结构114可形成为多种形状并可放置成多种定位，所述多种形状包括球形、平面形状或多边形形状，所述多种定位包括成行或多行的阵列。尽管所述一个或更多个封装互连结构114描绘在半导体基底102的外围部分上，但在其他实施方式中，所述一个或更多个封装互连结构114可布置在半导体基底102的中心部分上或靠近中心部分。在一些实施方式中，所述一个或更多个封装互连结构114配置成球栅阵列(BGA)配置。
可以使用所述一个或更多个封装互连结构114将封装组件100电耦合至另一电子器件150，以进一步将所述一个或更多个裸片108的电信号路由至其他的电子器件150。举例而言，所述其他的电子器件150可包括印刷电路板(PCB)(例如主板)、模块或另一封装组件。
图2描绘了依照各种实施方式的封装组件200的配置。封装组件200包括与关于图1的封装组件100描述的实施方式相一致的半导体基底102、一个或更多个过孔104、一个或更多个再分布层106、一个或更多个裸片108、一个或更多个凸点110、模塑料112以及一个或更多个封装互连结构114。在图2中，模塑料112还形成于半导体基底102的第二表面A2上。暴露出所述一个或更多个封装互连结构114的至少一部分以将所述一个或更多个裸片108的电信号路由至另一电子器件(例如图1的其他电子器件150)。
图3描绘了依照各种实施方式的封装组件300的配置。封装组件300包括与分别关于图1和图2的封装组件100和封装组件200描述的实施方式相一致的半导体基底102、一个或更多个过孔104、一个或更多个再分布层106、一个或更多个裸片108、一个或更多个凸点110、模塑料112以及一个或更多个封装互连结构114。在图3中，所述一个或更多个裸片108中的至少一个耦合至布置于半导体基底102的第二表面A2上的所述一个或更多个再分布层106。所述一个或更多个裸片108可布置在半导体基底102的第一表面A 1和第二表面A2二者上。
图4描绘了依照各种实施方式的封装组件400的配置。封装组件400包括与分别关于图1、图2和图3的封装组件100、封装组件200和封装组件300描述的实施方式相一致的半导体基底102、一个或更多个过孔104、一个或更多个再分布层106、一个或更多个裸片108、一个或更多个凸点110、模塑料112以及一个或更多个封装互连结构114。
在图4中，如所见，底部填充材料116布置于所述一个或更多个裸片108中的至少一个和半导体基底102之间。举例而言，底部填充材料116可包括环氧树脂或其他合适的电绝缘材料。底部填充材料116一般增加所述一个或更多个裸片108与半导体基底102之间的粘附，在所述一个或更多个凸点110之间提供附加的电绝缘，和/或保护一个或更多个凸点110免于湿气和氧化。
在一些实施方式(未示出)中，底部填充材料116可由模塑料112封裹。举例而言，底部填充材料116可布置于所述一个或更多个裸片108和半导体基底102之间以封裹所述一个或更多个凸点110，并且可布置模塑料112以封裹所述一个或更多个裸片108和底部填充材料116。
图5描绘了依照各种实施方式的封装组件500的配置。封装组件500包括与分别关于图1、图2、图3和图4的封装组件100、封装组件200、封装组件300和封装组件400描述的实施方式相一致的半导体基底102、一个或更多个过孔104、一个或更多个再分布层106、一个或更多个裸片108、一个或更多个凸点110、模塑料112以及一个或更多个封装互连结构114。
在图5中，所述一个或更多个封装互连结构114中的至少一个耦合至布置在半导体基底102的第一表面A1上的一个或更多个再分布层106。所述一个或更多个封装互连结构114可布置在半导体基底102的第一表面A1和第二表面A2二者上以路由所述一个或更多个裸片108的电信号。
如所见，使用第一表面A1上的一个或更多个封装互连结构114可将封装组件500耦合至另一电子器件150，并且使用第二表面A2上的一个或更多个封装互连结构114可将封装组件500进一步耦合至另一电子器件150。举例而言，可使用第二表面A2上的一个或更多个封装互连结构114将所述一个或更多个裸片108的电信号路由至其上安装有封装组件500的印刷电路板(例如主板)。可使用第一表面A1上的一个或更多个封装互连结构114将所述一个或更多个裸片108的电信号路由至堆叠于封装组件500上的另一封装组件，从而提供层叠封装(PoP)配置。
图6A描绘了依照各种实施方式的封装组件600A的配置。封装组件600A包括与分别关于图1、图2、图3、图4和图5的封装组件100、封装组件200、封装组件300、封装组件400和封装组件500描述的实施方式相一致的半导体基底102、一个或更多个过孔104、一个或更多个再分布层106、一个或更多个裸片108、一个或更多个凸点110、模塑料112以及一个或更多个封装互连结构114。
在图6A中，如所见，形成模塑料112以暴露出所述一个或更多个裸片108中的至少一个的表面。所述一个或更多个裸片108的暴露出的表面便于从所述一个或更多个裸片108散热。
图6B描绘了依照各种实施方式的封装组件600B的配置。封装组件600B类似于图6A的封装组件600A，但是封装组件600B还包括诸如热沉之类的散热结构675。散热结构675热耦合至示出的一个或更多个裸片108的背侧。在一些实施方式中，在半导体基底102的第一表面A1上形成的一个或更多个封装互连结构114便于从封装组件600B处散热。在其他实施方式中，所述一个或更多个封装互连结构114根本不形成于半导体基底102的第一表面A1上，并且模塑料112填充第一表面A1上由图6B的一个或更多个封装互连结构114所占的区域。
本文所述的技术和配置可提供如下益处：降低与在半导体基底102中制造一个或更多个过孔104相关联的工艺复杂度和/或成本，促使利用半导体基底102的两侧，便于实现多堆叠封装配置，降低封装组件的尺寸，和/或提高散热。在一些实施方式中，封装组件100、200、300、400、500和600是最终的封装组件，该最终封装组件安装于或准备安装于诸如印刷电路板之类的另一电子器件上。关于图1至图6描述的实施方式的合适组合位于本公开的范围内。
图7A至图7M示意性地示出了各种工艺操作之后的封装组件700。关于图7A至图7M描述的操作与制造封装组件700的方法(例如图10的方法1000)相对应，其中，在如本文所述的下述步骤中至少之一前大体形成所述一个或更多个过孔104：形成一个或更多个再分布层106，将所述一个或更多个裸片108耦合至半导体基底102，形成模塑料112，以及使半导体基底102的表面凹入。
参见图7A，描绘了在半导体基底102的第一表面A1中形成一个或更多个沟槽103之后的封装组件700。所述一个或更多个沟槽103是作为在半导体基底102中形成一个或更多个过孔(例如图7C的一个或更多个过孔104)的一部分从半导体基底102移除半导体材料的区域。举例而言，使用刻蚀工艺或激光钻孔工艺，通过选择性地移除半导体材料可形成所述一个或更多个沟槽103。如所见，所述一个或更多个沟槽103仅穿过半导体基底102的一部分。也即，形成于第一表面A1中的一个或更多个沟槽103并未到达半导体基底102的第二表面A2。
参见图7B，如所见，描绘了在半导体基底102的第一表面A1和第二表面A2上，包括在所述一个或更多个沟槽103中的半导体基底102的表面(例如侧壁)上，形成电介质膜105之后的封装组件700。通过使用沉积技术沉积电介质材料可形成电介质膜105，所述沉积技术例如热生长、物理气相沉积(PVD)、化学气相沉积(CVD)和/或原子层沉积(ALD)，所述电介质材料例如二氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiOxNy)，其中x和y代表合适的化学计量值。在其他实施方式中，可使用其他合适的沉积技术和/或电介质材料。
参见图7C，描绘了在所述一个或更多个沟槽(例如图7B的一个或更多个沟槽103)中沉积导电材料以大体上形成所述一个或更多个过孔104之后的封装组件700。举例而言，所述导电材料可包括铜或其他合适的金属材料。
在一个实施方式中，沉积所述导电材料以大体上填充所述一个或更多个沟槽。在另一实施方式中，沉积所述导电材料以覆盖所述一个或更多个沟槽表面上的电介质膜105，并且沉积诸如环氧树脂、树脂或氧化物之类的电绝缘材料以填充所述一个或更多个沟槽的剩余部分。
参见图7D，描绘了在布置于半导体基底102的第一表面A1上的所述电介质膜105上形成一个或更多个再分布层106之后的封装组件700。所述一个或更多个再分布层106电耦合至所述一个或更多个过孔104。通过使用任何合适的沉积技术沉积导电材料，可形成所述一个或更多个再分布层106。沉积的所述导电材料可被构图和/或刻蚀以提供路由一个或更多个裸片的电信号的路由结构。可堆叠多个再分布层以提供期望的电信号路由。
参见图7E，描绘了一个或更多个裸片108耦合至所述一个或更多个再分布层106之后的封装组件700。所述一个或更多个裸片108可以以多种配置耦合至半导体基底102，举例而言，所述多种配置包括倒装芯片配置或引线键合配置或它们的组合。在倒装芯片配置中，如所见，使用一个或更多个凸点110将所述一个或更多个裸片108的有源表面耦合至所述一个或更多个再分布层106。所述一个或更多个凸点110可包括微焊料凸点或铜柱形凸点。在其他实施方式中，可使用其他已知的裸片对晶片或裸片对裸片的键合技术。在引线键合配置(未示出)中，使用粘合剂将所述裸片的无源表面耦合至半导体基底，并且使用一个或更多个键合引线将所述裸片的有源表面耦合至所述一个或更多个再分布层106。所述一个或更多个裸片108电耦合至所述一个或更多个过孔104。
参见图7F，描绘了形成模塑料112以封裹所述一个或更多个裸片108的至少一部分之后的封装组件700。根据各种实施方式，模塑料112通过沉积电绝缘材料来形成。举例而言，通过向模具中沉积固体形态(例如粉末)的树脂(例如热固树脂)并施加热量和/或压力以熔化所述树脂，可形成模塑料112。在其他实施方式中，可使用用于形成模塑料112的其他已知的技术。
当半导体基底102是在晶片形态中或是在单个化形态中时，在半导体基底102上可形成模塑料112。在所描绘的实施方式中，形成模塑料112以封裹所述一个或更多个裸片108。
依据一些实施方式，如所见，可形成模塑料112以大体上填充所述一个或更多个裸片108和半导体基底102之间(例如所述一个或更多个凸点110之间)的区域。在其他实施方式中，可连同模塑料112一起使用底部填充材料(例如图4的底部填充材料116)。也即，所述底部填充材料可布置于所述一个或更多个裸片108和半导体基底102之间，并且可形成模塑料112以封裹所述底部填充材料。
参见图7G，描绘了使半导体基底102的第二表面A2凹入以暴露出所述一个或更多个过孔104之后的封装组件700。半导体基底102的第二表面A2可通过多种合适的技术凹入，举例而言，所述合适的技术包括研磨工艺或刻蚀工艺。在一些实施方式中，使半导体基底102凹入以具有约10微米至约500微米之间的厚度。在其他实施方式中，可使用其他的凹入技术和厚度。
依据各种实施方式，在凹入以暴露出一个或更多个过孔104的过程中，使用模塑料112作为机械载体以支撑半导体基底102。在半导体基底102的凹入的第二表面A2上可执行附加的操作。
参见图7H，描绘了在半导体基底102的凹入的第二表面A2上形成电介质膜105以及在第二表面A2上的电介质膜105上形成一个或更多个再分布层106之后的封装组件700。使用分别关于图7B和图7D描述的技术，可形成电介质膜105和所述一个或更多个再分布层106。
参见图7I，描绘了将附加的一个或更多个裸片108耦合至半导体基底102的第二表面A2上的一个或更多个再分布层106之后的封装组件700。使用关于图7E描述的技术，可耦合所述附加的一个或更多个裸片108。
参见图7J，描绘了在半导体基底102的第二表面A2上形成模塑料112之后的封装组件700。可以依据关于图7F描述的实施方式形成模塑料112。
参见图7K，描绘了在模塑料112中形成一个或更多个开口113以暴露出形成于半导体基底102的第一表面A1和/或第二表面A2上的一个或更多个再分布层106之后的封装组件700。举例而言，通过使用激光工艺或刻蚀工艺，可形成所述一个或更多个开口113。所述一个或更多个再分布层106可充当激光停止材料或刻蚀停止材料。
参见图7L，描绘了通过所述一个或更多个开口(例如图7K的一个或更多个开口113)将一个或更多个封装互连结构114耦合至所述一个或更多个再分布层106之后的封装组件700。通过使用多种合适的工艺将导电材料沉积到所述一个或更多个开口中，可形成所述一个或更多个封装互连结构114。举例而言，可使用丝网印刷、电镀、贴装或其他众所周知的工艺沉积所述导电材料。可在半导体基底102的第一表面A1和第二表面A2之一上或两者上形成所述一个或更多个封装互连结构114以将去往或来自封装组件700的一个或更多个裸片108的电信号路由至另一电子器件(例如图1的另一电子器件150)。
参见图7M，描绘了封装组件700以显示，在一些实施方式中形成模塑料112以使暴露出所述一个或更多个裸片108的表面，从而利于散热。也即，举例而言，可使用模具沉积模塑料112，这样所述一个或更多个裸片108具有暴露出的表面。在其他实施方式中，沉积模塑料112以封裹所述一个或更多个裸片108，并且随后通过化学机械抛光(CMP)使所述模塑料112凹入，从而暴露出所述一个或更多个裸片108的表面。
图8A至图8G示意性地示出了其他各种工艺操作之后的图7E的封装组件700。关于图8A至图8G所述的操作与在形成模塑料112之前将所述一个或更多个封装互连结构114耦合至所述一个或更多个再分布层106的技术相对应。
参见图8A，描绘了将一个或更多个封装互连结构114耦合至所述一个或更多个再分布层106之后的图7E的封装组件700。通过使用多种合适的工艺沉积导电材料，可形成所述一个或更多个封装互连结构114。举例而言，可使用丝网印刷、电镀、贴装或其他众所周知的工艺沉积导电材料。
参见图8B，描绘了在半导体基底102上形成模塑料112之后的图8A的封装组件700。在一些实施方式中，如所见，形成模塑料112以大体上封裹所述一个或更多个封装互连结构114。可以依据关于例如图7F和图7M所述的实施方式形成模塑料112。
参见图8C，描绘了使半导体基底102的第二表面A2凹入以暴露出所述一个或更多个过孔104之后的图8B的封装组件700。可以依据关于图7G所述的实施方式使半导体基底102凹入。
参见图8D，描绘了在半导体基底102的凹入的第二表面A2上形成电介质膜105和在第二表面A2上的电介质膜105上形成一个或更多个再分布层106之后的图8C的封装组件700。使用分别关于图7B和图7D所述的技术可形成电介质膜105和一个或更多个再分布层106。
参见图8E，描绘了将附加的一个或更多个裸片108耦合至半导体基底102的第二表面A2上的一个或更多个再分布层106之后的图8D的封装组件700。可以依据关于图7E描述的实施方式耦合附加的一个或更多个裸片108。
参见图8F，描绘了在半导体基底102的第二表面A2上形成附加的一个或更多个封装互连结构114并形成模塑料112之后的图8E的封装组件700。可以依据关于图7F所述的实施方式形成模塑料112。可以依据关于图8A所述的实施方式形成附加的一个或更多个封装互连结构114。
参见图8G，描绘了在所述的模塑料中形成一个或更多个开口113以暴露出所述一个或更多个封装互连结构114的图8F的封装组件700。通过使用例如激光工艺或刻蚀工艺，可形成所述一个或更多个开口113。所述一个或更多个封装互连结构114可充当激光停止材料或刻蚀停止材料。
图9A至图9H示意性地示出了各种工艺操作后的另一封装组件900。关于图9A至图9H描述的操作与制造封装组件900的方法(例如图11的方法1100)相对应，其中，在如本文所述的下述步骤至少之一后大体形成一个或更多个过孔104：形成一个或更多个再分布层106，将一个或更多个裸片108耦合至半导体基底102，形成模塑料112，以及使半导体基底102的表面凹入。
参见图9A，如所见，描绘了在半导体基底102的第一表面A 1和第二表面A2上形成电介质膜105之后的封装组件900。可以依据关于图7B所述的实施方式形成电介质膜105。
参见图9B，描绘了在布置于半导体基底102的第一表面A 1上的电介质膜105上形成一个或更多个再分布层106之后的封装组件900。可以依据关于图7D所述的实施方式形成一个或更多个再分布层106。
参见图9C，描绘了将一个和更多个裸片108耦合至所述一个或更多个再分布层106之后的封装组件900。可以依据关于图7E所述的实施方式耦合所述一个或更多个裸片108。
参见图9D，描绘了形成模塑料112以封裹所述一个或更多个裸片108的至少一部分之后的封装组件900。可以依据关于图7F所述的实施方式形成模塑料112。
参见图9E，描绘了使半导体基底102的第二表面A2凹入之后的封装组件900。通过多种合适的技术可使半导体基底102的第二表面A2凹入，所述多种合适的技术包括研磨工艺或刻蚀工艺。使半导体基底102凹入以便于形成穿过半导体基底102的一个或更多个过孔(例如图9G的一个或更多个过孔104)。在一些实施方式中，使半导体基底102凹入以具有约10微米至约500微米之间的厚度。在其他实施方式中，可使用其他凹入技术和厚度。依据各种实施方式，在凹入操作期间使用模塑料112作为机械载体以支撑半导体基底102。
参见图9F，如所见，描绘了在半导体基底102的第二表面A2中形成一个或更多个沟槽103并在所述半导体基底的第二表面A2上和在所述一个或更多个沟槽103内的表面上形成电介质膜105之后的封装组件900。作为形成穿过半导体基底102的一个或更多个过孔(例如图9G的一个或更多个过孔104)的一部分，形成所述一个或更多个沟槽103。所述一个或更多个沟槽103穿过半导体基底102至半导体基底102的第一表面A1。也即，如所见，在半导体基底102的第二表面A2中形成所述一个或更多个沟槽103，或穿过半导体基底102的第二表面A2形成所述一个或更多个沟槽103，从而暴露出一个或更多个再分布层106。
通过选择性地去除半导体基底102的半导体材料，可形成一个或更多个沟槽103。举例而言，所述半导体基底的第二表面A2可借助光致抗蚀剂膜或硬掩模通过湿法或干法刻蚀工艺被构图以从所构图的选定位置去除所述半导体材料。在一些实施方式中，使用选择性刻蚀工艺，并且第一表面A1上的电介质膜105充当刻蚀停止层。然后，可去除电介质膜105的在所述一个或更多个沟槽103中的部分以暴露出所述一个或更多个再分布层106。举例而言，使用湿法或干法构图/刻蚀工艺或激光钻孔工艺，可选择性地去除电介质膜105的电介质材料。所述一个或更多个再分布层106的导电材料可充当刻蚀/激光停止材料。
可在同一沉积操作过程中，在所述半导体基底的第二表面A2上和所述一个或更多个沟槽103内的表面上形成电介质膜105。可以依据关于图7B所述的实施方式沉积电介质膜105。
参见图9G，描绘了将导电材料沉积到所述一个或更多个沟槽中以形成所述一个或更多个过孔104之后的封装组件900。所述一个或更多个过孔104电耦合至所述一个或更多个再分布层106。可以依据关于图7C所述的实施方式沉积所述导电材料。
参见图9H，描绘了在半导体基底102的第二表面A2上的电介质膜105上形成一个或更多个再分布层106之后的封装组件900。可以依据关于图7D所述的实施方式形成一个或更多个再分布层106。
图9H的封装组件900还可进行关于图7I至图7M描述的操作和/或关于图8A至图8G描述的操作。应清楚的是，在一些实施方式中，可适当地组合关于图7A至图7M、图8A至图8G和图9A至图9H所描述的技术，并且这些技术处于本公开的范围内。
图10是用以制造封装组件(例如图7A至图7M的封装组件700)的方法1000的工艺流程图。所述工艺流程图描绘了方法1000，在该方法中，在本文所述的下列步骤至少之一前大体形成一个或更多个过孔(例如图7C的一个或更多个过孔104)：形成一个或更多个再分布层(例如图7D的一个或更多个再分布层106)，耦合一个或更多个裸片(例如图7E的一个或更多个裸片108)，形成模塑料(例如图7F的模塑料112)以及使表面(例如图7G的第二表面A2)凹入。
在1002处，方法1000包括提供半导体基底(例如图7A的半导体基底102)。所述半导体基底具有第一表面(例如图7A的第一表面A1)，所述第一表面布置成与第二表面(例如图7A的第二表面A2)相反。
在1004处，方法1000还包括在所述半导体基底中形成一个或更多个过孔(例如图7C的一个或更多个过孔104)。所述一个或更多个过孔形成于所述半导体基底的第一表面中，这样它们初始仅穿过半导体基底的一部分而不到达所述第二表面。可以依据关于图7A至图7C所述的实施方式形成所述一个或更多个过孔。
在1006处，方法1000还包括在所述半导体基底上形成电介质膜(例如图7B的电介质膜105)。所述电介质膜至少形成于所述半导体基底的第一表面上。依据各种实施方式，如关于图7B所述地当所述电介质膜形成于一个或更多个沟槽(例如图7B的一个或更多个沟槽103)的表面上时，所述电介质膜形成于所述半导体基底的第一表面上。可以依据关于图7C所述的实施方式形成所述电介质膜。
在1008处，方法1000还包括在所述电介质膜上形成再分布层(例如图7D的一个或更多个再分布层106)。可以依据关于图7D所述的实施方式形成所述再分布层。
在1010处，方法1000还包括将一个或更多个裸片(例如图7E的一个或更多个裸片108)耦合至所述再分布层。可以依据针对图7E所述的实施方式耦合所述一个或更多个裸片。
在1012处，方法1000还包括在所述半导体基底上形成模塑料(例如图7F的模塑料112)。可以依据关于图7F的实施方式形成所述模塑料。
在1014处，方法1000还包括使所述半导体基底的表面凹入以暴露所述一个或更多个过孔。使所述半导体基底的第二表面凹入以暴露形成于所述第一表面中的所述一个或更多个过孔。可以依据关于图7G所述的实施方式使所述半导体基底凹入。
在1016处，方法1000还包括在凹入表面形成再分布层。可以依据关于图7H所述的实施方式凹入表面上可形成所述再分布层。
在1018处，方法1000还包括将一个或更多个裸片耦合至所述凹入表面。可以依据关于图7I所述的实施方式，将所述一个或更多个裸片耦合至所述凹入表面。
在1020处，方法1000还包括在所述凹入表面上形成模塑料。可以依据关于图7J所述的实施方式，在所述凹入表面上形成所述模塑料。
在1022处，方法1000还包括将一个或更多个封装互连结构耦合至所述再分布层。可以依据关于图7K至图7L或关于图8A至图8G所述的实施方式，将所述一个或更多个封装互连结构耦合至所述再分布层。
图11是用以制造封装组件(例如图9A至图9H的封装组件900)的另一方法1100的工艺流程图。该工艺流程图描绘了方法1100，其中，在如本文所述地下列步骤中的至少一个之后形成一个或更多个过孔(例如图9G的一个或更多个过孔104)：形成一个或更多个再分布层(例如图9B的一个或更多个再分布层106)，耦合一个或更多个裸片(例如图9C的一个或更多个裸片108)，形成模塑料(例如图9D的模塑料112)以及使表面(例如图9E的第二表面A2)凹入。
在1102处，方法1100包括提供半导体基底(例如图9A的半导体基底102)。所述半导体基底具有第一表面(例如图9A的第一表面A1)，该第一表面与第二表面(例如图9A的第二表面A2)相反布置。
在1104处，方法1100还包括在所述半导体基底上形成电介质膜(例如图9A的电介质膜105)。所述电介质膜至少形成于所述半导体基底的第一表面上。可以依据关于图7C所述的实施方式形成所述电介质膜。
在1106处，方法1100还包括在所述电介质膜上形成再分布层(例如图9B的一个或更多个再分布层)。可以依据关于图9B所述的实施方式形成所述再分布层。
在1108处，方法1100还包括将一个或更多个裸片(例如图9C的一个或更多个裸片108)耦合至所述再分布层。可以依据关于图9C所述的实施方式耦合所述一个或更多个裸片。
在1110处，方法1100还包括在所述半导体基底上形成模塑料(例如图9D的模塑料112)。可以依据关于图9D所述的实施方式形成所述模塑料。
在1112处，方法1100还包括使所述半导体基底的表面凹入。使所述半导体材料的第二表面凹入以便于在所述第二表面中形成一个或更多个过孔。可以依据关于图9E所述的实施方式使所述半导体材料凹入。
在1114处，方法1100还包括形成一个或更多个过孔(例如图9G的一个或更多个过孔104)穿过所述半导体基底。所述一个或更多个过孔形成于所述半导体基底的第二表面中以完全穿过所述半导体基底。也即，所述一个或更多个过孔到达所述半导体基底的第一表面并电耦合至形成于所述第一表面上的再分布层。可以依据关于图9F和图9G所述的实施方式，将所述一个或更多个过孔形成于所述凹入表面中。
在1116处，方法1100还包括在所述凹入表面上形成再分布层。可以依据关于图9H所述的实施方式，在所述凹入表面上形成所述再分布层。
在1118处，方法1100还包括将一个或更多个裸片耦合至所述凹入表面。可以依据关于方法1000的1018处所述的实施方式，将所述一个或更多个裸片耦合至所述凹入表面。
在1120，方法1100还包括在所述凹入表面上形成模塑料。可以依据关于方法1000的1020处所述的实施方式，在所述凹入表面上形成所述模塑料。
在1122，方法1100还包括将一个或更多个封装互连结构耦合至所述再分布层。可以依据关于图7K至图7L或图8A至图8G所述的实施方式，将所述一个或更多个封装互连结构耦合至所述再分布层。
虽然本文中已示出和描述特定实施方式，但是在不偏离本公开的范围的情况下，可使用预计能实现相同目的的、多种备选的和/或等同的实施方式或实现方案替代示出的和描述的实施方式。本公开旨在覆盖本文所论述的实施方式的任意修改或变化。因此，显然本文所述的实施方式旨在仅由权利要求及其等同含义限制。

Claims (47)

1.一种方法，包括：
提供具有(i)第一表面和(ii)与所述第一表面相反布置的第二表面的半导体基底；
在所述半导体基底的第一表面中形成一个或更多个过孔，所述一个或更多个过孔初始仅穿过所述半导体基底的一部分而不到达所述第二表面；
在所述半导体基底的第一表面上形成电介质膜；
在所述电介质膜上形成再分布层，所述再分布层电耦合至所述一个或更多个过孔；
将一个或更多个裸片耦合至所述再分布层；
形成模塑料以封裹所述一个或更多个裸片的至少一部分；以及
使所述半导体基底的第二表面凹入以暴露所述一个或更多个过孔。
2.如权利要求1的方法，其中所述一个或更多个过孔通过以下方式形成：
使用刻蚀工艺或激光钻孔工艺去除所述半导体基底的半导体材料以在所述半导体基底中形成一个或更多个沟槽；
在所述一个或更多个沟槽的表面上形成电介质膜，其中当在所述半导体基底的第一表面上形成所述电介质膜时，在所述一个或更多个沟槽的表面上形成所述电介质膜；以及
将导电材料沉积到所述一个或更多个沟槽中。
3.如权利要求1的方法，其中所述再分布层通过以下方式形成：
在所述电介质膜上沉积导电材料；
对所沉积的导电材料进行构图；以及
刻蚀所构图的导电材料以形成路由所述裸片的电信号的路由结构。
4.如权利要求1的方法，其中在倒装芯片配置中使用一个或更多个凸点将所述一个或更多个裸片耦合至所述再分布层。
5.如权利要求1的方法，其中通过沉积电绝缘材料来形成所述模塑料以大体上封裹所述一个或更多个裸片。
6.如权利要求1的方法，其中通过研磨工艺或刻蚀工艺使所述半导体基底凹入。
7.如权利要求1的方法，其中使所述半导体基底凹入以具有在约10微米和约500微米之间的厚度。
8.如权利要求1的方法，其中所述电介质膜是第一电介质膜，所述方法还包括：
在所述半导体基底的凹入的第二表面上形成第二电介质膜。
9.如权利要求8的方法，其中所述再分布层是第一再分布层，所述方法还包括：
在所述第二电介质膜上形成第二再分布层，所述第二再分布层电耦合至所述一个或更多个过孔。
10.如权利要求9的方法，其中所述一个或更多个裸片是一个或更多个第一裸片，所述方法还包括：
将一个或更多个第二裸片耦合至所述第二再分布层。
11.如权利要求10的方法，其中所述模塑料是第一模塑料，所述方法还包括：
形成第二模塑料以大体上封裹所述一个或更多个第二裸片。
12.如权利要求1的方法，还包括：
将一个或更多个封装互连结构耦合至所述再分布层。
13.如权利要求12的方法，其中所述一个或更多个封装互连结构通过以下方式耦合至所述再分布层：
在所述模塑料中形成一个或更多个开口以暴露所述再分布层；以及
将导电材料沉积到所述一个或更多个开口中以形成所述一个或更多个封装互连结构。
14.如权利要求12的方法，其中在形成所述模塑料之前使所述一个或更多个封装互连结构耦合至所述再分布层。
15.如权利要求1的方法，其中当所述半导体基底为晶片形态时，在所述半导体基底上形成所述模塑料。
16.如权利要求1的方法，其中：
在形成所述模塑料之前形成所述一个或更多个过孔；以及
在使所述半导体基底的第二表面凹入的过程中，使用所述模塑料作为机械载体以支撑所述半导体基底。
17.一种方法，包括：
提供具有(i)第一表面和(ii)与所述第一表面相反布置的第二表面的半导体基底；
在所述半导体基底的第一表面上形成电介质膜；
在所述电介质膜上形成再分布层；
将一个或更多个裸片耦合至所述再分布层；
形成模塑料以封裹所述一个或更多个裸片的至少一部分；
使所述半导体基底的第二表面凹入；以及
在所述半导体基底的第二表面中形成一个或更多个过孔，所述一个或更多个过孔(i)穿过所述半导体基底至所述半导体基底的第一表面并(ii)电耦合至所述再分布层。
18.如权利要求17的方法，其中所述再分布层通过以下方式形成：
在所述电介质膜上沉积导电材料。
19.如权利要求17的方法，其中在倒装芯片配置中使用一个或更多个凸点将所述一个或更多个裸片耦合至所述再分布层。
20.如权利要求17的方法，其中通过沉积电绝缘材料来形成所述模塑料以大体上封裹所述一个或更多个裸片。
21.如权利要求17的方法，其中通过研磨工艺或刻蚀工艺使所述半导体基底凹入。
22.如权利要求17的方法，其中使所述半导体基底凹入以具有在约10微米和约500微米之间的厚度。
23.如权利要求17的方法，其中所述一个或更多个过孔通过以下方式形成：
去除所述半导体基底的半导体材料以在所述半导体基底中形成一个或更多个沟槽；
从所述一个或更多个沟槽去除所述电介质膜的电介质材料以暴露所述再分布层；
在所述一个或更多个沟槽的表面上形成电介质膜；以及
向所述一个或更多个沟槽中沉积导电材料。
24.如权利要求17的方法，其中所述电介质膜是第一电介质膜，所述方法还包括：
在所述半导体基底的凹入的第二表面上形成第二电介质膜。
25.如权利要求24的方法，其中所述再分布层是第一再分布层，所述方法还包括：
通过在所述第二电介质膜上沉积导电材料，在所述第二电介质膜上形成第二再分布层。
26.如权利要求25的方法，其中所述一个或更多个裸片是一个或更多个第一裸片，所述方法还包括：
将一个或更多个第二裸片耦合至所述第二再分布层。
27.如权利要求26的方法，其中所述模塑料是第一模塑料，所述方法还包括：
形成第二模塑料以大体上封裹所述一个或更多个第二裸片。
28.如权利要求17的方法，还包括：
将一个或更多个封装互连结构耦合至所述再分布层。
29.如权利要求28的方法，其中所述一个或更多个封装互连结构通过以下方式耦合至所述再分布层：
在所述模塑料中形成一个或更多个沟槽以暴露所述再分布层，以及
向所述一个或更多个沟槽中沉积导电材料以形成所述一个或更多个封装互连结构。
30.如权利要求28的方法，其中在形成所述模塑料之前将所述一个或更多个封装互连结构耦合至所述再分布层。
31.如权利要求17的方法，其中当所述半导体基底为晶片形态时，在所述半导体基底上形成所述模塑料。
32.如权利要求17的方法，其中：
在形成所述模塑料之后形成所述一个或更多个过孔；以及
在使所述半导体基底的第二表面凹入的过程中，使用所述模塑料作为机械载体以支撑所述半导体基底。
33.一种设备，包括：
半导体基底，该半导体基底具有
第一表面，
与所述第一表面相反布置的第二表面，
在所述第一表面上形成的电介质膜，
在所述电介质膜上形成的再分布层，以及
在所述半导体基底中形成的一个或更多个过孔以提供所述再分布层和所述半导体基底的第二表面之间的电通路；
耦合至所述再分布层的裸片；以及
形成于所述半导体基底的第一表面上的模塑料。
34.如权利要求33的设备，其中：
所述半导体基底包括硅；以及
所述一个或更多个过孔包括一个或更多个硅贯通孔(TSV)。
35.如权利要求33的设备，其中所述半导体基底的第二表面是凹入的以便于在所述半导体基底中形成所述一个或更多个过孔。
36.如权利要求33的设备，其中所述半导体基底具有在约10微米和约500微米之间的厚度。
37.如权利要求33的设备，其中所述电介质膜是第一电介质膜，所述设备还包括：
形成于所述半导体基底的第二表面上的第二电介质膜。
38.如权利要求37的设备，其中所述再分布层是第一再分布层，所述设备还包括第二再分布层，所述第二再分布层(i)布置于所述第二电介质膜上并(ii)与所述一个或更多个过孔电耦合。
39.如权利要求38的设备，还包括：
一个或更多个封装互连结构，所述一个或更多个封装互连结构耦合至所述第二再分布层以路由所述裸片的电信号。
40.如权利要求39的设备，其中所述裸片是第一裸片，所述设备还包括：
耦合至所述第二分布层的第二裸片。
41.如权利要求40的设备，其中所述模塑料是第一模塑料，所述设备还包括：
在所述半导体基底的第二表面上形成的第二模塑料。
42.如权利要求41的设备，其中(i)所述第一模塑料和(ii)所述第二模塑料中的至少一个形成为暴露(i)所述第一裸片或(ii)所述第二裸片的相应表面。
43.如权利要求40的设备，其中：
使用一个或更多个第一凸点将所述第一裸片耦合至所述第一再分布层；
使用一个或更多个第二凸点将所述第二裸片耦合至所述第二再分布层；
所述模塑料布置于(i)所述第一裸片和所述半导体基底之间，所述设备还包括：
布置于(i)所述第二裸片和所述半导体基底之间的底部填充材料。
44.如权利要求39的设备，其中所述一个或更多个封装互连结构包括一个或更多个第一封装互连结构，所述设备还包括：
耦合至所述第一再分布层的一个或更多个第二封装互连结构。
45.如权利要求44的设备，其中：
所述半导体基底是第一封装组件的一部分；
所述一个或更多个第一封装互连结构配置成将所述裸片的电信号路由至印刷电路板；以及
所述一个或更多个第二封装互连结构配置成将所述裸片的电信号路由至第二封装组件。
46.如权利要求33的设备，其中：
所述再分布层包括金属；以及
所述一个或更多个过孔包括金属。
47.如权利要求46的设备，还包括：
布置于(i)所述一个或更多个过孔的金属和(ii)所述半导体基底的半导体材料之间的电介质膜。
CN2011100388009A 2010-02-03 2011-02-09 凹入的半导体基底和相关技术 Pending CN102169841A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US30112510P 2010-02-03 2010-02-03
US61/301,125 2010-02-03
US31628210P 2010-03-22 2010-03-22
US61/316,282 2010-03-22
US32106810P 2010-04-05 2010-04-05
US61/321,068 2010-04-05
US32518910P 2010-04-16 2010-04-16
US61/325,189 2010-04-16

Publications (1)

Publication Number Publication Date
CN102169841A true CN102169841A (zh) 2011-08-31

Family

ID=44340876

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201180005381.7A Active CN102687255B (zh) 2010-02-03 2011-01-25 凹陷半导体衬底
CN2011100388009A Pending CN102169841A (zh) 2010-02-03 2011-02-09 凹入的半导体基底和相关技术
CN2011100388085A Pending CN102169842A (zh) 2010-02-03 2011-02-09 用于凹陷的半导体基底的技术和配置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180005381.7A Active CN102687255B (zh) 2010-02-03 2011-01-25 凹陷半导体衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011100388085A Pending CN102169842A (zh) 2010-02-03 2011-02-09 用于凹陷的半导体基底的技术和配置

Country Status (5)

Country Link
US (6) US20110186960A1 (zh)
KR (1) KR101830904B1 (zh)
CN (3) CN102687255B (zh)
TW (3) TWI425581B (zh)
WO (1) WO2011097089A2 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN103117279A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 形成芯片在晶圆的总成的方法
CN103579183A (zh) * 2012-08-10 2014-02-12 台湾积体电路制造股份有限公司 中介层系统及方法
CN105118810A (zh) * 2011-09-27 2015-12-02 台湾积体电路制造股份有限公司 三维集成电路的制造方法
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN105789147A (zh) * 2014-09-05 2016-07-20 台湾积体电路制造股份有限公司 具有凹进边缘的半导体器件及其制造方法
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
CN108695166A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 封装件及其形成方法
CN111384014A (zh) * 2018-12-28 2020-07-07 意法半导体有限公司 具有侧壁连接的半导体封装
CN113539844A (zh) * 2020-06-15 2021-10-22 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US11469166B2 (en) 2017-04-10 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548752B2 (en) 2004-12-22 2009-06-16 Qualcomm Incorporated Feedback to support restrictive reuse
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8188591B2 (en) * 2010-07-13 2012-05-29 International Business Machines Corporation Integrated structures of high performance active devices and passive devices
US8936966B2 (en) * 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US8836433B2 (en) 2011-05-10 2014-09-16 Skyworks Solutions, Inc. Apparatus and methods for electronic amplification
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8409923B2 (en) * 2011-06-15 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
KR101346485B1 (ko) 2011-12-29 2014-01-10 주식회사 네패스 반도체 패키지 및 그 제조 방법
US9147670B2 (en) 2012-02-24 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Functional spacer for SIP and methods for forming the same
US9881894B2 (en) 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8741691B2 (en) 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US9236277B2 (en) * 2012-08-10 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a thermally conductive underfill and methods of forming same
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN104217967A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 半导体器件及其制作方法
KR102094924B1 (ko) 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
US20150001694A1 (en) * 2013-07-01 2015-01-01 Texas Instruments Incorporated Integrated circuit device package with thermal isolation
CN105556659A (zh) * 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
CN103560090B (zh) * 2013-10-31 2016-06-15 中国科学院微电子研究所 一种用于PoP封装的散热结构的制作方法
DE102013223847A1 (de) * 2013-11-21 2015-05-21 Robert Bosch Gmbh Trägersubstrat für einen thermoelektrischen Generator und elektrische Schaltung
EP2881753B1 (en) 2013-12-05 2019-03-06 ams AG Optical sensor arrangement and method of producing an optical sensor arrangement
EP2881983B1 (en) * 2013-12-05 2019-09-18 ams AG Interposer-chip-arrangement for dense packaging of chips
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US9230936B2 (en) 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
JP6513966B2 (ja) * 2014-03-06 2019-05-15 ローム株式会社 半導体装置
CN105206602B (zh) * 2014-06-16 2020-07-24 联想(北京)有限公司 一种集成模块堆叠结构和电子设备
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
CN105518860A (zh) * 2014-12-19 2016-04-20 英特尔Ip公司 具有改进的互联带宽的堆叠式半导体器件封装件
TWI562299B (en) * 2015-03-23 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and the manufacture thereof
EP3284118A4 (en) * 2015-04-13 2019-04-03 Royole Corporation CARRIER AND REMOVAL OF FLEXIBLE SUBSTRATES
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
EP3314649A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH ENCLOSED CONDUCTIVE CONTACTS FOR PACKAGING ON PACKAGING
US9601405B2 (en) 2015-07-22 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package with an enhanced thermal pad
US9449935B1 (en) * 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US9589865B2 (en) 2015-07-28 2017-03-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Power amplifier die having multiple amplifiers
WO2017039275A1 (ko) 2015-08-31 2017-03-09 한양대학교 산학협력단 반도체 패키지 구조체, 및 그 제조 방법
KR101923659B1 (ko) 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
JP2017073472A (ja) * 2015-10-07 2017-04-13 株式会社ディスコ 半導体装置の製造方法
WO2017111767A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with integrated antennas on a substrate
CN105810590A (zh) * 2016-03-18 2016-07-27 中国电子科技集团公司第二十六研究所 声表面波滤波器晶圆键合封装工艺
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10325828B2 (en) * 2016-03-30 2019-06-18 Qorvo Us, Inc. Electronics package with improved thermal performance
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
CN117393441A (zh) * 2016-04-29 2024-01-12 库利克和索夫工业公司 将电子组件连接至基板
US20170338128A1 (en) * 2016-05-17 2017-11-23 Powertech Technology Inc. Manufacturing method of package structure
KR102506697B1 (ko) * 2016-05-18 2023-03-08 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터를 포함하는 반도체 패키지
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
SG11201811721UA (en) 2016-07-07 2019-01-30 Agency Science Tech & Res Semiconductor packaging structure and method of forming the same
US10319694B2 (en) * 2016-08-10 2019-06-11 Qualcomm Incorporated Semiconductor assembly and method of making same
CN106298759A (zh) * 2016-09-09 2017-01-04 宜确半导体（苏州）有限公司 一种射频功率放大器模块及射频前端模块
CN106298824B (zh) * 2016-09-20 2019-08-20 上海集成电路研发中心有限公司 一种cmos图像传感器芯片及其制备方法
US10304799B2 (en) 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension
TWI643305B (zh) * 2017-01-16 2018-12-01 Powertech Technology Inc. 封裝結構及其製造方法
CN108400117A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的散热增益型半导体组件及其制作方法
CN108400118A (zh) * 2017-02-06 2018-08-14 钰桥半导体股份有限公司 三维整合的半导体组件及其制作方法
US10403602B2 (en) * 2017-06-29 2019-09-03 Intel IP Corporation Monolithic silicon bridge stack including a hybrid baseband die supporting processors and memory
MY199174A (en) * 2017-06-29 2023-10-18 Intel Corp Multi-planar circuit board having reduced z-height
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10755979B2 (en) * 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
CN111952268B (zh) * 2019-05-15 2025-03-04 桑迪士克科技股份有限公司 多模块集成内插器和由此形成的半导体器件
US11581289B2 (en) * 2019-07-30 2023-02-14 Stmicroelectronics Pte Ltd Multi-chip package
CN113140520B (zh) * 2020-01-19 2024-11-08 江苏长电科技股份有限公司 封装结构及其成型方法
EP3876683A1 (en) * 2020-03-05 2021-09-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal mechanism for stack-based electronic device with process control component and processing components
US11393763B2 (en) * 2020-05-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (info) package structure and method
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR102847543B1 (ko) 2020-09-11 2025-08-18 삼성전자주식회사 반도체 장치
TWI768552B (zh) * 2020-11-20 2022-06-21 力成科技股份有限公司 堆疊式半導體封裝結構及其製法
US12476194B2 (en) * 2021-01-06 2025-11-18 Mediatek Singapore Pte. Ltd. Semiconductor structure
KR20230025587A (ko) * 2021-08-13 2023-02-22 삼성전자주식회사 반도체 패키지 제조 방법
US20230060065A1 (en) * 2021-08-18 2023-02-23 Mediatek Inc. Lidded semiconductor package
US20230163101A1 (en) * 2021-11-25 2023-05-25 Intel Corporation Semiconductor package with stacked memory devices
KR20230142280A (ko) 2022-04-01 2023-10-11 삼성전자주식회사 반도체 패키지
US20230395443A1 (en) * 2022-06-06 2023-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of manufacturing
US12506048B2 (en) * 2022-08-16 2025-12-23 SanDisk Technologies, Inc. Bifacial semiconductor wafer
US20250038107A1 (en) * 2023-07-28 2025-01-30 International Business Machines Corporation Interconnect structures with overlapping metal vias
CN119542321A (zh) * 2025-01-10 2025-02-28 江苏汇显显示技术有限公司 芯片封装结构及其制备方法、终端设备和芯片封装载板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252118A (zh) * 2007-02-20 2008-08-27 恩益禧电子股份有限公司 半导体器件及其制造方法
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1264411A (en) 1917-12-20 1918-04-30 Kirstein Sons Company E Opthalmic mounting.
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5557066A (en) * 1993-04-30 1996-09-17 Lsi Logic Corporation Molding compounds having a controlled thermal coefficient of expansion, and their uses in packaging electronic devices
US5659203A (en) 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
JP2830903B2 (ja) 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
US6046499A (en) 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US6127460A (en) 1997-12-02 2000-10-03 Sumitomo Bakelite Co., Ltd. Liquid epoxy resin potting material
US6833613B1 (en) 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP3602968B2 (ja) 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
DE19930308B4 (de) * 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
DE10004647C1 (de) 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6356453B1 (en) 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2003188507A (ja) 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体集積回路およびこれを実装するためのプリント配線板
JP4044769B2 (ja) 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US7010854B2 (en) 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4115326B2 (ja) 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US7518158B2 (en) 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7268012B2 (en) 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
TWI249231B (en) 2004-12-10 2006-02-11 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
TWI241697B (en) 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
DE102005014049B4 (de) 2005-03-23 2010-11-25 Diana Diehl Haltevorrichtung sowie Tasche unter Verwendung derselbigen
EP1900018A2 (en) 2005-06-29 2008-03-19 Koninklijke Philips Electronics N.V. Method of manufacturing an assembly and assembly
TW200707676A (en) 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7808075B1 (en) 2006-02-07 2010-10-05 Marvell International Ltd. Integrated circuit devices with ESD and I/O protection
WO2007115371A1 (en) 2006-04-10 2007-10-18 Epitactix Pty Ltd Method, apparatus and resulting structures in the manufacture of semiconductors
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
JP5064768B2 (ja) 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
JPWO2008105535A1 (ja) * 2007-03-01 2010-06-03 日本電気株式会社 半導体装置及びその製造方法
TWI345823B (en) 2007-03-21 2011-07-21 Powertech Technology Inc Semiconductor package with wire-bonding connections
TWI351751B (en) 2007-06-22 2011-11-01 Ind Tech Res Inst Self-aligned wafer or chip structure, self-aligned
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US7741194B2 (en) 2008-01-04 2010-06-22 Freescale Semiconductor, Inc. Removable layer manufacturing method
JP2009231584A (ja) 2008-03-24 2009-10-08 Japan Gore Tex Inc Ｌｅｄ基板の製造方法およびｌｅｄ基板
US20090243100A1 (en) 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate
US8093696B2 (en) 2008-05-16 2012-01-10 Qimonda Ag Semiconductor device
US7919851B2 (en) 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
KR101481577B1 (ko) 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
US8704350B2 (en) 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7786008B2 (en) 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI499024B (zh) 2009-01-07 2015-09-01 日月光半導體製造股份有限公司 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252118A (zh) * 2007-02-20 2008-08-27 恩益禧电子股份有限公司 半导体器件及其制造方法
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000593B (zh) * 2011-09-09 2016-01-20 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN105118810B (zh) * 2011-09-27 2019-08-02 台湾积体电路制造股份有限公司 三维集成电路的制造方法
CN105118810A (zh) * 2011-09-27 2015-12-02 台湾积体电路制造股份有限公司 三维集成电路的制造方法
CN103117279B (zh) * 2011-11-16 2016-10-05 台湾积体电路制造股份有限公司 形成芯片在晶圆的总成的方法
CN103117279A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 形成芯片在晶圆的总成的方法
US9312149B2 (en) 2011-11-16 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming chip-on-wafer assembly
CN103579183B (zh) * 2012-08-10 2018-02-16 台湾积体电路制造股份有限公司 中介层系统及方法
CN103579183A (zh) * 2012-08-10 2014-02-12 台湾积体电路制造股份有限公司 中介层系统及方法
US10032746B2 (en) 2014-09-05 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
CN105789147A (zh) * 2014-09-05 2016-07-20 台湾积体电路制造股份有限公司 具有凹进边缘的半导体器件及其制造方法
CN105789147B (zh) * 2014-09-05 2019-02-05 台湾积体电路制造股份有限公司 具有凹进边缘的半导体器件及其制造方法
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN108695166A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 封装件及其形成方法
US11610858B2 (en) 2017-04-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US12113005B2 (en) 2017-04-07 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11469166B2 (en) 2017-04-10 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN111384014A (zh) * 2018-12-28 2020-07-07 意法半导体有限公司 具有侧壁连接的半导体封装
CN113539844A (zh) * 2020-06-15 2021-10-22 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US12176337B2 (en) 2020-06-15 2024-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing

Also Published As

Publication number Publication date
CN102169842A (zh) 2011-08-31
TW201140714A (en) 2011-11-16
TWI441285B (zh) 2014-06-11
TWI425581B (zh) 2014-02-01
KR101830904B1 (ko) 2018-02-22
WO2011097089A3 (en) 2011-11-17
TWI451505B (zh) 2014-09-01
US20160155732A1 (en) 2016-06-02
TW201140713A (en) 2011-11-16
TW201140768A (en) 2011-11-16
US20110186992A1 (en) 2011-08-04
US9257410B2 (en) 2016-02-09
CN102687255B (zh) 2015-03-04
US9391045B2 (en) 2016-07-12
US9768144B2 (en) 2017-09-19
KR20120135897A (ko) 2012-12-17
US9034730B2 (en) 2015-05-19
US20140124961A1 (en) 2014-05-08
WO2011097089A2 (en) 2011-08-11
US20150279806A1 (en) 2015-10-01
US20110186960A1 (en) 2011-08-04
CN102687255A (zh) 2012-09-19
US20110186998A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
TWI451505B (zh) 凹入的半導體基底和相關技術
KR102730607B1 (ko) 집적 회로 패키지 및 방법
TWI708355B (zh) 半導體封裝
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
TWI683378B (zh) 半導體封裝及其製造方法
CN109786266B (zh) 半导体封装件及其形成方法
CN107799499B (zh) 半导体封装结构及其制造方法
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
TWI634626B (zh) 整合式被動裝置封裝及其形成方法
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
TWI785296B (zh) 封裝結構及其製造方法與封裝體
CN113658944A (zh) 半导体封装件及其形成方法
CN103107099B (zh) 半导体封装以及封装半导体器件的方法
TWI790702B (zh) 半導體封裝及製造半導體封裝的方法
TW202230646A (zh) 半導體封裝
CN113838840B (zh) 半导体封装及制造半导体封装的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110831