TW202226524A - 整合有封裝電壓調節器的堆疊晶 - Google Patents

Abstract

描述了一種積體電路（IC）封裝。該IC封裝包括第一晶粒，在該第一晶粒上具有第一功率輸送網路。該IC封裝亦包括第二晶粒，該第二晶粒上具有第二功率輸送網路。第一晶粒堆疊在第二晶粒上。該IC封裝亦包括在積體電路封裝的封裝核心內與第一晶粒及/或第二晶粒整合並耦合的封裝電壓調節器。

Description

整合有封裝電壓調節器的堆疊晶

本專利申請案主張在2020年9月9日提出申請的題為「整合有封裝電壓調節器的堆疊晶粒」的美國專利申請案第17/015,308號的優先權，該申請案的揭示內容經由引用全部明確地併入本文。

本案的各態樣係關於積體電路，且更具體地係關於與封裝電壓調節器（PVR）整合的堆疊晶粒。

電連接存在於系統層次的每個級。該系統層次包括在最低系統級處的主動裝置的互連，一直到在最高級處的系統級互連。例如，互連層可以在積體電路上將不同的裝置連接在一起。隨著積體電路變得更加複雜，更多的互連層被用於提供裝置之間的電連接。最近，由於如今在現代電子裝置中互連的大量裝置互連，電路的互連級的數量已經顯著增加。用於支援增加數量的裝置的增加數量的互連級涉及更複雜的製程。

最先進的行動應用裝置要求小的形狀因數、低成本、嚴格的功率預算和高電效能。行動封裝設計已經發展到滿足這些不同的目標，以便使支援多媒體增強的行動應用成為可能。然而，當多個晶粒在小形狀因數內被佈置時，這些行動應用易受功率和訊號路由問題的影響。

描述了一種積體電路（IC）封裝。該IC封裝包括第一晶粒，在該第一晶粒上具有第一功率輸送網路。該IC封裝亦包括第二晶粒，該第二晶粒上具有第二功率輸送網路。第一晶粒堆疊在第二晶粒上。該IC封裝亦包括在積體電路封裝的封裝核心內與第一晶粒及/或第二晶粒整合並耦合的封裝電壓調節器。

描述了一種用於製造積體電路封裝的方法，該積體電路封裝具有與封裝電壓調節器整合的堆疊晶粒。該方法包括製造第一晶粒晶片，該第一晶粒晶片具有在第一晶片上的第一晶粒上的第一功率輸送網路。該方法亦包括製造第二晶粒，該第二晶粒具有在第二晶片上的第二晶粒上的第二功率輸送網路。該方法亦包括將第一晶片鍵合到第二晶片以形成堆疊晶粒晶片。該方法亦包括分割堆疊晶粒晶片以形成包括第一功率輸送網路和第二功率輸送網路的堆疊晶粒。該方法亦包括將堆疊晶粒放置在第二封裝襯底上，在第二封裝襯底積體電路封裝的封裝核心內與封裝電壓調節器整合。

描述了一種積體電路（IC）封裝。該IC封裝包括第一晶粒，在該第一晶粒上具有第一功率輸送網路。該IC封裝亦包括第二晶粒，該第二晶粒上具有第二功率輸送網路。第一晶粒堆疊在第二晶粒上。該IC封裝亦包括用於調節電壓的裝置，該裝置在積體電路封裝的封裝核心內與第一晶粒及/或第二晶粒整合並且耦合。

這相當廣泛地概述了本案的特徵和技術優點，以便可以更好地理解下文的詳細描述。本案的另外的特徵和優點將在下文描述。本發明所屬領域中具有通常知識者應當理解，本案可以容易地用作修改或設計用於執行本案的相同目的其他結構的基礎。本發明所屬領域中具有通常知識者亦應當認識到，這種等同構造並不脫離如所附請求項中闡述的本案的教導。當結合附圖考慮時，從以下描述中將更好地理解被認為是本案的特徵的關於其組織和操作方法的新穎特徵，以及進一步的目的和優點。然而，應明確地理解，提供附圖中的每一個附圖僅出於圖示說明和描述的目的，且不意欲作為本案的限定的定義。

下文結合附圖所陳述的具體實施方式意欲作為對各種配置的描述，且不意欲表示可實踐所描述的概念的僅有配置。實施方式包括用於提供對各種概念的透徹理解的具體細節。然而，對於本發明所屬領域中具有通常知識者來說顯而易見的是，可以在沒有這些具體細節的情況下實踐這些概念。在一些情況下，以方塊圖形式展示眾所周知的結構和部件以便避免混淆此類概念。

如所描述的，術語「及/或」的使用意欲表示「包含性的或」，而術語「或」的使用意欲表示「排他性的或」。如所描述的，貫穿本說明書使用的術語「示例性」意味著「充當實例、例子或圖示說明」，且不應必然被解釋為比其他示例性配置優選或有利。如所描述的，在整個說明書中使用的術語「耦合」意味著「連接，無論是直接連接還是經由中間連接（例如，開關）以電、機械或其他方式間接連接」，並且不一定限於實體連接。另外，連接可以是使得物件永久地連接或可釋放地連接。連接可以經由開關進行。如所描述的，在整個說明書中使用的術語「接近」意味著「鄰近、非常接近、緊鄰或接近」。如所描述的，在本說明書中使用的術語「上」在一些配置中表示「直接在上面」，並且在其他配置中表示「間接在上面」。

系統層次包括在最低系統級處的主動裝置的互連，一直到在最高級處的系統級互連。尤其，電連接存在於系統層次的這些級之每一者級上，以將積體電路（IC）上的不同裝置連接在一起。然而，隨著積體電路變得更加複雜，更多的互連層被用於提供裝置之間的電連接。最近，由於當今在最先進的行動應用裝置中大量裝置互連，電路的互連級的數量已經顯著增加。

這些互連包括後段製程（BEOL）互連層，其可以指用於電耦合到積體電路（IC）的前段製程（FEOL）主動裝置的導電互連層。在相應的BEOL互連級上形成各種BEOL互連層，其中相對於上BEOL互連級，下BEOL互連級使用更薄的金屬層。BEOL互連層可以電耦合到中段製程（MOL）互連層，該中段製程互連層互連到IC的FEOL主動裝置。

最先進的行動應用裝置要求小的形狀因數、低成本、嚴格的功率預算和高電效能。行動封裝設計已經發展到滿足這些不同的目標，以便使能支援多媒體增強的行動應用。例如，扇出（FO）晶片級封裝（WLP）或FO-WLP製程技術是對行動應用有用的封裝技術的新發展。這種晶片首創的FO-WLP製程技術解決方案提供了從晶粒到封裝球的扇入和扇出連接的靈活性。此外，該解決方案亦提供了行動應用裝置的晶粒和封裝球之間的第一級互連的高度降低。然而，當多個晶粒在小形狀因數內被佈置時，這些行動應用易受功率和訊號路由問題的影響。

隨著對於堆疊晶粒和小晶片架構產品線展示出顯著的功率效能區域（PPA）良率提高，堆疊晶粒方案和小晶片架構正成為主流。不幸的是，成功的堆疊晶粒方案涉及高功率密度目標，這強加了顯著的功率輸送損耗。此外，晶粒、襯底和印刷電路板（PCB）之間的膨脹係數的差異導致將球柵陣列（BGA）封裝附接到PCB上的釺焊接頭上的應力。該問題經由球間距的縮小、晶粒尺寸的增加及/或襯底的變薄以適應小形狀因數而加劇。

本案的各種態樣提供一種具有與封裝電壓調節器（PVR）整合的堆疊晶粒的積體電路（IC）封裝。用於製造與封裝電壓調節器整合的堆疊晶粒的製程流程可以包括晶片級封裝（WLP）製程技術。應當理解，術語「層」包括膜，並且不被解釋為指示垂直或水平厚度，除非另有說明。如所描述的，術語「襯底」可以指切割的晶片的襯底，或者可以指未切割的晶片的襯底。如進一步所描述的，術語「層壓體」可以指能夠封裝IC裝置的多層片材。如所描述的，術語「小晶片」可以指積體電路塊、功能電路塊或者被專門設計成與其他類似小晶片一起工作以形成更大、更複雜的小晶片架構的其他類似電路塊。術語「襯底」、「晶片」和「層壓體」可以互換使用。類似地，術語「晶片」、「小晶片」和「晶粒」可以互換使用。

封裝電壓調節是一種改進整個系統功率效能區域、同時減少所有產品線的功率的有損傳輸的方案。尤其封裝電壓調節器經由在封裝內部的負載電路或晶粒處的降頻轉換來最小化印刷電路板（PCB）和封裝功率損耗。封裝電壓調節使得能夠繼續使用球柵陣列封裝，球柵陣列封裝用於引線鍵合或倒裝晶片配置以支撐多個晶粒（例如，晶粒堆疊）。本案的具體益處是改進的可靠性，改進的可靠性在被指定經由跌落測試的掌上型裝置中是重要的。手機製造商繼續增加跌落測試的規格，並且超越標準（不僅僅是滿足標準）的能力提供了爭用優勢。此外，根據本案的各態樣，提供了晶粒處的顯著的效能提高以及改進的最小目標電壓（Vcc_min）。

本案的各態樣涉及一種包括與封裝電壓調節器（PVR）整合的堆疊晶粒的積體電路（IC）封裝。在一種配置中，IC封裝包括具有前側表面和與前側表面相對的背側表面的第一晶粒。在該配置中，背側表面在第一功率輸送網路的前側表面上。IC封裝亦包括第二晶粒，該第二晶粒具有在第一晶粒的前側表面上的前側表面以形成堆疊晶粒，堆疊晶粒可以是面對面（F2F）鍵合配置。在該配置中，第二晶粒的背側表面在第二功率輸送網路的前側表面上，該第二功率輸送網路遠離第一功率輸送網路。在替代配置中，面對面鍵合在第一晶粒與第二晶粒的背側表面之間，使得封裝電壓調節器將功率供應到堆疊晶粒的前側。

根據本案的各態樣，積體電路（IC）封裝包括與IC封裝的封裝核心中的第一晶粒和第二晶粒整合的封裝電壓調節器。在該配置中，封裝電壓調節器被配置成獨立地對第一晶粒和第二晶粒或晶粒上的不同子系統供電。在一種配置中，IC封裝包括經由第一接觸凸塊耦合到第一功率輸送網路的背側表面的第一封裝襯底。此外，第二封裝襯底經由第二接觸凸塊耦合到第二功率輸送網路的背側表面。在該配置中，第二封裝襯底遠離第一封裝襯底，使得封裝電壓調節器耦合在第一封裝襯底與第二封裝襯底之間。此外，第一封裝襯底經由第一接觸凸塊耦合到第一晶粒，並且第二封裝襯底經由第二接觸凸塊耦合到第二晶粒。

圖1圖示說明根據本案的各態樣的主機片上系統（SOC）100的實例實現方案，其包括與封裝電壓調節器（PVR）整合的堆疊晶粒。主機SOC 100包括為特定功能定製的處理塊，例如連接塊110。連接塊110可以包括第五代（5G）連接、第四代長期進化（4G LTE）連接、Wi-Fi連接、USB連接、藍芽®連接、安全數位（SD）連接等。

在該配置中，主機SOC 100包括支援多執行緒處理的各種處理單元。對於圖1所示的配置，主機SOC 100包括多核心中央處理單元（CPU）102、圖形處理器單元（GPU）104、數位訊號處理器（DSP）106、以及神經處理器單元（NPU）108。主機SOC 100亦可以包括感測器處理器114、影像訊號處理器（ISP）116、可以包括全球定位系統（GPS）的導航模組120、以及記憶體118。多核心CPU 102、GPU 104、DSP 106、NPU 108和多媒體引擎112支援各種功能，例如視訊、音訊、圖形、遊戲、人工網路等。多核心CPU 102的每個處理器核心可以是精簡指令集計算（RISC）機、高級RISC機（ARM）、微處理器或一些其他類型的處理器。NPU 108可基於ARM指令集。

圖2展示圖示說明圖1的主機片上系統（SOC）100的堆疊式積體電路（IC）封裝200的橫截面圖。代表性地，堆疊IC封裝200包括利用互連212連接到封裝襯底210的印刷電路板（PCB）202。在該配置中，封裝襯底210包括導電層214和216。在封裝襯底210上方是220，其包括由模製化合物211封裝的堆疊晶粒222、224和230。在本案的一個態樣中，晶粒230是圖1的主機SOC 100。

圖3示出圖示說明根據本案的一個態樣的包含到無線裝置300中的圖2的堆疊積體電路（IC）封裝200的橫截面圖。如所描述的，無線裝置300可以包括但不限於智慧型電話、平板電腦、掌上型裝置或被配置用於5G通訊的其他有限形狀因數裝置。代表性地，堆疊IC封裝200在包括顯示器306的電話殼體304內。在該配置中，將具有與封裝電壓調節器整合的堆疊晶粒的IC封裝整合到堆疊IC封裝200中，例如，如圖4和圖7中所示。

圖4是圖示說明根據本案的各態樣的功率輸送架構的橫截面圖和頂視圖的方塊圖，該功率輸送架構包括具有與封裝電壓調節器整合的堆疊晶粒的積體電路（IC）封裝。如圖4所示，根據本案的各態樣，功率輸送架構400包括積體電路（IC）封裝420，積體電路（IC）封裝具有與封裝核心430中的封裝電壓調節器440（440-1、…、440-N）整合的第一晶粒450和第二晶粒460（例如，堆疊晶粒）。在一種配置中，尤其該封裝電壓調節器440經由在封裝內部的負載電路或晶粒處的降頻轉換來減小印刷電路板（PCB）功率損耗和封裝功率損耗。功率輸送架構400包括支撐外部電壓調節器410的印刷電路板（PCB）402和支撐記憶體晶粒470的IC封裝420。

在一種配置中，封裝電壓調節器440經由IC封裝420的封裝核心430內的晶粒450和第二晶粒460處的降頻轉換來減少來自印刷電路板402的功率損耗以及IC封裝420內的封裝功率損耗。在該配置中，外部電壓調節器410包括耦合到由襯底412支撐的被動裝置（例如，電感器416及電容器418）的功率管理積體電路（PMIC）414。在該實例中，外部電壓調節器410由電池（未圖示）供電。

在本案的一個態樣中，IC封裝420由外部電壓調節器410經由印刷電路板（PCB）402向封裝核心430中的封裝電壓調節器440（440-1、…、440-N）供電。將封裝電壓調節器440（440-1、…、440-N）整合到封裝核心430中經由替換封裝核心430內的貫穿模製互連（例如，導電核心球）來改善整個系統功率效能區域。尤其如俯視圖480所示，封裝電壓調節器440（440-1、…、440-N）圍繞第一晶粒450的周界放置，包括在第二封裝襯底424和第一封裝襯底422（頂視圖480中未圖示）之間的被動裝置（例如，電感器（IND）442和電容器（CAP）444）。

根據本案的各態樣，封裝電壓調節器440（440-1、…、440-N）使得能夠繼續使用球柵陣列封裝，球柵陣列封裝用於引線鍵合或倒裝晶片配置以用於支撐多個晶粒（例如，第一晶粒450和第二晶粒460）。此外，根據本案的各態樣，經由外部電壓調節器410和封裝電壓調節器440（440-1、…、440-N）的組合來使效能顯著提高並且使晶粒（例如，第一晶粒450和第二晶粒460）處的最小目標電壓（Vcc_min）改進。在該配置中，積體電路（IC）封裝420包括焊接區側電容器（landside capacitor）（LSC）408。第一晶粒450包括第一背側功率輸送網路452（BS-PDN），並且第二晶粒460包括第二背側功率輸送網路462（BS-PDN），如圖5中進一步所圖示說明的。

圖5是進一步圖示說明根據本案的各態樣的圖4的積體電路（IC）封裝420的橫截面圖500，該封裝具有與封裝電壓調節器整合的堆疊晶粒。在該配置中，IC封裝420包括經由第一接觸凸塊432（例如，第一微凸塊）耦合到第一背側功率輸送網路452的背側表面的第一封裝襯底422。另外，第二封裝襯底424經由封裝核心430中的第二接觸凸塊434（例如，第二微凸塊）耦合到第二背側功率輸送網路462的背側表面，第二接觸凸塊可以由模製層、模製底部填充物或其他類似材料構成。此外，記憶體晶粒470經由第一封裝凸塊404耦合到第一封裝襯底422，並且第二封裝襯底424經由第二封裝凸塊406耦合到印刷電路板402。

在本案的這個態樣中，第一封裝襯底422包括電源線426和訊號線428。在該實例中，訊號線428使得能夠經由第一封裝凸塊404和第一接觸凸塊432在記憶體晶粒470與第一晶粒450之間直接耦合。記憶體晶粒470與第一晶粒450之間經由訊號線428的直接通訊（不依賴於封裝核心互連）減少了時延以及IC封裝420的佔用面積。此外，電源線426直接向第一晶粒450提供功率，而不必依賴於經由第二晶粒460（例如，底部晶粒）饋送的一般電源線來向第一晶粒450（例如，頂部晶粒）供電。

圖6A至圖6F是圖示說明根據本案的各態樣的製造圖5的積體電路（IC）封裝420的製程的橫截面圖，該封裝具有與封裝電壓調節器440（440-1、…、440-N）整合的堆疊晶粒（450、460）。如圖6A所示，根據本案的一個態樣，在步驟600，分離地形成第一晶粒晶片602和第二晶粒晶片604。在該實例中，第一晶粒晶片602包括第一晶粒450，在第一晶粒450的背側上具有第一背側功率輸送網路452。此外，第一接觸凸塊432形成在耦合到第一載體晶片606上的第一黏合層605內。類似地，第二晶粒晶片604包括第二晶粒460，在第一晶粒450的背側上具有第二背側功率輸送網路462。此外，第二接觸凸塊434形成在耦合到第二載體晶片608上的第二黏合層607內。

如圖6B所示，在步驟610，根據本案的各態樣，使用混合晶片到晶片（W2W）鍵合將第一晶粒晶片602的前側鍵合到第二晶粒晶片604的前側。在一種配置中，第一晶粒晶片602的接觸焊盤454與第二晶粒晶片604的接觸焊盤464對準。

如圖6C所示，在步驟620，根據本案的各態樣，第一載體晶片606和第一黏合層605被去除以暴露第一接觸凸塊432和第一背側功率輸送網路452。此外，去除第二載體晶片608，並且將紫外線（UV）帶609固定至第二黏合層607。

如圖6D所示，在步驟630處，根據本案的各態樣，分割製程形成具有背側功率輸送網路的多個堆疊晶粒。如圖6E所示，在步驟640，根據本案的各態樣，包括第一和第二背側功率輸送網路（例如，452和462）的堆疊晶粒（例如，第一晶粒450和第二晶粒460）被放置在第二封裝襯底424上位於封裝電壓調節器440（440-1、…、440-N）之間。如圖6F中所示，在步驟650處，根據本案的各態樣，第一封裝襯底422附接到第一接觸凸塊432，並且第二封裝凸塊406形成在第二封裝襯底424上。

圖7是根據本案的另一態樣的圖4的積體電路（IC）封裝420的橫截面圖，該封裝具有與封裝電壓調節器440（440-1、…、440-N）整合的堆疊晶粒。圖7的製造積體電路（IC）封裝700的製程包括先前描述的部件，諸如堆疊晶粒（例如，450和460），包括第一和第二背側功率輸送網路（例如，452和462）、記憶體晶粒470、以及第一和第二封裝凸塊（例如，404和406），其用相似的元件符號示出。儘管被示出為記憶體晶粒，但是應當認識到，記憶體晶粒470可以是另一裝置，諸如較低效能的晶粒。

本案的這一態樣利用第一再分佈層（RDL）襯底490和第二RDL襯底492來替代第一封裝襯底422和第二封裝襯底424，以形成積體電路（IC）封裝700。有利地，第一RDL襯底490和第二RDL襯底492替代IC封裝700的封裝核心430內的微凸塊（例如，第一接觸凸塊432和第二接觸凸塊434）。替代IC封裝700的封裝核心430內的微凸塊（例如，第一接觸凸塊432和第二接觸凸塊434），可以改善IC封裝700的跌落測試效能。

圖8A至圖8I是圖示說明根據本案的另一態樣的製造圖7的IC封裝700的製程的橫截面圖，該封裝具有與封裝電壓調節器整合的堆疊晶粒。在該實例中，圖示說明步驟800到830的圖8A至圖8D類似於圖示說明步驟600到630的圖6A至圖6D，且因此，出於簡潔的目的，不重複其描述。如圖8E所示，在步驟840，根據本案的各態樣，包括第一和第二背側功率輸送網路（例如，452和462）的堆疊晶粒（例如，第一晶粒450和第二晶粒460）被放置在第二再分佈層（RDL）襯底492上位於封裝電壓調節器440（440-1、…、440-N）之間。如圖8F所示，在步驟850，對封裝核心430的表面應用模具研磨製程以去除第二載體晶片608，從而暴露堆疊晶粒和封裝電壓調節器440（440-1、…、440-N）。如圖8G所示，在步驟860，根據本案的各態樣，第一RDL襯底490附接到封裝核心430的暴露表面。

如圖8H所示，在步驟870，根據本案的各態樣，將紫外（UV）帶609固定到第二再分佈層（RDL）襯底492，並且分割製程形成具有與封裝電壓調節器440（440-1、…、440-N）整合的堆疊晶粒（例如，450及460）的多個積體電路（IC）封裝。如圖8I所示，在步驟880，根據本案的各態樣，移除紫外（UV）帶609，並且在第二RDL襯底492上形成第二封裝凸塊406以形成IC封裝700。

本案的益處是改進的可靠性，改進的可靠性在被指定經由跌落測試的掌上型裝置中是重要的。尤其，手機製造商繼續增加這些跌落測試的規格，並且超過跌落測試（不僅滿足標準）的能力提供了爭用優勢。此外，根據本案的各態樣，從外部電壓調節器410和封裝電壓調節器440（440-1、…、440-N）的組合得到效能的顯著提高以及晶粒（例如，第一晶粒450和第二晶粒460）處最小目標電壓（Vcc_min）的改進。

圖9是圖示說明根據本案的一態樣的製造積體電路（IC）裝置封裝的方法的製程流程圖，該封裝具有與封裝電壓調節器整合的堆疊晶粒。方法900開始於方塊902，其中在第一晶片上製造在第一晶粒上具有第一功率輸送網路的第一晶粒。在方塊904處，在第二晶片上形成第二晶粒，第二晶粒具有在第二晶粒上的第二功率輸送網路。例如，如圖6A所示，在步驟600，第一晶粒晶片602（例如，第一晶片）和第二晶粒晶片604（例如，第二晶片）被分離地形成。在該實例中，第一晶粒晶片602（例如，第一晶片）包括第一晶粒450，在第一晶粒450的背側上具有第一背側功率輸送網路452。類似地，第二晶粒晶片604（例如，第二晶片）包括第二晶粒460，在第一晶粒450的背側上具有第二背側功率輸送網路462。

在方塊906處，將第一晶片鍵合到第二晶片以形成堆疊晶粒晶片。例如，如圖6B所示，在步驟610，使用混合晶片到晶片（W2W）鍵合將第一晶粒晶片602（例如，第一晶片）的前側鍵合到第二晶粒晶片604（例如，第二晶片）的前側。在一種配置中，第一晶粒晶片602的接觸焊盤454與第二晶粒晶片604的接觸焊盤464對準。在替代配置中，方法900包括將第一晶粒晶片的背側表面直接鍵合到第二晶粒晶片的背側表面。

在方塊908處，將堆疊晶粒晶片分割以形成包括第一功率輸送網路和第二功率輸送網路的堆疊晶粒。例如，如圖6D所示，在步驟630，根據本案的各態樣，分割製程形成具有背側功率輸送網路的堆疊晶粒。在方塊910處，將堆疊晶粒放置在第二封裝襯底上、在積體電路封裝的封裝核心內與封裝電壓調節器整合。例如，如圖6E所示，在步驟640，堆疊晶粒（例如，第一晶粒450和第二晶粒460）包括第一和第二背側功率輸送網路（例如，452和462）。在該配置中，根據本案的各態樣，堆疊晶粒（例如，第一晶粒450和第二晶粒460）被放置在第二封裝襯底424上位於封裝電壓調節器440（440-1、…、440-N）之間。

根據本案的另一態樣，一種積體電路（IC）封裝包括第一晶粒和第二晶粒，第一晶粒具有在第一晶粒上的第一功率輸送網路，第二晶粒具有在第二晶粒上的第二功率輸送網路。第一晶粒堆疊在第二晶粒上。該IC封裝亦包括用於調節電壓的裝置，該裝置在積體電路封裝的封裝核心內與第一晶粒及/或第二晶粒整合並且耦合。在一種配置中，電壓調節裝置可以是封裝電壓調節器440，如圖4、圖5和圖7所示。在另一態樣，上述裝置可以是被配置成執行由上述裝置所記載的功能的任何結構或任何材料。

圖10是示出示例性無線通訊系統1000的方塊圖，在該無線通訊系統中可以有利地使用本案的態樣。為了圖示說明的目的，圖10示出三個遠端單元1020、1030和1050以及兩個基地台1040。將認識到，無線通訊系統可以具有更多的遠端單元和基地台。遠端單元1020、1030和1050包括積體電路（IC）裝置1025A、1025B和1025C，該積體電路裝置包括與封裝電壓調節器整合的所揭示的堆疊晶粒。將認識到，其他裝置亦可以包括與封裝電壓調節器整合的揭示的堆疊晶粒，例如基地台、開關裝置及網路設備。圖10展示從基地台1040到遠端單元1020、1030和1050的前向鏈路訊號1080，以及從遠端單元1020、1030和1050到基地台1040的反向鏈路訊號1090。

在圖10中，遠端單元1020展示為行動電話，遠端單元1030展示為可攜式電腦，且遠端單元1050展示為無線區域迴路系統中的固定位置遠端單元。例如，遠端單元可以是行動電話、掌上型個人通訊系統（PCS）單元、可攜式資料單元（例如，個人資料助理）、啟用GPS的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（例如，儀錶讀取設備），或儲存或檢索資料或電腦指令的其他裝置，或其組合。儘管圖10圖示說明根據本案的各態樣的遠端單元，但本案不限於這些示例性圖示說明的單元。本案的各態樣可合適地用於許多裝置中，這些裝置包括所揭示的與封裝電壓調節器整合的堆疊晶粒。

圖11是圖示說明用於半導體部件（例如上面揭示的電容器）的電路、佈局和邏輯設計的設計工作站1100的方塊圖。設計工作站1100包括硬碟1101，硬碟包含作業系統軟體、支援檔和設計軟體，例如Cadence或OrCAD。設計工作站1100亦包括顯示器1102，以便於電路1110或半導體部件1112的設計，例如與封裝電壓調節器整合的堆疊晶粒。提供儲存媒體1104以用於有形地儲存電路1110或半導體部件1112（例如，與封裝電壓調節器整合的堆疊晶粒）的設計。電路1110或半導體部件1112的設計可以以例如GDSII或GERBER等檔案格式儲存在儲存媒體1104上。儲存媒體1104可以是CD-ROM、DVD、硬碟、快閃記憶體或其他適當的裝置。此外，設計工作站1100包括用於從儲存媒體1104接受輸入或向儲存媒體寫入輸出的驅動設備1103。

記錄在儲存媒體1104上的資料可以指定邏輯電路配置、用於光刻遮罩的圖案資料、或用於諸如電子束光刻之類的串列寫入工具的遮罩圖案資料。資料亦可以包括邏輯驗證資料，例如與邏輯模擬相關聯的時序圖或網路電路。在儲存媒體1104上提供資料經由減少用於設計半導體晶片的製程的數量而便於電路1110或半導體部件1112的設計。

對於韌體及/或軟體實現方式，這些方法可以利用執行所描述的功能的模組（例如，程序、函數等）來實現。有形地體現指令的機器可讀取媒體可以用於實施所描述的方法。例如，軟體代碼可以儲存在記憶體中並且由處理器單元執行。記憶體可以在處理器單元內或處理器單元外實現。如所使用，術語「記憶體」代表長期、短期、揮發性、非揮發性或其他記憶體的類型，且不限於特定類型的記憶體或特定數量的記憶體，或特定類型的上面儲存有記憶體的媒體。

若以韌體及/或軟體實施，則所述功能可以作為一或多個指令或代碼儲存在電腦可讀取媒體上。實例包括編碼有資料結構的電腦可讀取媒體和編碼有電腦程式的電腦可讀取媒體。電腦可讀取媒體包括實體電腦儲存媒體。儲存媒體可以是可以由電腦存取的可用媒體。作為實例而非限制，此類電腦可讀取媒體可以包括隨機存取記憶體（RAM）、唯讀記憶體（ROM）、電子可抹除唯讀記憶體（EEPROM）、壓縮光碟唯讀記憶體（CD-ROM）或其他光碟儲存裝置、磁性儲存設備或其他磁性記憶裝置，或可以用於儲存呈指令或資料結構形式的所期望程式碼且可以由電腦存取的其他媒體。如所使用的，磁碟和光碟包括壓縮光碟（CD）、鐳射光碟、光學光碟、數位多功能光碟（DVD）、軟碟和藍光®光碟，其中磁碟通常以磁性方式再現資料，而光碟用鐳射以光學方式再現資料。以上的組合亦應包括在電腦可讀取媒體的範疇內。

除了在電腦可讀取媒體上儲存外，亦可以在通訊設備中所包括的傳輸媒體上將指令及/或資料提供為訊號。例如，通訊設備可以包括具有指示指令和資料的訊號的收發器。該等指令和資料被配置成致使一或多個處理器實施申請專利範圍中概述的功能。

儘管已經詳細描述了本案及其優點，但是應當理解，在不背離由所附請求項限定的本案的技術的情況下，可以進行各種改變、替換和變更。例如，諸如「上方」和「下方」的關係術語是相對於襯底或電子裝置而使用的。當然，若襯底或電子裝置被倒置，則上方變為下方，反之亦然。另外，若側向定向，則上方和下方可以指襯底或電子裝置的側面。此外，本案的範疇不意欲限於說明書中描述的製程、機器、製造、物質組成、裝置、方法和步驟的特定配置。如本發明所屬領域中具有通常知識者將從本案容易理解的，可以根據本案利用與所描述的對應配置執行基本相同的功能或實現基本相同的結果的當前存在或以後開發的製程、機器、製造、物質組成、裝置、方法或步驟。因此，所附請求項意欲將這些製程、機器、製造、物質組成、裝置、方法或步驟包括在其範疇內。

本發明所屬領域中具有通常知識者將進一步瞭解，結合本案描述的各種圖示說明性邏輯區塊、模組、電路和演算法步驟可實施為電子硬體、電腦軟體或兩者的組合。為了清楚地圖示說明硬體和軟體的這種可互換性，上文已大體上在其功能性態樣描述了各種說明性部件、方塊、模組、電路和步驟。將此功能實施為硬體還是軟體取決於特定應用和強加於整個系統的設計約束。本發明所屬領域中具有通常知識者可以針對每一特定應用以不同方式實施所描述的功能，但此類實施決策不應被解釋為導致脫離本案的範疇。

結合本案描述的各種圖示說明性邏輯區塊、模組和電路可以利用被設計成執行所描述功能的通用處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別閘或電晶體邏輯、個別硬體部件或其任意組合來實現或執行。通用處理器可以是微處理器，但是在替代方案中，處理器可以是任何習知處理器、控制器、微控制器或狀態機。處理器亦可以實現為計算裝置的組合，例如，DSP和微處理器的組合、多個微處理器、一或多個微處理器與DSP核心的結合、或者任何其他這種配置。

結合本案描述的方法或演算法的步驟可以直接體現在硬體中、由處理器執行的軟體模組中、或兩者的組合中。軟體模組可以常駐在RAM、快閃記憶體、ROM、可抹除可程式設計唯讀記憶體（EPROM）、EEPROM、暫存器、硬碟、可換式磁碟、CD-ROM或本發明所屬領域已知的任何其他形式的儲存媒體中。示例性儲存媒體耦合到處理器，使得處理器可以從儲存媒體讀取資訊，並且將資訊寫入儲存媒體。在替代方案中，儲存媒體可以與處理器成一體式。處理器和儲存媒體可以常駐在ASIC中。ASIC可以常駐在使用者終端中。在替代方案中，處理器和儲存媒體可以作為個別部件常駐於使用者終端中。

提供本案的先前描述以使得本發明所屬領域中任何具有通常知識者能夠製造或使用本案。對本案的各種修改對於本發明所屬領域中具有通常知識者而言將是顯而易見的，並且在不脫離本案的精神或範疇的情況下，所定義的一般原理可以應用於其他變型。因此，本案不意欲限於所描述的實例和設計，而是應被賦予與所揭示的原理和新穎特徵一致的最廣範疇。

100:主機片上系統（SOC） 102:多核心中央處理單元（CPU） 104:圖形處理器單元（GPU） 106:數位訊號處理器（DSP） 108:神經處理器單元（NPU） 110:連接塊 112:多媒體引擎 114:感測器處理器 116:影像訊號處理器（ISP） 118:記憶體 120:導航模組 200:堆疊式積體電路（IC）封裝 202:印刷電路板（PCB） 210:封裝襯底 211:模製化合物 212:互連 214:導電層 216:導電層 220:3D晶片堆疊 222:堆疊晶粒 224:堆疊晶粒 230:堆疊晶粒 300:無線裝置 304:電話殼體 306:顯示器 400:功率輸送架構 402:印刷電路板（PCB） 404:第一封裝凸塊 406:第二封裝凸塊 408:焊接區側電容器（LSC） 410:外部電壓調節器 412:襯底 414:功率管理積體電路（PMIC） 416:電感器 418:電容器 420:積體電路（IC）封裝 422:第一封裝襯底 424:第二封裝襯底 426:電源線 428:訊號線 430:封裝核心 432:第一接觸凸塊 434:第二接觸凸塊 440-1:封裝電壓調節器 440-1:封裝電壓調節器 440-2:封裝電壓調節器 440-3:封裝電壓調節器 440-4:封裝電壓調節器 440-N:封裝電壓調節器 442:被動裝置 444:電容器（CAP） 450:第一晶粒 452:第一背側功率輸送網路 454:接觸焊盤 460:第二晶粒 462:第二背側功率輸送網路 464:接觸焊盤 470:支撐記憶體晶粒 480:頂視圖 490:第一RDL襯底 492:第二RDL襯底 500:橫截面圖 600:步驟 602:第一晶粒晶片 604:第二晶粒晶片 605:第一黏合層 606:第一載體晶片 607:第二黏合層 608:第二載體晶片 609:紫外（UV）帶 610:步驟 620:步驟 630:步驟 640:步驟 650:步驟 700:製造積體電路（IC）封裝 800:步驟 810:步驟 820:步驟 830:步驟 840:步驟 850:步驟 860:步驟 870:步驟 880:步驟 900:方法 902:方塊 904:方塊 906:方塊 908:方塊 910:方塊 1000:無線通訊系統 1020:遠端單元 1025A:積體電路（IC）裝置 1025B:積體電路（IC）裝置 1025C:積體電路（IC）裝置 1030:遠端單元 1040:基地台 1050:遠端單元 1080:前向鏈路訊號 1090:反向鏈路訊號 1100:設計工作站 1101:硬碟 1102:顯示器 1103:驅動設備 1104:儲存媒體 1110:電路 1112:半導體部件

為了更完整地理解本案，現在結合附圖參考以下描述。

圖1圖示說明根據本案的某些態樣的主機片上系統（SOC）的實例實施方案，該主機片上系統包含具有與封裝電壓調節器（PVR）整合的堆疊晶粒的3D積體電路（IC）裝置。

圖2圖示說明堆疊式積體電路（IC）封裝的橫截面圖，該堆疊式積體電路封裝包括圖1的主機片上系統（SOC）。

圖3示出根據本案的一個態樣的、圖示說明包含到行動裝置中的圖2的堆疊式積體電路（IC）封裝的橫截面圖。

圖4是圖示說明根據本案的各態樣的、功率輸送架構的橫截面圖和頂視圖的方塊圖，該功率輸送架構包括具有與封裝電壓調節器整合的堆疊晶粒的積體電路（IC）封裝。

圖5是進一步圖示說明根據本案的各態樣的、具有與封裝電壓調節器整合的堆疊晶粒的圖4的積體電路（IC）封裝的橫截面圖。

圖6A-6F是圖示說明根據本案的各態樣的、製造圖5的積體電路（IC）封裝的製程的橫截面圖，該積體電路封裝具有與封裝電壓調節器整合的堆疊晶粒。

圖7是根據本案的另一態樣的、具有與封裝電壓調節器整合的堆疊晶粒的圖4的積體電路（IC）封裝的橫截面圖。

圖8A至圖8I是圖示說明根據本案的另一態樣的、製造圖7的積體電路（IC）封裝的製程的橫截面圖，該積體電路封裝具有與封裝電壓調節器整合的堆疊晶粒。

圖9是圖示說明根據本案的一態樣的、製造具有與封裝電壓調節器整合的堆疊晶粒的積體電路（IC）封裝的方法的製程流程圖。

圖10是示出示例性無線通訊系統的方塊圖，在該無線通訊系統中可以有利地使用本案的配置。

圖11是圖示說明根據一種配置的用於半導體部件的電路、佈局和邏輯設計的設計工作站的方塊圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

400:功率輸送架構

402:印刷電路板(PCB)

404:第一封裝凸塊

408:焊接區側電容器(LSC)

410:外部電壓調節器

412:襯底

414:功率管理積體電路(PMIC)

416:電感器

418:電容器

420:積體電路(IC)封裝

422:第一封裝襯底

424:第二封裝襯底

430:封裝核心

432:第一接觸凸塊

434:第二接觸凸塊

440-1:封裝電壓調節器

440-1:封裝電壓調節器

440-2:封裝電壓調節器

440-3:封裝電壓調節器

440-4:封裝電壓調節器

440-N:封裝電壓調節器

442:被動裝置

444:電容器(CAP)

450:第一晶粒

452:第一背側功率輸送網路

460:第二晶粒

462:第二背側功率輸送網路

470:支撐記憶體晶粒

480:頂視圖

Claims (20)

1. 一種積體電路IC封裝，包括： 一第一晶粒，該第一晶粒具有在該第一晶粒上的一第一功率輸送網路； 一第二晶粒，該第二晶粒具有在該第二晶粒上的一第二功率輸送網路，其中該第一晶粒堆疊在該第二晶粒上；及 複數個封裝電壓調節器，該複數個封裝電壓調節器在該積體電路封裝的一封裝核心內與該第一晶粒及/或該第二晶粒整合並且耦合。
2. 根據請求項1之IC封裝，其中 該第一晶粒的一前側表面直接鍵合到該第二晶粒的一前側表面。
3. 根據請求項1之IC封裝，其中 該第一晶粒的一背側表面直接鍵合到該第二晶粒的一背側表面。
4. 根據請求項1之IC封裝，亦包括複數個被動裝置，該複數個被動裝置被放置在該第一晶粒和該第二晶粒的一周界周圍、與該封裝核心內的該複數個封裝電壓調節器整合。
5. 根據請求項1之IC封裝， 其中該第一晶粒包括一前側表面和與該前側表面相對的一背側表面，該第一晶粒的該背側表面在該第一功率輸送網路的一前側表面上；及 其中該第二晶粒包括在該第一晶粒的該前側表面上的一前側表面、以及在該第二功率輸送網路的前側表面上的一背側表面，該第二功率輸送網路遠離該第一功率輸送網路。
6. 根據請求項5之IC封裝，亦包括： 一第一再分佈層RDL，該第一再分佈層耦合到該第一功率輸送網路的一背側表面；及 一第二再分佈層RDL，該第二再分佈層耦合到該第二功率輸送網路的一背側表面，該第二RDL遠離該第一RDL。
7. 根據請求項5之IC封裝，亦包括： 一第一封裝襯底，該第一封裝襯底經由第一接觸凸塊耦合到該第一功率輸送網路的一背側表面；及 一第二封裝襯底，該第二封裝襯底經由第二接觸凸塊耦合到該第二功率輸送網路的一背側表面，該第二封裝襯底遠離該第一封裝襯底。
8. 根據請求項7之IC封裝，其中 該複數個封裝電壓調節器耦合在該第一封裝襯底與該第二封裝襯底之間，並且經由該第一接觸凸塊及/或該第二接觸凸塊耦合到該第一晶粒及/或該第二晶粒。
9. 根據請求項7之IC封裝，亦包括一記憶體晶粒，該記憶體晶粒經由第一封裝凸塊耦合到該第一封裝襯底。
10. 根據請求項7之IC封裝，亦包括導電核心球，該導電核心球耦合在該第一封裝襯底與該第二封裝襯底之間。
11. 根據請求項1之IC封裝，亦包括： 一第一再分佈層RDL，該第一再分佈層耦合到該第一晶粒的一前側表面；及 一第二再分佈層RDL，該第二再分佈層耦合到該第二晶粒的一前側表面，該第二再分佈層遠離該第一再分佈層。
12. 根據請求項1之IC封裝，亦包括： 一第一封裝襯底，該第一封裝襯底經由第一接觸凸塊耦合到該第一晶粒的一前側表面；及 一第二封裝襯底，該第二封裝襯底經由第二接觸凸塊耦合到該第二晶粒的一前側表面，該第二封裝襯底遠離該第一封裝襯底。
13. 一種用於製造一積體電路封裝的方法，該積體電路封裝具有與複數個封裝電壓調節器整合的堆疊晶粒，該方法包括以下步驟： 在一第一晶片上製造一第一晶粒，在該第一晶粒上具有一第一功率輸送網路； 在一第二晶片上製造一第二晶粒，在該第二晶粒上具有一第二功率輸送網路； 將該第一晶片鍵合到該第二晶片，以形成一堆疊晶粒晶片； 將該堆疊晶粒晶片分割，以形成包括該第一功率輸送網路及該第二功率輸送網路的該堆疊晶粒；及 將該堆疊晶粒放置在一第二封裝襯底上、在該積體電路封裝的一封裝核心內與該複數個封裝電壓調節器整合。
14. 根據請求項13之方法，其中 該鍵合包括將該第一晶粒的一前側表面直接鍵合到該第二晶粒的一前側表面。
15. 根據請求項13之方法，其中 該鍵合包括將該第一晶粒的一背側表面直接鍵合到該第二晶粒的一背側表面。
16. 根據請求項13之方法，亦包括以下步驟：將複數個被動裝置放置在該堆疊晶粒的一周界周圍、並且在該積體電路封裝的該封裝核心內與該複數個封裝電壓調節器整合。
17. 根據請求項13之方法，亦包括：將一第一封裝襯底附接至該堆疊晶粒和該複數個封裝電壓調節器，其中該複數個封裝電壓調節器和該堆疊晶粒耦合在該第一封裝襯底與該第二封裝襯底之間。
18. 一種積體電路IC封裝，包括： 一第一晶粒，該第一晶粒具有在該第一晶粒上的一第一功率輸送網路； 一第二晶粒，該第二晶粒具有在該第二晶粒上的一第二功率輸送網路，其中該第一晶粒堆疊在該第二晶粒上；及 用於調節電壓的裝置，該裝置在該積體電路封裝的一封裝核心內與該第一晶粒及/或該第二晶粒整合並且耦合。
19. 根據請求項18之IC封裝，其中 該第一晶粒的一前側表面直接鍵合到該第二晶粒的一前側表面。
20. 根據請求項18之IC封裝，其中 該第一晶粒的一背側表面直接鍵合到該第二晶粒的一背側表面。

Images