[go: up one dir, main page]

TWI888695B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI888695B
TWI888695B TW111105382A TW111105382A TWI888695B TW I888695 B TWI888695 B TW I888695B TW 111105382 A TW111105382 A TW 111105382A TW 111105382 A TW111105382 A TW 111105382A TW I888695 B TWI888695 B TW I888695B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
region
tool
spacer
Prior art date
Application number
TW111105382A
Other languages
English (en)
Other versions
TW202240667A (zh
Inventor
黃玉蓮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202240667A publication Critical patent/TW202240667A/zh
Application granted granted Critical
Publication of TWI888695B publication Critical patent/TWI888695B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6336—
    • H10P14/668—
    • H10P14/6939—
    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文描述的各種半導體技術能夠縮小鰭式場效電晶體的一個或多個尺寸及/或增加鰭式場效電晶體的一個或多個尺寸。可使用材料透過選擇性沉積來縮小鰭式場效電晶體的一個或多個x方向尺寸，而透過蝕刻來增加或擴大鰭式場效電晶體的一個或多個y方向尺寸。鰭式場效電晶體的金屬汲極的x方向尺寸、鰭式場效電晶體的主動區的x方向尺寸及/或鰭式場效電晶體的多晶矽區的x方向尺寸可透過選擇性沉積氮化硼、碳化硼、氧化硼 (例如B 2O 3)、氟碳聚合物及/或其他材料來增加。此選擇性沉積透過蝕刻可允許鰭式場效電晶體的一個或多個y方向尺寸增加。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其形成方法。
場效電晶體(field-effect transistor，FET)為使用電場來控制電流的流動的電晶體的類型。場效電晶體包含三個端子：源極、閘極和汲極。在操作中，場效電晶體透過對閘極施加電壓來控制電流的流動，進而改變汲極與源極之間的導電性。一種常用類型的場效電晶體為金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)。可使用金屬氧化物半導體場效電晶體例如作為電信號的開關(例如射頻(radio frequency，RF)開關)、作為電信號的放大器(例如低雜訊放大器(low-noise amplifier，LNA))或在互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)邏輯(例如靜態隨機存取記憶體(static random access memory，SRAM)以及其他類型的記憶體裝置)中，以及其他範例。
在一些實施例中，提供半導體裝置的形成方法，此方法包含在磊晶區上方形成通過介電層到達間隙壁的開口；在開口的底部的間隙壁上及沿開 口的側壁的間隙壁上形成層，其中透過在間隙壁上沉積前驅物，並以電漿處理前驅物來形成層，其中層減少開口沿第一方向的第一寬度，第一方向大致垂直於介電層，且其中前驅物從開口的側壁移除材料，以增加開口沿第二方向的第二寬度，第二方向大致平行於介電層；以及蝕刻通過在開口的底部的層以及間隙壁，以到達磊晶區。
在一些實施例中，提供半導體裝置的形成方法，此方法包含形成凹口，凹口通過半導體裝置的第一層的一部分、相鄰於第一層之半導體裝置的第二層的一部分，並進入第一層和第二層下方之半導體裝置的基底的一部分中，其中凹口包含對應第一層的第一組側壁和對應第二層的第二組側壁；在凹口中的第一層的第一組側壁上形成第三層，其中使用前驅物來形成第三層，其中前驅物與第一層的第一材料和氮電漿的組合反應，以在凹口中的第一層的第一組側壁上形成第三層，其中第三層減少凹口在第一組側壁之間的第一寬度，且其中前驅物與第二層的第二材料反應，以蝕刻凹口中的第二層的第二組側壁，這增加了凹口在第二組側壁之間的第二寬度；以及在第三層上方以介電材料填充凹口。
在另外一些實施例中，提供半導體裝置，半導體裝置包含第一主動區和第二主動區，位於半導體裝置的基底上沿第一方向延伸；鰭切割隔離區，位於第一主動區與第二主動區之間；源極或汲極區，位於第一主動區和第二主動區中；接點，電性連接至源極或汲極區；淺溝槽隔離層，相鄰於第一主動區和第二主動區；第一閘極區和第二閘極區，沿垂直於第一方向的第二方向延伸；閘極切割隔離區，位於第一閘極區與第二閘極區之間；以及以下至少一者：第一氮化硼層，位於接點及與接點有關聯的間隙壁之間；第二氮化硼層，位於第一鰭切割隔離區與第一主動區之間以及鰭切割隔離區與第二主動區之間；或第三氮化硼層，位於閘極切割隔離區與第一閘極區之間以及閘極切割隔離區與第二閘極區之間。
100:環境
102:沉積工具
104:曝光工具
106:顯影工具
108:蝕刻工具
110:平坦化工具
112:鍍覆工具
114:晶圓/晶粒轉移工具
200:半導體裝置
202,502,602,702:基底
204,722:鰭結構
206:蓋層
208,606:介電層
210:中間接觸蝕刻停止層
212:氧化層
214,724:磊晶區
216:源極或汲極接點
218,728:閘極
220,222:間隙壁
224:源極或汲極互連線
226:閘極互連線
228:對接接點
300:記憶體單元
302a,302b:通道閘極電晶體
304a,304b:上拉電晶體
306a,306b:下拉電晶體
308:字元線
310a,310b:位元線
312:正電源供應節點
314:電源供應節點
400,1000,1100:製程
402,404,406,408,410,412,414,416,418,420,422,424,426,428,430,432,434,436,438,1010,1020,1030,1110,1120,1130:方塊
500,600,700,800,1200:範例實施例
504:主動區層
506:淺溝槽隔離層
508,608,712:俯視圖
510,512,610,612,714,716:剖面示意圖
514,614,730,812:凹口
516,616,732:層
518:切割主動區
604:多晶矽層
618:切割多晶矽區
704:層間介電層
706:犧牲層結構
708:間隙壁
710:切割金屬汲極區
718,720:硬遮罩層
726:底部對比加強層
734:開口
736:矽化物層
738:源極或汲極接點
802,1204:氧化層
804,1202:氮化層
806:氯化硼
808:氧
810:氮
814:氧氯化硼
816:氮-硼鍵
820:氮電漿
822:氮化硼層
900:裝置
910:匯流排
920:處理器
930:記憶體
940:儲存組件
950:輸入組件
960:輸出組件
970:通訊組件
1206:六氟化鎢
1208:四氟氧化鎢
1210:氫氟酸
1212:氫氟烴
W1,W2,W3,W4:寬度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。
第1圖為可進行本文描述的系統及/或方法的範例環境的圖式。
第2圖為本文描述的範例半導體裝置的圖式。
第3圖為本文描述的範例記憶體單元的圖式。
第4圖為關於本文描述形成半導體裝置的範例製程的流程圖。
第5A-5E、6A-6E、7A-7F和8A-8D圖為本文描述的範例實施例的圖式。
第9圖為第1圖的一個或多個裝置的範例組件的圖式。
第10和11圖為關於本文描述形成半導體裝置的範例製程的流程圖。
第12圖為本文描述的範例實施例的圖式。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，元件之尺寸不限於本揭示之一實施方式之範圍或數值，但可取決於元件之處理條件及/或要求性質。此外，在隨後描述中在第二部件上方或在第二部件上形成第一部件之包括第一及第二部件形成為直接接觸之實施例，以及亦可包括額外部件可形成在第一及第二部件之間，使得第一及第二部件可不直接接觸之實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“在...之上”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
可以各種物理實施例實現場效電晶體(field-effect transistor，FET)。作為範例，可將場效電晶體實現作為二維平面電晶體，其中源極和汲極透過通道隔開，且閘極位於通道上方(例如正上方及在通道的頂部上)以及源極和汲極之上(例如高於源極和汲極，但是不需要在源極和汲極上方或源極和汲極的頂部上)。作為另一範例，可將場效電晶體實現作為三維電晶體，例如鰭式場效電晶體或奈米結構電晶體(例如奈米線電晶體、奈米片電晶體、全繞式閘極電晶體、多橋接通道電晶體、奈米帶電晶體等)。鰭式場效電晶體可包含作為通道的鰭，此通道允許閘極(例如金屬閘極(metal gate，MG))環繞通道的三個面，進而能夠增加對通道的控制(進而實現對鰭式場效電晶體的開關)。源極/汲極接點(例如金屬汲極(metal drain，MD)接點)形成於閘極的兩側鰭的周圍，閘極控制通道，以能夠或阻擋電流的流動從源極通過鰭到達汲極。
隨著電晶體尺寸持續縮小，出現了與鰭式場效電晶體和其他類型的電晶體有關的各種半導體製造挑戰。在一些情況中，蝕刻能力可能不支持縮小鰭式場效電晶體的金屬汲極的x方向尺寸(例如沿鰭式場效電晶體的閘極方向的金屬汲極寬度)和增加金屬汲極的y方向尺寸(例如沿鰭式場效電晶體的鰭方向的金屬汲極寬度)。在一些情況中，鰭式場效電晶體的主動區的端對端能力及蝕刻能力可能不支持縮小主動區的x方向尺寸或增加主動區的y方向尺寸。在一些情況中，鰭式場效電晶體的多晶區(例如多晶矽區或其他類型的多晶區)的端對端能力及蝕刻能力可能不支持縮小多晶區的x方向尺寸或增加多晶區的y方向尺寸。
本文描述的一些實施例提供用於縮小鰭式場效電晶體(及/或其他類型的半導體電晶體)的一個或多個尺寸及/或增加鰭式場效電晶體的一個或多個尺寸的各種半導體結構及技術。在本文描述的各種實施例中，可使用氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)(例如氧化硼(B2O3))、氟碳(CxFy)聚合物、碳化鎢(WCx)及/或其他材料，以透過選擇性沉積來縮小鰭式場效電晶體的一個或多個x方向尺寸，而透過蝕刻來增加或擴大鰭式場效電晶體的一個或多個y方向尺寸。舉例來說，鰭式場效電晶體的金屬汲極的x方向尺寸、鰭式場效電晶體的主動區的x方向尺寸及/或鰭式場效電晶體的多晶區的x方向尺寸可透過選擇性沉積氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)(例如氧化硼(B2O3))、氟碳(CxFy)聚合物、碳化鎢(WCx)及/或其他材料來增加。此選擇性沉積透過蝕刻可允許鰭式場效電晶體的一個或多個y方向尺寸增加。
以此方式，使用本文描述的技術縮小鰭式場效電晶體的一個或多個x方向尺寸可允許縮小互補式金屬氧化物半導體邏輯裝置尺寸(例如，靜態隨機存取記憶體裝置及/或其他類型的記憶體裝置的單元尺寸)。再者，使用本文描述的技術增加鰭式場效電晶體的一個或多個y方向尺寸可允許擴大各種半導體製程裕度，其可增加半導體製造品質以及半導體製造產率。
第1圖為可進行本文描述的系統及/或方法的範例環境100的圖式。環境100可包含複數個半導體加工工具以及晶圓/晶粒轉移工具114。複數個半導體加工工具可包含沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112及/或其他類型的半導體加工工具。包含在範例環境100中的工具可被包含在半導體清潔室、半導體代工廠、半導體加工設施及/或製造設施等。
沉積工具102為半導體加工工具，此半導體加工工具包含半導體加工腔體及能夠在基底上沉積各種類型材料的一個或多個裝置。在一些實施例中， 沉積工具102包含旋塗工具，此旋塗工具能夠在基底(例如晶圓)上沉積光阻層。在一些實施例中，沉積工具102包含化學氣相沉積(chemical vapor deposition，CVD)工具，例如電漿輔助化學氣相沉積(plasma-enhanced CVD，PECVD)工具、高密度電漿化學氣相沉積(high-density plasma CVD，HDP-CVD)工具、次常壓化學氣相沉積(sub-atmospheric CVD，SACVD)工具、原子層沉積(atomic layer deposition，ALD)工具、電漿輔助原子層沉積(plasma-enhanced ALD，PEALD)工具或其他類型的化學氣相沉積工具。在一些實施例中，沉積工具102包含物理氣相沉積(physical vapor deposition，PVD)工具，例如濺鍍工具或其他類型的物理氣相沉積工具。在一些實施例中，範例環境100包含複數個類型的沉積工具102。
曝光工具104為半導體加工工具，此半導體加工工具能夠將光阻層暴露於輻射源，例如紫外光(ultraviolet light，UV)源(例如深紫外光源、極紫外光(extreme UV light，EUV)源及/或類似物)、x射線源、電子束(electron beam，e-beam)源及/或類似物。曝光工具104可將光阻層暴露於輻射源，以將光罩的圖案轉移至光阻層。此圖案可包含用於形成一個或多個半導體裝置的一個或多個半導體裝置層圖案，可包含用於形成半導體裝置的一個或多個結構的圖案，可包含用於蝕刻半導體裝置的各部分的圖案及/或類似物。在一些實施例中，曝光工具104包含掃描器、步進機或類似的曝光工具。
顯影工具106為半導體加工工具，此半導體加工工具能夠將已暴露於輻射源的光阻層顯影，以顯影從曝光工具104轉移至光阻層的圖案。在一些實施例中，顯影工具106透過移除光阻層的未暴露部分來將圖案顯影。在一些實施例中，顯影工具106透過移除光阻層的暴露部分來將圖案顯影。在一些實施例中，顯影工具106透過使用化學顯影劑溶解光阻層的暴露或未暴露部分來將圖案顯影。
蝕刻工具108為半導體加工工具，此半導體加工工具能夠蝕刻基 底、晶圓或半導體裝置的各種類型的材料。舉例來說，蝕刻工具108可包含濕蝕刻工具、乾蝕刻工具及/或類似物。在一些實施例中，蝕刻工具108包含填充蝕刻劑的腔體，且基底放置於此腔體中一段特定時間，以移除基底的一個或多個部分的特定量。在一些實施例中，蝕刻工具108可使用電漿蝕刻或電漿輔助蝕刻來蝕刻基底的一個或多個部分，電漿蝕刻或電漿輔助蝕刻可涉及使用離子化氣體來等向性或方向性蝕刻此一個或多個部分。
平坦化工具110為半導體加工工具，此半導體加工工具能夠研磨或平坦化晶圓或半導體裝置的各層。舉例來說，平坦化工具110可包含化學機械平坦化(chemical mechanical planarization，CMP)工具及/或研磨或平坦化沉積或鍍覆材料的層或表面的其他類型的平坦化工具。平坦化工具110可結合化學及機械力(例如化學蝕刻及免研磨劑拋光)來研磨或平坦化半導體裝置的表面。平坦化工具110可結合研磨墊和保持環(例如一般具有比半導體裝置更大的直徑)來使用研磨劑和腐蝕性化學研磨漿。研磨墊和半導體裝置可透過動態研磨頭壓在一起，並透過保持環固定就位。動態研磨頭可以不同的旋轉軸旋轉，以移除材料，並平整半導體裝置的任何不規則表面形貌，使半導體裝置平坦或呈平面。
鍍覆工具112為半導體加工工具，此半導體加工工具能夠以一種或多種金屬鍍覆基底(例如晶圓、半導體裝置及/或類似物)或基底的一部分。舉例來說，鍍覆工具112可包含銅電鍍裝置、鋁電鍍裝置、鎳電鍍裝置、錫電鍍裝置、化合物材料或合金(例如錫銀、錫鉛及/或類似物)電鍍裝置及/或用於一種或多種其他類型的導電材料、金屬及/或類似類型的材料的電鍍裝置。
晶圓/晶粒轉移工具114包含移動機器人、機械手臂、有軌電車或軌道車、高架式起吊輸送(overhead hoist transport，OHT)系統、自動化物料配送系統(automated materially handling system，AMHS)及/或用於在半導體加工工具之間及/或到達或從其他位置(例如晶圓架、儲藏室及/或類似位置)運輸晶圓及/或晶 粒的其他類型的裝置。在一些實施例中，晶圓/晶粒轉移工具114可為被配置以特定路徑移動及/或可半自動或自動操作的編程裝置。
第1圖顯示的裝置數量和排列係作為一個或多個範例。相較於第1圖的所示的裝置，實際上可具有額外裝置、較少裝置、不同裝置或不同排列的裝置。再者，第1圖中所示的兩個或更多個裝置可以在單一個裝置中實現，或者第1圖所示的單一個裝置可實現為多個分佈式裝置。額外地或替代地，環境100的一組裝置(例如一個或多個裝置)可進行一個或多個被描述為由環境100的另一組裝置進行的功能。
第2圖為本文描述的範例半導體裝置200的圖式。半導體裝置200包含例示性的記憶體裝置(例如靜態隨機存取記憶體(static random access memory，SRAM)、動態隨機存取記憶體(dynamic random access memory，DRAM))、邏輯裝置、處理器、輸入/輸出裝置或包含一個或多個電晶體的其他類型的半導體裝置。
如第2圖所示，半導體裝置200包含基底202，基底202包含矽(Si)基底、由包含矽的材料形成的基底、第III-V族化合物半導體材料基底(例如砷化鎵(GaAs))、絕緣層上覆矽(silicon on insulator，SOI)基底或其他類型的半導體基底。在一些實施例中，鰭結構204形成於基底202中。以此方式，包含在半導體裝置200中的電晶體包含鰭式場效電晶體。在一些實施例中，半導體裝置200包含其他類型的電晶體，例如全繞式閘極(gate all around，GAA)電晶體、平面電晶體及/或其他類型的電晶體。
半導體裝置200包含一個或多個堆疊層，這些堆疊層包含蓋層206、介電層208、中間接觸蝕刻停止層(middle contact etch stop layer，MCESL)210和氧化層212等。蓋層206可被包含在半導體裝置200的電晶體的閘極上方，以與半導體裝置200的其他結構的閘極電性絕緣。介電層208包含氮化矽(SiNx)、氧化物(例 如氧化矽(SiOx)及/或其他氧化物材料)及/或其他類型的介電材料。中間接觸蝕刻停止層210包含一層材料，此材料被配置以允許選擇性蝕刻半導體裝置200的各部分(或包含於其中的各層)或保護半導體裝置200的各部分(或包含於其中的各層)免於蝕刻，以形成包含在半導體裝置200的一個或多個結構。氧化層212包含氧化矽(SiOx)及/或在半導體裝置200中作為保護層的其他氧化物材料。
再者，如第2圖所示，半導體裝置200包含複數個磊晶區214，磊晶區214成長及/或以其他方式形成於鰭結構204的一部分上及/或周圍。磊晶區214透過磊晶成長形成。在一些實施例中，磊晶區214形成於鰭結構204的凹陷部分中。凹陷部分可透過鰭結構204的應變源極汲極(strained source drain，SSD)蝕刻及/或其他類型的蝕刻操作來形成。磊晶區214作為包含在半導體裝置200中的電晶體的源極或汲極區。
磊晶區214電性連接至包含在半導體裝置200中的電晶體的源極或汲極接點216(有時也被稱為金屬源極或汲極接點)。源極或汲極接點216(或金屬汲極)包含鈷(Co)、釕(Ru)及/或其他導電或金屬材料。電晶體更包含閘極218，閘極218由多晶矽材料、金屬(例如鎢(W)或其他金屬)及/或其他類型的導電材料形成。源極或汲極接點216和閘極218透過一個或多個側壁間隙壁電性隔離，側壁間隙壁包含在源極或汲極接點216每一側的間隙壁220以及在閘極218每一側的間隙壁222。間隙壁220和222包含氧化矽(SiOx)、氮化矽(SixNy)、碳氧化矽(SiOC)、氮碳氧化矽(SiOCN)及/或其他合適的材料。
再者，如第2圖所示，源極或汲極接點216和閘極218電性連接至一個或多個類型的互連線。互連線電性連接半導體裝置200的電晶體及/或將電晶體電性連接至半導體裝置200的其他區域及/或組件。源極或汲極接點216電性連接至源極或汲極互連線224(例如VDs)。一個或多個閘極218電性連接至閘極互連線226(例如VGs)。在一些實施例中，源極或汲極接點216和閘極218透過被稱為對接 接點228(butted contact，BCT)的互連線電性連接。對接接點228在單一結構中包含源極或汲極接點以及閘極接點的組合。各種類型的互連線(源極或汲極互連線224、閘極互連線226和對接接點228)包含導電材料，例如鎢、鈷、釕及/或其他類型的導電材料。
如上所述，提供第2圖作為範例。其他範例可不同於參考第2圖的描述。
第3圖為本文描述的範例記憶體單元300的圖式。記憶體單元300包含六電晶體(6-transistor，6T)靜態隨機存取記憶體(SRAM)單元的範例。記憶體單元300可被包含在半導體裝置200及/或其他半導體裝置中。
如第3圖所示，記憶體單元300包含通道閘極電晶體302a和302b、上拉電晶體304a和304b以及下拉電晶體306a和306b。通道閘極電晶體302a和302b包含n型金屬氧化物半導體(n-type metal-oxide semiconductor，NMOS)電晶體或p型金屬氧化物半導體(p-type metal-oxide semiconductor，PMOS)電晶體。上拉電晶體304a和304b包含p型金屬氧化物半導體電晶體。下拉電晶體306a和306b包含n型金屬氧化物半導體電晶體。在一些實施例中，通道閘極電晶體302a和302b、上拉電晶體304a和304b及/或下拉電晶體306a和306b包含本文描述的鰭式場效電晶體。在一些實施例中，通道閘極電晶體302a和302b、上拉電晶體304a和304b及/或下拉電晶體306a和306b包含其他類型的電晶體，例如全繞式閘極電晶體及/或平面電晶體等。
通道閘極電晶體302a和302b透過用以選擇或啟動記憶體單元300的字元線(word-line，WL)308控制。上拉電晶體304a和304b以及下拉電晶體306a和306b以鎖存配置電性連接，以儲存一個或多個電子位元信息。儲存位元可寫入位元線(bit lines，BL)310a和310b或從位元線310a和310b讀取。記憶體單元透過正電源供應節點(Vcc或Vdd)312和電源供應節點(Vss)314供電，電源供應節點314可包 含電性接地。
如上所述，提供第3圖作為範例。其他範例可不同於參考第3圖的描述。
第4圖為關於本文描述形成半導體裝置的範例製程400的流程圖。半導體裝置可包含半導體裝置200、記憶體單元300及/或包含複數個電晶體的其他半導體裝置。在一些實施例中，本文描述的一個或多個技術可作為(或作為一部分)連結第4圖描述的一個或多個操作來進行。
在一些實施例中，第4圖的一個或多個製程方塊可透過一個或多個半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)來進行。額外地或替代地，第4圖的一個或多個製程方塊可透過裝置(例如裝置900(第9圖)，例如處理器920、記憶體930、儲存組件940、輸入組件950、輸出組件960及/或通訊組件970)的一個或多個組件來進行。
如第4圖所示，製程400包含形成半導體裝置的主動區(或複數個主動區)(方塊402)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在半導體裝置200的基底202中形成主動區(或複數個主動區)。主動區可包含形成於基底202中的複數個鰭結構204。
如第4圖所示，製程400包含在主動區之間形成淺溝槽隔離(shallow trench isolation，STI)區(方塊404)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在半導體裝置200的複數個鰭結構204之間形成淺溝槽隔離區。淺溝槽隔離區包含在主動區或鰭結構204之間提供電性隔離的介電區。
再者，如第4圖所示，製程400包含在半導體裝置的一個或多個主 動區中形成一個或多個切割主動區(cut active region)(方塊406)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在半導體裝置200中形成一個或多個切割主動區。切割主動區可包含半導體裝置200的鰭結構204的切割鰭區。在一些實施例中，一個或多個切割主動區基於與第5A-5E圖連結描述的一個或多個技術及/或基於本文描述的其他技術形成。
再者，如第4圖所示，製程400包含鰭形成操作(方塊408)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可進行鰭形成操作，以回蝕刻淺溝槽隔離層。淺溝槽隔離層的回蝕刻縮小淺溝槽隔離層的高度，淺溝槽隔離層的回蝕刻暴露了半導體裝置200的主動區或鰭結構204的一部分。
再者，如第4圖所示，製程400包含形成虛設多晶圖案(方塊410)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的虛設多晶圖案。虛設多晶圖案包含形成半導體裝置200的複數個多晶矽層或多晶矽區作為形成半導體裝置200的閘極218的一部分。多晶矽層形成於主動區或鰭結構204的一部分上方以及淺溝槽隔離層的一部分上方。多晶矽層在大致垂直於主動區和淺溝槽隔離層的方向延伸。在一些實施例中，形成多晶矽層，以作為在形成閘極218(可包含金屬閘極)之前用於中間加工操作的虛設層。此被稱為閘極後製製程，其中先形成虛設多晶矽層(例如虛設多晶矽閘極)，且可持續加工直到沉積層間介電(interlayer dielectric，ILD)層。接著，移除虛設多晶矽層，並以金屬閘極取代虛設多晶矽層。
再者，如第4圖所示，製程400包含在半導體裝置的一個或多個多晶矽層中形成一個或多個切割多晶矽區(方塊412)。舉例來說，半導體加工工具 (例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在半導體裝置200中形成一個或多個切割多晶矽區。在一些實施例中，半導體裝置200或記憶體單元300的多個p型金屬氧化物半導體及/或n型金屬氧化物半導體裝置共用一個或多個多晶矽層。因此，進行操作，以將一個或多個多晶矽層分隔為複數個不連接的區段，使得每個p型金屬氧化物半導體裝置及/或n型金屬氧化物半導體裝置在元件格中為具有各自多晶矽層區段的獨立裝置。因此，使用切割多晶矽區，以將複數個裝置共用的多晶矽層切割為隔開的部分。在一些實施例中，一個或多個切割多晶矽區基於與第6A-6E圖連結描述的一個或多個技術及/或基於本文描述的其他技術形成。
再者，如第4圖所示，製程400包含形成半導體裝置的間隙壁(方塊414)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的間隙壁220和222。
再者，如第4圖所示，製程400包含進行主動區的應變源極汲極(SSD)蝕刻，以在主動區的一部分中形成凹口(方塊416)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可進行應變源極汲極蝕刻，以在半導體裝置200的主動區或鰭結構204中形成凹口。
再者，如第4圖所示，製程400包含透過磊晶成長形成半導體裝置的磊晶區(方塊418)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的磊晶區214。磊晶區214可形成於半導體裝置200的主動區或鰭結構204中的凹口中，且透過磊晶成長從凹口成長出來。形成磊晶區214作為半導體裝置200的源極或汲極區。
再者，如第4圖所示，製程400包含形成半導體裝置的接觸蝕刻停止層(contact etch stop layer，CESL)(方塊420)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的接觸蝕刻停止層。接觸蝕刻停止層包含氮化矽(SixNy)、氮氧化矽(SiON)及/或其他合適的材料。接觸蝕刻停止層提供作為形成到達磊晶區214的源極或汲極接點216時的蝕刻停止層。
再者，如第4圖所示，製程400包含形成半導體裝置的層間介電(interlayer dielectric，ILD)層(或層間介電區)(方塊422)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在半導體裝置200的複數個多晶矽層之間形成層間介電區。層間介電區提供半導體裝置200的多晶矽層之間的電性隔離。
再者，如第4圖所示，製程400包含移除與多晶矽層相關聯的硬遮罩(方塊424)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可從半導體裝置200移除與多晶矽層(例如虛設多晶矽閘極)相關聯的硬遮罩。
再者，如第4圖所示，製程400包含虛設多晶和介電移除操作(方塊426)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可從半導體裝置200移除多晶矽層(例如虛設多晶矽閘極)和相關聯的介電層。如上所述，在一些實施例中，多晶矽層(或虛設多晶矽閘極)在形成半導體裝置200的金屬閘極(例如閘極218)之前作為佔位結構。因此，進行虛設多晶和介電移除操作，使得閘極218可在後續加工操作中形成。
再者，如第4圖所示，製程400包含形成半導體裝置的閘極(例如金屬閘極)(方塊428)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、 顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的閘極218。
再者，如第4圖所示，製程400包含形成半導體裝置的源極/汲極接點(例如金屬汲極)(方塊430)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的源極或汲極接點216。形成源極或汲極接點216，以電性連接磊晶區214。在一些實施例中，源極或汲極接點216基於與第7A-7F圖連結描述的一個或多個技術及/或基於本文描述的其他技術形成。
再者，如第4圖所示，製程400包含形成半導體裝置的互連線(方塊432)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的互連線(源極或汲極互連線224、閘極互連線226和對接接點228)。形成連接至源極或汲極接點216(例如VD互連線或BCT互連線)和連接至閘極218(例如VG互聯線或BCT互連線)的互連線。
再者，如第4圖所示，製程400包含形成半導體裝置的後段(back end of line，BEOL)金屬層(方塊434)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成電性連接至半導體裝置200的源極或汲極互連線224、閘極互連線226和對接接點228的後段金屬層(例如M0和M1)。
再者，如第4圖所示，製程400包含形成半導體裝置的保護層(方塊436)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成半導體裝置200的保護層。保護層可包含保護半導體裝置200的電路和金屬層的介電層及/或其他類型的絕緣層。
再者，如第4圖所示，製程400包含封裝半導體裝置(方塊438)。舉例來說，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可將半導體裝置200封裝為裝置封裝體。封裝體可包含系統級封裝(system in package，SiP)、晶片封裝(chip on package，CoP)、封裝上封裝(package on package，PoP)或其他類型的半導體封裝。
雖然第4圖顯示製程400的範例方塊，但是在一些實施例中，相較於第4圖，製程400可包含額外的方塊、較少的方塊、不同的方塊或不同排列的方塊。額外地或替代地，可並行製程400的兩個或更多個方塊。
第5A-5E圖為本文描述的範例實施例500的圖式。範例實施例500包含在半導體裝置(例如半導體裝置200及/或記憶體單元300等)中形成一個或多個切割主動區的範例。在一些實施例中，進行與第5A-5E圖連結描述的操作，作為形成半導體裝置的製程的一部分，例如連結第4圖所述的製程。在一些實施例中，進行與第5A-5E圖連結描述的操作，作為連結第4圖描述的切割主動區操作(方塊406)的一部分。
如第5A圖所示，半導體裝置包含基底502(例如半導體裝置200的基底202)、複數個主動區層504(例如半導體裝置200的鰭結構204)以及複數個淺溝槽隔離層506。如半導體裝置200的俯視圖508所示，主動區層504和淺溝槽隔離層506沿第一方向(例如x方向)延伸。再者，主動區層504和淺溝槽隔離層506在半導體裝置200中以交替圖案排列。
第5圖更顯示在第一方向(例如x方向)沿主動區層504之半導體裝置的一部分的剖面示意圖510以及在第二方向(例如y方向)橫跨主動區層504和複數個淺溝槽隔離層506的剖面示意圖512，第二方向大致垂直於第一方向。如剖面示意圖510和512所示，主動區層504和淺溝槽隔離層506被包含在基底502上方及 /或基底502上。
在一些實施例中，取決於製程能力和半導體裝置尺寸參數，主動區層504沿主動區層504的短尺寸方向(例如沿y方向)的寬度在約5nm至約200nm的範圍中。然而，主動區層504的寬度的其他數值也在本發明實施例的範圍中。在一些實施例中，取決於製程能力和主動區層504之間的間隔，淺溝槽隔離層506沿淺溝槽隔離層506的短尺寸方向(例如沿y方向)的寬度在約8nm至約200nm的範圍中。然而，淺溝槽隔離層506的寬度的其他數值也在本發明實施例的範圍中。
再者，如第5A圖所示(例如在剖面示意圖512中)，淺溝槽隔離層506比主動區層504的高度更低或更短。在一些實施例中，形成淺溝槽隔離層506和主動區層504具有相同或相似的高度。之後，進行製程，以凹陷或回蝕刻淺溝槽隔離層506，以暴露主動區層504的一部分，如第5A圖的剖面示意圖512所示。
如第5B圖所示，複數個凹口514(或開口)形成通過一個或多個主動區層504的一部分以及通過複數個淺溝槽隔離層506的一部分。在一些實施例中，凹口514形成於基底502的一部分中。凹口514包含半導體裝置的切割主動區中將形成於其中的凹口。
在一些實施例中，使用光阻層中的圖案來形成凹口514。在這些實施例中，沉積工具102在主動區層504上及淺溝槽隔離層506上形成光阻層。曝光工具104將光阻層暴露於輻射源，以將光阻層圖案化。顯影工具106將光阻層顯影並移除光阻層的一部分，以暴露圖案。蝕刻工具108蝕刻通過主動區層504的一部分、淺溝槽隔離層506的一部分，並進入基底502的一部分中，以形成凹口514。在一些實施例中，蝕刻操作包含電漿蝕刻技術、濕化學蝕刻技術及/或其他類型的蝕刻技術。在一些實施例中，光阻移除工具移除光阻層的剩下部分(例如使用化學剝離劑、電漿灰化及/或其他技術)。在一些實施例中，使用硬遮罩層用作基於圖案形成凹口514的替代技術。
如第5C圖所示，層516形成於凹口514中。特別來說，層516沉積於凹口514的底表面上(例如凹口514中的基底502上)以及凹口514的側壁部分的主動區層504上。換句話說，層516形成或成長於由主動區層504形成之凹口514的側壁的部分上。沉積工具102透過化學氣相沉積技術或蝕刻機中的原位沉積步驟、上述與第1圖連結的沉積技術及/或其他沉積技術來沉積層516。
如第5C圖的剖面示意圖510所示，層516形成於由主動區層504形成之凹口514的側壁的部分上導致凹口514在主動區層504的部分之間的寬度縮小。此主動區層504的部分之間的寬度縮小使得形成於半導體裝置中的記憶體單元的單元尺寸縮小，這能夠增加半導體裝置的記憶體單元密度以及增加半導體裝置的裝置效能。
在一些實施例中，沿主動區層504之主動區層504的部分之間的凹口514的初始寬度W1在約12nm至約220nm之間的範圍中，且在沉積層516之後，取決於製程能力，沿主動區層504之主動區層504的部分之間的凹口514的寬度W2在約10nm至約200nm之間的範圍中，以實現半導體裝置的記憶體單元(或其他電路結構)的特定尺寸及/或減少相鄰切割主動區之間橋接的風險。然而，初始寬度W1和在沉積層516之後的寬度W2的其他數值也在本發明實施例的範圍中。在一些實施例中，層516的厚度在約1nm至約10nm之間的範圍中，以足夠減少初始寬度W1。
層516包含碳化鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)、氟碳(CxFy)聚合物及/或其他能夠沉積和成長於主動區層504上的其他材料。在一些實施例中，層516包含氮化硼(BxNy)，且層516透過在基底502上及主動區層504上(包含凹口514的側壁的部分，此部分包含主動區層504)沉積氯化硼(BCl3)形成。氯化硼鍵結至基底502和主動區層504的表面。接著，以氮(N2)電漿處理基底502和主動區層504的表面，以形成層516(有時也被稱為氮化硼層)。
在一些實施例中，層516包含碳化鎢(WCx)，碳化鎢透過沉積氟化鎢前驅物(例如六氟化鎢(WF6)或其他氟化鎢)形成。氟化鎢與氫氟烴(CHxFy，例如二氟甲烷(CH2F2))反應，以形成碳化鎢。碳化鎢形成作為在主動區層504上的非揮發副產物沉積層。
如第5C圖的剖面示意圖512所示，層516的沉積操作導致蝕刻包含淺溝槽隔離層506的凹口514的側壁部分，以移除包含淺溝槽隔離層506的凹口514的側壁部分的材料。在一些實施例中，氯化硼(BCl3)接觸並與淺溝槽隔離層506的氧化物材料反應。氧化物材料的氧與氯化硼之間的反應導致形成揮發性副產物氧氯化硼(BClO)，這反應導致凹口514的寬度在淺溝槽隔離層506之間增加。這增加了凹口514的y方向寬度(例如橫跨主動區層504和淺溝槽隔離層506的凹口514的寬度)，這增加了形成切割主動區的製程裕度。
在使用碳化鎢的實施例中，WFx接觸並與淺溝槽隔離層506的氧化物材料反應。氧化物材料的氧與WFx之間的反應導致形成揮發性副產物四氟氧化鎢(tungsten(VI)oxytetrafluoride(WOF4))，這反應導致凹口514的寬度在淺溝槽隔離層506之間增加。這增加了凹口514的y方向寬度(例如橫跨主動區層504和淺溝槽隔離層506的凹口514的寬度)，這增加了形成切割主動區的製程裕度。之後，在將切割材料沉積於凹口514中之前，移除形成於主動區層504上的碳化鎢(例如透過蝕刻或其他移除技術)，這是由於碳化鎢為較差的介電材料。在使用氟碳(CxFy)聚合物的實施例中，由於氟碳(CxFy)聚合物為較好的介電材料，因此氟碳(CxFy)聚合物可保留在凹口514中。
在一些實施例中，凹口514橫跨主動區層504且在淺溝槽隔離層506之間的初始寬度W3在約6nm至約205nm之間的範圍中，在層516的沉積操作之後，取決於製程能力，凹口514橫跨主動區層504且在淺溝槽隔離層506之間的寬度W4在約8nm至約215nm之間的範圍中，以實現半導體裝置的記憶體單元(或其 他電路結構)的特定尺寸及/或減少相鄰切割主動區之間橋接的風險。然而，初始寬度W3和在沉積操作之後的寬度W4的其他數值也在本發明實施例的範圍中。
如第5D圖所示，從主動區層504的頂表面移除層516的多餘或剩餘的材料。在一些實施例中，蝕刻工具108或平坦化工具110進行平坦化或研磨操作，以從主動區層504的頂表面移除層516的多餘或剩餘的材料。
如第5E圖所示，以介電層填充凹口514，以在半導體裝置的層516上方的凹口514中形成複數個切割主動區518。切割主動區518可被稱為鰭切割區或鰭切割隔離區。介電層可包含氧化物、氮化物及/或其他類型的介電材料。在一些實施例中，沉積工具102透過化學氣相沉積技術、電漿輔助化學氣相沉積技術、原子層沉積技術、以上連結第1圖描述的沉積技術及/或其他沉積技術來沉積介電層，以在凹口514中形成切割主動區518。層516被包含在沿相同方向延伸的切割主動區518(或鰭切割隔離區)與相鄰主動區層504(或相鄰主動區)之間(如俯視圖508所示)。在一些實施例中，層516也被包含在切割主動區518(或鰭切割隔離區)下方(例如切割主動區518(或鰭切割隔離區)與基底502之間)。
如上所述，提供第5A-5E圖作為範例。其他範例可不同於參考第5A-5E圖的描述。
第6A-6E圖為本文描述的範例實施例600的圖式。範例實施例600包含在半導體裝置(例如半導體裝置200及/或記憶體單元300等)中形成一個或多個切割多晶矽區的範例。在一些實施例中，進行與第6A-6E圖連結描述的操作，作為形成半導體裝置的製程的一部分，例如連結第4圖所述的製程。在一些實施例中，進行與第6A-6E圖連結描述的操作，作為連結第4圖描述的切割多晶矽區操作(方塊412)的一部分。
如第6A圖所示，半導體裝置包含基底602(例如半導體裝置200的基底202)、複數個多晶矽層604(例如半導體裝置200的閘極218或虛設閘極)以及複 數個介電層606(例如半導體裝置200的介電層208及/或其他介電層)。介電層606包含含氧化物介電層或其他類型的介電層。如半導體裝置的俯視圖608所示，多晶矽層604和介電層606沿第一方向(例如y方向)延伸。再者，多晶矽層604和介電層606在半導體裝置中以交替圖案排列。
第6A圖更顯示在第一方向(例如y方向)沿多晶矽層604之半導體裝置的一部分的剖面示意圖610以及在第二方向(例如x方向)橫跨多晶矽層604和複數個介電層606的剖面示意圖612，第二方向大致垂直於第一方向。如剖面示意圖610和612所示，多晶矽層604和介電層606被包含在基底602上方及/或基底602上。在一些實施例中，多晶矽層604和介電層606形成於半導體裝置的其他結構及/或層上，例如主動區層、淺溝槽隔離層及/或切割主動區等。
在一些實施例中，取決於製程能力和半導體裝置尺寸參數，多晶矽層604沿多晶矽層604的短尺寸方向(例如沿x方向)的寬度在約8nm至約200nm的範圍中。然而，多晶矽層604的寬度的其他數值也在本發明實施例的範圍中。在一些實施例中，取決於製程能力和多晶矽層604之間的間隔，介電層606沿介電層606的短尺寸方向(例如沿x方向)的寬度在約15nm至約200nm的範圍中。然而，介電層606的寬度的其他數值也在本發明實施例的範圍中。
如第6B圖所示，複數個凹口614(或開口)形成通過一個或多個多晶矽層604的一部分以及通過複數個介電層606的一部分。在一些實施例中，凹口614形成於基底602的一部分中。凹口614包含半導體裝置的切割多晶矽區中將形成於其中的凹口。
在一些實施例中，使用光阻層中的圖案來形成凹口614。在這些實施例中，沉積工具102在多晶矽層604上及介電層606上形成光阻層。曝光工具104將光阻層暴露於輻射源，以將光阻層圖案化。顯影工具106將光阻層顯影並移除光阻層的一部分，以暴露圖案。蝕刻工具108蝕刻通過多晶矽層604的一部分、介 電層606的一部分，並進入基底602的一部分中，以形成凹口614。在一些實施例中，蝕刻操作包含電漿蝕刻技術、濕化學蝕刻技術及/或其他類型的蝕刻技術。在一些實施例中，光阻移除工具移除光阻層的剩下部分(例如使用化學剝離劑、電漿灰化及/或其他技術)。在一些實施例中，使用硬遮罩層用作基於圖案形成凹口614的替代技術。
如第6C圖所示，層616形成於凹口614中。特別來說，層616沉積於凹口614的底表面上(例如凹口614中的基底602上)以及凹口614的側壁部分的多晶矽層604上。換句話說，層616形成或成長於由多晶矽層604形成之凹口614的側壁的部分上。沉積工具102透過化學氣相沉積技術或蝕刻機中的原位沉積步驟、上述與第1圖連結的沉積技術及/或其他沉積技術來沉積層616。
如第6C圖的剖面示意圖610所示，層616形成於由多晶矽層604形成之凹口614的側壁的部分上導致凹口614在多晶矽層604的部分之間的寬度縮小。此多晶矽層604的部分之間的寬度縮小使得形成於半導體裝置中的記憶體單元的單元尺寸縮小，這能夠增加半導體裝置的記憶體單元密度以及增加半導體裝置的裝置效能。
在一些實施例中，沿多晶矽層604之多晶矽層604的部分之間的凹口614的初始寬度W1在約12nm至約220nm之間的範圍中，且在沉積層616之後，取決於製程能力，沿多晶矽層604之多晶矽層604的部分之間的凹口614的寬度W2在約10nm至約200nm之間的範圍中，以實現半導體裝置的記憶體單元(或其他電路結構)的特定尺寸及/或減少相鄰切割多晶矽區之間橋接的風險。然而，初始寬度W1和在沉積層616之後的寬度W2的其他數值也在本發明實施例的範圍中。在一些實施例中，層616的厚度在約1nm至約10nm之間的範圍中，以足夠減少初始寬度W1。
層616包含碳化鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼 (BxOy)、氟碳(CxFy)聚合物及/或其他能夠沉積和成長於多晶矽層604上的其他材料。在一些實施例中，層616包含氮化硼(BxNy)，且層616透過在基底602上及多晶矽層604上(包含凹口614的側壁的部分，此部分包含多晶矽層604)沉積氯化硼(BCl3)形成。氯化硼鍵結至基底602和多晶矽層604的表面。接著，以氮(N2)電漿處理基底602和多晶矽層604的表面，以形成層616(有時也被稱為氮化硼層)。
在一些實施例中，層616包含碳化鎢(WCx)，碳化鎢透過沉積氟化鎢前驅物(例如六氟化鎢(WF6)或其他氟化鎢)形成。氟化鎢與氫氟烴(CHxFy，例如二氟甲烷(CH2F2))反應，以形成碳化鎢。碳化鎢形成作為在多晶矽層604上的非揮發副產物沉積層。
如第6C圖的剖面示意圖612所示，層616的沉積操作導致蝕刻包含介電層606的凹口514的側壁部分，以移除包含介電層606的凹口614的側壁部分的材料。在一些實施例中，氯化硼接觸並與介電層606的氧化物材料反應。氧化物材料的氧與氯化硼之間的反應導致形成揮發性副產物氧氯化硼(BClO)，這反應導致凹口614的寬度在介電層606之間增加。這增加了凹口614的x方向寬度，其增加了形成切割多晶矽區的製程裕度。
在一些實施例中，WFx接觸並與介電層606的氧化物材料反應。氧化物材料的氧與WFx之間的反應導致形成揮發性副產物四氟氧化鎢(tungsten(VI)oxytetrafluoride(WOF4))，這反應導致凹口614的寬度在介電層606之間增加。這增加了凹口614的x方向寬度(例如橫跨多晶矽層604和介電層606的凹口614的寬度)，這增加了形成切割多晶矽區的製程裕度。之後，在將切割材料沉積於凹口614中之前，移除形成於多晶矽層604上的碳化鎢(例如透過蝕刻或其他移除技術)，這是由於碳化鎢為較差的介電材料。在使用氟碳(CxFy)聚合物的實施例中，由於氟碳(CxFy)聚合物為較好的介電材料，因此氟碳(CxFy)聚合物可保留在凹口614中。
在一些實施例中，凹口614橫跨多晶矽層604且在介電層606之間的初始寬度W3在約10nm至約220nm之間的範圍中，在層616的沉積操作之後，取決於製程能力，凹口614橫跨多晶矽層604且在介電層606之間的寬度W4在約15nm至約225nm之間的範圍中，以實現半導體裝置的記憶體單元(或其他電路結構)的特定尺寸及/或減少相鄰切割多晶矽區之間橋接的風險。然而，初始寬度W3和在沉積操作之後的寬度W4的其他數值也在本發明實施例的範圍中。
如第6D圖所示，從多晶矽層604的頂表面移除層616的多餘或剩餘的材料。在一些實施例中，蝕刻工具108或平坦化工具110進行平坦化或研磨操作，以從多晶矽層604的頂表面移除層616的多餘或剩餘的材料。
如第6E圖所示，以介電層填充凹口614，以在半導體裝置的層616上方的凹口614中形成複數個切割多晶矽區618。切割多晶矽區618可被稱為閘極切割隔離區或閘極隔離區。介電層可包含氧化物、氮化物及/或其他類型的介電材料。在一些實施例中，沉積工具102透過化學氣相沉積技術、電漿輔助化學氣相沉積技術、原子層沉積技術、以上連結第1圖描述的沉積技術及/或其他沉積技術來沉積介電層，以在凹口614中形成切割多晶矽區618(或閘極切割隔離區或閘極隔離區)。層616被包含在沿相同方向延伸的切割多晶矽區618(或閘極切割隔離區或閘極隔離區)與相鄰多晶矽層604(或相鄰多晶矽區)之間(如俯視圖608所示)。在一些實施例中，層616也被包含在切割多晶矽區618(或閘極切割隔離區或閘極隔離區)下方(例如切割多晶矽區618(或閘極切割隔離區或閘極隔離區)與基底602之間)。
如上所述，提供第6A-6E圖作為範例。其他範例可不同於參考第6A-6E圖的描述。
第7A-7F圖為本文描述的範例實施例700的圖式。範例實施例700包含在半導體裝置(例如半導體裝置200及/或記憶體單元300等)中形成一個或多個 源極或汲極接點(源極或汲極接點216)的範例。在一些實施例中，進行與第7A-7F圖連結描述的操作，作為形成半導體裝置的製程的一部分，例如連結第4圖所述的製程。在一些實施例中，進行與第7A-7E圖連結描述的操作，作為連結第4圖描述的源極/汲極接點(MD)形成操作(方塊430)的一部分。
如第7A圖所示，半導體裝置包含基底702(例如半導體裝置200的基底202)、複數個層間介電層704(例如半導體裝置200的介電層208及/或其他介電層)、複數個犧牲層結構(sacrificial layer structures，SAC)706、複數個間隙壁708以及複數個切割金屬汲極(cut metal drain，CMD)區710。
如半導體裝置的俯視圖712所示，層間介電層704、犧牲層結構706和間隙壁708沿第一方向(例如y方向)延伸。層間介電層704和犧牲層結構706在半導體裝置中以交替圖案排列，其中間隙壁708被包含在層間介電層704與犧牲層結構706之間。再者，如俯視圖712所示，切割金屬汲極區710大致垂直於層間介電層704、犧牲層結構706和間隙壁708之上及/或上方排列。切割金屬汲極區710沿第二方向(例如x方向)延伸。切割金屬汲極區710也可被稱為接觸端切割(contact end cut)，且可用於蝕刻層間介電層704，以準備形成半導體裝置的源極或汲極接點。
第7A圖更顯示在第一方向(例如y方向)沿層間介電層704之半導體裝置的一部分的剖面示意圖714以及在第二方向(例如x方向)橫跨層間介電層704和複數個犧牲層結構706的剖面示意圖716，第二方向大致垂直於第一方向。如剖面示意圖714和716所示，層間介電層704、犧牲層結構706、間隙壁708和切割金屬汲極區710被包含在基底602上方。在一些實施例中，層間介電層704、犧牲層結構706、間隙壁708和切割金屬汲極區710形成於半導體裝置的其他結構及/或層上，例如主動區層、淺溝槽隔離層及/或切割主動區等。
再者，如剖面示意圖714和716所示，半導體裝置包含用於蝕刻各 層以形成半導體裝置的一個或多個結構的一個或多個硬遮罩層718及/或720。切割金屬汲極區710被包含在一個或多個硬遮罩層718及/或720上方及/或一個或多個硬遮罩層718及/或720上。鰭結構722(例如半導體裝置200的鰭結構204)形成於基底702中，且磊晶區724(例如半導體裝置200的磊晶區214)部分圍繞鰭結構722。磊晶區724以底部對比加強層(bottom contrast enhancement layer，BCEL)726作為襯墊，底部對比加強層726可包含聚合物和溶劑等。如剖面示意圖716所示，犧牲層結構706被包含在閘極728上方及/或閘極728上。包含的犧牲層結構(SAC)706用於製造磊晶區724，使得磊晶區724可較靠近閘極728(其允許包含在其中之半導體裝置200的尺寸縮小)。犧牲層結構706可透過將層間介電層704圖案化來製造。犧牲層結構706可包含氮化物，氮化物具有與層間介電層704具有好的蝕刻選擇性。蝕刻選擇性改善了磊晶區724的製程裕度。在一些實施例中，犧牲層結構706可包含閘極蓋絕緣層。相鄰的閘極728可透過切割多晶矽區618電性隔離。因此，被包含在切割多晶矽區618與閘極728之間、切割多晶矽區618與閘極728之間的層616(例如氮化硼層或相似類型的層)，其中閘極728和另一個閘極728在相同方向延伸。
如第7B圖所示，將層間介電層704在切割金屬汲極區710之間的部分向下蝕刻至磊晶區724上方的間隙壁708以及磊晶區724上的底部對比加強層726。蝕刻工具108透過一個或多個硬遮罩層718和720、切割金屬汲極區710及/或形成於層間介電層704上方及/或層間介電層704上的光阻層中的圖案來蝕刻凹口730(或開口)至層間介電層704的一部分中及/或通過層間介電層704的一部分。層間介電層704在切割金屬汲極區710下方的剩下部分提供將形成於相鄰凹口730中的源極或汲極接點之間的電性隔離。
如第7C圖所示，複數個層732形成於凹口730中的側壁和底表面上。特別來說，層732沉積於凹口730中的側壁和底表面上的間隙壁708上。在一 些實施例中，沉積工具102透過化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、以上連結第1圖描述的沉積技術及/或其他沉積技術來沉積層732。層732包含碳化鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)、氟碳(CxFy)聚合物及/或其他能夠沉積和成長於間隙壁708(間隙壁708包含氮化物材料，例如氮化矽(SixNy)或其他氮化物材料)上的其他材料。在一些實施例中，層732包含氮化硼(BxNy)，且層732透過在凹口730中的間隙壁708上沉積氯化硼(BCl3)形成。氯化硼鍵結至間隙壁708的表面。接著，以氮(N2)電漿處理間隙壁708的表面，以形成層732(有時也被稱為氮化硼層)。
在一些實施例中，層732包含碳化鎢(WCx)，碳化鎢透過沉積氟化鎢前驅物(例如六氟化鎢(WF6)或其他氟化鎢)形成。氟化鎢與氫氟烴(CHxFy，例如二氟甲烷(CH2F2))反應，以形成碳化鎢。碳化鎢形成作為在間隙壁708上的非揮發副產物沉積層。之後，在將切割材料沉積於凹口730中之前，移除形成於間隙壁708上的碳化鎢(例如透過蝕刻或其他移除技術)，這是由於碳化鎢為較差的介電材料。在使用氟碳(CxFy)聚合物的實施例中，由於氟碳(CxFy)聚合物為較好的介電材料，因此氟碳(CxFy)聚合物可保留在凹口730中。
如第7C圖的剖面示意圖714所示，層732的沉積操作導致蝕刻包含層間介電層704的凹口730的側壁部分，以移除包含層間介電層704的凹口730的側壁部分的材料。在一些實施例中，氯化硼接觸並與層間介電層704的氧化物材料反應。氧化物材料的氧與氯化硼之間的反應導致形成揮發性副產物氧氯化硼(BClO)，這反應導致層間介電層704在切割金屬汲極區710下方的部分的寬度縮小。在一些實施例中，WFx接觸並與層間介電層704的氧化物材料反應。氧化物材料的氧與WFx之間的反應導致形成揮發性副產物四氟氧化鎢(WOF4)，這反應導致層間介電層704在切割金屬汲極區710下方的部分的寬度縮小。這減少了半導體裝置相鄰源極或汲極接點之間的y方向間距，這減少了源極或汲極接點的接 觸電阻。
在一些實施例中，層間介電層704在切割金屬汲極區710下方的部分的初始寬度W1在約15nm至約300nm之間的範圍中，且在層732的沉積操作之後，取決於製程能力，層間介電層704在切割金屬汲極區710下方的部分的寬度W2在約10nm至約295nm之間的範圍中，以實現源極或汲極區的特定接觸電阻，及/或減少汲極到汲極漏電的可能性。然而，初始寬度W1和在沉積操作之後的寬度W2的其他數值也在本發明實施例的範圍中。
如第7C圖的剖面示意圖716所示，層732形成於凹口730中的間隙壁708上，導致凹口730在間隙壁708的部分之間的寬度縮小。此寬度縮小使得形成於半導體裝置中的記憶體單元的單元尺寸縮小，這能夠增加半導體裝置的記憶體單元密度以及增加半導體裝置的裝置效能。
在一些實施例中，凹口730在凹口730的側壁上的間隙壁708的表面之間的初始寬度W3在約10nm至約200nm之間的範圍中，在層732的沉積之後，取決於製程能力，凹口730的寬度W4在約9nm至約190nm之間的範圍中，以實現半導體裝置的記憶體單元(或其他電路結構)的特定尺寸及/或減少相鄰切割多晶矽區之間橋接的風險。然而，初始寬度W3和在沉積層732之後的寬度W4的其他數值也在本發明實施例的範圍中。在一些實施例中，層732的厚度在約1nm至約10nm之間的範圍中，以足以減少初始寬度W3。
如第7D圖所示，從犧牲層結構706的頂表面以及間隙壁708的頂表面移除層732的多餘或剩餘的材料。在一些實施例中，蝕刻工具108進行蝕刻或清潔操作，以移除層732的多餘或剩餘的材料。再者，如第7D圖所示，形成到達磊晶區724的開口734，以準備形成連接至磊晶區724的源極或汲極接點。開口734形成於凹口730中，通過層732、間隙壁708以及位於凹口730底部的底部對比加強層726。
在一些實施例中，使用光阻層中的圖案來形成開口734。在這些實施例中，沉積工具102在犧牲層結構706、間隙壁708及/或半導體裝置的其他部分上形成光阻層。曝光工具104將光阻層暴露於輻射源，以將光阻層圖案化。顯影工具106將光阻層顯影並移除光阻層的一部分，以暴露圖案。蝕刻工具108蝕刻通過層732、間隙壁708以及位於凹口730底部的底部對比加強層726，以形成開口734。在一些實施例中，蝕刻操作包含電漿蝕刻技術、濕化學蝕刻技術及/或其他類型的蝕刻技術。在一些實施例中，光阻移除工具移除光阻層的剩下部分(例如使用化學剝離劑、電漿灰化及/或其他技術)。在一些實施例中，使用硬遮罩層用作基於圖案形成開口734的替代技術。
如第7E圖所示，矽化物層736形成於磊晶區724上的開口734中。矽化物層736包含金屬矽化物，例如矽化鈷或矽化鎳等。矽化物層736被包含在磊晶區724上，以減少磊晶區724與將形成於磊晶區724上方的源極或汲極接點之間的接觸電阻。沉積工具102及/或鍍覆工具112透過化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、電鍍技術、以上連結第1圖描述的沉積技術及/或其他沉積技術來沉積矽化物層736。
如第7F圖所示，源極或汲極接點738形成於矽化物層736上方及/或矽化物層736上的凹口730中。沉積工具102及/或鍍覆工具112透過化學氣相沉積技術、電漿輔助化學氣相沉積技術、原子層沉積技術、電鍍技術、以上連結第1圖描述的沉積技術及/或其他沉積技術來沉積源極或汲極接點738。
如上所述，提供第7A-7F圖作為範例。其他範例可不同於參考第7A-7F圖的描述。
第8A-8D圖為本文描述的範例實施例800的圖式。範例實施例800包含氮化硼(BxNy)層的形成製程，可使用氮化硼層的形成製程來形成本文描述的各種氮化硼層。如第8A圖所示，範例實施例800包含氧化層802和氮化層804。在 一些實施例中，氧化層802包含本文描述的淺溝槽隔離層506、本文描述的介電層606及/或本文描述的介電層704等。在一些實施例中，氮化層804包含本文描述的主動區層504、本文描述的多晶矽層604及/或本文描述的間隙壁708等。
如第8A圖所示，氮化硼層的形成製程包含沉積操作或蝕刻機中的原位沉積步驟(例如透過沉積工具102或蝕刻工具108來進行)，其中在氧化層802的表面上以及氮化層804的表面上沉積氯化硼(BCl3)806。氯化硼806透過化學氣相沉積或蝕刻工具108的原位沉積步驟及/或其他沉積技術來沉積。氯化硼806與氧化層802的氧808反應以及氮化層804的氮810反應。
如第8B圖所示，氧化層802中的氧808與氯化硼806之間的反應，導致形成氧化層802中的凹口812。氧化層802的材料透過氯化硼806移除，以形成凹口812。氧808與氯化硼806的結合形成揮發性副產物氧氯化硼(BClO)814。
再者，如第8B圖所示，氮化層804中的氮810與氯化硼806之間的反應，導致氮化層804的表面上的氮810與氯化硼806中的硼之間形成氮-硼鍵816。氮-硼鍵816的形成導致副產物氯化氫的形成。
如第8C圖所示，以氮(N2)電漿820處理氮化層804的表面。氮電漿820促進氮化層804的表面上的氮-硼鍵816的成長。在替代的實施例中，氮化層804不包含氮化物，而包含矽層。在這些替代的實施例中，氯化硼806的氯與氫鍵結，以形成氯化氫副產物，且使用氮電漿820在矽層的表面上形成氮-硼鍵816，這導致在矽層上形成氮化硼層。
如第8D圖所示，使用氮電漿820的表面處理導致在氮化層804上形成氮化硼層822。氮化硼層822包含六角形結構。氮化硼層822具有相對大的崩潰電壓、平面外(out-of-plane)介電常數約3.29(對於單層六方氮化硼(hexagonal boron nitride，h-BN))至約3.76(對於塊狀六方氮化硼)以及平面內(in-plane)介電常數約6.82(對於單層六方氮化硼)至約6.93(對於塊狀六方氮化硼)。
在一些實施例中，氯化硼沉積操作以及氮電漿處理操作的時間在約10秒至約600秒的範圍中，以在氮化層804上形成氮化硼層822至特定厚度及/或在氧化層802中形成凹口812至特定深度。在一些實施例中，氯化硼806與氮電漿820之間的比例在約0.1至約10的範圍中，以實現氮化硼層822的特定硼濃度及/或特定氮濃度。
如上所述，提供第8A-8D圖作為範例。其他範例可不同於參考第8A-8D圖的描述。
第9圖為裝置900的範例組件的圖式。在一些實施例中，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)及/或晶圓/晶粒轉移工具114包含一個或多個裝置900及/或裝置900的一個或多個組件。如第9圖所示，裝置900可包含匯流排910、處理器920、記憶體930、儲存組件940、輸入組件950、輸出組件960及/或通訊組件970。
匯流排910包含能夠實現在裝置900的組件之間的有線及/或無線通訊的組件。處理器920包含中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數字信號處理器、現場可編程閘極陣列、專用積體電路及/或其他類型的處理器組件。處理器920以硬體、韌體或硬體和軟體的組合來實現。在一些實施例中，處理器920包含能夠編程以進行功能的一個或多個處理器。記憶體930包含隨機存取記憶體、唯讀記憶體及/或其他類型的記憶體(例如快閃記憶體、磁記憶體及/或光記憶體)。
儲存組件940儲存有關於裝置900的操作的資訊及/或軟體。舉例來說，儲存組件940可包含硬碟機、磁碟機、光碟機、固態硬碟、光碟片、數位多功能影音光碟及/或其他類型的非暫存性電腦可讀取記錄媒體。輸入組件950使裝置900能夠接收輸入，例如使用者輸入及/或感應輸入。舉例來說，輸入組件950 可包含觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統組件、加速計、陀螺儀及/或致動器。輸出組件960使裝置900能夠提供輸出，例如透過顯示器、喇叭及/或一個或多個發光二極體。通訊組件970使裝置900能夠與其他裝置通訊，例如透過有線連接及/或無線連接。舉例來說，通訊組件970可包含接收器、傳送器、收發器、數據機、網路介面卡及/或天線。
裝置900可進行本文描述的一個或多個製程。舉例來說，非暫存性電腦可讀取記錄媒體(例如記憶體930及/或儲存組件940)可儲存一組指令(例如一個或多個指令、代碼、軟體碼及/或程序碼)以供處理器920執行。處理器920可執行此組指令，以進行本文描述的一個或多個製程。在一些實施例中，透過一個或多個處理器920執行此組指令，導致一個或多個處理器920及/或裝置900進行本文描述的一個或多個製程。在一些實施例中，固線式電路(hardwired circuitry)可以代替指令或與指令組合使用，以進行本文描述的一個或多個製程。
第9圖所示的組件的數量和排列僅供範例。相較於第9圖的所示的裝置，裝置900可包含額外的組件、較少的組件、不同的組件或不同排列的組件。額外地或替代地，裝置900的一組組件(例如一個或多個組件)可進行一個或多個被描述為由裝置900的另一組組件進行的功能。
第10圖為關於形成本文描述的半導體裝置的範例製程1000的流程圖。在一些實施例中，第10圖的一個或多個製程方塊可透過一個或多個半導體加工工具(例如半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個))進行。額外地或替代地，第10圖的一個或多個製程方塊可透過裝置900的一個或多個組件來進行，例如處理器920、記憶體930、儲存組件940、輸入組件950、輸出組件960及/或通訊組件970。
如第10圖所示，製程1000可包含在磊晶區上方形成通過介電層到 達間隙壁的開口(方塊1010)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在磊晶區724上方形成通過介電層704到達間隙壁708的開口(例如凹口730)。
再者，如第10圖所示，製程1000可包含在開口的底部的間隙壁上以及沿開口的側壁的間隙壁上形成層(方塊1020)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在開口的底部的間隙壁708上以及開口的側壁的間隙壁708上形成層732。在一些實施例中，層透過在間隙壁上沉積前驅物，並以電漿處理前驅物來形成。在一些實施例中，層減少開口沿大致垂直於介電層的第一方向的第一寬度。在一些實施例中，前驅物從開口的側壁移除材料，以增加開口沿大致平行於介電層的第二方向的第二寬度。
再者，如第10圖所示，製程1000可包含蝕刻通過在開口的底部的層，以及通過間隙壁到達磊晶區(方塊1030)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可蝕刻通過在開口的底部的層732，以及通過間隙壁708到達磊晶區724。
製程1000可包含額外的實施例，例如任何單一實施例或以下描述的實施例的組合及/或結合本文別處描述的一個或多個其他製程。
在第一實施例中，製程1000包含在蝕刻通過在開口的底部的層732，以及通過間隙壁708到達磊晶區724之後，在磊晶區724上方的開口中形成源極或汲極接點738。在第二實施例中，單獨或結合第一實施例，磊晶區724包含鰭式場效電晶體的源極區或汲極區(例如被包含在半導體裝置200或記憶體單元300中)。在第三實施例中，單獨或結合第一實施例和第二實施例的一個或多個，層 732的材料包含碳化鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)、氟碳(CxFy)聚合物的至少一種。
在第四實施例中，單獨或結合第一實施例到第三實施例的一個或多個，在形成層732期間，減少了相鄰開口之間通過介電層704的切割金屬汲極區710的寬度W1。在第五實施例中，單獨或結合第一實施例到第四實施例的一個或多個，層732減少開口的寬度W3。
在第六實施例中，單獨或結合第一實施例到第五實施例的一個或多個，形成層732包含在間隙壁708上沉積氯化硼(BCl3)806作為前驅物，其中氯化硼806在間隙壁708的表面上與氮810鍵結，且以氮(N2)電漿820處理間隙壁708的表面，以形成層732，其中間隙壁708的表面上的氮810和氮電漿820與氯化硼806反應，以形成氮化硼(BxNy)822。在第七實施例中，單獨或結合第一實施例到第六實施例的一個或多個，氯化硼806與介電層704中的氧808反應，以移除介電層704的一個或多個部分。
在第八實施例中，單獨或結合第一實施例到第七實施例的一個或多個，第二寬度增加，導致用於金屬源極或汲極接點的寬度增加，這減少了金屬源極或汲極接點的接觸電阻。在第九實施例中，單獨或結合第一實施例到第八實施例的一個或多個，形成層包含在間隙壁的表面上沉積六氟化鎢(WF6)作為前驅物，以二氟甲烷(CH2F2)處理間隙壁的表面，其中六氟化鎢的鎢與間隙壁的表面上的二氟甲烷反應，以形成碳化鎢(WCx)作為層，其中六氟化鎢與介電層中的氧反應，以移除介電層的一個或多個部分，且六氟化鎢和氧形成揮發性副產物四氟氧化鎢(tungsten(VI)oxytetrafluoride(WOF4))。
雖然第10圖顯示製程1000的範例方塊，但是在一些實施例中，相較於第10圖，製程1000可包含額外的方塊、較少的方塊、不同的方塊或不同排列的方塊。額外地或替代地，可並行製程1000的兩個或更多個方塊。
第11圖為關於形成本文描述的半導體裝置的範例製程1100的流程圖。在一些實施例中，第11圖的一個或多個製程方塊可透過一個或多個半導體加工工具(例如半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個))進行。額外地或替代地，第11圖的一個或多個製程方塊可透過裝置900的一個或多個組件來進行，例如處理器920、記憶體930、儲存組件940、輸入組件950、輸出組件960及/或通訊組件970。
如第11圖所示，製程1100可包含形成凹口通過半導體裝置的第一層的一部分，通過相鄰於第一層之半導體裝置的第二層的一部分，並進入第一層和第二層下方之半導體裝置的基底的一部分中(方塊1110)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可形成凹口(例如凹口514和614)通過半導體裝置200的第一層(例如主動區層504、多晶矽層604)的一部分，通過相鄰於第一層之半導體裝置200的第二層(例如淺溝槽隔離層506、介電層606)的一部分，並進入第一層和第二層下方之半導體裝置200的基底(例如基底202、502、602)的一部分中。在一些實施例中，凹口包含對應至第一層的第一組側壁以及對應第二層的第二組側壁。
再者，如第11圖所示，製程1100可包含在凹口中的第一層的第一組側壁上形成第三層(方塊1120)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在凹口中的第一層的第一組側壁上形成第三層(例如層516、層616)。在一些實施例中，使用前驅物來形成第三層，其中前驅物與第一層的第一材料和氮電漿的組合反應，以在凹口中的第一層的第一組側壁上形成第三層。在一些實施例中，第三層減少了凹口在第一組側壁之間的第一寬度。在 一些實施例中，前驅物與第二層的第二材料反應，以蝕刻凹口中的第二層的第二組側壁，這增加了凹口在第二組側壁之間的第二寬度。
再者，如第11圖所示，製程1100可包含在第三層上方以介電材料填充凹口(方塊1130)。舉例來說，如上所述，半導體加工工具(例如沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、鍍覆工具112的一個或多個)可在第三層上方以介電材料(例如切割主動區518(或鰭切割隔離區)、切割多晶矽區618(或閘極切割隔離區或閘極隔離區))填充凹口。
製程1100可包含額外的實施例，例如任何單一實施例或以下描述的實施例的組合及/或結合本文別處描述的一個或多個其他製程。
在第一實施例中，第三層的材料包含碳化鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)或氟碳(CxFy)聚合物的至少一種。在第二實施例中，單獨或結合第一實施例，第一層包含主動區層504，第二層包含淺溝槽隔離層506，且介電材料包含切割主動區518(或鰭切割隔離區)。
在第三實施例中，單獨或結合第一實施例和第二實施例的一個或多個，第一層包含多晶矽層604，第二層包含介電層，且介電材料包含切割多晶矽區618(或閘極切割隔離區或閘極隔離區)。在第四實施例中，單獨或結合第一實施例到第三實施例的一個或多個，凹口的第一寬度(例如凹口514的寬度W1、凹口614的寬度W1)沿第一層延伸，並包含對應至介電材料的切割區的x方向寬度；凹口的第二寬度(例如凹口514的寬度W2、凹口614的寬度W2)橫跨第一層，並包含切割區的y方向寬度，第三層減少切割區的臨界尺寸。在第五實施例中，單獨或結合第一實施例到第四實施例的一個或多個，形成第三層包含形成第三層至厚度在約1nm至約10nm的範圍中。
雖然第11圖顯示製程1010的範例方塊，但是在一些實施例中，相較於第11圖，製程1100可包含額外的方塊、較少的方塊、不同的方塊或不同排列 的方塊。額外地或替代地，可並行製程1100的兩個或更多個方塊。
第12圖為本文描述的範例實施例1200的圖式。範例實施例1200包含用以形成本文描述的各種碳化鎢層的例示性碳化鎢(WCx)層形成製程。如第12圖所示，範例實施例1200包含氮化層1202(其可替代地包含矽層)和氧化層1204。在一些實施例中，氧化層包含本文描述的淺溝槽隔離層506、本文描述的介電層606及/或本文描述的介電層704等。在一些實施例中，氮化層1202(或矽層)包含本文描述的主動區層504、本文描述的多晶矽層604及/或本文描述的間隙壁708等。
如第12圖所示，碳化鎢層形成製程包含沉積操作或蝕刻機中的原位沉積步驟(例如透過沉積工具102或蝕刻工具108來進行)，其中在氧化層1204的表面上以及氮化層1202的表面上沉積六氟化鎢(WF6)。六氟化鎢1206透過化學氣相沉積或蝕刻工具108的原位沉積步驟及/或其他沉積技術來沉積。六氟化鎢1206與氧化層1204的氧反應，以形成揮發性副產物四氟氧化鎢1208，這導致蝕刻氧化層1204。
再者，如第12圖所示，六氟化鎢1206中的氟與氮化層1202的表面上的氫鍵結，以形成氫氟酸(HF)1210。再者，氫氟烴1212(提供CHxFy，例如二氟甲烷(CH2F2)，CHxFy也與氮化層1202的表面上的氫鍵結，以形成氫氟酸(HF))。氫氟烴1212中的碳與六氟化鎢1206中的鎢鍵結，以在氮化層1202的表面上形成六氟化鎢(WF6)。
如上所述，提供第12圖作為範例。其他範例可不同於參考第12圖的描述。
以此方式，本文描述的各種半導體技術能夠縮小鰭式場效電晶體(及/或其他類型的半導體電晶體)的一個或多個尺寸及/或增加鰭式場效電晶體的一個或多個尺寸。在本文描述的各種實施例中，可使用氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)(例如氧化硼(B2O3))、氟碳(CxFy)聚合物及/或其他材料，以透 過選擇性沉積來縮小鰭式場效電晶體的一個或多個x方向尺寸，而透過蝕刻來增加或擴大鰭式場效電晶體的一個或多個y方向尺寸。舉例來說，鰭式場效電晶體的金屬汲極的x方向尺寸、鰭式場效電晶體的主動區的x方向尺寸及/或鰭式場效電晶體的多晶區的x方向尺寸可透過選擇性沉積氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)(例如氧化硼(B2O3))、氟碳(CxFy)聚合物及/或其他材料來增加。此選擇性沉積透過蝕刻可允許鰭式場效電晶體的一個或多個y方向尺寸增加。以此方式，使用本文描述的技術縮小鰭式場效電晶體的一個或多個x方向尺寸可允許縮小互補式金屬氧化物半導體邏輯裝置尺寸(例如，靜態隨機存取記憶體裝置及/或其他類型的記憶體裝置的單元尺寸)。再者，使用本文描述的技術增加鰭式場效電晶體的一個或多個y方向尺寸可允許擴大各種半導體製程裕度，其可增加半導體製造品質以及半導體製造產率。
如上所述，本文描述的一些實施例提供方法，此方法包含在磊晶區上方形成通過介電層到達間隙壁的開口。此方法包含在開口的底部的間隙壁上及沿開口的側壁的間隙壁上形成層。透過在間隙壁上沉積前驅物，並以電漿處理前驅物來形成層，層減少開口沿第一方向的第一寬度，第一方向大致垂直於介電層。前驅物從開口的側壁移除材料，以增加開口沿第二方向的第二寬度，第二方向大致平行於介電層。此方法包含蝕刻通過在開口的底部的層以及間隙壁，以到達磊晶區。
在一些其他實施例中，上述方法更包含：在蝕刻通過在開口的底部的層和間隙壁到達磊晶區之後，在磊晶區上方的開口中形成金屬源極或汲極接點。
在一些其他實施例中，其中第二寬度增加導致金屬源極或汲極接點的寬度增加，這減少了金屬源極或汲極接點的接觸電阻。
在一些其他實施例中，其中層的材料包含以下至少一者：碳化鎢 (WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)或氟碳(CxFy)聚合物。
在一些其他實施例中，其中在形成層期間，通過介電層在相鄰開口之間的切割金屬汲極區的寬度縮小。
在一些其他實施例中，其中形成層的步驟包含：在間隙壁上沉積氯化硼作為前驅物，其中氯化硼與間隙壁的表面上的氮鍵結；以及以氮電漿處理間隙壁的表面，以形成層，其中間隙壁的表面上的氮和氮電漿與氯化硼反應，以形成氮化硼。
在一些其他實施例中，其中氯化硼與介電層中的氧反應，以移除介電層的一個或多個部分。
在一些其他實施例中，其中形成層的步驟包含：在間隙壁的表面上沉積六氟化鎢作為前驅物；以二氟甲烷處理間隙壁的表面，其中六氟化鎢的鎢與間隙壁的表面上的二氟甲烷反應，以形成碳化鎢作為層，其中六氟化鎢與介電層中的氧反應，以移除介電層的一個或多個部分，且其中六氟化鎢與氧形成揮發性副產物四氟氧化鎢。
如上所述，本文描述的一些實施例提供方法，此方法包含形成凹口，凹口通過半導體裝置的第一層的一部分、相鄰於第一層之半導體裝置的第二層的一部分，並進入第一層和第二層下方之半導體裝置的基底的一部分中。凹口包含對應第一層的第一組側壁和對應第二層的第二組側壁。此方法包含在凹口中的第一層的第一組側壁上形成第三層。使用前驅物來形成第三層，其中前驅物與第一層的第一材料和氮電漿的組合反應，以在凹口中的第一層的第一組側壁上形成第三層。第三層減少凹口在第一組側壁之間的第一寬度。前驅物與第二層的第二材料反應，以蝕刻凹口中的第二層的第二組側壁，這增加了凹口在第二組側壁之間的第二寬度。此方法包含在第三層上方以介電材料填充凹口。
在一些其他實施例中，其中第三層的材料包含以下至少一者：碳化 鎢(WxCy)、氮化硼(BxNy)、碳化硼(BxC)、氧化硼(BxOy)或氟碳(CxFy)聚合物。
在一些其他實施例中，其中第一層包含主動區層，其中第二層包含淺溝槽隔離層，且其中介電材料包含切割主動區。
在一些其他實施例中，其中第一層包含多晶矽層，其中第二層包含介電層，其中介電材料包含切割多晶矽區。
在一些其他實施例中，其中凹口的第一寬度沿第一層延伸，並包含對應介電材料的切割區的x方向寬度，其中凹口的第二寬度橫跨第一層，並包含切割區的y方向寬度，且其中第三層減少切割區的臨界尺寸。
在一些其他實施例中，其中形成第三層的步驟包含：形成第三層至厚度在約1nm至約10nm的範圍中。
如上所述，本文描述的一些實施例提供半導體裝置，半導體裝置包含第一主動區和第二主動區，位於半導體裝置的基底上沿第一方向延伸。半導體裝置包含鰭切割隔離區，位於第一主動區與第二主動區之間。半導體裝置包含源極或汲極區，位於第一主動區和第二主動區中。半導體裝置包含接點，電性連接至源極或汲極區。半導體裝置包含淺溝槽隔離層，相鄰於第一主動區和第二主動區。半導體裝置包含第一閘極區和第二閘極區，沿垂直於第一方向的第二方向延伸。半導體裝置包含閘極切割隔離區，位於第一閘極區與第二閘極區之間。半導體裝置包含以下至少一者：第一氮化硼層，位於接點及與接點有關聯的間隙壁之間；第二氮化硼層，位於第一鰭切割隔離區與第一主動區之間以及鰭切割隔離區與第二主動區之間；或第三氮化硼層，位於閘極切割隔離區與第一閘極區之間以及閘極切割隔離區與第二閘極區之間。
在一些其他實施例中，上述半導體裝置更包含：第一氮化層，且其中相鄰於第一氮化層的接點的寬度在約9nm至約190nm的範圍中。
在一些其他實施例中，上述半導體裝置更包含：第二氮化硼層，且 其中相鄰於第二氮化硼層的鰭切割隔離區的第一寬度在約5nm至約200nm的範圍中，且其中鰭切割隔離區的第二寬度在約8nm至約225nm的範圍中。
在一些其他實施例中，其中第二氮化硼層在鰭切割隔離區與基底之間，且其中第三氮化硼層在閘極切割隔離區與基底之間。
在一些其他實施例中，上述半導體裝置更包含：第三氮化硼層，且其中相鄰於第三氮化硼層的閘極切割隔離區的寬度在約10nm至約200nm的範圍中。
在一些其他實施例中，其中閘極切割隔離區的另一寬度在約15nm至約225nm的範圍中。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
1000:製程 1010,1020,1030:方塊

Claims (10)

  1. 一種半導體裝置的形成方法，包括: 在一磊晶區上方形成通過一介電層到達一間隙壁的一開口； 在該開口的底部的該間隙壁上及沿該開口的側壁的該間隙壁上形成一層，其中透過在該間隙壁上沉積一前驅物，並以一電漿處理該前驅物來形成該層，其中該層減少該開口沿一第一方向的一第一寬度，該第一方向大致垂直於該介電層，且其中該前驅物從該開口的側壁移除材料，以增加該開口沿一第二方向的一第二寬度，該第二方向大致平行於該介電層；以及 蝕刻通過在該開口的底部的該層以及該間隙壁，以到達該磊晶區。
  2. 如請求項1之半導體裝置的形成方法，其中該層的材料包括以下至少一者:碳化鎢(W xC y)、氮化硼(B xN y)、碳化硼(B xC)、氧化硼(B xO y)或氟碳(C xF y)聚合物。
  3. 如請求項1之半導體裝置的形成方法，其中在形成該層期間，通過該介電層在相鄰開口之間的一切割金屬汲極區的寬度縮小。
  4. 如請求項1之半導體裝置的形成方法，其中形成該層的步驟包括: 在該間隙壁上沉積一氯化硼作為該前驅物，其中氯化硼與該間隙壁的表面上的氮鍵結；以及 以一氮電漿處理該間隙壁的表面，以形成該層，其中該間隙壁的表面上的氮和該氮電漿與該氯化硼反應，以形成氮化硼。
  5. 如請求項4之半導體裝置的形成方法，其中氯化硼與該介電層中的氧反應，以移除該介電層的一個或多個部分。
  6. 如請求項1之半導體裝置的形成方法，其中形成該層的步驟包括: 在該間隙壁的表面上沉積六氟化鎢作為前驅物；以及 以二氟甲烷處理該間隙壁的表面，其中六氟化鎢的鎢與該間隙壁的表面上的二氟甲烷反應，以形成碳化鎢作為該層，其中六氟化鎢與該介電層中的氧反應，以移除該介電層的一個或多個部分，且其中六氟化鎢與氧形成揮發性副產物四氟氧化鎢。
  7. 一種半導體裝置的形成方法，包括: 形成一凹口，該凹口通過一半導體裝置的一第一層的一部分、相鄰於該第一層之該半導體裝置的一第二層的一部分，並進入該第一層及該第二層下方之該半導體裝置的一基底的一部分中，其中該凹口包含對應該第一層的一第一組側壁和對應該第二層的一第二組側壁； 在該凹口中的該第一層的該第一組側壁上形成一第三層，其中使用一前驅物來形成該第三層，其中該前驅物與該第一層的一第一材料及一氮電漿的組合反應，以在該凹口中的該第一層的該第一組側壁上形成該第三層， 其中該第三層減少該凹口在該第一組側壁之間的一第一寬度，且其中該前驅物與該第二層的一第二材料反應，以蝕刻該凹口中的該第二層的該第二組側壁，這增加了該凹口在該第二組側壁之間的一第二寬度；以及 在該第三層上方以一介電材料填充該凹口。
  8. 如請求項7之半導體裝置的形成方法，其中該凹口的該第一寬度沿該第一層延伸，並包含對應該介電材料的一切割區的一x方向寬度，其中該凹口的該第二寬度橫跨該第一層，並包含該切割區的一y方向寬度，且其中該第三層減少該切割區的一臨界尺寸。
  9. 一種半導體裝置的形成方法，包括: 在一磊晶區上方形成通過一介電層到達一間隙壁的一開口； 在該開口的底部的該間隙壁上及沿該開口的側壁的該間隙壁上形成一層，其中透過在該間隙壁上沉積一前驅物，並以一電漿處理該前驅物來形成該層；以及 蝕刻通過在該開口的底部的該層以及該間隙壁，以到達該磊晶區。
  10. 一種半導體裝置，包括: 一第一主動區及一第二主動區，位於該半導體裝置的一基底上沿一第一方向延伸； 一鰭切割隔離區，位於該第一主動區與該第二主動區之間； 一源極或汲極區，位於該第一主動區及該第二主動區中； 一接點，電性連接至該源極或汲極區； 一淺溝槽隔離層，相鄰於該第一主動區及該第二主動區； 一第一閘極區及一第二閘極區，沿垂直於該第一方向的一第二方向延伸； 一閘極切割隔離區，位於該第一閘極區與該第二閘極區之間；以及 以下至少一者: 一第一氮化硼層，位於該接點及與該接點有關聯的一間隙壁之間； 一第二氮化硼層，位於該鰭切割隔離區與該第一主動區之間以及該鰭切割隔離區與該第二主動區之間；或 一第三氮化硼層，位於該閘極切割隔離區與該第一閘極區之間以及該閘極切割隔離區與該第二閘極區之間。
TW111105382A 2021-03-31 2022-02-15 半導體裝置及其形成方法 TWI888695B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163200863P 2021-03-31 2021-03-31
US63/200,863 2021-03-31
US17/446,255 US11764215B2 (en) 2021-03-31 2021-08-27 Semiconductor devices and methods of manufacture
US17/446,255 2021-08-27

Publications (2)

Publication Number Publication Date
TW202240667A TW202240667A (zh) 2022-10-16
TWI888695B true TWI888695B (zh) 2025-07-01

Family

ID=82668031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105382A TWI888695B (zh) 2021-03-31 2022-02-15 半導體裝置及其形成方法

Country Status (3)

Country Link
US (3) US11764215B2 (zh)
CN (1) CN114883258A (zh)
TW (1) TWI888695B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764215B2 (en) 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
US12512408B2 (en) * 2022-05-26 2025-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including backside power via and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190139811A1 (en) * 2017-11-08 2019-05-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20200006556A1 (en) * 2017-11-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric Source and Drain Structures in Semiconductor Devices
US20200035549A1 (en) * 2018-07-30 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Contact Spacers and Methods of Forming Same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070224775A1 (en) * 2006-03-27 2007-09-27 Nick Lindert Trench isolation structure having an expanded portion thereof
KR102251060B1 (ko) * 2015-04-06 2021-05-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10403507B2 (en) * 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10269940B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10332789B2 (en) * 2017-11-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with TiN adhesion layer for forming a contact plug
US11114549B2 (en) * 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
CN118263107A (zh) * 2018-03-16 2024-06-28 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
US11088262B2 (en) * 2018-09-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Radical etching in gate formation
US10943818B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11270890B2 (en) * 2018-12-14 2022-03-08 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
US11764215B2 (en) 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190139811A1 (en) * 2017-11-08 2019-05-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20200006556A1 (en) * 2017-11-28 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric Source and Drain Structures in Semiconductor Devices
US20200035549A1 (en) * 2018-07-30 2020-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Contact Spacers and Methods of Forming Same

Also Published As

Publication number Publication date
TW202240667A (zh) 2022-10-16
CN114883258A (zh) 2022-08-09
US11764215B2 (en) 2023-09-19
US20250366174A1 (en) 2025-11-27
US12484293B2 (en) 2025-11-25
US20220320081A1 (en) 2022-10-06
US20230378171A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
KR102674358B1 (ko) Mram 디바이스의 통합을 위한 인터커넥트 캡핑 공정 및 결과적 구조체
US20250366174A1 (en) Semiconductor devices and methods of manufacture
CN110896065A (zh) 半导体器件
US20240387259A1 (en) Conductive structures with barriers and liners of varying thicknesses
US20250081497A1 (en) Semiconductor devices and methods of manufacture
TW202318567A (zh) 積體電路裝置的形成方法及半導體裝置
TW202242992A (zh) 半導體結構的形成方法
TWI802378B (zh) 半導體裝置及其形成方法
US20250188601A1 (en) Chemical vapor deposition for uniform tungsten growth
US20250081602A1 (en) Semiconductor devices and methods of manufacture
US20240387656A1 (en) Semiconductor device interconnects and methods of formation
TWI861748B (zh) 半導體裝置及其製造方法
TW202401834A (zh) 半導體裝置及形成方法
US20250031404A1 (en) Semiconductor device and methods of formation
CN220553299U (zh) 存储单元结构及动态随机存取存储单元结构
TWI905627B (zh) 半導體裝置及其製造方法
TWI907908B (zh) 半導體元件及其形成方法（一）
TWI888779B (zh) 半導體結構及其形成方法
TWI894805B (zh) 半導體裝置及其製造方法
US20250366131A1 (en) Semiconductor device and methods of formation
TW202535169A (zh) 半導體裝置與其形成方法
TW202541610A (zh) 半導體裝置及形成方法
TW202333209A (zh) 半導體裝置的形成方法
TW202523080A (zh) 半導體結構
TW202527676A (zh) 包括垂直通道的半導體元件及其製造方法