TWI888055B

TWI888055B - 半導體結構及其製造方法

Info

Publication number: TWI888055B
Application number: TW113109987A
Authority: TW
Inventors: 申雲洪
Original assignee: 鴻海精密工業股份有限公司
Priority date: 2024-03-18
Filing date: 2024-03-18
Publication date: 2025-06-21
Also published as: TW202539441A

Abstract

一種半導體結構包括基板、閘極結構、源極/汲極區域、第一氧化物介電層、氮化物介電層、第二氧化物介電層及接觸件。閘極結構設置於基板上。源極/汲極區域設置於基板中且鄰近閘極結構。第一氧化物介電層覆蓋閘極結構及源極/汲極區域。氮化物介電層覆蓋第一氧化物介電層。第二氧化物介電層覆蓋氮化物介電層。接觸件貫穿第一氧化物介電層、氮化物介電層及第二氧化物介電層，以電性連接源極/汲極區域，其中氮化物介電層包括氮化物間隔物夾置於第一氧化物介電層與接觸件之間。

Description

半導體結構及其製造方法

本揭示內容是關於一種半導體結構及其製造方法，特別是關於一種包括自對準接觸件(self-aligned contact,SAC)的半導體結構及其製造方法。

積體電路產業快速成長，發展出多個世代的積體電路，其中每個世代具有比上個世代更小及更複雜的電路。在發展過程中，積體電路幾何尺寸逐漸變小。隨著積體電路幾何尺寸變小，閘極間的間距也隨之縮小，故源極/汲極上方的接觸結構與閘極之間的距離也隨之縮減，因此提高了接觸結構與閘極間發生短路而導致漏電流生成的機率。鑑於上述，需要提供一種新的半導體結構及其製造方法以解決上述問題。

本揭示內容提供一種半導體結構，其包括基板、閘極結構、源極/汲極區域、第一氧化物介電層、氮化物介電層、第二氧化物介電層及接觸件。閘極結構設置於基板上。源極/汲極區域設置於基板中且鄰近閘極結構。第一氧化物介電層覆蓋閘極結構及源極/汲極區域。氮化物介電層覆蓋第一氧化物介電層。第二氧化物介電層覆蓋氮化物介電層。接觸件貫穿第一氧化物介電層、氮化物介電層及第二氧化物介電層，以電性連接源極/汲極區域，其中氮化物介電層包括氮化物間隔物夾置於第一氧化物介電層與接觸件之間。

本揭示內容提供一種製造半導體結構的方法，其包括以下操作。形成閘極結構於基板上。形成源極/汲極區域於基板中，其中源極/汲極區域鄰近閘極結構。依序形成第一氧化物介電層、氮化物介電層及第二氧化物介電層以覆蓋閘極結構及源極/汲極區域。蝕刻第二氧化物介電層以形成第一孔洞，其中氮化物介電層自第一孔洞暴露出來。部分蝕刻自第一孔洞暴露出來的氮化物介電層以形成第二孔洞，其中氮化物介電層的一部份殘留於第一氧化物介電層上以形成氮化物間隔物，第一氧化物介電層自第二孔洞的底部暴露出來。蝕刻第一氧化物介電層以形成第三孔洞，其中源極/汲極區域自第三孔洞暴露出來。形成接觸件於第三孔洞中。

100:方法

110、120、130、140、150、160、170:操作

210:基板

220:閘極結構

222:閘極絕緣層

224:閘極

226:矽化物層

230:源極/汲極區域

310:第一氧化物介電層

320:氮化物介電層

330:第二氧化物介電層

700:半導體結構

710:接觸插塞

720:阻障層

C:接觸件

h:開口

H1:第一孔洞

H2:第二孔洞

H3:第三孔洞

PR:光阻層

S1:凹面

S2:凸面

S2’:凸面

S3:凸面

SP:氮化物間隔物

SW1:第一側壁

SW2:第二側壁

藉由閱讀以下實施方式的詳細描述，並參照附圖，可以更全面地理解本揭示內容。

第1圖是根據本揭示內容各種實施方式的製造半導體結構的方法的流程圖。

第2圖至第7圖是根據本揭示內容各種實施方式的製造半導體結構的中間階段的剖面示意圖。

現在將詳細提及本揭示內容的實施方式，其實例以附圖說明。在可能的情況下，在附圖和描述中使用相同的參考號碼來指稱相同或相似的部件。

以附圖詳細描述及揭露以下的複數個實施方式。為明確說明，許多實務上的細節將在以下敘述中一併說明。然而，應當理解，這些實務上的細節並非旨在限制本揭示內容。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式，一些習知結構與元件在圖式中將以示意方式繪示。

雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外，在此所述的每一個操作或步驟可以包括數個子步驟或動作。

各種積體電路朝向縮小尺寸的方向發展，積體電路可包括例如金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)。隨著尺寸變小，積體電路中閘極間的間距也隨之縮小，故源極/汲極上方的接觸件與閘極之間的距離也隨之縮減。因此，接觸件與閘極的重疊預算(overlay budget)跟著下降。詳細來說，在重疊預算小的情況下，若在製造接觸件的過程中發生位置偏移，接觸件與閘極間容易發生短路而導致漏電流生成，從而影響積體電路的性能表現。

為了解決上述問題，本揭示內容提供一種半導體結構及其製造方法。在本揭示內容的半導體結構中，藉由在多層層間介電的疊層中設置氮化物間隔物於閘極與接觸件之間，限制鄰近閘極的接觸件尺寸，並使閘極與接觸件具有一定間距，從而降低接觸件與閘極間發生短路的機率。因此，縱使在半導體結構的尺寸縮小而使接觸件與閘極的重疊預算為0或很小的情況下，本揭示內容的半導體結構可不被重疊預算限制，仍可具有良好的性能表現。並且，本揭示內容的製造方法可藉由乾蝕刻製程及/或濕蝕刻製程蝕刻疊層中的不同層間介電層來形成接觸件開口，如皆使用乾蝕刻製程蝕刻疊層中的不同層間介電層，可在同一反應腔室內執行上述乾蝕刻製程，無須更換反應腔室，因此本揭示內容的製造方法流程簡單，可降低製造成本。本揭示內容的半導體結構及其製造方法可應用於例如高壓功率MOSFET(high voltage power MOSFET)的技術領域。

本揭示內容提供一種製造半導體結構的方法，請參閱第1圖至第7圖。第1圖是根據本揭示內容各種實施方式的製造半導體結構的方法100的流程圖。製造方法100包括操作110、操作120、操作130、操作140、操作150、操作160及操作170。第2圖至第7圖是根據本揭示內容各種實施方式的製造半導體結構700的中間階段的剖面示意圖。後續將以第2圖至第7圖說明上述操作110至操作170。

在操作110中，如第2圖所示，形成閘極結構220於基板210上。閘極結構220包括閘極絕緣層222、閘極224及矽化物層226。閘極絕緣層222設置於基板210上，閘極224設置於閘極絕緣層222上，矽化物層226設置於閘極224上。在一些實施方式中，基板210包括任何合適的半導體材料及/或用於形成半導體結構的半導體材料。半導體材料例如包括一或多種材料，例如結晶矽、氧化矽、應變矽、鍺矽、摻雜或無摻雜的多晶矽、摻雜或無摻雜的矽晶圓、鍺、砷化鎵、其他合適的半導體材料或其組合。在一些實施方式中，基板210為矽基板。在一些實施方式中，閘極絕緣層222的材料包括二氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其他適合的高介電常數介電材料或其組合。在一些實施方式中，閘極224的材料包括多晶矽、氮化鎢、鎢、銅、鋁、金、銀或其組合。在一些實施方式中，矽化物層226的材料包括二矽化鎢(WSi₂)。在其他實施方式中，閘極結構220中的矽化物層226可被省略。

在操作120中，如第2圖所示，形成源極/汲極區域230於基板210中，其中源極/汲極區域230鄰近閘極結構220。源極/汲極區域230可由佈植製程或其他適合的製程形成。在一些實施方式中，源極/汲極區域230為P型摻雜區域，包括例如硼、鋁、鎵或銦的雜質。在一些實施方式中，源極/汲極區域230為N型摻雜區域，包括例如磷、銻或砷的雜質。第2圖示出多個源極/汲極區域230，可參照後續第3圖至第7圖所示的操作形成與各源極/汲極區域230電性連接的接觸件。為了簡化圖式，在第3圖至第7圖中，僅繪示出一個接觸件的形成過程，但本揭示內容不限於此。

在操作130中，如第3圖所示，依序形成第一氧化物介電層310、氮化物介電層320及第二氧化物介電層330以覆蓋閘極結構220及源極/汲極區域230，形成具有開口h的光阻層PR於第二氧化物介電層330上，其中第一氧化物介電層310、氮化物介電層320及第二氧化物介電層330皆為層間介電層(interlayer dielectric layer,ILD layer)。在一些實施方式中，第一氧化物介電層310順形地覆蓋閘極結構220及源極/汲極區域230，氮化物介電層320順形地覆蓋第一氧化物介電層310，第二氧化物介電層330順形地覆蓋氮化物介電層320。在一些實施方式中，第一氧化物介電層310及第二氧化物介電層330的材料包括氧化矽，例如二氧化矽。在一些實施方式中，氮化物介電層320的材料包括氮化矽。在一些實施方式中，第一氧化物介電層310及第二氧化物介電層330為二氧化矽層，氮化物介電層320為氮化矽層。在一些實施方式中，第一氧化物介電層310、氮化物介電層320及第二氧化物介電層330可藉由化學氣相沉積(chemical vapor deposition,CVD)、電漿輔助化學氣相沉積(plasma-enhanced CVD,PECVD)或可流動化學氣相沉積(flowable CVD)來形成。在一些實施方式中，氮化物介電層320的厚度小於第一氧化物介電層310的厚度。在一些實施方式中，氮化物介電層320的厚度小於第二氧化物介電層330的厚度。

在操作140中，如第4圖所示，蝕刻第二氧化物介電層330以形成第一孔洞H1，其中氮化物介電層320自第一孔洞H1暴露出來。更詳細來說，以具有開口h的光阻層PR作為蝕刻第二氧化物介電層330的蝕刻遮罩。第二氧化物介電層330可由濕蝕刻製程或乾蝕刻製程蝕刻。在一些實施方式中，蝕刻第二氧化物介電層330以形成第一孔洞H1係藉由濕蝕刻製程來執行。如第4圖所示，在由濕蝕刻製程形成的第一孔洞H1的剖面圖中，第一孔洞H1的孔壁為凹面S1。相較於乾蝕刻製程，濕蝕刻製程可形成孔徑較大的第一孔洞H1(例如大於開口h的最小孔徑)，利於容納後續形成的接觸件。舉例來說，可使用氫氟酸(HF)蝕刻劑進行濕蝕刻製程。在另一些實施方式中，蝕刻第二氧化物介電層330以形成第一孔洞H1係藉由乾蝕刻製程來執行。在由乾蝕刻製程形成的第一孔洞H1的剖面圖中，第一孔洞H1的孔壁實質上為平面(未繪於第5圖)。舉例來說，乾蝕刻製程為電漿蝕刻製程，電漿蝕刻製程的電漿係由碳氟氣體、氧氣(O₂)及氬氣(Ar)生成。碳氟氣體例如包括CF₄、CHF₃、C₂F₆、C₃F₈、C₄F₆、C₄F₈、C₅F₈或其組合。在一些實施方式中，碳氟氣體包括CF₄及CHF₃。

在操作150中，如第5圖所示，部分蝕刻自第一孔洞H1暴露出來的氮化物介電層320以形成第二孔洞H2，其中氮化物介電層320的一部份殘留於第一氧化物介電層310上以形成氮化物間隔物SP，第一氧化物介電層310自第二孔洞H2的底部暴露出來。氮化物間隔物SP又可稱為自對準氮化物間隔物。在一些實施方式中，氮化物間隔物SP為氮化矽間隔物。在一些實施方式中，部分蝕刻自第一孔洞H1暴露出來的氮化物介電層320以形成第二孔洞H2係藉由乾蝕刻製程來執行，如第6圖所示，在氮化物介電層320的孔洞的剖面圖中，此孔洞的孔壁實質上為平面。舉例來說，乾蝕刻製程為電漿蝕刻製程，電漿蝕刻製程的電漿係由含氮氣體、氧氣及氬氣生成。舉例來說，電漿蝕刻製程的電漿係由三氟化氮(NF₃)、氮氣(N₂)、氧氣及氬氣生成，當第一氧化物介電層310為二氧化矽層，氮化物介電層320為氮化矽層，氮化矽層與第一氧化物介電層310的蝕刻選擇比(etching selectivity)大約為40。

請繼續參照第5圖，在一些實施方式中，在氮化物間隔物SP的剖面圖中，氮化物間隔物SP具有由上向下漸增的寬度。氮化物間隔物SP具有凸面S2，凸面S2朝向第二孔洞H2。如第5圖所示，第一氧化物介電層310覆蓋閘極結構220的第一側壁SW1，氮化物間隔物SP覆蓋第一氧化物介電層310的第二側壁SW2。在第5圖中，在部分蝕刻自第一孔洞H1暴露出來的氮化物介電層320後，氮化物間隔物SP的頂部邊緣實質上對齊第一氧化物介電層310的頂面。在一些實施方式中，氮化物間隔物SP的凸面S2的頂部邊緣實質上對齊第一氧化物介電層310的頂面。然而，在另一些實施方式中，在部分蝕刻自第一孔洞H1暴露出來的氮化物介電層320後，氮化物間隔物SP具有如虛線所示的凸面S2’，因此氮化物間隔物SP的頂部邊緣低於第一氧化物介電層310的頂面。在一些實施方式中，氮化物間隔物SP的凸面S2’的頂部邊緣低於第一氧化物介電層310的頂面。因此，第一氧化物介電層310的第二側壁SW2有一部份並未被氮化物間隔物SP覆蓋。

在操作160中，如第6圖所示，蝕刻第一氧化物介電層310以形成第三孔洞H3，其中源極/汲極區域230自第三孔洞H3暴露出來。第三孔洞H3大致上具有上寬下窄的孔型，因此利於後續接觸件填入第三孔洞H3中。在蝕刻第一氧化物介電層310的過程中，蝕刻劑會沿著氮化物間隔物SP的邊緣蝕刻氮化物間隔物SP旁的第一氧化物介電層310，從而限制了在第一氧化物介電層310中形成的孔洞尺寸。氮化物間隔物SP可作為蝕刻第一氧化物介電層310時的保護層。因此，後續將形成於第三孔洞H3中的接觸件不會因製程偏差而與閘極224發生短路，從而避免整體結構的性能受到影響。在一些實施方式中，蝕刻第一氧化物介電層310以形成第三孔洞H3係藉由乾蝕刻製程來執行。舉例來說，乾蝕刻製程為電漿蝕刻製程，電漿蝕刻製程的電漿係由碳氟氣體、氧氣及氬氣生成。碳氟氣體例如包括CF₄、CHF₃、C₂F₆、C₃F₈、C₄F₆、C₄F₈、C₅F₈或其組合。在一些實施方式中，碳氟氣體包括CF₄及CHF₃。

在操作170中，如第7圖所示，形成接觸件C於第三孔洞H3中，以形成半導體結構700，其中接觸件C包括接觸插塞710和阻障層720。更詳細來說，形成阻障層720覆蓋第三孔洞H3的孔壁，形成接觸插塞710於阻障層720上。阻障層720可順形地覆蓋第三孔洞H3的孔壁。如第7圖所示，阻障層720設置於第二氧化物介電層330、氮化物介電層320、第一氧化物介電層310及源極/汲極區域230與接觸插塞710之間。值得注意的是，阻障層720設置於氮化物介電層320的氮化物間隔物SP與接觸插塞710之間。氮化物間隔物SP可直接接觸接觸件C的阻障層720。在一些實施方式中，接觸插塞710的材料包括鈦。在一些實施方式中，阻障層720的材料包括氮化鈦。

請繼續參照第7圖。半導體結構700包括基板210、閘極結構220、源極/汲極區域230、第一氧化物介電層 310、氮化物介電層320、第二氧化物介電層330及接觸件C。閘極結構220設置於基板210上。源極/汲極區域230設置於基板210中且鄰近閘極結構220。第一氧化物介電層310覆蓋閘極結構220及源極/汲極區域230。氮化物介電層320覆蓋第一氧化物介電層310。第二氧化物介電層330覆蓋氮化物介電層320。接觸件C貫穿第一氧化物介電層310、氮化物介電層320及第二氧化物介電層330，以電性連接源極/汲極區域230，其中氮化物介電層320包括氮化物間隔物SP夾置於第一氧化物介電層310與接觸件C之間。氮化物間隔物SP可直接接觸接觸件C及第一氧化物介電層310。接觸件C係藉由第一氧化物介電層310及氮化物間隔物SP與閘極224分隔開來。如前所述，在蝕刻第一氧化物介電層310時，氮化物間隔物SP會限制在第一氧化物介電層310中形成的孔洞尺寸。值得注意的是，位於氮化物間隔物SP下的第一氧化物介電層310的寬度會由氮化物間隔物SP的寬度決定，因此，接觸件C的尺寸亦是由氮化物間隔物SP的寬度決定。詳細來說，氮化物間隔物SP可使得位於閘極結構220旁的第一氧化物介電層310具有一定寬度以分隔閘極224與接觸件C，因此接觸件C不易與閘極224發生短路。

請繼續參照第7圖，氮化物間隔物SP具有凸面S2，凸面S2朝向接觸件C。凸面S2可直接接觸接觸件C。在前述第5圖的蝕刻操作中，若有較多的氮化物間隔物SP被移除，則氮化物間隔物SP具有凸面S2’，凸面S2’朝向接觸件C。凸面S2’可直接接觸接觸件C，此外，在具有凸面S2’的氮化物間隔物SP上的接觸件C的一部份可直接接觸第一氧化物介電層310(未繪於第7圖)。請繼續參照第7圖，在前述第4圖的蝕刻操作中，以濕蝕刻製程於第二氧化物介電層330中形成第一孔洞H1，故第一孔洞H1的孔壁為凹面S1，因此如第7圖所示，接觸件C具有凸面S3，凸面S3朝向第二氧化物介電層330。凸面S3可直接接觸第二氧化物介電層330。

請繼續參照第7圖。半導體結構700可應用於高壓功率MOSFET的技術領域，閘極結構220與第一氧化物介電層310之間不設置間隔物。

綜上所述，本揭示內容提供一種半導體結構及其製造方法。半導體結構包括設置於閘極與接觸件之間的氮化物間隔物，因此閘極與接觸件之間不易發生短路。若半導體結構中的閘極與相鄰的閘極間的間距小，而使得重疊預算為0或很小，半導體結構仍能夠具有良好的性能表現。此外，本揭示內容的製造方法流程簡單，可降低製造成本。

儘管已經參考某些實施方式相當詳細地描述了本揭示內容，但是亦可能有其他實施方式。因此，所附申請專利範圍的精神和範圍不應限於此處包括的實施方式的描述。

對於所屬技術領域具有通常知識者來說，顯而易見的是，在不脫離本揭示內容的範圍或精神的情況下，可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容，本揭示內容意圖涵蓋落入所附申請專利範圍內的本揭示內容的修改和變化。