[go: up one dir, main page]

TWI768635B - 金屬氧化物半導體電晶體的製造方法 - Google Patents

金屬氧化物半導體電晶體的製造方法 Download PDF

Info

Publication number
TWI768635B
TWI768635B TW110100060A TW110100060A TWI768635B TW I768635 B TWI768635 B TW I768635B TW 110100060 A TW110100060 A TW 110100060A TW 110100060 A TW110100060 A TW 110100060A TW I768635 B TWI768635 B TW I768635B
Authority
TW
Taiwan
Prior art keywords
partition wall
layer
top surface
spacer
gate stack
Prior art date
Application number
TW110100060A
Other languages
English (en)
Other versions
TW202228289A (zh
Inventor
林萬諺
蘇裕傑
邱明謙
邱茂興
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110100060A priority Critical patent/TWI768635B/zh
Priority to US17/226,097 priority patent/US11756839B2/en
Application granted granted Critical
Publication of TWI768635B publication Critical patent/TWI768635B/zh
Publication of TW202228289A publication Critical patent/TW202228289A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)

Abstract

提供一種金屬氧化物半導體電晶體的製造方法。所述方法包括：於基底上依序形成閘極堆疊結構以及在閘極堆疊結構上的硬罩幕層；於閘極堆疊結構的側壁以及硬罩幕層的側壁上形成第一間隔壁；於第一間隔壁的側壁上形成光阻層，其中光阻層的頂表面高於閘極堆疊結構的頂表面；移除硬罩幕層以及部分的第一間隔壁，以暴露閘極堆疊結構的頂表面，其中剩餘的第一間隔壁的頂表面高於閘極堆疊結構的頂表面；移除光阻層；以及於剩餘的第一間隔壁的側壁上形成第二間隔壁，其中第二間隔壁的頂表面高於閘極堆疊結構的頂表面。

Description

金屬氧化物半導體電晶體的製造方法
本發明是有關於一種半導體裝置的製造方法，且特別是有關於一種金屬氧化物半導體電晶體的製造方法。
隨著金屬氧化物半導體(MOS)元件的積集度(Integration)的增加，一般需依據積體電路元件製造方法逐漸縮減之設計規則(Design Rules)來減小電路結構元件的尺寸。目前的金氧半電晶體(MOS)製程常在溝道區與每個源極/汲極區之間增加一輕摻雜汲極(LDD)區，以降低熱電子效應。然而，高濃度的LDD端在經退火與熱處理後常會與閘極閘極電極層產生重疊，此容易使元件產生不正常偏壓及效能衰退的問題。
而形成補償間隔壁是用來解決上述問題的方法之一。在傳統形成補償間隔壁的方式是在閘極結構上形成間隔壁材料層，再經由回蝕刻以在閘極結構的側壁上形成補償間隔壁。然而，由於回蝕刻製程的過度蝕刻，因此造成間隙壁的高度較低(低於閘極結構的頂面高度)，同時間隙壁的寬度也跟著減小。而間隔壁的較小 寬度及不足的高度會直接影響離子植入的區域範圍。具體來說，當間隔壁的高度不足時，則會無法阻擋離子植入，造成間隔壁底下的區域仍被離子植入，進而造成所預定定義的離子植入區域範圍偏移(SHIFT)。
本發明提供一種金屬氧化物半導體的製造方法，其可有效地阻擋間隔壁下方的離子植入。
本發明提出一種金屬氧化物半導體的製造方法，包括以下步驟。於基底上依序形成閘極堆疊結構以及在所述閘極堆疊結構上的硬罩幕層。於所述閘極堆疊結構的側壁以及所述硬罩幕層的側壁上形成第一間隔壁。於所述第一間隔壁的側壁上形成光阻層，其中所述光阻層的頂表面高於所述閘極堆疊結構的頂表面。移除所述硬罩幕層以及部分的所述第一間隔壁，以暴露所述閘極堆疊結構的所述頂表面，其中剩餘的所述第一間隔壁的頂表面高於所述閘極堆疊結構的所述頂表面。移除所述光阻層。於所述剩餘的所述第一間隔壁的側壁上形成第二間隔壁，其中所述第二間隔壁的頂表面高於所述閘極堆疊結構的所述頂表面。
在本發明的一實施例中，在形成所述光阻層之前，更包括於所述基底中形成第一摻雜區，其中所述第一摻雜區鄰接於所述第一間隔壁的所述側壁。
在本發明的一實施例中，上述的第一摻雜區可為輕摻雜 汲極區。
在本發明的一實施例中，形成光阻層的方法可包括以下步驟。於所述基底上形成光阻材料層，以覆蓋所述基底、所述第一間隔壁以及所述硬罩幕層。移除部分的光阻材料層，以暴露所述硬罩幕層的頂表面及所述第一間隔壁的部分側壁，並形成所述光阻層。
在本發明的一實施例中，上述的光阻材料層的材料例如是碳類材料或高分子材料。
在本發明的一實施例中，上述的硬罩幕層的材料例如是氧化矽或氮氧化矽。
在本發明的一實施例中，上述的第一間隔壁的材料例如是氧化矽、氮化矽或氮氧化矽。
在本發明的一實施例中，上述的第一間隔壁包括第一子間隔壁以及第二子間隔壁，其中第一間隔壁形成在所述閘極堆疊結構的所述側壁上，第二子間隔壁形成在所述第一子間隔壁的側壁上。
在本發明的一實施例中，上述的第一子間隔壁的材料例如是氧化矽或氮氧化矽。
在本發明的一實施例中，上述的第二子間隔壁的材料例如是氮化矽。
在本發明的一實施例中，形成所述第二間隔壁的方法包括以下步驟。進行原子層沉積(ALD)製程或電漿增強型ALD製 程，以在所述基底、所述第一間隔壁及所述閘極堆疊結構上共形地形成間隔壁材料層。移除部分的所述間隔壁材料層，以暴露所述閘極堆疊結構的所述頂表面。
在本發明的一實施例中，上述的第二間隔壁的材料例如是氮化矽。
在本發明的一實施例中，更包括在所述基底中形成第二摻雜區，其中所述第二摻雜區鄰接於所述第二間隔壁的側壁。
在本發明的一實施例中，上述的第二摻雜區可為源極/汲極區。
本發明提出一種金氧半電晶體，其包括包括基底、閘極堆疊結構、第一間隔壁以及第二間隔壁。閘極堆疊結構設置於基底上。第一間隔壁設置於閘極堆疊結構的側壁上。第二間隔壁設置於第一間隔壁的側壁上。第二間隔壁的頂表面高於閘極堆疊結構的頂表面。
在本發明的一實施例中，上述的第一間隔壁的頂表面高於所述閘極堆疊結構的所述頂表面。
在本發明的一實施例中，上述的金氧半電晶體更包括第一摻雜區，設置於所述基底中並側向鄰接於所述第一間隔壁的所述側壁。
在本發明的一實施例中，上述的金氧半電晶體更包括第二摻雜區，設置於所述基底中並側向鄰接於所述第二間隔壁的側壁。
在本發明的一實施例中，上述的第一間隔壁的材料例如是氧化矽、氮化矽或氮氧化矽。
在本發明的一實施例中，上述的第二間隔壁的材料例如是氮化矽。
綜上所述，在上述實施例的金氧半電晶體及其製造方法中，藉由控制控制使光阻層的頂表面高於閘極電極層的頂表面，可使後續形成的第二間隔壁的高度高於閘極電極層的頂表面，進而使足夠高的第二間隔壁可有效地阻擋其下方基底的離子植入。因此可避免現有離子植入製程因間隔壁高度不足所遭遇的製程裕度偏移的問題。
100:基底
110:閘極堆疊結構
113:光阻材料層
113a:光阻層
114:閘極介電層
116:閘極電極層
118:硬罩幕層
120、120a:第一間隔壁
124:第一子間隔壁
126:第一摻雜區
128:第二子間隔壁
132:間隔壁材料層
132a:第二間隔壁
134:尖牙結構
136:第二摻雜區
d:距離
E1、E2、E3:端部
圖1A至圖1G是依照本發明的一實施例的金氧半電晶體的製造流程剖面示意圖。
圖2為圖1F的金氧半電晶體的穿透式電子顯微鏡(transmission electron microscope，TEM)剖面圖。
圖3A為本實施例的具有補償間隔壁的金氧半電晶體的穿透式電子顯微鏡剖面圖。
圖3B為依照傳統製程製作的具有補償間隔壁的金氧半電晶體的穿透式電子顯微鏡剖面圖。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在...上」、「在...上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地作出解釋。
圖1A至圖1G是依照本發明的一實施例的金氧半電晶體的製造流程剖面示意圖。
請參照圖1A，於基底100上依序形成閘極堆疊結構110以及在閘極堆疊結構110上的硬罩幕層118。基底100可例如為半 導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator，SOI)，但本發明不限於此。在圖1A中，繪示出了1個閘極堆疊結構110，但閘極堆疊結構110的數目是出於說明性目的而非意圖限制本發明的結構。在一實施例中，閘極堆疊結構110可包含多晶矽閘極結構或替代金屬閘極結構。在一實施例中，閘極堆疊結構110包括閘極介電層114以及在閘極介電層114上的閘極電極層116。在一實施例中，閘極介電層114的材料例如是氧化矽、氮氧化矽、氮化矽或其組合。在一實施例中，閘極介電層114的材料例如是高介電係數(high-k)介電材料。在一實施例中，閘極電極層116的材料例如是摻雜或未摻雜的多晶矽或含金屬導電材料。在一實施例中，含金屬導電材料例如是鋁(Al)、銅(Cu)、鎢(W)、鈷(CO)、鈦(Ti)、鉭(Ta)、釕(Ru)、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或其組合。在一實施例中，硬罩幕層118的材料例如是氧化矽或氮氧化矽。
在一實施例中，閘極堆疊結構110以及硬罩幕層118透過以下步驟形成：在基底100上依據形成閘極介電材料層(未圖示)、閘極電極材料層(未圖示)、硬罩幕材料層(未圖示)。接著圖案化硬罩幕材料層、閘極電極材料層和閘極介電材料層以形成閘極介電層114、閘極電極層116和硬罩幕層118。閘極介電材料層的形成方法例如是熱氧化法。閘極電極材料層的形成方法例如是化學氣相沈積法或物理氣相沈積法。硬罩幕材料層的形成方 法例如是化學氣相沈積法或物理氣相沈積法。
請參照圖1B，於閘極堆疊結構110的側壁及硬罩幕層118的側壁上形成第一間隔壁120。在一實施例中，第一間隔壁120可為單層結構。第一間隔壁120的材料例如是氧化矽、氮化矽或氮氧化矽。形成第一間隔壁120的方法例如是於基底100上形成共形的間隔壁材料層(未繪示)，再以非等向性蝕刻法移除部分的間隔壁材料層，以在閘極堆疊結構110及硬罩幕層118的側壁上形成第一間隔壁120。
在一實施例中，第一間隔壁120可為多層結構。第一間隔壁120可包括第一子間隔壁124及第二子間隔壁128，其中第一子間隔壁124形成在閘極堆疊結構110及硬罩幕層118的相對側壁上，第二子間隔壁128形成在第一子間隔壁124的側壁上。在一實施例中，第一子間隔壁124的材料例如是氧化矽或氮氧化矽。第二子間隔壁128的材料例如是氮化矽。在一實施例中，可先於於基底100上形成共形的氧化物層(未繪示)，再以非等向性蝕刻法移除部分的氧化物層，以在閘極堆疊結構110及硬罩幕層118的側壁上形成第一子間隔壁124。接著，第二子間隔壁128的形成方法例如是先於基底100上形成共形的氮化物層(未繪示)，再以非等向性蝕刻製程移除部分氮化物層，以在第一子間隔壁124的側壁上形成第二子間隔壁128。在一實施例中，第一子間隔壁124與第二子間隔壁128的材料不相同。在一實施例中，第一子間隔壁124的厚度小於第二子間隔壁128的厚度，且可作為襯層。第 一子間隔壁124可用以改善第二子間隔壁128與閘極堆疊結構110間的黏附性及應力等問題。
請繼續參照圖1B，選擇性地在基底100中形成第一摻雜區126。具體來說，於閘極堆疊結構110兩側的暴露的基底100中形成第一摻雜區126。形成第一摻雜區126的方法例如是以閘極堆疊結構110、硬罩幕層118及第一間隔壁120為罩幕，進行離子植入製程，以在鄰近於第一間隔壁120的側壁的基底100中側向地形成第一摻雜區126。第一摻雜區126的邊緣實質上與於第一間隔壁120的側壁對齊。在一實施例中，第一摻雜區126為輕摻雜汲極(LDD)區。
請參照圖1C，於基底100上形成光阻材料層113，以覆蓋基底100、第一間隔壁120以及硬罩幕層118。在一實施例中，光阻材料層113的材料例如是碳類材料或高分子材料。
請參照圖1D，移除部分的光阻材料層113，以暴露硬罩幕層118的頂表面並在第一間隔壁120的側壁上形成光阻層113a。在一實施例中，移除部分的光阻材料層113後亦會暴露第一間隔壁120的部分側壁。在本實施例中，經蝕刻後剩餘的光阻材料層113作為光阻層113a。在一實施例中，光阻層113a的頂表面高於閘極堆疊結構110的閘極電極層116的頂表面。在本實施例中，移除部分的光阻材料層113的方法例如是回蝕刻製程。在一實施例中，蝕刻溫度例如是20℃~250℃。在一實施例中，可使用CF4、O2或其組合作為蝕刻氣體，其中CF4的流量例如是5sccm~100 sccm，O2的流量例如是50sccm~300sccm。在一實施例中，利用低溫、小流量的方式對光阻材料層113進行乾式蝕刻，上述方式可有效地控制光阻材料層的蝕刻速率。具體來說，可藉由調整蝕刻時間來控制光阻材料層的剩餘高度，藉此使所形成的光阻層113a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。在此步驟中，藉由控制使光阻層113a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)距離d，可使後續形成的第二間隔壁132a(見圖1G)的高度高於閘極電極層116的頂表面。
請參照圖1E，移除硬罩幕層118以及部分的第一間隔壁120，以暴露閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。在一實施例中，移除硬罩幕層118以及部分的第一間隔壁120的方法例如是乾式蝕刻。在一實施例中，在使用對硬罩幕層118以及第一間隔壁120的蝕刻選擇性比對光阻層113a的蝕刻選擇性高的蝕刻氣體或蝕刻劑來對硬罩幕層118及第一間隔壁120進行蝕刻。在一實施例中，在蝕刻硬罩幕層118及第一間隔壁120的過程中，光阻層113a亦同時被蝕刻一部分。在蝕刻第一間隔壁120之後，剩餘的第一間隔壁120形成第一間隔壁120a。由於在移除硬罩幕層118前光阻層113a的頂表面高於閘極電極層116的頂表面，且在本實施例中所使用的蝕刻氣體或蝕刻劑對於硬罩幕層118以及第一間隔壁120的蝕刻選擇性比對光阻層113a的蝕刻選擇性高，因此越接近光阻層113a的部分蝕刻越慢。因此，在移除硬罩 幕層118後，光阻層113a的頂表面及第一間隔壁120a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。
在一實施例中，光阻層113a的端部E1及第一間隔壁120a的端部E2相對於閘極電極層116的端部E3是凸出的。在一實施例中，光阻層113a的端部E1相對於第一間隔壁120a的端部E2是凸出的，且第一間隔壁120a的端部E2相對於閘極電極層116的端部E3是凸出的。在一實施例中，第一間隔壁120a的端部E2具有實質上平坦的表面。在一實施例中，第一間隔壁120a的端部E2具有傾斜的表面。具體來說，第一子間隔壁124及第二子間隔壁128皆具有傾斜的表面，且第二子間隔壁128的頂表面高於第一子間隔壁124的頂表面。更具體來說，第一間隔壁120a具有自與光阻層113a接觸的點向閘極電極層116傾斜的表面。
請參照圖1F，移除光阻層113a。移除光阻層113a的方法例如是灰化製程。在移除光阻層113a後，第一間隔壁120a的頂表面仍保持高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。具體來說，在移除光阻層113a後，第一間隔壁120a的端部E2相對於閘極電極層116的端部E3仍是凸出的。圖2為圖1F的金氧半電晶體的穿透式電子顯微鏡(transmission electron microscope，TEM)剖面圖。由圖2可以看出，第一間隔壁120a的頂表面高於閘極電極層116的頂表面。
接著，請繼續參照圖1F，在基底100上形成間隔壁材料層132。間隔壁材料層132實質上共形地形成在基底100、第一間 隔壁120a、閘極堆疊結構110上。形成間隔壁材料層132的方法例如是原子層沉積法(atomic layer deposition，ALD)或電漿增強型ALD法(plasma-enhanced ALD，PEALD)。在一實施例中，間隔壁材料層132的材料例如是氮化矽。
由於第一間隔壁120a的頂表面高於閘極堆疊結構110的頂表面(即第一間隔壁120a的端部E2相對於閘極電極層116的端部E3是凸出的)，因此間隔壁材料層132在第一間隔壁120a的區域上的高度會大於間隔壁材料層132在閘極電極層116的區域上的高度。在一實施例中，間隔壁材料層132在頂部靠近第一間隔壁120a的兩端形成尖牙(fang)結構134。
請參照圖1G，移除部分的間隔壁材料層132，以暴露閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)，並在第一間隔壁120a的側壁上形成第二間隔壁132a。移除間隔壁材料層132的方法例如是乾式蝕刻。在本實施例中，第二間隔壁132a的頂表面以及第一間隔壁120a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。更具體來說，第二間隔壁132a的頂表面至基底100的高度以及第一間隔壁120a的頂表面至基底100的高度大於閘極堆疊結構110的頂表面至基底100的高度。
接著，請繼續參照圖1G，在基底100中形成第二摻雜區136。具體來說，於閘極堆疊結構110、第二間隔壁132a兩側的基底100中形成第二摻雜區136。形成第二摻雜區136的方法例如是 以閘極堆疊結構110、第一間隔壁120a以及第二間隔壁132a為罩幕，進行離子植入製程，以在鄰近於第二間隔壁132a的側壁的基底100中側向地形成第二摻雜區136。第二摻雜區136的邊緣實質上與於第二間隔壁132a的側壁對齊。在一實施例中，離子植入製程例如是重摻雜製程。在一實施例中，第二摻雜區136為源極/汲極區。至此，完成本發明的金氧半電晶體的製作。
圖3A為本實施例的具有補償間隔壁的金氧半電晶體的穿透式電子顯微鏡剖面圖。圖3B為依照傳統製程製作的具有補償間隔壁的金氧半電晶體的穿透式電子顯微鏡剖面圖。
圖3A的金氧半電晶體是依照本實施例的製作流程(如圖1A至圖1G)所製作的具有補償間隔壁的金氧半電晶體。圖3B則是使用傳統製程所製作的具有補償間隔壁的金氧半電晶體。具體來說，在傳統製程中，由於在形成第二間隔壁(即補償間隔壁)前並未形成如本實施例的光阻材料層，因此在後續進行間隔壁材料層的回蝕刻製程時，因過度蝕刻造成第二間隔壁132a的高度低於閘極電極層116的頂表面。然而，本實施例(見圖3A)的第二間隔壁132a的高度高於閘極電極層116的頂表面。
在習知形成摻雜區的製程中，由於間隔壁的高度不足(如3B，等於或甚至低於閘極的高度)，因此在進行離子植入製程時，仍然會在作為罩幕的間隔壁下方的基底中植入摻質，進而引起製程裕度偏移(process window shift)的問題。然而在本實施例中(如3A)，藉由在閘極的側壁上形成較閘極高的間隔壁，因此足夠高 的間隔壁可有效地阻擋其下方基底的離子植入。藉此可製造出具有較優異電性效能的金氧半電晶體。
以下，將參照圖1G說明本發明的金氧半電晶體的結構。此外，本實施例的金氧半電晶體的製造方法雖然是以上述方法為例進行說明，然而本發明的金氧半電晶體的形成方法並不以此為限。
請參照圖1G，金氧半電晶體包括基底100、閘極堆疊結構110、第一間隔壁120a、第二間隔壁132a、第一摻雜區126及第二摻雜區136。閘極堆疊結構110設置於基底100上。閘極堆疊結構110包括閘極介電層114以及在閘極介電層114上的閘極電極層116。第一間隔壁120a設置在閘極堆疊結構110的側壁上。在一實施例中，第一間隔壁120a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。第一摻雜區126設置於基底100中並側向鄰接於第一間隔壁120a的側壁。在一實施例中，第一摻雜區126的邊緣實質上與於第一間隔壁120a的側壁對齊。第二間隔壁132a設置於第一間隔壁120a的側壁上。在一實施例中，第二間隔壁132a的頂表面高於閘極堆疊結構110的頂表面(即閘極電極層116的頂表面)。第二摻雜區136設置於基底100中並側向鄰接於第二間隔壁132a的側壁。在一實施例中，第二摻雜區136的邊緣實質上與於第二間隔壁132a的側壁對齊。
在本實施例中，藉由圖1A至圖1G的流程製作出的間隔壁，可確保間隔壁具有足夠的高度，因而可改善現有離子植入製程 因間隔壁高度不足所遭遇的製程裕度偏移的問題。
綜上所述，在上述實施例的金氧半電晶體及其製造方法中，藉由控制控制使光阻層的頂表面高於閘極電極層的頂表面，可使後續形成的第二間隔壁的高度高於閘極電極層的頂表面，進而使足夠高的第二間隔壁可有效地阻擋其下方基底的離子植入。因此可避免現有離子植入製程因間隔壁高度不足所遭遇的製程裕度偏移的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
110:閘極堆疊結構
114:閘極介電層
116:閘極電極層
120a:第一間隔壁
124:第一子間隔壁
126:第一摻雜區
128:第二子間隔壁
132a:第二間隔壁
136:第二摻雜區

Claims (14)

  1. 一種金屬氧化物半導體電晶體的製造方法，包括：於基底上依序形成閘極堆疊結構以及在所述閘極堆疊結構上的硬罩幕層；於所述閘極堆疊結構的側壁以及所述硬罩幕層的側壁上形成第一間隔壁；於所述第一間隔壁的側壁上形成光阻層，其中所述光阻層的頂表面高於所述閘極堆疊結構的頂表面；使用對所述硬罩幕層以及所述第一間隔壁的蝕刻選擇性比對所述光阻層的蝕刻選擇性高的蝕刻氣體或蝕刻劑來對所述硬罩幕層及所述第一間隔壁進行蝕刻，以移除所述硬罩幕層以及部分的所述第一間隔壁，以暴露所述閘極堆疊結構的所述頂表面，其中剩餘的所述第一間隔壁的頂表面高於所述閘極堆疊結構的所述頂表面；移除所述光阻層；以及於所述剩餘的所述第一間隔壁的側壁上形成第二間隔壁，其中所述第二間隔壁的頂表面高於所述閘極堆疊結構的所述頂表面。
  2. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中在形成所述光阻層之前，更包括於所述基底中形成第一摻雜區，其中所述第一摻雜區鄰接於所述第一間隔壁的所述側壁。
  3. 如請求項2所述的金屬氧化物半導體電晶體的製造方法，其中所述第一摻雜區為輕摻雜汲極區。
  4. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中形成所述光阻層的方法包括：於所述基底上形成光阻材料層，以覆蓋所述基底、所述第一間隔壁以及所述硬罩幕層；以及移除部分的光阻材料層，以暴露所述硬罩幕層的頂表面及所述第一間隔壁的部分側壁，並形成所述光阻層。
  5. 如請求項4所述的金屬氧化物半導體電晶體的製造方法，其中所述光阻材料層的材料包括碳類材料或高分子材料。
  6. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中所述硬罩幕層的材料包括氧化矽或氮氧化矽。
  7. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中所述第一間隔壁的材料包括氧化矽、氮化矽或氮氧化矽。
  8. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中所述第一間隔壁包括：第一子間隔壁，形成在所述閘極堆疊結構的所述側壁上；以及第二子間隔壁，形成在所述第一子間隔壁的側壁上。
  9. 如請求項8所述的金屬氧化物半導體電晶體的製造方法，其中所述第一子間隔壁的材料包括氧化矽或氮氧化矽。
  10. 如請求項8所述的金屬氧化物半導體電晶體的製造方法，其中所述第二子間隔壁的材料包括氮化矽。
  11. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中形成所述第二間隔壁的方法包括：進行原子層沉積(ALD)製程或電漿增強型ALD製程，以在所述基底、所述第一間隔壁及所述閘極堆疊結構上共形地形成間隔壁材料層；以及移除部分的所述間隔壁材料層，以暴露所述閘極堆疊結構的所述頂表面。
  12. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，其中所述第二間隔壁的材料包括氮化矽。
  13. 如請求項1所述的金屬氧化物半導體電晶體的製造方法，更包括在所述基底中形成第二摻雜區，其中所述第二摻雜區鄰接於所述第二間隔壁的側壁。
  14. 如請求項13所述的金屬氧化物半導體電晶體的製造方法，其中所述第二摻雜區為源極/汲極區。
TW110100060A 2021-01-04 2021-01-04 金屬氧化物半導體電晶體的製造方法 TWI768635B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100060A TWI768635B (zh) 2021-01-04 2021-01-04 金屬氧化物半導體電晶體的製造方法
US17/226,097 US11756839B2 (en) 2021-01-04 2021-04-09 Method for manufacturing metal oxide semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100060A TWI768635B (zh) 2021-01-04 2021-01-04 金屬氧化物半導體電晶體的製造方法

Publications (2)

Publication Number Publication Date
TWI768635B true TWI768635B (zh) 2022-06-21
TW202228289A TW202228289A (zh) 2022-07-16

Family

ID=82218826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100060A TWI768635B (zh) 2021-01-04 2021-01-04 金屬氧化物半導體電晶體的製造方法

Country Status (2)

Country Link
US (1) US11756839B2 (zh)
TW (1) TWI768635B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230063917A (ko) * 2021-10-29 2023-05-10 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430905B (en) * 1999-09-15 2001-04-21 United Microelectronics Corp Manufacturing method of MOS transistor
TW200847433A (en) * 2007-05-24 2008-12-01 Taiwan Semiconductor Mfg Semiconductor device and fabrication method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365415B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for manufacturing static ram cell
US6821855B2 (en) * 2002-08-29 2004-11-23 Micron Technology, Inc. Reverse metal process for creating a metal silicide transistor gate structure
JP4616565B2 (ja) * 2004-02-16 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
US7220650B2 (en) 2004-04-09 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer for semiconductor device and fabrication method thereof
ITMI20042533A1 (it) * 2004-12-28 2005-03-28 St Microelectronics Srl Metodo di fabbricazione di dispositivi di memoria non volatili integrati su un substrato semiconduttore
US20070275532A1 (en) * 2006-05-24 2007-11-29 International Business Machines Corporation Optimized deep source/drain junctions with thin poly gate in a field effect transistor
US20080124880A1 (en) * 2006-09-23 2008-05-29 Chartered Semiconductor Manufacturing Ltd. Fet structure using disposable spacer and stress inducing layer
US7521314B2 (en) * 2007-04-20 2009-04-21 Freescale Semiconductor, Inc. Method for selective removal of a layer
US20090186475A1 (en) * 2008-01-21 2009-07-23 Shyh-Fann Ting Method of manufacturing a MOS transistor
DE102008064671B4 (de) * 2008-11-28 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009055438B4 (de) * 2009-12-31 2014-10-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
DE102010063293B3 (de) * 2010-12-16 2012-05-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
US8916430B2 (en) * 2013-05-17 2014-12-23 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits with the implantation of nitrogen
US9831343B2 (en) * 2015-12-30 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having NFET structure and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430905B (en) * 1999-09-15 2001-04-21 United Microelectronics Corp Manufacturing method of MOS transistor
TW200847433A (en) * 2007-05-24 2008-12-01 Taiwan Semiconductor Mfg Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
US20220216113A1 (en) 2022-07-07
US11756839B2 (en) 2023-09-12
TW202228289A (zh) 2022-07-16

Similar Documents

Publication Publication Date Title
TWI736884B (zh) 半導體裝置的形成方法
CN100552885C (zh) 晶体管及半导体装置的制作方法
US10297511B2 (en) Fin-FET device and fabrication method thereof
CN205452286U (zh) 集成电路
KR100545863B1 (ko) 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
TWI708390B (zh) 半導體結構及其形成方法
US7981784B2 (en) Methods of manufacturing a semiconductor device
CN110364483B (zh) 半导体结构及其形成方法
US6417056B1 (en) Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge
JP2006196821A (ja) 半導体装置とその製造方法
US11038053B2 (en) Semiconductor device and method of manufacturing the same
TWI768635B (zh) 金屬氧化物半導體電晶體的製造方法
CN100592482C (zh) 半导体器件及其制造方法
JP2006073846A (ja) 絶縁ゲート型電界効果トランジスタの製法
TWI844860B (zh) 半導體結構及其製造方法
US9054210B2 (en) Method of fabricating semiconductor device
CN110957349B (zh) 半导体装置及其制造方法
KR20120012699A (ko) 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20010046727A1 (en) Method for fabricating a gate conductive structure
KR20050058637A (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR101037689B1 (ko) 반도체 소자의 트랜지스터 제조방법
CN120690785A (zh) 半导体结构及其制造方法
US7432168B1 (en) Method for fabricating semiconductor device with thin gate spacer
JP2010219289A (ja) 半導体装置及びその製造方法