[go: up one dir, main page]

TWI894871B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法

Info

Publication number
TWI894871B
TWI894871B TW113110617A TW113110617A TWI894871B TW I894871 B TWI894871 B TW I894871B TW 113110617 A TW113110617 A TW 113110617A TW 113110617 A TW113110617 A TW 113110617A TW I894871 B TWI894871 B TW I894871B
Authority
TW
Taiwan
Prior art keywords
layer
gate structure
carbonitride
substrate
interlayer dielectric
Prior art date
Application number
TW113110617A
Other languages
English (en)
Other versions
TW202538885A (zh
Inventor
申雲洪
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW113110617A priority Critical patent/TWI894871B/zh
Priority to US18/664,323 priority patent/US20250301759A1/en
Application granted granted Critical
Publication of TWI894871B publication Critical patent/TWI894871B/zh
Publication of TW202538885A publication Critical patent/TW202538885A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10P50/287—

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種製造半導體裝置的方法，包含以下步驟。形成閘極結構於基板上。 依序沉積氮化物層、碳氮化物層及層間介電層覆蓋閘極結構及基板，其中碳氮化物層是藉由原子層沉積製程形成。形成執行平坦化製程以暴露閘極結構。形成保護層覆蓋閘極結構的頂面。形成接觸孔於層間介電層、碳氮化物層及氮化物層中。填入金屬層於接觸孔中以形成接觸插塞。

Description

半導體裝置及其製造方法
本揭示內容是關於一種半導體裝置及其製造方法，特別是關於一種金屬氧化物半導體元件及其製造方法。
隨著半導體技術的發展，對更快的處理系統與更高的效能的需求不斷增長。為了滿足這些需求，半導體工業不斷縮小金屬氧化物半導體元件的尺寸以增加元件密度。然而在形成接觸孔的過蝕刻製程中，不良的製程控制容易導致接觸孔下方的金屬矽化物損失，造成接面漏電流和汲極閘極漏電流。
本揭示內容提供一種製造半導體裝置的方法。方法包含以下步驟。形成閘極結構於基板上。依序沉積氮化物層、碳氮化物層及層間介電層覆蓋閘極結構及基板，其中碳氮化物層是藉由原子層沉積製程形成。執行平坦化製程以暴露閘極結構。形成保護層覆蓋閘極結構的頂面。形成接觸孔於層間介電層、碳氮化物層及氮化物層中。填入金屬層於接觸孔中以形成接觸插塞。
在一些實施方式中，形成接觸孔於層間介電層、碳氮化物層及氮化物層中包括執行第一蝕刻製程以移除部分的層間介電層，以及，執行第二蝕刻製程以移除部分的保護層、碳氮化物層及氮化物層。
在一些實施方式中，第一蝕刻製程使用包括含氟氣體、氧氣及氬氣，含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。
在一些實施方式中，第二蝕刻製程使用包括三氟化氮、含氟氣體、氧氣及氬氣，含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。
在一些實施方式中，在第一蝕刻製程中，層間介電層對碳氮化物層的蝕刻選擇比為10至50。
在一些實施方式中，方法更包含：在形成閘極結構於基板上之後，形成源極/汲極區於基板中，以及形成金屬矽化物層於源極/汲極區中且部分的金屬矽化物層自基板的表面突出。
本揭示內容提供一種半導體裝置，半導體裝置包含基板、閘極結構、氮化物層、碳氮化物層、保護層、層間介電層及接觸插塞。閘極結構位於基板上。間隔物位於閘極結構的側壁。氮化物層覆蓋間隔物及基板。碳氮化物層覆蓋並接觸氮化物層。保護層覆蓋並接觸閘極結構的頂面。層間介電層位於保護層及碳氮化物層上。接觸插塞位於層間介電層、碳氮化物層及氮化物層中。
在一些實施方式中，碳氮化物層與保護層為相同材料。
在一些實施方式中，保護層覆蓋並接觸間隔物的頂面。
在一些實施方式中，閘極結構的頂面與位於閘極結構的側壁的氮化物層及碳氮化物層的頂面係呈共平面。
應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本揭示內容的進一步說明。
以下將以圖式揭示內容本揭示內容之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭示內容。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
在形成接觸孔的過蝕刻製程中，不良的製程控制容易破壞到接觸孔下方的金屬矽化物層，造成接面漏電流和汲極閘極漏電流。鑒於上述，本揭示內容提供了一種製造半導體裝置的方法。形成閘極結構於基板上。依序沉積氮化物層、碳氮化物層及層間介電層覆蓋閘極結構及基板。碳氮化物層是藉由原子層沉積製程形成。執行平坦化製程以暴露閘極結構。形成保護層覆蓋閘極結構的頂面。形成接觸孔於層間介電層、碳氮化物層及氮化物層中。填入金屬層於接觸孔中以形成接觸插塞。同時使用氮化物層及碳氮化物層作為接觸蝕刻停止層，可避免在形成接觸孔的過蝕刻製程中破壞到接觸孔下方的金屬矽化物層。以下將參照圖式說明本揭示內容的半導體裝置及其製造方法。
請參閱第1圖至第7圖。第1圖至第7圖是根據本揭示內容一些實施方式製造半導體裝置各個中間階段的剖面示意圖。雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
參照第1圖。形成閘極結構120於基板110上。在一些實施方式中，閘極結構120由下而上依序包括閘極介電層1201、高介電常數介電層1202、蓋層1203及閘極層1204。閘極結構120的形成可藉由化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、電子束蒸發和/或其他合適的製程進行沉積。在一些實施方式中，閘極介電層1201可包含氧化物(例如氧化矽)、氮化物(例如氮化矽)、氮氧化物(例如氮氧化矽)、其組合或類似物。基板110可為半導體基板，例如矽基板、矽鍺基板、碳化矽基板或類似者。在一些實施方式中，高介電常數介電層1202可包含高介電常數介電材料，例如金屬氧化物(如二氧化鉿(HfO 2)、三氧化二釔(Y 2O 3)、五氧化二釔鈦(Y 2TiO 5)、三氧化二鐿(Yb 2O 3)、二氧化鋯(ZrO 2)、二氧化鈦(TiO 2)、氧化鋁(Al 2O 3)、三氧化二釔(Y 2O 3)、五氧化二鉭(Ta 2O 5)或其組合)或類似物。在一些實施方式中，蓋層1203可包含金屬氮化物，例如氮化鈦(TiN)、氮化鉭(TaN)、其組合或類似物。在一些實施方式中，閘極層1204可包括導電材料，例如鉭、鎢、氮化鉭、氮化鈦或其組合。在一些實施方式中，閘極層1204為半導體材料，例如多晶矽或類似物。
請繼續參照第1圖。在一些實施方式中，方法更包含：在形成閘極結構120於基板110上之後，形成源極/汲極區1101於基板110中，以及形成金屬矽化物層1102於源極/汲極區1101中且部分的金屬矽化物層1102自基板110的表面突出。可藉由離子植入法進行摻雜以形成源極/汲極區1101，再藉由金屬矽化製程形成金屬矽化物層1102。在一些實施方式中，金屬矽化物層1102包括矽化鈦、矽化鈷、矽化鎳、矽化鉑或其組合。
請繼續參照第1圖。在一些實施方式中，方法更包含：在形成源極/汲極區1101之前，形成間隔物130於閘極結構120的側壁，並以間隔物130為遮罩形成源極/汲極區1101。間隔物130的形成可藉由合適的製程進行沉積，之後再進行異向性乾式蝕刻。間隔物130包括絕緣材料。絕緣材料包括氧化物、氮化物、氮氧化物、碳化物或其組合。在一些實施方式中，間隔物130包括第一氮化矽層1301、一第二氮化矽層1303及位於第一氮化矽層1301及第二氮化矽層1303之間的一氧化矽層1302。
接著，參照第2圖。依序沉積氮化物層140、碳氮化物層150及層間介電層160覆蓋閘極結構120及基板110。同時使用氮化物層140及碳氮化物層150作為接觸蝕刻停止層，可避免在後續形成接觸孔的過蝕刻製程中破壞到接觸孔下方的金屬矽化物層1102。碳氮化物層150包含複數個碳氮雙鍵(C=N)，能夠有較佳的抗蝕刻能力(將在後續步驟詳述)，因此可在較薄的厚度下，仍然保有極佳的抗蝕刻能力。層間介電層160包含二氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷氧化物、低介電常數材料或其組合。在一些實施方式中，層間介電層160為四乙氧基矽烷氧化物。氮化物層140及層間介電層160分別可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程進行沉積。在一些實施方式中，碳氮化物層150是藉由原子層沉積製程形成。在一些實施方式中，原子層沉積製程的溫度為300°C至400°C，例如300、320、340、360、380或400°C。在一些實施方式中，碳氮化物層150的厚度為15至50埃，例如15、20、30、40或50埃。當碳氮化物層150的厚度為上述範圍時，碳氮化物層150的厚度足以作為蝕刻停止層。在一些實施方式中，氮化物層140的厚度為150至250埃，例如150、175、200、225或250埃。當氮化物層140的厚度為上述範圍時，氮化物層140可產生應力，間接使通道應力改變，提升載子遷移率，增強電晶體的效能。
接著，參照第3圖。執行平坦化製程以暴露閘極結構120。可藉由化學機械平坦化(Chemical-Mechanical Planarization, CMP)製程，移除覆蓋於閘極結構120上方的材料以暴露閘極結構120。
接著，參照第4圖。形成保護層170覆蓋閘極結構120的頂面。在一些實施方式中，保護層170包括碳氮化物。在一些實施方式中，保護層170是藉由原子層沉積製程形成。在一些實施方式中，保護層170的厚度為35至70埃，例如35、40、50、60或70埃。當保護層170的厚度為上述範圍時，可以有效保護閘極結構120免於在後續製作閘極接觸件時因蝕刻所導致的傷害或是損失。
接著，參照第5圖及第6圖。形成接觸孔R於層間介電層160、碳氮化物層150及氮化物層140中。以具有開口的光阻層PR作為遮罩，藉由濕蝕刻製程和/或乾蝕刻製程進行蝕刻以形成接觸孔R。在一些實施方式中，如第5圖所示，形成接觸孔R於層間介電層160、碳氮化物層150及氮化物層140中包括執行第一蝕刻製程以移除部分的層間介電層160。接著，如第6圖所示，執行第二蝕刻製程以移除部分的保護層170、碳氮化物層150及氮化物層140。第一蝕刻製程和第二蝕刻製程可以分別使用不同的濕蝕刻製程和/或乾蝕刻製程進行。在一些實施方式中，第一蝕刻製程及第二蝕刻製程分別為電漿蝕刻製程。在一些實施方式中，第一蝕刻製程及第二蝕刻製程的溫度分別為120°C以內。
請再次參照第5圖。在一些實施方式中，在第一蝕刻製程中，層間介電層160對碳氮化物層150的蝕刻選擇比為10至50，例如為10、20、30、40或50。在一些實施方式中，第一蝕刻製程使用包括含氟氣體、氧氣及氬氣，含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。含氟氣體、氧氣及氬氣對氮化物層140及碳氮化物層150具有較差的蝕刻選擇性，因此在第一蝕刻製程中可以選擇性蝕刻層間介電層160而不破壞到其下方的氮化物層140及碳氮化物層150。
請再次參照第6圖。在一些實施方式中，第二蝕刻製程使用包括三氟化氮、含氟氣體、氧氣及氬氣，含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。相較於含氟氣體、氧氣及氬氣，三氟化氮對碳氮雙鍵具有較佳的蝕刻選擇性，因此在第二蝕刻製程中可以用來蝕刻氮化物層140及碳氮化物層150。如此一來，用以形成接觸孔R的第一蝕刻製程及第二蝕刻製程將不易破壞到接觸孔R下方的金屬矽化物層1102。
接著，參照第7圖。填入金屬層於接觸孔R中以形成接觸插塞180。金屬層可包括導電材料，例如鉭、鎢、氮化鉭、氮化鈦或其組合。可藉由化學氣相沉積、物理氣相沉積或其他適合的沉積方法沉積金屬層於接觸孔R中。之後移除光阻層PR(例如使用灰化或蝕刻方式)。
以下說明利用上述方法製作的半導體裝置，請再次參照第7圖。半導體裝置100包含基板110、閘極結構120、間隔物130、氮化物層140、碳氮化物層150、層間介電層160、保護層170及接觸插塞180。閘極結構120位於基板110上。間隔物130位於閘極結構120的側壁。氮化物層140覆蓋間隔物130及基板110。碳氮化物層150覆蓋並接觸氮化物層140。保護層170覆蓋並接觸閘極結構120的頂面S1。層間介電層160位於保護層170及碳氮化物層150上。接觸插塞180位於層間介電層160、碳氮化物層150及氮化物層140中。在一些實施方式中，碳氮化物層150與保護層170為相同材料。在一些實施方式中，碳氮化物層150的厚度為15至50埃。在一些實施方式中，氮化物層140的厚度為150至250埃。在一些實施方式中，保護層170的厚度為35至70埃。在一些實施方式中，半導體裝置100更包括源極/汲極區1101及金屬矽化物層1102。源極/汲極區1101位於基板110中。金屬矽化物層1102位於源極/汲極區1101中且部分的金屬矽化物層1102自基板110的表面突出。在一些實施方式中，接觸插塞180的底部接觸金屬矽化物層1102。在一些實施方式中，保護層170覆蓋並接觸間隔物130的頂面。在一些實施方式中，閘極結構120的頂面S1與位於閘極結構120的側壁的氮化物層140及碳氮化物層150的頂面S2係呈共平面。
綜合上述，本揭示內容提供了一種製造半導體裝置的方法。形成閘極結構於基板上。依序沉積氮化物層、碳氮化物層及層間介電層覆蓋閘極結構及基板。碳氮化物層是藉由原子層沉積製程形成。執行平坦化製程以暴露閘極結構。形成保護層覆蓋閘極結構的頂面。形成接觸孔於層間介電層、碳氮化物層及氮化物層中。填入金屬層於接觸孔中以形成接觸插塞。同時使用氮化物層及碳氮化物層作為接觸蝕刻停止層，可避免在形成接觸孔的過蝕刻製程中，不良的製程控制容易導致接觸孔下方的金屬矽化物損失。
儘管已經參考各種實施方式相當詳細地描述了本揭示內容，但是亦可能有其他實施方式。因此，所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
100:半導體裝置 110:基板 1101:源極/汲極區 1102:金屬矽化物層 120:閘極結構 1201:閘極介電層 1202:高介電常數介電層 1203:蓋層 1204:閘極層 130:間隔物 1301:第一氮化矽層 1302:氧化矽層 1303:第二氮化矽層 140:氮化物層 150:碳氮化物層 160:層間介電層 170:保護層 180:接觸插塞 PR:光阻層 R:接觸孔 S1,S2:頂面
藉由閱讀以下實施方式的詳細描述，並參照附圖，可以更全面地理解本揭示內容。 第1圖至第7圖是根據本揭示內容一些實施方式製造半導體裝置各個中間階段的剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體裝置
110:基板
1101:源極/汲極區
1102:金屬矽化物層
120:閘極結構
1201:閘極介電層
1202:高介電常數介電層
1203:蓋層
1204:閘極層
130:間隔物
1301:第一氮化矽層
1302:氧化矽層
1303:第二氮化矽層
140:氮化物層
150:碳氮化物層
160:層間介電層
170:保護層
180:接觸插塞
S1,S2:頂面

Claims (9)

  1. 一種製造半導體裝置的方法，包含： 形成一閘極結構於一基板上； 依序沉積一氮化物層、一碳氮化物層及一層間介電層覆蓋該閘極結構及該基板，其中該碳氮化物層是藉由一原子層沉積製程形成； 沉積一層間介電層於該碳氮化物層上； 執行一平坦化製程以暴露該閘極結構； 形成一保護層覆蓋該閘極結構的一頂面； 形成一接觸孔於該層間介電層、該碳氮化物層及該氮化物層中；以及 填入一金屬層於該接觸孔中以形成一接觸插塞。
  2. 如請求項1所述之方法，其中形成該接觸孔於該層間介電層、該碳氮化物層及該氮化物層中包括： 執行一第一蝕刻製程以移除部分的該層間介電層；以及 執行一第二蝕刻製程以移除部分的該保護層、該碳氮化物層及該氮化物層。
  3. 如請求項2所述之方法，其中該第一蝕刻製程使用包括含氟氣體、氧氣及氬氣，該含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。
  4. 如請求項2所述之方法，其中該第二蝕刻製程使用包括三氟化氮、含氟氣體、氧氣及氬氣，該含氟氣體包括SF 6、CF 4、CHF 3、C 2F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8或其組合。
  5. 如請求項2所述之方法，其中在該第一蝕刻製程中，該層間介電層對該碳氮化物層的一蝕刻選擇比為10至50。
  6. 如請求項1所述之方法，更包含： 在形成該閘極結構於該基板上之後，形成一源極/汲極區該基板中；以及 形成一金屬矽化物層於該源極/汲極區中且部分的該金屬矽化物層自該基板的一表面突出。
  7. 一種半導體裝置，包含： 一基板； 一閘極結構，位於該基板上； 一間隔物，位於該閘極結構的一側壁； 一氮化物層，覆蓋該間隔物及該基板； 一碳氮化物層，覆蓋並接觸該氮化物層； 一保護層，覆蓋並接觸該閘極結構的頂面，其中該碳氮化物層與該保護層為相同材料； 一層間介電層，位於該保護層及該碳氮化物層上；以及 一接觸插塞，位於該層間介電層、該碳氮化物層及該氮化物層中。
  8. 如請求項7所述之半導體裝置，其中該保護層覆蓋並接觸該間隔物的頂面。
  9. 如請求項7所述之半導體裝置，其中該閘極結構的頂面與位於該閘極結構的該側壁的該氮化物層及該碳氮化物層的頂面係呈共平面。
TW113110617A 2024-03-21 2024-03-21 半導體裝置及其製造方法 TWI894871B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113110617A TWI894871B (zh) 2024-03-21 2024-03-21 半導體裝置及其製造方法
US18/664,323 US20250301759A1 (en) 2024-03-21 2024-05-15 Semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113110617A TWI894871B (zh) 2024-03-21 2024-03-21 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI894871B true TWI894871B (zh) 2025-08-21
TW202538885A TW202538885A (zh) 2025-10-01

Family

ID=97107293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113110617A TWI894871B (zh) 2024-03-21 2024-03-21 半導體裝置及其製造方法

Country Status (2)

Country Link
US (1) US20250301759A1 (zh)
TW (1) TWI894871B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735250A (zh) * 2016-03-25 2017-10-01 台灣積體電路製造股份有限公司 製作半導體元件之方法
TW201820472A (zh) * 2016-11-29 2018-06-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735250A (zh) * 2016-03-25 2017-10-01 台灣積體電路製造股份有限公司 製作半導體元件之方法
TW201820472A (zh) * 2016-11-29 2018-06-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
TW202538885A (zh) 2025-10-01
US20250301759A1 (en) 2025-09-25

Similar Documents

Publication Publication Date Title
US11588051B2 (en) Semiconductor device and fabrication method thereof
KR100547227B1 (ko) 신규한 디램 액세스 트랜지스터
US7094672B2 (en) Method for forming self-aligned contact in semiconductor device
US5796151A (en) Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
KR100846099B1 (ko) 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법
KR100467021B1 (ko) 반도체 소자의 콘택 구조체 및 그 제조방법
US6716766B2 (en) Process variation resistant self aligned contact etch
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
TWI835231B (zh) 積體晶片及其製造方法
TWI894871B (zh) 半導體裝置及其製造方法
CN120690744A (zh) 半导体装置及其制造方法
US7282442B2 (en) Contact hole structure of semiconductor device and method of forming the same
CN117596862A (zh) 半导体结构及其制造方法
US7482256B2 (en) Semiconductor device and method of manufacturing the same
KR20240015089A (ko) 접촉 에칭을 위한 희생 캡핑 층
US6197630B1 (en) Method of fabricating a narrow bit line structure
TWI888055B (zh) 半導體結構及其製造方法
KR20040007949A (ko) 반도체 소자의 제조 방법
US20220359718A1 (en) Sacrificial gate capping layer for gate protection
US11832439B2 (en) Semiconductor device with pad structure and method for fabricating the same
US12119226B2 (en) Method for manufacturing mask structure, semiconductor structure and manufacturing method thereof
US6977210B1 (en) Method for forming bit line contact hole/contact structure
KR100713315B1 (ko) 반도체 소자 제조 공정 시 논-살리사이드 형성 방법
KR100548579B1 (ko) 반도체소자의 제조방법